JP2001135779A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2001135779A
JP2001135779A JP31744699A JP31744699A JP2001135779A JP 2001135779 A JP2001135779 A JP 2001135779A JP 31744699 A JP31744699 A JP 31744699A JP 31744699 A JP31744699 A JP 31744699A JP 2001135779 A JP2001135779 A JP 2001135779A
Authority
JP
Japan
Prior art keywords
conductive resin
conductive
electrode pad
chip
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31744699A
Other languages
Japanese (ja)
Other versions
JP3661528B2 (en
Inventor
Kazunari Umetsu
一成 梅津
Toshiki Nakayama
敏紀 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP31744699A priority Critical patent/JP3661528B2/en
Publication of JP2001135779A publication Critical patent/JP2001135779A/en
Application granted granted Critical
Publication of JP3661528B2 publication Critical patent/JP3661528B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize conduction between common electrode pads in a semiconductor multi-chip package extremely readily via a through-hole. SOLUTION: A plurality of semiconductor chips where through-holes are formed in an electrode pad part for signal input output are laminated so that the through-holes are arranged or a straight line. A columnar conduction resin shaft for conductively connecting each electrode pad is formed by batch embedding and charging of conduction resin by pressing and supplying conduction resin from an opening of the aligned thorough-holes.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数の半導体チップ
を積層して形成される半導体装置の製造方法に関する。
The present invention relates to a method of manufacturing a semiconductor device formed by stacking a plurality of semiconductor chips.

【0002】[0002]

【従来の技術】近年、電子機器の高性能化、小型化に伴
って1つのパッケージ内に複数の半導体チップを配置し
てマルチチップパッケージ(Multi Chip Package、以下
MCPと称す。)とすることにより、半導体装置の高機
能化と小型化とが図られている。そして、MCPには、
複数の半導体チップを平面的に並べたものと、複数の半
導体チップを厚み方向に積層したものとがある。半導体
チップを平面的に並べたMCPは、広い実装面積を必要
とするため、電子機器の小型化への寄与が小さい。この
ため、半導体チップを三次元的に積層したスタックドM
CPの開発が盛んに行われている。
2. Description of the Related Art In recent years, with the increase in performance and miniaturization of electronic devices, a plurality of semiconductor chips have been arranged in one package to form a multi-chip package (hereinafter referred to as MCP). Higher functionality and miniaturization of semiconductor devices have been achieved. And in MCP,
There are a type in which a plurality of semiconductor chips are arranged in a plane, and a type in which a plurality of semiconductor chips are stacked in a thickness direction. An MCP in which semiconductor chips are arranged in a plane requires a large mounting area, so that the contribution to miniaturization of electronic devices is small. Therefore, a stacked M in which semiconductor chips are three-dimensionally stacked
CP is being actively developed.

【0003】この種のパッケージ構造としては、特許第
2870530号公報に開示されているように、半導体
チップをインターポーザに実装したモジュールを形成
し、これらモジュール同士を互いに導電性バンプにより
電気的接続を図って積層する構造のものが一般的であ
る。また、インターポーザを用いない構成例として特許
第2871636号公報に開示しているものがある。こ
れは半導体チップを絶縁性樹脂を介在させて積層し、こ
の積層体の電極部分にレーザ照射により開孔を形成し、
導電性樹脂で孔を埋め込み、最下層のチップ部分で導電
性バンプによりプリント配線板に実装するような構造と
している。
As this type of package structure, as disclosed in Japanese Patent No. 2870530, a module in which a semiconductor chip is mounted on an interposer is formed, and these modules are electrically connected to each other by conductive bumps. It is common to have a structure in which the layers are stacked. Further, as a configuration example not using an interposer, there is a configuration disclosed in Japanese Patent No. 2871636. In this method, semiconductor chips are laminated with an insulating resin interposed, and apertures are formed by irradiating lasers on the electrode portions of the laminate,
The structure is such that holes are filled with conductive resin and mounted on a printed wiring board by conductive bumps at the lowermost chip portion.

【0004】[0004]

【発明が解決しようとする課題】ところが、上記いずれ
の場合も、プリント配線板に対して導電性バンプにより
パッケージを直に実装しているため、チップの温度サイ
クルによる熱膨張でプリント配線板とパッケージ間の熱
膨張率の差で相対的な位置変位を生じて断線する可能性
が高い。その対策としてプリント配線板とパッケージと
の間にアンダーフィルによって樹脂を埋めて応力を吸収
させる必要があるが、実装後にアンダーフィルを行なう
ことは極めて困難であり、パッケージとしては一般的で
はない。したがって、前者のようにチップサイズパッケ
ージ(CSP)では必ずインターポーザを介在させて、
アンダーフィルと同様な役割を持たせて初めてハンダバ
ンプを用いた実装方法が実現できるものとなっている。
後者のようなチップを直接接合したパッケージの場合
は、依然としてボードへの実装が極めて困難となってお
り、実現性の問題を抱えているのである。
However, in any of the above cases, since the package is directly mounted on the printed wiring board by conductive bumps, the printed wiring board and the package are thermally expanded by the temperature cycle of the chip. There is a high possibility that disconnection occurs due to relative positional displacement caused by the difference in the coefficient of thermal expansion between the two. As a countermeasure, it is necessary to fill the resin between the printed wiring board and the package with an underfill to absorb the stress. However, it is extremely difficult to perform the underfill after mounting, and this is not a general package. Therefore, as in the former case, the interposer must be interposed in the chip size package (CSP) without fail.
A mounting method using solder bumps can be realized only by having a role similar to underfill.
In the case of the latter package in which the chips are directly bonded, it is still extremely difficult to mount them on a board, and there is a feasibility problem.

【0005】本発明の目的は、MCPにおける共通電極
パッド同士の導通をスルーホールを介して極めて容易に
実現できるようにすることを目的とする。また、MCP
をインターポーザなしで実装できるようにしたMCPと
これを用いた半導体装置の製造方法を提供することにあ
る。また、第3の目的はMCPとこれを実装するプリン
ト配線板との間に発生する熱応力の緩和を図ることにあ
る。第4の目的は、MCPの実装配線距離を最短にする
ことができる構造とすることにある。
An object of the present invention is to enable conduction between common electrode pads in an MCP to be realized very easily via through holes. Also, MCP
Is to provide an MCP that can be mounted without an interposer and a method of manufacturing a semiconductor device using the MCP. A third object is to alleviate the thermal stress generated between the MCP and the printed wiring board on which the MCP is mounted. A fourth object is to provide a structure that can minimize the mounting wiring distance of the MCP.

【0006】[0006]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係るMCPの製造方法は、信号入出力用の
電極パッド部分にスルーホールを形成した半導体チップ
を前記スルーホールが一直線上に配列するように複数枚
積層し、当該一直線上に配列したスルーホールの開口か
ら導電樹脂を加圧供給することにより、一括して導電樹
脂を埋め込み封入して各電極パッドを導通する柱状導電
樹脂シャフトを形成することを特徴としている。この場
合に、前記スルーホールの反対側開口には負圧吸引を導
入して樹脂の加圧供給をなすようにすることで、樹脂封
入を短時間で実施できるものとなる。また、前記半導体
チップは電極パッド相当位置を開口させた接着層を介し
て積層させ、前記柱状導電樹脂シャフトに電極パッドと
の導通フランジ部を一体形成するようにすればよい。更
に、前記導電樹脂の封入後に前記柱状導電シャフトの端
面から導電金属ピンを差し込んで硬化させることにより
外部接続端子を一体に設ける構成とすれば、パッケージ
としての外部接続端子がパッケージ裏面に設けられ、こ
れを直接プリント配線板への接続端子となるので配線距
離を最短に設定することができる。
In order to achieve the above object, a method of manufacturing an MCP according to the present invention is directed to a method of manufacturing a semiconductor chip having a through hole formed in a signal input / output electrode pad portion. The columnar conductive resin is formed by stacking a plurality of sheets so as to be arranged in a row, and by supplying the conductive resin under pressure from the openings of the through holes arranged on the straight line, thereby embedding and enclosing the conductive resin all at once and conducting each electrode pad. It is characterized by forming a shaft. In this case, the negative pressure suction is introduced into the opening on the opposite side of the through hole so that the resin is supplied under pressure, so that the resin can be sealed in a short time. Further, the semiconductor chip may be laminated via an adhesive layer having an opening at a position corresponding to the electrode pad, and a conductive flange portion with the electrode pad may be integrally formed on the columnar conductive resin shaft. Furthermore, if the external connection terminal is provided integrally by inserting and hardening a conductive metal pin from the end surface of the columnar conductive shaft after enclosing the conductive resin, the external connection terminal as a package is provided on the back surface of the package, Since this is directly used as a connection terminal to the printed wiring board, the wiring distance can be set to the shortest.

【0007】また、本発明に係る他の構成例に係るMC
Pの製造方法は、信号入出力用の電極パッド部分にスル
ーホールを形成した後、当該スルーホール内に絶縁樹脂
を封入した後、各チップ裏面をラッピングして薄膜半導
体チップを形成し、この薄膜半導体チップのスルーホー
ル内絶縁樹脂に貫通孔を穿設し、薄膜半導体チップを前
記貫通孔が一直線上に配列するように積層し、当該一直
線上に配列した貫通透孔の開口から導電樹脂を加圧供給
することにより、一括して導電樹脂を埋め込み封入して
各電極パッドを導通する柱状導電樹脂シャフトを形成す
ることを特徴とするものである。これによって、パッケ
ージ厚みの小さいMCPを作製できる。
[0007] Further, an MC according to another configuration example of the present invention.
The method of manufacturing P is to form a thin-film semiconductor chip by forming a through-hole in a signal input / output electrode pad portion, enclosing an insulating resin in the through-hole, and lapping the back surface of each chip. A through-hole is formed in the insulating resin in the through-hole of the semiconductor chip, the thin-film semiconductor chips are stacked so that the through-holes are arranged in a straight line, and the conductive resin is applied through the openings of the through-holes arranged in the straight line. By supplying the pressure, the conductive resin is buried and sealed at a time to form a columnar conductive resin shaft for conducting each electrode pad. Thereby, an MCP having a small package thickness can be manufactured.

【0008】本発明に係る半導体装置の製造方法は、信
号入出力用の電極パッド部分にスルーホールを形成した
半導体チップを前記スルーホールが一直線上に配列する
ように複数枚積層して一体化し、当該一直線上に配列し
たスルーホールの開口から導電樹脂を加圧供給すること
により、一括して導電樹脂を埋め込み封入して各電極パ
ッドを導通する柱状導電樹脂シャフトを形成することに
よりMCPを作製し、このMCPが実装されるプリント
配線板に対して前記チップ電極と同一の配列パターンと
なる外部電極を形成しておき、当該外部電極に導通ピン
を立設させ、前記プリント配線板から離反した一定高さ
位置にて導通ピンが前記柱状導電樹脂シャフトに差し込
んで実装させることを特徴としている。導通ピンがプリ
ント配線板とパッケージとの間に空隙を形成するので、
パッケージ側の熱的応力をプリント配線板側に影響させ
ることが防止される。
In a method of manufacturing a semiconductor device according to the present invention, a plurality of semiconductor chips each having a through hole formed in a signal input / output electrode pad portion are stacked and integrated so that the through holes are arranged in a straight line, The MCP is manufactured by pressurizing and supplying the conductive resin from the openings of the through holes arranged on the straight line to embed and enclose the conductive resin in a lump to form a columnar conductive resin shaft for conducting each electrode pad. An external electrode having the same arrangement pattern as that of the chip electrode is formed on a printed wiring board on which the MCP is mounted, a conductive pin is erected on the external electrode, and a fixed electrode separated from the printed wiring board is formed. At a height position, a conductive pin is inserted into the columnar conductive resin shaft and mounted. Since the conductive pins form a gap between the printed wiring board and the package,
The thermal stress on the package side is prevented from affecting the printed wiring board side.

【0009】更に、他の半導体装置の製造方法として、
信号入出力用の電極パッド部分にスルーホールを形成し
た半導体チップを前記スルーホールが一直線上に配列す
るように複数枚積層して一体化し、当該一直線上に配列
したスルーホールの開口から導電樹脂を加圧供給するこ
とにより、一括して導電樹脂を埋め込み封入して各電極
パッドを導通する柱状導電樹脂シャフトを形成するとと
もに、前記導電樹脂の封入後に前記柱状導電シャフトの
端面から導電金属ピンを差し込んで硬化させることによ
り外部接続端子を一体に設けることによりMCPを作製
し、このMCPが実装されるプリント配線板に対して前
記チップ電極と同一の配列パターンとなる外部電極を形
成しておき、当該外部電極に前記パッケージ裏面から突
出されている外部接続端子を接続して実装させる構成と
することもできる。
Further, as another method of manufacturing a semiconductor device,
A plurality of semiconductor chips each having a through-hole formed in a signal input / output electrode pad portion are stacked and integrated such that the through-holes are arranged in a straight line, and the conductive resin is passed through the openings of the through-holes arranged in the straight line. By pressurizing and supplying, the conductive resin is buried and sealed in a lump to form a columnar conductive resin shaft for conducting each electrode pad, and a conductive metal pin is inserted from the end face of the columnar conductive shaft after the conductive resin is sealed. An MCP is manufactured by integrally providing an external connection terminal by curing with the above, an external electrode having the same arrangement pattern as the chip electrode is formed on a printed wiring board on which the MCP is mounted, and An external connection terminal protruding from the back surface of the package may be connected to the external electrode and mounted.

【0010】[0010]

【発明の実施の形態】以下に、本発明に係るMCPおよ
び半導体装置の製造方法の具体的実施の形態を図面を参
照して詳細に説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of a method of manufacturing an MCP and a semiconductor device according to the present invention will be described in detail with reference to the drawings.

【0011】図1は実施形態に係る半導体MCP10の
製造に際して、積層チップ間の共通電極パッド同士の導
通をなすための最終工程を示している。図2は製造され
たMCP10を実装した半導体装置12の部分模式断面
図である。半導体MCP10を構成する半導体チップ1
4は複数枚(図示の例では3枚)を積層一体化して構成
される。各チップ14はメモリ素子として構成した場
合、電源ライン、データライン、アドレスライン、チッ
プセレクトの各電極を共通にすることができる。したが
って、これらのチップ電極は共通配置とすることができ
るので、チップ14を積層することで垂直方向に共通の
電極が配置され、上下間のチップ電極の導通を図ること
で、実装密度をチップ積層枚数分まで増大することがで
きる。
FIG. 1 shows a final step for producing conduction between common electrode pads between stacked chips in manufacturing the semiconductor MCP 10 according to the embodiment. FIG. 2 is a partial schematic cross-sectional view of the semiconductor device 12 on which the manufactured MCP 10 is mounted. Semiconductor chip 1 constituting semiconductor MCP 10
Reference numeral 4 denotes a structure in which a plurality of sheets (three sheets in the illustrated example) are laminated and integrated. When each chip 14 is configured as a memory element, the power supply line, data line, address line, and chip select electrode can be shared. Therefore, since these chip electrodes can be arranged in a common manner, a common electrode is arranged in the vertical direction by stacking the chips 14, and conduction of the chip electrodes between the upper and lower sides is achieved, thereby increasing the chip stacking density. It can be increased up to the number of sheets.

【0012】この実施形態では共通配置されたチップ電
極を有する各半導体チップ14に対し、各電極部分を上
下に貫通するスルーホール16を形成する。まず図3に
示すように、トランジスタ、抵抗素子、配線などの各種
素子が形成されている結晶面方位が(100)面のシリ
コン単結晶基板18上に、酸化シリコン膜21を介して
アルミニウム膜からなる電極パッド20を形成する。こ
の電極パッド20の上に耐Siエッチング膜となる酸化
シリコン膜22をCVD法などにより形成する(図2
(a))。シリコン単結晶基板18の裏面にも同様にし
て酸化シリコン膜24を形成する(同図(b))。この
状態で、レーザ光を照射して電極パッド20を貫通する
先行孔26を形成する(同図(c))。次いで、異方性
エッチングを行なって先行孔26を拡径する(同図
(d))。このとき、アルミニウムからなる電極パッド
20もエッチングにより拡径されてスルーホール16が
形成される。異方性エッチングにより拡径されたスルー
ホール16の内壁面およびパッド内周縁部分に酸化シリ
コン膜28をCVD法などにより形成するとともに、電
極パッド20の表面を露出させる(同図(e))。
In this embodiment, a through hole 16 penetrating vertically through each electrode portion is formed in each semiconductor chip 14 having commonly arranged chip electrodes. First, as shown in FIG. 3, on a silicon single crystal substrate 18 having a (100) crystal plane orientation on which various elements such as a transistor, a resistance element, and a wiring are formed, an aluminum film is formed via a silicon oxide film 21. Is formed. On this electrode pad 20, a silicon oxide film 22 to be a Si etching resistant film is formed by a CVD method or the like (FIG. 2).
(A)). Similarly, a silicon oxide film 24 is formed on the back surface of the silicon single crystal substrate 18 (FIG. 2B). In this state, a preceding hole 26 penetrating the electrode pad 20 is formed by irradiating a laser beam (FIG. 3C). Next, the diameter of the preceding hole 26 is increased by performing anisotropic etching (FIG. 4D). At this time, the diameter of the electrode pad 20 made of aluminum is also enlarged by etching to form the through hole 16. A silicon oxide film 28 is formed on the inner wall surface of the through hole 16 and the inner peripheral edge portion of the pad by the anisotropic etching, and the surface of the electrode pad 20 is exposed (FIG. 4E).

【0013】このようにして各チップ電極部分にスルー
ホール16が形成されるため、ダイシングした半導体チ
ップ14同士をアライメントして重ね合わせると、共通
電極部分でスルーホール16が一直線に配列する。そこ
で、この一直線上に配列しているスルーホール16、1
6、………に対して、その上部(もしくは下部)開口か
ら導電樹脂30を加圧供給することにより、一括して導
電樹脂を埋め込み封入して各電極パッド20を導通する
柱状導電樹脂シャフト32を形成するようにしている。
Since the through holes 16 are formed in the respective chip electrode portions in this manner, when the diced semiconductor chips 14 are aligned and overlapped, the through holes 16 are arranged in a straight line at the common electrode portion. Therefore, the through holes 16, 1 arranged on this straight line
6, a columnar conductive resin shaft 32 that pressurizes and supplies the conductive resin 30 from its upper (or lower) opening to embed and enclose the conductive resin in a lump and conduct each electrode pad 20. Is formed.

【0014】このため、図1に示しているように、各半
導体チップ14の能動面側にポリイミドなどの接着層3
4を貼りつけ、その上段に半導体チップ14を積層する
ようにしてチップ積層体14Mを形成する。このとき、
接着層34には電極パッド20部分を開口させておき、
後に導電樹脂30を吸収させた際には電極パッド20に
導電樹脂30が回り込むようにする。そして、接着層3
4を介在されたチップ積層体14Mを表裏面から押え治
具36、38により挟着するようにしている。上押え治
具36には、最上位の半導体チップ14における電極パ
ッド20を囲繞する空間40を前記接着層20の開口と
同様に形成している。また、下押え治具38にはチップ
積層体14Mの裏面に開口するスルーホール16の出口
部分を囲繞する空間42をやはり前記接着層20の開口
と同様に形成している。
For this reason, as shown in FIG. 1, an adhesive layer 3 made of polyimide or the like is provided on the active surface side of each semiconductor chip 14.
4 and the semiconductor chip 14 is stacked on the upper layer to form a chip stack 14M. At this time,
The electrode layer 20 is opened in the adhesive layer 34,
When the conductive resin 30 is absorbed later, the conductive resin 30 is made to go around the electrode pad 20. And the adhesive layer 3
The chip stack 14M interposed therebetween is sandwiched between the front and back surfaces by holding jigs 36 and 38. In the upper holding jig 36, a space 40 surrounding the electrode pad 20 in the uppermost semiconductor chip 14 is formed similarly to the opening of the adhesive layer 20. The lower holding jig 38 also has a space 42 surrounding the outlet of the through hole 16 opening on the back surface of the chip stack 14M, similarly to the opening of the adhesive layer 20.

【0015】前記上押え治具36には加圧シリンダ44
に通じる樹脂供給配管46が分岐して各パッド囲繞空間
40に接続されている。加圧シリンダ44は導電樹脂タ
ンク48と接続されているが、当該タンク48からの吸
入配管50との間に前記樹脂供給配管46の方向切替電
磁弁52を介装している。これにより、方向切替電磁弁
52の操作により加圧シリンダ44の吸入動作時にはタ
ンク48とシリンダ44とが接続され、加圧動作時には
シリンダ44と樹脂供給配管46とが接続状態となって
前記パッド囲繞空間40への導電樹脂30を供給できる
ようにしている。
A pressurizing cylinder 44 is provided on the upper holding jig 36.
Is branched and connected to each pad surrounding space 40. The pressurizing cylinder 44 is connected to the conductive resin tank 48, and a direction switching electromagnetic valve 52 of the resin supply pipe 46 is interposed between the pressurizing cylinder 44 and a suction pipe 50 from the tank 48. Accordingly, the tank 48 and the cylinder 44 are connected during the suction operation of the pressurizing cylinder 44 by the operation of the direction switching electromagnetic valve 52, and the cylinder 44 and the resin supply pipe 46 are connected during the pressurizing operation, so that the pad surrounding The conductive resin 30 can be supplied to the space 40.

【0016】一方、下押え治具38には各スルーホール
出口囲繞空間42に通じる負圧導入路54が形成されて
いる。これは図示しないコンプレッサなどに接続されて
いる。したがって、負圧導入路54を通じて吸引負圧を
スルーホール16に加えることで、前記加圧シリンダ4
4による導電樹脂30のスルーホール16への加圧供給
の注入補助をなさしめるようにしている。
On the other hand, the lower holding jig 38 is formed with a negative pressure introduction passage 54 communicating with each through hole outlet surrounding space 42. This is connected to a compressor (not shown) or the like. Therefore, by applying a suction negative pressure to the through hole 16 through the negative pressure introduction passage 54, the pressure cylinder 4
4 assists the injection of the pressurized supply of the conductive resin 30 into the through holes 16.

【0017】上述した導電樹脂30の供給手段の上下押
え治具36,38によりチップ積層体14Mを挟着した
状態で、一直線上に配列している各スルーホール16に
吸引負圧を導入し、加圧シリンダ44に一旦導電樹脂3
0を吸入させた後、方向切替電磁弁52の操作によりス
ルーホール16への供給路を開き、導電樹脂30を加圧
供給することで、直列配置されているスルーホール1
6、16、………に一括して導電樹脂30を充填するこ
とができる。この結果、チップ積層体14Mの多数のス
ルーホール16部分には柱状導電樹脂シャフト32が一
回の注入作業で簡単に形成されるのである。これにより
柱状導電樹脂シャフト32には電極パッド20との導通
フランジ(flange)部32Fが一体形成される。
この導通フランジ部32Fは半導体チップ14の結合を
強化する作用を発揮する。
With the chip stack 14M sandwiched between the upper and lower holding jigs 36 and 38 of the supply means of the conductive resin 30, suction negative pressure is introduced into the through holes 16 arranged in a straight line. Once the conductive resin 3 is
0, the supply path to the through hole 16 is opened by operating the direction switching solenoid valve 52, and the conductive resin 30 is supplied under pressure, so that the through holes 1 arranged in series are provided.
..,... Can be collectively filled with the conductive resin 30. As a result, the columnar conductive resin shaft 32 can be easily formed in a large number of through holes 16 of the chip stack 14M by a single injection operation. As a result, a conductive flange (flange) portion 32F with the electrode pad 20 is integrally formed on the columnar conductive resin shaft 32.
The conductive flange portion 32F has an effect of strengthening the connection of the semiconductor chip 14.

【0018】このようにして得られたMCP10は、裏
面にて下押え治具38のスルーホール出口囲繞空間42
によって形成された導電樹脂硬化部は、パッケージとし
ての外部接続パッドとして利用することができる。した
がって、プリント配線板に半導体チップ14の電極パッ
ド20と同様に外部電極パッドを配列しておき、この外
部電極パッドに搭載されたハンダボールに上記外部接続
パッドを溶着することで、プリント配線板に実装するこ
とができる。このようにすることで、配線距離を最短に
設定することができるのである。
The MCP 10 thus obtained is provided on the back surface of the through-hole exit surrounding space 42 of the lower holding jig 38.
The cured portion of the conductive resin formed as described above can be used as an external connection pad as a package. Therefore, the external electrode pads are arranged on the printed wiring board in the same manner as the electrode pads 20 of the semiconductor chip 14, and the external connection pads are welded to the solder balls mounted on the external electrode pads, whereby the printed wiring board is formed. Can be implemented. By doing so, the wiring distance can be set to the shortest.

【0019】ところで、MCP10には作動の繰り返し
による発熱があり、この熱履歴による応力が実装される
プリント配線板との接合部分に悪影響を与える可能性が
ある。そこで、図2に示したように、MCP10の柱状
導電樹脂シャフト32の端面から導通ピン56を差込挿
入し、これを外部接続端子として用いるようにしてい
る。この導通ピン56はアルミニウム、タングステン、
銅などの導電性金属材料により形成するもので、スルー
ホール16の開口径に差込挿入できる直径を有する構造
とされている。また、ピン長さは少なくとも一層の半導
体チップ14のスルーホール16内に挿入できるもので
あればよく、200〜500μm程度の長さがあればよ
い。もちろんチップ積層体14Mの全スルーホール16
に挿入される長さでもよい。この導通ピン56は、パッ
ケージ裏面から一定長さ突出するように設定され、図2
に示しているように、プリント配線板58の外部電極パ
ッド60に対してハンダボール62を利用して電気的接
続をなし、MCP10とプリント配線板58の間に空隙
64を設定するように実装するのである。これにより、
MCP10とプリント配線板58での熱応力緩和を導通
ピン56により緩和することができる。
Incidentally, the MCP 10 generates heat due to repetition of the operation, and the stress due to this heat history may adversely affect the joint portion with the printed wiring board to be mounted. Therefore, as shown in FIG. 2, a conductive pin 56 is inserted and inserted from the end face of the columnar conductive resin shaft 32 of the MCP 10, and this is used as an external connection terminal. The conduction pin 56 is made of aluminum, tungsten,
It is formed of a conductive metal material such as copper, and has a diameter that allows it to be inserted and inserted into the opening diameter of the through hole 16. The length of the pin only needs to be such that it can be inserted into at least one through hole 16 of the semiconductor chip 14, and it is sufficient that the pin has a length of about 200 to 500 μm. Of course, all through holes 16 of chip stack 14M
It may be the length inserted into. The conduction pins 56 are set so as to protrude from the back surface of the package by a certain length, and
As shown in FIG. 7, the electrical connection is made to the external electrode pads 60 of the printed wiring board 58 by using the solder balls 62, and the mounting is performed so that the gap 64 is set between the MCP 10 and the printed wiring board 58. It is. This allows
The relaxation of thermal stress between the MCP 10 and the printed wiring board 58 can be reduced by the conductive pins 56.

【0020】次に、図4は半導体チップ14の薄膜化処
理を行なってMCPおよびこれを実装する半導体装置を
作製する場合の製造工程を示している。各半導体チップ
14に図3に示した方法によりスルーホール16を穿孔
し(図4(1))、その後にスルーホール16の内部に
熱硬化性の絶縁樹脂66を充填して硬化させる(図4
(2))。これによりスルーホール16が埋められ、後
のラッピング(lapping)による割れの発生を防
止できるので、半導体チップ14の裏面側のラッピング
が可能となり、半導体チップ14の薄膜化処理が実現で
きる。そこで、必要な厚さとなるまでバックラッピング
を行なう(図4(3))。薄膜化処理された半導体チッ
プ14Hの各スルーホール16の絶縁樹脂66に対しレ
ーザ光を照射し、50〜100μmの貫通孔68を開口
させる(図4(4))。これにより導通通路が確保され
る。そこで、薄膜半導体チップ14Hを前記貫通孔68
が一直線上に配列するように積層し、当該一直線上に配
列した貫通孔68の開口を通じて導電樹脂30を加圧供
給することにより、一括して導電樹脂30を埋め込み封
入して各電極パッド20を導通する柱状導電樹脂シャフ
ト32が形成される(図4(5))。この導電樹脂30
の注入方法は、図1にて説明した方法と同様の方法によ
って行なえばよい。その後は、柱状導電樹脂シャフト3
2の端面から導通ピン56を差込挿入し、これを外部接
続端子として用い、プリント配線板58にの外部電極パ
ッド60対して接続することで実装できる(図4
(6))。
Next, FIG. 4 shows a manufacturing process when the semiconductor chip 14 is made thinner to manufacture an MCP and a semiconductor device on which the MCP is mounted. A through hole 16 is formed in each semiconductor chip 14 by the method shown in FIG. 3 (FIG. 4A), and then a thermosetting insulating resin 66 is filled in the through hole 16 and cured (FIG. 4).
(2)). As a result, the through holes 16 are filled, and the occurrence of cracks due to later lapping can be prevented, so that the backside of the semiconductor chip 14 can be wrapped and the semiconductor chip 14 can be thinned. Then, back lapping is performed until the required thickness is obtained (FIG. 4C). The insulating resin 66 in each through hole 16 of the thinned semiconductor chip 14H is irradiated with laser light to open a through hole 68 of 50 to 100 μm (FIG. 4 (4)). Thereby, a conduction path is secured. Therefore, the thin film semiconductor chip 14H is inserted into the through hole 68.
Are stacked so as to be arranged in a straight line, and the conductive resin 30 is pressurized and supplied through the openings of the through holes 68 arranged in the straight line, so that the conductive resin 30 is buried and sealed in a lump and each electrode pad 20 is sealed. A conductive columnar conductive resin shaft 32 is formed (FIG. 4 (5)). This conductive resin 30
May be performed by the same method as the method described with reference to FIG. After that, the columnar conductive resin shaft 3
2 can be mounted by inserting and inserting the conduction pin 56 from the end face of the printed wiring board 2 and using it as an external connection terminal and connecting it to the external electrode pad 60 on the printed wiring board 58 (FIG. 4).
(6)).

【0021】上記実施形態では、MCP10に導通ピン
56を予め取り付けた例を示したが、図5(1)に示す
ように、導通ピン56をマルチハンドリング装置70に
よって、プリント配線板58の外部電極パッド60上に
一括して立設させる。次に図5(2)に示すようにこれ
に柱状導電樹脂シャフト32を形成したMCP10をア
ライメントし、パッケージ10の裏面の柱状導電樹脂シ
ャフト32の端面から串刺し挿入させるようにパッケー
ジ10を下降移動させて実装し、その後に導電樹脂30
の熱硬化を行なうようにしてもよい。
In the above embodiment, the example in which the conductive pins 56 are attached to the MCP 10 in advance is shown. However, as shown in FIG. 5A, the conductive pins 56 are connected to the external electrodes of the printed wiring board 58 by the multi-handling device 70. It is erected collectively on the pad 60. Next, as shown in FIG. 5 (2), the MCP 10 having the columnar conductive resin shaft 32 formed thereon is aligned, and the package 10 is moved downward so as to skewer and insert from the end surface of the columnar conductive resin shaft 32 on the back surface of the package 10. And then mount the conductive resin 30
May be performed.

【0022】また、図6には、本発明の実施の形態に係
る半導体装置1100を実装した回路基板1000を示
している。回路基板1000には、例えばガラスエポキ
シ基板等の有機系基板を用いることが一般的である。回
路基板1000には、例えば銅からなるボンディング部
が所望の回路となるように形成されている。そして、ボ
ンディング部と半導体装置1100の外部電極とを機械
的に接続することでそれらの電気的導通が図られる。
FIG. 6 shows a circuit board 1000 on which a semiconductor device 1100 according to the embodiment of the present invention is mounted. For the circuit board 1000, an organic substrate such as a glass epoxy substrate is generally used. On the circuit board 1000, a bonding portion made of, for example, copper is formed so as to form a desired circuit. Then, by electrically connecting the bonding portion and the external electrode of the semiconductor device 1100, their electrical continuity is achieved.

【0023】なお、半導体装置1100は、実装面積を
ベアチップにて実装する面積にまで小さくすることがで
きるので、この回路基板1000を電子機器に用いれば
電気機器自体の小型化が図れる。また、同一面積内にお
いては、より実装スペースを確保することができ、高機
能化を図ることも可能である。
Since the mounting area of the semiconductor device 1100 can be reduced to the area for mounting with bare chips, if the circuit board 1000 is used for an electronic device, the size of the electric device itself can be reduced. Further, in the same area, more mounting space can be secured, and higher functionality can be achieved.

【0024】そして、この回路基板1000を備える電
子機器として、図7にノート型パーソナルコンピュータ
1200を示している。前記ノート型パーソナルコンピ
ュータ1200は、高機能化を図った回路基板1000
を備えているため、性能を向上させることができる。
FIG. 7 shows a notebook personal computer 1200 as an electronic device having the circuit board 1000. The notebook personal computer 1200 has a highly functional circuit board 1000.
, The performance can be improved.

【0025】[0025]

【発明の効果】以上説明したように、本発明は信号入出
力用の電極パッド部分にスルーホールを形成した半導体
チップを前記スルーホールが一直線上に配列するように
複数枚積層し、当該一直線上に配列したスルーホールの
開口から導電樹脂を加圧供給することにより、一括して
導電樹脂を埋め込み封入して各電極パッドを導通する柱
状導電樹脂シャフトを形成するように構成したので、半
導体MCPにおける共通電極パッド同士の導通をスルー
ホールを介して極めて容易に実現できる効果が得られ
る。
As described above, according to the present invention, a plurality of semiconductor chips having through holes formed in signal input / output electrode pad portions are stacked so that the through holes are arranged in a straight line. Since the conductive resin is pressurized and supplied from the openings of the through holes arranged in a row, the conductive resin is buried and sealed at a time to form a columnar conductive resin shaft for conducting each electrode pad. The effect that the conduction between the common electrode pads can be realized very easily via the through holes is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施形態に係る半導体マルチチップパッケージ
の製造工程における積層チップ間の共通電極パッド同士
の導通をなすための最終工程を示す断面図である。
FIG. 1 is a cross-sectional view showing a final step for establishing conduction between common electrode pads between stacked chips in a manufacturing process of a semiconductor multi-chip package according to an embodiment.

【図2】マルチチップパッケージを実装した半導体装置
の部分模式断面図である。
FIG. 2 is a partial schematic cross-sectional view of a semiconductor device on which a multi-chip package is mounted.

【図3】半導体チップへのスルーホール形成工程の説明
図である。
FIG. 3 is an explanatory diagram of a step of forming a through hole in a semiconductor chip.

【図4】薄膜半導体チップのマルチチップパッケージの
製造工程を示す断面図である。
FIG. 4 is a cross-sectional view showing a manufacturing process of a multi-chip package of a thin-film semiconductor chip.

【図5】マルチチップパッケージのプリント配線板への
実装工程の説明図である。
FIG. 5 is an explanatory diagram of a process of mounting a multi-chip package on a printed wiring board.

【図6】実施形態に係るマルチチップパッケージの回路
基板への適用例の説明図である。
FIG. 6 is an explanatory diagram of an application example of the multichip package according to the embodiment to a circuit board.

【図7】実施形態に係るマルチチップパッケージの電子
機器への適用例の説明図である。
FIG. 7 is an explanatory diagram of an application example of the multichip package according to the embodiment to an electronic device.

【符号の説明】[Explanation of symbols]

10 半導体マルチパッケージ 12 半導体装置 14 半導体チップ(メモリチップ) 14M チップ積層体 16 スルーホール 18 シリコン単結晶基板 20 電極パッド(チップ電極) 22、24 酸化シリコン膜 26 先行孔 28 酸化シリコン膜 30 導電樹脂 32 柱状導電樹脂シャフト 34 接着層 36 上押え治具 38 下押え治具 40 パッド囲繞空間 42 スルーホール出口囲繞空間 44 加圧シリンダ 46 樹脂供給配管 48 導電樹脂タンク 50 吸入配管 52 方向切替電磁弁 54 負圧導入路 56 導通ピン 58 プリント配線板 60 外部電極パッド 62 ハンダボール 64 空隙 66 絶縁樹脂 68 レーザ貫通孔 70 マルチハンドリング装置 Reference Signs List 10 semiconductor multi-package 12 semiconductor device 14 semiconductor chip (memory chip) 14M chip stack 16 through hole 18 silicon single crystal substrate 20 electrode pad (chip electrode) 22, 24 silicon oxide film 26 preceding hole 28 silicon oxide film 30 conductive resin 32 Columnar conductive resin shaft 34 Adhesive layer 36 Upper holding jig 38 Lower holding jig 40 Pad surrounding space 42 Through hole outlet surrounding space 44 Pressurizing cylinder 46 Resin supply pipe 48 Conductive resin tank 50 Suction pipe 52 Direction switching solenoid valve 54 Negative pressure Introduction path 56 Conducting pin 58 Printed wiring board 60 External electrode pad 62 Solder ball 64 Void 66 Insulating resin 68 Laser through hole 70 Multi-handling device

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 信号入出力用の電極パッド部分にスルー
ホールを形成した半導体チップを前記スルーホールが一
直線上に配列するように複数枚積層し、当該一直線上に
配列したスルーホールの開口から導電樹脂を加圧供給す
ることにより、一括して導電樹脂を埋め込み封入して各
電極パッドを導通する柱状導電樹脂シャフトを形成する
ことを特徴とする半導体装置の製造方法。
A plurality of semiconductor chips each having a through hole formed in a signal input / output electrode pad portion are stacked so that the through holes are arranged in a straight line, and conductive layers are formed through openings of the through holes arranged in the straight line. A method for manufacturing a semiconductor device, comprising: forming a columnar conductive resin shaft for electrically connecting each electrode pad by filling and encapsulating a conductive resin at a time by supplying a resin under pressure.
【請求項2】 前記スルーホールの反対側開口には負圧
吸引を導入して樹脂の加圧供給をなすことを特徴とする
請求項1に記載の半導体装置の製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein negative pressure suction is introduced into the opening on the opposite side of the through hole to supply resin under pressure.
【請求項3】 前記半導体チップは電極パッド相当位置
を開口させた接着層を介して積層させ、前記柱状導電樹
脂シャフトに電極パッドとの導通フランジ部を一体形成
することを特徴とする請求項1または2に記載の半導体
装置の製造方法。
3. The semiconductor chip according to claim 1, wherein the semiconductor chip is laminated via an adhesive layer having an opening corresponding to the electrode pad, and a conductive flange portion with the electrode pad is integrally formed on the columnar conductive resin shaft. Or a method for manufacturing a semiconductor device according to item 2.
【請求項4】 前記導電樹脂の封入後に前記柱状導電シ
ャフトの端面から導電金属ピンを差し込んで硬化させる
ことにより外部接続端子を一体に設けるようにしたこと
を特徴とする請求項1に記載の半導体装置の製造方法。
4. The semiconductor according to claim 1, wherein an external connection terminal is integrally provided by inserting a conductive metal pin from an end surface of the columnar conductive shaft and hardening the resin after enclosing the conductive resin. Device manufacturing method.
【請求項5】 信号入出力用の電極パッド部分にスルー
ホールを形成した後、当該スルーホール内に絶縁樹脂を
封入した後、各チップ裏面をラッピングして薄膜半導体
チップを形成し、この薄膜半導体チップのスルーホール
内絶縁樹脂に貫通孔を穿設し、薄膜半導体チップを前記
貫通孔が一直線上に配列するように積層し、当該一直線
上に配列した貫通透孔の開口から導電樹脂を加圧供給す
ることにより、一括して導電樹脂を埋め込み封入して各
電極パッドを導通する柱状導電樹脂シャフトを形成する
ことを特徴とする半導体装置の製造方法。
5. A thin film semiconductor chip is formed by forming a through hole in a signal input / output electrode pad portion, enclosing an insulating resin in the through hole, and lapping the back surface of each chip. A through-hole is formed in the insulating resin in the through-hole of the chip, the thin-film semiconductor chips are stacked so that the through-holes are arranged in a straight line, and the conductive resin is pressed from the opening of the through-hole arranged in the straight line. A method for manufacturing a semiconductor device, comprising: forming a column-shaped conductive resin shaft that electrically connects each electrode pad by burying and encapsulating a conductive resin at a time.
【請求項6】 信号入出力用の電極パッド部分にスルー
ホールを形成した半導体チップを前記スルーホールが一
直線上に配列するように複数枚積層して一体化し、当該
一直線上に配列したスルーホールの開口から導電樹脂を
加圧供給することにより、一括して導電樹脂を埋め込み
封入して各電極パッドを導通する柱状導電樹脂シャフト
を形成することによりマルチチップパッケージを作製
し、このマルチチップパッケージが実装されるプリント
配線板に対して前記チップ電極と同一の配列パターンと
なる外部電極を形成しておき、当該外部電極に導通ピン
を立設させ、前記プリント配線板から離反した一定高さ
位置にて導通ピンが前記柱状導電樹脂シャフトに差し込
んで実装させることを特徴とする半導体装置の製造方
法。
6. A plurality of semiconductor chips each having a through hole formed in a signal input / output electrode pad portion are stacked and integrated such that the through holes are arranged in a straight line. The multi-chip package is manufactured by pressurizing and supplying the conductive resin from the opening to form a columnar conductive resin shaft that embeds and encloses the conductive resin in a lump and conducts each electrode pad. An external electrode having the same arrangement pattern as that of the chip electrode is formed on the printed wiring board to be formed, conductive pins are erected on the external electrode, and at a constant height position separated from the printed wiring board. A method of manufacturing a semiconductor device, wherein a conductive pin is inserted into the columnar conductive resin shaft and mounted.
【請求項7】 信号入出力用の電極パッド部分にスルー
ホールを形成した半導体チップを前記スルーホールが一
直線上に配列するように複数枚積層して一体化し、当該
一直線上に配列したスルーホールの開口から導電樹脂を
加圧供給することにより、一括して導電樹脂を埋め込み
封入して各電極パッドを導通する柱状導電樹脂シャフト
を形成するとともに、前記導電樹脂の封入後に前記柱状
導電シャフトの端面から導電金属ピンを差し込んで硬化
させることにより外部接続端子を一体に設けることによ
りマルチチップパッケージを作製し、このマルチチップ
パッケージが実装されるプリント配線板に対して前記チ
ップ電極と同一の配列パターンとなる外部電極を形成し
ておき、当該外部電極に前記パッケージ裏面から突出さ
れている外部接続端子を接続して実装させることを特徴
とする半導体装置の製造方法。
7. A plurality of semiconductor chips each having a through-hole formed in a signal input / output electrode pad portion are stacked and integrated such that the through-holes are arranged in a straight line, and a plurality of semiconductor chips are formed. By pressurizing and supplying the conductive resin from the opening, the conductive resin is buried and sealed at a time to form a columnar conductive resin shaft for conducting each electrode pad, and from the end surface of the columnar conductive shaft after sealing the conductive resin. A multi-chip package is manufactured by integrally providing external connection terminals by inserting and curing conductive metal pins, and the same arrangement pattern as the chip electrodes is formed on a printed wiring board on which the multi-chip package is mounted. An external electrode is formed, and an external connection end protruding from the back surface of the package to the external electrode. A method for manufacturing a semiconductor device, comprising connecting and mounting semiconductor chips.
JP31744699A 1999-11-08 1999-11-08 Manufacturing method of semiconductor device Expired - Fee Related JP3661528B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31744699A JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31744699A JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2001135779A true JP2001135779A (en) 2001-05-18
JP3661528B2 JP3661528B2 (en) 2005-06-15

Family

ID=18088321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31744699A Expired - Fee Related JP3661528B2 (en) 1999-11-08 1999-11-08 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP3661528B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165631A (en) * 2002-10-08 2004-06-10 Ngk Spark Plug Co Ltd Layered capacitor and its producing method
JP2005279965A (en) * 2004-03-26 2005-10-13 Fuji Photo Film Co Ltd Inkjet recording head and inkjet recorder
JP2009141010A (en) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd Semiconductor device and method of manufacturing the same
US8018071B2 (en) 2007-02-07 2011-09-13 Samsung Electronics Co., Ltd. Stacked structure using semiconductor devices and semiconductor device package including the same
JP2014131161A (en) * 2012-12-28 2014-07-10 Fujitsu Ltd Electronic device and electronic device manufacturing method
CN105720016A (en) * 2014-12-02 2016-06-29 日月光半导体制造股份有限公司 Semiconductor substrate, semiconductor packaging structure and manufacturing method thereof

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6520481B2 (en) * 2015-06-30 2019-05-29 富士電機株式会社 Electronic component module

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004165631A (en) * 2002-10-08 2004-06-10 Ngk Spark Plug Co Ltd Layered capacitor and its producing method
JP2005279965A (en) * 2004-03-26 2005-10-13 Fuji Photo Film Co Ltd Inkjet recording head and inkjet recorder
US7387375B2 (en) 2004-03-26 2008-06-17 Fujifilm Corporation Inkjet recording head and inkjet recording apparatus
US8018071B2 (en) 2007-02-07 2011-09-13 Samsung Electronics Co., Ltd. Stacked structure using semiconductor devices and semiconductor device package including the same
JP2009141010A (en) * 2007-12-04 2009-06-25 Hitachi Chem Co Ltd Semiconductor device and method of manufacturing the same
JP2014131161A (en) * 2012-12-28 2014-07-10 Fujitsu Ltd Electronic device and electronic device manufacturing method
CN105720016A (en) * 2014-12-02 2016-06-29 日月光半导体制造股份有限公司 Semiconductor substrate, semiconductor packaging structure and manufacturing method thereof

Also Published As

Publication number Publication date
JP3661528B2 (en) 2005-06-15

Similar Documents

Publication Publication Date Title
US6951773B2 (en) Chip packaging structure and manufacturing process thereof
US7291929B2 (en) Semiconductor device and method of manufacturing thereof
US6969916B2 (en) Substrate having built-in semiconductor apparatus and manufacturing method thereof
TWI408795B (en) Semiconductor device and manufacturing method thereof
KR100868419B1 (en) Semiconductor device and manufacturing method thereof
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
US20130026650A1 (en) Semiconductor device, semiconductor module structure configured by vertically stacking semiconductor devices, and manufacturing method thereof
US20130207249A1 (en) Assembly having stacked die mounted on substrate
KR20060064518A (en) Multi-level semiconductor module and method for fabricating the same
TW201351579A (en) High density 3D package
JP2003115560A (en) Semiconductor device, laminated semiconductor device, manufacturing method of semiconductor device, and manufacturing method of laminated semiconductor device
US20060286717A1 (en) Stacked microelectronic assemblies having basal compliant layers
JP2001068618A (en) Semiconductor chip and its manufacture, semiconductor device, computer, circuit board and electronic equipment
US20080099903A1 (en) Stacked chip package, embedded chip package and fabricating method thereof
JP2001135785A (en) Semiconductor chip, multi-chip package, semiconductor device, electronics and manufacturing method
US6953709B2 (en) Semiconductor device and its manufacturing method
JP2012209449A (en) Method of manufacturing semiconductor device
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP2012146853A (en) Method of manufacturing semiconductor device
JP2011243724A (en) Semiconductor device and method for manufacturing the same
JP3661528B2 (en) Manufacturing method of semiconductor device
US6602739B1 (en) Method for making multichip module substrates by encapsulating electrical conductors and filling gaps
JP2001127242A (en) Semiconductor chip, multichip package, semiconductor device, and electronic equipment, and manufacturing method thereof
US20100055834A1 (en) Semiconductor device manufacturing method
JP2001085600A (en) Semiconductor chip, multichip package, semiconductor device, and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050314

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080401

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090401

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees