JP2001135769A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device

Info

Publication number
JP2001135769A
JP2001135769A JP31101899A JP31101899A JP2001135769A JP 2001135769 A JP2001135769 A JP 2001135769A JP 31101899 A JP31101899 A JP 31101899A JP 31101899 A JP31101899 A JP 31101899A JP 2001135769 A JP2001135769 A JP 2001135769A
Authority
JP
Japan
Prior art keywords
semiconductor device
package
leads
lead frame
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31101899A
Other languages
Japanese (ja)
Inventor
Seiichiro Sakata
精一郎 坂田
Koji Yamamoto
康志 山本
Kenji Takahashi
健志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Priority to JP31101899A priority Critical patent/JP2001135769A/en
Publication of JP2001135769A publication Critical patent/JP2001135769A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor device, with which a semiconductor device having a compact appearance and a favorable mounting property can be manufactured, without having to increase manufacturing cost or accompanied by deterioration in the product quality. SOLUTION: This method of manufacturing a semiconductor device includes steps of mounting a semiconductor chip 4 on a lead frame 10, having a plurality of leads 11 via an insulating bonding material, connecting the semiconductor chip 4 and the leads 11 to each other via-bonding wires 5, resin-sealing the semiconductor chip 4, the bonding wires 5 and a sealed region 10P of the lead frame 10 by a package 2, forming an opening 12h corresponding to the leads 11 in a package 2 mounting surface (lower surface) by laser processing and providing solder balls (external connection terminals) 3, having continuity with the leads 11 via the opening 12h on the package 2 mounting surface (lower surface) 2a.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、詳しくはリードフレームを用いたBGA(ボ
ール・グリッド・アレイ)タイプの半導体装置の製造方
法に関するものである。
The present invention relates to a method of manufacturing a semiconductor device, and more particularly to a method of manufacturing a BGA (ball grid array) type semiconductor device using a lead frame.

【0002】[0002]

【従来の技術】昨今の半導体装置はプリント回路基板へ
の高密度実装化に伴って外観の小型化および多ピン化が
要求されており、このような要求を満たすものとしてハ
ンダボールを外部接続端子としたBGA(ボール・グリ
ッド・アレイ)タイプの半導体装置が提供されている。
2. Description of the Related Art A recent semiconductor device is required to have a smaller size and a larger number of pins as the density of the semiconductor device is increased on a printed circuit board. (Ball Grid Array) type semiconductor device is provided.

【0003】図6に示したBGAタイプの半導体装置A
は、配線パターンの形成されたガラス・エポキシ樹脂等
から成る配線基板Aaに半導体チップAbを搭載し、配
線基板Aaの配線パターンと半導体チップAbとを電気
的に接続しており、さらに上記半導体チップAbをモー
ルド樹脂Acによって封止しているとともに、配線基板
Aaに外部接続端子としてのハンダボールAdを設けて
いる。
A BGA type semiconductor device A shown in FIG.
A semiconductor chip Ab is mounted on a wiring board Aa made of glass epoxy resin or the like on which a wiring pattern is formed, and the wiring pattern of the wiring board Aa is electrically connected to the semiconductor chip Ab. Ab is sealed with a mold resin Ac, and a solder ball Ad as an external connection terminal is provided on the wiring board Aa.

【0004】一方、図7に示したBGAタイプの半導体
装置Bは、リードフレームを用いて製造される半導体装
置であって、パッドBpに半導体チップBbを搭載する
とともに、各リードBaと半導体チップBbとをボンデ
ィングワイヤBcにより接続し、これらをモールド樹脂
Bdによって樹脂封止するとともに、上記モールド樹脂
(パッケージ)Bdの下面に各リードBaと導通する外部
接続端子としてのハンダボールBeを設けている。
On the other hand, a BGA type semiconductor device B shown in FIG. 7 is a semiconductor device manufactured by using a lead frame, in which a semiconductor chip Bb is mounted on a pad Bp, and each lead Ba and the semiconductor chip Bb are mounted. Are connected by a bonding wire Bc, and they are sealed with a molding resin Bd.
(Package) A solder ball Be is provided on the lower surface of Bd as an external connection terminal that is electrically connected to each lead Ba.

【0005】[0005]

【発明が解決しようとする課題】ところで、図6に示し
た従来の半導体装置Aによれば、外観の可及的な小型化
を達成し得るものの、配線基板Aaを必須の構成部品と
しているためにコストの増大を招く不都合があった。
According to the conventional semiconductor device A shown in FIG. 6, although the appearance can be reduced as much as possible, the wiring board Aa is an essential component. However, there is a disadvantage that the cost is increased.

【0006】さらに、上述した半導体装置Aでは、半導
体チップAbを保護しているモールド樹脂Acが、配線
基板Aaの一方面(上面)側にのみ形成されているため、
上記モールド樹脂Acが高温(例えば 160〜200℃ )で成
形される際、配線基板Aaとの熱膨張率の差によって反
り変形を生じてしまう。
Further, in the above-described semiconductor device A, since the molding resin Ac protecting the semiconductor chip Ab is formed only on one surface (upper surface) of the wiring board Aa,
When the molding resin Ac is molded at a high temperature (for example, 160 to 200 ° C.), warping deformation occurs due to a difference in thermal expansion coefficient between the molding resin Ac and the wiring board Aa.

【0007】このため、配線基板Aaの水平度が劣化す
ることによって、プリント回路基板に対する実装性が低
下するばかりでなく、密着力が十分でない配線基板Aa
とモールド樹脂Acとが剥離してしまう不都合があっ
た。
[0007] For this reason, when the level of the wiring board Aa is deteriorated, not only the mountability with respect to the printed circuit board is reduced, but also the wiring board Aa with insufficient adhesion.
And the mold resin Ac peeled off.

【0008】一方、図7に示した従来の半導体装置Bよ
れば、外観の可及的な小型化を達成し得るとともに、配
線基板Aa(図6)を用いることに起因するコストの増大
をも防止することができる。
On the other hand, according to the conventional semiconductor device B shown in FIG. 7, the size can be reduced as much as possible, and the cost due to the use of the wiring board Aa (FIG. 6) increases. Can be prevented.

【0009】また、上記半導体装置Bでは、モールド樹
脂Bdが各リードBaおよび半導体チップBbの上下を
覆っており、また上記モールド樹脂Bdとの密着性が良
好なリードフレームを用いているため、上記モールド樹
脂Bdが高温で成形される際の反り変形が抑えられ、プ
リント回路基板に対する実装性が向上するとともに、モ
ールド樹脂BdとパッドBp、リードBaとの剥離が可
及的に防止される。
In the semiconductor device B, the molding resin Bd covers the top and bottom of each lead Ba and the semiconductor chip Bb, and the lead frame having good adhesion to the molding resin Bd is used. Warp deformation when the mold resin Bd is molded at a high temperature is suppressed, mountability on a printed circuit board is improved, and peeling of the mold resin Bd from the pads Bp and the leads Ba is prevented as much as possible.

【0010】反面、上記半導体装置Bを製造する場合に
は、モールド樹脂(パッケージ)Bdの下面に、各ハンダ
ボールBeを各リードBaと導通させるための多数の開
口Bhを形成する必要がある。
On the other hand, when manufacturing the semiconductor device B, it is necessary to form a large number of openings Bh on the lower surface of the molding resin (package) Bd for conducting each solder ball Be with each lead Ba.

【0011】このため、樹脂封止用金型の下型には、各
開口Bh,Bh…を型成形する多数の凸部を形成しなけ
ればならず、これにより樹脂封止用金型の製作コストが
増大し、延いては半導体装置の製造コストが増大してし
まう不都合があった。
For this reason, in the lower mold of the resin sealing mold, it is necessary to form a large number of convex portions for molding the respective openings Bh, Bh. There has been an inconvenience that the cost increases and the manufacturing cost of the semiconductor device increases.

【0012】さらに、樹脂封止用金型の下型に形成され
た多数の凸部が、樹脂封止時におけるモールド樹脂のス
ムーズな流動を阻害するため、樹脂封止不良、すなわち
モールド樹脂(パッケージ)Bdの欠け等が発生し易く、
半導体装置としての製品品質の低下を招いてしまう不都
合があった。
Further, since a large number of convex portions formed on the lower mold of the resin sealing mold hinder the smooth flow of the mold resin at the time of resin sealing, resin molding failure, that is, molding resin (package) ) Bd chipping is likely to occur,
There has been a disadvantage that the product quality as a semiconductor device is reduced.

【0013】本発明の目的は上記実状に鑑みて、コンパ
クトな外観と良好な実装性とを備えた半導体装置を、製
造コストの高騰や製品品質の低下を伴うことなく製造す
ることの可能な半導体装置の製造方法を提供することに
ある。
An object of the present invention is to provide a semiconductor device capable of manufacturing a semiconductor device having a compact appearance and good mountability without increasing the manufacturing cost or lowering the product quality in view of the above-mentioned situation. An object of the present invention is to provide a method for manufacturing a device.

【0014】[0014]

【課題を解決するための手段】上記目的を達成するべ
く、本発明に関わる半導体装置の製造方法は、複数のリ
ードを有するリードフレームに絶縁性接着材を介して半
導体チップを搭載する工程と、半導体チップとリードと
をボンディングワイヤを介して互いに接続する工程と、
半導体チップとボンディングワイヤとリードフレームの
封止領域とをパッケージによって樹脂封止する工程と、
パッケージの下面にリードに臨む開口をレーザ加工によ
って穿孔する工程と、パッケージの下面に開口を介して
リードと導通する外部接続端子を設ける工程とを含んで
いる。
In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention comprises a step of mounting a semiconductor chip on a lead frame having a plurality of leads via an insulating adhesive. Connecting the semiconductor chip and the lead to each other via a bonding wire;
A step of resin-sealing the semiconductor chip, the bonding wires, and the sealing area of the lead frame with a package,
The method includes a step of punching an opening facing the lead on the lower surface of the package by laser processing, and a step of providing an external connection terminal electrically connected to the lead through the opening on the lower surface of the package.

【0015】[0015]

【発明の実施の形態】以下、実施例を示す図面に基づい
て、本発明を詳細に説明する。図1に示す、本発明の製
造方法によって製造された半導体装置1は、後述するリ
ードフレームを用いたBGA(ボール・グリッド・アレ
イ)タイプの半導体装置であって、パッケージ2の実装
面(下面)2aには、後述する半導体チップと接続された
多数個のハンダボール(外部接続端子)3,3…が設けら
れている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the drawings showing embodiments. A semiconductor device 1 manufactured by the manufacturing method of the present invention shown in FIG. 1 is a BGA (ball grid array) type semiconductor device using a lead frame described later, and a mounting surface (lower surface) of a package 2. The 2a is provided with a large number of solder balls (external connection terminals) 3, 3,... Connected to a semiconductor chip described later.

【0016】上記半導体装置1は、図2、図3に示す如
く、半導体チップ4の下面に絶縁性接着材を介して複数
のリード11,11…が接着固定されており、これらリ
ード11,11…は半導体チップ4における四方の縁部
に位置している。
As shown in FIGS. 2 and 3, the semiconductor device 1 has a plurality of leads 11, 11... Bonded and fixed to the lower surface of a semiconductor chip 4 via an insulating adhesive. Are located at four edges of the semiconductor chip 4.

【0017】半導体チップ4とリード11,11…と
は、各々ボンディングワイヤ5,5…を介して互いに接
続されており、上述した半導体チップ4、リード11,
11…、およびボンディングワイヤ5,5…は、モール
ド樹脂を型成形して成るパッケージ2によって樹脂封止
されている。
The semiconductor chip 4 and the leads 11, 11,... Are connected to each other via bonding wires 5, 5,.
11 and the bonding wires 5, 5,... Are resin-sealed by a package 2 formed by molding a mold resin.

【0018】また、リード11,11…における先端部
には、外部接続端子としてのハンダボール3,3…が設
けられており、これらハンダボール3,3…は、パッケ
ージ2の実装面(下面)2aに形成した開口2h,2h…
を介して、該パッケージ2の実装面(下面)2aに露呈し
ている。
Also, solder balls 3, 3,... As external connection terminals are provided at the tips of the leads 11, 11,..., And these solder balls 3, 3,. Openings 2h formed in 2a, 2h ...
, The mounting surface (lower surface) 2a of the package 2 is exposed.

【0019】一方、図4に示す如く、上述した半導体装
置1を製造する際に使用されるリードフレーム10は、
一対のサイドレール10S,10Sと、一対のサポート
バー10B,10Bとから、それぞれ複数のリード1
1,11…が中央に向けて延在する態様で形成されてい
る。
On the other hand, as shown in FIG. 4, a lead frame 10 used when manufacturing the above-described semiconductor device 1 is:
A plurality of leads 1 are respectively formed from the pair of side rails 10S, 10S and the pair of support bars 10B, 10B.
Are formed so as to extend toward the center.

【0020】ここで、上記リードフレーム10は、エッ
チング加工や打抜き加工によって形成されており、リー
ドフレーム10における各リード11,11…は、平板
状を呈するとともに同一平面上に延在している。
Here, the lead frame 10 is formed by etching or punching, and the leads 11, 11,... Of the lead frame 10 have a flat plate shape and extend on the same plane.

【0021】また、上記リードフレーム10において、
図中に一点鎖線で示すパッケージ2の外縁に囲まれた領
域が、後述する製造工程においてパッケージ2の形成さ
れる封止領域10Pである。
In the lead frame 10,
A region surrounded by an outer edge of the package 2 indicated by a dashed line in the drawing is a sealing region 10P where the package 2 is formed in a manufacturing process described later.

【0022】なお、この実施例におけるリードフレーム
10は、1個の半導体装置を構成するリード11,11
…を、サイドレール10S,10Sの間において1列の
み形成しているが、リードフレームの形態としては上記
実施例に限らず、1個の半導体装置を構成するリードを
2列、あるいはそれ以上の多列に形成したものであって
も良い。
The lead frame 10 according to this embodiment has leads 11, 11 constituting one semiconductor device.
Are formed in only one row between the side rails 10S, 10S. However, the form of the lead frame is not limited to the above-described embodiment, and two rows or more rows of leads constituting one semiconductor device are formed. It may be formed in multiple rows.

【0023】以下では、本発明に関わる半導体装置の製
造工程を、図5を参照しつつ詳細に説明する。先ず、図
5(a)に示す如く、半導体チップ4をリードフレーム1
0上、詳しくは各リード11,11…上の所定位置(図
4中に二点鎖線で示した位置)に、図示していない絶縁
性接着材を用いて固定設置する。
Hereinafter, the manufacturing process of the semiconductor device according to the present invention will be described in detail with reference to FIG. First, as shown in FIG. 5A, the semiconductor chip 4 is connected to the lead frame 1.
At a predetermined position (position indicated by a two-dot chain line in FIG. 4) on each of the leads 11, 11,..., Using an insulative adhesive (not shown).

【0024】次いで、図5(b)に示す如く、半導体チッ
プ4と各リード11,11…とを、ボンディングワイヤ
5,5…を用いて個々に接続(ワイヤボンディング)す
る。
Next, as shown in FIG. 5B, the semiconductor chip 4 and each of the leads 11, 11,... Are individually connected (wire-bonded) using bonding wires 5, 5,.

【0025】次いで、図5(c)に示す如く、半導体チッ
プ4、各ボンディングワイヤ5,5…、およびリードフ
レーム10における封止領域10Pを、樹脂封止用金型
(図示せず)に溶融したモールド樹脂を充填して成形さ
れるパッケージ2により樹脂封止する。
Next, as shown in FIG. 5C, the semiconductor chip 4, the bonding wires 5, 5,..., And the sealing region 10P in the lead frame 10 are melted in a resin sealing mold (not shown). Is sealed with a package 2 which is molded by filling the molded resin.

【0026】なお、図5(c)および以下に参照する図5
(d)、図5(e)は、リードフレーム10におけるサイド
レール10S,10Sの長手方向に沿って連続して樹脂
封止したパッケージ2を、上記サイドレール10S側か
ら見た断面側面図である。
FIG. 5 (c) and FIG.
5D and FIG. 5E are cross-sectional side views of the package 2 in which the resin is continuously sealed along the longitudinal direction of the side rails 10S in the lead frame 10 as viewed from the side rail 10S side. .

【0027】次いで、図5(d)に示す如く、パッケージ
2の実装面(下面)2aに、レーザ加工によって、リード
フレーム10における各リード11,11…の先端部を
露呈させる開口2h,2h…を穿孔する。
Next, as shown in FIG. 5D, openings 2h, 2h... For exposing the tips of the leads 11, 11... In the lead frame 10 on the mounting surface (lower surface) 2a of the package 2 by laser processing. Perforate.

【0028】ここで、各リード11,11…はパッケー
ジ2の内部にモールドされているものの、その位置は一
例としてリードフレーム10の外形を基準とすることで
正確に推定し得るため、数値制御されるレーザ加工機を
使用することによって、パッケージ2の所定位置に開口
2h,2h…を形成することができる。
Although each of the leads 11, 11,... Is molded inside the package 2, its position can be accurately estimated based on the outer shape of the lead frame 10 as an example. The openings 2h, 2h... Can be formed at predetermined positions of the package 2 by using a laser beam machine.

【0029】また、レーザの照射によるパッケージ2の
穿孔は、モールド樹脂を痛めることなく、必要な箇所の
みに短時間で開口を形成することを可能としている。
Further, the perforation of the package 2 by laser irradiation makes it possible to form an opening only in a necessary portion in a short time without damaging the mold resin.

【0030】上記パッケージ2に開口2h,2h…を形
成した後、これら開口2h,2h…に溶融ハンダを流し
込んで凝固させることにより、図5(e)に示す如く各リ
ード11,11…の先端部に、開口2h,2h…を介し
てパッケージ2の実装面2aに露呈するハンダボール
(外部接続用端子)3,3…を形成する。
After the openings 2h, 2h,... Are formed in the package 2, molten solder is poured into the openings 2h, 2h, and solidifies to form the tips of the leads 11, 11,. Solder balls exposed on the mounting surface 2a of the package 2 through the openings 2h, 2h.
(External connection terminals) 3, 3,... Are formed.

【0031】次いで、リードフレーム10の各リード1
1,11…を、パッケージ2の端面部において切除し、
半導体装置1(図1〜図3参照)をリードフレーム10か
ら取り出すことによって該半導体装置1の完成となる。
Next, each lead 1 of the lead frame 10 is
1, 11, ... are cut off at the end face of the package 2,
When the semiconductor device 1 (see FIGS. 1 to 3) is taken out of the lead frame 10, the semiconductor device 1 is completed.

【0032】上述した如く、本発明に関わる半導体装置
の製造方法では、パッケージ2の実装面(下面)2aにお
ける開口2hをレーザ加工によって穿孔しているので、
上述した樹脂封止用金型には、上記開口2hを型形成さ
せるための多数の凸部を設ける必要がなく、このため樹
脂封止用金型の製作コストが安価に抑えられ、もって半
導体装置の製造コストを大幅に低減することが可能とな
る。
As described above, in the method for manufacturing a semiconductor device according to the present invention, the opening 2h in the mounting surface (lower surface) 2a of the package 2 is perforated by laser processing.
It is not necessary to provide a large number of convex portions for forming the opening 2h in the above-described resin molding die, so that the manufacturing cost of the resin molding die can be reduced and the semiconductor device Can be significantly reduced in manufacturing cost.

【0033】また、本発明に関わる半導体装置の製造方
法では、上述した如く樹脂封止用金型には開口2hを型
形成させるための多数の凸部が設けられていないので、
樹脂封止時においてモールド樹脂が樹脂封止用金型の内
部をスムーズに流動することとなり、もって樹脂封止不
良のない製品品質の良好な半導体装置が製造されること
となる。
Further, in the method of manufacturing a semiconductor device according to the present invention, since the resin molding die is not provided with a large number of projections for forming the opening 2h as described above,
At the time of resin sealing, the mold resin flows smoothly inside the resin sealing mold, thereby producing a semiconductor device having good product quality without resin sealing failure.

【0034】また、本発明に関わる半導体装置の製造方
法では、リードフレームを用いてBGAタイプの半導体
装置を製造しているので、半導体装置のコンパクト化を
達成しつつ、配線基板を構成部品としている従来の半導
体装置(図6参照)に対して製造コストを低減できる。
In the method of manufacturing a semiconductor device according to the present invention, since a BGA type semiconductor device is manufactured using a lead frame, the wiring board is used as a component while achieving a compact semiconductor device. The manufacturing cost can be reduced compared to the conventional semiconductor device (see FIG. 6).

【0035】さらに、本発明に基づいて製造された上記
構成の半導体装置1においては、パッケージ2によって
樹脂封止された半導体チップ4の上部と下部とには、そ
れぞれモールド樹脂が存在しているために、パッケージ
2が高温で成形される際、モールド樹脂と半導体チップ
4との熱膨張率に差があっても、半導体チップ4に対し
てパッケージ2が反り変形を生じることがなく、もって
パッケージ2の水平度が確保されることによりプリント
回路基板に対する極めて良好な実装性が得られることと
なる。
Further, in the semiconductor device 1 having the above-described structure manufactured according to the present invention, the upper and lower portions of the semiconductor chip 4 resin-sealed by the package 2 have the molding resin, respectively. In addition, when the package 2 is molded at a high temperature, even if there is a difference in the coefficient of thermal expansion between the mold resin and the semiconductor chip 4, the package 2 does not warp and deform with respect to the semiconductor chip 4. , A very good mountability to a printed circuit board can be obtained.

【0036】なお、上述した実施例においては、外部接
続用端子としてのハンダボール3をリード11の先端部
に形成していることにより、リードの長さに無駄を生じ
ないが、上記ハンダボール3の設置位置はリード11上
における任意の位置に設定し得ることは言うまでもな
い。
In the above-described embodiment, since the solder balls 3 as the external connection terminals are formed at the tips of the leads 11, no waste is caused in the length of the leads. Can be set at an arbitrary position on the lead 11.

【0037】また、半導体装置1の製造に際して、パッ
ケージ2に開口2h,2h…を穿孔する工程、およびリ
ード11,11…にハンダボール3,3…を設ける工程
は、リードフレーム10からパッケージ2を取り出した
状態において実施することも可能である。
In the process of manufacturing the semiconductor device 1, the step of perforating the openings 2h, 2h... In the package 2 and the step of providing the solder balls 3, 3. It is also possible to carry out in a state where it is taken out.

【0038】また、半導体チップ4の下面に各リード1
1,11…を固定設置させるための絶縁性接着材として
は、絶縁性接着テープが含まれることは言うまでもな
い。
Each lead 1 is provided on the lower surface of the semiconductor chip 4.
Needless to say, an insulating adhesive tape for fixing and installing 1, 11,... Includes an insulating adhesive tape.

【0039】さらに、上述した実施例における半導体装
置1は、リードフレーム10におけるリード11,11
…上に半導体チップ4を搭載しているが、図7に示した
従来の半導体装置Bと同じく、多数のリードと共にパッ
ドを備えたリードフレームを用い、上記パッドに半導体
チップを搭載した半導体装置を製造する場合にも、本発
明を有効に適用し得ることは言うまでもない。
Further, in the semiconductor device 1 in the above-described embodiment, the leads 11
.. On which the semiconductor chip 4 is mounted. Similar to the conventional semiconductor device B shown in FIG. 7, a semiconductor device in which a semiconductor chip is mounted on the pads using a lead frame having a large number of leads and pads. It goes without saying that the present invention can also be effectively applied to manufacturing.

【0040】上記構成の半導体装置を製造する場合で
も、リードフレームのパッドに半導体チップを搭載した
後の工程は、上述した半導体装置1の製造工程と何ら変
わるところはなく、半導体装置1の製造に伴う作用効果
と同様の作用効果が得られることは勿論である。
Even in the case of manufacturing the semiconductor device having the above configuration, the steps after mounting the semiconductor chip on the pads of the lead frame are no different from the manufacturing steps of the semiconductor device 1 described above. It goes without saying that the same operation and effect as the accompanying operation and effect can be obtained.

【0041】[0041]

【発明の効果】以上、詳述した如く、本発明に関わる半
導体装置の製造方法は、複数のリードを有するリードフ
レームに絶縁性接着材を介して半導体チップを搭載する
工程と、半導体チップとリードとをボンディングワイヤ
を介して互いに接続する工程と、半導体チップとボンデ
ィングワイヤとリードフレームの封止領域とをパッケー
ジによって樹脂封止する工程と、パッケージの下面にリ
ードに臨む開口をレーザ加工によって穿孔する工程と、
パッケージの下面に開口を介してリードと導通する外部
接続端子を設ける工程とを含んでいる。
As described above in detail, the method of manufacturing a semiconductor device according to the present invention comprises a step of mounting a semiconductor chip on a lead frame having a plurality of leads via an insulating adhesive, and a step of mounting the semiconductor chip and the leads. And a step of connecting the semiconductor chip, the bonding wire and the sealing region of the lead frame with a resin by a package, and punching an opening facing the lead on the lower surface of the package by laser processing. Process and
Providing an external connection terminal electrically connected to the lead through the opening on the lower surface of the package.

【0042】上記構成によれば、パッケージの下面にお
ける開口をレーザ加工によって穿孔しているので、樹脂
封止用金型には開口を型形成させるための多数の凸部を
設ける必要がなく、このため樹脂封止用金型の製作コス
トが安価に抑えられ、もって半導体装置の製造コストを
大幅に低減することが可能となる。
According to the above configuration, since the opening in the lower surface of the package is perforated by laser processing, it is not necessary to provide the resin sealing mold with a large number of projections for forming the opening. Therefore, the manufacturing cost of the resin sealing mold can be kept low, and the manufacturing cost of the semiconductor device can be greatly reduced.

【0043】また、上述した如く樹脂封止用金型には開
口を型形成させるための多数の凸部が設けられていない
ので、樹脂封止時においてモールド樹脂が樹脂封止用金
型の内部をスムーズに流動することとなり、もって樹脂
封止不良のない製品品質の良好な半導体装置を製造する
ことができる。
Further, as described above, the resin molding die is not provided with a large number of projections for forming an opening, so that the molding resin is not sealed inside the resin molding die during resin sealing. Flows smoothly, so that a semiconductor device having good product quality without resin sealing failure can be manufactured.

【0044】さらに、本発明ではリードフレームを用い
てBGAタイプの半導体装置を製造しているので、半導
体装置のコンパクト化を達成しつつ、配線基板を構成部
品としている従来の半導体装置に比べ製造コストを低減
でき、併せてプリント回路基板に対する良好な実装性を
達成することができる。
Furthermore, in the present invention, since a BGA type semiconductor device is manufactured using a lead frame, the manufacturing cost is reduced as compared with a conventional semiconductor device having a wiring board as a component while achieving a compact semiconductor device. Can be reduced, and good mountability to a printed circuit board can be achieved.

【0045】もって、本発明に関わる半導体装置の製造
方法によれば、コンパクトな外観と良好な実装性とを備
えた半導体装置を、製造コストの高騰や製品品質の低下
を伴うことなく製造することが可能となる。
Thus, according to the method for manufacturing a semiconductor device according to the present invention, a semiconductor device having a compact appearance and good mountability can be manufactured without a rise in manufacturing cost and a decrease in product quality. Becomes possible.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)および(b)は本発明に関わる半導体装置の
製造方法によって製造された半導体装置を示す側面外観
図および底面外観図。
FIGS. 1A and 1B are a side view and a bottom view showing a semiconductor device manufactured by a method for manufacturing a semiconductor device according to the present invention.

【図2】(a)は本発明に関わる半導体装置の製造方法に
よって製造された半導体装置を示す要部破断平面図、
(b)は(a)のb−b線断面図。
FIG. 2 (a) is a fragmentary plan view showing a semiconductor device manufactured by a method for manufacturing a semiconductor device according to the present invention,
(b) is a sectional view taken along line bb of (a).

【図3】本発明に関わる半導体装置の製造方法によって
製造された半導体装置を示すを示す図2(b)中のIII−I
II線断面図。
FIG. 3 is a view showing a semiconductor device manufactured by a method of manufacturing a semiconductor device according to the present invention;
II sectional drawing.

【図4】本発明に関わる半導体装置の製造方法において
使用されるリードフレームの要部平面図。
FIG. 4 is a plan view of a main part of a lead frame used in the method of manufacturing a semiconductor device according to the present invention.

【図5】(a)〜(e)は本発明に関わる半導体装置の製造
方法を示す概念的な工程図。
FIGS. 5A to 5E are conceptual process diagrams showing a method for manufacturing a semiconductor device according to the present invention.

【図6】従来の半導体装置を示す概念的な断面側面図。FIG. 6 is a conceptual cross-sectional side view showing a conventional semiconductor device.

【図7】従来の半導体装置を示す概念的な断面側面図。FIG. 7 is a conceptual cross-sectional side view showing a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1…半導体装置、 2…パッケージ、 2a…実装面(下面)、 2h…開口、 3…ハンダボール(外部接続端子)、 4…半導体チップ、 5…ボンディングワイヤ、 10…リードフレーム、 11…リード、 10P…封止領域。 DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 2 ... Package, 2a ... Mounting surface (lower surface), 2h ... Opening, 3 ... Solder ball (external connection terminal), 4 ... Semiconductor chip, 5 ... Bonding wire, 10 ... Lead frame, 11 ... Lead, 10P: sealing area.

フロントページの続き (72)発明者 高橋 健志 福岡県北九州市八幡西区小嶺2丁目10番1 号 株式会社三井ハイテック内 Fターム(参考) 4E068 AF00 DA11 5F067 AA01 AA10 AB04 BE10 DE01Continued on the front page (72) Inventor Takeshi Takahashi 2-10-1 Komine, Yawatanishi-ku, Kitakyushu-shi, Fukuoka F-term in Mitsui High-Tech Co., Ltd. 4E068 AF00 DA11 5F067 AA01 AA10 AB04 BE10 DE01

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 複数のリードを有するリードフレームに
絶縁性接着材を介して半導体チップを搭載する工程と、 前記半導体チップと前記リードとをボンディングワイヤ
を介して互いに接続する工程と、 前記半導体チップと前記ボンディングワイヤと前記リー
ドフレームの封止領域とをパッケージによって樹脂封止
する工程と、 前記パッケージの下面に前記リードに臨む開口をレーザ
加工によって穿孔する工程と、 前記パッケージの下面に前記開口を介して前記リードと
導通する外部接続端子を設ける工程と、 を含んで成ることを特徴とする半導体装置の製造方法。
A step of mounting a semiconductor chip on a lead frame having a plurality of leads via an insulating adhesive; a step of connecting the semiconductor chip and the leads to each other via bonding wires; And a step of resin-sealing the bonding wire and the sealing region of the lead frame with a package, a step of punching an opening facing the lead on the lower surface of the package by laser processing, and forming the opening on the lower surface of the package. Providing an external connection terminal that is electrically connected to the lead through the semiconductor device.
【請求項2】 前記リードフレームにおける複数のリー
ドは、上記パッケージの端面部において切除されること
を特徴とする請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein the plurality of leads in the lead frame are cut off at an end face of the package.
JP31101899A 1999-11-01 1999-11-01 Method of manufacturing semiconductor device Pending JP2001135769A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31101899A JP2001135769A (en) 1999-11-01 1999-11-01 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31101899A JP2001135769A (en) 1999-11-01 1999-11-01 Method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001135769A true JP2001135769A (en) 2001-05-18

Family

ID=18012137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31101899A Pending JP2001135769A (en) 1999-11-01 1999-11-01 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001135769A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564623B1 (en) 2004-05-06 2006-03-30 삼성전자주식회사 Semiconductor package and manufacturing method preventing a package crack defects

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100564623B1 (en) 2004-05-06 2006-03-30 삼성전자주식회사 Semiconductor package and manufacturing method preventing a package crack defects

Similar Documents

Publication Publication Date Title
EP1662565B1 (en) Semiconductor package
US7183630B1 (en) Lead frame with plated end leads
US5200366A (en) Semiconductor device, its fabrication method and molding apparatus used therefor
KR20040030297A (en) Lead frame, method of manufacturing the same, and semiconductor device manufactured with the same
JP2004214233A (en) Semiconductor device and manufacturing method therefor
JP3837215B2 (en) Individual semiconductor device and manufacturing method thereof
US5981873A (en) Printed circuit board for ball grid array semiconductor package
JP2000188366A (en) Semiconductor device
US6780679B2 (en) Semiconductor device and method of manufacturing the same
KR0156622B1 (en) Semiconductor leadframe and the manufacturing method
JP2004247613A (en) Semiconductor device and its manufacturing process
US20020048851A1 (en) Process for making a semiconductor package
JP2000114295A (en) Manufacture of semiconductor device
JP2001135769A (en) Method of manufacturing semiconductor device
JP3920657B2 (en) Manufacturing method of resin-encapsulated semiconductor device
JP2001077285A (en) Lead frame and manufacture of resin-sealed semiconductor device using the same
JP4747188B2 (en) Manufacturing method of semiconductor device
KR100575859B1 (en) ball grid array package
JP2008227317A (en) Semiconductor device, wiring board therefor, sealing die and manufacturing method
JP2002026192A (en) Lead frame
JPH0738036A (en) Manufacture of semiconductor device
JPH07122701A (en) Semiconductor device, its manufacture, and lead frame for pga
JPH06132443A (en) Semiconductor device and lead frame used for manufacture thereof
KR100290783B1 (en) Semiconductor package
JP2001077136A (en) Manufacture of plastic molded semiconductor device