JP2001135452A - Laminated chip-type surge absorbing element and its manufacturing method - Google Patents

Laminated chip-type surge absorbing element and its manufacturing method

Info

Publication number
JP2001135452A
JP2001135452A JP31184999A JP31184999A JP2001135452A JP 2001135452 A JP2001135452 A JP 2001135452A JP 31184999 A JP31184999 A JP 31184999A JP 31184999 A JP31184999 A JP 31184999A JP 2001135452 A JP2001135452 A JP 2001135452A
Authority
JP
Japan
Prior art keywords
internal electrode
surge absorbing
absorbing element
type surge
chip type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31184999A
Other languages
Japanese (ja)
Inventor
Hiroyuki Yoshida
弘幸 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokin Corp
Original Assignee
Tokin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokin Corp filed Critical Tokin Corp
Priority to JP31184999A priority Critical patent/JP2001135452A/en
Publication of JP2001135452A publication Critical patent/JP2001135452A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated chip-type surge absorbing element with low electrostatic capacity and superior surge responsibility, which is highly suitable to mass production, has low cost, requires only a small mounting space and has functions of plural elements, and provide its manufacturing method. SOLUTION: This is the laminated chip-type surge absorbing element comprising a laminated element formed by laminating plural electrode sheet layers and insulation sheet layers 3a, 3b, 3c and 3d. In the above respective electrode sheet layers, the first internal electrodes 9a, 9b extending to one terminal of the laminated element, the second internal electrodes 8a, 8b extending to the other terminal and the third internal electrodes 7a, 7b extending to both sides of the laminated element are formed. Between either of the above first internal electrodes 9a, 9b, second internal electrodes 8a, 8b and the third internal electrodes 7a, 7b, discharge spaces 10a, 10b and 10c are provided.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、主として、電子回
路や電子部品をサージから保護するためのサージ吸収素
子であって、プリント基板への自動表面実装に好適な、
積層チップ型サージ吸収素子およびその製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention mainly relates to a surge absorbing element for protecting an electronic circuit or an electronic component from a surge, which is suitable for automatic surface mounting on a printed circuit board.
The present invention relates to a multilayer chip type surge absorbing element and a method for manufacturing the same.

【0002】[0002]

【従来の技術】従来のサージ吸収素子について、以下、
説明する。一例として、図5に示すようなACラインに
おいて、ラインA−A’とラインB−B’とアースG間
に対するサージ対策として、図5に示す回路配線図のご
とく、サージ吸収素子11a、11b、11cを接続し
ていた。
2. Description of the Related Art A conventional surge absorbing element will be described below.
explain. As an example, in an AC line as shown in FIG. 5, as a countermeasure against surge between the line AA ′, the line BB ′ and the ground G, as shown in a circuit wiring diagram in FIG. 11c was connected.

【0003】図6は、図5の回路図についての基板での
実装状態を示す図である。ここで、サージ吸収素子11
a、11b、11cを用いて、ラインA−A’とアース
G−G’間にサージ吸収素子11aを、ラインB−B’
とアースG−G’間にサージ吸収素子11bを、および
ラインA−A’とラインB−B’間にサージ吸収素子1
1cを実装していた。
FIG. 6 is a diagram showing a mounting state of the circuit diagram of FIG. 5 on a substrate. Here, the surge absorbing element 11
a, 11b, and 11c, a surge absorbing element 11a is connected between line AA 'and ground GG' by line BB '.
And the ground GG ', and the surge absorbing element 1b between the line AA' and the line BB '.
1c was implemented.

【0004】[0004]

【発明が解決しようとする課題】従来のサージ吸収素子
には、以下の問題点があった。即ち、図6のサージ吸収
素子の実装方法では、3個のサージ吸収素子が必要とな
る。このため、実装に際して、作業工数、作業コストが
かかると共に、大きな実装スペースも必要となるという
問題点があった。更に、サージ吸収素子として、チップ
型のバリスター素子の場合は、その静電容量が大きく、
信号系回路には不向きであるという問題点があった。
The conventional surge absorbing element has the following problems. That is, in the mounting method of the surge absorbing element of FIG. 6, three surge absorbing elements are required. For this reason, there is a problem that, when mounting, a large number of work steps and work costs are required, and a large mounting space is required. Furthermore, in the case of a chip type varistor element as a surge absorbing element, its capacitance is large,
There is a problem that the signal system circuit is not suitable.

【0005】従って、本発明の目的は、 静電容量が小
さく、サージ応答性に優れ、量産性に優れ、かつ低コス
トで実装スペースをとらず、複数素子の機能を備えてい
る積層チップ型サージ吸収素子およびその製造方法を提
供することである。
SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to provide a multilayer chip type surge having a function of a plurality of elements, having a small capacitance, excellent surge response, excellent mass productivity, low cost and no mounting space. An object of the present invention is to provide an absorbing element and a manufacturing method thereof.

【0006】[0006]

【課題を解決するための手段】本発明の積層チップ型サ
ージ吸収素子は、複数の電極シート層と、絶縁シート層
とを積層して形成した積層素子で構成される積層チップ
型サージ吸収素子であって、前記各電極シート層には、
積層素子の一方の端部に達する第1の内部電極と、他方
の端部に達する第2の内部電極、および積層素子の両側
面部に達する第3の内部電極とが形成されており、前記
第1の内部電極と、第2の内部電極と、第3の内部電極
の、いずれかの電極間に放電空間を有し、かつ積層素子
の両端部と両側面端部に、外部電極を備えた積層チップ
型サージ吸収素子とするものである。
The multilayer chip type surge absorbing element of the present invention is a multilayer chip type surge absorbing element comprising a laminated element formed by laminating a plurality of electrode sheet layers and an insulating sheet layer. Then, in each of the electrode sheet layers,
A first internal electrode reaching one end of the multilayer element, a second internal electrode reaching the other end, and a third internal electrode reaching both side surfaces of the multilayer element; A discharge space was provided between any one of the first internal electrode, the second internal electrode, and the third internal electrode, and external electrodes were provided at both end portions and both side end portions of the multilayer element. This is a multilayer chip type surge absorbing element.

【0007】本発明の積層チップ型サージ吸収素子は、
1個の積層素子内部に複数のサージ吸収素子部分を備え
ているため、従来よりも実装スペースが小さくて済み、
かつ、ギャップ放電型を採用しているため、静電容量が
小さく、信号系ラインにも使用できるものである。
[0007] The multilayer chip type surge absorbing element of the present invention comprises:
Since a plurality of surge absorbing element parts are provided inside one laminated element, the mounting space is smaller than before,
In addition, since the gap discharge type is adopted, the capacitance is small and can be used for signal lines.

【0008】また、本発明の積層チップ型サージ吸収素
子は、その積層素子を、スクリーン印刷法、グリーンシ
ート法等によって作製することを特徴としており、従来
技術のもとで大量生産が可能である。
Further, the multilayer chip type surge absorbing element of the present invention is characterized in that the multilayer element is manufactured by a screen printing method, a green sheet method or the like, and can be mass-produced based on the prior art. .

【0009】即ち、本発明は、複数の電極シート層と、
絶縁シート層とを積層して形成した積層素子で構成され
た積層チップ型サージ吸収素子であって、前記各電極シ
ート層には、積層素子の一方の端部に達する第1の内部
電極と、他方の端部に達する第2の内部電極、および積
層素子の両側面部に達する第3の内部電極とが形成され
ており、前記第1の内部電極と、第2の内部電極と、第
3の内部電極とのいずれかの電極間に、放電空間を有
し、前記積層素子の両端部と、両側面部に外部電極を備
えた積層チップ型サージ吸収素子である。
That is, the present invention provides a plurality of electrode sheet layers,
A laminated chip type surge absorbing element comprising a laminated element formed by laminating an insulating sheet layer, wherein each of the electrode sheet layers has a first internal electrode reaching one end of the laminated element; A second internal electrode reaching the other end and a third internal electrode reaching both side surfaces of the stacked element are formed, and the first internal electrode, the second internal electrode, and the third internal electrode are formed. A multilayer chip type surge absorbing element having a discharge space between any one of the internal electrodes and an external electrode on both ends of the multilayer element and both side faces.

【0010】また、本発明は、前記積層チップ型サージ
吸収素子において、前記放電空間は第1の内部電極と、
第2の内部電極間、あるいは第1の内部電極と第3の内
部電極間、あるいは第2の内部電極と第3の内部電極間
の領域に、設置されている積層チップ型サージ吸収素子
である。
Further, the present invention provides the multilayer chip type surge absorbing element, wherein the discharge space includes a first internal electrode,
The multilayer chip type surge absorbing element is provided between the second internal electrodes, between the first internal electrode and the third internal electrode, or between the second internal electrode and the third internal electrode. .

【0011】また、本発明は、複数の電極シート層と、
絶縁シート層とを、積層して積層素子を形成し、前記積
層素子の両端部と、両側面部に外部電極を形成する積層
チップ型サージ吸収素子の製造方法であって、前記電極
シート層に、積層素子の一方の端部に達する第1の内部
電極と、他方の端部に達する第2の内部電極、および積
層素子の両側面部に達する第3の内部電極を形成し、前
記第1の内部電極と、第2の内部電極と、第3の内部電
極とのいずれかの対向した領域に、放電空間を形成し、
前記放電空間は、それぞれ打ち抜き法によって形成する
積層チップ型サージ吸収素子の製造方法である。
[0011] The present invention also provides a plurality of electrode sheet layers,
An insulating sheet layer, a laminated element is formed by laminating, both ends of the laminated element, a manufacturing method of a laminated chip type surge absorbing element forming external electrodes on both side surfaces, the electrode sheet layer, Forming a first internal electrode reaching one end of the multilayer element, a second internal electrode reaching the other end, and a third internal electrode reaching both side surfaces of the multilayer element; Forming a discharge space in a region facing any one of the electrode, the second internal electrode, and the third internal electrode;
The discharge space is a method for manufacturing a multilayer chip type surge absorbing element formed by a punching method.

【0012】また、本発明は、前記積層チップ型サージ
吸収素子の製造方法において、前記放電ギャップは複数
個形成し、第1の内部電極と第2の内部電極間、あるい
は第1の内部電極と第3の内部電極間、あるいは第2の
内部電極と第3の内部電極間の領域に形成する積層チッ
プ型サージ吸収素子の製造方法である。
Further, the present invention provides the method of manufacturing a multilayer chip type surge absorbing element, wherein a plurality of the discharge gaps are formed, and between the first internal electrode and the second internal electrode or between the first internal electrode and the first internal electrode. This is a method of manufacturing a multilayer chip type surge absorbing element formed in a region between third internal electrodes or between a second internal electrode and a third internal electrode.

【0013】[0013]

【実施例】本発明の実施例による積層チップ型サージ吸
収素子およびその製造方法について、以下説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS A multilayer chip type surge absorbing element according to an embodiment of the present invention and a method for manufacturing the same will be described below.

【0014】図1に、本発明による積層チップ型サージ
吸収素子の斜視図を示す。図1のごとく、積層チップ型
サージ吸収素子は、積層素子12と、前記積層素子12
の両端部に形成された外部電極1a、1b、および積層
素子12の両側面部に形成された外部電極2a、2bと
で構成されている。
FIG. 1 is a perspective view of a multilayer chip type surge absorbing element according to the present invention. As shown in FIG. 1, the multilayer chip type surge absorbing element includes a multilayer element 12 and the multilayer element 12.
, And external electrodes 2a and 2b formed on both side surfaces of the multilayer device 12.

【0015】図2は、図1の積層チップ型サージ吸収素
子の積層素子の分解図を示す。ここで、図2は、積層素
子の各層の構造を見易くしたものであり、図2のよう
に、シートを作製するとは限らず、図2で2枚のシート
になっているものを1枚のシートで作製することも可能
である。
FIG. 2 is an exploded view of the multilayer element of the multilayer chip type surge absorbing element of FIG. Here, FIG. 2 is a view in which the structure of each layer of the multilayer element is made easy to see, and as shown in FIG. 2, the sheet is not necessarily manufactured, and the sheet having two sheets in FIG. It is also possible to make it with a sheet.

【0016】図3は、図1の積層チップ型サージ吸収素
子でのC−C断面図を示す。図3にて、絶縁シート層3
a、3b、3c、3dの材質は、絶縁セラミックスとし
て主成分NaO・B・SiOのガラスを40
重量%添加したステアタイトを用いた。絶縁シート層3
a、3b、3c、3dは、グリーンシート法で作製し、
第3の内部電極7a、7b、第2の内部電極8a、8
b、第1の内部電極9a、9bは、スクリーン印刷法で
作製した。
FIG. 3 is a sectional view taken along the line CC of the multilayer chip type surge absorbing element of FIG. In FIG. 3, the insulating sheet layer 3
a, 3b, 3c, the material of the 3d is a glass of principal components Na 2 O · B 2 O 3 · SiO 2 as an insulating ceramic 40
Steatite added by weight% was used. Insulating sheet layer 3
a, 3b, 3c, 3d are manufactured by a green sheet method,
Third internal electrodes 7a, 7b, second internal electrodes 8a, 8
b, the first internal electrodes 9a and 9b were produced by a screen printing method.

【0017】ここで、各内部電極7a、7b、8a、8
b、9a、9bは、Ag−30%Pdを用いた。放電空
間10a、10b、10cは、パンチ加工で形成した。
各々の絶縁シート層を、110℃で熱圧着し、その後、
酸素雰囲気中において1000℃で一体焼成した。外部
電極1a、1b、2a、2bとして、600℃でAg電
極を焼きつけた後、Niめっきを施し、形成した。な
お、絶縁性シート層の材質、内部電極の材質、外部電極
の材質、およびサージ吸収素子の電極形状は、本実施例
に限るものではない。
Here, each of the internal electrodes 7a, 7b, 8a, 8
For b, 9a and 9b, Ag-30% Pd was used. The discharge spaces 10a, 10b, and 10c were formed by punching.
Each insulating sheet layer is thermocompression-bonded at 110 ° C.
It was integrally fired at 1000 ° C. in an oxygen atmosphere. The external electrodes 1a, 1b, 2a, and 2b were formed by baking Ag electrodes at 600 ° C. and then performing Ni plating. The material of the insulating sheet layer, the material of the internal electrode, the material of the external electrode, and the electrode shape of the surge absorbing element are not limited to the present embodiment.

【0018】本実施例の積層チップ型サージ吸収素子
は、2個のライン−アース間と、1個のライン−ライン
間のサージ対策の場合の素子である。即ち、素子上部の
第3の内部電極7aと第2の内部電極8a間の放電空間
10aのギャップによる放電でラインA−A’とアース
G−G’間のサージ吸収を行う。また、第3の内部電極
7bと第1の内部電極9a間の放電空間10bのギャッ
プによる放電で、ラインB−B’とアースG−G’間の
サージ吸収を行う。更に、第2の内部電極8bと第1の
内部電極9bの放電空間10cのギャップによる放電
で、ラインA−A’とアースG−G’間のサージ吸収を
行う。
The multilayer chip type surge absorbing element of the present embodiment is an element in the case of a countermeasure against surge between two lines and ground and between one line and line. That is, surge is absorbed between the line AA ′ and the ground GG ′ by the discharge caused by the gap in the discharge space 10a between the third internal electrode 7a and the second internal electrode 8a on the upper part of the element. Further, a surge is absorbed between the line BB 'and the ground GG' by the discharge caused by the gap in the discharge space 10b between the third internal electrode 7b and the first internal electrode 9a. Furthermore, surge is absorbed between the line AA ′ and the ground GG ′ by the discharge caused by the gap between the discharge space 10c between the second internal electrode 8b and the first internal electrode 9b.

【0019】上記積層チップ型サージ吸収素子は、図4
に示すように、プリント基板に設けたラインA−A’と
ラインB−B’上に外部電極1a、1bが重なり、両側
面端部に設けた外部電極2a、2bが、アースG−G’
に重なるように半田等で表面実装される。これによっ
て、1個のサージ吸収素子によって、ライン−ライン間
およびライン−アース間のサージ対策が可能となった。
The multilayer chip type surge absorbing element shown in FIG.
As shown in FIG. 3, the external electrodes 1a and 1b overlap on the line AA 'and the line BB' provided on the printed circuit board, and the external electrodes 2a and 2b provided on both side edges are connected to the ground GG '.
Is surface-mounted with solder or the like so as to overlap with. As a result, it is possible to take measures against line-to-line and line-to-ground surges with a single surge absorbing element.

【0020】以上より、本発明による積層チップ型サー
ジ吸収素子は、従来のスクリーン印刷技術等の量産性の
高い技術を利用した容易な製造工程で、複数のサージ吸
収素子をひとつの素子内に形成することが可能で、プリ
ント基盤に対する実装時の作業工数の削減、コスト削
減、実装スペースの削減が可能となった。
As described above, the multilayer chip type surge absorbing element according to the present invention can form a plurality of surge absorbing elements in one element by an easy manufacturing process utilizing a technique having high productivity such as a conventional screen printing technique. This makes it possible to reduce man-hours, cost, and mounting space for mounting on a printed circuit board.

【0021】[0021]

【発明の効果】以上、本発明によれば、静電容量が小さ
く、サージ応答性に優れ、量産性に優れ、かつ低コスト
で実装スペースをとらず、複数素子の機能を備えている
積層チップ型サージ吸収素子およびその製造方法を提供
できるものである。
As described above, according to the present invention, a multilayer chip having a small capacitance, excellent surge response, excellent mass productivity, low cost, and a function of a plurality of elements without taking up mounting space. And a method of manufacturing the same.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の積層チップ型サージ吸収素子の外観
図。
FIG. 1 is an external view of a multilayer chip type surge absorbing element of the present invention.

【図2】本発明の積層チップ型サージ吸収素子の分解
図。
FIG. 2 is an exploded view of the multilayer chip type surge absorbing element of the present invention.

【図3】本発明の積層チップ型サージ吸収素子の断面
図。
FIG. 3 is a sectional view of the multilayer chip type surge absorbing element of the present invention.

【図4】本発明の積層チップ型サージ吸収素子の実装状
態を示す図。
FIG. 4 is a diagram showing a mounted state of the multilayer chip type surge absorbing element of the present invention.

【図5】サージ対策を示す回路図。FIG. 5 is a circuit diagram showing a measure against surge.

【図6】従来のサージ吸収素子の基板での実装状態を示
す図。
FIG. 6 is a diagram showing a mounting state of a conventional surge absorbing element on a substrate.

【符号の説明】[Explanation of symbols]

1a,1b,2a,2b 外部電極 3a,3b,3c,3d 絶縁シート層 4a,4b,5a,5b,6a,6b 電極シート層 7a,7b 第3の内部電極 8a,8b 第2の内部電極 9a,9b 第1の内部電極 10a,10b,10c 放電空間 11a,11b,11c チップバリスター 12 積層素子 1a, 1b, 2a, 2b External electrode 3a, 3b, 3c, 3d Insulating sheet layer 4a, 4b, 5a, 5b, 6a, 6b Electrode sheet layer 7a, 7b Third internal electrode 8a, 8b Second internal electrode 9a , 9b First internal electrode 10a, 10b, 10c Discharge space 11a, 11b, 11c Chip varistor 12 Stacked element

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の電極シート層と、絶縁シート層と
を積層して形成した積層素子で構成された積層チップ型
サージ吸収素子であって、前記各電極シート層には、積
層素子の一方の端部に達する第1の内部電極と、他方の
端部に達する第2の内部電極、および積層素子の両側面
部に達する第3の内部電極とが形成されており、前記第
1の内部電極と、第2の内部電極と、第3の内部電極と
のいずれかの電極間に、放電空間を有し、前記積層素子
の両端部と、両側面部に外部電極を備えたことを特徴と
する積層チップ型サージ吸収素子。
1. A multilayer chip type surge absorbing element comprising a laminated element formed by laminating a plurality of electrode sheet layers and an insulating sheet layer, wherein each of the electrode sheet layers has one of the laminated elements. A first internal electrode reaching the end of the first element, a second internal electrode reaching the other end, and a third internal electrode reaching both side surfaces of the stacked element. And a discharge space between any one of the second internal electrode and the third internal electrode, and external electrodes are provided at both ends and both side surfaces of the multilayer element. Multilayer chip type surge absorbing element.
【請求項2】 請求項1記載の積層チップ型サージ吸収
素子において、前記放電空間は第1の内部電極と、第2
の内部電極間、あるいは第1の内部電極と第3の内部電
極間、あるいは第2の内部電極と第3の内部電極間の領
域に、設置されていることを特徴とする積層チップ型サ
ージ吸収素子。
2. The multilayer chip type surge absorbing element according to claim 1, wherein said discharge space includes a first internal electrode and a second internal electrode.
Characterized in that it is installed in the region between the internal electrodes, between the first internal electrode and the third internal electrode, or between the second internal electrode and the third internal electrode. element.
【請求項3】 複数の電極シート層と、絶縁シート層と
を、積層して積層素子を形成し、前記積層素子の両端部
と、両側面部に外部電極を形成する積層チップ型サージ
吸収素子の製造方法であって、前記電極シート層に、積
層素子の一方の端部に達する第1の内部電極と、他方の
端部に達する第2の内部電極、および積層素子の両側面
部に達する第3の内部電極を形成し、前記第1の内部電
極と、第2の内部電極と、第3の内部電極とのいずれか
の対向した領域に、放電空間を形成し、前記放電空間
は、それぞれ打ち抜き法によって形成することを特徴と
する積層チップ型サージ吸収素子の製造方法。
3. A multilayer chip type surge absorbing element, wherein a plurality of electrode sheet layers and an insulating sheet layer are laminated to form a laminated element, and external electrodes are formed on both ends and both side surfaces of the laminated element. In the manufacturing method, a first internal electrode reaching one end of the laminated element, a second internal electrode reaching the other end, and a third internal electrode reaching both sides of the laminated element are provided on the electrode sheet layer. And a discharge space is formed in any of the opposing regions of the first internal electrode, the second internal electrode, and the third internal electrode, and the discharge spaces are respectively punched. A method for manufacturing a multilayer chip type surge absorbing element, characterized by being formed by a method.
【請求項4】 請求項3記載の積層チップ型サージ吸収
素子の製造方法において、前記放電ギャップは複数個形
成し、第1の内部電極と第2の内部電極間、あるいは第
1の内部電極と第3の内部電極間、あるいは第2の内部
電極と第3の内部電極間の領域に形成することを特徴と
する積層チップ型サージ吸収素子の製造方法。
4. The method for manufacturing a multilayer chip type surge absorbing element according to claim 3, wherein a plurality of said discharge gaps are formed and are provided between a first internal electrode and a second internal electrode or between the first internal electrode and the first internal electrode. A method for manufacturing a multilayer chip type surge absorbing element, wherein the method is formed in a region between third internal electrodes or between a second internal electrode and a third internal electrode.
JP31184999A 1999-11-02 1999-11-02 Laminated chip-type surge absorbing element and its manufacturing method Pending JP2001135452A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31184999A JP2001135452A (en) 1999-11-02 1999-11-02 Laminated chip-type surge absorbing element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31184999A JP2001135452A (en) 1999-11-02 1999-11-02 Laminated chip-type surge absorbing element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2001135452A true JP2001135452A (en) 2001-05-18

Family

ID=18022164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31184999A Pending JP2001135452A (en) 1999-11-02 1999-11-02 Laminated chip-type surge absorbing element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2001135452A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294724A (en) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd Composite electronic component and its manufacturing method
JP2014082002A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294724A (en) * 2005-04-07 2006-10-26 Matsushita Electric Ind Co Ltd Composite electronic component and its manufacturing method
JP2014082002A (en) * 2012-10-12 2014-05-08 Murata Mfg Co Ltd Esd protection device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
KR101525645B1 (en) Multilayer ceramic capacitor
US7495884B2 (en) Multilayer capacitor
JP4506990B2 (en) Ceramic multilayer substrate
JP2007214166A (en) Composite electronic component and method for manufacturing the same
JP2001044076A (en) Surface-mounting rc device
KR102029500B1 (en) Composite electronic component and board for mounting the same
JP2009130219A (en) Multilayer capacitor
KR101892802B1 (en) Multi-layered ceramic capacitor and board for mounting the same
JP2003282356A (en) Capacitor array
JP2005243944A (en) Ceramic electronic component
JP2001155962A (en) Feed-through capacitor
JP2001135452A (en) Laminated chip-type surge absorbing element and its manufacturing method
JPH06252612A (en) Printed circuit board incorporating strip line
JPH05283284A (en) Chip-shaped filter for noise counter measures and its manufacture
JP2005229525A (en) Lc composite emi filter
JP5838978B2 (en) Ceramic laminated parts
JPH07106144A (en) Surface mounting type electron part and manufacture thereof
JP2007312207A (en) Filter circuit and filter element
JP2010062260A (en) Laminated chip component and its manufacturing method
JP2000331805A (en) Laminated ceramic array
KR20070090677A (en) Laminated chip device and method of manufacturing thereof
JP3610477B2 (en) Multilayer piezoelectric filter
JPH0837129A (en) Production of monolithic electronic parts
KR101525740B1 (en) Multilayer ceramic capacitor
JP2000164450A (en) Multilayer capacitor