JP2001127556A - Differential amplifier circuit - Google Patents

Differential amplifier circuit

Info

Publication number
JP2001127556A
JP2001127556A JP30566399A JP30566399A JP2001127556A JP 2001127556 A JP2001127556 A JP 2001127556A JP 30566399 A JP30566399 A JP 30566399A JP 30566399 A JP30566399 A JP 30566399A JP 2001127556 A JP2001127556 A JP 2001127556A
Authority
JP
Japan
Prior art keywords
resistor
capacitor
input terminal
signal
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30566399A
Other languages
Japanese (ja)
Other versions
JP3524829B2 (en
Inventor
Takeshi Yamamura
健 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Original Assignee
Asahi Kasei Microsystems Co Ltd
Asahi Kasei Microdevices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Microsystems Co Ltd, Asahi Kasei Microdevices Corp filed Critical Asahi Kasei Microsystems Co Ltd
Priority to JP30566399A priority Critical patent/JP3524829B2/en
Publication of JP2001127556A publication Critical patent/JP2001127556A/en
Application granted granted Critical
Publication of JP3524829B2 publication Critical patent/JP3524829B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Networks Using Active Elements (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively remove substrate low frequency noise together with high frequency noise with a simple circuit configuration. SOLUTION: A broadband noise removal means 100 that simultaneously removes low frequency noise and high frequency noise intruding via a semiconductor substrate is provided between a signal input terminal 2 and an input terminal of an amplifier 1. The broadband noise removal means 100 employs resistors R14, R24 and capacitors C11, C21. Electrodes 41, 51 which constitute the electrodes of respective capacitors are provided to the semiconductor substrate side via an insulation layer and connected respectively to signal input terminals 2, 3 via the respective resistors R14, R24.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、差動信号からノイ
ズ成分を除去した状態のシングルエンド信号を出力する
用途の分野、例えば温度センサやロードセルからの信号
をシングルエンド入力のADコンバータでAD変換する
ための信号変換回路の分野、Δε型DAコンバータにお
いて全差動回路で中間データが生成されているものをシ
ングルエンド信号で出力するための信号変換回路の分野
等に適用可能な差動増幅回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a field of applications in which a single-ended signal is output from a differential signal with noise components removed, for example, AD conversion of a signal from a temperature sensor or a load cell by a single-ended input AD converter. Amplification circuit applicable to the field of signal conversion circuits, such as the field of signal conversion circuits for outputting intermediate signals generated by a fully differential circuit in a Δ 全 type DA converter as a single-ended signal, etc. About.

【0002】[0002]

【従来の技術】図5は、従来の差動増幅回路の1例を示
す。
2. Description of the Related Art FIG. 5 shows an example of a conventional differential amplifier circuit.

【0003】2入力−1出力のアンプ1の信号入力端子
2,3には、+Vi/2,−Vi/2の差動信号が入力
される。アンプ1の出力端子4には、シングルエンド信
号Voが出力される。
[0003] Differential signals of + Vi / 2 and -Vi / 2 are input to signal input terminals 2 and 3 of an amplifier 1 having two inputs and one output. The output terminal 4 of the amplifier 1 outputs a single-ended signal Vo.

【0004】ここで、差動増幅回路の利得(Vo/V
i)について計算すると、以下のようになる。
Here, the gain of the differential amplifier circuit (Vo / V
The calculation for i) is as follows.

【0005】すなわち、利得(Vo/Vi)は、That is, the gain (Vo / Vi) is

【0006】[0006]

【数1】 となる。(Equation 1) Becomes

【0007】ここで、低周波数(s≒0)の領域での利
得は、 Vo/Vi=−R2/R1 …(2) となる。
Here, the gain in the low frequency (s ≒ 0) region is as follows: Vo / Vi = −R 2 / R 1 (2)

【0008】また、高周波数(s≒∞)の領域での利得
は、 Vo/Vi=1/(C12132) …(3) となる。
The gain in the high frequency (s ≒ ∞) region is as follows: Vo / Vi = 1 / (C 1 C 2 R 1 R 3 s 2 ) (3)

【0009】[0009]

【発明が解決しようとする課題】図6、図7は、前述し
た図5に示した差動増幅回路が半導体基板5上に設けら
れた場合のCAP部の構造を示す。
FIGS. 6 and 7 show the structure of the CAP section when the differential amplifier circuit shown in FIG. 5 is provided on the semiconductor substrate 5. FIG.

【0010】半導体基板5上には、酸化シリコン等から
なる絶縁層(図示せず)を介して第1のポリシリコン層
6が形成されている。この第1のポリシリコン層6上に
は、酸化シリコン等からなる絶縁層(図示せず)を介し
て第2のポリシリコン層7が形成されている。第1のポ
リシリコン層6には差動増幅回路の一部を構成する金属
配線8が接続され、第2のポリシリコン層7には差動増
幅回路の一部を構成する金属配線9が接続されている。
On the semiconductor substrate 5, a first polysilicon layer 6 is formed via an insulating layer (not shown) made of silicon oxide or the like. On this first polysilicon layer 6, a second polysilicon layer 7 is formed via an insulating layer (not shown) made of silicon oxide or the like. The first polysilicon layer 6 is connected to a metal wiring 8 forming a part of the differential amplifier circuit, and the second polysilicon layer 7 is connected to a metal wiring 9 forming a part of the differential amplifier circuit. Have been.

【0011】ここで、前述した図5の差動増幅回路を参
照して、第1のポリシリコン層6は、コンデンサ10
(容量C1/2)の一方の電極10aに相当し、第2の
ポリシリコン層7は、コンデンサ10(容量C1/2)
の他方の電極10bに相当する。
Here, referring to the above-described differential amplifier circuit of FIG. 5, the first polysilicon layer 6 includes a capacitor 10
Corresponds to (volume C 1/2) One electrode 10a of the second polysilicon layer 7, a capacitor 10 (capacitance C 1/2)
Corresponds to the other electrode 10b.

【0012】上述したようなCAP構造においては、図
7に示すように、基板面に近い側の第1のポリシリコン
層6と半導体基板5との間には、寄生容量Cpが存在す
る。
In the above-described CAP structure, as shown in FIG. 7, a parasitic capacitance Cp exists between the first polysilicon layer 6 near the substrate surface and the semiconductor substrate 5.

【0013】このような寄生容量Cpが存在すると、図
8に示すように、半導体基板5に発生した基板ノイズV
n(電圧ノイズ等)がノイズ電流となって、矢印Aに示
すような経路を辿って差動増幅回路の入力側に進入して
いく。
When such a parasitic capacitance Cp exists, as shown in FIG.
n (voltage noise or the like) becomes a noise current, and enters the input side of the differential amplifier circuit along a path shown by arrow A.

【0014】すなわち、ノイズ電流は、半導体基板5→
寄生容量Cp→C1の電極1→金属配線10→抵抗R3
経路を辿ってアンプ1の入力側に入る。これにより、ノ
イズ電流は、入力信号(差動信号)に混入し、アンプ1
の入力側に導かれる。その結果、前述した(1)〜
(3)式で示す利得に影響を及ぼすことになる。
That is, the noise current changes from the semiconductor substrate 5 →
Follow the path of the parasitic capacitance Cp → C 1 electrode 1 → metal wiring 10 → the resistor R 3 enters the input side of the amplifier 1. As a result, the noise current mixes with the input signal (differential signal), and
To the input side. As a result, the aforementioned (1) to
This has an effect on the gain shown by the equation (3).

【0015】今、入力信号に混入するノイズ電流をIn
として示すと、 In=s・Cp・Vn …(4) (ただし、s=jω)となる。このノイズ電流Inは、
相当大きな値であり、測定値に影響を及ぼすことにな
る。
Now, let the noise current mixed into the input signal be In
In = s · Cp · Vn (4) (where s = jω). This noise current In
This is a rather large value and will affect the measured value.

【0016】また、図9は、CAP構造の他の構成例を
示す。
FIG. 9 shows another configuration example of the CAP structure.

【0017】容量C0/2のコンデンサ11,12を逆
並列接続(すなわち、基板に近い側のコンデンサの電極
に接続される金属配線を回路上に反対側の入力ラインに
接続)して構成した場合、コンデンサ11,12の一方
の電極11a,12aと半導体基板との間には、それぞ
れ寄生容量Cp1,Cp2が存在するものとする。
The capacitance C 0/2 of the inverse parallel connection of capacitors 11 and 12 (i.e., connected to the input line of the opposite side of the metal wiring connected to the electrode side of the capacitor close to the substrate on the circuit) was constructed by In this case, it is assumed that parasitic capacitances Cp 1 and Cp 2 exist between the electrodes 11 a and 12 a of the capacitors 11 and 12 and the semiconductor substrate, respectively.

【0018】このとき、入力信号に混入するノイズ電流
Inは、 In=s(Cp1・Vn1−Cp2・Vn2) …(5) (ただし、s=jω)となる。この場合にも、ノイズ電
流Inによって測定値に影響を及ぼす。
At this time, the noise current In mixed into the input signal is as follows: In = s (Cp 1 · Vn 1 -Cp 2 · Vn 2 ) (5) (where s = jω). Also in this case, the measured value is affected by the noise current In.

【0019】ここで、図9の回路の寄生容量Cp1,Cp2
の具体的な数値について述べておく。
Here, the parasitic capacitances Cp 1 and Cp 2 of the circuit of FIG.
Let's talk about specific numerical values.

【0020】例えば、コンデンサ11,12のC0を1
0pF(すなわち、C0/2=5pF)とすると、通常
の半導体回路では、半導体基板とポリシリコン(図7で
は、半導体基板5と第1のポリシリコン6)との間の寄
生容量は、CAP部(図7では、第1のポリシリコン6
と第2のポリシリコン7)の容量の約1/10〜1/2
0の値になる。今、仮に、1/10とすると、C0/2
(=5pF)に対する寄生容量Cp1,Cp2は、0.5p
Fとなる。
For example, C 0 of the capacitors 11 and 12 is set to 1
Assuming that 0 pF (that is, C 0/2 = 5 pF), in a normal semiconductor circuit, the parasitic capacitance between the semiconductor substrate and polysilicon (in FIG. 7, the semiconductor substrate 5 and the first polysilicon 6) is CAP. (The first polysilicon 6 in FIG. 7)
And about 1/10 to 1/2 of the capacity of the second polysilicon 7).
It has a value of 0. Now, assuming that it is 1/10, C 0/2
(= 5 pF), the parasitic capacitances Cp 1 and Cp 2 are 0.5 p
It becomes F.

【0021】上述した(4)式、(5)式に示したよう
なノイズ電流Inには、高周波ノイズと低周波ノイズと
の両方のノイズが含まれるが、基板ノイズVnとして特
に問題となるのは、低周波ノイズである。
The noise current In as shown in the above-mentioned equations (4) and (5) includes both high-frequency noise and low-frequency noise. Is low frequency noise.

【0022】しかし、従来の図5又は図9に示すような
差動増幅回路においては、その低周波ノイズに対する対
策が何らなされていない。すなわち、主に低周波ノイズ
からなるノイズ電流Inは、半導体基板5→寄生容量C
p→C1の電極10a(第1のポリシリコン6)→金属配
線10→抵抗R3→アンプ1の入力端子1bの経路を辿
って回路内に進入するため、測定値に悪影響を及ぼすこ
とになる。
However, in the conventional differential amplifier circuit as shown in FIG. 5 or FIG. 9, no measure is taken against the low frequency noise. That is, the noise current In mainly composed of low-frequency noise is changed from the semiconductor substrate 5 to the parasitic capacitance C.
p → C 1 electrode 10a (first polysilicon 6) → metal wiring 10 → resistor R 3 → enters the circuit following the path of input terminal 1b of amplifier 1, which adversely affects measured values. Become.

【0023】そこで,本発明の目的は、簡単な回路構成
で、高周波成分のみならず低周波成分も効果的に除去す
ることが可能な差動増幅回路を提供することにある。
An object of the present invention is to provide a differential amplifier circuit which can effectively remove not only high frequency components but also low frequency components with a simple circuit configuration.

【0024】[0024]

【課題を解決するための手段】本発明は、差動信号を入
力とし、シングルエンド信号を出力とする2入力−1出
力のアンプを用いて構成される差動増幅回路であって、
半導体基板と、前記半導体基板上に絶縁層を介して形成
され、前記アンプを少なくとも有する回路部と、前記回
路部を構成する前記アンプの2つの入力端子とそれぞれ
接続され、前記差動信号が入力される信号入力端子と、
前記信号入力端子と前記アンプの入力端子との間に接続
され、前記半導体基板を介して進入する低周波ノイズお
よび高周波ノイズを同時に除去する広帯域ノイズ除去手
段とを具え、前記広帯域ノイズ除去手段は、抵抗および
コンデンサを用い、当該コンデンサを構成する一方の電
極を、前記絶縁層を介して前記半導体基板側に設けると
共に、前記抵抗を介して前記信号入力端子側に接続する
ことによって、差動増幅回路を構成する。
SUMMARY OF THE INVENTION The present invention relates to a differential amplifier circuit comprising a two-input one-output amplifier that receives a differential signal and outputs a single-ended signal,
A semiconductor substrate, a circuit unit formed on the semiconductor substrate via an insulating layer, the circuit unit having at least the amplifier, and two input terminals of the amplifier constituting the circuit unit, respectively, and the differential signal is input to the circuit unit; Signal input terminal
A broadband noise removing unit connected between the signal input terminal and the input terminal of the amplifier, for simultaneously removing low-frequency noise and high-frequency noise entering through the semiconductor substrate; By using a resistor and a capacitor, one electrode constituting the capacitor is provided on the semiconductor substrate side via the insulating layer, and is connected to the signal input terminal side via the resistor, so that a differential amplifier circuit is provided. Is configured.

【0025】ここで、前記低周波ノイズは、前記半導体
基板から前記絶縁層を介して前記広帯域ノイズ除去手段
を構成する前記コンデンサの一方の電極を介して進入
し、さらに、当該コンデンサの一方の電極から前記抵抗
へと導かれて吸収される経路を辿ることによって、当該
低周波ノイズが前記回路部に進入しないようにする。
Here, the low-frequency noise enters from the semiconductor substrate via the insulating layer, via one electrode of the capacitor constituting the broadband noise removing means, and further enters one electrode of the capacitor. The low-frequency noise is prevented from entering the circuit section by tracing a path that is guided to and absorbed by the resistor from the resistor.

【0026】本発明は、差動信号を入力とし、シングル
エンド信号を出力とする2入力−1出力のアンプを用い
て構成される差動増幅回路であって、前記差動信号の一
方が入力される第1信号入力端子と、前記アンプの第1
入力端子との間で、第1抵抗および第2抵抗とが直列接
続された第1入力ラインと、前記差動信号の他方が入力
される第2信号入力端子と、前記アンプの第2入力端子
との間で、第3抵抗および第4抵抗とが直列接続された
第2入力ラインと、第5抵抗と第1コンデンサとが直列
接続された回路であって、当該第5抵抗が前記第1入力
ラインの前記第1信号入力端子と接続され、当該第1コ
ンデンサが前記第2入力ラインの前記第3抵抗と前記第
4抵抗との間に接続された第3入力ラインと、第6抵抗
と第2コンデンサとが直列接続された回路であって、当
該第6抵抗が前記第2入力ラインの前記第2信号入力端
子と接続され、当該第2コンデンサが前記第1入力ライ
ンの前記第1抵抗と前記第2抵抗との間に接続された第
4入力ラインとを具えることによって、差動増幅回路を
構成する。
According to the present invention, there is provided a differential amplifier circuit comprising a two-input / one-output amplifier which receives a differential signal and outputs a single-ended signal, wherein one of the differential signals is an input. A first signal input terminal, and a first signal input terminal of the amplifier.
A first input line to which a first resistor and a second resistor are connected in series, a second signal input terminal to which the other of the differential signals is input, and a second input terminal of the amplifier A second input line in which a third resistor and a fourth resistor are connected in series, and a circuit in which a fifth resistor and a first capacitor are connected in series, wherein the fifth resistor is connected to the first resistor. A third input line connected to the first signal input terminal of the input line, wherein the first capacitor is connected between the third resistance and the fourth resistance of the second input line; A circuit in which a second capacitor is connected in series, the sixth resistor is connected to the second signal input terminal of the second input line, and the second capacitor is connected to the first resistor of the first input line. And a fourth input line connected between the second resistor and the second resistor. By obtaining, constituting a differential amplifier circuit.

【0027】ここで、前記第3入力ラインの前記第1コ
ンデンサを構成する一方の電極は、絶縁層を介して半導
体基板側に設けられると共に、前記第5抵抗を介して前
記第1信号入力端子と接続され、前記第4入力ラインの
前記第2コンデンサを構成する一方の電極を、前記絶縁
層を介して前記半導体基板側に設けると共に、前記第6
抵抗を介して前記第2信号入力端子と接続する。
Here, one electrode constituting the first capacitor of the third input line is provided on the semiconductor substrate side via an insulating layer, and the first signal input terminal is provided via the fifth resistor. One electrode constituting the second capacitor of the fourth input line is provided on the semiconductor substrate side via the insulating layer, and
It is connected to the second signal input terminal via a resistor.

【0028】低周波ノイズは、前記半導体基板から前記
第3入力ラインの前記第1コンデンサを構成する一方の
電極を介して前記第5抵抗へと導かれて吸収されるか、
若しくは、前記半導体基板から前記第4入力ラインの前
記第2コンデンサを構成する一方の電極を介して前記第
6抵抗へと導かれて吸収される経路を辿ることによっ
て、当該低周波ノイズが前記アンプ側に進入しないよう
にする。
The low-frequency noise is absorbed by being guided from the semiconductor substrate to the fifth resistor via one electrode of the third input line, which constitutes the first capacitor,
Alternatively, the low-frequency noise is supplied to the amplifier by tracing a path guided from the semiconductor substrate to the sixth resistor through one electrode constituting the second capacitor of the fourth input line and absorbed. Avoid entering the side.

【0029】[0029]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態を詳細に説明する。
Embodiments of the present invention will be described below in detail with reference to the drawings.

【0030】(回路構成)まず、本発明に係る差動増幅
回路の回路構成を、図1に基づいて説明する。
(Circuit Configuration) First, the circuit configuration of the differential amplifier circuit according to the present invention will be described with reference to FIG.

【0031】図1は、差動信号(+Vi/2,−Vi/
2)を入力とし、シングルエンド信号(Vo)を出力と
する2入力−1出力型のアンプ1を用いて構成される差
動増幅回路である。以下、本発明に係る広帯域ノイズ除
去手段100について詳細に説明する。
FIG. 1 shows a differential signal (+ Vi / 2, -Vi /
This is a differential amplifier circuit configured by using a 2-input / 1-output amplifier 1 which receives 2) as an input and outputs a single-ended signal (Vo). Hereinafter, the broadband noise removing unit 100 according to the present invention will be described in detail.

【0032】20は、差動信号(+Vi/2)が入力さ
れる第1信号入力端子2と、アンプ1の第1入力端子1
aとの間で、第1抵抗R11および第2抵抗R13とが直列
接続された第1入力ラインである。
Reference numeral 20 denotes a first signal input terminal 2 to which a differential signal (+ Vi / 2) is input, and a first input terminal 1 of the amplifier 1
between the a, a first input line and a first resistor R 11 and a second resistor R 13 are connected in series.

【0033】30は、差動信号(−Vi/2)が入力さ
れる第2信号入力端子3と、アンプ1の第2入力端子1
bとの間で、第3抵抗R21および第4抵抗R23とが直列
接続された第2入力ラインである。
Reference numeral 30 denotes a second signal input terminal 3 to which a differential signal (-Vi / 2) is input, and a second input terminal 1 of the amplifier 1.
between is b, a second input line and the third resistor R 21 and the fourth resistor R 23 are connected in series.

【0034】40は、第5抵抗R14と第1コンデンサC
11とが直列接続された回路であって、第5抵抗R14が第
1入力ライン20の第1信号入力端子2と接続され、第
1コンデンサC11が第2入力ライン30の第3抵抗R21
と第4抵抗R23との間に接続された第3入力ラインであ
る。
Reference numeral 40 denotes a fifth resistor R 14 and a first capacitor C
11 is connected in series, the fifth resistor R 14 is connected to the first signal input terminal 2 of the first input line 20, and the first capacitor C 11 is connected to the third resistor R of the second input line 30. twenty one
If a third input line connected between the fourth resistor R 23.

【0035】50は、第6抵抗R24と第2コンデンサC
21とが直列接続された回路であって、第6抵抗R24が第
2入力ライン30の第2信号入力端子3と接続され、第
2コンデンサC21が第1入力ライン20の第1抵抗R11
と第2抵抗R13との間に接続された第4入力ラインであ
る。
Reference numeral 50 denotes a sixth resistor R 24 and a second capacitor C
21 is connected in series, the sixth resistor R 24 is connected to the second signal input terminal 3 of the second input line 30, and the second capacitor C 21 is connected to the first resistor R of the first input line 20. 11
When a fourth input line connected between the second resistor R 13.

【0036】なお、この他に、アンプ1の第1入力ライ
ン20側と出力端子4との間には、抵抗R12とコンデン
サC12とが接続されている。また、アンプ1の第2入力
ライン30側とアース60との間には、抵抗R22とコン
デンサC22とが接続されている。
In addition, a resistor R 12 and a capacitor C 12 are connected between the first input line 20 side of the amplifier 1 and the output terminal 4. Between the second input line 30 side and the ground 60 of the amplifier 1, a resistor R 22 and capacitor C 22 is connected.

【0037】(CAP構造)ここで、前述した図6、図
7を参照して、CAP部の構成について説明する。
(CAP Structure) Here, the configuration of the CAP unit will be described with reference to FIGS.

【0038】上記差動増幅回路において、第3入力ライ
ン40の第1コンデンサC11と、第4入力ライン50の
第2コンデンサC21とは、CAP部を構成する。
In the above differential amplifier circuit, the first capacitor C 11 of the third input line 40 and the second capacitor C 21 of the fourth input line 50 constitute a CAP unit.

【0039】第3入力ライン40の第1コンデンサC11
を構成する一方の電極41は、第1のポリシリコン層6
に相当し、絶縁層(図示せず)を介して半導体基板5と
対向して設けられている。
The first capacitor C 11 of the third input line 40
Is formed on the first polysilicon layer 6
And is provided to face the semiconductor substrate 5 via an insulating layer (not shown).

【0040】この場合、電極41(図7に示す第1のポ
リシリコン層6の基板側電極)と半導体基板5との間に
は、寄生容量Cp1が存在するものとし、また、この位置
での基板ノイズをVn1とする。
In this case, it is assumed that a parasitic capacitance Cp 1 exists between the electrode 41 (the substrate-side electrode of the first polysilicon layer 6 shown in FIG. 7) and the semiconductor substrate 5. Is assumed to be Vn 1 .

【0041】一方、第4入力ライン50の第2コンデン
サC21を構成する一方の電極51は、第1のポリシリコ
ン層6に相当し、絶縁層(図示せず)を介して半導体基
板5と対向して設けられている。
On the other hand, one electrode 51 constituting the second capacitor C 21 of the fourth input line 50 corresponds to the first polysilicon layer 6, and is connected to the semiconductor substrate 5 via an insulating layer (not shown). They are provided facing each other.

【0042】この場合、電極51(図7に示す第1のポ
リシリコン層6の基板側電極)と半導体基板5との間に
は、寄生容量Cp2が存在するものとし、また、この位置
での基板ノイズをVn2とする。(利得)次に、差動増
幅回路の利得(Vo/Vi)を、図2に基づいて説明す
る。
In this case, it is assumed that there is a parasitic capacitance Cp 2 between the electrode 51 (the substrate-side electrode of the first polysilicon layer 6 shown in FIG. 7) and the semiconductor substrate 5. Is assumed to be Vn 2 . (Gain) Next, the gain (Vo / Vi) of the differential amplifier circuit will be described with reference to FIG.

【0043】図2は、前述した図1の回路と等価である
が、ここでは、前述した図5に示す回路の利得と比較す
るために、抵抗、コンデンサの各定数を図5の各定数に
置き換えて簡単化したものである。
FIG. 2 is equivalent to the circuit of FIG. 1 described above, but here, in order to compare with the gain of the circuit shown in FIG. It has been simplified and replaced.

【0044】図2に示す回路の利得(Vo/Vi)は、The gain (Vo / Vi) of the circuit shown in FIG.

【0045】[0045]

【数2】 (Equation 2)

【0046】となる。Is as follows.

【0047】ここで、低周波数(s≒0)の領域での利
得は、 Vo/Vi=−R2/R1 …(7) となる。
Here, the gain in the low frequency (s ≒ 0) region is as follows: Vo / Vi = −R 2 / R 1 (7)

【0048】一方、高周波数(s≒∞)の領域での利得
は、 Vo/Vi=4R2/{C121(R12+R13+2
23)s2} R12+R13=2R23とおくと、 Vo/Vi=1/(C12132) …(8) となる。
On the other hand, the gain in the high frequency (s ≒ ∞) region is as follows: Vo / Vi = 4R 2 / {C 1 C 2 R 1 (R 1 R 2 + R 1 R 3 +2)
Putting the R 2 R 3) s 2} R 1 R 2 + R 1 R 3 = 2R 2 R 3, Vo / Vi = 1 / (C 1 C 2 R 1 R 3 s 2) ... a (8).

【0049】以上の結果から、(7)式は従来例の
(2)式と一致し、(8)式は従来例の(3)式と一致
する。従って、従来とは回路構成が異なっても、低周波
領域および高周波領域共に、同一の利得が得られること
がわかる。
From the above results, equation (7) matches equation (2) of the conventional example, and equation (8) matches equation (3) of the conventional example. Therefore, it can be seen that the same gain can be obtained in both the low-frequency region and the high-frequency region even if the circuit configuration is different from the conventional one.

【0050】(ノイズ電流の経路)次に、ノイズ電流の
経路を、図3に基づいて説明する。
(Noise Current Path) Next, a noise current path will be described with reference to FIG.

【0051】(A)低周波ノイズの電流経路について説
明する。
(A) The current path of low frequency noise will be described.

【0052】基板ノイズVn1からの低周波ノイズは、
寄生容量Cp1を介して、第3入力ライン40のコンデン
サC11の電極41に進入し、抵抗R14を介して信号入力
端子2(通常は低インピーダンス)の方向へ向かい、吸
収される。これにより、低周波ノイズはアンプ1の入力
端子1a,1b側へは向かわないため、ローパスフィル
タの差動信号にはその低周波ノイズが混入されない。
The low frequency noise from the substrate noise Vn 1 is
Through the parasitic capacitance Cp 1 , it enters the electrode 41 of the capacitor C 11 of the third input line 40, and goes to the signal input terminal 2 (usually low impedance) via the resistor R 14 and is absorbed. As a result, the low-frequency noise does not go to the input terminals 1a and 1b of the amplifier 1, so that the low-frequency noise is not mixed into the differential signal of the low-pass filter.

【0053】ここで、低周波ノイズのノイズ電流Inを
求める。今、簡単化のために、コンデンサC11,コンデ
ンサC21の値をそれぞれC0/2とおき、C0/2がC
p1,Cp2に比べて十分大きいとする。
Here, the noise current In of the low frequency noise is obtained. Now, for the sake of simplicity, the capacitor C 11, a value each C 0/2 of the capacitor C 21 Distant, C 0/2 is C
Assume that it is sufficiently larger than p 1 and Cp 2 .

【0054】[0054]

【数3】 また、第4入力ライン50側において、基板ノイズVn
2からの低周波ノイズは、寄生容量Cp2を介して、第4
入力ライン50のコンデンサC21の電極51に進入し、
抵抗R24を介して信号入力端子3(通常は低インピーダ
ンス)の方向へ向かい、吸収される。従って、この場合
にも、低周波ノイズはアンプ1の入力端子1a,1b側
へは向かわないため、ローパスフィルタの差動信号には
低周波ノイズが混入されない。
(Equation 3) On the fourth input line 50 side, the substrate noise Vn
Low frequency noise from 2 through the parasitic capacitance Cp 2, 4
It enters the electrode 51 of the capacitor C 21 of the input line 50,
Resistor R 24 via the signal input terminal 3 (typically low impedance) facing in the direction of, and is absorbed. Therefore, also in this case, since the low-frequency noise does not go to the input terminals 1a and 1b of the amplifier 1, the low-frequency noise is not mixed into the differential signal of the low-pass filter.

【0055】(B)高周波ノイズの電流経路について説
明する。
(B) The current path of high frequency noise will be described.

【0056】基板ノイズVn1からの高周波ノイズは、
寄生容量Cp1を介して、第3入力ライン40のコンデン
サC11を介して、矢印Bで示すような抵抗R22等の方向
へ進んでいく。
The high frequency noise from the substrate noise Vn 1 is
Through the parasitic capacitance Cp 1 and the capacitor C 11 of the third input line 40, the current proceeds in the direction of the resistor R 22 as shown by the arrow B.

【0057】一方、基板ノイズVn2からの高周波ノイ
ズは、寄生容量Cp2を介して、第4入力ライン50のコ
ンデンサC21を介して、矢印Cで示すような抵抗R12
の方向へ進んで行く。
On the other hand, the high-frequency noise from the substrate noise Vn 2 travels through the parasitic capacitance Cp 2 , the capacitor C 21 of the fourth input line 50, and the direction of the resistor R 12 as shown by the arrow C. Go by.

【0058】ここで、高周波ノイズのノイズ電流Inを
求める。
Here, the noise current In of the high frequency noise is obtained.

【0059】基板ノイズVn1側からのノイズ電流In1
は、
The noise current In 1 from the substrate noise Vn 1 side
Is

【0060】[0060]

【数4】 となる。(Equation 4) Becomes

【0061】同様に、基板ノイズVn2側からのノイズ
電流In2は、
Similarly, the noise current In 2 from the substrate noise Vn 2 side is:

【0062】[0062]

【数5】 となる。(Equation 5) Becomes

【0063】そして、(10)式、(11)式の差に相
当するノイズ電流Inが回路中に混入する。ノイズ電流
Inは、
Then, a noise current In corresponding to the difference between the expressions (10) and (11) enters the circuit. The noise current In is

【数6】 ここで、ノイズ電流Inの値を求め、従来例と比較す
る。
(Equation 6) Here, the value of the noise current In is obtained and compared with the conventional example.

【0064】前述した従来例でも示した数値を用いて、
0/2=5pFとCp1=0.5pFとの合成容量は、
約0.45pFとなる。同様に、C0/2=5pFとCp
2=0.5pFとの合成容量は、約0.45pFとな
る。これに対して、従来例では、C0/2(=5pF)
に対する寄生容量Cp1,Cp2は、0.5pFとなる。従
って、0.5pF−0.45pF=0.05pFの値だ
け、本発明の方が小さいことがわかり、その減少した分
だけ高周波ノイズに対する効果が確実に向上することに
なる。
Using the numerical values shown in the above-described conventional example,
Combined capacitance of C 0/2 = 5pF and Cp 1 = 0.5 pF is
It becomes about 0.45 pF. Likewise, C 0/2 = 5pF and Cp
The combined capacitance when 2 = 0.5 pF is about 0.45 pF. In contrast, in the conventional example, C 0/2 (= 5pF )
Parasitic capacitances Cp 1 and Cp 2 are 0.5 pF. Therefore, it is understood that the present invention is smaller by the value of 0.5 pF−0.45 pF = 0.05 pF, and the effect on high-frequency noise is surely improved by the reduced amount.

【0065】図4は、周波数に対するノイズ電流の関係
を示す。ここでは、本発明と従来例とを比較して示す。
FIG. 4 shows the relationship between the noise current and the frequency. Here, the present invention is compared with a conventional example.

【0066】この図4からわかるように、従来のローパ
スフィルタ回路では、全ての周波数領域において、周波
数sに比例した基板ノイズが混入する。これに対し、本
発明では、高周波領域(Q点)では従来回路と同様の基
板ノイズが混入するか、低周波領域(R点)においては
低周波数であればあるほど混入するノイズを除去できる
ことがわかる。
As can be seen from FIG. 4, in the conventional low-pass filter circuit, substrate noise proportional to the frequency s is mixed in all frequency regions. On the other hand, according to the present invention, the same substrate noise as in the conventional circuit may be mixed in the high frequency region (point Q), or the mixed noise may be removed as the frequency decreases in the low frequency region (point R). Understand.

【0067】なお、高周波領域において、P点がQ点に
減少している理由は、前述した0.05pFの低下分に
相当する値だからである。
The reason why the point P has decreased to the point Q in the high-frequency region is that the value corresponds to the above-described decrease of 0.05 pF.

【0068】[0068]

【発明の効果】以上説明したように、本発明によれば、
信号入力端子とアンプの入力端子との間に、半導体基板
を介して進入する低周波ノイズおよび高周波ノイズを同
時に除去する広帯域ノイズ除去手段を設け、広帯域ノイ
ズ除去手段は、抵抗およびコンデンサを用い、当該コン
デンサを構成する一方の電極は、絶縁層を介して半導体
基板側に設けられると共に、前記抵抗を介して前記信号
入力端子側に接続して構成したので、低周波ノイズは、
半導体基板から絶縁層を介して広帯域ノイズ除去手段を
構成する前記コンデンサの一方の電極を介して進入し、
さらに、当該コンデンサの一方の電極から抵抗へと導か
れて吸収される経路を辿って、低周波ノイズが回路部に
進入しないようにすることができ、これにより、簡単な
回路構成で、高周波成分のみならず低周波成分も効果的
に除去することができる。
As described above, according to the present invention,
Between the signal input terminal and the input terminal of the amplifier, there is provided broadband noise removing means for simultaneously removing low-frequency noise and high-frequency noise entering through the semiconductor substrate, and the wideband noise removing means uses a resistor and a capacitor, and One of the electrodes constituting the capacitor is provided on the semiconductor substrate side via an insulating layer, and is connected to the signal input terminal side via the resistor.
Penetrating from the semiconductor substrate through one electrode of the capacitor constituting the broadband noise removing means via the insulating layer,
Further, the low-frequency noise can be prevented from entering the circuit section by following a path guided from one electrode of the capacitor to the resistor and absorbed, whereby a high-frequency component can be obtained with a simple circuit configuration. Not only low-frequency components but also low-frequency components can be effectively removed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態である差動増幅回路の構成
を示す回路図である。
FIG. 1 is a circuit diagram showing a configuration of a differential amplifier circuit according to an embodiment of the present invention.

【図2】図1の回路を従来例との比較のために簡単化し
て示す回路図である。
FIG. 2 is a simplified circuit diagram showing the circuit of FIG. 1 for comparison with a conventional example.

【図3】ノイズ電流の経路を示す回路図である。FIG. 3 is a circuit diagram showing a path of a noise current.

【図4】周波数とノイズ電流との関係を示す特性図であ
る。
FIG. 4 is a characteristic diagram showing a relationship between frequency and noise current.

【図5】従来例を示す回路図である。FIG. 5 is a circuit diagram showing a conventional example.

【図6】CAP部の平面構造を示す上面図である。FIG. 6 is a top view showing a planar structure of a CAP unit.

【図7】図6のCAP部のa−a´断面を示す断面図で
ある。
FIG. 7 is a sectional view showing an aa ′ section of the CAP section in FIG. 6;

【図8】従来の回路におけるノイズ電流の経路を示す回
路図である。
FIG. 8 is a circuit diagram showing a path of a noise current in a conventional circuit.

【図9】CAP構造の他の構成例を示す回路図である。FIG. 9 is a circuit diagram showing another configuration example of the CAP structure.

【符号の説明】[Explanation of symbols]

1 アンプ 1a 第1入力端子 1b 第2入力端子 2 第1信号入力端子 3 第2信号入力端子 4 出力端子 6 第1のポリシリコン層 7 第2のポリシリコン層 8,9 金属配線 20 第1入力ライン 30 第2入力ライン 40 第3入力ライン 41 電極 50 第4入力ライン 51 電極 60 アース端子 100 広帯域ノイズ除去手段 DESCRIPTION OF SYMBOLS 1 Amplifier 1a 1st input terminal 1b 2nd input terminal 2 1st signal input terminal 3 2nd signal input terminal 4 output terminal 6 1st polysilicon layer 7 2nd polysilicon layer 8, 9 Metal wiring 20 1st input Line 30 second input line 40 third input line 41 electrode 50 fourth input line 51 electrode 60 ground terminal 100 broadband noise removing means

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03H 11/04 H01L 27/04 R Fターム(参考) 5F038 AC02 AC05 AR27 AZ03 BH02 BH03 BH19 DF01 DF03 EZ20 5J066 AA01 AA12 CA41 FA16 HA25 HA29 QA04 TA03 5J092 AA01 AA12 CA41 FA16 HA25 HA29 QA04 TA03 UR12 UR13 UR14 5J098 AA11 AA14 AB03 AD11 CA02 CB10 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H03H 11/04 H01L 27/04 RF term (Reference) 5F038 AC02 AC05 AR27 AZ03 BH02 BH03 BH19 DF01 DF03 EZ20 5J066 AA01 AA12 CA41 FA16 HA25 HA29 QA04 TA03 5J092 AA01 AA12 CA41 FA16 HA25 HA29 QA04 TA03 UR12 UR13 UR14 5J098 AA11 AA14 AB03 AD11 CA02 CB10

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 差動信号を入力とし、シングルエンド信
号を出力とする2入力−1出力のアンプを用いて構成さ
れる差動増幅回路であって、 半導体基板と、 前記半導体基板上に絶縁層を介して形成され、前記アン
プを少なくとも有する回路部と、 前記回路部を構成する前記アンプの2つの入力端子とそ
れぞれ接続され、前記差動信号が入力される信号入力端
子と、 前記信号入力端子と前記アンプの入力端子との間に接続
され、前記半導体基板を介して進入する低周波ノイズお
よび高周波ノイズを同時に除去する広帯域ノイズ除去手
段とを具え、 前記広帯域ノイズ除去手段は、抵抗およびコンデンサを
用い、当該コンデンサを構成する一方の電極を、前記絶
縁層を介して前記半導体基板側に設けると共に、前記抵
抗を介して前記信号入力端子側に接続して構成したこと
を特徴とする差動増幅回路。
1. A differential amplifier circuit comprising a two-input / one-output amplifier that receives a differential signal and outputs a single-ended signal, comprising: a semiconductor substrate; A circuit unit formed via a layer and having at least the amplifier; a signal input terminal connected to each of two input terminals of the amplifier constituting the circuit unit to receive the differential signal; A broadband noise eliminator connected between a terminal and an input terminal of the amplifier and simultaneously removing low-frequency noise and high-frequency noise entering through the semiconductor substrate, wherein the broadband noise eliminator includes a resistor and a capacitor. And one electrode constituting the capacitor is provided on the semiconductor substrate side via the insulating layer, and the signal input terminal is provided via the resistor. A differential amplifier circuit which is characterized by being configured to connect to.
【請求項2】 前記低周波ノイズは、前記半導体基板か
ら前記絶縁層を介して前記広帯域ノイズ除去手段を構成
する前記コンデンサの一方の電極を介して進入し、さら
に、当該コンデンサの一方の電極から前記抵抗へと導か
れて吸収される経路を辿ることによって、当該低周波ノ
イズが前記回路部に進入しないようにしたことを特徴と
する請求項1記載の差動増幅回路。
2. The low-frequency noise enters from the semiconductor substrate via the insulating layer through one electrode of the capacitor constituting the broadband noise removing means, and further from one electrode of the capacitor. The differential amplifier circuit according to claim 1, wherein the low-frequency noise is prevented from entering the circuit section by following a path guided to and absorbed by the resistor.
【請求項3】 差動信号を入力とし、シングルエンド信
号を出力とする2入力−1出力のアンプを用いて構成さ
れる差動増幅回路であって、 前記差動信号の一方が入力される第1信号入力端子と、
前記アンプの第1入力端子との間で、第1抵抗および第
2抵抗とが直列接続された第1入力ラインと、 前記差動信号の他方が入力される第2信号入力端子と、
前記アンプの第2入力端子との間で、第3抵抗および第
4抵抗とが直列接続された第2入力ラインと、 第5抵抗と第1コンデンサとが直列接続された回路であ
って、当該第5抵抗が前記第1入力ラインの前記第1信
号入力端子と接続され、当該第1コンデンサが前記第2
入力ラインの前記第3抵抗と前記第4抵抗との間に接続
された第3入力ラインと、 第6抵抗と第2コンデンサとが直列接続された回路であ
って、当該第6抵抗が前記第2入力ラインの前記第2信
号入力端子と接続され、当該第2コンデンサが前記第1
入力ラインの前記第1抵抗と前記第2抵抗との間に接続
された第4入力ラインとを具えたことを特徴とする差動
増幅回路。
3. A differential amplifier circuit using a two-input / one-output amplifier that receives a differential signal and outputs a single-ended signal, wherein one of the differential signals is input. A first signal input terminal;
A first input line in which a first resistor and a second resistor are connected in series with a first input terminal of the amplifier; a second signal input terminal to which the other of the differential signals is input;
A second input line in which a third resistor and a fourth resistor are connected in series between the second input terminal of the amplifier and a circuit in which a fifth resistor and a first capacitor are connected in series; A fifth resistor is connected to the first signal input terminal of the first input line, and the first capacitor is connected to the second signal input terminal.
A circuit in which a third input line connected between the third resistor and the fourth resistor of the input line, and a sixth resistor and a second capacitor are connected in series, wherein the sixth resistor is connected to the third resistor. Connected to the second signal input terminal of the second input line, and the second capacitor is connected to the first signal input terminal.
A differential amplifier circuit comprising: a fourth input line connected between the first resistor and the second resistor of an input line.
【請求項4】 前記第3入力ラインの前記第1コンデン
サを構成する一方の電極は、絶縁層を介して半導体基板
側に設けられると共に、前記第5抵抗を介して前記第1
信号入力端子と接続され、 前記第4入力ラインの前記第2コンデンサを構成する一
方の電極を、前記絶縁層を介して前記半導体基板側に設
けると共に、前記第6抵抗を介して前記第2信号入力端
子と接続したことを特徴とする請求項3記載の差動増幅
回路。
4. An electrode of the third input line, which constitutes the first capacitor, is provided on the semiconductor substrate side via an insulating layer, and the first electrode is provided via the fifth resistor.
One electrode of the fourth input line, which is connected to a signal input terminal and constitutes the second capacitor, is provided on the semiconductor substrate side via the insulating layer, and the second signal is provided via the sixth resistor. The differential amplifier circuit according to claim 3, wherein the differential amplifier circuit is connected to an input terminal.
【請求項5】 低周波ノイズは、前記半導体基板から前
記第3入力ラインの前記第1コンデンサを構成する一方
の電極を介して前記第5抵抗へと導かれて吸収される
か、若しくは、前記半導体基板から前記第4入力ライン
の前記第2コンデンサを構成する一方の電極を介して前
記第6抵抗へと導かれて吸収される経路を辿ることによ
って、当該低周波ノイズが前記アンプ側に進入しないよ
うにしたことを特徴とする請求項3又は4記載の差動増
幅回路。
5. The low-frequency noise is guided from the semiconductor substrate to the fifth resistor via one electrode of the third input line and constituting the first capacitor, or is absorbed. The low-frequency noise enters the amplifier side by following a path guided from the semiconductor substrate to the sixth resistor through one electrode constituting the second capacitor of the fourth input line and absorbed. 5. The differential amplifier circuit according to claim 3, wherein the differential amplifier circuit is not operated.
JP30566399A 1999-10-27 1999-10-27 Differential amplifier circuit Expired - Fee Related JP3524829B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30566399A JP3524829B2 (en) 1999-10-27 1999-10-27 Differential amplifier circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30566399A JP3524829B2 (en) 1999-10-27 1999-10-27 Differential amplifier circuit

Publications (2)

Publication Number Publication Date
JP2001127556A true JP2001127556A (en) 2001-05-11
JP3524829B2 JP3524829B2 (en) 2004-05-10

Family

ID=17947860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30566399A Expired - Fee Related JP3524829B2 (en) 1999-10-27 1999-10-27 Differential amplifier circuit

Country Status (1)

Country Link
JP (1) JP3524829B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094819A (en) * 2007-10-09 2009-04-30 Dai-Ichi Tsushin Kogyo Co Ltd Noise eliminating device
JP2016025371A (en) * 2014-07-16 2016-02-08 株式会社デンソー Semiconductor device
KR20220089171A (en) * 2020-12-21 2022-06-28 주식회사 바이랩 Apparatus and method for measuring low frequency biological signal while repeatedly injecting high frequency current and applying voltage

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009094819A (en) * 2007-10-09 2009-04-30 Dai-Ichi Tsushin Kogyo Co Ltd Noise eliminating device
JP2016025371A (en) * 2014-07-16 2016-02-08 株式会社デンソー Semiconductor device
KR20220089171A (en) * 2020-12-21 2022-06-28 주식회사 바이랩 Apparatus and method for measuring low frequency biological signal while repeatedly injecting high frequency current and applying voltage
WO2022139257A1 (en) * 2020-12-21 2022-06-30 주식회사 바이랩 Device for measuring low-frequency bio-signal while repeatedly injecting high-frequency current or applying voltage, and method therefor
KR102478292B1 (en) 2020-12-21 2022-12-16 주식회사 바이랩 Apparatus and method for measuring low frequency biological signal while repeatedly injecting high frequency current and applying voltage

Also Published As

Publication number Publication date
JP3524829B2 (en) 2004-05-10

Similar Documents

Publication Publication Date Title
CN104781679B (en) Voltage check device
EP1156583A2 (en) Amplification circuit for electric charge type sensor
US5424675A (en) Full differential type analog circuit having parallel oppositely connected capacitors to eliminate unbalanced parasitic capacitances
JPH0237726B2 (en)
JP2001127556A (en) Differential amplifier circuit
JP3427594B2 (en) Sensor device
US7719380B2 (en) AC coupling circuit
GB2197559A (en) Bias voltage circuit for a convolver
JP4087228B2 (en) Switched capacitor amplifier circuit and electronic device
US20130207718A1 (en) Filters with order enhancement
JPH0626297B2 (en) Second-order active phase equalizer
US20240120888A1 (en) Semiconductor Integrated Circuit
JP3147155B2 (en) Semiconductor device and resistor arrangement method thereof
JP4342613B2 (en) Switched capacitor circuit
JPS59115610A (en) Semiconductor filter circuit
CN219456209U (en) Capacitive MEMS accelerometer
JPS636887Y2 (en)
KR100932131B1 (en) Semiconductor device for measuring characteristics of active devices and its measuring method
JPS6041810A (en) Active low-pass filter
JPS6226918A (en) Active filter
Muñiz-Montero et al. A very compact KHN filter with multidecade tuning
JP3166879B2 (en) Non-inverting amplifier
JPS5821211Y2 (en) Linear IC noise resistance circuit
JPS61196612A (en) Automatic off-set compensating circuit for switched capacitor filter
RU2552585C1 (en) Voltage detection circuit

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040122

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040130

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040213

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080220

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090220

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100220

Year of fee payment: 6

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110220

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120220

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130220

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140220

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees