JP2001127266A - Method for manufacturing ferroelectrics thin film, ferroelectrics capacitor, ferroelectrics memory cell and manufacturing method for ferroelectrics memory - Google Patents

Method for manufacturing ferroelectrics thin film, ferroelectrics capacitor, ferroelectrics memory cell and manufacturing method for ferroelectrics memory

Info

Publication number
JP2001127266A
JP2001127266A JP2000218419A JP2000218419A JP2001127266A JP 2001127266 A JP2001127266 A JP 2001127266A JP 2000218419 A JP2000218419 A JP 2000218419A JP 2000218419 A JP2000218419 A JP 2000218419A JP 2001127266 A JP2001127266 A JP 2001127266A
Authority
JP
Japan
Prior art keywords
thin film
ferroelectric thin
ferroelectric
ferroelectrics
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000218419A
Other languages
Japanese (ja)
Other versions
JP3606791B2 (en
Inventor
Toru Nasu
徹 那須
Shinichiro Hayashi
慎一郎 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP2000218419A priority Critical patent/JP3606791B2/en
Publication of JP2001127266A publication Critical patent/JP2001127266A/en
Application granted granted Critical
Publication of JP3606791B2 publication Critical patent/JP3606791B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a manufacturing method for a laminar ferroelectrics thin film of non-c-axis orientation. SOLUTION: The manufacturing method for a ferroelectrics thin film comprises a process where a ferroelectrics thin film 13 having a laminar structure of random orientation is formed on the surface of a conductive layer 12 where at least a surface comprises a globular crystal structure. The ferroelectrics thin film is formed by providing, on its surface, a precursor solution containing an organic metal compound which comprises a small amount of at least one element among Mn, La, Ce, and Dy before sintered at 700 deg.C or below. The thin film is formed on a lower part electrode having a globular crystal structure at its surface to form a ferroelectrics capacitor or ferroelectrics memory.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、強誘電体薄膜の製造方
法、ならびに強誘電体キャパシタおよび強誘電体メモリ
セルに関する。特に、強誘電体メモリの容量絶縁膜とし
て使用される強誘電体薄膜の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a ferroelectric thin film, and to a ferroelectric capacitor and a ferroelectric memory cell. In particular, the present invention relates to a method for manufacturing a ferroelectric thin film used as a capacitance insulating film of a ferroelectric memory.

【0002】[0002]

【従来の技術】近年、低電圧動作・高速書込みが可能な
不揮発性メモリの実用化を実現するために、自発分極特
性を有する強誘電体薄膜についての研究開発が盛んに行
われている。強誘電体材料のうち、鉛またはビスマスを
含む低融点金属酸化物が一般的に研究されており、層状
構造強誘電体、特に、ビスマス層状構造強誘電体が注目
されている。
2. Description of the Related Art In recent years, research and development on ferroelectric thin films having spontaneous polarization characteristics have been actively conducted in order to realize a non-volatile memory capable of low-voltage operation and high-speed writing. Among ferroelectric materials, low melting point metal oxides containing lead or bismuth have been generally studied, and a layered structure ferroelectric, particularly, a bismuth layered structure ferroelectric has attracted attention.

【0003】層状構造強誘電体の基本構造を下式(I)
に示す。
The basic structure of a layered structure ferroelectric is represented by the following formula (I)
Shown in

【0004】 (S222+(Am-1m3m+12- 式(I) 式(I)中のSサイトには、Bi、Tlなどの層状構造
を形成する3価の陽イオンまたはこれらの組み合わせが
入る。一方、Aサイトには、Na、Sr、Pb、Bi、
Ba、Ca、Laなどの1価から3価の陽イオンまたは
これらの組み合わせが入る。Bサイトには、Ti、T
a、Nb、Zr、Mo、Wなどの4価または5価の陽イ
オンあるいはこれらの組み合わせが入る。mは、典型的
には1から5の整数である。ただし、意図的に違うm値
の組成を任意に組み合わせて特性改善を行うこともあ
る。例えば、m=3の組成にm=1の組成を組み合わせ
ることによって、層状間距離を任意に変えることが可能
である。
(S 2 O 2 ) 2 + (A m -1 B m O 3m +1 ) 2 -Formula (I) A layered structure such as Bi or Tl is formed at the S site in Formula (I). Contains a trivalent cation or a combination thereof. On the other hand, site A contains Na, Sr, Pb, Bi,
Monovalent to trivalent cations such as Ba, Ca, La and the like or a combination thereof are included. Site B contains Ti, T
A tetravalent or pentavalent cation such as a, Nb, Zr, Mo, W, or a combination thereof is included. m is typically an integer from 1 to 5. However, the characteristics may be improved by intentionally combining compositions having different m values arbitrarily. For example, by combining the composition of m = 1 with the composition of m = 1, the distance between layers can be arbitrarily changed.

【0005】このような層状構造強誘電体は、層状構造
を有しているので、分極反転による劣化が少なく、そし
て低電圧動作が可能であり、それゆえに、メモリの容量
膜として優れた特性を有している。とりわけ、Sサイト
にBiが入ったビスマス層状構造強誘電体は低融点金属
ビスマスが存在するため、比較的低温で成膜することが
可能であり、例えばSrBi2Ta29では、800℃
程度の熱処理が通常行われている。しかし、より微細化
した半導体プロセスを実現するためには、さらなる熱処
理の低温化が求められる。例えば、メガビット以上の高
集積メモリを実現するためには、スタック型のメモリセ
ル構造の実現が不可欠であり、このスタック型メモリセ
ル構造を実行する場合、電極とプラグとの間の反応を防
止するバリア層(例えば、イリジウムオキサイド層)の
耐熱性の観点から、650〜700℃の低温で熱処理す
ることが必須となってくる。
Since such a layered structure ferroelectric has a layered structure, it is less likely to be degraded due to polarization reversal, and can operate at a low voltage, and therefore has excellent characteristics as a memory capacitor film. Have. In particular, a bismuth layered structure ferroelectric containing Bi at the S site can be formed at a relatively low temperature because of the presence of a low melting point metal bismuth. For example, 800 ° C. is used for SrBi 2 Ta 2 O 9.
A degree of heat treatment is usually performed. However, in order to realize a more miniaturized semiconductor process, it is required to further lower the temperature of the heat treatment. For example, in order to realize a highly integrated memory of megabits or more, realization of a stacked memory cell structure is indispensable. When this stacked memory cell structure is executed, a reaction between an electrode and a plug is prevented. From the viewpoint of the heat resistance of the barrier layer (for example, an iridium oxide layer), it is essential to perform a heat treatment at a low temperature of 650 to 700 ° C.

【0006】強誘電体薄膜形成法としては、一般に、熱
分解法またはゾルゲル法を使用するスピン塗布法が広く
用いられているが、低温化の実現には、化学反応を積極
的に利用したゾルゲル法が有望である。ゾルゲル法は、
反応性の強い金属アルコキシドを含んだ溶液を用い、加
水分解による縮重合反応を経由して結晶化を起こして薄
膜形成を行うため、低温形成が可能となる。
As a method of forming a ferroelectric thin film, generally, a spin coating method using a thermal decomposition method or a sol-gel method is widely used. The law is promising. The sol-gel method is
Since a thin film is formed by using a solution containing a highly reactive metal alkoxide and causing crystallization via a condensation polymerization reaction by hydrolysis, low-temperature formation is possible.

【0007】[0007]

【発明が解決しようとする課題】しかしながら、上記従
来のゾルゲル法を用いてビスマス層状構造強誘電体薄膜
を形成した場合、得られた膜の大部分が最終的にc軸に
配向してしまう。ビスマス層状構造強誘電体薄膜は、通
常、a、b軸平面に分極成分を持ち、c軸方向には0ま
たは小さな分極成分しか持たない。したがって、このc
軸に配向した強誘電体薄膜を用いて容量素子(強誘電体
キャパシタ)を作製した場合、不揮発性メモリとしての
動作を保証するに十分な自発分極が得られない。
However, when a bismuth layer-structured ferroelectric thin film is formed by using the above-mentioned conventional sol-gel method, most of the obtained film is finally oriented along the c-axis. A bismuth layered structure ferroelectric thin film usually has a polarization component in the a-axis and b-axis planes, and has only zero or a small polarization component in the c-axis direction. Therefore, this c
When a capacitor (ferroelectric capacitor) is manufactured using a ferroelectric thin film oriented in an axis, a spontaneous polarization sufficient to guarantee the operation as a nonvolatile memory cannot be obtained.

【0008】本発明はかかる諸点に鑑みてなされたもの
であり、その主な目的は、ゾルゲル法を用いながら、非
c軸配向の層状構造強誘電体薄膜の製造方法を提供する
ことにある。
The present invention has been made in view of the above points, and a main object of the present invention is to provide a method for producing a non-c-axis oriented layered structure ferroelectric thin film using a sol-gel method.

【0009】[0009]

【課題を解決するための手段】本発明による強誘電体薄
膜の製造方法は、少なくとも表面が球状結晶構造を有す
る導電層の前記表面上に、ランダム配向の層状構造を有
する強誘電体薄膜を形成する工程を包含する。
According to a method of manufacturing a ferroelectric thin film according to the present invention, a ferroelectric thin film having a layer structure of random orientation is formed on at least the surface of a conductive layer having a spherical crystal structure. The step of performing

【0010】前記強誘電体薄膜を形成する工程は、有機
金属化合物を含有する前駆体溶液を前記導電層の前記表
面上に付与して焼成する工程を包含することが好まし
い。
It is preferable that the step of forming the ferroelectric thin film includes a step of applying a precursor solution containing an organometallic compound on the surface of the conductive layer and firing the conductive layer.

【0011】前記有機金属化合物は、一分子中に2以上
の金属原子を含む有機金属化合物であることが好まし
い。
The organometallic compound is preferably an organometallic compound containing two or more metal atoms in one molecule.

【0012】前記強誘電体薄膜を形成する工程は、70
0℃以下の状態で実行されることが好ましい。650℃
以下であることがさらに好ましい。
In the step of forming the ferroelectric thin film, 70
It is preferable to perform the process at a temperature of 0 ° C. or lower. 650 ° C
It is more preferred that:

【0013】前記層状構造を有する強誘電体薄膜は、ビ
スマス層状構造を有する強誘電体薄膜であることが好ま
しい。
The ferroelectric thin film having the layered structure is preferably a ferroelectric thin film having a bismuth layered structure.

【0014】前記ビスマス層状構造を有する強誘電体薄
膜は、Mn、La、CeおよびDyからなる群から選択
された少なくとも1つの元素を少量含有していてもよ
い。
[0014] The ferroelectric thin film having a bismuth layer structure may contain a small amount of at least one element selected from the group consisting of Mn, La, Ce and Dy.

【0015】本発明による強誘電体キャパシタは、少な
くとも表面が球状結晶構造を有する下部電極と、前記下
部電極の前記表面上に形成された容量絶縁膜とを備え、
前記容量絶縁膜は、一分子中に2以上の金属原子を含む
有機金属化合物を含有する前駆体溶液を前記下部電極の
前記表面上に付与して焼成することによって得られるラ
ンダム配向の層状構造を有する強誘電体薄膜から構成さ
れている。
A ferroelectric capacitor according to the present invention comprises: a lower electrode having at least a surface having a spherical crystal structure; and a capacitance insulating film formed on the surface of the lower electrode.
The capacitor insulating film has a layer structure of random orientation obtained by applying a precursor solution containing an organometallic compound containing two or more metal atoms in one molecule on the surface of the lower electrode and firing the solution. And a ferroelectric thin film.

【0016】本発明による他の強誘電体キャパシタは、
少なくとも表面が球状結晶構造を有する下部電極と、前
記下部電極の前記表面上に形成された容量絶縁膜とを備
え、前記容量絶縁膜は、前記下部電極の温度が700℃
以下の状態で形成され、且つランダム配向の層状構造を
有する強誘電体薄膜から構成されている。
Another ferroelectric capacitor according to the present invention comprises:
A lower electrode having at least a surface having a spherical crystal structure; and a capacitive insulating film formed on the surface of the lower electrode, wherein the capacitive insulating film has a temperature of the lower electrode of 700 ° C.
It is formed of a ferroelectric thin film formed in the following state and having a layer structure of random orientation.

【0017】本発明による強誘電体メモリは、半導体集
積回路が形成された基板と、前記基板上に形成された強
誘電体キャパシタとを備えた強誘電体メモリであって、
前記強誘電体キャパシタは、少なくとも表面が球状結晶
構造を有する下部電極と、前記下部電極の前記表面上に
形成され、且つランダム配向の層状構造を有する強誘電
体薄膜から構成された容量絶縁膜とを有しており、前記
強誘電体キャパシタは、スタック型の構造を有してい
る。
A ferroelectric memory according to the present invention includes a substrate on which a semiconductor integrated circuit is formed, and a ferroelectric capacitor formed on the substrate.
The ferroelectric capacitor includes a lower electrode having at least a surface having a spherical crystal structure, and a capacitor insulating film formed on the surface of the lower electrode and formed of a ferroelectric thin film having a layer structure of random orientation. And the ferroelectric capacitor has a stack type structure.

【0018】本発明による強誘電体メモリの製造方法
は、少なくとも表面が球状結晶構造を有する導電層の前
記表面上に、ランダム配向の層状構造を有する強誘電体
薄膜を形成する工程を包含する。
The method for manufacturing a ferroelectric memory according to the present invention includes a step of forming a ferroelectric thin film having a layer structure of random orientation on the surface of the conductive layer having at least a surface having a spherical crystal structure.

【0019】[0019]

【発明の実施の形態】本願発明者は、球状結晶構造を有
する白金電極上に、ゾルゲル法を用いてビスマス層状構
造強誘電体薄膜を形成した場合、驚くべきことに、c軸
配向していないランダム配向のビスマス層状構造強誘電
体薄膜が得られることを見出し、本発明を想到するに至
った。
BEST MODE FOR CARRYING OUT THE INVENTION The present inventors surprisingly found that when a bismuth layered structure ferroelectric thin film was formed on a platinum electrode having a spherical crystal structure by a sol-gel method, the c-axis orientation was not achieved. The present inventors have found that a ferroelectric thin film having a bismuth layer structure having a random orientation can be obtained, and have arrived at the present invention.

【0020】以下、図面を参照しながら、本発明による
実施形態を説明する。以下の図面においては、説明を簡
単にするために、実質的に同一の機能を有する構成要素
を同一の参照符号で示す。なお、本発明は、以下の実施
形態に限定されない。 (実施形態1)図1(a)〜(c)を参照しながら、本
発明による実施形態1の説明をする。図1(a)〜
(c)は、本実施形態における強誘電体薄膜の製造方法
を説明するための工程断面図である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the drawings, components having substantially the same function are denoted by the same reference numeral for the sake of simplicity. Note that the present invention is not limited to the following embodiments. (Embodiment 1) Embodiment 1 according to the present invention will be described with reference to FIGS. 1 (a) to 1 (c). FIG. 1 (a)-
(C) is a step sectional view for illustrating the method for manufacturing a ferroelectric thin film in the present embodiment.

【0021】まず、図1(a)に示すように、支持基板
11を用意する。本実施形態では、支持基板として、表
面上に熱酸化層(100nm)および酸化チタン層(1
00nm)が順次形成されたシリコン基板を用いてい
る。
First, as shown in FIG. 1A, a support substrate 11 is prepared. In this embodiment, as a supporting substrate, a thermal oxide layer (100 nm) and a titanium oxide layer (1
00 nm) is sequentially formed.

【0022】次に、図1(b)に示すように、スパッタ
リング法によって白金電極(導電層)12を形成する。
白金電極12は、少なくとも表面において球状結晶構造
を有する導電層(典型的には、全体的に球状結晶構造を
有する導電層)である。
Next, as shown in FIG. 1B, a platinum electrode (conductive layer) 12 is formed by a sputtering method.
The platinum electrode 12 is a conductive layer having a spherical crystal structure at least on the surface (typically, a conductive layer having a spherical crystal structure as a whole).

【0023】白金電極12を形成するためのスパッタリ
ングは、典型的にアルゴンガス雰囲気中で行われるが、
本実施形態では、アルゴンガス中に4%の酸素を加えた
活性ガス雰囲気中において、12mTorr(1.6P
a)のガス圧、室温の基板温度でスパッタリングを行っ
た。このような条件でスパッタリングを行うことによっ
て、球状結晶構造を有する白金電極12が得られる。す
なわち、白金電極12の成膜時に酸素を用いると、白金
電極12中に酸素が取り込まれて粒界に析出するため、
白金の柱状結晶成長が阻害され、平均粒径20nm以下
の小さい結晶となる。本実施形態における白金電極12
の平均粒径は、10nm程度であり、白金電極12の厚
さは、300nm程度である。
The sputtering for forming the platinum electrode 12 is typically performed in an argon gas atmosphere.
In this embodiment, in an active gas atmosphere in which 4% oxygen is added to argon gas, 12 mTorr (1.6 P
The sputtering was performed at the gas pressure of a) and the substrate temperature of room temperature. By performing sputtering under such conditions, a platinum electrode 12 having a spherical crystal structure can be obtained. That is, if oxygen is used during the formation of the platinum electrode 12, oxygen is taken into the platinum electrode 12 and precipitates at the grain boundaries,
Platinum columnar crystal growth is inhibited, resulting in small crystals with an average particle size of 20 nm or less. Platinum electrode 12 in this embodiment
Is about 10 nm, and the thickness of the platinum electrode 12 is about 300 nm.

【0024】なお、本実施形態における白金電極12の
表面の凹凸の平均は3nm程度である。この平均値は、
酸素を加えていない従来のスパッタリング法におけるガ
ス圧が8mTorrの場合に、白金電極の成膜をしたと
きと同じ値である。したがって、本実施形態における白
金電極12の表面の凹凸(平均3nm程度)は、耐圧の
観点からみて実用上問題となることはなく、白金電極1
2の表面上に良好に他の層を形成することができる。一
方、従来のスパッタリング法におけるガス圧を通常8m
Torrから20mTorrまで上げた場合、表面に凹
凸のある柱状結晶(球状結晶ではない)の白金電極を得
ることが可能であるが、このときの表面の凹凸の平均は
6nm程度となり、この場合には耐圧の観点からみて実
用上問題となる。
The average of the irregularities on the surface of the platinum electrode 12 in this embodiment is about 3 nm. This average is
When the gas pressure in the conventional sputtering method to which oxygen is not added is 8 mTorr, the value is the same as that when forming a platinum electrode. Therefore, the irregularities (about 3 nm on average) on the surface of the platinum electrode 12 in the present embodiment do not pose a practical problem from the viewpoint of the withstand voltage.
Another layer can be favorably formed on the surface of No. 2. On the other hand, the gas pressure in the conventional sputtering method is usually 8 m
When the pressure is increased from Torr to 20 mTorr, it is possible to obtain a platinum electrode having columnar crystals (not spherical crystals) having irregularities on the surface. In this case, the average of the irregularities on the surface is about 6 nm. This is a practical problem from the viewpoint of the withstand voltage.

【0025】次に、図1(c)に示すように、有機金属
化合物を含有する前駆体溶液を白金電極12の表面上に
付与して焼成することによって、強誘電体薄膜13を形
成する。すなわち、ゾルゲル法を用いて強誘電体薄膜1
3を形成する。ゾルゲル法を用いているため、基板温度
(または白金電極12の温度)が700℃以下の状態
で、強誘電体薄膜13の形成を行うことができる。ゾル
ゲル法に用いられる前駆体溶液に含まれる有機金属化合
物は、低温結晶化の観点から、一分子中に2以上の金属
原子を含む有機金属化合物であることが好ましい。本実
施形態では、白金電極12の表面上に、Sr、Bi、T
aの金属アルコキシド溶液(前駆体溶液)を塗布・乾燥
した後、基板温度650℃で熱処理してビスマス層状構
造強誘電体薄膜13を形成する。金属アルコキシド溶液
として、例えば、Sr−Bi−Taの複合アルコキシド
を含む溶液を用いることができる。Sr−Bi−Taの
複合アルコキシドを含む溶液としては、特開平11−8
0181号公報に開示されたものを使用することがで
き、本実施形態では、Srアルコキシド(例えば、Sr
(OC24OCH3)2))をアルコール(例えば、メトキ
シエタノール)中でBiアルコキシド(例えば、Bi
(OC25)2)と反応させて、Sr−Biダブルアルコ
キシド(例えば、Sr[Bi(OR)4]2)を生成させ、次
いで、これとTaアルコキシド(例えば、Ta(OC2
5)5)と反応させて得られるSr−Bi−Taの複合ア
ルコキシドの溶液を用いている。
Next, as shown in FIG. 1C, a ferroelectric thin film 13 is formed by applying a precursor solution containing an organometallic compound on the surface of the platinum electrode 12 and firing it. That is, the ferroelectric thin film 1 is formed using the sol-gel method.
Form 3 Since the sol-gel method is used, the ferroelectric thin film 13 can be formed in a state where the substrate temperature (or the temperature of the platinum electrode 12) is 700 ° C. or less. The organometallic compound contained in the precursor solution used in the sol-gel method is preferably an organometallic compound containing two or more metal atoms in one molecule from the viewpoint of low-temperature crystallization. In the present embodiment, Sr, Bi, T
After applying and drying a metal alkoxide solution (precursor solution) of a, a heat treatment is performed at a substrate temperature of 650 ° C. to form a bismuth layered structure ferroelectric thin film 13. As the metal alkoxide solution, for example, a solution containing a complex alkoxide of Sr—Bi—Ta can be used. As a solution containing a complex alkoxide of Sr-Bi-Ta, JP-A-11-8
No. 0181 can be used. In the present embodiment, Sr alkoxides (for example, Sr alkoxides) can be used.
(OC 2 H 4 OCH 3 ) 2 )) in an alcohol (eg, methoxyethanol) with a Bi alkoxide (eg, Bi)
(OC 2 H 5) 2) and is reacted, Sr-Bi double alkoxide (e.g., Sr [Bi (OR) 4 ] 2) is generated and then, this and Ta alkoxide (e.g., Ta (OC 2 H
5 ) A solution of a complex alkoxide of Sr—Bi—Ta obtained by reacting with 5 ) is used.

【0026】次に、本実施形態の製造方法によって得ら
れたビスマス層状構造強誘電体薄膜13のc軸配向度を
X線回折にて調べた結果を述べる。c軸配向度を簡易的
に表現するために、c軸に平行な面(0010)の反射
強度I(0010)と最密面(115)の反射強度I
(115)との強度比I(0010)/(115)を調
べた。本実施形態と従来技術とを比較した強度比(およ
び各種条件)を下記表1に示す。
Next, the result of examining the degree of c-axis orientation of the bismuth layered structure ferroelectric thin film 13 obtained by the manufacturing method of this embodiment by X-ray diffraction will be described. In order to simply express the c-axis orientation, the reflection intensity I (0010) of the plane (0010) parallel to the c-axis and the reflection intensity I of the densest plane (115) are determined.
The intensity ratio I (0010) / (115) with (115) was examined. Table 1 below shows intensity ratios (and various conditions) comparing this embodiment with the conventional technology.

【0027】[0027]

【表1】 表1から、従来技術の場合においては、強度比Iが30
%程度であり、かなりの部分がc軸配向していることが
わかる。したがって、従来の方法によって製造された強
誘電体薄膜を用いても小さなヒステリシスしか得られな
い。一方、本発明の場合においては、強度比Iは8%で
あった。この値は、粉末のデータとほぼ同じであること
から、本実施形態によって製造された強誘電体薄膜13
は、ランダム配向しており、非c軸配向の膜であること
がわかった。従って、本実施形態による強誘電体薄膜1
3を用いれば、低温処理(例えば、700℃以下)を行
っても大きなヒステリシスを得られることが理解でき
る。
[Table 1] From Table 1, in the case of the prior art, the intensity ratio I was 30.
%, Indicating that a considerable portion is c-axis oriented. Therefore, even if a ferroelectric thin film manufactured by a conventional method is used, only a small hysteresis can be obtained. On the other hand, in the case of the present invention, the intensity ratio I was 8%. Since this value is almost the same as the data of the powder, the ferroelectric thin film 13 manufactured according to the present embodiment is used.
Was randomly oriented and found to be a non-c-axis oriented film. Therefore, the ferroelectric thin film 1 according to the present embodiment
By using No. 3, it can be understood that a large hysteresis can be obtained even when a low-temperature treatment (for example, 700 ° C. or lower) is performed.

【0028】図2は、本実施形態によるビスマス層状構
造強誘電体薄膜13のヒステリシス曲線を示している。
図中の黒丸は、本実施形態のビスマス層状構造強誘電体
薄膜13を基板として使用した特性を表しており、白丸
は、従来技術のビスマス層状構造強誘電体薄膜を基板と
して使用した特性を比較例として表している。図2から
わかるように、従来技術の基板を用いた場合(白丸)で
は、分極に寄与しないC軸配向結晶の影響を受けて残留
分極(2Pr)が低下しているが、本実施形態の基板を
用いた場合(黒丸)では、C軸配向結晶の影響を受けな
いため大きな残留分極(2Pr)が得られる。
FIG. 2 shows a hysteresis curve of the bismuth layer-structured ferroelectric thin film 13 according to the present embodiment.
The black circles in the figure represent the characteristics using the bismuth layered structure ferroelectric thin film 13 of the present embodiment as a substrate, and the white circles compare the characteristics using the conventional bismuth layered structure ferroelectric thin film as a substrate. This is shown as an example. As can be seen from FIG. 2, when the substrate of the related art is used (open circles), the remanent polarization (2Pr) is reduced due to the influence of the C-axis oriented crystal that does not contribute to the polarization. In the case of using (black circles), a large remanent polarization (2Pr) can be obtained because it is not affected by the C-axis oriented crystal.

【0029】本実施形態のビスマス層状構造強誘電体薄
膜13がランダム配向を有する理由について本願発明者
は次のように推論した。図3(a)は従来技術における
結晶成長機構を模式的に示しており、図3(b)は本発
明における結晶成長機構を模式的に示している。なお、
図中、白金電極上に形成された薄膜20は、前駆体溶液
(金属アルコキシド溶液)から形成された膜を表してい
る。
The inventor of the present application has inferred the reason why the bismuth layered structure ferroelectric thin film 13 of the present embodiment has a random orientation as follows. FIG. 3A schematically shows a crystal growth mechanism according to the related art, and FIG. 3B schematically shows a crystal growth mechanism according to the present invention. In addition,
In the figure, a thin film 20 formed on a platinum electrode represents a film formed from a precursor solution (metal alkoxide solution).

【0030】一般的にゾルゲル法を用いた場合における
薄膜の結晶化は、界面に発生する核21から結晶化が進
行する界面結晶成長と、膜中に発生する核22から結晶
化が進行する膜中結晶成長の2種類が存在する。
In general, when a sol-gel method is used, a thin film is crystallized by an interfacial crystal growth in which crystallization proceeds from a nucleus 21 generated at the interface and a film in which crystallization proceeds from a nucleus 22 generated in the film. There are two types of medium crystal growth.

【0031】図3(a)に示すように、従来技術の場
合、典型的に平均粒径100nm以上の大きな柱状結晶
の白金電極12aの上に強誘電体薄膜を形成する。従っ
て、まず、電極界面における白金結晶の平坦な部分に強
誘電体の核21が発生し、これがもとになって強誘電体
の結晶化が進行する。このため、界面結晶成長機構が主
になる。白金結晶の平坦な部分に発生するビスマス層の
結晶核21は、基板と平行であるc軸配向になりやすい
ため、最終的に得られる膜の大部分がc軸配向になる。
As shown in FIG. 3A, in the case of the prior art, a ferroelectric thin film is typically formed on a large columnar crystal platinum electrode 12a having an average particle diameter of 100 nm or more. Therefore, first, ferroelectric nuclei 21 are generated on a flat portion of the platinum crystal at the electrode interface, and crystallization of the ferroelectric proceeds based on the nuclei 21. Therefore, the interface crystal growth mechanism is mainly used. Since the crystal nuclei 21 of the bismuth layer generated in the flat portion of the platinum crystal tend to have c-axis orientation parallel to the substrate, most of the finally obtained film has c-axis orientation.

【0032】一方、図3(b)に示すように、本実施形
態の場合、平均結晶粒径が20nm以下の球状結晶構造
を有する白金電極12b上に強誘電体薄膜を形成する。
この場合、電極界面における白金結晶12bの平坦な部
分の面積が小さいため、強誘電体の核が発生しにくい。
したがって、膜中結晶成長が主となる。膜中で発生する
結晶核22はランダム配向のため、最終的に得られる膜
もランダム配向となる。
On the other hand, as shown in FIG. 3B, in the case of the present embodiment, a ferroelectric thin film is formed on a platinum electrode 12b having a spherical crystal structure with an average crystal grain size of 20 nm or less.
In this case, since the area of the flat portion of the platinum crystal 12b at the electrode interface is small, the nucleus of the ferroelectric hardly occurs.
Therefore, crystal growth in the film is mainly performed. Since the crystal nuclei 22 generated in the film are randomly oriented, the finally obtained film is also randomly oriented.

【0033】本実施形態では、球状結晶構造を有する白
金電極(導電層)12上にゾルゲル法を用いて強誘電体
薄膜を形成するので、ランダム配向の層状構造を有する
ビスマス層状構造強誘電体薄膜13を製造することがで
きる。
In the present embodiment, since the ferroelectric thin film is formed on the platinum electrode (conductive layer) 12 having a spherical crystal structure by using the sol-gel method, a bismuth layered structure ferroelectric thin film having a randomly oriented layered structure is formed. 13 can be manufactured.

【0034】なお、本実施形態では、白金のスパッタリ
ングにおいて不活性ガスにアルゴンを用いたが、ヘリウ
ムなどの他の不活性ガスを用いてもよい。また、スパッ
タリング条件における酸素分圧比は4%としたが、少な
くとも1%以上あればよい。基板温度は室温としたが、
それ以上でもよい。ただし、200℃程度以下であれる
ことが好ましい。その理由は、200℃を超えると、酸
素が粒界から除去されて柱状結晶になりやすくなるから
である。
In this embodiment, argon is used as the inert gas in the sputtering of platinum, but another inert gas such as helium may be used. Further, the oxygen partial pressure ratio under the sputtering conditions is set to 4%, but may be at least 1% or more. The substrate temperature was room temperature,
More than that. However, the temperature is preferably about 200 ° C. or less. The reason is that, when the temperature exceeds 200 ° C., oxygen is easily removed from the grain boundaries to form columnar crystals.

【0035】また、ガス圧は12mTorr(1.6P
a)であるが、1mTorr〜20mTorr(0.1
3〜2.7Pa)程度であればよい。1mTorr以上
であれば、基板にスパッタ・ダメージが加わることを防
止することができ、そして20mTorr以下であれ
ば、白金金属のモロフォロジーが劣化して凹凸が発生す
ることを防止することができるからである。
The gas pressure is 12 mTorr (1.6 P
a), but from 1 mTorr to 20 mTorr (0.1
It should be about 3 to 2.7 Pa). If it is 1 mTorr or more, it is possible to prevent spatter damage from being applied to the substrate. .

【0036】本実施形態では、層状構造強誘電体13の
例として、SrBi2Ta29を用いて説明したが、勿
論、他の層状構造強誘電体でもよい。例えば、SrBi
2Nb29、SrBi2Ti29、SrBi2(TaxNb
(1-x)29、Bi4Ti3 12などが挙げられる。な
お、分極特性やリーク特性を改善したり、より効果的に
低温成膜が出来るようにすることを目的として、少量の
Mn、La、Ce、Dyなどを添加してもよい。
In the present embodiment, the layered structure ferroelectric 13
As an example, SrBiTwoTaTwoO9Was explained using
Of course, other layered ferroelectrics may be used. For example, SrBi
TwoNbTwoO9, SrBiTwoTiTwoO9, SrBiTwo(TaxNb
(1-x))TwoO9, BiFourTiThreeO 12And the like. What
In addition, polarization characteristics and leakage characteristics can be improved and more effectively
For the purpose of enabling low-temperature film formation, a small amount of
Mn, La, Ce, Dy, etc. may be added.

【0037】さらに、本実施形態では、もともとc軸配
向の度合いが大きいゾルゲル法の問題を解決できること
を説明するために、強誘電体薄膜13の形成工程にゾル
ゲル法を用いているが、金属カルボキシド溶液等による
有機金属熱分解法を用いてもよい。有機金属熱分解法を
用いた場合でも、同様に、ランダム配向の強誘電体薄膜
13を得ることができる。 (実施形態2)図4および5を参照しながら、本発明に
よる実施形態2を説明する。本実施形態の説明を簡単に
するために、実施形態1と異なる点を主に説明し、実施
形態1と同様の点の説明は省略または簡略化する。
Further, in this embodiment, the sol-gel method is used in the step of forming the ferroelectric thin film 13 in order to explain that the problem of the sol-gel method having a large degree of c-axis orientation can be solved. Alternatively, an organic metal thermal decomposition method using a metal solution or the like may be used. Even when the organometallic thermal decomposition method is used, a randomly oriented ferroelectric thin film 13 can be obtained in the same manner. (Embodiment 2) Embodiment 2 according to the present invention will be described with reference to FIGS. In order to simplify the description of the present embodiment, points different from the first embodiment will be mainly described, and description of the same points as the first embodiment will be omitted or simplified.

【0038】上記実施形態1の製造方法で得られた層状
構造強誘電体薄膜13を容量絶縁膜とし、白金電極12
を下部電極とした上で、当該容量絶縁膜の上に上部電極
を設ければ、強誘電体キャパシタとすることができる。
この強誘電体キャパシタの支持基板として、半導体集積
回路が形成された基板を用いれば、強誘電体メモリを構
成することができる。容量絶縁膜として機能する層状構
造強誘電体13の形成工程以外は、公知の方法を用いて
強誘電体キャパシタおよび強誘電体メモリを作製するこ
とが可能である。
The layered ferroelectric thin film 13 obtained by the manufacturing method of the first embodiment is used as a capacitor insulating film, and the platinum electrode 12
Is used as a lower electrode, and an upper electrode is provided on the capacitor insulating film, whereby a ferroelectric capacitor can be obtained.
If a substrate on which a semiconductor integrated circuit is formed is used as a support substrate for the ferroelectric capacitor, a ferroelectric memory can be formed. The ferroelectric capacitor and the ferroelectric memory can be manufactured by using a known method except for the step of forming the layered structure ferroelectric 13 functioning as a capacitor insulating film.

【0039】図4(a)に示した強誘電体キャパシタ
は、スタック型の構造を有する強誘電体キャパシタ10
0を模式的に示している。強誘電体キャパシタ100
は、強誘電体メモリの一部を構成しており、半導体集積
回路が形成された基板50(例えば、シリコン基板)上
に形成されている。強誘電体キャパシタ100は、下部
電極(バリア層)32と、上記実施形態1の強誘電体薄
膜13から構成された容量絶縁膜33と、上部電極34
とが順次積層された構成を有している。下部電極(バリ
ア層)32は、例えばポリシリコンから構成されたプラ
グ35を介してトランジスタ40(拡散層42)に電気
的に接続されており、トランジスタ40は、配線44に
電気的に接続されている。基板50の表面の一部には素
子分離用酸化膜(フィールド酸化膜)52が形成されて
おり、基板50上には、強誘電体キャパシタ100およ
びトランジスタ40を覆うように絶縁膜46が形成され
ている。
The ferroelectric capacitor shown in FIG. 4A is a ferroelectric capacitor 10 having a stack type structure.
0 is schematically shown. Ferroelectric capacitor 100
Constitutes a part of a ferroelectric memory, and is formed on a substrate 50 (for example, a silicon substrate) on which a semiconductor integrated circuit is formed. The ferroelectric capacitor 100 includes a lower electrode (barrier layer) 32, a capacitance insulating film 33 composed of the ferroelectric thin film 13 of the first embodiment, and an upper electrode 34.
Are sequentially laminated. The lower electrode (barrier layer) 32 is electrically connected to a transistor 40 (diffusion layer 42) via a plug 35 made of, for example, polysilicon, and the transistor 40 is electrically connected to a wiring 44. I have. An element isolation oxide film (field oxide film) 52 is formed on a part of the surface of the substrate 50, and an insulating film 46 is formed on the substrate 50 so as to cover the ferroelectric capacitor 100 and the transistor 40. ing.

【0040】本実施形態の強誘電体キャパシタ100
は、ゾルゲル法によって形成されているにもかかわら
ず、ランダム配向の層状構造を有する強誘電体薄膜13
から構成された容量絶縁膜33を備えているので、不揮
発性メモリとしての動作を保証するに十分な自発分極を
有している。また、強誘電体キャパシタ100は、70
0℃以下(例えば700℃〜650℃程度、好ましくは
650℃程度)の低温熱処理状態で作製されているの
で、スタック型のメモリセル構造を良好に実現すること
ができる。すなわち、スタック型のメモリセル構造の場
合には、バリア層32(例えば、イリジウムオキサイド
層)の耐熱性の観点から、650〜700℃の低温で熱
処理することが要求されるが、強誘電体キャパシタ10
0の容量絶縁膜33は650℃程度の熱処理条件で作製
可能であるため、良好にスタック型のメモリセル構造を
実現することができる。
The ferroelectric capacitor 100 of the present embodiment
Is a ferroelectric thin film 13 having a layer structure of random orientation despite being formed by the sol-gel method.
, And has a spontaneous polarization sufficient to guarantee the operation as a nonvolatile memory. Also, the ferroelectric capacitor 100
Since it is manufactured in a low-temperature heat treatment state of 0 ° C. or less (for example, about 700 ° C. to 650 ° C., and preferably about 650 ° C.), a stacked memory cell structure can be favorably realized. That is, in the case of a stacked memory cell structure, heat treatment is required at a low temperature of 650 to 700 ° C. from the viewpoint of heat resistance of the barrier layer 32 (for example, an iridium oxide layer). 10
Since the zero capacity insulating film 33 can be manufactured under a heat treatment condition of about 650 ° C., a stack type memory cell structure can be favorably realized.

【0041】この構成の場合、図4(b)に拡大して示
すように、バリア層32の最上層に、平均結晶粒径が2
0nm以下の球状結晶構造を有する白金層(厚さ:例え
ば50nm)を形成した上で、この白金層上に強誘電体
薄膜を上述したようにして形成すれば、強誘電体薄膜1
3から構成された容量絶縁膜33を得ることができる。
本実施形態における下部電極(バリア層)32は、第
1のバリア層66と第2のバリア層68とからなる2重
バリア構造を有しており、第1のバリア層66は、Ti
層61とTiAlN層62から構成されており、第2の
バリア層68は、Ir層63と、IrO2層64と、球
状結晶構造を有するPt層65とから構成されている。
すなわち、下部電極32は、下層から順に、Ti層61
/TiAlN層62/Ir層63/IrO2層64/P
t層65からなる積層構造を有している。第1のバリア
層66のTi層61は、シリサイド化させてコンタクト
をとるための層であり、TiAlN層62は、IrとS
iとの反応によるシリサイド化を防ぐための層である。
一方、第2のバリア層68のIr層63およびIrO2
層64は、酸素の拡散バリアのための層であり、Pt層
65は電極として機能する層である。
In this structure, as shown in FIG. 4B, the average crystal grain size is 2
After forming a platinum layer (thickness: for example, 50 nm) having a spherical crystal structure of 0 nm or less, and forming a ferroelectric thin film on this platinum layer as described above, the ferroelectric thin film 1
3 can be obtained.
The lower electrode (barrier layer) 32 in the present embodiment has a double barrier structure including a first barrier layer 66 and a second barrier layer 68, and the first barrier layer 66 is made of Ti.
The second barrier layer 68 is composed of an Ir layer 63, an IrO 2 layer 64, and a Pt layer 65 having a spherical crystal structure.
That is, the lower electrode 32 is formed of the Ti layer 61 in order from the lower layer.
/ TiAlN layer 62 / Ir layer 63 / IrO 2 layer 64 / P
It has a laminated structure composed of the t layer 65. The Ti layer 61 of the first barrier layer 66 is a layer for making a contact by being silicided, and the TiAlN layer 62 is formed of Ir and S
This is a layer for preventing silicidation due to reaction with i.
On the other hand, the Ir layer 63 of the second barrier layer 68 and the IrO 2
The layer 64 is a layer for a diffusion barrier of oxygen, and the Pt layer 65 is a layer functioning as an electrode.

【0042】一方、図5に示すようなプレーナ型の構造
の場合には、800℃程度の熱処理温度を加えることが
可能であるので、図4に示したスタック型の構造の場合
ほどの低温熱処理は要求されないが、この場合でも、上
記実施形態1の製造方法に従って強誘電体キャパシタ2
00を製造することは可能である。
On the other hand, in the case of a planar structure as shown in FIG. 5, a heat treatment temperature of about 800 ° C. can be applied. Is not required, but even in this case, the ferroelectric capacitor 2
It is possible to manufacture 00.

【0043】なお、本実施形態では、強誘電体メモリセ
ルの熱処理温度を650℃としているが、層状構造強誘
電体の結晶化が可能な400℃以上の温度範囲であれば
よいことは言うまでもない。
In the present embodiment, the heat treatment temperature of the ferroelectric memory cell is set at 650 ° C. However, it is needless to say that the temperature range may be 400 ° C. or more at which the layered ferroelectric can be crystallized. .

【0044】[0044]

【発明の効果】本発明によると、少なくとも表面が球状
結晶構造を有する導電層の表面上にランダム配向の層状
構造を有する強誘電体薄膜を形成する工程を実行するの
で、不揮発性メモリとしての動作を保証するに十分な自
発分極を有する強誘電体薄膜を製造することができる。
さらには、この強誘電体薄膜を用いて強誘電体キャパシ
タおよび強誘電体メモリを提供することができる。
According to the present invention, the step of forming a ferroelectric thin film having a layer structure of random orientation on the surface of a conductive layer having at least a surface having a spherical crystal structure is performed, so that it operates as a nonvolatile memory. It is possible to manufacture a ferroelectric thin film having a spontaneous polarization sufficient to guarantee the following.
Further, a ferroelectric capacitor and a ferroelectric memory can be provided by using the ferroelectric thin film.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)から(c)は、本発明による実施形態1
の強誘電体薄膜の製造方法を説明するための工程断面図
である。
1 (a) to 1 (c) show Embodiment 1 according to the present invention.
FIG. 4 is a process cross-sectional view for describing the method of manufacturing the ferroelectric thin film of FIG.

【図2】本実施形態の強誘電体薄膜13と従来技術の強
誘電体薄膜との特性を比較するためのグラフである。
FIG. 2 is a graph for comparing characteristics of a ferroelectric thin film 13 of the present embodiment and a ferroelectric thin film of a conventional technique.

【図3】(a)および(b)は、強誘電体薄膜の結晶成
長を説明するための模式図である。
FIGS. 3A and 3B are schematic diagrams for explaining crystal growth of a ferroelectric thin film.

【図4】(a)は、スタック型のメモリセル構造を模式
的に示す断面図であり、(b)は、バリア層32の周辺
部分を拡大した図である。
4A is a cross-sectional view schematically illustrating a stacked memory cell structure, and FIG. 4B is an enlarged view of a peripheral portion of a barrier layer 32. FIG.

【図5】プレーナ型の強誘電体キャパシタの構成を模式
的に示す断面図である。
FIG. 5 is a cross-sectional view schematically showing a configuration of a planar type ferroelectric capacitor.

【符号の説明】[Explanation of symbols]

11 支持基板 12 白金電極(導電層) 13 層状強誘電体薄膜 20 前駆体溶液から形成される膜 21 界面に発生する核 22 膜中に発生する核 32 下部電極(バリア層) 33 容量絶縁膜 34 上部電極 35 プラグ 40 トランジスタ 42 拡散層 44 配線 43 絶縁膜 50 基板 52 素子分離用酸化膜(フィールド酸化膜) 66 第1のバリア層 68 第2のバリア層 100 強誘電体キャパシタ(スタック型) 200 強誘電体キャパシタ(プレーナ型) Reference Signs List 11 support substrate 12 platinum electrode (conductive layer) 13 layered ferroelectric thin film 20 film formed from precursor solution 21 nucleus generated at interface 22 nucleus generated in film 32 lower electrode (barrier layer) 33 capacitance insulating film 34 Upper electrode 35 Plug 40 Transistor 42 Diffusion layer 44 Wiring 43 Insulating film 50 Substrate 52 Element isolation oxide film (field oxide film) 66 First barrier layer 68 Second barrier layer 100 Ferroelectric capacitor (stack type) 200 Strong Dielectric capacitor (planar type)

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 少なくとも表面が球状結晶構造を有する
導電層の前記表面上に、ランダム配向の層状構造を有す
る強誘電体薄膜を形成する工程を包含する、強誘電体薄
膜の製造方法。
1. A method for producing a ferroelectric thin film, comprising the step of forming a ferroelectric thin film having a layer structure with random orientation on the surface of a conductive layer having at least a surface having a spherical crystal structure.
【請求項2】 前記強誘電体薄膜を形成する工程は、有
機金属化合物を含有する前駆体溶液を前記導電層の前記
表面上に付与して焼成する工程を包含する、請求項1に
記載の強誘電体薄膜の製造方法。
2. The method according to claim 1, wherein the step of forming the ferroelectric thin film includes a step of applying a precursor solution containing an organometallic compound on the surface of the conductive layer and firing the conductive layer. A method for manufacturing a ferroelectric thin film.
【請求項3】 前記有機金属化合物は、一分子中に2以
上の金属原子を含む有機金属化合物である、請求項2に
記載の強誘電体薄膜の製造方法。
3. The method according to claim 2, wherein the organometallic compound is an organometallic compound containing two or more metal atoms in one molecule.
【請求項4】 前記強誘電体薄膜を形成する工程は、7
00℃以下の状態で実行される、請求項1から3の何れ
か一つに記載の強誘電体薄膜の製造方法。
4. The step of forming the ferroelectric thin film comprises the steps of:
The method for producing a ferroelectric thin film according to claim 1, wherein the method is performed at a temperature of 00 ° C. or lower.
【請求項5】 前記層状構造を有する強誘電体薄膜は、
ビスマス層状構造を有する強誘電体薄膜である、請求項
1から4の何れか一つに記載の強誘電体薄膜の製造方
法。
5. The ferroelectric thin film having a layered structure,
The method for producing a ferroelectric thin film according to claim 1, wherein the ferroelectric thin film has a bismuth layered structure.
【請求項6】 前記ビスマス層状構造を有する強誘電体
薄膜は、Mn、La、CeおよびDyからなる群から選
択された少なくとも1つの元素を少量含有する、請求項
5に記載の強誘電体薄膜の製造方法。
6. The ferroelectric thin film according to claim 5, wherein the ferroelectric thin film having a bismuth layered structure contains a small amount of at least one element selected from the group consisting of Mn, La, Ce, and Dy. Manufacturing method.
【請求項7】 少なくとも表面が球状結晶構造を有する
下部電極と、 前記下部電極の前記表面上に形成された容量絶縁膜とを
備え、 前記容量絶縁膜は、一分子中に2以上の金属原子を含む
有機金属化合物を含有する前駆体溶液を前記下部電極の
前記表面上に付与して焼成することによって得られるラ
ンダム配向の層状構造を有する強誘電体薄膜から構成さ
れている、強誘電体キャパシタ。
7. A lower electrode having at least a surface having a spherical crystal structure, and a capacitor insulating film formed on the surface of the lower electrode, wherein the capacitor insulating film has two or more metal atoms in one molecule. A ferroelectric thin film having a layered structure of random orientation obtained by applying a precursor solution containing an organometallic compound containing on the surface of the lower electrode and baking the precursor solution, .
【請求項8】 少なくとも表面が球状結晶構造を有する
下部電極と、 前記下部電極の前記表面上に形成された容量絶縁膜とを
備え、 前記容量絶縁膜は、前記下部電極の温度が700℃以下
の状態で形成され、且つランダム配向の層状構造を有す
る強誘電体薄膜から構成されている、強誘電体キャパシ
タ。
8. A lower electrode having at least a surface having a spherical crystal structure, and a capacitance insulating film formed on the surface of the lower electrode, wherein the temperature of the lower electrode is 700 ° C. or less. And a ferroelectric thin film formed of a ferroelectric thin film having a layered structure of random orientation.
【請求項9】 半導体集積回路が形成された基板と、 前記基板上に形成された強誘電体キャパシタとを備えた
強誘電体メモリであって、 前記強誘電体キャパシタは、 少なくとも表面が球状結晶構造を有する下部電極と、 前記下部電極の前記表面上に形成され、且つランダム配
向の層状構造を有する強誘電体薄膜から構成された容量
絶縁膜とを有しており、 前記強誘電体キャパシタは、スタック型の構造を有して
いる、強誘電体メモリ。
9. A ferroelectric memory comprising: a substrate on which a semiconductor integrated circuit is formed; and a ferroelectric capacitor formed on the substrate, wherein the ferroelectric capacitor has at least a spherical crystal surface. A lower electrode having a structure, and a capacitor insulating film formed on the surface of the lower electrode and formed of a ferroelectric thin film having a layer structure of random orientation, wherein the ferroelectric capacitor is A ferroelectric memory having a stack type structure.
【請求項10】 少なくとも表面が球状結晶構造を有す
る導電層の前記表面上に、ランダム配向の層状構造を有
する強誘電体薄膜を形成する工程を包含する、強誘電体
メモリの製造方法。
10. A method for manufacturing a ferroelectric memory, comprising a step of forming a ferroelectric thin film having a layer structure with random orientation on the surface of a conductive layer having at least a surface having a spherical crystal structure.
JP2000218419A 1999-08-18 2000-07-19 Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method Expired - Fee Related JP3606791B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000218419A JP3606791B2 (en) 1999-08-18 2000-07-19 Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP23111199 1999-08-18
JP11-231111 1999-08-18
JP2000218419A JP3606791B2 (en) 1999-08-18 2000-07-19 Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method

Publications (2)

Publication Number Publication Date
JP2001127266A true JP2001127266A (en) 2001-05-11
JP3606791B2 JP3606791B2 (en) 2005-01-05

Family

ID=26529694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000218419A Expired - Fee Related JP3606791B2 (en) 1999-08-18 2000-07-19 Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method

Country Status (1)

Country Link
JP (1) JP3606791B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220156A (en) * 2014-05-20 2015-12-07 日本特殊陶業株式会社 Micro heater and gas sensor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015220156A (en) * 2014-05-20 2015-12-07 日本特殊陶業株式会社 Micro heater and gas sensor

Also Published As

Publication number Publication date
JP3606791B2 (en) 2005-01-05

Similar Documents

Publication Publication Date Title
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
JP3258899B2 (en) Ferroelectric thin film element, semiconductor device using the same, and method of manufacturing ferroelectric thin film element
US5965942A (en) Semiconductor memory device with amorphous diffusion barrier between capacitor and plug
JP4578774B2 (en) Method for manufacturing ferroelectric capacitor
EP0747937A2 (en) Ferroelectric thin film coated substrate, producing method thereof and capacitor structure element using thereof
EP1039525A1 (en) Dielectric element and manufacturing method therefor
US6285048B1 (en) Barium strontium titanate integrated circuit capacitors and process for making the same
KR19990013720A (en) Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor
JPH08306231A (en) Substrate covered with thin film of ferroelectric substance, its manufacture, and nonvolatile memory constructed the substrate
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
JP4164701B2 (en) Ferroelectric capacitor, ferroelectric capacitor manufacturing method, ferroelectric memory, and ferroelectric memory manufacturing method
JPH1056145A (en) Method for manufacturing semiconductor integrated circuit device
JPH10173140A (en) Manufacture of ferroelectric capacitor and manufacture of ferroelectric memory device
JPH09129827A (en) Ferroelectric capacitor
KR100676594B1 (en) Method of making ferroelectric thin film, ferroelectric capacitor, ferroelectric memory cell and method for fabricating ferroelectric memory
JP2001326337A (en) Method for manufacturing dielectric film, method for manufacturing capacitor and method for manufacturing semiconductor device
JP2001085642A (en) Semiconductor device and fabrication method thereof
JP3294214B2 (en) Thin film capacitors
JP3606791B2 (en) Ferroelectric thin film manufacturing method, ferroelectric capacitor, ferroelectric memory cell, and ferroelectric memory manufacturing method
JP2005216951A (en) Stratified anti-ferroelectric, capacitor and memory and manufacturing methods for these
JP3127086B2 (en) Semiconductor memory device
JPH10223847A (en) Manufacture of ferroelectric thin film element, ferroelectric thin film element and ferroelectric memory device
KR100490174B1 (en) PRO conductive interfacial layer for improvement of ferroelectric properties of PZT thin films for use memory capacity and preparing method thereof
JP2001072417A (en) Dielectric film, capacitor provided with the film and random access memory provided with the capacitor
JP3720270B2 (en) Method for producing oxide crystalline film

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040827

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040928

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20041005

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3606791

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071015

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081015

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091015

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101015

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111015

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121015

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131015

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees