JP3720270B2 - Method for producing oxide crystalline film - Google Patents

Method for producing oxide crystalline film Download PDF

Info

Publication number
JP3720270B2
JP3720270B2 JP2001058195A JP2001058195A JP3720270B2 JP 3720270 B2 JP3720270 B2 JP 3720270B2 JP 2001058195 A JP2001058195 A JP 2001058195A JP 2001058195 A JP2001058195 A JP 2001058195A JP 3720270 B2 JP3720270 B2 JP 3720270B2
Authority
JP
Japan
Prior art keywords
film
oxide crystalline
thickness
oxide
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001058195A
Other languages
Japanese (ja)
Other versions
JP2002261250A (en
Inventor
竜太 飯島
昌也 長田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2001058195A priority Critical patent/JP3720270B2/en
Publication of JP2002261250A publication Critical patent/JP2002261250A/en
Application granted granted Critical
Publication of JP3720270B2 publication Critical patent/JP3720270B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、酸化物結晶質膜の製造方法に関する。
【0002】
【従来の技術】
強誘電体薄膜は、自発分極、高誘電率、電気光学効果、圧電効果、及び焦電効果等の多くの機能をもつことから、広範なデバイス開発に応用されている。例えば、その焦電性を利用して赤外線リニアアレイセンサに、また、その圧電性を利用して超音波センサに、その電気光学効果を利用して導波路型光変調器に、その高誘電性を利用してDRAM(ダイナミックランダムアクセスメモリ)やMMIC(モノリシックマイクロ波集積回路)用キャパシタにと、様々な方面で用いられている。
【0003】
それらの広範な応用デバイス開発の中でも、近年の薄膜形成技術の進展に伴って、半導体メモリ技術との組み合わせにより、高密度でかつ高速に動作する強誘電体不揮発性メモリ(FRAM)の開発が盛んである。強誘電体薄膜を用いた不揮発性メモリは、その高速書き込み/読み出し、低電圧動作、及び書き込み/読み出し耐性の高さ等の特性から、従来の不揮発性メモリの置き換えだけでなく、SRAM(スタティックランダムアクセスメモリ)やDRAMに対する置き換えも可能なメモリとして、実用化に向けて研究開発が盛んに行われている。
【0004】
このようなデバイス開発には、残留分極(Pr)が大きくかつ抗電場(Ec)が小さく、低リーク電流であり、分極反転の繰り返し耐性の大きな材料が必要である。また、薄膜作製にあたっては、スループット向上のために、成膜時間が短いことが好ましい。
【0005】
従来、これらの用途に用いられる強誘電体材料としては、PZT(チタン酸ジルコン酸鉛、Pb(TixZr1-x)O3)に代表されるペロブスカイト構造の酸化物材料が主流であった。ところが、PZTのように鉛をその構成元素として含む材料は、鉛やその酸化物の蒸気圧が高いため、成膜時に鉛が蒸発してしまい膜中に欠陥を発生させたり、ひどい場合にはピンホールを形成してしまった。この結果、リーク電流が増大したり、更に分極反転を繰り返すと、自発分極の大きさが減少する疲労現象が起こるなどの欠点があった。
【0006】
特に、疲労現象に関しては、強誘電体不揮発性メモリによるFRAM(強誘電性ランダムアクセスメモリ)に対する置き換えを考えると、1015回の分極反転後も特性の変化がないことを保証しなければならないため、疲労のない強誘電体薄膜の開発が望まれていた。
【0007】
一方、近年、FRAM用強誘電体材料として、ビスマス層状構造化合物材料の研究開発が行われている。ビスマス層状構造化合物材料は、1959年に、Smolenskiiらによって発見され、(G. A. Smolenskii, V.A. Isupov and A. I. Agranovskaya, Soviet Phys. Solid State, 1,149(1959))、その後、Subbaraoにより詳細な検討がなされた(E. C. Subbarao,J. Phys.Chem.Solids, 23,665(1962))。
【0008】
最近、国際公開番号WO93/10542、特表平7―502149号公報において、CarlosA.Paz de Araujoらは、このビスマス層状構造化合物薄膜が強誘電体及び高誘電体集積回路への応用に適していることを発見し、特に1012回以上の分極反転後も特性に変化が見られないという優れた疲労特性を報告している。
【0009】
上記ビスマス層状構造化合物は、以下の化学式
Bi2m-1m3m+3
A:Na,K,Pb,Ca,Sr,Ba,Biの中から選択したもの
B:Fe,Ti,Nb,Ta,W,Moの中から選択したもの
m:自然数
で示される。そして、上記ビスマス層状構造化合物の結晶構造は、(Bi22)2+層と(Am-1m3m+1)2−層とが交互に積み重なったような構造である。すなわち、その結晶構造の基本は、(m−1)個のABO3から成るペロブスカイト格子が連なった層状ペロブスカイト層の上下を(Bi22)2+層が挟み込んだ構造を成すものである。なお、ここで、A及びBとして、選択されるものは単一とは限らない。
【0010】
そして、このようなビスマス層状構造化合物材料の代表的なものとして、SrBi2(TaxNb1-x29(x=0〜1)がある。このSrBi2(TaxNb1-x29(x=0〜1)膜の成膜方法には、真空蒸着法、スパッタリング法、レーザーアブレーション法等の物理的方法や、有機金属化合物を出発原料とし、これらを熱分解酸化して酸化物強誘電体を得るゾルゲル法またはMOD(Metal Organic Decomposition)法、MOCVD(有機金属気相成長法:Metal Organic Chemical Vapor Deposition)法等の化学的方法が用いられている。
【0011】
上記成膜方法の中で、スパッタリング法は様々な材料において量産実績のある成膜法であり、大面積成膜が可能であること、再現性も高いことから、様々な研究機関で開発されている。また、上記MOCVD法は、段差被覆性に優れ、また低温成膜の可能性もあるので、特にFRAMの高集積化を図る場合には有望であり、最近研究開発が盛んになってきている。一方、上記ゾルゲル法またはMOD法等の化学溶液堆積法は、原子レベルの均質な混合が可能な原材料溶液を用いることが可能なので、組成制御が容易で再現性に優れること、特別な真空装置が必要なく常圧で大面積の成膜が可能であること、工業的に低コストである等の利点から広く利用されている。特に、上記SrBi2(TaxNb1-x29(x=0〜1)膜の好適な成膜方法として、MOD法が用いられている。
【0012】
従来、MOD法を用いる強誘電体薄膜の製造方法としては、例えば、特許公報第2658878号で説明されているものがある。この特許公報第2658878号の強誘電体薄膜の製造方法では、下記の(1)〜(3)のような工程を行うことにより、強誘電体薄膜または誘電体薄膜を製造している。
【0013】
(1)成膜工程
有機金属塩を原料とした溶液をスピンコート法で基板上に塗布成膜する。
【0014】
(2)第1熱処理工程
溶媒や(1)の工程において反応生成したアルコールや残留水分を膜中より離脱させるために、250℃で10分間、加熱・乾燥し、非晶質膜を形成する。
【0015】
(3)第2熱処理工程
膜中の有機物成分を熱分解除去し、結晶化するために600〜850℃の高温で10分間程度、熱処理する。
【0016】
上述の(1)〜(3)の工程を繰り返すことで、所望の膜厚を得ている。
【0017】
上記特許公報第2658878号の強誘電体薄膜の製造方法においては、(2)の乾燥後の膜厚を20〜80nmにすることで、クラックがない、(105)軸に結晶配向したエピタキシャルな膜が得られると述べられている。また、その実施例においては(2)の工程で得られる乾燥後の膜厚を約30nmとして、(1)〜(3)の工程を6回繰り返すことで全体膜厚約200nmの高配向したSrBi2(TaxNb1-x29(x=0〜1)膜を得ている。
【0018】
また、上記スパッタリング法、MOCVD法においても、気相成長時に結晶化させず、非晶質膜を酸素雰囲気の熱処理により、結晶化する方法が広く行われている。とくに、化学溶液堆積法においては良質な結晶質膜を得るために結晶化前の1層ごとの膜厚を薄くする強誘電体薄膜の製造方法が、第60回応用物理学会学術講演会における講演予稿集の454頁の講演番号3p−A―1に提案されている。
【0019】
次に、強誘電体薄膜素子のリーク電流特性について説明する。強誘電体薄膜素子から構成される強誘電体メモリには、電源OFFのときに特有の不揮発性がある。これを、通常動作時にDRAM動作をするNVDRAM(不揮発性ダイナミックランダムアクセスメモリ)などに応用した場合、リーク電流が多いと、リフレッシュ時間が短くなってしまう。このとき、蓄積電荷量または残留分極を良好な値に保持したまま、リーク電流を何桁も小さくできれば、DRAM動作時のリフレッシュ時間を長くとることができ、素子特性を大幅に改善できる。また、上記リーク電流が多くなると、強誘電体薄膜にかかる電界が小さくなってしまい、分極反転が十分に起こらない。
【0020】
【発明が解決しようとする課題】
ところで、上記ビスマス層状構造を有する強誘電体薄膜は結晶構造が複雑で結晶粒成長速度の異方性が強いため、大きな結晶粒が成長しやすく、良好なモフォロジーを得ることが困難である。そのため、特許公報第2658878号の強誘電体薄膜の製造方法、および、第60回応用物理学会学術講演会の強誘電体薄膜の製造方法では、以下のような問題が生じる。
【0021】
特許公報第2658878号の強誘電体薄膜の製造方法において、(1)での膜厚を80nm程度にし、(1)から(3)の工程を2回繰り返し、厚さ160nmのSrBi2Ta29膜を作成して、そのSrBi2Ta29膜をSEM(走査型電子顕微鏡)で観察した。その結果、上記SrBi2Ta29膜では、膜厚方向に2層の粒界が並び、断面形状も粗いものであることが分った。また、上記SrBi2Ta29膜の分極特性・リーク電流特性が低いという問題がある。
【0022】
また、第60回応用物理学会学術講演会の強誘電体薄膜の製造方法において、講演予稿集454頁の講演番号3p−A−1に提案されているように(1)での膜厚を20nm程度と薄くし、(1)から(3)の工程を8回繰り返し、厚さ160nmのSrBi2Ta29膜を作成した。このSrBi2Ta29膜は、膜厚方向に柱状構造を有するが、表面形状において粒径が80〜400nmを示す不均一な膜で、かつ、凹凸の激しい膜になるため、リーク電流特性が低いという問題がある。
【0023】
本発明は、上記問題を解決するべくなされたものであり、その目的は、分極特性及びリーク電流特性を向上させることができる酸化物結晶質膜の製造方法を提供することにある。
【0024】
【課題を解決するための手段】
上述の問題に対して、本発明者は次のように考察した。
【0025】
(a)1層毎の膜を厚くした場合、膜厚方向で、膜の至る所から初期核が発生して、下の結晶粒をそのまま引きずるような柱状構造に成長することが困難であると考えられる。つまり、膜厚方向で複数の結晶粒が積み重なるため、粒界の存在が分極特性に悪影響を及ぼしていると考えられる。
【0026】
(b)また、1層毎の膜厚を薄くした場合、単位面積当りの初期核発生率は滅少し、その結果、結晶粒は柱状に成長するものの、結晶粒径は大きいものが多数存在し、且つ不均一なものになると考えられる。
【0027】
(c)強誘電体薄膜のリーク電流特性は、それ自身の形状に強く影響される。例えば、膜厚に落差があるとその薄い部分に強い電界強度がかかり、絶縁破壊が起きやすく、リーク・パスに成りやすい。
【0028】
【0029】
【0030】
上記考察に基づき、本発明の酸化物結晶質膜の製造方法は、
基板上に非晶質膜を形成する工程と、上記非晶質膜を結晶化させる熱処理を行って酸化物結晶質膜を形成する工程とを備えた酸化物結晶質膜の製造方法において、
上記非晶質膜を少なくとも2層積層した後、650℃以下の熱処理を行って1層の酸化物結晶質膜を形成し、
上記1層の酸化物結晶質膜上に、非晶質膜を少なくとも1層積層した後、この積層した非晶質膜に650℃以下の熱処理を行って少なくとも1層の酸化物結晶質膜を形成し、
複数層の上記酸化物結晶質膜のうち上記基板に最も近い上記酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くし、
上記複数層の酸化物結晶質膜を合わせた膜厚を100nm以下にすることを特徴としている。
【0031】
上記構成の酸化物結晶質膜の製造方法によれば、上記非晶質膜を少なくとも2層積層した後、熱処理を行って1層の酸化物結晶質膜を形成する。そして、上記1層の酸化物結晶質膜上に、少なくとも1層の酸化物結晶質膜を形成する。このとき、上記複数の上記酸化物結晶質膜のうち基板に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くすることにより、熱処理の温度が低くても、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られる。したがって、上記酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【0032】
また、上記非晶質膜が少なくとも2層積層した状態で最初の熱処理を行うので、非晶質膜を1層毎に熱処理するよりも、熱処理の時間を短縮することができる。
【0033】
一実施形態の酸化物結晶質膜の製造方法は、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜である。
【0034】
上記一実施形態の酸化物結晶質膜の製造方法によれば、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であるから、良好なリーク電流特性を得ることができる。
【0035】
【0036】
【0037】
【0038】
【0039】
【発明の実施の形態】
以下、本発明の酸化物結晶質膜の製造方法を図示の実施の形態により詳細に説明する。
【0040】
(参考例)
図1は本発明の参考例の半導体装置の要部の模式断面図である。上記半導体装置は、図1に示すように、シリコン単結晶基板1上に順次積層された下部電極4、SrBi2Ta29強誘電体薄膜5及び上部電極6かなる強誘電体キャパシタを有している。上記強誘電体薄膜5は、複数層の酸化物結晶質膜で構成されていて、ビスマス層状ペロブスカイト構造を有している。また、上記シリコン単結晶基板1と下部電極4との間には、膜厚200nmのシリコン酸化膜2と、このシリコン酸化膜2上に形成された膜厚20nm程度の酸化チタン膜3とを形成している。上記酸化チタン膜3は、熱酸化膜2と下部電極4との接着層として働く。また、上記下部電極4および上部電極6はPtからなっている。なお、上記下部電極4の膜厚は200nmである。
【0041】
上記強誘電体薄膜5の形成には、強誘電体材料の前駆体原料溶液を用いる成膜工程を含むMOD法を用いる。このMOD法の前駆体原料溶液の合成では出発原料として、タンタルエトキシド(Ta(OC255)、ビスマス2エチルヘキサネート(Bi(C715COO)2)及びストロンチウム2エチルヘキサネート(Sr(C715COO)2)を使用する。
【0042】
以下、上記強誘電体薄膜5の形成に用いる前駆体原料溶液の合成について説明する。
【0043】
まず、秤量したタンタルエトキシドを2―エチルヘキサネート中に溶解させ、タンタルエトキシドと2―エチルヘキサネートの反応を促進させるため、100℃から最高温度120℃まで加熱しながら攪拌し、30分間反応させる。その後、120℃で生成したエタノールと水分を除去した溶液に、20ml〜30mlのキシレンに溶解させたストロンチウム2−エチルヘキサネートを加え、125℃から最高温度140℃で30分間加熱攪拌する。その後、加熱撹拌が終了した溶液に、10mlのキシレンに溶解させたビスマス2―エチルヘキサネートを加え、130℃から最高温度150℃で10時間加熱攪拌する。
【0044】
次に、10時間の加熱撹拌後の溶液から、低分子量のアルコールと、水と、溶媒として使用したキシレンとを除去するために、130℃〜150℃の温度で5時間蒸留する。そして、溶液からダストを除去するために、0.45μm径のフィルタで溶液を濾過する。その後、溶液のSrBi2Ta29の濃度を0.1mol/lに調整し、これを前駆体原料溶液とする。なお、上記の過程で、ストロンチウム:ビスマス:タンタルの比率が8:22:20となるように調整する。また、これらの原料は上記のものに限定されるものではなく、溶媒は上記出発原料が十分溶解するものであればよい。
【0045】
以下、このように合成された前駆体原料溶液を用いた、一般的な化学溶液堆積法による膜形成方法を説明する。
【0046】
まず、図2に示すように、ステップS21で、シリコン熱酸化膜、酸化チタン膜及び下部電極が順次積層されたシリコン単結晶基板上に、強誘電体薄膜の前駆体原料溶液をスピンコート法により塗布して、塗付膜を形成する。
【0047】
次に、ステップS22で、上記塗付膜中の炭素を除去するために、結晶化温度(600℃程度)未満に設定されたホットプレート(HP)上で塗付膜を熱処理することにより、塗付膜を乾燥させて、非晶質膜を形成する(第1熱処理工程)。
【0048】
そして、ステップS23で、RTA(Rapid Thermal Annealing)法を用いて非晶質膜の結晶化焼成を行う。具体的には、酸素雰囲気中で結晶化温度(600℃程度)以上の熱処理を非晶質膜に施すことにより、非晶質膜を結晶化させて、酸化物結晶質膜を形成する(第2熱処理工程)。
【0049】
その後、ステップS21〜S23を所望の膜厚になるまで複数回繰り返す。
【0050】
以下、本発明による製膜法の予備実験として、ステップS21におけるスピン速度を変化させることにより、塗付膜の膜厚を変えることを試みる。その方法で、上記前駆体原料溶液を用い、ステップS21〜S23を行って、1層の酸化物結晶質膜を形成した。このとき、ステップS22の熱処理は150℃の熱処理と400℃の熱処理との2回に分けて行っており、ステップS23の熱処理温度は800℃である。そうして得られた酸化物結晶質膜の表面形状を走査型電子顕微鏡で観察して、2.5×2.0μmの範囲で最大から5番目までの粒径を測定する。このような測定を酸化物結晶質膜の表面の2箇所で行って、その平均した粒径と、酸化物結晶質膜の膜厚との関係を図3のグラフに示している。図3のグラフから、酸化物結晶質膜の膜厚の増加に伴って結晶粒径が滅少しているのが分る。特に、上記膜厚35nm以上で粒径が300nm以下と比較的緻密な粒構造となると言える。つまり、小粒径の膜を得るためには酸化物結晶質膜1層の膜厚は厚いほうが良いことが分かる。これは、膜厚の増加と共に結晶核発生密度が高くなることが示唆される。しかしながら、例えば、50nmの酸化物結晶質膜を複数積層して、150nm程度の膜厚にした試料の形状はポーラスであり、電気特性も良好な値を得ることができなかった。これは、積層する膜厚が厚いため、積まれる膜中で結晶核が発生し、結果得られる膜が柱状構造の緻密な結晶粒になりにくいからであると考えられる。
【0051】
そこで、例えば4層の酸化物結晶質膜で膜厚150nmの強誘電体薄膜5を構成する場合、4層のうちの1層目の膜厚を60nmにすると共に、その1層目より上方に位置する2〜4層目の膜厚を30nmにする。すなわち、上記4層の酸化物結晶質膜のうちシリコン単結晶基板1に最も近い酸化物結晶質膜の膜厚を60nmにすると共に、その60nmの酸化物結晶質膜以外の酸化物結晶質膜の膜厚を30nmにする。このように構成された強誘電体薄膜を走査型電子顕微鏡で観察すると、最大で200nm程度、平均して100nm以下の結晶粒径で旦つ柱状晶を示す緻密な膜構造であることがわかる。
【0052】
このように、上記4層の酸化物結晶質膜のうちシリコン単結晶基板1に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くすることにより、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られるから、酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【0053】
そして、SrBi2Ta29からなる強誘電体薄膜5上に、例えばスパッタ法により堆積させてPtを所望の形状にパターニングして上部電極6を形成すると、キャパシタ構造が得られる。
【0054】
また、上記上部電極6を形成した後、酸素雰囲気中、800℃で10分間の熱処理を行っている。これは、強誘電体と電極との界面を安定化させるためである。
【0055】
また、上記下部電極4、強誘電体薄膜5及び上部電極6で構成された強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタに印加する印加電圧との関係を示すグラフを図4に示す。図4のグラフから、印加電圧5Vで10-8A/cm2台の良好なリーク電流特性を得ていることが分かる。
【0056】
次に、ソーヤタワー法により、本発明による強誘電体薄膜5の特性を評価すると、図5に示すようなヒステリシス曲線を得た。上記強誘電体薄膜5において、5Vの残留分極2Prが23μC/cm2以上で、2Ecは100kV/cm以下である。
【0057】
上記参考例では、化学堆積法の一種であるMOD法を用いて説明したが、本発明はこれに限定されるものではない。上記MOD法と同じ化学溶液堆積法であるゾルゲル法はもちろん、MOCVD法、スパッタリング法などで非晶質膜を形成してもよい。また、上記非晶質膜を結晶化するための熱処理も本実施形態に限定されるものではない。
【0058】
また、ステップS21でスピンコート法を用いていたが、ステップS21のスピンコート法は本発明を限定するものではなく、例えばディップコート法、LSMCD法(電着霧化法)等、溶液の膜厚制御が可能で、基板上に塗布できる方法であればよい。
【0059】
また、ステップS22のホットプレートによる熱処理は一回の工程である必要はなく、例えば150℃、400℃と2回、もしくはそれ以上に分けて、有機溶媒の離脱と有機金属の熱分解を別に行ったほうが好ましい。また、上記ホットプレートの代わりに例えば電気炉等を用いて、結晶化温度未満の温度でゆっくり加熱してよい。
【0060】
また、ステップS23のRTA法は大気中で行ってもよい。さらに、ステップS23ではRTA法以外の方法を使用してもよい。例えば電気炉等で、結晶化のための熱処理を行ってもよい。
【0061】
また、上記強誘電体薄膜5を構成する酸化物結晶質膜の数は、複数であればよい。
【0062】
また、上記強誘電体薄膜5はSrBi2Ta29であったが、SrBi2(TaxNb1-x29(x=0〜1)であってもよい。
【0063】
また、基板としてシリコン単結晶基板を用いていたが、本発明はこれに限定されない。
【0064】
(実施の形態)
実施の形態では、本発明の酸化物結晶質膜の製造方法を、膜厚100nm以下、熱処理温度650℃以下の低温プロセスに用いた例を説明する。
【0065】
まず、熱処理温度を650℃以下に低減する必要性を簡単に述べる。650℃を越える高温の熱処理は、比較的集積度の低い平面型構造の強誘電体キャパシタではそれほど問題にならないものの、強電体メモリを高集積化するために不可欠なスタック型構造においては、下部電極とのコンタクトに用いるポリシリコンプラグや、Pt下部電極,プラグ間の拡散を防止するTiNまたはTaSiN等のバリアメタルが高温プロセスで酸化してしまう。
【0066】
このようなポリシリコンプラグやバリアメタルの酸化が起こると、プラグと下部電極間が導通しなくなったり、バリアメタルが膨張を起こして剥離してしまうという問題が生じるため、熱処理温度はなるべく低い方が好ましく、650℃以下での強誘電体薄膜低温形成技術の確立が望まれている。
【0067】
また、100nm以下の強誘電体薄膜はコンマ数ミクロンルールにおける立体キャパシタの形成において必須のものである。
【0068】
以下、膜厚100nm以下、熱処理温度650℃以下の低温プロセスについて説明する。なお、ここでも、参考例で説明した前駆体溶液を使用する。
【0069】
図2のステップS22の第1熱処理工程を150℃と400℃で2回に分けて行い、ステップS23の第2熱処理工程の温度は650℃に設定することにより、膜厚30nm、60nmの酸化物結晶質膜を形成する。図6に、膜厚30nmの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真を示し、図7に、膜厚60nmの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真を示す。なお、図6,7の原本となる写真を物件提出書にて提出している。図6,図7より明らかなように、膜厚30nmの酸化物結晶質膜よりも膜厚60nmの酸化物結晶質膜における結晶成長の方が進行している。これは、膜厚の増加により結晶核発生密度が高くなった結果によると示唆される。しかしながら、例えば、50nmの酸化物結晶質膜を複数積層して、100nm程度の膜厚にした試料の形状はポーラスであり、電気特性も良好な値を得ることができなかった。これは、積層する膜厚が厚いため、積まれる膜中で結晶核が発生し、結果得られる膜が柱状構造の緻密な結晶粒になりにくいからであると考えられる。
【0070】
ここで、参考例と同様に、複数層の酸化物結晶質膜のうちシリコン単結晶基板1に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くしてみた。しかし、そのようにして得られた強誘電体薄膜の膜質はリーク電流が高く、広がったようなヒステリシス曲線となった。これは、ステップS23の第2熱処理工程の温度が650℃と参考例よりも150℃も低いため、シリコン単結晶に最も近い酸化物結晶質膜である厚い初期層の膜中の炭素の脱離が充分に行われなかったものと思われる。
【0071】
そこで、最初の結晶化焼成膜を厚くして、次積層以降を薄くすることによって、小粒径で柱状構造の結晶質膜を短時間で得る方法を用いる。
【0072】
具体的には、図8に示すように、ステップS82で形成する非晶質膜の膜厚を24nmに設定し、ステップS81,S82を行って1層目の非晶質膜を形成した後、ステップS81に戻る。その後、ステップS81〜S83を行って1層目の酸化物結晶質膜を得る。そして、再びステップS81に戻り、ステップS81〜S83を2回繰り返して、最終的に96nm程度の強誘電体薄膜を得る。すなわち、上記非晶質膜が2層積層した後、熱処理(第2熱処理)を行って1層の膜厚48nmの酸化物結晶質膜を形成した後、その膜厚48nmの酸化物結晶質膜上に、24nmの酸化物結晶質膜を2層形成している。
【0073】
このようにして得られた複数の酸化物結晶質膜からなる強誘電体薄膜を走査型電子顕微鏡で観察した結果、最大で150nm程度、平均して100nm以下の結晶粒径を持つ緻密な膜構造であることが確認された。
【0074】
そして、上記強誘電体薄膜上に上部電極としてPtをスパッタ法により堆積させて、キャパシタ構造を形成する。その後、酸素雰囲気中、650℃で30分間の熱処理を行って、強誘電薄膜と電極との界面を安定化させる。
【0075】
上記強誘電体薄膜を用いた強誘電体キャパシタのリーク電流の電流密度を測定した結果を図9に示す。図9より、印加電圧5Vで10-7A/cm2台の良好なリーク電流特性が得られていることが分かる。
【0076】
次に、上記強誘電体キャパシタの強誘電特性を評価したところ、図10に示すようなヒステリシス曲線を得た。また、図10において、比較例の強誘電体キャパシタの強誘電体薄膜の膜厚も96nm程度であり、その強誘電体薄膜を構成する複数の酸化物結晶質膜の夫々は非晶質膜を1層毎に熱処理して得られたものであり、各酸化物結晶質膜の膜厚は24nmである。したがって、上記比較例は、本実施例と比べると結晶化熱履歴が1層分長いことになる。
【0077】
図10で本実施例と比較例とを比べると、3Vの残留分極2Prは本実施例が15μC/cm2以上、比較例が12.5μC/cm2以上であって、坑電界2Ecは本発明例,比較例のどちらも120kV/cm以下であった。この結果は本実施例において、結晶化が短時間化されていることを示している。
【0078】
このように、上記非晶質膜が2層積層した状態で、結晶化のための最初の熱処理を行うことにより、非晶質膜1層分の焼成時間を短縮することができる。
【0079】
次に、本実施形態により形成された強誘電体薄膜を、図11に示すような半導体装置であるキャパシタ型不揮発メモリに応用した場合について説明する。
【0080】
まず、キャパシタ型不揮発メモリの製造方法を図11を用いて以下に説明する。
【0081】
図11に示すように、基板100を用いて、スイッチング用トランジスタを公知のMOSFET形成工程により形成し、層間絶縁膜で覆った後、不純物拡散領域8に対応する部分のみ公知のフォトリソグラフィ法とドライエッチング法を用いてコンタクトホール9を形成し、不純物を拡散したポリシリコンを埋め込んだ後、公知のCMP(Chemical Mechanical Polishing)法により表面を平坦化して、層間絶縁膜10及びポリシリコンプラグ11を形成する。
【0082】
次に、TaSiNバリアメタル層12の材料であるTaSiNを公知のスパッタ法により200nm堆積させた後、Ir膜13の材料であるIrを公知のスパッタ法により200nm堆積させる。そして、そのIr膜上に、本実施形態の製造方法で形成した強誘電体薄膜としてのSrBi2Ta29膜を形成する。次に、上記SrBi2Ta29膜上にIrを100nm積層させ、公知のフォトリソグラフィ法とドライエッチング法を用いて、SrBi2Ta29膜上のIr膜を1.7μm角の大きさに加工して上部電極15を形成する。その後、リーク電流の抑制及び酸素欠損の補充による強誘電特性の安定化を目的とした、常圧酸素雰囲気中における基板温度650℃、30分間の熱処理を行う。そして、SrBi2Ta29膜、200nmのIr膜及び200nmのTaSiN膜を公知のフォトリソグラフィ法とドライエッチング法を用いて2.0μm角の大きさに加工することにより、SrBi2Ta29膜14、Ir膜13及びTaSiNバリアメタル層12を形成する。このTaSiNバリアメタル層12とIr膜13とで多層下部電極を構成することになる。なお、上記ドライエッチングにはECRエッチャーを用い、使用ガスはSrBi2Ta29膜14に対してはArとCl2とCF4との混合ガス、Ir膜13に対してはC26とCHF3とCl2との混合ガス、TaSiNバリアメタル層12に対してはCl2とした。
【0083】
次に、膜厚30nmのTiO2膜を公知のスパッタ法を用いて堆積し、続いて、層間絶縁膜として膜厚150nmのシリコン酸化膜を公知のCVD法にて堆積し、その後、上部電極15の上部に公知のフォトリソグラフィ法とドライエッチング法を用いて、1.2μm角のコンタクトホールを形成する。これにより、TiO2バリア絶縁膜16とシリコン酸化膜17が完成する。
【0084】
そして、膜厚400nmのAl膜を形成し、公知のフォトリソグラフィ法とドライエッチング法とを用いてAl膜を加工してプレート線18とした後、常圧窒素雰囲気中で、400℃で30分間の熱処理を行い電極界面を安定化させる。その後、CVD法を用いて層間絶縁膜19の材料を積層し、それを公知の平坦化技術により平坦化することにより、層間絶縁膜19を形成する。また、上記層間絶縁膜19には、公知のフォトリソグラフィ法とドライエッチング法とを用いてスイッチング用トランジスタのもう一方の不純物拡散層28へのコンタクトホール20が形成されている。そして、公知のAl配線技術を用いてビット線21を形成している。なお、22はスイッチング用トランジスタのゲート電極である。
【0085】
このようにして作製したキャパシタ型不揮発メモリの不揮発性半導体記憶素子の強誘電特性を測定したところ、印加電圧±3Vで、2Pr=13μC/cm2、2Ec=120kV/cmという値が得られており、強誘電体キャパシタとして十分な動作が確認された。次に、不揮発性半導体記憶素子のリーク電流密度を測定した。印加電流+3Vでのリーク電流密度は、2×10-7A/cm2であり、また、印加電圧10Vでも絶縁破壊が起こっていないため、強誘電体キャパシタとして十分な特性が確認された。
【0086】
上記作製した強誘電体キャパシタの多層下部電極は、Ir/TaSiNとしたが、これに限らず、Ir/IrO2/Ir/TaSiN、IrO2/Ir/TaSiN、またはPt/RuO2/Ru/TaSiN、Ru/RuO2/Ru/TaSiN、RuO2/Ru/TaSiN、Pt/IrO2/Ir/tiN、Ir/IrO2/Ir/TiN、IrO2/Ir/TiN、Pt/RuO2/Ru/TiN、Ru/RuO2/Ru/TiN、RuO2/Ru/TiN、さらに、Ir/TaSiN、Ir/TiN、Ru/TaSiN、Ru/TiN等、耐熱性に優れた多層電極であれば何でもよい。
【0087】
また、上記実施の形態では、上記非晶質膜が2層積層した状態で最初の熱処理を行ったが、非晶質膜が2層以上積層した状態で最初の熱処理を行ってもよい。つまり、上記非晶質膜が少なくとも2層積層した後、熱処理を行うことにより、複数層の酸化物結晶質膜のうちシリコン単結晶基板1に最も近い酸化物結晶質膜を形成してもよい。また、上記シリコン単結晶基板1に最も近い酸化物結晶質膜上に形成する酸化物結晶質膜は少なくとも1層であればよい。
【0088】
【発明の効果】
【0089】
以上より明らかなように、本発明の酸化物結晶質膜の製造方法は、非晶質膜を少なくとも2層積層した後、熱処理を行って1層の酸化物結晶質膜を形成し、この1層の酸化物結晶質膜上に、少なくとも1層の酸化物結晶質膜を形成するときに、複数の上記酸化物結晶質膜のうち基板に最も近い酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くしているから、熱処理の温度が低くても、酸化物結晶質膜において柱状構造の緻密な結晶粒が得られて、酸化物結晶質膜の分極特性およびリーク電流特性を向上させることができる。
【0090】
また、上記非晶質膜が少なくとも2層積層した状態で熱処理を行うので、非晶質膜を1層毎に熱処理するよりも、熱処理の時間を短縮することができる。
【0091】
一実施形態の酸化物結晶質膜の製造方法によれば、上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であるから、良好なリーク電流特性を得ることができる。
【0092】
【0093】
【図面の簡単な説明】
【図1】 図1は本発明の参考例の半導体装置の要部の模式断面図である。
【図2】 図2は本発明の参考例の酸化物結晶質膜の製造方法を説明するためのフローチャートである。
【図3】 図3は上記半導体装置における強誘電体薄膜の酸化物結晶質膜の粒径と、酸化物結晶質膜の膜厚との関係示すグラフである。
【図4】 図4は上記半導体装置の強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタへの印加電圧との関係を示すグラフである。
【図5】 図5は上記強誘電体キャパシタの強誘電体薄膜のヒステリシス曲線を表わす図である。
【図6】 図6は、膜厚30nmの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真である。
【図7】 図7は、膜厚60nmの酸化物結晶質膜の表面形状の走査型電子顕微鏡写真である。
【図8】 図8は、本発明の実施の形態の酸化物結晶質膜の製造方法を説明するためのフローチャートである。
【図9】 図9は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄膜を有する強誘電体キャパシタにおけるリーク電流の電流密度と、強誘電体キャパシタへの印加電圧との関係を示すグラフである。
【図10】 図10は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄膜と比較例の強誘電体薄膜とのヒステリシス曲線を表わす図である。
【図11】 図11は、上記実施の形態の酸化物結晶質膜の製造方法で得られる強誘電体薄を有するキャパシタ型不揮発メモリの要部の模式断面図である。
【符号の説明】
1 シリコン単結晶基板
2 シリコン熱酸化膜
3 酸化チタン膜
4 下部電極
5 強誘電体薄膜
6 上部電極
[0001]
BACKGROUND OF THE INVENTION
  The present invention relates to a method for producing an oxide crystalline film.To the lawRelated.
[0002]
[Prior art]
  Ferroelectric thin films have many functions such as spontaneous polarization, high dielectric constant, electro-optic effect, piezoelectric effect, pyroelectric effect, etc., and thus are applied to a wide range of device development. For example, the pyroelectricity is used for an infrared linear array sensor, the piezoelectricity is used for an ultrasonic sensor, the electro-optic effect is used for a waveguide type optical modulator, and the high dielectric property is used. Are used in various fields, such as DRAM (dynamic random access memory) and MMIC (monolithic microwave integrated circuit) capacitors.
[0003]
  Among these developments of applied devices, the development of ferroelectric non-volatile memory (FRAM) that operates at high density and high speed in combination with semiconductor memory technology is prosperous with the progress of thin film formation technology in recent years. It is. Nonvolatile memories using ferroelectric thin films not only replace conventional nonvolatile memories but also SRAM (static random random numbers) due to their characteristics such as high-speed writing / reading, low-voltage operation, and high writing / reading resistance. As a memory that can be replaced with an access memory or a DRAM, research and development have been actively conducted for practical use.
[0004]
  For such device development, residual polarization (Pr) Large and coercive electric field (Ec) Is small, has a low leakage current, and requires a material having high resistance to repeated polarization inversion. In addition, when forming a thin film, it is preferable that the deposition time is short in order to improve throughput.
[0005]
  Conventionally, as a ferroelectric material used for these applications, PZT (lead zirconate titanate, Pb (TixZr1-x) OThreeThe mainstream is an oxide material having a perovskite structure represented by However, a material containing lead as its constituent element, such as PZT, has a high vapor pressure of lead or its oxide, so that lead evaporates during film formation, causing defects in the film, or severe cases. A pinhole has been formed. As a result, there is a drawback that a fatigue phenomenon occurs in which the magnitude of spontaneous polarization decreases when the leakage current increases or the polarization inversion is repeated.
[0006]
  In particular, regarding the fatigue phenomenon, considering the replacement of a ferroelectric random access memory (FRAM) with a ferroelectric nonvolatile memory, 1015Since it has to be ensured that there is no change in characteristics even after polarization reversal, the development of a ferroelectric thin film without fatigue has been desired.
[0007]
  On the other hand, in recent years, research and development of bismuth layered structure compound materials have been conducted as ferroelectric materials for FRAM. Bismuth layered structure compound material was discovered in 1959 by Smolenskii et al. (G. A. Smolenskii, V. A. Isupov and A. I. Agranovskaya, Soviet Phys. Solid State, 1, 149 (1959)), Subsequent studies were then made in detail by Subkarao (EC Subarao, J. Phys. Chem. Solids, 23,665 (1962)).
[0008]
  Recently, in International Publication No. WO93 / 10542, JP 7-502149, Carlos A. Paz de Araujo et al. Found that this bismuth layered structure compound thin film is suitable for application to ferroelectric and high dielectric integrated circuits.12It has reported excellent fatigue properties that the property does not change after polarization reversal more than once.
[0009]
  The bismuth layered structure compound has the following chemical formula
                        Bi2Am-1BmO3m + 3
      A: Selected from Na, K, Pb, Ca, Sr, Ba, Bi
      B: Selected from Fe, Ti, Nb, Ta, W, Mo
      m: natural number
Indicated by The crystal structure of the bismuth layered structure compound is (Bi2O2) 2+ layers and (Am-1BmO3m + 1) It is a structure in which 2-layers are alternately stacked. That is, the basis of the crystal structure is (m−1) ABOs.ThreeThe upper and lower sides of the layered perovskite layer (Bi)2O2) A structure in which 2+ layers are sandwiched. In addition, what is selected as A and B here is not necessarily single.
[0010]
  As a typical example of such a bismuth layered structure compound material, SrBi2(TaxNb1-x)2O9(X = 0 to 1). This SrBi2(TaxNb1-x)2O9(X = 0 to 1) Films can be formed by physical methods such as vacuum vapor deposition, sputtering, laser ablation, etc., or by using an organic metal compound as a starting material, which is thermally decomposed and oxidized to produce strong oxide. A chemical method such as a sol-gel method for obtaining a dielectric, MOD (Metal Organic Decomposition) method, or MOCVD (Metal Organic Chemical Vapor Deposition) method is used.
[0011]
  Among the film formation methods described above, the sputtering method is a film formation method that has a proven track record in mass production for various materials, and it has been developed by various research institutes because it enables large-area film formation and high reproducibility. Yes. Further, the MOCVD method is excellent in step coverage and has a possibility of low-temperature film formation. Therefore, the MOCVD method is promising particularly in the case of achieving high integration of FRAM, and research and development have recently become active. On the other hand, the chemical solution deposition method such as the sol-gel method or the MOD method can use a raw material solution that can be homogeneously mixed at the atomic level. Therefore, the composition control is easy and the reproducibility is excellent. It is widely used because it can form a film with a large area at normal pressure without necessity, and is industrially inexpensive. In particular, the above SrBi2(TaxNb1-x)2O9The MOD method is used as a suitable method for forming the (x = 0 to 1) film.
[0012]
  Conventionally, as a method for manufacturing a ferroelectric thin film using the MOD method, there is one described in Japanese Patent Publication No. 2658878, for example. In the method for manufacturing a ferroelectric thin film disclosed in Japanese Patent Publication No. 2658878, a ferroelectric thin film or a dielectric thin film is manufactured by performing the following steps (1) to (3).
[0013]
  (1) Film formation process
  A solution using an organic metal salt as a raw material is applied and formed on a substrate by spin coating.
[0014]
  (2) First heat treatment step
  In order to remove the solvent, the alcohol produced by the reaction in the step (1) and the residual moisture from the film, the film is heated and dried at 250 ° C. for 10 minutes to form an amorphous film.
[0015]
  (3) Second heat treatment step
  Heat treatment is performed at a high temperature of 600 to 850 ° C. for about 10 minutes in order to thermally decompose and remove the organic components in the film.
[0016]
  A desired film thickness is obtained by repeating the steps (1) to (3) described above.
[0017]
  In the manufacturing method of the ferroelectric thin film of the above-mentioned Japanese Patent Publication No. 2658878, the film thickness after drying of (2) is set to 20 to 80 nm, so that there is no crack and the (105) axis-oriented epitaxial film. Is stated to be obtained. In the embodiment, the film thickness after drying obtained in the step (2) is set to about 30 nm, and the steps (1) to (3) are repeated six times to highly align SrBi with a total film thickness of about 200 nm.2(TaxNb1-x)2O9(X = 0 to 1) A film is obtained.
[0018]
  Also in the sputtering method and the MOCVD method, there is widely used a method of crystallizing an amorphous film by heat treatment in an oxygen atmosphere without crystallizing it during vapor phase growth. In particular, in the chemical solution deposition method, a ferroelectric thin film manufacturing method in which the thickness of each layer before crystallization is reduced in order to obtain a high quality crystalline film is a lecture at the 60th JSAP Scientific Lecture. Proposal No. 3p-A-1 is proposed on page 454 of the proceedings.
[0019]
  Next, the leakage current characteristics of the ferroelectric thin film element will be described. A ferroelectric memory composed of a ferroelectric thin film element has a characteristic non-volatility when the power is turned off. When this is applied to an NVDRAM (nonvolatile dynamic random access memory) that operates as a DRAM during normal operation, if the leak current is large, the refresh time is shortened. At this time, if the leakage current can be reduced by several orders of magnitude while maintaining the accumulated charge amount or remanent polarization at a good value, the refresh time during DRAM operation can be increased, and the device characteristics can be greatly improved. Further, when the leakage current increases, the electric field applied to the ferroelectric thin film becomes small, and polarization inversion does not occur sufficiently.
[0020]
[Problems to be solved by the invention]
  By the way, the ferroelectric thin film having the bismuth layered structure has a complicated crystal structure and strong anisotropy of the crystal grain growth rate, so that large crystal grains are likely to grow and it is difficult to obtain a good morphology. Therefore, the following problems occur in the ferroelectric thin film manufacturing method disclosed in Japanese Patent Publication No. 2658878 and the ferroelectric thin film manufacturing method of the 60th Japan Society of Applied Physics.
[0021]
  In the method for manufacturing a ferroelectric thin film disclosed in Japanese Patent No. 2658878, the film thickness in (1) is set to about 80 nm, and the steps (1) to (3) are repeated twice to obtain SrBi having a thickness of 160 nm.2Ta2O9Create a film and its SrBi2Ta2O9The film was observed with SEM (scanning electron microscope). As a result, the above SrBi2Ta2O9In the film, it was found that two layers of grain boundaries are arranged in the film thickness direction and the cross-sectional shape is rough. In addition, the above SrBi2Ta2O9There is a problem that the polarization characteristics and leakage current characteristics of the film are low.
[0022]
  In addition, in the manufacturing method of the ferroelectric thin film at the 60th JSAP Scientific Lecture, the film thickness in (1) is 20 nm as proposed in the lecture number 3p-A-1 on page 454 of the lecture proceedings. The process from (1) to (3) was repeated 8 times, and SrBi with a thickness of 160 nm was made thin.2Ta2O9A membrane was created. This SrBi2Ta2O9Although the film has a columnar structure in the film thickness direction, there is a problem that the leakage current characteristic is low because the film is a non-uniform film having a particle size of 80 to 400 nm in the surface shape and becomes a film with severe irregularities.
[0023]
  The present invention has been made to solve the above problems, and its object is to produce an oxide crystalline film capable of improving polarization characteristics and leakage current characteristics.The lawIt is to provide.
[0024]
[Means for Solving the Problems]
  The present inventor considered the above problem as follows.
[0025]
  (A) When the film for each layer is thickened, it is difficult to grow into a columnar structure in which initial nuclei are generated from all over the film in the film thickness direction and the lower crystal grains are dragged as they are. Conceivable. That is, since a plurality of crystal grains are stacked in the film thickness direction, it is considered that the presence of the grain boundary has an adverse effect on the polarization characteristics.
[0026]
  (B) In addition, when the thickness of each layer is reduced, the initial nucleus generation rate per unit area is reduced, and as a result, although the crystal grains grow in a columnar shape, there are many that have a large crystal grain size. And it is thought that it becomes non-uniform.
[0027]
  (C) The leakage current characteristic of the ferroelectric thin film is strongly influenced by its own shape. For example, if there is a drop in film thickness, a strong electric field strength is applied to the thin part, dielectric breakdown is likely to occur, and a leak path is likely to occur.
[0028]
[0029]
[0030]
  Based on the above consideration, the method for producing an oxide crystalline film of the present invention is as follows.
  In a method for producing an oxide crystalline film, comprising: a step of forming an amorphous film on a substrate; and a step of performing a heat treatment for crystallizing the amorphous film to form an oxide crystalline film.
  After laminating at least two layers of the amorphous film,650 ° C or lessA heat treatment is performed to form a single oxide crystalline film,
  On the one-layer oxide crystalline film,Amorphous filmAt least one layerAfter the lamination, the laminated amorphous film is subjected to a heat treatment at 650 ° C. or lower to form at least one acid layer.Forming a crystalline crystalline film,
  The thickness of the oxide crystalline film closest to the substrate among the oxide crystalline films of a plurality of layers is made thicker than the thickness of other oxide crystalline films,
  The total thickness of the multiple oxide crystalline films is 100 nm or less.ToIt is characterized by that.
[0031]
  According to the method for manufacturing an oxide crystalline film having the above structure, at least two layers of the amorphous film are stacked, and then heat treatment is performed to form a single oxide crystalline film. Then, at least one oxide crystalline film is formed on the one oxide crystalline film. At this time, by setting the thickness of the oxide crystalline film closest to the substrate among the plurality of oxide crystalline films to be larger than the thickness of the other oxide crystalline films, the temperature of the heat treatment is lowered. However, dense crystal grains having a columnar structure can be obtained in the oxide crystalline film. Therefore, the polarization characteristics and leakage current characteristics of the oxide crystalline film can be improved.
[0032]
  In addition, since the first heat treatment is performed in a state where at least two layers of the amorphous film are stacked, the heat treatment time can be shortened as compared with the case where the amorphous film is heat treated for each layer.
[0033]
  In one embodiment of the method for producing an oxide crystalline film, the oxide crystalline film is a ferroelectric thin film having a bismuth layered perovskite structure.
[0034]
  According to the method for producing an oxide crystalline film of the one embodiment, since the oxide crystalline film is a ferroelectric thin film having a bismuth layered perovskite structure, good leakage current characteristics can be obtained.
[0035]
[0036]
[0037]
[0038]
[0039]
DETAILED DESCRIPTION OF THE INVENTION
  Hereinafter, a method for producing an oxide crystalline film of the present inventionThe lawThis will be described in detail with reference to the illustrated embodiment.
[0040]
  (Reference example)
  FIG. 1 is a schematic cross-sectional view of a main part of a semiconductor device according to a reference example of the present invention. As shown in FIG. 1, the semiconductor device includes a lower electrode 4 and SrBi sequentially stacked on a silicon single crystal substrate 1.2Ta2O9A ferroelectric capacitor including a ferroelectric thin film 5 and an upper electrode 6 is provided. The ferroelectric thin film 5 is composed of a plurality of oxide crystalline films and has a bismuth layered perovskite structure. A silicon oxide film 2 having a thickness of 200 nm and a titanium oxide film 3 having a thickness of about 20 nm formed on the silicon oxide film 2 are formed between the silicon single crystal substrate 1 and the lower electrode 4. are doing. The titanium oxide film 3 serves as an adhesive layer between the thermal oxide film 2 and the lower electrode 4. The lower electrode 4 and the upper electrode 6 are made of Pt. The film thickness of the lower electrode 4 is 200 nm.
[0041]
  For the formation of the ferroelectric thin film 5, a MOD method including a film forming process using a precursor raw material solution of a ferroelectric material is used. In the synthesis of the precursor raw material solution of this MOD method, tantalum ethoxide (Ta (OC2HFive)Five), Bismuth 2-ethylhexanate (Bi (C7H15COO)2) And strontium 2-ethylhexanate (Sr (C7H15COO)2).
[0042]
  Hereinafter, the synthesis of the precursor raw material solution used for forming the ferroelectric thin film 5 will be described.
[0043]
  First, in order to dissolve the weighed tantalum ethoxide in 2-ethyl hexanate and promote the reaction between tantalum ethoxide and 2-ethyl hexanate, the mixture was stirred while heating from 100 ° C. to the maximum temperature of 120 ° C. for 30 minutes. React. Thereafter, strontium 2-ethylhexanate dissolved in 20 ml to 30 ml of xylene is added to the ethanol and water solution removed at 120 ° C., and the mixture is heated and stirred from 125 ° C. to a maximum temperature of 140 ° C. for 30 minutes. Thereafter, bismuth 2-ethylhexanate dissolved in 10 ml of xylene is added to the solution that has been heated and stirred, and the mixture is heated and stirred at a maximum temperature of 150 ° C. from 130 ° C. for 10 hours.
[0044]
  Next, in order to remove low molecular weight alcohol, water, and xylene used as a solvent from the solution after stirring for 10 hours, distillation is performed at a temperature of 130 ° C. to 150 ° C. for 5 hours. And in order to remove dust from a solution, a solution is filtered with a 0.45 micrometer diameter filter. Then, SrBi of the solution2Ta2O9Is adjusted to 0.1 mol / l, and this is used as a precursor raw material solution. In the above process, the strontium: bismuth: tantalum ratio is adjusted to 8:22:20. Further, these raw materials are not limited to those described above, and any solvent may be used as long as the above starting materials are sufficiently dissolved.
[0045]
  Hereinafter, a film forming method by a general chemical solution deposition method using the precursor raw material solution thus synthesized will be described.
[0046]
  First, as shown in FIG. 2, in step S21, a precursor material solution of a ferroelectric thin film is spin-coated on a silicon single crystal substrate on which a silicon thermal oxide film, a titanium oxide film, and a lower electrode are sequentially stacked. Apply to form a coating film.
[0047]
  Next, in step S22, the coating film is heat-treated on a hot plate (HP) set to a temperature lower than the crystallization temperature (about 600 ° C.) in order to remove carbon in the coating film. The attached film is dried to form an amorphous film (first heat treatment step).
[0048]
  In step S23, the amorphous film is crystallized and fired using an RTA (Rapid Thermal Annealing) method. Specifically, the amorphous film is crystallized by performing heat treatment at a crystallization temperature (about 600 ° C.) or higher in an oxygen atmosphere to form an oxide crystalline film (first 2 heat treatment step).
[0049]
  Thereafter, steps S21 to S23 are repeated a plurality of times until a desired film thickness is obtained.
[0050]
  Hereinafter, as a preliminary experiment of the film forming method according to the present invention, an attempt is made to change the film thickness of the coating film by changing the spin speed in step S21. By the method, steps S21 to S23 were performed using the precursor raw material solution to form a single oxide crystalline film. At this time, the heat treatment in step S22 is performed in two steps of a heat treatment at 150 ° C. and a heat treatment at 400 ° C., and the heat treatment temperature in step S23 is 800 ° C. The surface shape of the oxide crystalline film thus obtained is observed with a scanning electron microscope, and the particle sizes from the maximum to the fifth are measured in the range of 2.5 × 2.0 μm. Such a measurement is performed at two locations on the surface of the oxide crystalline film, and the relationship between the average particle size and the film thickness of the oxide crystalline film is shown in the graph of FIG. From the graph of FIG. 3, it can be seen that the crystal grain size is reduced as the thickness of the oxide crystalline film is increased. In particular, it can be said that a relatively dense grain structure with a film thickness of 35 nm or more and a particle diameter of 300 nm or less is obtained. That is, in order to obtain a film having a small particle diameter, it is understood that the thickness of one oxide crystalline film is better. This suggests that the crystal nucleus generation density increases with increasing film thickness. However, for example, a sample formed by laminating a plurality of oxide crystalline films having a thickness of about 50 nm so as to have a thickness of about 150 nm is porous, and good electrical characteristics cannot be obtained. This is presumably because, since the thickness of the stacked layers is large, crystal nuclei are generated in the stacked films, and the resulting film is difficult to form dense crystal grains having a columnar structure.
[0051]
  Therefore, for example, when the ferroelectric thin film 5 having a film thickness of 150 nm is constituted by four layers of oxide crystalline films, the film thickness of the first layer among the four layers is set to 60 nm and above the first layer. The film thickness of the positioned second to fourth layers is set to 30 nm. That is, the thickness of the oxide crystalline film closest to the silicon single crystal substrate 1 among the four oxide crystalline films is set to 60 nm, and the oxide crystalline film other than the 60 nm oxide crystalline film is formed. The film thickness is set to 30 nm. When the ferroelectric thin film thus configured is observed with a scanning electron microscope, it can be seen that the ferroelectric thin film has a dense film structure showing columnar crystals with a crystal grain size of about 200 nm at maximum and 100 nm or less on average.
[0052]
  Thus, by making the film thickness of the oxide crystal film closest to the silicon single crystal substrate 1 out of the four layers of oxide crystal films larger than the film thickness of the other oxide crystal films, Since dense crystal grains having a columnar structure can be obtained in the oxide crystalline film, the polarization characteristics and leakage current characteristics of the oxide crystalline film can be improved.
[0053]
  And SrBi2Ta2O9When the upper electrode 6 is formed on the ferroelectric thin film 5 made of, for example, by sputtering and patterning Pt into a desired shape, a capacitor structure is obtained.
[0054]
  Further, after the upper electrode 6 is formed, heat treatment is performed at 800 ° C. for 10 minutes in an oxygen atmosphere. This is to stabilize the interface between the ferroelectric and the electrode.
[0055]
  4 is a graph showing the relationship between the current density of the leakage current in the ferroelectric capacitor composed of the lower electrode 4, the ferroelectric thin film 5 and the upper electrode 6 and the applied voltage applied to the ferroelectric capacitor. Shown in From the graph of FIG.-8A / cm2It turns out that the good leak current characteristic of the stand is obtained.
[0056]
  Next, when the characteristics of the ferroelectric thin film 5 according to the present invention were evaluated by the Soya tower method, a hysteresis curve as shown in FIG. 5 was obtained. In the ferroelectric thin film 5, a remanent polarization 2P of 5VrIs 23 μC / cm22EcIs 100 kV / cm or less.
[0057]
  In the above reference example, the MOD method, which is a kind of chemical deposition method, has been described, but the present invention is not limited to this. In addition to the sol-gel method, which is the same chemical solution deposition method as the MOD method, an amorphous film may be formed by the MOCVD method, the sputtering method, or the like. Further, the heat treatment for crystallizing the amorphous film is not limited to this embodiment.
[0058]
  Further, although the spin coating method is used in step S21, the spin coating method in step S21 does not limit the present invention, and the film thickness of the solution such as dip coating method, LSMCD method (electrodeposition atomization method), etc. Any method can be used as long as it can be controlled and applied onto the substrate.
[0059]
  In addition, the heat treatment by the hot plate in step S22 does not have to be a single process. For example, the separation of the organic solvent and the thermal decomposition of the organic metal are separately performed at 150 ° C., 400 ° C. twice or more. Is preferred. Further, instead of the hot plate, for example, an electric furnace or the like may be used to slowly heat at a temperature lower than the crystallization temperature.
[0060]
  Further, the RTA method in step S23 may be performed in the atmosphere. In step S23, a method other than the RTA method may be used. For example, heat treatment for crystallization may be performed in an electric furnace or the like.
[0061]
  The number of oxide crystalline films constituting the ferroelectric thin film 5 may be plural.
[0062]
  The ferroelectric thin film 5 is made of SrBi.2Ta2O9SrBi2(TaxNb1-x)2O9(X = 0-1) may be sufficient.
[0063]
  Further, although a silicon single crystal substrate is used as the substrate, the present invention is not limited to this.
[0064]
  (Embodiment)
  In the embodiment, an example in which the method for manufacturing an oxide crystalline film of the present invention is used for a low-temperature process with a film thickness of 100 nm or less and a heat treatment temperature of 650 ° C. or less will be described.
[0065]
  First, the necessity of reducing the heat treatment temperature to 650 ° C. or lower will be briefly described. A high-temperature heat treatment exceeding 650 ° C. is not so much a problem with a ferroelectric capacitor having a relatively low degree of integration, but in a stacked structure indispensable for highly integrating a ferroelectric memory, the lower electrode The polysilicon plug used for contact with the Pt, the Pt lower electrode, and a barrier metal such as TiN or TaSiN for preventing diffusion between the plugs are oxidized in a high temperature process.
[0066]
  When such polysilicon plug or barrier metal oxidation occurs, there is a problem that the plug and the lower electrode are not electrically connected, or the barrier metal expands and peels off, so the heat treatment temperature should be as low as possible. It is desirable to establish a technique for forming a ferroelectric thin film at a low temperature of 650 ° C. or lower.
[0067]
  In addition, a ferroelectric thin film of 100 nm or less is indispensable for formation of a three-dimensional capacitor in accordance with a comma several micron rule.
[0068]
  Hereinafter, a low temperature process with a film thickness of 100 nm or less and a heat treatment temperature of 650 ° C. or less will be described. Here again, the precursor solution described in the reference example is used.
[0069]
  The first heat treatment process in step S22 of FIG. 2 is performed twice at 150 ° C. and 400 ° C., and the temperature of the second heat treatment process in step S23 is set to 650 ° C. A crystalline film is formed. FIG. 6 shows a scanning electron micrograph of the surface shape of the oxide crystalline film having a thickness of 30 nm, and FIG. 7 shows a scanning electron micrograph of the surface shape of the oxide crystalline film having a thickness of 60 nm. In addition, the original photographs in FIGS. 6 and 7 are submitted in the property submission form. As apparent from FIGS. 6 and 7, the crystal growth proceeds in the oxide crystalline film having a thickness of 60 nm rather than in the oxide crystalline film having a thickness of 30 nm. This is suggested to be due to the result that the crystal nucleus generation density is increased by increasing the film thickness. However, for example, a sample formed by laminating a plurality of oxide crystalline films having a thickness of about 50 nm to have a thickness of about 100 nm is porous, and good electrical characteristics cannot be obtained. This is presumably because, since the thickness of the stacked layers is large, crystal nuclei are generated in the stacked films, and the resulting film is difficult to form dense crystal grains having a columnar structure.
[0070]
  Here, as in the reference example, the thickness of the oxide crystalline film closest to the silicon single crystal substrate 1 among the plurality of oxide crystalline films is larger than the thickness of the other oxide crystalline films. I tried to. However, the film quality of the ferroelectric thin film thus obtained has a high leakage current and a wide hysteresis curve. This is because the temperature of the second heat treatment step in step S23 is 650 ° C., which is 150 ° C. lower than that of the reference example, so that carbon is desorbed in the thick initial layer film that is the oxide crystalline film closest to the silicon single crystal. Seems to have been insufficient.
[0071]
  Therefore, a method of obtaining a crystalline film having a small grain size and a columnar structure in a short time by increasing the thickness of the first crystallization fired film and decreasing the thickness after the next lamination is used.
[0072]
  Specifically, as shown in FIG. 8, after setting the film thickness of the amorphous film formed in step S82 to 24 nm and performing steps S81 and S82 to form the first amorphous film, The process returns to step S81. Thereafter, Steps S81 to S83 are performed to obtain a first oxide crystalline film. Then, returning to step S81 again, steps S81 to S83 are repeated twice to finally obtain a ferroelectric thin film of about 96 nm. That is, after two layers of the amorphous film are stacked, a heat treatment (second heat treatment) is performed to form an oxide crystalline film having a thickness of 48 nm, and then the oxide crystalline film having a thickness of 48 nm. Two oxide crystalline films of 24 nm are formed on top.
[0073]
  As a result of observing with a scanning electron microscope the ferroelectric thin film comprising a plurality of oxide crystalline films thus obtained, a dense film structure having a crystal grain size of about 150 nm at maximum and 100 nm or less on average It was confirmed that.
[0074]
  Then, Pt is deposited as an upper electrode on the ferroelectric thin film by sputtering to form a capacitor structure. Thereafter, heat treatment is performed at 650 ° C. for 30 minutes in an oxygen atmosphere to stabilize the interface between the ferroelectric thin film and the electrode.
[0075]
  FIG. 9 shows the result of measuring the leakage current density of a ferroelectric capacitor using the ferroelectric thin film. From FIG. 9, it is 10 at an applied voltage of 5V.-7A / cm2It can be seen that good leakage current characteristics of the table are obtained.
[0076]
  Next, when the ferroelectric characteristics of the ferroelectric capacitor were evaluated, a hysteresis curve as shown in FIG. 10 was obtained. In FIG. 10, the thickness of the ferroelectric thin film of the ferroelectric capacitor of the comparative example is also about 96 nm, and each of the plurality of oxide crystalline films constituting the ferroelectric thin film is an amorphous film. Each layer is obtained by heat treatment, and the thickness of each oxide crystalline film is 24 nm. Therefore, the comparative example has a longer crystallization heat history by one layer than the present example.
[0077]
  Compare this example with the comparative example in FIG.rThis example is 15 μC / cm2As described above, the comparative example is 12.5 μC / cm2That is the above, and the electric field 2EcBoth of the inventive examples and the comparative examples were 120 kV / cm or less. This result shows that the crystallization time is shortened in this example.
[0078]
  Thus, by performing the first heat treatment for crystallization in a state where two layers of the amorphous film are stacked, the baking time for one layer of the amorphous film can be shortened.
[0079]
  Next, a case where the ferroelectric thin film formed according to the present embodiment is applied to a capacitor type nonvolatile memory which is a semiconductor device as shown in FIG.
[0080]
  First, a method for manufacturing a capacitor-type nonvolatile memory will be described below with reference to FIG.
[0081]
  As shown in FIG. 11, after a switching transistor is formed by a known MOSFET formation process using a substrate 100 and covered with an interlayer insulating film, only a portion corresponding to the impurity diffusion region 8 is dried by a known photolithography method and a dry process. The contact hole 9 is formed by using an etching method, and the polysilicon in which the impurity is diffused is buried, and then the surface is planarized by a known CMP (Chemical Mechanical Polishing) method to form the interlayer insulating film 10 and the polysilicon plug 11. To do.
[0082]
  Next, after depositing 200 nm of TaSiN, which is a material of the TaSiN barrier metal layer 12, by a known sputtering method, Ir, which is a material of the Ir film 13, is deposited by 200 nm by a known sputtering method. Then, SrBi as a ferroelectric thin film formed by the manufacturing method of the present embodiment on the Ir film.2Ta2O9A film is formed. Next, the above SrBi2Ta2O9100 nm of Ir is laminated on the film, and SrBi is used by using a known photolithography method and dry etching method2Ta2O9The upper electrode 15 is formed by processing the Ir film on the film into a size of 1.7 μm square. Thereafter, heat treatment is performed for 30 minutes at a substrate temperature of 650 ° C. in an atmospheric pressure oxygen atmosphere for the purpose of stabilizing the ferroelectric characteristics by suppressing leakage current and supplementing oxygen vacancies. And SrBi2Ta2O9By processing the film, the 200 nm Ir film, and the 200 nm TaSiN film into a 2.0 μm square size using a known photolithography method and dry etching method, SrBi2Ta2O9A film 14, an Ir film 13, and a TaSiN barrier metal layer 12 are formed. The TaSiN barrier metal layer 12 and the Ir film 13 constitute a multilayer lower electrode. For the dry etching, an ECR etcher is used, and the gas used is SrBi.2Ta2O9Ar and Cl for film 142And CFFourFor mixed gas and Ir film 132F6And CHFThreeAnd Cl2For the TaSiN barrier metal layer 122It was.
[0083]
  Next, TiO with a film thickness of 30 nm2A film is deposited using a known sputtering method, and then a 150 nm-thickness silicon oxide film is deposited by a known CVD method as an interlayer insulating film, and then a known photolithography method is formed on the upper electrode 15. Using a dry etching method, a 1.2 μm square contact hole is formed. As a result, TiO2The barrier insulating film 16 and the silicon oxide film 17 are completed.
[0084]
  Then, an Al film having a film thickness of 400 nm is formed, and the Al film is processed into a plate line 18 by using a known photolithography method and dry etching method, and then at 400 ° C. for 30 minutes in a normal pressure nitrogen atmosphere. Heat treatment is performed to stabilize the electrode interface. Thereafter, the interlayer insulating film 19 is formed by laminating the material of the interlayer insulating film 19 using a CVD method and planarizing the material by a known planarization technique. Further, a contact hole 20 to the other impurity diffusion layer 28 of the switching transistor is formed in the interlayer insulating film 19 using a known photolithography method and dry etching method. Then, the bit line 21 is formed using a known Al wiring technique. Reference numeral 22 denotes a gate electrode of a switching transistor.
[0085]
  When the ferroelectric characteristics of the nonvolatile semiconductor memory element of the capacitor-type nonvolatile memory thus fabricated were measured, it was found that 2Pr= 13 μC / cm22Ec= 120 kV / cm was obtained, and a sufficient operation as a ferroelectric capacitor was confirmed. Next, the leakage current density of the nonvolatile semiconductor memory element was measured. Leakage current density at applied current + 3V is 2 × 10-7A / cm2In addition, since dielectric breakdown did not occur even at an applied voltage of 10 V, sufficient characteristics as a ferroelectric capacitor were confirmed.
[0086]
  The multilayer lower electrode of the ferroelectric capacitor manufactured as described above is Ir / TaSiN. However, the present invention is not limited to this, and Ir / IrO.2/ Ir / TaSiN, IrO2/ Ir / TaSiN or Pt / RuO2/ Ru / TaSiN, Ru / RuO2/ Ru / TaSiN, RuO2/ Ru / TaSiN, Pt / IrO2/ Ir / tiN, Ir / IrO2/ Ir / TiN, IrO2/ Ir / TiN, Pt / RuO2/ Ru / TiN, Ru / RuO2/ Ru / TiN, RuO2/ Ru / TiN, Ir / TaSiN, Ir / TiN, Ru / TaSiN, Ru / TiN, etc. Any multilayer electrode having excellent heat resistance may be used.
[0087]
  In the above embodiment, the first heat treatment is performed in a state where two layers of the amorphous film are stacked. However, the first heat treatment may be performed in a state where two or more amorphous films are stacked. That is, an oxide crystalline film closest to the silicon single crystal substrate 1 among a plurality of oxide crystalline films may be formed by performing heat treatment after at least two layers of the amorphous film are stacked. . The oxide crystalline film formed on the oxide crystalline film closest to the silicon single crystal substrate 1 may be at least one layer.
[0088]
【The invention's effect】
[0089]
  As is clear from the above, in the method for producing an oxide crystalline film of the present invention, at least two amorphous films are laminated, and then heat treatment is performed to form a single oxide crystalline film. When forming at least one oxide crystalline film on the oxide crystalline film, the thickness of the oxide crystalline film closest to the substrate among the plurality of oxide crystalline films is changed. Therefore, even if the heat treatment temperature is low, dense crystal grains having a columnar structure are obtained in the oxide crystalline film, and the oxide crystalline film is polarized. Characteristics and leakage current characteristics can be improved.
[0090]
  In addition, since the heat treatment is performed in a state where at least two layers of the amorphous film are stacked, the heat treatment time can be shortened as compared with the case where the amorphous film is heat treated for each layer.
[0091]
  According to the oxide crystalline film manufacturing method of one embodiment, since the oxide crystalline film is a ferroelectric thin film having a bismuth layered perovskite structure, good leakage current characteristics can be obtained.
[0092]
[0093]
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view of a main part of a semiconductor device according to a reference example of the present invention.
FIG. 2 is a flowchart for explaining a method of manufacturing an oxide crystalline film according to a reference example of the present invention.
FIG. 3 is a graph showing the relationship between the grain size of an oxide crystalline film of a ferroelectric thin film and the thickness of the oxide crystalline film in the semiconductor device.
FIG. 4 is a graph showing a relationship between a current density of a leakage current in a ferroelectric capacitor of the semiconductor device and a voltage applied to the ferroelectric capacitor.
FIG. 5 is a diagram showing a hysteresis curve of a ferroelectric thin film of the ferroelectric capacitor.
FIG. 6 is a scanning electron micrograph of the surface shape of an oxide crystalline film having a thickness of 30 nm.
FIG. 7 is a scanning electron micrograph of the surface shape of an oxide crystalline film having a thickness of 60 nm.
FIG. 8 is a flowchart for explaining a method of manufacturing an oxide crystalline film according to an embodiment of the present invention.
FIG. 9 is a diagram illustrating a current density of a leakage current in a ferroelectric capacitor having a ferroelectric thin film obtained by the method for manufacturing an oxide crystalline film according to the above embodiment, and a voltage applied to the ferroelectric capacitor. It is a graph which shows the relationship.
FIG. 10 is a diagram showing a hysteresis curve between a ferroelectric thin film obtained by the oxide crystalline film manufacturing method of the above embodiment and a ferroelectric thin film of a comparative example.
FIG. 11 is a schematic cross-sectional view of a main part of a capacitor-type nonvolatile memory having a ferroelectric thin film obtained by the oxide crystalline film manufacturing method of the above embodiment.
[Explanation of symbols]
1 Silicon single crystal substrate
2 Silicon thermal oxide film
3 Titanium oxide film
4 Lower electrode
5 Ferroelectric thin film
6 Upper electrode

Claims (2)

基板上に非晶質膜を形成する工程と、上記非晶質膜を結晶化させる熱処理を行って酸化物結晶質膜を形成する工程とを備えた酸化物結晶質膜の製造方法において、
上記非晶質膜を少なくとも2層積層した後、650℃以下の熱処理を行って1層の酸化物結晶質膜を形成し、
上記1層の酸化物結晶質膜上に、非晶質膜を少なくとも1層積層した後、この積層した非晶質膜に650℃以下の熱処理を行って少なくとも1層の酸化物結晶質膜を形成し、
複数層の上記酸化物結晶質膜のうち上記基板に最も近い上記酸化物結晶質膜の膜厚を、他の酸化物結晶質膜の膜厚よりも厚くし、
上記複数層の酸化物結晶質膜を合わせた膜厚を100nm以下にすることを特徴とする酸化物結晶質膜の製造方法。
In a method for producing an oxide crystalline film, comprising: a step of forming an amorphous film on a substrate; and a step of performing a heat treatment for crystallizing the amorphous film to form an oxide crystalline film.
After laminating at least two layers of the amorphous film, heat treatment at 650 ° C. or lower is performed to form a single oxide crystalline film,
Over the oxide crystalline film of the first layer, after the amorphous film laminated at least one layer, the oxides crystalline film at least one layer subjected to heat treatment of 650 ° C. or less in an amorphous film that the laminated Forming,
The thickness of the oxide crystalline film closest to the substrate among the oxide crystalline films of a plurality of layers is made larger than the thickness of the other oxide crystalline films,
Method of manufacturing an oxide crystalline film, wherein to Rukoto the total thickness of the oxide crystalline film of the plurality of layers 100nm or less.
請求項1に記載の酸化物結晶質膜の製造方法において、
上記酸化物結晶質膜は、ビスマス層状ペロブスカイト構造を有する強誘電体薄膜であることを特徴とする酸化物結晶質膜の製造方法
In the manufacturing method of the oxide crystalline film of Claim 1,
The method for producing an oxide crystalline film, wherein the oxide crystalline film is a ferroelectric thin film having a bismuth layered perovskite structure .
JP2001058195A 2001-03-02 2001-03-02 Method for producing oxide crystalline film Expired - Fee Related JP3720270B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001058195A JP3720270B2 (en) 2001-03-02 2001-03-02 Method for producing oxide crystalline film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001058195A JP3720270B2 (en) 2001-03-02 2001-03-02 Method for producing oxide crystalline film

Publications (2)

Publication Number Publication Date
JP2002261250A JP2002261250A (en) 2002-09-13
JP3720270B2 true JP3720270B2 (en) 2005-11-24

Family

ID=18917956

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001058195A Expired - Fee Related JP3720270B2 (en) 2001-03-02 2001-03-02 Method for producing oxide crystalline film

Country Status (1)

Country Link
JP (1) JP3720270B2 (en)

Also Published As

Publication number Publication date
JP2002261250A (en) 2002-09-13

Similar Documents

Publication Publication Date Title
JP3188179B2 (en) Method of manufacturing ferroelectric thin film element and method of manufacturing ferroelectric memory element
US5998819A (en) Thin ferroelectric film element having a multi-layered thin ferroelectric film and method for manufacturing the same
KR100329533B1 (en) Electronic Devices Including Perovskite Oxide Films, Manufacturing Methods And Ferroelectric Capacitors
JP4578774B2 (en) Method for manufacturing ferroelectric capacitor
JP2000208725A (en) Semiconductor device and its manufacture
JPWO2007116442A1 (en) Semiconductor device and manufacturing method thereof
JP5140972B2 (en) Manufacturing method of semiconductor device
KR19990013720A (en) Ferroelectric Capacitor, Manufacturing Method Thereof and Memory Cell Using the Capacitor
JPH1050960A (en) Ferroelectric capacitor, ferroelectric memory and production thereof
JP2001007299A (en) Lead germanate ferroelectric structure of multilayer electrode and deposition method thereof
JP2000169297A (en) Production of thin ferroelectric oxide film, thin ferroelectric oxide film and thin ferroelectric oxide film element
KR100378276B1 (en) Insulating material, substrate covered with an insulating film, method of producing the same, and thin-film device
JP3641142B2 (en) Ferroelectric memory
JP2000156470A (en) Ferroelectric memory element, storage device and manufacture of them
JP3292795B2 (en) Method for manufacturing semiconductor memory device
JPH104181A (en) Ferroelectric element and semiconductor device
JPH08222711A (en) Ferroelectric capacitor and formation of ferroelectric capacitor and ferroelectric film
JP3366212B2 (en) Method of manufacturing ferroelectric thin film element, ferroelectric thin film element, and ferroelectric memory device
JPH0969614A (en) Manufacturing method for ferroelectric thin film, dielectric thin film and integrated circuit containing ferroelectric thin film
JP3720270B2 (en) Method for producing oxide crystalline film
JP3543916B2 (en) Method of forming ferroelectric capacitor and method of manufacturing nonvolatile semiconductor memory device
JP3294214B2 (en) Thin film capacitors
JPH08340084A (en) Manufacture of dielectric thin film and dielectric thin film manufactured by it
JP2009105223A (en) Semiconductor device, and its manufacturing method
US20070158715A1 (en) Ferroelectric capacitor and method for fabricating the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050117

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050412

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050518

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050907

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090916

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100916

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110916

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120916

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130916

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees