JP2001127063A - Method of increasing adhesion between copper and silicon nitride - Google Patents

Method of increasing adhesion between copper and silicon nitride

Info

Publication number
JP2001127063A
JP2001127063A JP30267499A JP30267499A JP2001127063A JP 2001127063 A JP2001127063 A JP 2001127063A JP 30267499 A JP30267499 A JP 30267499A JP 30267499 A JP30267499 A JP 30267499A JP 2001127063 A JP2001127063 A JP 2001127063A
Authority
JP
Japan
Prior art keywords
copper
layer
silicon nitride
forming
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30267499A
Other languages
Japanese (ja)
Inventor
Seigen Sai
正原 蔡
Shiken Ryu
志建 劉
Juan-Yuan Wu
俊元 呉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to JP30267499A priority Critical patent/JP2001127063A/en
Publication of JP2001127063A publication Critical patent/JP2001127063A/en
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of increasing the adhesion between copper and silicon nitride. SOLUTION: First, a substrate coated with a dielectric layer is prepared. Then, a copper layer is formed on the dielectric layer and a copper phosphide intermediate layer is formed on the copper layer by a PECVD method and then a silicon nitride layer is formed on the copper phosphide intermediate layer. All the copper oxide layers appearing on the surface of the copper layer are turned into a copper phosphide intermediate layer. The copper phosphide intermediate layer has a lower resistance than a copper oxide and has an excellent property of effectively preventing the diffusion of copper into the dielectric layer surrounding copper.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は集積回路の発明に係
り、特に銅を応用した発明に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an integrated circuit, and more particularly to an invention using copper.

【0002】[0002]

【従来の技術】現在行われている集積回路の製造工程に
あって、内部配線(interconnect)は通常
金属で形成される。使用される金属はある条件、即ち低
抵抗値、高エレクトロマイグレーション抵抗、及び基板
材料の高付着性及び低張力に符合しなければならない。
2. Description of the Related Art In a current integrated circuit manufacturing process, an interconnect is usually formed of metal. The metal used must meet certain conditions: low resistance, high electromigration resistance, and high adhesion and low tension of the substrate material.

【0003】このような条件に符合する全ての金属中、
アルミニウムは最も広くシリコン集積回路工程に使用さ
れている。アルミニウムの優れた点は、低抵抗値(2.
7マイクロオーム/cm)及び二酸化シリコン層に対す
る優秀な付着性にある。
[0003] Among all metals meeting such conditions,
Aluminum is most widely used in silicon integrated circuit processing. The advantage of aluminum is its low resistance (2.
7 micro ohms / cm) and excellent adhesion to silicon dioxide layers.

【0004】素子の寸法がディープサアブミクロンのレ
ベルに達すると、アルミニウムの欠点である低エレクト
ロマイグレーション抵抗と腐蝕が工程のネックになる。
即ちアルミニウムに代わる別の金属により内部配線を形
成する必要が生じた。
As the device dimensions reach the level of deep sub-microns, the drawbacks of aluminum, such as low electromigration resistance and corrosion, become a bottleneck in the process.
That is, it is necessary to form the internal wiring by using another metal instead of aluminum.

【0005】銅の抵抗値(1.7マイクロオーム/c
m)はアルミニウムよりも低く、且つそのエレクトロマ
イグレーションに抵抗する能力はアルミニウムより高
い。このため銅が集積回路中で内部配線を形成する材料
として、特に素子の臨界寸法がディープサブミクロンレ
ベルに進入するに際して、注目されている。
[0005] The resistance value of copper (1.7 micro ohm / c)
m) is lower than aluminum and its ability to resist electromigration is higher than aluminum. For this reason, copper has attracted attention as a material for forming internal wiring in an integrated circuit, particularly when the critical dimension of an element has entered the deep submicron level.

【0006】ただし銅は周囲の誘電層中に拡散し、特に
銅原子は二酸化シリコン層中に拡散しやすいという問題
がある。このため拡散阻止層により銅の拡散を阻止し
て、銅内部配線の実際の輪郭と所定の輪郭を等しく確保
する必要がある。一般には、拡散阻止層はいずれもPE
CVD法で形成された窒化シリコン層で組成される。
However, there is a problem that copper diffuses into the surrounding dielectric layer, and particularly, copper atoms easily diffuse into the silicon dioxide layer. For this reason, it is necessary to prevent the diffusion of copper by the diffusion blocking layer to ensure that the actual contour of the copper internal wiring is equal to the predetermined contour. Generally, any diffusion blocking layer is made of PE
It is composed of a silicon nitride layer formed by a CVD method.

【0007】窒化シリコン層を拡散阻止層とすると、銅
の応用に二つの解決しなければならない難題が発生す
る。その一つは、窒化シリコン層と銅層の付着性の悪さ
であり、そのために窒化シリコンの剥離が発生しやすい
こと、もう一つは、銅が極めて酸化しやすく、このため
余分の一つのプロセスにより不必要な酸化銅を排除しな
ければ銅配線の電気抵抗値が高くなってしまうことであ
る。
[0007] The use of a silicon nitride layer as a diffusion blocking layer presents two challenges that must be solved for copper applications. One is the poor adhesion between the silicon nitride layer and the copper layer, which makes it easy for silicon nitride to peel off, and the other is that copper is very susceptible to oxidation, which results in an extra process. Unless unnecessary copper oxide is eliminated, the electric resistance of the copper wiring will increase.

【0008】以上から分かるように、銅を応用して内部
配線を形成するためには前述の二つの難題を解決する方
法を開発することが必要であった。特に、化学機械研磨
法はすでに余分の銅を排除するのに広く応用されてお
り、適宜のエッチングプロセスがないことが銅を応用す
る上での主要な制限とはならなくなっている。
As can be seen from the above, in order to form internal wiring by applying copper, it was necessary to develop a method for solving the above two problems. In particular, chemical-mechanical polishing has already been widely applied to eliminate excess copper, and the lack of a proper etching process is no longer a major limitation in copper applications.

【0009】以下に周知の銅層(銅薄膜と銅導線を含
む)の製造工程技術について具体的に示す。
[0009] The following is a specific description of a known copper layer (including a copper thin film and a copper conductor) manufacturing process technique.

【0010】図1に示されるように、窒化シリコン層1
0を銅層11と第1誘電層12の間に形成する。この銅
層11は基板13の上に形成され、基板13は第2誘電
層15で被覆され、並びに少なくともFET14を具備
する。このほか、窒化シリコン層10が銅の周囲の第1
誘電層12と第2誘電層15への拡散防止に用いられて
いる。
As shown in FIG. 1, a silicon nitride layer 1
0 is formed between the copper layer 11 and the first dielectric layer 12. This copper layer 11 is formed on a substrate 13 which is covered with a second dielectric layer 15 and comprises at least a FET 14. In addition, the first silicon nitride layer 10
It is used for preventing diffusion into the dielectric layer 12 and the second dielectric layer 15.

【0011】空気、特に酸素ガスに曝されると銅層11
は容易に酸化され、且つこの酸化反応は熱力学上は所謂
自発反応(spontaneous reactio
n)である。半導体製造工程中でウエハーは一つのチャ
ンバーから別のチャンバーへと持続的に移動させられる
ためウエハーは空気中に曝され、このため図2に示され
るように、銅層11の表面に通常は酸化銅層16が存在
し、酸化銅層16の厚さはほぼ50Åから100Åであ
る。
When exposed to air, especially oxygen gas, the copper layer 11
Is easily oxidized, and this oxidation reaction is thermodynamically called a spontaneous reaction (spontaneous reaction).
n). During the semiconductor manufacturing process, the wafer is continuously moved from one chamber to another, so that the wafer is exposed to the air, and as shown in FIG. The copper layer 16 is present, and the thickness of the copper oxide layer 16 is approximately 50 ° to 100 °.

【0012】酸化銅層16の抵抗値は明らかに銅層11
の抵抗値より非常に大きいため、酸化銅層16をそのま
まにしておかずに窒化シリコン層10を形成する前に除
去する必要がある。このため集積回路の製造工程がより
複雑化することになった。
The resistance value of the copper oxide layer 16 is clearly
, It is necessary to remove the copper oxide layer 16 before forming the silicon nitride layer 10 without leaving it as it is. For this reason, the manufacturing process of the integrated circuit has become more complicated.

【0013】このほか、酸化銅層16が除去された後に
も、周知の銅層11の工程には厳重な問題があった。即
ち銅層11と窒化シリコン層10の付着性の悪さであ
る。特に、窒化シリコン層10がPECVD法で形成さ
れる時にはこの問題は厳重であった。このため、窒化シ
リコン層10が銅層11上より剥離し、周囲の第1誘電
層12中への銅の拡散を有効に防止できなくなった。
In addition, even after the copper oxide layer 16 has been removed, the well-known process for forming the copper layer 11 has a severe problem. That is, poor adhesion between the copper layer 11 and the silicon nitride layer 10. This problem was particularly severe when the silicon nitride layer 10 was formed by PECVD. For this reason, the silicon nitride layer 10 has peeled off from the copper layer 11 and the diffusion of copper into the surrounding first dielectric layer 12 cannot be effectively prevented.

【0014】これに関わり、図1及び図2に示されるよ
うに、窒化シリコン層10は銅層11の上にあるが、た
だし窒化シリコン層10が銅層11の下或いは周囲にあ
っても前述の問題と欠点は依然として成立した。
In this regard, as shown in FIGS. 1 and 2, the silicon nitride layer 10 is on the copper layer 11; however, even if the silicon nitride layer 10 is below or around the copper layer 11, The problems and drawbacks of the above still hold.

【0015】[0015]

【発明が解決しようとする課題】本発明の主要な目的は
銅と窒化シリコンの付着性増強の方法を提供することに
ある。
SUMMARY OF THE INVENTION It is a primary object of the present invention to provide a method for enhancing the adhesion between copper and silicon nitride.

【0016】本発明の別の目的は、銅とコンタクト間の
電気抵抗を減少できる方法を提供することにある。
Another object of the present invention is to provide a method capable of reducing the electric resistance between copper and a contact.

【0017】本発明のさらに別の目的は、有効に銅の周
囲の誘電層中への拡散を防止できる方法を提供すること
にある。
It is yet another object of the present invention to provide a method that can effectively prevent copper from diffusing into the surrounding dielectric layer.

【0018】本発明のさらにもう一つの目的は、集積回
路製造工程中で実際に運用可能な方法を提供することに
ある。
Yet another object of the present invention is to provide a method which can be practically used in an integrated circuit manufacturing process.

【0019】[0019]

【課題を解決するための手段】請求項1の発明は、誘電
層で被覆された基板を提供するステップ、銅層を該誘電
層の上に形成するステップ、リン化銅中間層を該銅層の
上に形成するステップ、窒化シリコン層を該リン化銅中
間層の上に形成するステップ、少なくとも以上のステッ
プを具備した銅と窒化シリコンの付着性増強の方法とし
ている。請求項2の発明は、前記基板が少なくとも複数
の構造を具備し、この複数の構造が該基板の内部と表面
に位置することを特徴とする、請求項1に記載の銅と窒
化シリコンの付着性増強の方法としている。請求項3の
発明は、前記構造が少なくともトランジスタとコンタク
トを含むことを特徴とする、請求項2に記載の銅と窒化
シリコンの付着性増強の方法としている。請求項4の発
明は、前記銅と窒化シリコンの付着性増強の方法におい
て、さらにリン化銅中間層を前記銅層と周囲の前記誘電
層の上に形成するステップを具えたことを特徴とする、
請求項1に記載の銅と窒化シリコンの付着性増強の方法
としている。請求項5の発明は、前記リン化銅中間層を
第1PECVDプロセスで形成することを特徴とする、
請求項1に記載の銅と窒化シリコンの付着性増強の方法
としている。請求項6の発明は、前記第1PECVDプ
ロセスで遊離化PH3 ガスを使用することを特徴とす
る、請求項5に記載の銅と窒化シリコンの付着性増強の
方法としている。請求項7の発明は、前記第1PECV
Dプロセスの反応温度を約400℃とすることを特徴と
する、請求項5に記載の銅と窒化シリコンの付着性増強
の方法としている。請求項8の発明は、前記第1PEC
VDプロセスの反応圧力を約1トールから10トールと
することを特徴とする、請求項5に記載の銅と窒化シリ
コンの付着性増強の方法としている。請求項9の発明
は、前記窒化シリコン層を第2PECVDプロセスで形
成することを特徴とする、請求項1に記載の銅と窒化シ
リコンの付着性増強の方法としている。請求項10の発
明は、前記銅層の上に酸化銅層が形成され、該酸化銅層
が該リン化銅中間層の形成の前に該銅層の上に存在する
ことを特徴とする、請求項1に記載の銅と窒化シリコン
の付着性増強の方法としている。請求項11の発明は、
前記酸化銅層の厚さが約50Åから100Åであること
を特徴とする、請求項10に記載の銅と窒化シリコンの
付着性増強の方法としている。請求項12の発明は、前
記酸化銅層が第1PECVDプロセスにより除去される
ことを特徴とする、請求項10に記載の銅と窒化シリコ
ンの付着性増強の方法としている。請求項13の発明
は、第1誘電層で被覆され少なくとも一つのFETを具
えた基板を提供するステップ、該第1誘電層の上に第1
窒化シリコン層を形成するステップ、該第1窒化シリコ
ン層の上に第2誘電層を形成するステップ、リソグラフ
ィープロセスとエッチングプロセスにより一部の該第2
誘電層と一部の該第1窒化シリコン層を除去して空隙を
該第1誘電層の上面に形成するステップ、該第2誘電層
を銅層で被覆すると共に該銅層を該空隙に充満させるス
テップ、化学機械研磨プロセスで該空隙に充満する銅層
以外の銅層を除去するステップ、リン化銅中間層を第2
誘電層の上に形成して該リン化銅中間層で残りの銅層を
被覆するステップ、第2窒化シリコン層を該リン化銅中
間層の上に形成するステップ、第3誘電層を該第2窒化
シリコン層の上に形成するステップ、少なくとも以上の
ステップを具備したことを特徴とする、銅内部配線形成
方法としている。請求項14の発明は、前記リン化銅中
間層を第1PECVDプロセスで形成することを特徴と
する、請求項13に記載の銅内部配線形成方法としてい
る。請求項15の発明は、前記第1PECVDプロセス
で遊離化PH3 ガスを使用することを特徴とする、請求
項14に記載の銅内部配線形成方法としている。請求項
16の発明は、前記第1PECVDプロセスの反応温度
を約400℃となすことを特徴とする、請求項14に記
載の銅内部配線形成方法としている。請求項17の発明
は、前記第1PECVDプロセスの反応圧力を約1トー
ルから10トールとなすことを特徴とする、請求項14
に記載の銅内部配線形成方法としている。請求項18の
発明は、前記銅層上に酸化銅層が形成され、該酸化銅層
が前記リン化銅中間層の形成の前に該銅層上に存在する
ことを特徴とする、請求項13に記載の銅内部配線形成
方法としている。請求項19の発明は、前記酸化銅層の
厚さが約50Åから100Åであることを特徴とする、
請求項18に記載の銅内部配線形成方法としている。請
求項20の発明は、前記酸化銅層が第1PECVDプロ
セスで除去されることを特徴とする、請求項18に記載
の銅内部配線形成方法としている。
SUMMARY OF THE INVENTION The invention of claim 1 includes providing a substrate coated with a dielectric layer, forming a copper layer on the dielectric layer, and providing a copper phosphide interlayer to the copper layer. , A silicon nitride layer on the copper phosphide intermediate layer, and at least the above steps for enhancing the adhesion between copper and silicon nitride. The invention according to claim 2, wherein the substrate has at least a plurality of structures, and the plurality of structures are located inside and on the surface of the substrate. It is a method of enhancing sex. According to a third aspect of the present invention, there is provided the method of enhancing adhesion between copper and silicon nitride according to the second aspect, wherein the structure includes at least a transistor and a contact. The invention of claim 4 is characterized in that the method of enhancing the adhesion between copper and silicon nitride further comprises the step of forming a copper phosphide intermediate layer on the copper layer and the surrounding dielectric layer. ,
According to a first aspect of the present invention, there is provided a method for enhancing adhesion between copper and silicon nitride. The invention according to claim 5 is characterized in that the copper phosphide intermediate layer is formed by a first PECVD process.
According to a first aspect of the present invention, there is provided a method for enhancing adhesion between copper and silicon nitride. The invention of claim 6, characterized by the use of free of PH 3 gas in the second 1PECVD process, are copper and the method of adhesion enhancement of silicon nitride according to claim 5. The invention according to claim 7 is characterized in that the first PECV
The method for enhancing adhesion between copper and silicon nitride according to claim 5, wherein the reaction temperature of the process D is set to about 400 ° C. The invention according to claim 8 is characterized in that the first PEC
The method according to claim 5, wherein the reaction pressure of the VD process is about 1 Torr to 10 Torr. According to a ninth aspect of the present invention, there is provided the method for enhancing adhesion between copper and silicon nitride according to the first aspect, wherein the silicon nitride layer is formed by a second PECVD process. The invention according to claim 10, wherein a copper oxide layer is formed on the copper layer, and the copper oxide layer is present on the copper layer before the formation of the copper phosphide intermediate layer, According to a first aspect of the present invention, there is provided a method for enhancing adhesion between copper and silicon nitride. The invention of claim 11 is
11. The method of claim 10, wherein the thickness of the copper oxide layer is about 50 to 100 degrees. According to a twelfth aspect of the present invention, there is provided the method of enhancing adhesion between copper and silicon nitride according to the tenth aspect, wherein the copper oxide layer is removed by a first PECVD process. The invention of claim 13 provides the step of providing a substrate coated with a first dielectric layer and comprising at least one FET, wherein a first layer is formed on the first dielectric layer.
Forming a silicon nitride layer, forming a second dielectric layer on the first silicon nitride layer, partially forming the second dielectric layer by a lithography process and an etching process.
Removing a dielectric layer and a portion of the first silicon nitride layer to form a void on the top surface of the first dielectric layer, covering the second dielectric layer with a copper layer and filling the void with the copper layer; Removing the copper layer other than the copper layer filling the void by a chemical mechanical polishing process;
Forming over the dielectric layer and covering the remaining copper layer with the copper phosphide intermediate layer, forming a second silicon nitride layer over the copper phosphide intermediate layer; A method for forming a copper internal wiring, comprising at least the steps of forming on a silicon nitride layer. According to a fourteenth aspect of the present invention, there is provided the copper internal wiring forming method according to the thirteenth aspect, wherein the copper phosphide intermediate layer is formed by a first PECVD process. According to a fifteenth aspect of the present invention, there is provided the copper internal wiring forming method according to the fourteenth aspect, wherein a liberated PH 3 gas is used in the first PECVD process. According to a sixteenth aspect of the present invention, there is provided the copper internal wiring forming method according to the fourteenth aspect, wherein the reaction temperature of the first PECVD process is about 400 ° C. The invention of claim 17 is characterized in that the reaction pressure of the first PECVD process is from about 1 Torr to 10 Torr.
(2) Copper internal wiring forming method described in (1). The invention according to claim 18 is characterized in that a copper oxide layer is formed on the copper layer, and the copper oxide layer is present on the copper layer before the formation of the copper phosphide intermediate layer. 13 is a method for forming a copper internal wiring. The invention according to claim 19, wherein the thickness of the copper oxide layer is about 50 ° to 100 °,
A copper internal wiring forming method according to claim 18 is provided. According to a twentieth aspect of the present invention, there is provided the copper internal wiring forming method according to the eighteenth aspect, wherein the copper oxide layer is removed by a first PECVD process.

【0020】[0020]

【発明の実施の形態】本発明の第1実施例は、銅と窒化
シリコンの付着性増強の方法とされる。この実施例は少
なくとも以下のステップを具備する。まず、誘電層で被
覆された基板を提供する。さらに銅層を誘電層の上に形
成する。その後、リン化銅中間層を銅層の上に形成す
る。最後に窒化シリコン層をリン化銅中間層の上に形成
する。リン化銅中間層はPECVD法によりPH3 ガス
を反応ガスとして形成する。
DETAILED DESCRIPTION OF THE INVENTION A first embodiment of the present invention is a method for enhancing the adhesion between copper and silicon nitride. This embodiment includes at least the following steps. First, a substrate coated with a dielectric layer is provided. Further, a copper layer is formed on the dielectric layer. Thereafter, a copper phosphide intermediate layer is formed on the copper layer. Finally, a silicon nitride layer is formed on the copper phosphide intermediate layer. The copper phosphide intermediate layer is formed by using a PH 3 gas as a reaction gas by a PECVD method.

【0021】明らかに、銅は極めて酸素と反応して表面
に酸化銅を形成しやすい。しかし実験によりPH3 プラ
ズマ中で酸化銅が極めて容易にリン化銅に代えられるこ
とが分かっている。且つ窒化シリコンとリン化銅の間の
付着性は明らかに銅と窒化シリコンの間の付着性より良
好である。このため本実施例中で、リンイオンと銅層を
反応させ、銅と窒化シリコンの付着性を増強し、また余
分のステップにより酸化銅層を除去する必要を無くして
いる。このほか、リン化銅を銅と窒化シリコンの間の介
在層に選択することには二つのメリットがある。即ち、
低抵抗値と、銅の周囲の誘電層中への拡散を有効な防止
作用である。
Obviously, copper very easily reacts with oxygen to form copper oxide on the surface. However copper oxide in PH 3 plasma is very easily found to be instead of copper phosphide experimentally. And the adhesion between silicon nitride and copper phosphide is clearly better than the adhesion between copper and silicon nitride. For this reason, in the present embodiment, the phosphorus ions react with the copper layer to enhance the adhesion between copper and silicon nitride, and eliminate the need to remove the copper oxide layer by an extra step. In addition, there are two advantages in selecting copper phosphide as the intervening layer between copper and silicon nitride. That is,
Low resistance and effective prevention of copper from diffusing into the surrounding dielectric layer.

【0022】本発明の第2実施例は銅内部配線形成方法
である。この実施例は少なくとも以下のステップを具備
する。第1誘電層で被覆された基板を提供する。第1窒
化シリコン層を第1誘電層の上に形成する。第2誘電層
を第1窒化シリコン層の上に形成する。一部の第2誘電
層と一部の第1窒化シリコン層を除去して一つの空隙を
第1誘電層の上に形成し、銅層で第2誘電層を被覆し並
びに該空隙に充満させる。PECVD法とPH3 プラズ
マでリン化銅中間層を第2誘電層の上に形成し並びに残
りの銅層を被覆させる。第2窒化シリコン層をリン化銅
中間層の上に形成する。第3誘電層を第2窒化シリコン
の上に形成する。
The second embodiment of the present invention is a method for forming copper internal wiring. This embodiment includes at least the following steps. Providing a substrate coated with a first dielectric layer. A first silicon nitride layer is formed over the first dielectric layer. A second dielectric layer is formed over the first silicon nitride layer. Removing a portion of the second dielectric layer and a portion of the first silicon nitride layer to form an air gap over the first dielectric layer, covering the second dielectric layer with a copper layer and filling the air gap; . Phosphorus copper intermediate layer by a PECVD method and PH 3 plasma is formed on the second dielectric layer and to cover the remaining copper layer. A second silicon nitride layer is formed over the copper phosphide intermediate layer. A third dielectric layer is formed over the second silicon nitride.

【0023】総合すると、本発明の一大特徴は、リン化
銅を使用して銅と窒化シリコンを連接し、且つ銅表面の
酸化銅を自動的にリン化銅に代えることにある。このた
め銅と窒化シリコン間の付着性が増強されると共に、銅
とコンタクトの抵抗値も酸化銅の存在により上昇するこ
とがない。
In summary, a major feature of the present invention is that copper phosphide is used to connect copper and silicon nitride, and that copper oxide on the copper surface is automatically replaced with copper phosphide. For this reason, the adhesion between copper and silicon nitride is enhanced, and the resistance value between copper and the contact does not increase due to the presence of copper oxide.

【0024】[0024]

【実施例】本発明の上述の課題、特徴及び優れた点につ
いてさらに以下に具体的実施例を挙げ図を参照しつつ説
明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The above-mentioned objects, features, and advantages of the present invention will be further described below with reference to specific examples and drawings.

【0025】本発明は上述の従来の技術の欠点を解決す
るために提供され、本発明の第1実施例は銅と窒化シリ
コンの付着性増強の方法を提供するものである。本方法
は少なくとも四つのステップを包括する。これについて
図3から図6を参照しつつ説明を行う。
The present invention is provided to solve the above-mentioned disadvantages of the prior art, and a first embodiment of the present invention provides a method for enhancing the adhesion between copper and silicon nitride. The method involves at least four steps. This will be described with reference to FIGS.

【0026】図3に示されるように、まず、誘電層21
に被覆された基板22が提供され、銅層24が誘電層2
1の上に形成される。そのうち基板22は少なくとも、
該基板22の内部と表面に位置する複数の構造、例えば
FET23、コンタクト及び誘電層を具備する。このほ
か、誘電層21に使用可能な材料は少なくとも、二酸化
シリコン、窒酸化シリコン及び窒化シリコンを包括す
る。
As shown in FIG. 3, first, the dielectric layer 21
Is provided, the copper layer 24 is provided on the dielectric layer 2.
1 is formed. Among them, the substrate 22 is at least
It comprises a plurality of structures located inside and on the surface of the substrate 22, such as FETs 23, contacts and dielectric layers. In addition, materials that can be used for the dielectric layer 21 include at least silicon dioxide, silicon nitride oxide, and silicon nitride.

【0027】図4には、銅層24に位置する酸化銅層が
ない状態を示している。このとき銅層24はPECVD
法で処理され、このPH3 プラズマ25は銅層24との
反応に用いられ、並びにリン化銅中間層を発生する。
FIG. 4 shows a state where there is no copper oxide layer located on the copper layer 24. At this time, the copper layer 24 is made of PECVD.
The PH 3 plasma 25 is used in the reaction with the copper layer 24 and generates a copper phosphide intermediate layer.

【0028】図5には、酸化銅層26が銅層24の上に
ある状況を示している。酸化銅層26は半導体工程中に
ウエハー(基板22)を一つのチャンバからもう一つの
チャンバに移動させる過程の副産物であり、且つ酸化銅
層26の厚さは一般に50Åから100Åとされる。こ
のPECVD法は銅層24と銅層24の上に位置する酸
化銅層26を処理するのに用いられ、このPH3 プラズ
マ25は酸化銅層26と銅層24と反応し、リンと銅が
反応してリン化銅複合物を生成し、且つ酸化銅中の酸素
が容易に水素により還元され、それにより銅とリンが反
応してリン化銅を生成する。
FIG. 5 shows a situation where the copper oxide layer 26 is on the copper layer 24. The copper oxide layer 26 is a by-product of the process of moving a wafer (substrate 22) from one chamber to another during a semiconductor process, and the thickness of the copper oxide layer 26 is generally between 50 ° and 100 °. This PECVD process is used to treat the copper layer 24 and the copper oxide layer 26 overlying the copper layer 24, and the PH 3 plasma 25 reacts with the copper oxide layer 26 and the copper layer 24 to form phosphorus and copper. Reacts to form a copper phosphide composite, and the oxygen in the copper oxide is easily reduced by hydrogen, whereby copper and phosphorus react to form copper phosphide.

【0029】実験結果によると、遊離化したPH3 ガス
は効率的にリン化銅層を形成し、直接銅層24と反応す
るか或いは酸化銅層26と反応するかに係わらない。こ
のため、銅層24の上に酸化銅層26が存在するか否か
に係わらず、遊離化PH3 ガスを使用したPECVD法
は銅層24の上にリン化銅層を形成する有効な方法であ
る。
According to the experimental results, the liberated PH 3 gas efficiently forms a copper phosphide layer, regardless of whether it reacts directly with the copper layer 24 or with the copper oxide layer 26. Therefore, regardless of whether or not the copper oxide layer 26 exists on the copper layer 24, the PECVD method using the liberated PH 3 gas is an effective method for forming the copper phosphide layer on the copper layer 24. It is.

【0030】これに係り、上述のPECVD法の反応温
度はほぼ400℃で、その反応圧力はほぼ1トールから
10トールである。
In connection with this, the reaction temperature of the above-mentioned PECVD method is about 400 ° C., and the reaction pressure is about 1 Torr to 10 Torr.

【0031】最後に図6に示されるように、リン化銅中
間層27が銅層24の上に形成され、その後、窒化シリ
コン層28がリン化銅中間層27の上に形成される。こ
こで、窒化シリコン層28は別のPECVD法で形成さ
れるが、この別のPECVDプロセスでは遊離化PH3
ガスを使用する必要はない。
Finally, as shown in FIG. 6, a copper phosphide intermediate layer 27 is formed on the copper layer 24, and then a silicon nitride layer 28 is formed on the copper phosphide intermediate layer 27. Here, the silicon nitride layer 28 is formed in another PECVD method, free of PH 3 in this another PECVD process
There is no need to use gas.

【0032】あきらかに、上述の実施例の重点は、リン
化銅中間層27で銅層24と窒化シリコン層28を隔離
していることにある。これにより、銅層24と窒化シリ
コン層28の付着性は銅層24とリン化銅中間層27間
の付着性とリン化銅中間層28と窒化シリコン層28間
の付着性の両者を総合したものとなる。
Obviously, the emphasis of the above embodiment lies in the separation of the copper layer 24 and the silicon nitride layer 28 by the copper phosphide intermediate layer 27. As a result, the adhesion between the copper layer 24 and the silicon nitride layer 28 combines the adhesion between the copper layer 24 and the copper phosphide intermediate layer 27 and the adhesion between the copper phosphide intermediate layer 28 and the silicon nitride layer 28. It will be.

【0033】ここで、リン化銅中間層27と銅層24及
び窒化シリコン層28との界面はいずれも平坦でなく、
且つリン化銅中間層27は銅層24及び窒化シリコン層
28両者の界面上に多くの拡散接合を形成している。こ
のため銅層24と窒化シリコン層28の間の付着性はリ
ン化銅中間層27を透過して有効に増強される。この優
れた点は横断面透過電子顕微鏡(X−TEM)により実
証されている。
Here, the interface between the copper phosphide intermediate layer 27, the copper layer 24 and the silicon nitride layer 28 is not flat,
Further, the copper phosphide intermediate layer 27 forms many diffusion bonds on the interface between both the copper layer 24 and the silicon nitride layer 28. Therefore, the adhesion between the copper layer 24 and the silicon nitride layer 28 is effectively enhanced through the copper phosphide intermediate layer 27. This excellent point is demonstrated by a cross-sectional transmission electron microscope (X-TEM).

【0034】このほか、リン化銅中間層27を形成する
PECVD法により有効に酸化銅層26が除去される。
このため酸化銅層26の出現がいかなる影響も及ぼさ
ず、且つ付加的な工程により酸化銅層26を除去する必
要がない。言い換えると、酸化銅層26の除去とリン化
銅中間層27の形成が同時に進行され、且つリン化銅中
間層27の電気抵抗はこの酸化銅層の電気抵抗より低
く、このため本実施例の銅に対する処理は周知の工程に
よる銅に対する処理よりも効率的且つ傑出している。
In addition, the copper oxide layer 26 is effectively removed by the PECVD method for forming the copper phosphide intermediate layer 27.
Thus, the appearance of the copper oxide layer 26 has no effect, and there is no need to remove the copper oxide layer 26 by an additional step. In other words, the removal of the copper oxide layer 26 and the formation of the copper phosphide intermediate layer 27 proceed simultaneously, and the electric resistance of the copper phosphide intermediate layer 27 is lower than the electric resistance of this copper oxide layer. Processing on copper is more efficient and outstanding than processing on copper by known processes.

【0035】このほか、リン化銅中間層27のもう一つ
のすぐ荒れた点はリン化銅中間層27が銅の周囲の誘電
層中への拡散を防止することにある。即ちリン化銅中間
層27自体が阻止層とされて、拡散阻止層の需要を減少
する。
In addition, another very rough point of the copper phosphide intermediate layer 27 is that the copper phosphide intermediate layer 27 prevents copper from diffusing into the surrounding dielectric layer. That is, the copper phosphide intermediate layer 27 itself serves as a blocking layer, which reduces the demand for the diffusion blocking layer.

【0036】本発明のもう一つの実施例は銅内部配線形
成方法である。図7から図12に示されるように、この
方法は少なくとも以下の主要なステップを包括する。
Another embodiment of the present invention is a method for forming copper internal wiring. As shown in FIGS. 7 to 12, the method includes at least the following main steps.

【0037】図7に示されるように、基板30を提供し
並びに第1誘電層31で基板30を被覆する。この基板
30は少なくともFET32を具え、並びにさらにコン
タクト、隔離及びコンデンサを具備したものとされう
る。
As shown in FIG. 7, a substrate 30 is provided and the substrate 30 is coated with a first dielectric layer 31. This substrate 30 comprises at least a FET 32 and may further comprise contacts, isolation and capacitors.

【0038】図8に示されるように、順に第1窒化シリ
コン層33と第2誘電層34を基板30の上に形成す
る。第2誘電層34は第1窒化シリコン層33上を被覆
する。この第2誘電層34に使用可能な材料は少なくと
も二酸化ケイ素とされる。
As shown in FIG. 8, a first silicon nitride layer 33 and a second dielectric layer 34 are sequentially formed on a substrate 30. The second dielectric layer 34 covers the first silicon nitride layer 33. The material usable for the second dielectric layer 34 is at least silicon dioxide.

【0039】図9に示されるように、一部の第2誘電層
34と一部の第1窒化シリコン層33を除去して空隙3
5を第1誘電層33の上面に形成する。ここでは少なく
ともリソグラフィープロセスとエッチングプロセスを使
用する。
As shown in FIG. 9, a part of the second dielectric layer 34 and a part of the first silicon nitride layer 33 are removed to form a gap 3
5 is formed on the upper surface of the first dielectric layer 33. Here, at least a lithography process and an etching process are used.

【0040】図10に示されるように、銅層36で第2
誘電層34を被覆する。銅層36が同時に空隙35に充
満する。
As shown in FIG. 10, the second layer
Cover the dielectric layer 34. The copper layer 36 simultaneously fills the gap 35.

【0041】図11に示されるように、化学機械研磨で
第2誘電層34の表面上の銅層36を除去する。ただし
空隙35には依然として銅層36が充満している。
As shown in FIG. 11, the copper layer 36 on the surface of the second dielectric layer 34 is removed by chemical mechanical polishing. However, the void 35 is still filled with the copper layer 36.

【0042】図12に示されるように、まずリン化銅中
間層37を第2誘電層34の上に形成する。リン化銅中
間層37は全ての未除去の銅層36の上を被覆する。そ
の後、第2窒化シリコン層38をリン化銅中間層37の
上に形成する。このリン化銅中間層37はPECVD法
で形成し、且つPECVD法で遊離化PH3 ガスを使用
し、且つ反応温度は約400℃で反応圧力は約1トール
から10トールとする。
As shown in FIG. 12, first, a copper phosphide intermediate layer 37 is formed on the second dielectric layer 34. Copper phosphide interlayer 37 overlies all unremoved copper layers 36. After that, a second silicon nitride layer 38 is formed on the copper phosphide intermediate layer 37. The copper phosphide intermediate layer 37 is formed by the PECVD method, using the liberated PH 3 gas by the PECVD method, the reaction temperature is about 400 ° C., and the reaction pressure is about 1 Torr to 10 Torr.

【0043】本実施例はウエハー(基板30)の移動過
程中に設けられうる。このためリン化銅中間層37を形
成する前に銅層36の上の酸化銅層が形成されうる。酸
化銅層の厚さはほぼ50Åから100Åである。
This embodiment can be provided during the movement of the wafer (substrate 30). Therefore, a copper oxide layer on the copper layer 36 can be formed before forming the copper phosphide intermediate layer 37. The thickness of the copper oxide layer is approximately 50 ° to 100 °.

【0044】当然、酸化銅層は本実施例の目的ではな
く、単に一つの不必要な副産物にすぎない。ただし酸化
銅層は前述のPECVDプロセスによりリン化銅中間層
に交換可能であり、このため酸化銅層の暫時の存在はい
かなる副作用も引き起こさない。
Of course, the copper oxide layer is not the purpose of this embodiment, but merely one unnecessary by-product. However, the copper oxide layer can be replaced by a copper phosphide intermediate layer by the aforementioned PECVD process, so that the temporary presence of the copper oxide layer does not cause any side effects.

【0045】あきらかに本実施例中で、適宜空隙35の
輪郭を確定することにより空隙35中に残存する銅によ
り必要な銅内部配線を形成可能である。
Obviously, in this embodiment, the necessary copper internal wiring can be formed by the copper remaining in the gap 35 by appropriately determining the contour of the gap 35.

【0046】また明らかに、本実施例は少なくとも以下
の優れた点を有している。第1に銅内部配線と銅内部配
線に連接する任意の伝導構造(例えばコンタクト)の間
の抵抗値が酸化銅層により高くなることがないことであ
り、第2に、リン化銅中間層37が有効に銅内部配線と
周囲の各誘電層間の付着性を増強することであり、第3
に、リン化銅中間層37が銅の周囲の第2窒化シリコン
層38及び第3誘電層39への拡散を有効に防止するこ
とである。
Obviously, this embodiment has at least the following advantages. First, the resistance between the copper internal wiring and any conductive structure (for example, a contact) connected to the copper internal wiring is not increased by the copper oxide layer. Second, the copper phosphide intermediate layer 37 is not used. Is to effectively enhance the adhesion between the copper internal wiring and the surrounding dielectric layers.
Second, the copper phosphide intermediate layer 37 effectively prevents the diffusion of copper into the second silicon nitride layer 38 and the third dielectric layer 39 around the copper.

【0047】以上は本発明の望ましい実施例の説明であ
り、本発明の請求範囲を限定するものではなく、その他
の、本発明に記載の精神の下で完成され同じ効果を有す
る改変或いは修飾は、いずれも本発明の請求範囲内に属
するものとする。
The above is a description of the preferred embodiment of the present invention, and is not intended to limit the scope of the present invention. Other alterations or modifications which are completed in the spirit of the present invention and have the same effect are described below. , Both of which fall within the scope of the present invention.

【0048】[0048]

【発明の効果】本発明は銅と窒化シリコンの付着性増強
の方法を提供している。本発明はまた、銅とコンタクト
間の電気抵抗を減少できる方法を提供している。本発明
はさらに、有効に銅の周囲の誘電層中への拡散を防止で
きる方法を提供している。本発明はさらにまた、集積回
路製造工程中で実際に運用可能な方法を提供している。
The present invention provides a method for enhancing the adhesion between copper and silicon nitride. The present invention also provides a method that can reduce the electrical resistance between copper and contacts. The present invention further provides a method that can effectively prevent the diffusion of copper into the surrounding dielectric layer. The present invention further provides a method that can be practically used during the integrated circuit manufacturing process.

【図面の簡単な説明】[Brief description of the drawings]

【図1】周知の銅層製造工程を示す断面図である。FIG. 1 is a cross-sectional view showing a known copper layer manufacturing process.

【図2】周知の銅層製造工程を示す断面図である。FIG. 2 is a cross-sectional view showing a known copper layer manufacturing process.

【図3】本発明の第1実施例の銅と窒化シリコンの付着
性増強の方法の主要なステップを示す断面図である。
FIG. 3 is a cross-sectional view showing the main steps of the method for enhancing the adhesion between copper and silicon nitride according to the first embodiment of the present invention.

【図4】本発明の第1実施例の銅と窒化シリコンの付着
性増強の方法の主要なステップを示す断面図である。
FIG. 4 is a cross-sectional view showing the main steps of the method for enhancing the adhesion between copper and silicon nitride according to the first embodiment of the present invention.

【図5】本発明の第1実施例の銅と窒化シリコンの付着
性増強の方法の主要なステップを示す断面図である。
FIG. 5 is a cross-sectional view showing the main steps of the method for enhancing the adhesion between copper and silicon nitride according to the first embodiment of the present invention.

【図6】本発明の第1実施例の銅と窒化シリコンの付着
性増強の方法の主要なステップを示す断面図である。
FIG. 6 is a cross-sectional view showing the main steps of the method for enhancing the adhesion between copper and silicon nitride according to the first embodiment of the present invention.

【図7】本発明の第2実施例の銅配線形成方法の主要な
ステップを示す断面図である。
FIG. 7 is a sectional view showing main steps of a copper wiring forming method according to a second embodiment of the present invention.

【図8】本発明の第2実施例の銅内部配線形成方法の主
要なステップを示す断面図である。
FIG. 8 is a sectional view showing main steps of a method for forming a copper internal wiring according to a second embodiment of the present invention.

【図9】本発明の第2実施例の銅内部配線形成方法の主
要なステップを示す断面図である。
FIG. 9 is a sectional view showing main steps of a method for forming a copper internal wiring according to a second embodiment of the present invention.

【図10】本発明の第2実施例の銅内部配線形成方法の
主要なステップを示す断面図である。
FIG. 10 is a sectional view showing main steps of a copper internal wiring forming method according to a second embodiment of the present invention.

【図11】本発明の第2実施例の銅内部配線形成方法の
主要なステップを示す断面図である。
FIG. 11 is a sectional view showing main steps of a method for forming a copper internal wiring according to a second embodiment of the present invention.

【図12】本発明の第2実施例の銅内部配線形成方法の
主要なステップを示す断面図である。
FIG. 12 is a sectional view showing main steps of a method for forming a copper internal wiring according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 窒化シリコン層 11 銅層 12 第1誘電層 13 基板 14 FET 15 第2誘電層 16 酸化銅層 22 基板 23 FET 24 銅層 25 PH3 プラズマ 26 酸化銅層 27 リン化銅中間層 28 窒化シリコン層 30 基板 31 第1誘電層 32 FET 33 第1窒化シリコン層 34 第2誘電層 35 空隙 36 銅層 37 リン化銅中間層 38 第2窒化シリコン層 39 第3誘電層Reference Signs List 10 silicon nitride layer 11 copper layer 12 first dielectric layer 13 substrate 14 FET 15 second dielectric layer 16 copper oxide layer 22 substrate 23 FET 24 copper layer 25 PH 3 plasma 26 copper oxide layer 27 copper phosphide intermediate layer 28 silicon nitride layer REFERENCE SIGNS LIST 30 substrate 31 first dielectric layer 32 FET 33 first silicon nitride layer 34 second dielectric layer 35 void 36 copper layer 37 copper phosphide intermediate layer 38 second silicon nitride layer 39 third dielectric layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5F033 HH11 MM01 MM05 QQ00 QQ09 QQ48 RR01 RR04 RR06 RR08 TT02 WW03 WW05 XX14 XX28 5F058 BA05 BA10 BC08 BE10 BF07 BJ01 BJ02  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5F033 HH11 MM01 MM05 QQ00 QQ09 QQ48 RR01 RR04 RR06 RR08 TT02 WW03 WW05 XX14 XX28 5F058 BA05 BA10 BC08 BE10 BF07 BJ01 BJ02

Claims (20)

【特許請求の範囲】[Claims] 【請求項1】 誘電層で被覆された基板を提供するステ
ップ、 銅層を該誘電層の上に形成するステップ、 リン化銅中間層を該銅層の上に形成するステップ、 窒化シリコン層を該リン化銅中間層の上に形成するステ
ップ、 少なくとも以上のステップを具備した銅と窒化シリコン
の付着性増強の方法。
Providing a substrate coated with a dielectric layer; forming a copper layer on the dielectric layer; forming a copper phosphide intermediate layer on the copper layer; A method for enhancing the adhesion between copper and silicon nitride, comprising: forming on the copper phosphide intermediate layer;
【請求項2】 前記基板が少なくとも複数の構造を具備
し、この複数の構造が該基板の内部と表面に位置するこ
とを特徴とする、請求項1に記載の銅と窒化シリコンの
付着性増強の方法。
2. The method of claim 1, wherein the substrate comprises at least a plurality of structures, wherein the plurality of structures are located inside and on the surface of the substrate. the method of.
【請求項3】 前記構造が少なくともトランジスタとコ
ンタクトを含むことを特徴とする、請求項2に記載の銅
と窒化シリコンの付着性増強の方法。
3. The method of claim 2, wherein the structure includes at least a transistor and a contact.
【請求項4】 前記銅と窒化シリコンの付着性増強の方
法において、さらにリン化銅中間層を前記銅層と周囲の
前記誘電層の上に形成するステップを具えたことを特徴
とする、請求項1に記載の銅と窒化シリコンの付着性増
強の方法。
4. The method of enhancing adhesion between copper and silicon nitride, further comprising the step of forming a copper phosphide interlayer on the copper layer and the surrounding dielectric layer. Item 4. The method for enhancing adhesion between copper and silicon nitride according to Item 1.
【請求項5】 前記リン化銅中間層を第1PECVDプ
ロセスで形成することを特徴とする、請求項1に記載の
銅と窒化シリコンの付着性増強の方法。
5. The method of claim 1, wherein the copper phosphide intermediate layer is formed by a first PECVD process.
【請求項6】 前記第1PECVDプロセスで遊離化P
3 ガスを使用することを特徴とする、請求項5に記載
の銅と窒化シリコンの付着性増強の方法。
6. The method of claim 1 wherein said first PECVD process releases P
Characterized by using of H 3 gas, copper and method for adhesion enhancement of silicon nitride according to claim 5.
【請求項7】 前記第1PECVDプロセスの反応温度
を約400℃とすることを特徴とする、請求項5に記載
の銅と窒化シリコンの付着性増強の方法。
7. The method of claim 5, wherein the reaction temperature of the first PECVD process is about 400 ° C.
【請求項8】 前記第1PECVDプロセスの反応圧力
を約1トールから10トールとすることを特徴とする、
請求項5に記載の銅と窒化シリコンの付着性増強の方
法。
8. The method of claim 1, wherein the first PECVD process has a reaction pressure of about 1 Torr to 10 Torr.
A method for enhancing adhesion between copper and silicon nitride according to claim 5.
【請求項9】 前記窒化シリコン層を第2PECVDプ
ロセスで形成することを特徴とする、請求項1に記載の
銅と窒化シリコンの付着性増強の方法。
9. The method of claim 1, wherein the silicon nitride layer is formed by a second PECVD process.
【請求項10】 前記銅層の上に酸化銅層が形成され、
該酸化銅層が該リン化銅中間層の形成の前に該銅層の上
に存在することを特徴とする、請求項1に記載の銅と窒
化シリコンの付着性増強の方法。
10. A copper oxide layer is formed on the copper layer,
The method of claim 1 wherein the copper oxide layer is present on the copper layer prior to the formation of the copper phosphide interlayer.
【請求項11】 前記酸化銅層の厚さが約50Åから1
00Åであることを特徴とする、請求項10に記載の銅
と窒化シリコンの付着性増強の方法。
11. The copper oxide layer has a thickness of about 50 ° to 1 °.
11. The method of claim 10 wherein the adhesion is copper.
【請求項12】 前記酸化銅層が第1PECVDプロセ
スにより除去されることを特徴とする、請求項10に記
載の銅と窒化シリコンの付着性増強の方法。
12. The method of claim 10, wherein the copper oxide layer is removed by a first PECVD process.
【請求項13】 第1誘電層で被覆され少なくとも一つ
のFETを具えた基板を提供するステップ、 該第1誘電層の上に第1窒化シリコン層を形成するステ
ップ、 該第1窒化シリコン層の上に第2誘電層を形成するステ
ップ、 リソグラフィープロセスとエッチングプロセスにより一
部の該第2誘電層と一部の該第1窒化シリコン層を除去
して空隙を該第1誘電層の上面に形成するステップ、 該第2誘電層を銅層で被覆すると共に該銅層を該空隙に
充満させるステップ、 化学機械研磨プロセスで該空隙に充満する銅層以外の銅
層を除去するステップ、 リン化銅中間層を第2誘電層の上に形成して該リン化銅
中間層で残りの銅層を被覆するステップ、 第2窒化シリコン層を該リン化銅中間層の上に形成する
ステップ、 第3誘電層を該第2窒化シリコン層の上に形成するステ
ップ、 少なくとも以上のステップを具備したことを特徴とす
る、銅内部配線形成方法。
13. Providing a substrate covered with a first dielectric layer and comprising at least one FET; forming a first silicon nitride layer on the first dielectric layer; Forming a second dielectric layer thereon, forming a gap on the upper surface of the first dielectric layer by removing a part of the second dielectric layer and a part of the first silicon nitride layer by a lithography process and an etching process; Covering the second dielectric layer with a copper layer and filling the void with the copper layer; removing a copper layer other than the copper layer filling the void by a chemical mechanical polishing process; copper phosphide Forming an intermediate layer on the second dielectric layer and covering the remaining copper layer with the copper phosphide intermediate layer; forming a second silicon nitride layer on the copper phosphide intermediate layer; The second nitridation of the dielectric layer Forming on the silicon layer, characterized by comprising at least the above steps, the copper internal wiring forming method.
【請求項14】 前記リン化銅中間層を第1PECVD
プロセスで形成することを特徴とする、請求項13に記
載の銅内部配線形成方法。
14. The method of claim 1, wherein the copper phosphide intermediate layer is formed by first PECVD.
14. The method according to claim 13, wherein the copper internal wiring is formed by a process.
【請求項15】 前記第1PECVDプロセスで遊離化
PH3 ガスを使用することを特徴とする、請求項14に
記載の銅内部配線形成方法。
15. The method of claim 14, wherein a liberated PH 3 gas is used in the first PECVD process.
【請求項16】 前記第1PECVDプロセスの反応温
度を約400℃となすことを特徴とする、請求項14に
記載の銅内部配線形成方法。
16. The method according to claim 14, wherein a reaction temperature of the first PECVD process is about 400 ° C.
【請求項17】 前記第1PECVDプロセスの反応圧
力を約1トールから10トールとなすことを特徴とす
る、請求項14に記載の銅内部配線形成方法。
17. The method according to claim 14, wherein the reaction pressure of the first PECVD process is about 1 Torr to 10 Torr.
【請求項18】 前記銅層上に酸化銅層が形成され、該
酸化銅層が前記リン化銅中間層の形成の前に該銅層上に
存在することを特徴とする、請求項13に記載の銅内部
配線形成方法。
18. The method according to claim 13, wherein a copper oxide layer is formed on the copper layer, and the copper oxide layer is present on the copper layer before forming the copper phosphide intermediate layer. The method for forming a copper internal wiring according to the above description.
【請求項19】 前記酸化銅層の厚さが約50Åから1
00Åであることを特徴とする、請求項18に記載の銅
内部配線形成方法。
19. The method according to claim 19, wherein said copper oxide layer has a thickness of about 50 ° to 1 °.
The method according to claim 18, wherein the angle is 00 °.
【請求項20】 前記酸化銅層が第1PECVDプロセ
スで除去されることを特徴とする、請求項18に記載の
銅内部配線形成方法。
20. The method as claimed in claim 18, wherein the copper oxide layer is removed by a first PECVD process.
JP30267499A 1999-10-25 1999-10-25 Method of increasing adhesion between copper and silicon nitride Pending JP2001127063A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30267499A JP2001127063A (en) 1999-10-25 1999-10-25 Method of increasing adhesion between copper and silicon nitride

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30267499A JP2001127063A (en) 1999-10-25 1999-10-25 Method of increasing adhesion between copper and silicon nitride

Publications (1)

Publication Number Publication Date
JP2001127063A true JP2001127063A (en) 2001-05-11

Family

ID=17911830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30267499A Pending JP2001127063A (en) 1999-10-25 1999-10-25 Method of increasing adhesion between copper and silicon nitride

Country Status (1)

Country Link
JP (1) JP2001127063A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880595A (en) * 2019-11-08 2020-03-13 重庆佳宝成能源科技有限公司 Cu3Preparation method of P-CuO composite flexible lithium ion battery cathode material

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110880595A (en) * 2019-11-08 2020-03-13 重庆佳宝成能源科技有限公司 Cu3Preparation method of P-CuO composite flexible lithium ion battery cathode material
CN110880595B (en) * 2019-11-08 2022-11-08 重庆市加鼎盛科技有限公司 Cu 3 Preparation method of P-CuO composite flexible lithium ion battery cathode material

Similar Documents

Publication Publication Date Title
JP3248492B2 (en) Semiconductor device and manufacturing method thereof
US8035230B2 (en) Semiconductor device and method for manufacturing same
US20010030363A1 (en) Conductive connection forming methods, oxidation reducing methods, and integrated circuits formed thereby
US9576897B2 (en) Semiconductor interconnect device
JP2002118111A (en) Semiconductor device and its manufacturing method
JP2002043315A (en) Semiconductor device and manufacturing method thereof
JP2006237257A (en) Semiconductor device and manufacturing method thereof
US6790778B1 (en) Method for capping over a copper layer
US6455891B2 (en) Semiconductor device and method for manufacturing the same
US7645698B2 (en) Method for forming barrier layer
JP2010232676A (en) Copper silicide passivation for improved reliability
US6174793B1 (en) Method for enhancing adhesion between copper and silicon nitride
US6881661B2 (en) Manufacturing method of semiconductor device
JP2010123586A (en) Semiconductor device, and method of manufacturing the same
KR20090074510A (en) Metal wiring of semiconductor device and method of manufacturing the same
JP2000150517A (en) Semiconductor integrated circuit device and fabrication thereof
US8587128B2 (en) Damascene structure
JP2001127063A (en) Method of increasing adhesion between copper and silicon nitride
JP2000150517A5 (en)
JP2004207604A (en) Semiconductor device and its manufacturing method
JP2007220738A (en) Method of manufacturing semiconductor device
KR100960934B1 (en) Metal wiring of semiconductor device and method of manufacturing the same
JP2008108769A (en) Process for manufacturing semiconductor device
JP3087692B2 (en) Method for manufacturing semiconductor device
KR20020056341A (en) Method of forming inter-metal dielectric in a semiconductor device

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20020402