JP2001127013A - Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment - Google Patents

Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment

Info

Publication number
JP2001127013A
JP2001127013A JP30492899A JP30492899A JP2001127013A JP 2001127013 A JP2001127013 A JP 2001127013A JP 30492899 A JP30492899 A JP 30492899A JP 30492899 A JP30492899 A JP 30492899A JP 2001127013 A JP2001127013 A JP 2001127013A
Authority
JP
Japan
Prior art keywords
semiconductor device
manufacturing
wafer
holding member
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP30492899A
Other languages
Japanese (ja)
Inventor
Takashi Abe
孝詩 阿部
Jun Taniguchi
潤 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP30492899A priority Critical patent/JP2001127013A/en
Publication of JP2001127013A publication Critical patent/JP2001127013A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device whose handling in a manufacturing process is made excellent, and a method for manufacturing the semiconductor device, and a circuit board, and electric equipment. SOLUTION: This method for manufacturing a semiconductor device comprise a first process for adhering a first holding member 40 to one face of a wafer 10 on which an integrated circuit is formed and for dicing the wafer 10 from the other face, and a second process for grinding the face of the semiconductor chip 20 opposite to a face 22 on which the integrated circuit is formed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法、回路基板並びに電子機器に関する。
The present invention relates to a semiconductor device and a method of manufacturing the same, a circuit board, and an electronic device.

【0002】[0002]

【発明の背景】半導体装置の小型化・薄型化に伴い、ウ
ェーハの集積回路の形成面とは反対側の面を研削するこ
とにより、薄い半導体チップを形成する方法が知られて
いる。例えば特開平11−40520号公報には、ウェ
ーハのパターン形成面からダイシングラインに沿って溝
を形成(ハーフカット)し、ウェーハの裏面を研削する
ことによってウェーハを個々の薄い半導体チップに分割
する方法が記載されている。
BACKGROUND OF THE INVENTION Along with the miniaturization and thinning of semiconductor devices, there has been known a method of forming a thin semiconductor chip by grinding a surface of a wafer opposite to a surface on which an integrated circuit is formed. For example, Japanese Patent Application Laid-Open No. H11-40520 discloses a method in which a groove is formed (half cut) from a pattern forming surface of a wafer along a dicing line, and the wafer is divided into thin semiconductor chips by grinding the back surface of the wafer. Is described.

【0003】しかし、ハーフカット後のウェーハは割れ
やすいので、研削する工程に移すにはウェーハの取り扱
いが難しい場合がある。また、ハーフカットを確実に行
うためには、必然的にウェーハにある程度の厚みが必要
となり、薄いウェーハの場合にはハーフカットが難しか
った。
However, since the wafer after the half-cut is easily broken, it may be difficult to handle the wafer before moving to a grinding step. Further, in order to perform the half-cutting reliably, a certain thickness of the wafer is inevitably required, and in the case of a thin wafer, the half-cutting is difficult.

【0004】本発明はこの問題点を解決するものであ
り、その目的は、製造工程での取り扱いに優れる半導体
装置及びその製造方法、回路基板並びに電子機器を提供
することにある。
An object of the present invention is to solve this problem, and an object of the present invention is to provide a semiconductor device excellent in handling in a manufacturing process, a manufacturing method thereof, a circuit board, and an electronic device.

【0005】[0005]

【課題を解決するための手段】(1)本発明に係る半導
体装置の製造方法は、集積回路が形成されたウェーハに
おける一方の面に第1の保持部材を貼り付け、他方の面
から前記ウェーハをダイシングして、複数の半導体チッ
プに分割する第1工程と、少なくとも一つの前記半導体
チップにおける前記集積回路の形成された面とは反対側
の面を研削する第2工程と、を含む。
(1) In a method of manufacturing a semiconductor device according to the present invention, a first holding member is attached to one surface of a wafer on which an integrated circuit is formed, and the wafer is mounted from the other surface. A first step of dicing the semiconductor chip into a plurality of semiconductor chips, and a second step of grinding a surface of at least one of the semiconductor chips opposite to the surface on which the integrated circuit is formed.

【0006】本発明によれば、ウェーハをダイシングし
て個々の半導体チップに分割した後に、半導体チップを
研削して薄くする。すなわち、大径のウェーハを薄く研
削することがないので、ウェーハの割れを防止すること
ができる。さらに、ダイシングして分割した個々の半導
体チップを第1の保持部材上において、まとめて管理す
ることができる。したがって、生産性をおとすことがな
く、かつ、製造工程での取り扱いに優れる半導体装置の
製造方法を提供することができる。
According to the present invention, after dicing a wafer into individual semiconductor chips, the semiconductor chips are ground and thinned. In other words, since a large-diameter wafer is not thinly ground, cracking of the wafer can be prevented. Furthermore, individual semiconductor chips divided by dicing can be collectively managed on the first holding member. Therefore, it is possible to provide a method for manufacturing a semiconductor device which does not reduce productivity and is excellent in handling in a manufacturing process.

【0007】(2)この半導体装置の製造方法におい
て、前記第2工程は、前記半導体チップの前記集積回路
の形成面に第2の保持部材を貼り付けて行ってもよい。
(2) In this method of manufacturing a semiconductor device, the second step may be performed by attaching a second holding member to a surface of the semiconductor chip on which the integrated circuit is formed.

【0008】これによって、個々に分割した半導体チッ
プを固定して、研削を行うことができる。したがって、
個々に分割した複数の半導体チップを同時に研削するこ
とができるので、生産性をおとすことがなく、かつ、製
造工程での取り扱いに優れる半導体装置の製造方法を提
供することができる。
Thus, the semiconductor chips divided individually can be fixed and ground. Therefore,
Since a plurality of individually divided semiconductor chips can be ground at the same time, it is possible to provide a method of manufacturing a semiconductor device which does not reduce productivity and is excellent in handling in a manufacturing process.

【0009】(3)この半導体装置の製造方法におい
て、前記第1工程は、ウェーハにおける前記集積回路が
形成された面側となる能動面とは反対側の面に前記第1
の保持部材を貼り付け、前記能動面の側から前記ウェー
ハを完全にダイシングする工程を含み、前記第1工程後
に、複数に分割された前記半導体チップに跨って、前記
第2の保持部材を貼り付けた後に、前記第1の保持部材
を剥がして、前記第2の工程を行ってもよい。
(3) In this method of manufacturing a semiconductor device, the first step includes forming the first step on a surface of the wafer opposite to an active surface on which the integrated circuit is formed.
Bonding the holding member and completely dicing the wafer from the side of the active surface, and after the first step, bonding the second holding member over the plurality of divided semiconductor chips. After attaching, the first holding member may be peeled off, and the second step may be performed.

【0010】これによって、ウェーハをダイシングして
個々の半導体チップに分割する工程から、半導体チップ
を研削する工程まで、複数の半導体チップを第1及び第
2の保持部材のいずれかに貼り付け、まとめて管理して
各工程を行うことができる。したがって、製造工程での
取り扱いに優れる半導体装置の製造方法を提供すること
ができる。
Thus, a plurality of semiconductor chips are stuck to one of the first and second holding members from the step of dicing the wafer into individual semiconductor chips and the step of grinding the semiconductor chips, and put together. Each step can be carried out by controlling. Therefore, it is possible to provide a method for manufacturing a semiconductor device which is excellent in handling in a manufacturing process.

【0011】(4)この半導体装置の製造方法におい
て、前記第1工程前に、前記ウェーハの前記集積回路の
形成された面とは反対側の面を研削して、前記ウェーハ
の厚みを薄くする工程をさらに含んでもよい。
(4) In this method of manufacturing a semiconductor device, before the first step, the surface of the wafer opposite to the surface on which the integrated circuit is formed is ground to reduce the thickness of the wafer. The method may further include a step.

【0012】これによれば、ウェーハをダイシングして
個々の半導体チップに分割する工程の前に、ウェーハを
研削してウェーハの厚みを幾分薄くする。すなわち、例
えばウェーハを、割れやすい状態にならない程度まで薄
く研削した後に、ウェーハをダイシングし、その後に再
び研削をして最終的な半導体チップの厚みにすることが
できる。これによって、大径であるウェーハの割れを防
ぐことができるので、製造工程での取り扱いに優れる半
導体装置の製造方法を提供することができる。
According to this, before the step of dicing the wafer and dividing it into individual semiconductor chips, the wafer is ground to reduce the thickness of the wafer somewhat. That is, for example, after the wafer is ground to such an extent that the wafer is not easily broken, the wafer is diced and then ground again to obtain a final semiconductor chip thickness. This can prevent a large-diameter wafer from cracking, so that it is possible to provide a method for manufacturing a semiconductor device which is excellent in handling in a manufacturing process.

【0013】(5)この半導体装置の製造方法におい
て、前記第2工程後に、前記第2の保持部材を介して、
前記半導体チップにおける前記集積回路の形成面を押圧
して個々の半導体チップをピックアップする工程をさら
に含んでもよい。
(5) In this method of manufacturing a semiconductor device, after the second step, via the second holding member,
The method may further include a step of pressing the surface of the semiconductor chip on which the integrated circuit is formed to pick up individual semiconductor chips.

【0014】これによって、研削工程後の半導体チップ
を、研削工程で用いた保持部材を介して、そのままピッ
クアップすることができる。したがって、簡単な工程で
個々の半導体チップを取り出すことができる。
Thus, the semiconductor chip after the grinding step can be picked up as it is via the holding member used in the grinding step. Therefore, individual semiconductor chips can be taken out by a simple process.

【0015】(6)この半導体装置の製造方法におい
て、前記第2工程後に、第3の保持部材を前記半導体チ
ップにおける前記集積回路の形成面とは反対側の面に貼
り付けてから前記第2の保持部材を剥がした後に、前記
第3の保持部材を介して、前記半導体チップにおける前
記反対側の面を押圧して個々の半導体チップをピックア
ップする工程をさらに含んでもよい。
(6) In this method of manufacturing a semiconductor device, after the second step, a third holding member is attached to a surface of the semiconductor chip opposite to a surface on which the integrated circuit is formed, and then the second holding member is attached to the second holding member. After the holding member is peeled off, the method may further include a step of pressing the opposite surface of the semiconductor chip via the third holding member to pick up individual semiconductor chips.

【0016】これによって、半導体チップの集積回路の
形成面に応力を加えることなく、容易に個々の半導体チ
ップを取り出すことができる。
Thus, the individual semiconductor chips can be easily taken out without applying stress to the surface of the semiconductor chips on which the integrated circuits are formed.

【0017】(7)この半導体装置の製造方法におい
て、前記第1工程前に、前記集積回路の形成面の電極上
にバンプを形成する工程をさらに含んでもよい。
(7) The method of manufacturing a semiconductor device may further include, before the first step, a step of forming a bump on an electrode on a surface on which the integrated circuit is formed.

【0018】これによれば、集積回路の形成面において
複数の電極上にバンプを形成した後に、少なくとも研削
する工程を行う。これによって、研削する工程後の工程
で、そのまま半導体チップを保持部材から取り出して実
装工程に移ることができる。したがって、製造工程での
取り扱いに優れた半導体装置の製造方法を提供すること
ができる。
According to this, after forming bumps on the plurality of electrodes on the surface on which the integrated circuit is formed, at least a grinding step is performed. Thus, in a process after the grinding process, the semiconductor chip can be taken out of the holding member and the process can be shifted to the mounting process. Therefore, it is possible to provide a method for manufacturing a semiconductor device which is excellent in handling in a manufacturing process.

【0019】(8)この半導体装置の製造方法におい
て、前記第1から第3の保持部材の少なくともいずれか
一つは紫外線硬化性を有してもよい。
(8) In this method of manufacturing a semiconductor device, at least one of the first to third holding members may have ultraviolet curability.

【0020】紫外線硬化性を有する保持部材であれば、
その接着力を紫外線の照射によって容易に落とすことが
できる。したがって、研削のときに複数の半導体チップ
を接着して行い、その後の工程で容易に剥離することが
できる。
If the holding member has ultraviolet curability,
The adhesive strength can be easily reduced by irradiation with ultraviolet rays. Therefore, a plurality of semiconductor chips can be adhered at the time of grinding, and can be easily separated in a subsequent step.

【0021】(9)本発明に係る半導体装置は、上記半
導体装置の製造方法から製造されてなる。
(9) A semiconductor device according to the present invention is manufactured by the above-described method for manufacturing a semiconductor device.

【0022】(10)本発明に係る回路基板は、上記半
導体装置が搭載されている。
(10) A circuit board according to the present invention has the above-described semiconductor device mounted thereon.

【0023】(11)本発明に係る電子機器は、上記半
導体装置を有する。
(11) An electronic apparatus according to the present invention includes the above semiconductor device.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施の形態を、図
面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0025】(第1の実施の形態)本実施の形態は、集
積回路(パターン)が形成されたウェーハ10を複数の
半導体チップ20に分割する半導体装置の製造方法であ
り、例えば分割した半導体チップ20をさらに基板に搭
載してCSP(Chip Scale/ Size Package)構造の半導
体装置とすることができる。
(First Embodiment) This embodiment relates to a method of manufacturing a semiconductor device in which a wafer 10 on which an integrated circuit (pattern) is formed is divided into a plurality of semiconductor chips 20. 20 can be further mounted on a substrate to form a semiconductor device having a CSP (Chip Scale / Size Package) structure.

【0026】図1〜図4は、本実施の形態に係る半導体
装置の製造方法を示した図である。本実施の形態では、
ウェーハ10をダイシングする工程後に、分割された個
々の半導体チップ20を研削することによって薄型の半
導体チップ20を形成する。
FIGS. 1 to 4 are views showing a method of manufacturing a semiconductor device according to the present embodiment. In the present embodiment,
After the step of dicing the wafer 10, the thin semiconductor chips 20 are formed by grinding the divided individual semiconductor chips 20.

【0027】(ダイシング工程)図1は、ウェーハ10
をダイシング装置によって複数の半導体チップ20に分
割する工程を示した図である。
(Dicing Step) FIG.
FIG. 3 is a diagram showing a process of dividing the semiconductor chip into a plurality of semiconductor chips 20 by a dicing apparatus.

【0028】集積回路(パターン)が形成されたウェー
ハ10をダイシングする。本実施の形態においては、ウ
ェーハ10における集積回路が形成面22の側からダイ
シングする。ウェーハ10の径は特に限定されなく、そ
の厚みも特に問わない。ウェーハ10のダイシングにお
いて、カッタ、レーザ及びブレード等のいずれを用いて
もよい。例えば、図1に示すようにブレード34を高速
に回転させることによって、ウェーハ10を切削して個
々の半導体チップ20に分割してもよい。この場合に、
ハーフカット又はフルカットのいずれの方式を用いてダ
イシングしてもよく、ハーフカットの場合にはカット後
にダイシングラインに沿ってウェーハ10を割ることで
個々の半導体チップ20に分割することができる。
The wafer 10 on which the integrated circuit (pattern) is formed is diced. In the present embodiment, the integrated circuit on the wafer 10 is diced from the formation surface 22 side. The diameter of the wafer 10 is not particularly limited, and its thickness is not particularly limited. In dicing the wafer 10, any of a cutter, a laser, a blade, and the like may be used. For example, the wafer 10 may be cut and divided into individual semiconductor chips 20 by rotating the blade 34 at a high speed as shown in FIG. In this case,
Dicing may be performed using either half-cut or full-cut method. In the case of half-cut, the wafer 10 can be divided into individual semiconductor chips 20 by cutting the wafer 10 along a dicing line after cutting.

【0029】ダイシングするときに、ウェーハ10を第
1の保持部材40に貼り付けて行う。第1の保持部材4
0は、その粘着性によってウェーハ10を固定して安定
な状態でダイシングするために用いてもよく、ダイシン
グしたことによって分割された複数の半導体チップ20
を一群にまとめることで、その取り扱いを容易にするた
めに用いてもよい。したがって、第1の保持部材40
は、複数の半導体チップ20を固定できるものであれば
よく、例えば紫外線硬化型樹脂を粘着材とするUVテー
プを用いてもよい。なお、UVテープでは、その接着力
を紫外線の照射による樹脂の硬化によって、容易におと
すことができる。
At the time of dicing, the wafer 10 is attached to the first holding member 40. First holding member 4
0 may be used for fixing the wafer 10 by its adhesiveness and dicing in a stable state, and a plurality of semiconductor chips 20 divided by the dicing.
May be used to facilitate their handling by grouping them together. Therefore, the first holding member 40
Any material may be used as long as it can fix a plurality of semiconductor chips 20, and for example, a UV tape using an ultraviolet curable resin as an adhesive may be used. In the case of a UV tape, the adhesive strength can be easily reduced by curing the resin by irradiation of ultraviolet rays.

【0030】ウェーハ10における集積回路の形成面2
2から、切削ラインを形成してダイシングする場合は、
第1の保持部材40をウェーハ10における集積回路の
形成面22とは反対側(ウェーハ10の裏面)に貼り付
ける。この場合に、例えば、ウェーハ10に貼り付けら
れた第1の保持部材40を台30上に載置して、載置し
た第1の保持部材40の外側をリング32によって固定
し、第1の保持部材40上のウェーハ10をダイシング
してもよい。いずれにしても、ウェーハ10を個々の半
導体チップ20に分割できればよく、その形態は上述の
ものに限られない。
Forming surface 2 of integrated circuit on wafer 10
When dicing by forming a cutting line from 2,
The first holding member 40 is attached to the wafer 10 on the side opposite to the integrated circuit forming surface 22 (the back surface of the wafer 10). In this case, for example, the first holding member 40 attached to the wafer 10 is placed on the table 30, and the outside of the placed first holding member 40 is fixed by the ring 32, and the first holding member 40 is fixed to the first holding member 40. The wafer 10 on the holding member 40 may be diced. In any case, it suffices if the wafer 10 can be divided into individual semiconductor chips 20, and the form is not limited to the above.

【0031】なお、ダイシング工程後においても、分割
された複数の半導体チップ20をまとまった一群に管理
することが好ましく、したがって、第1の保持部材30
は次工程において必要に応じて剥がすことが好ましい。
詳しく言うと、図2に示すように、次工程の研削する工
程では、半導体チップ20の集積回路の形成面22に第
2の保持部材42を貼り付けて、半導体チップ20の裏
面を研削するので、ダイシング工程において、ウェーハ
10の裏面に第1の保持部材40を貼り付けてダイシン
グを行った場合は、第1の保持部材40を貼り付けた面
(半導体チップ20の裏面)とは反対側の面(半導体チ
ップ20における集積回路の形成面22)に第2の保持
部材42を貼り付けた後に、第1の保持部材40を剥が
すことが好ましい。これによって、ウェーハ10をダイ
シングして個々の半導体チップ20に分割する工程(ダ
イシング工程)から、半導体チップ20を研削する工程
まで、複数の半導体チップ20を第1及び第2の保持部
材40、42のいずれかに貼り付け、まとめて管理して
各工程を行うことができる。したがって、製造工程での
取り扱いに優れる半導体装置の製造方法を提供すること
ができる。
After the dicing step, it is preferable to manage the plurality of divided semiconductor chips 20 in a group.
Is preferably peeled off as necessary in the next step.
More specifically, as shown in FIG. 2, in the next grinding step, the second holding member 42 is attached to the integrated circuit forming surface 22 of the semiconductor chip 20 and the back surface of the semiconductor chip 20 is ground. In the dicing step, when dicing is performed by attaching the first holding member 40 to the back surface of the wafer 10, the surface opposite to the surface to which the first holding member 40 is attached (the back surface of the semiconductor chip 20). After attaching the second holding member 42 to the surface (the integrated circuit forming surface 22 of the semiconductor chip 20), the first holding member 40 is preferably peeled off. In this manner, the plurality of semiconductor chips 20 are first and second holding members 40 and 42 from a step of dicing the wafer 10 into individual semiconductor chips 20 (dicing step) to a step of grinding the semiconductor chips 20. And each step can be performed by collectively managing them. Therefore, it is possible to provide a method for manufacturing a semiconductor device which is excellent in handling in a manufacturing process.

【0032】なお、第1の保持部材40として、上述の
紫外線硬化型樹脂を粘着剤とするUVテープを用いても
よく、これによって、第1の保持部材40を容易に剥が
すことができる。
As the first holding member 40, a UV tape using the above-mentioned ultraviolet curable resin as an adhesive may be used, so that the first holding member 40 can be easily peeled off.

【0033】(研削工程)図2に示すように、ダイシン
グして個々に分割した半導体チップ20を研削する。詳
しく言うと、半導体チップ20における集積回路の形成
面22とは反対側の面(半導体チップ20の裏面)を研
削する。
(Grinding Step) As shown in FIG. 2, the semiconductor chips 20 which are diced and individually divided are ground. More specifically, the surface of the semiconductor chip 20 opposite to the integrated circuit forming surface 22 (the back surface of the semiconductor chip 20) is ground.

【0034】例えば、図2に示すように半導体チップ2
0を第2の保持部材42に貼り付けて固定し、研削用冶
具50に設けた砥石52などによって半導体チップ20
の裏面を削る。複数の半導体チップ20が、研削によっ
て加えられる応力によって弾き飛ばされないように、複
数の半導体チップ20を保持部材42に強く固定するこ
とが好ましい。言い換えると、保持部材42によって半
導体チップ20を固定することによって、ダイシングし
た後の複数の半導体チップ20であっても、安定な状態
で研削することができる。なお、研削する半導体チップ
20は一つであってもよい。
For example, as shown in FIG.
0 is attached to the second holding member 42 and fixed, and the semiconductor chip 20 is fixed by a grindstone 52 provided on a grinding jig 50.
Scrape the back of. It is preferable that the plurality of semiconductor chips 20 be firmly fixed to the holding member 42 so that the plurality of semiconductor chips 20 are not repelled by the stress applied by the grinding. In other words, by fixing the semiconductor chip 20 by the holding member 42, even the plurality of semiconductor chips 20 after dicing can be ground in a stable state. Note that one semiconductor chip 20 may be ground.

【0035】第2の保持部材42は、上述の紫外線硬化
型樹脂を粘着材とするものであってもよい。これによっ
て、半導体チップ20を研削するときに大きな接着力を
以って半導体チップ20を保持し、その後の工程で個々
の半導体チップ20を容易に取り出すことができるよう
に接着力が小さくすることができる。したがって、接着
した半導体チップ20を容易に取り出すことができる。
The second holding member 42 may be made of the above-mentioned ultraviolet curable resin as an adhesive. Accordingly, when grinding the semiconductor chip 20, the semiconductor chip 20 is held with a large adhesive force, and the adhesive force is reduced so that the individual semiconductor chips 20 can be easily taken out in a subsequent step. it can. Therefore, the bonded semiconductor chip 20 can be easily taken out.

【0036】本実施の形態では、ダイシング工程後に複
数の半導体チップ20を研削する。したがって、例え
ば、ダイシングによって切削ラインの交差する部分にチ
ッピングが発生しても、その後の工程で半導体チップ2
0の研削を行うので、欠けた形状をなくすことができ
る。したがって、本実施の形態に係る半導体装置の製造
方法は、その取り扱いに優れるとともに、信頼性の高い
半導体装置を製造することができる。
In the present embodiment, the plurality of semiconductor chips 20 are ground after the dicing step. Therefore, for example, even if chipping occurs at the intersection of the cutting lines due to dicing, the semiconductor chip 2
Since the grinding of 0 is performed, a chipped shape can be eliminated. Therefore, the method for manufacturing a semiconductor device according to the present embodiment can manufacture a semiconductor device with excellent handling and high reliability.

【0037】図3は、本工程後における厚みが薄く研削
された半導体チップ20を示した図である。研削後の複
数の半導体チップ20を、研削工程のときに貼り付けら
れた第2の保持部材42からピックアップする。例え
ば、図3に示すように第2の保持部材42の貼り付けら
れた半導体チップ20の集積回路の形成面22の側か
ら、保持部材42を介して半導体チップ20を持ち上げ
るように押圧冶具60によってピックアップしてもよ
い。これによって、第2の保持部材42から、半導体チ
ップ20を個別に取り出すことができる。
FIG. 3 is a view showing the semiconductor chip 20 which has been ground to a small thickness after this step. The plurality of semiconductor chips 20 after the grinding are picked up from the second holding member 42 attached in the grinding step. For example, as shown in FIG. 3, the pressing jig 60 is used to lift the semiconductor chip 20 via the holding member 42 from the side of the integrated circuit forming surface 22 of the semiconductor chip 20 to which the second holding member 42 is attached. You may pick it up. Thereby, the semiconductor chips 20 can be individually taken out from the second holding member 42.

【0038】また、図2に示す研削工程後に、半導体チ
ップ20の裏面に第3の保持部材44を貼り付けて、第
2の保持部材42を剥がしてから、第3の保持部材44
を介して半導体チップ20をピックアップしてもよい。
すなわち、図4に示すように、第3の保持部材44の貼
り付けられた半導体チップ20の裏面の側から、保持部
材44を介して半導体チップ20を持ち上げるように押
圧冶具60によってピックアップしてもよい。これによ
って、ピックアップのときに、半導体チップ20の集積
回路の形成面22を、応力を加えずに、個々の半導体チ
ップ20を取り出すことができる。
After the grinding step shown in FIG. 2, the third holding member 44 is attached to the back surface of the semiconductor chip 20 and the second holding member 42 is peeled off.
The semiconductor chip 20 may be picked up through the interface.
That is, as shown in FIG. 4, even if the semiconductor chip 20 is picked up from the back surface side of the semiconductor chip 20 to which the third holding member 44 is attached by the pressing jig 60 so as to lift the semiconductor chip 20 via the holding member 44. Good. Thus, at the time of pickup, the individual semiconductor chips 20 can be taken out without applying stress to the integrated circuit forming surface 22 of the semiconductor chip 20.

【0039】ウェーハ10をダイシングする工程の前
に、ウェーハ10を研削して厚みを幾分薄くしてもよ
い。詳しく言うと、ダイシング工程前に、半導体チップ
20の完成時の厚みに至らない程度にウェーハ10を研
削してもよい。これによって、大径であるウェーハ10
の割れを防ぐことができるので、製造工程での取り扱い
に優れた半導体装置の製造方法を提供することができ
る。
Prior to the step of dicing the wafer 10, the wafer 10 may be ground to a somewhat smaller thickness. More specifically, before the dicing step, the wafer 10 may be ground to such an extent that the thickness of the semiconductor chip 20 does not reach the completed thickness. As a result, the large-diameter wafer 10
Therefore, it is possible to provide a method of manufacturing a semiconductor device which is excellent in handling in a manufacturing process.

【0040】本実施の形態によれば、ウェーハ10をダ
イシングして個々の半導体チップ20に分割した後に、
半導体チップ20を研削して薄くする。すなわち、大径
のウェーハ10を完成時の厚みまで薄く研削することが
ないので、ウェーハ10の割れを防止することができ
る。さらに、ダイシングして分割した個々の半導体チッ
プ20を第1の保持部材40上において、まとめて管理
することができる。したがって、生産性をおとすことが
なく、かつ、製造工程での取り扱いに優れる半導体装置
の製造方法を提供することができる。
According to the present embodiment, after the wafer 10 is diced and divided into individual semiconductor chips 20,
The semiconductor chip 20 is ground and thinned. That is, since the large-diameter wafer 10 is not thinly ground to the thickness at the time of completion, cracking of the wafer 10 can be prevented. Furthermore, the individual semiconductor chips 20 divided by dicing can be collectively managed on the first holding member 40. Therefore, it is possible to provide a method for manufacturing a semiconductor device which does not reduce productivity and is excellent in handling in a manufacturing process.

【0041】なお、上述の第1から第3の保持部材4
0、42、44は全て同一のものを用いてもよく、必要
に応じて別々の部材を用いてもよい。また、第1から第
3の保持部材40、42、44の少なくともいずれか一
つを紫外線硬化型樹脂を粘着剤とするUVテープとして
もよい。
The first to third holding members 4 described above are used.
All of 0, 42, and 44 may be the same, or may be different members as needed. Further, at least one of the first to third holding members 40, 42, and 44 may be a UV tape using an ultraviolet curable resin as an adhesive.

【0042】(第2の実施の形態)図5は本実施の形態
に係る半導体装置の製造方法を示した図である。同図で
は、バンプ24が設けられた半導体チップ20をピック
アップするときの図である。
(Second Embodiment) FIG. 5 is a view showing a method of manufacturing a semiconductor device according to the present embodiment. FIG. 2 is a diagram when the semiconductor chip 20 provided with the bumps 24 is picked up.

【0043】本実施の形態では、研削工程前にウェーハ
10(ダイシング工程後においては半導体チップ20)
における複数の電極上にバンプ24を形成する。ダイシ
ング工程前にバンプ24を設ける場合は、ウェーハ10
の状態でバンプ24を形成し、その後にダイシング及び
研削工程を行う。大径であるウェーハ10の状態でバン
プ24を形成するので、効率よくバンプ24を電極上に
設けることができる。また、ダイシング工程後にバンプ
24を設けてもよく、この場合も複数の半導体チップ2
0をまとまった一群として第1の保持部材40上に配置
するので、効率よくバンプ24を設けることができる。
In this embodiment, the wafer 10 before the grinding step (the semiconductor chip 20 after the dicing step)
The bumps 24 are formed on the plurality of electrodes in the above. If the bumps 24 are provided before the dicing step, the wafer 10
Then, the dicing and grinding steps are performed. Since the bumps 24 are formed in the state of the wafer 10 having a large diameter, the bumps 24 can be efficiently provided on the electrodes. Further, the bumps 24 may be provided after the dicing step.
The bumps 24 can be provided efficiently because the zeros are arranged as a group on the first holding member 40.

【0044】バンプ24の形成方法として、ボンディン
グワイヤを用いたボールバンプによって形成してもよ
く、この他に電解メッキ法、無電解メッキ法、ペースト
印刷法、ボール載置法などや、それらの組合わせ手法を
用いてもよい。
The bump 24 may be formed by a ball bump using a bonding wire. In addition, the bump 24 may be formed by an electrolytic plating method, an electroless plating method, a paste printing method, a ball mounting method, or a combination thereof. A matching technique may be used.

【0045】本実施の形態では、ウエハ10をダイシン
グして個々の半導体チップ20に分割し、バンプ24を
有する半導体チップ24を研削する工程を含む。上述の
ように半導体チップ20の裏面を研削する場合は、半導
体チップ20の集積回路の形成面22に第2の保持部材
42に貼り付けて研削することが好ましい。したがっ
て、本実施の形態では、研削工程後にバンプ付けを行う
必要がないので、図5に示すように研削工程後の半導体
チップ20をピックアップしてそのまま実装工程に移る
ことができ、製造工程での取り扱いに優れた半導体装置
の製造方法を提供することができる。
The present embodiment includes a step of dicing the wafer 10 into individual semiconductor chips 20 and grinding the semiconductor chips 24 having the bumps 24. When the back surface of the semiconductor chip 20 is ground as described above, it is preferable that the back surface of the semiconductor chip 20 is ground by attaching it to the second holding member 42 on the integrated circuit forming surface 22. Therefore, in the present embodiment, since it is not necessary to perform bumping after the grinding process, the semiconductor chip 20 after the grinding process can be picked up as shown in FIG. A method for manufacturing a semiconductor device with excellent handling can be provided.

【0046】なお、上述の実施の形態によって製造され
た半導体チップ20を例えば基板に実装し、パッケージ
化することによって、小型化かつ薄型化されたCSP型
パッケージとしてもよく、薄型化された半導体チップ2
0を複数、基板に搭載したマルチチップモジュールとし
てもよい。いずれにしても、本発明によって信頼性の高
く、かつ、薄型化された半導体装置を製造することがで
きる。
The semiconductor chip 20 manufactured according to the above-described embodiment may be mounted on a substrate and packaged to form a CSP type package that is reduced in size and thickness. 2
A multi-chip module in which a plurality of 0s are mounted on a substrate may be used. In any case, according to the present invention, a highly reliable and thin semiconductor device can be manufactured.

【0047】図6には、本実施の形態に係る半導体装置
1を実装した回路基板100が示されている。回路基板
100には例えばガラスエポキシ基板等の有機系基板を
用いることが一般的である。回路基板100には例えば
銅などからなる配線パターンが所望の回路となるように
形成されていて、それらの配線パターンと半導体装置の
外部端子とを機械的に接続することでそれらの電気的導
通を図る。
FIG. 6 shows a circuit board 100 on which the semiconductor device 1 according to the present embodiment is mounted. Generally, an organic substrate such as a glass epoxy substrate is used for the circuit board 100. Wiring patterns made of, for example, copper or the like are formed on the circuit board 100 so as to form a desired circuit, and the electrical continuity of the wiring patterns and the external terminals of the semiconductor device is established by mechanically connecting the wiring patterns and external terminals of the semiconductor device. Aim.

【0048】そして、本発明を適用した半導体装置を有
する電子機器として、図7にはノート型パーソナルコン
ピュータ、図8には携帯電話が示されている。
FIG. 7 shows a notebook personal computer and FIG. 8 shows a mobile phone as an electronic apparatus having a semiconductor device to which the present invention is applied.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法を示す図である。
FIG. 1 is a diagram illustrating a method for manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.

【図2】図2は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法を示す図である。
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device according to a first embodiment to which the present invention is applied.

【図3】図3は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法を示す図である。
FIG. 3 is a diagram illustrating a method of manufacturing the semiconductor device according to the first embodiment to which the present invention is applied.

【図4】図4は、本発明を適用した第1の実施の形態に
係る半導体装置の製造方法の変形例を示す図である。
FIG. 4 is a view showing a modification of the method of manufacturing the semiconductor device according to the first embodiment to which the present invention is applied;

【図5】図5は、本発明を適用した第2の実施の形態に
係る半導体装置の製造方法を示す図である。
FIG. 5 is a diagram illustrating a method of manufacturing a semiconductor device according to a second embodiment to which the present invention is applied.

【図6】図6は、本発明を適用した半導体装置を搭載し
た回路基板を示す図である。
FIG. 6 is a diagram showing a circuit board on which a semiconductor device to which the present invention is applied is mounted.

【図7】図7は、本発明を適用した半導体装置を有する
電子機器を示す図である。
FIG. 7 is a diagram illustrating an electronic apparatus including a semiconductor device to which the present invention is applied;

【図8】図8は、本発明を適用した半導体装置を有する
電子機器を示す図である。
FIG. 8 is a diagram illustrating an electronic apparatus including a semiconductor device to which the present invention is applied;

【符号の説明】[Explanation of symbols]

10 ウェーハ 20 半導体チップ 22 集積回路の形成面 24 バンプ 30 台 32 リング 34 ブレード 40 第1の保持部材 42 第2の保持部材 44 第3の保持部材 50 研削用冶具 52 砥石 60 押圧冶具 DESCRIPTION OF SYMBOLS 10 Wafer 20 Semiconductor chip 22 Integrated circuit formation surface 24 Bump 30 units 32 Ring 34 Blade 40 First holding member 42 Second holding member 44 Third holding member 50 Grinding jig 52 Grinding stone 60 Pressing jig

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 集積回路が形成されたウェーハにおける
一方の面に第1の保持部材を貼り付け、他方の面から前
記ウェーハをダイシングして、複数の半導体チップに分
割する第1工程と、 少なくとも一つの前記半導体チップにおける前記集積回
路の形成された面とは反対側の面を研削する第2工程
と、 を含む半導体装置の製造方法。
A first step of attaching a first holding member to one surface of a wafer on which an integrated circuit is formed, dicing the wafer from the other surface, and dividing the wafer into a plurality of semiconductor chips; A second step of grinding a surface of the one semiconductor chip opposite to a surface on which the integrated circuit is formed, a method for manufacturing a semiconductor device.
【請求項2】 請求項1記載の半導体装置の製造方法に
おいて、 前記第2工程は、前記半導体チップの前記集積回路の形
成面に第2の保持部材を貼り付けて行う半導体装置の製
造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the second step is performed by attaching a second holding member to a surface of the semiconductor chip on which the integrated circuit is formed.
【請求項3】 請求項2記載の半導体装置の製造方法に
おいて、 前記第1工程は、ウェーハにおける前記集積回路が形成
された面側となる能動面とは反対側の面に前記第1の保
持部材を貼り付け、前記能動面の側から前記ウェーハを
完全にダイシングする工程を含み、 前記第1工程後に、複数に分割された前記半導体チップ
に跨って、前記第2の保持部材を貼り付けた後に、前記
第1の保持部材を剥がして、前記第2の工程を行う半導
体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 2, wherein the first holding is performed on a surface of the wafer opposite to an active surface on which the integrated circuit is formed on the wafer. Including a step of attaching a member and completely dicing the wafer from the side of the active surface, and after the first step, attaching the second holding member across the plurality of divided semiconductor chips. A method of manufacturing a semiconductor device, wherein the first step is performed after the first holding member is peeled off.
【請求項4】 請求項1から請求項3のいずれかに記載
の半導体装置の製造方法において、 前記第1工程前に、前記ウェーハの前記集積回路の形成
された面とは反対側の面を研削して、前記ウェーハの厚
みを薄くする工程をさらに含む半導体装置の製造方法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein, before the first step, a surface of the wafer opposite to a surface on which the integrated circuit is formed is removed. A method for manufacturing a semiconductor device, further comprising the step of grinding to reduce the thickness of the wafer.
【請求項5】 請求項2から請求項4のいずれかに記載
の半導体装置の製造方法において、 前記第2工程後に、前記第2の保持部材を介して、前記
半導体チップにおける前記集積回路の形成面を押圧して
個々の半導体チップをピックアップする工程をさらに含
む半導体装置の製造方法。
5. The method for manufacturing a semiconductor device according to claim 2, wherein the integrated circuit is formed on the semiconductor chip via the second holding member after the second step. A method for manufacturing a semiconductor device, further comprising the step of pressing a surface to pick up individual semiconductor chips.
【請求項6】 請求項2から請求項4のいずれかに記載
の半導体装置の製造方法において、 前記第2工程後に、第3の保持部材を前記半導体チップ
における前記集積回路の形成面とは反対側の面に貼り付
けてから前記第2の保持部材を剥がした後に、前記第3
の保持部材を介して、前記半導体チップにおける前記反
対側の面を押圧して個々の半導体チップをピックアップ
する工程をさらに含む半導体装置の製造方法。
6. The method for manufacturing a semiconductor device according to claim 2, wherein after the second step, a third holding member is opposite to a surface of the semiconductor chip on which the integrated circuit is formed. After peeling off the second holding member after attaching to the side surface,
And a step of pressing the opposite surface of the semiconductor chip via the holding member to pick up individual semiconductor chips.
【請求項7】 請求項1から請求項6のいずれかに記載
の半導体装置の製造方法において、 前記第1工程前に、前記集積回路の形成面の電極上にバ
ンプを形成する工程をさらに含む半導体装置の製造方
法。
7. The method for manufacturing a semiconductor device according to claim 1, further comprising, before the first step, a step of forming a bump on an electrode on a surface on which the integrated circuit is formed. A method for manufacturing a semiconductor device.
【請求項8】 請求項1から請求項7のいずれかに記載
の半導体装置の製造方法において、 前記第1から第3の保持部材の少なくともいずれか一つ
は紫外線硬化性を有する半導体装置の製造方法。
8. The method of manufacturing a semiconductor device according to claim 1, wherein at least one of the first to third holding members has ultraviolet curability. Method.
【請求項9】 請求項1から請求項8のいずれかに記載
の半導体装置の製造方法によって製造された半導体装
置。
9. A semiconductor device manufactured by the method of manufacturing a semiconductor device according to claim 1.
【請求項10】 請求項9記載の半導体装置を搭載した
回路基板。
10. A circuit board on which the semiconductor device according to claim 9 is mounted.
【請求項11】 請求項9記載の半導体装置を有する電
子機器。
11. An electronic apparatus comprising the semiconductor device according to claim 9.
JP30492899A 1999-10-27 1999-10-27 Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment Withdrawn JP2001127013A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30492899A JP2001127013A (en) 1999-10-27 1999-10-27 Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30492899A JP2001127013A (en) 1999-10-27 1999-10-27 Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment

Publications (1)

Publication Number Publication Date
JP2001127013A true JP2001127013A (en) 2001-05-11

Family

ID=17939010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30492899A Withdrawn JP2001127013A (en) 1999-10-27 1999-10-27 Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment

Country Status (1)

Country Link
JP (1) JP2001127013A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7140951B2 (en) 2003-01-10 2006-11-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer
JP2013105822A (en) * 2011-11-11 2013-05-30 Disco Abrasive Syst Ltd Method for processing plate-like object
JP2014033158A (en) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd Method for processing wafer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7140951B2 (en) 2003-01-10 2006-11-28 Kabushiki Kaisha Toshiba Semiconductor device manufacturing apparatus and semiconductor device manufacturing method for forming semiconductor chips by dividing semiconductor wafer
JP2013105822A (en) * 2011-11-11 2013-05-30 Disco Abrasive Syst Ltd Method for processing plate-like object
JP2014033158A (en) * 2012-08-06 2014-02-20 Disco Abrasive Syst Ltd Method for processing wafer

Similar Documents

Publication Publication Date Title
AU729849B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
CN105514038B (en) Method for cutting semiconductor wafer
JP4286497B2 (en) Manufacturing method of semiconductor device
US6762074B1 (en) Method and apparatus for forming thin microelectronic dies
JP2001127206A (en) Manufacturing method of chip-scale package and manufacturing method of ic chip
JP2001313350A (en) Chip-shaped electronic component and its manufacturing method, and pseudo-wafer used for manufacture of chip- shaped electronic component and its manufacturing method
JP2005064499A (en) Method of manufacturing semiconductor device
JP2003234359A (en) Method of manufacturing semiconductor device
JP4595265B2 (en) Manufacturing method of semiconductor device
JP2001308116A (en) Chip-shaped electronic component and its manufacturing method, and pseudo wafer used for manufacturing method of chip-shaped electronic component and its manufacturing method
JP2000182995A (en) Manufacture of semiconductor device
JP2002093830A (en) Manufacturing method of chip-like electronic component, and manufacturing method of pseudo-wafer used for the manufacturing method
US7846776B2 (en) Methods for releasably attaching sacrificial support members to microfeature workpieces and microfeature devices formed using such methods
US10658240B1 (en) Semiconductor die singulation
JP2001135598A (en) Wafer dicing method, semiconductor device, its manufacturing method, circuit board and electronic apparatus
JP2000228465A (en) Semiconductor device and its manufacture
JP2002110714A (en) Chip-integrating board, its manufacturing method, chip- like electronic component, its manufacturing method, and electronic equipment and its manufacturing method
KR100927778B1 (en) Semiconductor Package Manufacturing Method
JP2001127013A (en) Semiconductor device, manufacturing method thereof, circuit substrate and electronic equipment
US11764066B2 (en) Peeling method for peeling off substrate from support plate
US20110155297A1 (en) Method of applying an adhesive layer on thincut semiconductor chips of a semiconductor wafer
JP4095047B2 (en) Chip placement method for wafer level package
KR20210120914A (en) Method for manufacturing a semiconductor package
JP4276535B2 (en) Method for manufacturing a signal processing apparatus
JP2006140303A (en) Method for manufacturing semiconductor apparatus

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20051220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060216