JP2001110834A - Flip-chip semiconductor device and manufacturing method thereof - Google Patents

Flip-chip semiconductor device and manufacturing method thereof

Info

Publication number
JP2001110834A
JP2001110834A JP28671999A JP28671999A JP2001110834A JP 2001110834 A JP2001110834 A JP 2001110834A JP 28671999 A JP28671999 A JP 28671999A JP 28671999 A JP28671999 A JP 28671999A JP 2001110834 A JP2001110834 A JP 2001110834A
Authority
JP
Japan
Prior art keywords
semiconductor device
flip
chip type
type semiconductor
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP28671999A
Other languages
Japanese (ja)
Other versions
JP3339478B2 (en
Inventor
Koichi Honda
広一 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP28671999A priority Critical patent/JP3339478B2/en
Publication of JP2001110834A publication Critical patent/JP2001110834A/en
Application granted granted Critical
Publication of JP3339478B2 publication Critical patent/JP3339478B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

PROBLEM TO BE SOLVED: To provide a highly reliable flip-chip semiconductor device which can be used by mounting again on a substrate without giving damage to a semiconductor chip when the semiconductor chip mounted on a substrate is removed from the substrate. SOLUTION: A flip-chip semiconductor device, consisting of a semiconductor device 6 and solder balls 12, which are used as electrode parts of this device 6, is provided with connection parts 5 and 10 for connecting the above device 6 and the above balls 12 with each other, and insulative resin layers 9 and 11 between the above device 6 and the above balls 12 in such a way as to cover the above connection parts 5 and 10.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、フリップチップ型
半導体装置とその製造方法に係わり、特に、基板上に取
り付けた半導体チップを取り外した場合でも、取り外す
際、この半導体チップにダメージを与えずに、再び、基
板に実装して使用することを可能にしたフリップチップ
型半導体装置とその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a flip-chip type semiconductor device and a method of manufacturing the same, and more particularly, to a flip-chip type semiconductor device which is mounted on a substrate without damaging the semiconductor chip. The present invention again relates to a flip-chip type semiconductor device which can be mounted on a substrate and used, and a method of manufacturing the same.

【0002】[0002]

【従来の技術】半導体チップ上のチップ周辺部もしくは
活性領域上にエリアアレー配列で形成されている外部端
子上に、半田、Au、Sn−Ag系合金等の金属性材料
により突起状のバンプが形成されているフリップチップ
型半導体装置は、このフリップチップ型半導体装置のバ
ンプ配列パターンと同一パターンで形成されている電極
パットが形成されている多層配線基板上に実装される。
2. Description of the Related Art Protruding bumps made of a metallic material such as solder, Au, or Sn-Ag alloy are formed on external terminals formed in an area array arrangement on a chip peripheral portion or an active region on a semiconductor chip. The formed flip-chip type semiconductor device is mounted on a multilayer wiring board on which electrode pads formed in the same pattern as the bump arrangement pattern of the flip-chip type semiconductor device are formed.

【0003】フリップチップ型半導体装置を多層配線基
板に実装する際には、通常バンプ材料が半田を用いてい
る場合は、フラックスを使用したIRリフロー工程が用
いられるのが通常である。しかしながら、フリップチッ
プ型半導体装置を多層配線基板に実装した後、多層配線
基板の線膨張係数とフリップチップ型半導体装置の線膨
張係数とが異なるため、特に、温度サイクル特性が劣る
という欠点があった。このような欠点を改善するため
に、従来から以下のような対策が施されてきている。
When mounting a flip-chip type semiconductor device on a multilayer wiring board, an IR reflow process using a flux is usually used when solder is used as a bump material. However, after mounting the flip-chip type semiconductor device on the multilayer wiring board, the linear expansion coefficient of the multilayer wiring board is different from the linear expansion coefficient of the flip-chip type semiconductor device. . In order to improve such disadvantages, the following measures have conventionally been taken.

【0004】まず、多層配線基板の線膨張係数をシリコ
ンの線膨張係数に近づけるために、材料としては高価で
あるALN、ムライド、ガラスセラミックス等のセラッ
ミック系の材料を用いて、線膨張係数のミスマッチを最
小限にして実装信頼性を向上させるという試みがなされ
てきた。この試みは、実装信頼性向上という観点では効
果があったものの、多層配線基板の材料が高価なセラミ
ック系材料を使用していた為、一般的にはHighエン
ドなスーパーコンピュータや、大型コンピュータの適用
のみに限定されて使用されてきた。
First, in order to make the linear expansion coefficient of the multilayer wiring board close to that of silicon, expensive materials such as ALN, muride, and glass ceramics are used, and the linear expansion coefficient is mismatched. Attempts have been made to minimize packaging to improve packaging reliability. Although this attempt was effective from the viewpoint of improving the mounting reliability, it was generally applied to a high-end supercomputer or a large-sized computer because the material of the multilayer wiring board was an expensive ceramic material. It has been used only on a limited basis.

【0005】これに対して、半導体チップと比較的安価
な有機系材料を使用した多層配線基板との間にアンダー
フィル樹脂を配置させることにより、バンプ接続部分に
働くせん断応力を分散させ、実装状態での信頼性を向上
させる技術が用いられている。
On the other hand, by disposing an underfill resin between a semiconductor chip and a multilayer wiring board using a relatively inexpensive organic material, the shear stress acting on the bump connection portion is dispersed, and the mounting state is reduced. In order to improve the reliability of the system, a technology is used.

【0006】しかしながら、アンダーフィル樹脂内にボ
イドが存在した場合や、アンダーフィル樹脂と半導体チ
ップの界面又はアンダーフィル樹脂と多層配線基板との
接着特性が悪い場合には、吸湿リフロー工程で界面剥離
現象が誘発して、製品を不良にしてしまうという問題が
あり、フリップチップ型半導体装置のローコスト化を阻
害していた。
However, when voids are present in the underfill resin, or when the interface between the underfill resin and the semiconductor chip or the adhesive property between the underfill resin and the multilayer wiring board is poor, the interface peeling phenomenon occurs in the moisture absorption reflow process. This causes a problem that the product becomes defective, which hinders the cost reduction of the flip-chip type semiconductor device.

【0007】また、フリップチップ型半導体チップは、
一般的には高性能のLSIに使用されるため、製品自体
高価なものである。この為、多層配線基板にフリップチ
ップ型半導体チップを実装した後の検査工程で、半導体
チップ以外の部分に不良が発見された場合には、組み付
けた半導体チップを取り外す必要がある。
A flip chip type semiconductor chip is
In general, the products themselves are expensive because they are used for high-performance LSIs. Therefore, if a defect is found in a portion other than the semiconductor chip in an inspection process after mounting the flip chip type semiconductor chip on the multilayer wiring board, it is necessary to remove the assembled semiconductor chip.

【0008】しかし、半導体チップと多層配線基板間に
アンダーフィル樹脂を介在してしまった場合の取り外し
は、ほとんど不可能である。この場合、多層配線基板を
含めた周辺のデバイスも含めて不良になってしまうた
め、有機系材料を使用した多層配線基板を用いればロー
コスト化が推進できるとは言えないのが現実である。
However, when an underfill resin is interposed between the semiconductor chip and the multilayer wiring board, it is almost impossible to remove the underfill resin. In this case, since the device including the peripheral device including the multilayer wiring board becomes defective, the use of a multilayer wiring substrate using an organic material cannot actually be said to reduce the cost.

【0009】一方、セラミック系多層配線基板を用いた
際には、セラミック系材料の線膨張係数を最適化するこ
とにより、アンダーフィル樹脂の必要性がなくなるの
で、半導体チップの取り外しは、比較的容易となる。
On the other hand, when a ceramic-based multilayer wiring board is used, the necessity of an underfill resin is eliminated by optimizing the linear expansion coefficient of the ceramic-based material. Becomes

【0010】図19は、従来の工程を説明する為の図で
ある。
FIG. 19 is a view for explaining a conventional process.

【0011】図19(a)に示す様に、フリップチップ
型半導体チップ20底面に半田バンプ21を形成されて
いる。そして、図19(b)に示す様に、この半導体チ
ップ20は、実装基板22上に搭載され、基板上の電極
部(図示省略)に半田バンプ21が位置決めされた状態
で溶融接続される。
As shown in FIG. 19A, a solder bump 21 is formed on the bottom surface of a flip-chip type semiconductor chip 20. Then, as shown in FIG. 19B, the semiconductor chip 20 is mounted on a mounting substrate 22 and is melt-connected with the solder bumps 21 positioned on electrode portions (not shown) on the substrate.

【0012】一方、リペアに当たっては、図19(c)
に示す様に、半導体チップ20裏面に吸着加熱ツール2
3をもちいて、バンプ接合部を溶融させ、半導体チップ
20を引き上げることにより、半導体チップ20の取り
外しが可能である。
On the other hand, in the repair, FIG.
As shown in FIG.
3, the semiconductor chip 20 can be removed by melting the bump joint and pulling up the semiconductor chip 20.

【0013】しかしながら、図19(d)に示す様に、
取り外し後の半導体チップ20の半田バンプ21は、表
面が凹凸の状態になり、しかも、半導体チップを取り外
す際に、高温まで加熱するので、取り外し後の半導体チ
ップの半田バンプ、半田バンプと半導体チップとのバリ
アメタル接合部、半導体チップの活性領域を保護する目
的で形成されているポリイミド系有機材料又はSiO等
の無機系材料で構成されているパッシベーション膜にダ
メージを与えてしまい、取り外した半導体チップを再び
使用することが出来ないという問題があった。
However, as shown in FIG.
The surface of the solder bumps 21 of the semiconductor chip 20 after the removal becomes uneven, and when the semiconductor chip is removed, the solder bumps 21 are heated to a high temperature. Damages the passivation film made of an inorganic material such as a polyimide-based organic material or SiO formed for the purpose of protecting the active region of the semiconductor chip. There was a problem that it could not be used again.

【0014】[0014]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、基板上に取り付け
た半導体チップを取り外す際、この半導体チップにダメ
ージを与えずに、再び、基板に実装して使用することを
可能にした信頼性の高いフリップチップ型半導体装置と
その製造方法を提供するものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, to remove a semiconductor chip mounted on a substrate without damaging the semiconductor chip again. It is an object of the present invention to provide a highly reliable flip-chip type semiconductor device which can be mounted on a substrate and used.

【0015】[0015]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object.

【0016】即ち、本発明に係わるフリップチップ型半
導体装置の第1態様は、半導体装置と、この半導体装置
の電極部となる半田ボールとからなるフリップチップ型
半導体装置であって、前記半導体装置と前記半田ボール
とを接続する接続部を設けると共に、前記接続部を覆う
ように、前記半導体装置と前記半田ボールとの間に、絶
縁性の樹脂層を配設したことを特徴とするものであり、
叉、第2態様は、前記絶縁性の樹脂層は、前記接続部の
全長にわたり、前記接続部を覆うことを特徴とするもの
であり、叉、第3態様は、前記絶縁性の樹脂層は、前記
接続部の一部を覆うことを特徴とするものであり、叉、
第4態様は、前記絶縁性の樹脂層は、少なくとも二層の
樹脂層を積層したものであり、前記半導体装置側の第1
の樹脂層のヤング率は、前記半田ボール側の第2の樹脂
層のヤング率より高いことを特徴とするものであり、
叉、第5態様は、前記接続部は、第1の金属からなる第
1の接続部と第2の金属からなる第2の接続部とを繋ぎ
合わせたものであることを特徴とするものであり、叉、
第6態様は、前記第1の接続部と第2の接続部との接合
面の位置は、前記第1の樹脂層と第2の樹脂層との接合
面の位置に略一致することを特徴とするものであり、
叉、第7態様は、前記絶縁性の樹脂層は、前記第1の接
続部と第2の接続部との接合面の位置まで覆うことを特
徴とするものであり、叉、第8態様は、前記樹脂層は、
エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹
脂、ポリオレフィン系樹脂、シアネートエステル系樹
脂、フェノール系樹脂、ナフタレン系樹脂、フルオレン
系樹脂のいずれかの樹脂を主成分とするもので構成され
ていることを特徴とするものであり、叉、第9態様は、
前記半導体装置の電極部が設けられていない面には、接
着剤を用いて、放熱用のヒートスプレッダが取り付けら
れていることを特徴とするものであり、叉、第10態様
は、前記ヒートスプレッダは、Cu、Al、W、Mo、
Fe、Ni、Crの何れかの金属性材料を主成分として
構成されているか、又は、アルミナ、ALN、SiC、
BN、ムライト等のセラミック材料からなることを特徴
とするものであり、叉、第11態様は、前記接着剤は、
エポキシ系樹脂、シリコーン系樹脂、ポリイミド系樹
脂、ポリオレフィン系樹脂、シアネートエステル系樹
脂、フェノール系樹脂、ナフタレン系樹脂、フルオレン
系樹脂のいずれかの樹脂を主成分とし、Ag、Pd、C
u、Al、Au、Mo、W、ダイヤモンド、アルミナ、
ALN、ムライト、BN、SiC等のセラミック材料の
何れかを含むものであることを特徴とするものである。
That is, a first aspect of the flip-chip type semiconductor device according to the present invention is a flip-chip type semiconductor device comprising a semiconductor device and a solder ball serving as an electrode portion of the semiconductor device. A connection portion for connecting to the solder ball is provided, and an insulating resin layer is disposed between the semiconductor device and the solder ball so as to cover the connection portion. ,
In a second aspect, the insulating resin layer covers the connection part over the entire length of the connection part. In a third aspect, the insulating resin layer is , Covering a part of the connecting portion,
In a fourth aspect, the insulating resin layer is formed by laminating at least two resin layers, and the first resin layer on the semiconductor device side
Characterized in that the Young's modulus of the resin layer is higher than the Young's modulus of the second resin layer on the solder ball side,
In a fifth aspect, the connection portion is formed by joining a first connection portion made of a first metal and a second connection portion made of a second metal. Yes,
In a sixth aspect, a position of a joint surface between the first connection portion and the second connection portion substantially coincides with a position of a joint surface between the first resin layer and the second resin layer. And
A seventh aspect is characterized in that the insulating resin layer covers up to a position of a joint surface between the first connection part and the second connection part. , The resin layer,
It should be composed of any one of epoxy resin, silicone resin, polyimide resin, polyolefin resin, cyanate ester resin, phenol resin, naphthalene resin and fluorene resin. The ninth aspect is characterized in that:
On the surface of the semiconductor device where the electrode portion is not provided, a heat spreader for heat dissipation is attached using an adhesive, and in a tenth aspect, the heat spreader includes: Cu, Al, W, Mo,
Fe, Ni, or a metal material of any of Cr is constituted as a main component, or alumina, ALN, SiC,
BN, mullite and the like, characterized in that it is made of a ceramic material.
Epoxy resin, silicone resin, polyimide resin, polyolefin resin, cyanate ester resin, phenol resin, naphthalene resin, fluorene resin as a main component, Ag, Pd, C
u, Al, Au, Mo, W, diamond, alumina,
It is characterized by containing any of ceramic materials such as ALN, mullite, BN, and SiC.

【0017】叉、本発明に係わるフリップチップ型半導
体装置の製造方法の第1態様は、半導体装置と、この半
導体装置の電極部となる半田ボールとからなるフリップ
チップ型半導体装置の製造方法であって、半田ヌレ性に
優れた第1の金属材料から成る金属板の一方の面に、前
記第1の金属材料より半田ヌレ性の悪い金属膜を形成す
る第1の工程と、前記金属膜を所定の形状にエッチング
して、前記金属板を露出せしめる第2の工程と、所定の
形状にエッチングした前記金属膜上にのみレジスト膜を
形成する第3の工程と、前記レジスト膜で覆われていな
い前記金属板上に第1の金属からなる第1の接続部を形
成し、その後、前記レジスト膜を除去する第4の工程
と、前記半導体装置の電極部と前記第4の工程で形成さ
れたに第1の接続部とを接合せしめる第5の工程と、前
記半導体装置と前記金属板との間隙を、第1の絶縁性樹
脂で埋める第6の工程と、前記金属板をエッチングし
て、前記第1の接続部の長さを長くするように、第2の
接続部を形成する第7の工程と、前記半田ヌレ性の悪い
金属膜を除去する第8の工程と、前記第1の絶縁性樹脂
上に第2の絶縁性樹脂を積層せしめる第9の工程と、前
記第2の絶縁性樹脂で覆われた第2の接続部の先端部を
露出せしめる第10の工程と、露出した前記第2の接続
部上に半田ボールを固着せしめる第11の工程と、個片
化処理する第12の工程と、を少なくとも含むことを特
徴とするものであり、叉、第2態様は、半導体装置と、
この半導体装置の電極部となる半田ボールとからなるフ
リップチップ型半導体装置の製造方法であって、半田ヌ
レ性に優れた第1の金属材料から成る金属板の一方の面
に、前記第1の金属材料より半田ヌレ性の悪い金属膜を
形成する第1の工程と、前記金属膜を所定の形状にエッ
チングして、前記金属板を露出せしめる第2の工程と、
所定の形状にエッチングした前記金属膜上にのみレジス
ト膜を形成する第3の工程と、前記レジスト膜で覆われ
ていない前記金属板上に第1の金属からなる第1の接続
部を形成し、その後、前記レジスト膜を除去する第4の
工程と、前記半導体装置の電極部と前記第4の工程で形
成されたに第1の接続部とを接合せしめる第5の工程
と、前記半導体装置と前記金属板との間隙を、第1の絶
縁性樹脂で埋める第6の工程と、前記金属板をエッチン
グして、前記第1の接続部の長さを長くするように、第
2の接続部を形成する第7の工程と、前記半田ヌレ性の
悪い金属膜を除去する第8の工程と、前記第2の接続部
上に半田ボールを固着せしめる第9の工程と、個片化処
理する第10の工程と、を少なくとも含むことを特徴と
するものであり、叉、第3態様は、前記金属板は、C
u、Ni、又は、Cu、Niを主成分とする金属合金材
料からなる半田濡れ性に優れている金属材料からなるも
のであることを特徴とするものであり、叉、第4態様
は、前記半田ヌレ性の悪い金属膜は、Cr又はTi膜で
あることを特徴とするものである。
A first aspect of the method for manufacturing a flip-chip type semiconductor device according to the present invention is a method for manufacturing a flip-chip type semiconductor device comprising a semiconductor device and solder balls serving as electrode portions of the semiconductor device. A first step of forming, on one surface of a metal plate made of a first metal material having excellent solder wetting property, a metal film having a solder wetting property lower than that of the first metal material; A second step of exposing the metal plate by etching into a predetermined shape, a third step of forming a resist film only on the metal film etched into the predetermined shape, and a step of covering with the resist film. Forming a first connection portion made of a first metal on the metal plate and then removing the resist film; and forming an electrode portion of the semiconductor device and the fourth step. Indeed the first connection A sixth step of filling a gap between the semiconductor device and the metal plate with a first insulating resin, and etching the metal plate to form a first connection portion. A seventh step of forming a second connection portion so as to increase the length, an eighth step of removing the metal film having poor solder wetting, and a second step of forming a second connection portion on the first insulating resin. A ninth step of laminating the insulating resin, a tenth step of exposing a tip of a second connecting portion covered with the second insulating resin, and a step of exposing the second connecting portion. And at least a twelfth step of singulating the semiconductor device with a semiconductor device.
A method of manufacturing a flip-chip type semiconductor device comprising a solder ball serving as an electrode part of the semiconductor device, wherein the first plate is provided on one surface of a metal plate made of a first metal material having excellent solder wettability. A first step of forming a metal film having less solder wetting property than a metal material, and a second step of etching the metal film into a predetermined shape to expose the metal plate;
A third step of forming a resist film only on the metal film etched into a predetermined shape, and forming a first connection portion made of a first metal on the metal plate not covered with the resist film. A fourth step of removing the resist film, a fifth step of joining an electrode part of the semiconductor device to the first connection part formed in the fourth step, and A sixth step of filling a gap between the first connection portion and the metal plate with a first insulating resin; and etching the metal plate to increase the length of the first connection portion. A seventh step of forming a part, an eighth step of removing the metal film having poor solder wetting, a ninth step of fixing a solder ball on the second connection part, and a singulation process. And at least a tenth step of Third aspect, the metal plate, C
u, Ni, or Cu, a metal material having excellent solder wettability composed of a metal alloy material containing Ni as a main component. The metal film having poor solder wetting properties is a Cr or Ti film.

【0018】[0018]

【発明の実施の形態】本発明に係わるフリップチップ型
半導体装置は、半導体装置と、この半導体装置の電極部
となる半田ボールとからなるフリップチップ型半導体装
置であって、前記半導体装置と前記半田ボールとを接続
する接続部を設けると共に、前記接続部を覆うように、
前記半導体装置と前記半田ボールとの間に、絶縁性の樹
脂層を配設したことを特徴とするものである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A flip-chip type semiconductor device according to the present invention is a flip-chip type semiconductor device comprising a semiconductor device and solder balls serving as electrode portions of the semiconductor device. A connection portion for connecting the ball is provided, and so as to cover the connection portion,
An insulating resin layer is provided between the semiconductor device and the solder ball.

【0019】[0019]

【実施例】以下に、本発明に係わるフリップチップ型半
導体装置とその製造方法の具体例を図面を参照しながら
詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific example of a flip-chip type semiconductor device according to the present invention and a method of manufacturing the same will be described below in detail with reference to the drawings.

【0020】(第1の具体例)図1乃至図15は、本発
明に係わるフリップチップ型半導体装置とその製造方法
の第1の具体例を示す図であって、これらの図には、半
導体装置6と、この半導体装置6の電極部となる半田ボ
ール12とからなるフリップチップ型半導体装置であっ
て、前記半導体装置6と前記半田ボール12とを接続す
る接続部5、10を設けると共に、前記接続部5、10
を覆うように、前記半導体装置6と前記半田ボール12
との間15に、絶縁性の樹脂層9、11を配設したこと
を特徴とするフリップチップ型半導体装置が示され、
又、前記絶縁性の樹脂層9、11は、前記接続部5、1
0の全長にわたり、前記接続部5、10を覆うことを特
徴とするフリップチップ型半導体装置が示され、又、前
記絶縁性の樹脂層は、少なくとも二層の樹脂層9、11
を積層したものであり、前記半導体装置6側の第1の樹
脂層9のヤング率は、前記半田ボール12側の第2の樹
脂層11のヤング率より高いことを特徴とするものであ
る。
(First Specific Example) FIGS. 1 to 15 show a first specific example of a flip-chip type semiconductor device according to the present invention and a method of manufacturing the same. A flip-chip type semiconductor device including a device 6 and a solder ball 12 serving as an electrode portion of the semiconductor device 6, wherein connection portions 5 and 10 for connecting the semiconductor device 6 and the solder ball 12 are provided; The connection parts 5, 10
The semiconductor device 6 and the solder balls 12 so as to cover
A flip-chip type semiconductor device, wherein insulating resin layers 9 and 11 are disposed between
The insulating resin layers 9 and 11 are connected to the connection portions 5 and 1, respectively.
0 shows a flip-chip type semiconductor device characterized by covering the connection parts 5 and 10 over the entire length of the resin layer 9, and the insulating resin layer comprises at least two resin layers 9 and 11.
Wherein the Young's modulus of the first resin layer 9 on the semiconductor device 6 side is higher than the Young's modulus of the second resin layer 11 on the solder ball 12 side.

【0021】更に、前記接続部は、第1の金属からなる
第1の接続部5と第2の金属からなる第2の接続部10
とを繋ぎ合わせたものであることを特徴とするフリップ
チップ型半導体装置が示され、又、前記第1の接続部5
と第2の接続部10との接合面13の位置は、前記第1
の樹脂層9と第2の樹脂層11との接合面14の位置に
略一致することを特徴とするフリップチップ型半導体装
置が示されている。
Further, the connection portion includes a first connection portion 5 made of a first metal and a second connection portion 10 made of a second metal.
And a flip-chip type semiconductor device characterized in that the first connection portion 5 is connected to the first connection portion 5.
The position of the joint surface 13 between the second connecting portion 10 and the
The flip chip type semiconductor device is characterized in that the position substantially coincides with the position of the joint surface 14 between the resin layer 9 and the second resin layer 11.

【0022】なお、図においては、半田ヌレ性の悪い金
属膜2を解りやすくするため、厚く図示してある。
In the figures, the metal film 2 having a poor solder wetting property is shown thick to facilitate understanding.

【0023】又、前記樹脂層9、11は、エポキシ系樹
脂、シリコーン系樹脂、ポリイミド系樹脂、ポリオレフ
ィン系樹脂、シアネートエステル系樹脂、フェノール系
樹脂、ナフタレン系樹脂、フルオレン系樹脂のいずれか
の樹脂を主成分とするもので構成されている。
The resin layers 9 and 11 are made of any one of an epoxy resin, a silicone resin, a polyimide resin, a polyolefin resin, a cyanate ester resin, a phenol resin, a naphthalene resin and a fluorene resin. Is the main component.

【0024】以下に、第1の具体例を更に詳細に説明す
る。
Hereinafter, the first example will be described in more detail.

【0025】はじめに、図1に示すように、Cu、Ni
等の半田ヌレ性に優れた金属材料から成る所定の形状に
加工された金属板1を準備する。次に、図2に示すよう
に、前記金属板1の一方の面上に対して、Cr、Ti等
の半田ヌレ性の悪い金属膜2をスパッタリング法等で形
成する。次に、図3に示すように、前記半田ヌレ性の悪
い金属膜2を所定のパターニング処理を施して、金属メ
ッキ形成部3を形成させる。
First, as shown in FIG.
A metal plate 1 processed into a predetermined shape made of a metal material having excellent solder wettability is prepared. Next, as shown in FIG. 2, on one surface of the metal plate 1, a metal film 2 such as Cr, Ti or the like having a low solder wetting property is formed by a sputtering method or the like. Next, as shown in FIG. 3, the metal film 2 having poor solder wetting property is subjected to a predetermined patterning process to form a metal plating forming portion 3.

【0026】その後、フォトレジスト膜4をコーティン
グした後、露光・現像処理を実施することにより、図4
に示すように、前記金属メッキ形成部3のみ露出するよ
うに、フォトレジスト4のパターニング処理を行う。
Then, after coating with a photoresist film 4, exposure and development processes are performed to
As shown in FIG. 7, a patterning process of the photoresist 4 is performed so that only the metal plating forming portion 3 is exposed.

【0027】次に、金属板1を給電層として、電解メッ
キ処理によりSn、Pbを主成分とする半田、Cu、N
i、Cuメッキ後半田メッキ、Niメッキ後半田メッ
キ、Cuメッキ後Niメッキ処理に続いて半田メッキ等
の方法で、図5に示すように、バンプ電極部5を形成さ
せ、その後、図6に示すように、フォトレジスト膜4を
除去する。
Next, by using the metal plate 1 as a power supply layer, a solder containing Sn and Pb as main components, Cu, N
i, a bump electrode portion 5 is formed as shown in FIG. 5 by a method such as solder plating after Cu plating, solder plating after Ni plating, solder plating after Cu plating, and then Ni plating. As shown, the photoresist film 4 is removed.

【0028】次に、図7に示すように、予め前記バンプ
電極部パターンと同一パターンの、UBM(Under
Barrier Metal)パッド電極部7が設け
られており、且つ、チップ活性領域面を保護する目的で
ポリイミド等の有機膜あるいはSiO系無機膜等の材料
から構成されるパッシベーション膜8を有する半導体チ
ップ6を準備する。そして、この記半導体チップ6のU
BMパッド電極部7と金属板1上に形成されているバン
プ電極部5とをリフロー等の加熱処理により接合する。
この時、予めバンプ電極部5周辺に配置されている半田
ヌレ性の悪い金属膜2は、バリア膜として機能し、バン
プ電極部5のパターンのショート不良を防止する。
Next, as shown in FIG. 7, a UBM (Under
Barrier Metal) A semiconductor chip 6 having a pad electrode portion 7 and having a passivation film 8 made of a material such as an organic film such as polyimide or an SiO-based inorganic film for the purpose of protecting the chip active region surface. prepare. The U of the semiconductor chip 6
The BM pad electrode section 7 and the bump electrode section 5 formed on the metal plate 1 are joined by heat treatment such as reflow.
At this time, the metal film 2 with poor solder wetting property, which is disposed in advance around the bump electrode portion 5, functions as a barrier film and prevents a short circuit failure of the pattern of the bump electrode portion 5.

【0029】その後、図8に示すように、半導体チップ
6と金属板1間の隙間部分15に、絶縁性樹脂9を配置
させる。絶縁性樹脂9を配置させる方法としては、アン
ダーフィル樹脂の様に毛細間現象を利用して配置させる
方法や、インジェクション封止技術やトランスファー封
止技術等の樹脂圧入技術を用いれば良い。
Thereafter, as shown in FIG. 8, the insulating resin 9 is disposed in the gap 15 between the semiconductor chip 6 and the metal plate 1. As a method for disposing the insulating resin 9, a method for disposing using a capillary phenomenon like an underfill resin, or a resin press-fitting technique such as an injection sealing technique or a transfer sealing technique may be used.

【0030】次に、図9に示すように、金属板1を、パ
ターニングして、バンプ電極部5の下部にコラム電極部
10を形成させる。具体的には、金属板1上にフォトレ
ジスト膜を配置させ、露光・現像処理を施した後、ウエ
ットエッチング処理を施すことにより、コラム電極部1
0を形成させることが可能である。
Next, as shown in FIG. 9, the metal plate 1 is patterned to form a column electrode section 10 below the bump electrode section 5. Specifically, a photoresist film is arranged on the metal plate 1, exposed and developed, and then subjected to a wet etching process to thereby form the column electrode portion 1.
0 can be formed.

【0031】その後、図10に示すように、バンプ電極
部5をマスクとして、絶縁性樹脂層9上のバンプ電極部
5周辺の半田ヌレ性の悪い金属膜2をエッチング除去す
る。
Thereafter, as shown in FIG. 10, the metal film 2 with poor solder wetting property around the bump electrode portion 5 on the insulating resin layer 9 is etched away using the bump electrode portion 5 as a mask.

【0032】続いて、図11に示すように、コラム電極
部10を機械的・化学的応力から保護する目的で絶縁性
応力緩衝樹脂層11をコラム電極10周辺に配設させ
る。なお、絶縁性応力緩衝樹脂層11が液状樹脂の場合
は、スピンコーティング法により、絶縁性応力緩衝樹脂
層11が固形樹脂の場合は、トランスファー成形法等に
よりコラム電極部10周辺に配置させることが可能であ
る。
Subsequently, as shown in FIG. 11, an insulating stress buffer resin layer 11 is provided around the column electrode 10 in order to protect the column electrode section 10 from mechanical and chemical stress. In addition, when the insulating stress buffering resin layer 11 is a liquid resin, the insulating stress buffering resin layer 11 may be disposed around the column electrode portion 10 by a spin coating method, and when the insulating stress buffering resin layer 11 is a solid resin, by a transfer molding method. It is possible.

【0033】次に、図12に示すように、コラム電極部
10上に絶縁性応力緩衝樹脂層11が被覆している場合
もあるので、CMP(Chemical Mechan
ical Polishing)技術やプラズマ表面処
理技術を使用して、コラム電極部10の先端部10aを
清浄な状態にし、このコラム電極部10上に、外部端子
としての半田ボール12を形成させる(図13)。
Next, as shown in FIG. 12, the column electrode portion 10 may be covered with the insulating stress buffering resin layer 11, so that the CMP (Chemical Mechanical) is used.
The tip portion 10a of the column electrode portion 10 is cleaned using an ionic polishing technique or a plasma surface treatment technique, and a solder ball 12 as an external terminal is formed on the column electrode portion 10 (FIG. 13). .

【0034】なお、半田ボール12の取りつけ性を考慮
して、コラム電極部10上に無電解メッキ処理技術を使
用して、Au、Ni/Au等の金属薄膜を形成させても
良い。
It should be noted that a thin metal film of Au, Ni / Au, etc. may be formed on the column electrode portion 10 by using an electroless plating technique in consideration of the attachment property of the solder ball 12.

【0035】その後、図14に示すように、ダイシング
ブレード或いは切断金型等を使用して、半導体チップ単
位への個片化処理を施し、図15に示すようなフリップ
チップ型半導体装置を得る。
Thereafter, as shown in FIG. 14, a dicing blade or a cutting die or the like is used to carry out a singulation process for each semiconductor chip to obtain a flip chip type semiconductor device as shown in FIG.

【0036】このように、本発明のフリップチップ型半
導体装置の製造方法は、半導体装置6と、この半導体装
置の電極部となる半田ボール12とからなるフリップチ
ップ型半導体装置の製造方法において半田ヌレ性に優れ
た第1の金属材料から成る金属板1の一方の面に、前記
第1の金属材料より半田ヌレ性の悪い金属膜2を形成す
る第1の工程と、前記金属膜2を所定の形状にエッチン
グして、前記金属板1を露出せしめる第2の工程と、所
定の形状にエッチングした前記金属膜2上にのみレジス
ト膜4を形成する第3の工程と、前記レジスト膜4で覆
われていない前記金属板1上に第1の金属からなる第1
の接続部5を形成し、その後、前記レジスト膜4を除去
する第4の工程と、前記半導体装置6の電極部7と前記
第4の工程で形成されたに第1の接続部5とを接合せし
める第5の工程と、前記半導体装置6と前記金属板1と
の間隙15を、第1の絶縁性樹脂9で埋める第6の工程
と、前記金属板1をエッチングして、前記第1の接続部
の長さを長くするように、第2の接続部10を形成する
第7の工程と、前記半田ヌレ性の悪い金属膜2を除去す
る第8の工程と、前記第1の絶縁性樹脂9上に第2の絶
縁性樹脂11を積層せしめる第9の工程と、前記第2の
絶縁性樹脂11で覆われた第2の接続部10の先端部1
0aを露出せしめる第10の工程と、露出した前記第2
の接続部10a上に半田ボール12を固着せしめる第1
1の工程と、単体の半導体装置に個片化処理する第12
の工程と、を少なくとも含むことを特徴とするものであ
る。
As described above, the method for manufacturing a flip-chip type semiconductor device according to the present invention is the same as the method for manufacturing a flip-chip type semiconductor device comprising the semiconductor device 6 and the solder balls 12 serving as electrode portions of the semiconductor device. A first step of forming a metal film 2 having a lower solder wetting property on one surface of a metal plate 1 made of a first metal material having an excellent property, A second step of exposing the metal plate 1 by etching to a shape of the above; a third step of forming a resist film 4 only on the metal film 2 etched to a predetermined shape; A first metal plate on the uncovered metal plate 1
Forming a connecting portion 5 and then removing the resist film 4; and connecting the electrode portion 7 of the semiconductor device 6 and the first connecting portion 5 formed in the fourth process. A fifth step of bonding, a sixth step of filling a gap 15 between the semiconductor device 6 and the metal plate 1 with a first insulating resin 9, and etching the metal plate 1 to form the first A seventh step of forming the second connection part 10 so as to increase the length of the connection part, an eighth step of removing the metal film 2 having poor solder wetting properties, and the first insulation step. Ninth step of laminating the second insulating resin 11 on the insulating resin 9 and the tip 1 of the second connecting portion 10 covered with the second insulating resin 11
10a for exposing 0a, and the second
First, the solder ball 12 is fixed on the connecting portion 10a of
Step 1 and the twelfth step of singulating the individual semiconductor device.
And at least the following steps.

【0037】(第2の具体例)図16は、本発明に係わ
るフリップチップ型半導体装置の第2の具体例を示す図
である。
(Second Specific Example) FIG. 16 is a diagram showing a second specific example of the flip-chip type semiconductor device according to the present invention.

【0038】フリップチップ型半導体チップは、一般的
には多ピン・高速系のデバイスに適用されることが多
く、その際、半導体チップの発熱をいかに放熱させるか
が課題である。この具体例の半導体装置は、第1の具体
例のフリップチップ型半導体装置の放熱特性を向上させ
ることのできるフリップチップ半導体装置を提供するこ
とのある。この為、半導体チップ6の裏面上に放熱性接
着剤13を使用して、熱伝導率の優れた金属或いはセラ
ミック材料から構成されているヒートスプレッダ14が
取りつけられているものである。従って、この具体例の
フリップチップ型半導体装置の製造方法は、第1の具体
例の図14までは、全く同一プロセスである。
In general, flip-chip type semiconductor chips are often applied to high-pin-count, high-speed devices. In this case, how to radiate heat generated by the semiconductor chips is an issue. The semiconductor device of this specific example may provide a flip-chip semiconductor device capable of improving the heat radiation characteristics of the flip-chip type semiconductor device of the first specific example. For this reason, a heat spreader 14 made of a metal or a ceramic material having excellent heat conductivity is attached to the back surface of the semiconductor chip 6 by using a heat dissipating adhesive 13. Therefore, the manufacturing method of the flip-chip type semiconductor device of this embodiment is exactly the same process up to FIG. 14 of the first embodiment.

【0039】なお、前記ヒートスプレッダ14は、C
u、Al、W、Mo、Fe、Ni、Crの何れかの金属
性材料を主成分として構成されているか、又は、アルミ
ナ、ALN、SiC、BN、ムライト等のセラミック材
料から構成されていることが望ましい。
The heat spreader 14 has a C
u, Al, W, Mo, Fe, Ni, Cr or any other metallic material as a main component, or ceramic material such as alumina, ALN, SiC, BN, mullite, etc. Is desirable.

【0040】又、前記放熱性接着剤13としては、エポ
キシ系樹脂、シリコーン系樹脂、ポリイミド系樹脂、ポ
リオレフィン系樹脂、シアネートエステル系樹脂、フェ
ノール系樹脂、ナフタレン系樹脂、フルオレン系樹脂の
いずれかの樹脂を主成分とし、Ag、Pd、Cu、A
l、Au、Mo、W、ダイヤモンド、アルミナ、AL
N、ムライト、BN、SiC等のセラミック材料の何れ
かを含むものが望ましい。
The heat-radiating adhesive 13 may be any one of an epoxy resin, a silicone resin, a polyimide resin, a polyolefin resin, a cyanate ester resin, a phenol resin, a naphthalene resin, and a fluorene resin. Ag, Pd, Cu, A
1, Au, Mo, W, diamond, alumina, AL
It is desirable to use one containing any of ceramic materials such as N, mullite, BN, and SiC.

【0041】この構造を採用することにより、主として
半導体チップの発熱を半導体チップの裏面から熱を放散
させることが可能となり、フリップチップ型半導体装置
の放熱特性を向上させることができる。
By employing this structure, heat generated by the semiconductor chip can be mainly radiated from the back surface of the semiconductor chip, and the heat radiation characteristics of the flip-chip type semiconductor device can be improved.

【0042】(第3の具体例)図17は、本発明に係わ
るフリップチップ型半導体装置の第3の具体例を示す図
であり、この図17には、前記絶縁性の樹脂層9が、前
記接続部5、10の一部を覆うことを特徴とするフリッ
プチップ型半導体装置が示されている。
(Third Specific Example) FIG. 17 is a view showing a third specific example of the flip-chip type semiconductor device according to the present invention. In FIG. A flip-chip type semiconductor device which covers a part of the connection parts 5 and 10 is shown.

【0043】この第3の具体例の目的は、第1の具体例
における低コスト版のフリップチップ型半導体装置を提
供することにある。
An object of the third embodiment is to provide a low-cost flip-chip type semiconductor device according to the first embodiment.

【0044】この具体例においては、コラム電極部10
周辺に絶縁性応力緩衝樹脂層が配置されていない構造を
採用しており、絶縁性応力緩衝樹脂層を形成する工程、
及び、それに伴うコラム電極部10表面の清浄化処理の
工程も削減できる為、第1の具体例と比較して、低コス
トなフリップチップ型半導体装置を提供することが可能
である。
In this specific example, the column electrode portion 10
Adopting a structure in which the insulating stress buffer resin layer is not arranged in the periphery, the step of forming the insulating stress buffer resin layer,
In addition, since the step of cleaning the surface of the column electrode portion 10 can be reduced, it is possible to provide a flip-chip type semiconductor device which is lower in cost than the first specific example.

【0045】絶縁性応力緩衝樹脂層が配置されていない
ために、コラム電極部10への機械的・化学的応力に対
する保護効果が低下するが、信頼性要求が厳しくない分
野へ、安価なフリップチップ型半導体装置を提供するこ
とが可能にある。
Since the insulating stress buffering resin layer is not provided, the protection effect against the mechanical and chemical stress on the column electrode portion 10 is reduced. It is possible to provide a type semiconductor device.

【0046】(第4の具体例)図18は、本発明に係わ
るフリップチップ型半導体装置の第4の具体例を示す図
である。
(Fourth Specific Example) FIG. 18 is a view showing a fourth specific example of the flip-chip type semiconductor device according to the present invention.

【0047】この具体例の目的は、第1の具体例におけ
る低コスト版のフリップチップ型半導体装置を提供する
ことにあり、第1の具体例におけるバンプ電極部5を形
成させる工程で、金属板1をすべてエッチング除去処理
を施し、続いて、絶縁性樹脂層9上のバンプ電極部5周
辺に存在する半田ヌレ性の悪い金属膜2をエッチング除
去した後、バンプ電極部5上に半田バンプ12を形成さ
せたものである。
An object of this embodiment is to provide a low-cost flip-chip type semiconductor device according to the first embodiment. In the step of forming the bump electrode portion 5 in the first embodiment, a metal plate is formed. 1 is subjected to an etching removal process, and then the metal film 2 having poor solder wetting property around the bump electrode portion 5 on the insulating resin layer 9 is removed by etching. Is formed.

【0048】この構造を採用することにより、コラム電
極部が存在しない為に、第1〜第3の具体例と比較して
スタンドオフ高さが低くなるために実装信頼性が低下す
るものの、コラム電極部周辺への絶縁性応力緩衝樹脂の
配置工程が全く無くなるので、大幅な低コストが可能で
あり、顧客側の信頼性要求レベルが高くないアプリケー
ションに対して好適である。
By adopting this structure, since there is no column electrode portion, the stand-off height is lower than in the first to third embodiments, so that the mounting reliability is lowered. Since the step of arranging the insulating stress buffer resin around the electrode portion is completely eliminated, the cost can be significantly reduced, which is suitable for applications in which the level of reliability required by the customer is not high.

【0049】[0049]

【発明の効果】本発明に係わるフリップチップ型半導体
装置は、上述のように構成したので、以下のような効果
を奏する。
The flip-chip type semiconductor device according to the present invention has the following effects because it is configured as described above.

【0050】即ち、半導体チップのパッシベーション膜
上に予め絶縁性樹脂層が形成され、更に、絶縁性樹脂層
上に絶縁性応力緩衝樹脂層が形成されている保護膜2重
構造となっているので、取り外し時に発生する熱及び機
械的応力から半導体チップ上パッシベーション膜、及び
パッシベーション膜下の活性領域面の保護が可能とな
り、信頼性の高いリペアラブルなフリップチップ型半導
体装置を提供することができる。
That is, the protective film has a double structure in which an insulating resin layer is previously formed on the passivation film of the semiconductor chip, and an insulating stress buffering resin layer is formed on the insulating resin layer. In addition, the passivation film on the semiconductor chip and the active region surface under the passivation film can be protected from heat and mechanical stress generated at the time of removal, and a highly reliable and repairable flip-chip type semiconductor device can be provided.

【0051】また、半導体チップの外部端子として、バ
ンプ電極部とコラム電極部と半田バンプとを組み合わせ
て外部端子が形成されているので、外部端子として高さ
の高い半導体装置を形成することが可能である。つま
り、最終ユーザー側で本発明のフリップチップ型半導体
装置を多層配線基板に実装した場合、多層配線基板と半
導体チップ間のスタンドオフ高さが高くなることによ
り、応力緩衝効果をもたらし、これにより、フリップチ
ップ型半導体装置の実装信頼性が向上する。
Further, since the external terminals are formed by combining the bump electrodes, the column electrodes and the solder bumps as the external terminals of the semiconductor chip, a semiconductor device having a high height can be formed as the external terminals. It is. That is, when the flip-chip type semiconductor device of the present invention is mounted on the multilayer wiring board on the end user side, the standoff height between the multilayer wiring board and the semiconductor chip is increased, thereby providing a stress buffering effect. The mounting reliability of the flip-chip type semiconductor device is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わるフリップチップ型半導体装置の
製造工程を示す図である。
FIG. 1 is a diagram showing a manufacturing process of a flip-chip type semiconductor device according to the present invention.

【図2】図1の続きの工程を示す図である。FIG. 2 is a view showing a step that follows the step of FIG. 1;

【図3】図2の続きの工程を示す図である。FIG. 3 is a view showing a step that follows the step shown in FIG. 2;

【図4】図3の続きの工程を示す図である。FIG. 4 is a view showing a step that follows the step shown in FIG. 3;

【図5】図4の続きの工程を示す図である。FIG. 5 is a view showing a step that follows the step shown in FIG. 4;

【図6】図5の続きの工程を示す図である。FIG. 6 is a view showing a step that follows the step of FIG. 5;

【図7】図6の続きの工程を示す図である。FIG. 7 is a view showing a step that follows the step of FIG. 6;

【図8】図7の続きの工程を示す図である。FIG. 8 is a view showing a step that follows the step shown in FIG. 7;

【図9】図8の続きの工程を示す図である。FIG. 9 is a view showing a step that follows the step shown in FIG. 8;

【図10】図9の続きの工程を示す図である。FIG. 10 is a view showing a step that follows the step of FIG. 9;

【図11】図10の続きの工程を示す図である。FIG. 11 is a view showing a step that follows the step shown in FIG. 10;

【図12】図11の続きの工程を示す図である。FIG. 12 is a view showing a step that follows the step of FIG. 11;

【図13】図12の続きの工程を示す図である。FIG. 13 is a view showing a step that follows the step of FIG. 12;

【図14】図13の続きの工程を示す図である。FIG. 14 is a view illustrating a step that follows the step of FIG. 13;

【図15】図14の続きの工程を示す図である。FIG. 15 is a view illustrating a step that follows the step of FIG. 14;

【図16】本発明の第2の具体例を示す図である。FIG. 16 is a diagram showing a second specific example of the present invention.

【図17】本発明の第3の具体例を示す図である。FIG. 17 is a diagram showing a third specific example of the present invention.

【図18】本発明の第4の具体例を示す図である。FIG. 18 is a diagram showing a fourth specific example of the present invention.

【図19】従来技術を示す図である。FIG. 19 is a diagram showing a conventional technique.

【符号の説明】[Explanation of symbols]

1 金属板 2 半田ヌレ性の悪い金属膜 3 金属メッキ形成部 4 フォトレジスト部 5 バンプ電極部(第1の接続部) 6 半導体チップ 7 UBMパッド電極部 8 パッシベーション膜 9 絶縁性樹脂 10 コラム電極部(第2の接続部) 10a コラム電極部の先端部 11 絶縁性応力緩衝樹脂層 12 半田ボール 13 バンプ電極部とコラム電極部との接合面 14 絶縁性樹脂と絶縁性応力緩衝樹脂層との接合面 15 半導体装置と金属板との隙間 DESCRIPTION OF SYMBOLS 1 Metal plate 2 Metal film with poor solder wetting property 3 Metal plating forming part 4 Photoresist part 5 Bump electrode part (first connection part) 6 Semiconductor chip 7 UBM pad electrode part 8 Passivation film 9 Insulating resin 10 Column electrode part (Second connection part) 10a Tip part of column electrode part 11 Insulating stress buffer resin layer 12 Solder ball 13 Bonding surface between bump electrode part and column electrode part 14 Bonding between insulating resin and insulating stress buffer resin layer Surface 15 Gap between semiconductor device and metal plate

Claims (15)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置と、この半導体装置の電極部
となる半田ボールとからなるフリップチップ型半導体装
置であって、 前記半導体装置と前記半田ボールとを接続する接続部を
設けると共に、前記接続部を覆うように、前記半導体装
置と前記半田ボールとの間に、絶縁性の樹脂層を配設し
たことを特徴とするフリップチップ型半導体装置。
1. A flip-chip type semiconductor device comprising: a semiconductor device; and a solder ball serving as an electrode portion of the semiconductor device. A flip-chip type semiconductor device comprising: a connection portion for connecting the semiconductor device to the solder ball; A flip-chip type semiconductor device, wherein an insulating resin layer is disposed between the semiconductor device and the solder ball so as to cover a portion.
【請求項2】 前記絶縁性の樹脂層は、前記接続部の全
長にわたり、前記接続部を覆うことを特徴とする請求項
1記載のフリップチップ型半導体装置。
2. The flip-chip type semiconductor device according to claim 1, wherein the insulating resin layer covers the connecting portion over the entire length of the connecting portion.
【請求項3】 前記絶縁性の樹脂層は、前記接続部の一
部を覆うことを特徴とする請求項1記載のフリップチッ
プ型半導体装置。
3. The flip-chip type semiconductor device according to claim 1, wherein the insulating resin layer covers a part of the connection part.
【請求項4】 前記絶縁性の樹脂層は、少なくとも二層
の樹脂層を積層したものであり、前記半導体装置側の第
1の樹脂層のヤング率は、前記半田ボール側の第2の樹
脂層のヤング率より高いことを特徴とする請求項1乃至
3の何れかに記載のフリップチップ型半導体装置。
4. The semiconductor device according to claim 1, wherein the insulating resin layer is formed by laminating at least two resin layers, and wherein the first resin layer on the semiconductor device side has a Young's modulus equal to the second resin layer on the solder ball side. 4. The flip-chip type semiconductor device according to claim 1, wherein the flip-chip type semiconductor device has a higher Young's modulus than the layer.
【請求項5】 前記接続部は、第1の金属からなる第1
の接続部と第2の金属からなる第2の接続部とを繋ぎ合
わせたものであることを特徴とする請求項1乃至4の何
れかに記載のフリップチップ型半導体装置。
5. The connection unit according to claim 1, wherein the first connection unit comprises a first metal.
5. The flip-chip type semiconductor device according to claim 1, wherein the connection part is connected to a second connection part made of a second metal. 6.
【請求項6】 前記第1の接続部と第2の接続部との接
合面の位置は、前記第1の樹脂層と第2の樹脂層との接
合面の位置に略一致することを特徴とする請求項5記載
のフリップチップ型半導体装置。
6. A position of a joint surface between the first connection portion and the second connection portion substantially coincides with a position of a joint surface between the first resin layer and the second resin layer. The flip-chip type semiconductor device according to claim 5, wherein
【請求項7】 前記絶縁性の樹脂層は、前記第1の接続
部と第2の接続部との接合面の位置まで覆うことを特徴
とする請求項5記載のフリップチップ型半導体装置。
7. The flip-chip type semiconductor device according to claim 5, wherein the insulating resin layer covers up to a position of a joint surface between the first connection portion and the second connection portion.
【請求項8】 前記樹脂層は、エポキシ系樹脂、シリコ
ーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹
脂、シアネートエステル系樹脂、フェノール系樹脂、ナ
フタレン系樹脂、フルオレン系樹脂のいずれかの樹脂を
主成分とするもので構成されていることを特徴とする請
求項1乃至7の何れかに記載のフリップチップ型半導体
装置。
8. The resin layer is mainly composed of any one of an epoxy resin, a silicone resin, a polyimide resin, a polyolefin resin, a cyanate ester resin, a phenol resin, a naphthalene resin, and a fluorene resin. The flip-chip type semiconductor device according to any one of claims 1 to 7, wherein:
【請求項9】 前記半導体装置の電極部が設けられてい
ない面には、接着剤を用いて、放熱用のヒートスプレッ
ダが取り付けられていることを特徴とする請求項1乃至
8の何れかに記載のフリップチップ型半導体装置。
9. The semiconductor device according to claim 1, wherein a heat spreader for heat radiation is attached to a surface of the semiconductor device on which the electrode portion is not provided, using an adhesive. Flip chip type semiconductor device.
【請求項10】 前記ヒートスプレッダは、Cu、A
l、W、Mo、Fe、Ni、Crの何れかの金属性材料
を主成分として構成されているか、又は、アルミナ、A
LN、SiC、BN、ムライト等のセラミック材料から
なることを特徴とする請求項9記載のフリップチップ型
半導体装置。
10. The heat spreader according to claim 1, wherein the heat spreader is Cu, A
l, W, Mo, Fe, Ni, or Cr as a main component, or alumina, A
The flip-chip type semiconductor device according to claim 9, wherein the semiconductor device is made of a ceramic material such as LN, SiC, BN, and mullite.
【請求項11】 前記接着剤は、エポキシ系樹脂、シリ
コーン系樹脂、ポリイミド系樹脂、ポリオレフィン系樹
脂、シアネートエステル系樹脂、フェノール系樹脂、ナ
フタレン系樹脂、フルオレン系樹脂のいずれかの樹脂を
主成分とし、Ag、Pd、Cu、Al、Au、Mo、
W、ダイヤモンド、アルミナ、ALN、ムライト、B
N、SiC等のセラミック材料の何れかを含むものであ
ることを特徴とする請求項9又は10記載のフリップチ
ップ型半導体装置。
11. The adhesive mainly comprises any one of an epoxy resin, a silicone resin, a polyimide resin, a polyolefin resin, a cyanate ester resin, a phenol resin, a naphthalene resin, and a fluorene resin. And Ag, Pd, Cu, Al, Au, Mo,
W, diamond, alumina, ALN, mullite, B
11. The flip-chip type semiconductor device according to claim 9, wherein the flip-chip type semiconductor device contains any one of ceramic materials such as N and SiC.
【請求項12】 半導体装置と、この半導体装置の電極
部となる半田ボールとからなるフリップチップ型半導体
装置の製造方法であって、 半田ヌレ性に優れた第1の金属材料から成る金属板の一
方の面に、前記第1の金属材料より半田ヌレ性の悪い金
属膜を形成する第1の工程と、 前記金属膜を所定の形状にエッチングして、前記金属板
を露出せしめる第2の工程と、 所定の形状にエッチングした前記金属膜上にのみレジス
ト膜を形成する第3の工程と、 前記レジスト膜で覆われていない前記金属板上に第1の
金属からなる第1の接続部を形成し、その後、前記レジ
スト膜を除去する第4の工程と、 前記半導体装置の電極部と前記第4の工程で形成された
に第1の接続部とを接合せしめる第5の工程と、 前記半導体装置と前記金属板との間隙を、第1の絶縁性
樹脂で埋める第6の工程と、 前記金属板をエッチングして、前記第1の接続部の長さ
を長くするように、第2の接続部を形成する第7の工程
と、 前記半田ヌレ性の悪い金属膜を除去する第8の工程と、 前記第1の絶縁性樹脂上に第2の絶縁性樹脂を積層せし
める第9の工程と、 前記第2の絶縁性樹脂で覆われた第2の接続部の先端部
を露出せしめる第10の工程と、 露出した前記第2の接続部上に半田ボールを固着せしめ
る第11の工程と、 個片化処理する第12の工程と、 を少なくとも含むことを特徴とするフリップチップ型半
導体装置の製造方法。
12. A method for manufacturing a flip-chip type semiconductor device comprising a semiconductor device and a solder ball serving as an electrode portion of the semiconductor device, comprising the steps of: forming a metal plate made of a first metal material having excellent solder wettability; A first step of forming a metal film on one surface having a lower solder wetting property than the first metal material; and a second step of etching the metal film into a predetermined shape to expose the metal plate. A third step of forming a resist film only on the metal film etched into a predetermined shape; and forming a first connection portion made of a first metal on the metal plate not covered with the resist film. A fourth step of forming and thereafter removing the resist film; a fifth step of joining the electrode portion of the semiconductor device to the first connection portion formed in the fourth step; Between the semiconductor device and the metal plate A sixth step of filling the gap with a first insulating resin, and forming a second connection section so as to increase the length of the first connection section by etching the metal plate. An eighth step of removing the metal film having poor solder wetting property; a ninth step of laminating a second insulating resin on the first insulating resin; and a second insulating step. A tenth step of exposing the tip of the second connection part covered with the conductive resin, an eleventh step of fixing a solder ball on the exposed second connection part, and a step of singulation. A method for manufacturing a flip-chip type semiconductor device, comprising at least the following steps:
【請求項13】 半導体装置と、この半導体装置の電極
部となる半田ボールとからなるフリップチップ型半導体
装置の製造方法であって、 半田ヌレ性に優れた第1の金属材料から成る金属板の一
方の面に、前記第1の金属材料より半田ヌレ性の悪い金
属膜を形成する第1の工程と、 前記金属膜を所定の形状にエッチングして、前記金属板
を露出せしめる第2の工程と、 所定の形状にエッチングした前記金属膜上にのみレジス
ト膜を形成する第3の工程と、 前記レジスト膜で覆われていない前記金属板上に第1の
金属からなる第1の接続部を形成し、その後、前記レジ
スト膜を除去する第4の工程と、 前記半導体装置の電極部と前記第4の工程で形成された
に第1の接続部とを接合せしめる第5の工程と、 前記半導体装置と前記金属板との間隙を、第1の絶縁性
樹脂で埋める第6の工程と、 前記金属板をエッチングして、前記第1の接続部の長さ
を長くするように、第2の接続部を形成する第7の工程
と、 前記半田ヌレ性の悪い金属膜を除去する第8の工程と、 前記第2の接続部上に半田ボールを固着せしめる第9の
工程と、 個片化処理する第10の工程と、 を少なくとも含むことを特徴とするフリップチップ型半
導体装置の製造方法。
13. A method for manufacturing a flip-chip type semiconductor device comprising a semiconductor device and a solder ball serving as an electrode portion of the semiconductor device, comprising the steps of: forming a metal plate made of a first metal material having excellent solder wettability; A first step of forming a metal film on one surface having a lower solder wetting property than the first metal material; and a second step of etching the metal film into a predetermined shape to expose the metal plate. A third step of forming a resist film only on the metal film etched into a predetermined shape; and forming a first connection portion made of a first metal on the metal plate not covered with the resist film. A fourth step of forming and thereafter removing the resist film; a fifth step of joining the electrode portion of the semiconductor device to the first connection portion formed in the fourth step; Between the semiconductor device and the metal plate A sixth step of filling the gap with a first insulating resin, and forming a second connection section so as to increase the length of the first connection section by etching the metal plate. An eighth step of removing the metal film having poor solder wetting property, a ninth step of fixing a solder ball on the second connection portion, and a tenth step of performing a singulation process. And a method for manufacturing a flip-chip type semiconductor device.
【請求項14】 前記金属板は、Cu、Ni、又は、C
u、Niを主成分とする金属合金材料からなる半田濡れ
性に優れている金属材料からなるものであることを特徴
とする請求項12又は13記載のフリップチップ型半導
体装置の製造方法。
14. The metal plate may be made of Cu, Ni, or C.
14. The method of manufacturing a flip-chip type semiconductor device according to claim 12, wherein the method is made of a metal material having excellent solder wettability made of a metal alloy material containing u and Ni as main components.
【請求項15】 前記半田ヌレ性の悪い金属膜は、Cr
又はTi膜であることを特徴とする請求項12乃至14
の何れかに記載のフリップチップ型半導体装置の製造方
法。
15. The metal film having poor solder wetting properties is made of Cr
Or a Ti film.
The method for manufacturing a flip-chip type semiconductor device according to any one of the above.
JP28671999A 1999-10-07 1999-10-07 Flip chip type semiconductor device and manufacturing method thereof Expired - Fee Related JP3339478B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28671999A JP3339478B2 (en) 1999-10-07 1999-10-07 Flip chip type semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28671999A JP3339478B2 (en) 1999-10-07 1999-10-07 Flip chip type semiconductor device and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2001110834A true JP2001110834A (en) 2001-04-20
JP3339478B2 JP3339478B2 (en) 2002-10-28

Family

ID=17708133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28671999A Expired - Fee Related JP3339478B2 (en) 1999-10-07 1999-10-07 Flip chip type semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP3339478B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007287906A (en) * 2006-04-17 2007-11-01 Elpida Memory Inc Electrode, electrode manufacturing method, and semiconductor device provided with electrode
JP4771658B2 (en) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション Semiconductor device with compliant electrical terminal, apparatus including semiconductor device, and manufacturing method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4771658B2 (en) * 2001-09-12 2011-09-14 ダウ コーニング コーポレーション Semiconductor device with compliant electrical terminal, apparatus including semiconductor device, and manufacturing method thereof
JP2007287906A (en) * 2006-04-17 2007-11-01 Elpida Memory Inc Electrode, electrode manufacturing method, and semiconductor device provided with electrode

Also Published As

Publication number Publication date
JP3339478B2 (en) 2002-10-28

Similar Documents

Publication Publication Date Title
JP3450238B2 (en) Semiconductor device and manufacturing method thereof
JP3629178B2 (en) Flip chip type semiconductor device and manufacturing method thereof
US6597070B2 (en) Semiconductor device and method of manufacturing the same
US8669175B2 (en) Semiconductor device and manufacturing of the semiconductor device
JP2001144204A (en) Semiconductor device and manufacture thereof
JP2001177010A (en) Wiring board, semiconductor device having wiring board and manufacturing method thereof and packaging method
JP2001223242A (en) Flip chip bonding semiconductor device and its manufacturing method
EP1900023A2 (en) Package, subassembly and methods of manufacturing thereof
JP2000077563A (en) Semiconductor device and its manufacture
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
JP4376388B2 (en) Semiconductor device
JP2001127095A (en) Semiconductor device and its manufacturing method
JP2001168231A5 (en)
JPH10242383A (en) Semiconductor device
US6764876B2 (en) Stress shield for microelectronic dice
JP3495300B2 (en) Semiconductor device and manufacturing method thereof
JP3339478B2 (en) Flip chip type semiconductor device and manufacturing method thereof
JPH11214448A (en) Semiconductor device and method for manufacturing semiconductor device
JP3296344B2 (en) Semiconductor device and manufacturing method thereof
JP2003017494A (en) Semiconductor device and method for manufacturing the same
JP4631223B2 (en) Semiconductor package and semiconductor device using the same
JP2004273561A (en) Semiconductor device and its manufacturing method
JPH10209154A (en) Semiconductor device
JP4978244B2 (en) Semiconductor device and manufacturing method thereof
JP4471488B2 (en) Semiconductor device and manufacturing method thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070816

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080816

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090816

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100816

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110816

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120816

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130816

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees