【書類名】 明細書
【発明の名称】 抵抗器
【特許請求の範囲】
【請求項１】 基板と、この基板の側部に対向するように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記複数の抵抗素子として、直流抵抗値が１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いた抵抗器。
【請求項２】 基板と、この基板の側部に対向し、かつ基板の上面から側面を経て裏面に至るように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられ、さらにその端部を基板の上面から側面を経て裏面に至るように位置させた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記基板の裏面側に位置する複数の個別電極層に別個に厚膜層を形成した抵抗器。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明は、各種電子回路に使用される抵抗器に関するものである。
【０００２】
【従来の技術】
従来のこの種の抵抗器としては、特開平８−１８６０１２号公報に記載されたものが知られている。
【０００３】
図４は従来のチップ形ネットワーク抵抗器（以下、抵抗器と称す）の平面図である。
【０００４】
図４において、１は絶縁性の基板である。２は基板１の上面に設けられた銀とパラジウムとの合金からなる共通電極層である。３ａ〜３ｈは基板１の側面に設けられた銀とパラジウムとの合金からなる複数の個別電極層である。４ａ〜４ｅは共通電極層２と複数の個別電極層３ａ〜３ｈとに電気的に接続される複数の抵抗層である。２ａは共通電極層２の本体部で、この本体部２ａは二つの共通電極端子部２ｂと合わせて共通電極層２を構成しており、かつ二つの共通電極端子部２ｂは基板１の側面を越えて基板１の下面側まで設けられている。５は少なくとも複数の抵抗層４ａ〜４ｅを覆うように基板１の上面に設けられた絶縁体からなる保護層である。
【０００５】
このような基板１の上面に、共通電極層２と、複数の個別電極層３ａ〜３ｈと、この個別電極層３ａ〜３ｈと共通電極層２との間に各々介装される複数の抵抗層４ａ〜４ｅを設けた抵抗器に、バレルメッキ方法によりニッケルめっき層およびはんだめっき層を形成する場合、直流抵抗値が４７ＫΩ以上という具合に比較的大きい抵抗層４ａ〜４ｅに接続された複数の個別電極層３ａ〜３ｈの方は共通電極層２に比べて流れる電流が少ないため、複数の個別電極層３ａ〜３ｈの方にはニッケルめっき層およびはんだめっき層が形成されにくくなり、これにより、共通電極層２のニッケルめっき層およびはんだめっき層の層厚の方が個別電極層３ａ〜３ｈのニッケルめっき層およびはんだめっき層の層厚より極端に厚くなるものである。これを防止するために、従来においては、めっき用バレルの内部に攪拌板を設け、この攪拌板により十分攪拌しながらめっきを行わせることにより、共通電極層２のニッケルめっき層およびはんだめっき層の層厚を、複数の個別電極層３ａ〜３ｈにおけるニッケルめっき層およびはんだめっき層の層厚の約３倍以下となるようにしていた。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記従来の技術では、例えば直流抵抗値が１０ＫΩの抵抗層４ａ〜４ｅを有する抵抗器の場合、個別電極層３ａ〜３ｈに対して共通電極層２ははんだめっき層で２．３３倍、ニッケルめっき層で２．３５倍の層厚比が発生する。これにより、例えば個別電極層３ａ〜３ｈの層厚がはんだめっき層、ニッケルめっき層とも２μｍずつ形成された場合には合計４μｍとなり、そして共通電極層２は前記層厚比との関係から２つの層厚がはんだめっき層で４．６６μｍ、ニッケルめっき層で４．７０μｍとなるため、合計では９．３６μｍとなり、これにより、共通電極層２の層厚と前記個別電極層３ａ〜３ｈの層厚との間には約５μｍの差が生じることになる。またバレルメッキ方法では、めっき膜厚のばらつきが発生するために、実際には個別電極層３ａ〜３ｈは２μｍ以上の層厚となるものであり、その結果、個別電極層３ａ〜３ｈと共通電極層２とは層厚の差がますます大きくなっているものである。
【０００７】
ここで、従来の抵抗器をプリント基板等にはんだ付けで実装するときの実装状態について説明する。
【０００８】
図５は、従来の抵抗器をはんだ付けした状態を横側から見た概略図であり、抵抗器６はプリント基板７上の所定の位置に実装されている。共通電極層２の共通電極端子部２ｂおよび個別電極層３ｅ〜３ｈと、プリント基板７のランド（図示せず）とを、ランド上のソルダーペースト８ａ〜８ｅなどを用いてはんだ付けする場合、共通電極端子部２ｂの層厚が個別電極層３ｅ〜３ｈの層厚よりも厚くなると、この層厚に差が生じるために、傾いた状態で実装されることがあった。このように傾いた状態で実装された場合、個別電極層３ｇ，３ｈはランド上のソルダーペースト８ｄ，８ｅと接続されず、はんだ付け不良になることがあるという課題を有していた。
【０００９】
本発明は上記従来の課題を解決するもので、プリント基板に実装する場合にもはんだ付け不良を起こすことがなく、はんだ付け性に優れた抵抗器を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明の抵抗器は、基板と、この基板の側部に対向するように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記複数の抵抗素子として、直流抵抗値が１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いたもので、この構成によれば、プリント基板に実装する場合にもはんだ付け不良を起こすことがなく、はんだ付け性に優れた抵抗器を提供することができるものである。
【００１１】
【発明の実施の形態】
本発明の請求項１に記載の発明は、基板と、この基板の側部に対向するように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記複数の抵抗素子として、直流抵抗値が１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いたもので、この構成によれば、複数の個別電極層と共通電極層とを電気的に接続するように設けられる抵抗素子として、直流抵抗値が従来の４７ＫΩ以上のものに比べて小さい１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いているため、複数の個別電極層の方に電流が流れやすくなり、その結果、複数の個別電極層の表面に形成される最外層がはんだからなるめっき層も形成されやすくなるため、従来のように最外層がはんだからなるめっき層を含む共通電極層の層厚のみが極端に厚くなるということはなくなり、これにより、共通電極層と複数の個別電極層との厚みの差が小さくなるため、この抵抗器をプリント基板に実装する場合にもはんだ付け不良を起こすということはなく、はんだ付け性に優れた抵抗器を提供することができるという作用を有するものである。
【００１２】
本発明の請求項２に記載の発明は、基板と、この基板の側部に対向し、かつ基板の上面から側面を経て裏面に至るように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられ、さらにその端部を基板の上面から側面を経て裏面に至るように位置させた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記基板の裏面側に位置する複数の個別電極層に別個に厚膜層を形成したもので、この構成によれば、基板の裏面側に位置する複数の個別電極層に別個に厚膜層を形成してあらかじめ層厚を厚くしているため、共通電極層と複数の個別電極層との厚みの差を小さくすることができ、これにより、この抵抗器を裏面側でプリント基板に実装する場合にもはんだ付け不良を起こすということはなく、はんだ付け性に優れた抵抗器を提供することができるという作用を有するものである。
【００１３】
以下、本発明の一実施の形態におけるチップ形ネットワーク抵抗器（以下、抵抗器と称す）について、図面を参照しながら説明する。
【００１４】
図１は本発明の一実施の形態における抵抗器の平面図である。
【００１５】
図１において、１１は絶縁性の基板である。１２ａ〜１２ｈは基板１１の側部に対向するように設けられた銀とパラジウムとの合金からなる複数の個別電極層である。１３は複数の個別電極層１２ａ〜１２ｈのうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層１２ａ〜１２ｈ間に位置して基板１１の上面に設けられた共通電極層である。１４ａ〜１４ｅは複数の個別電極層１２ａ〜１２ｈと共通電極層１３とを電気的に接続するように設けられ、かつ直流抵抗値が１０ＫΩ以上４７ＫΩ以下である複数の抵抗素子である。１５は少なくとも前記複数の抵抗素子１４ａ〜１４ｅを覆うように基板１１の上面に設けられた絶縁体からなる保護層である。
【００１６】
また前記複数の個別電極層１２ａ〜１２ｈおよび共通電極層１３の表面には最外層がはんだからなるめっき層（図示せず）が設けられ、かつこのめっき層を含む複数の個別電極層１２ａ〜１２ｈの層厚は、めっき層を含む共通電極層１３の層厚よりも厚くしているものである。基板１１上には、共通電極層１３と、複数の個別電極層１２ａ〜１２ｈと、複数の抵抗素子１４ａ〜１４ｅとが形成されている。共通電極層１３は、１個の共通電極層本体部１３ａと、２個の共通電極層端子部１３ｂ，１３ｃとにより構成されている。そして前記共通電極層１３の共通電極層本体部１３ａは、基板１１の幅方向中央部に位置し、基板１１の長手方向に沿ってその両端付近まで延びている。また共通電極層１３における２個の共通電極層端子部１３ｂ，１３ｃのうち、一方の共通電極層端子部１３ｂは、共通電極層本体部１３ａと一体に形成されており、前記共通電極層本体部１３ａの一端部から基板１１の長手方向に沿う一方の側面まで延び、さらにその側面を越えて裏面側まで延びている。他方の共通電極層端子部１３ｃは、一端部が共通電極層本体部１３ａの他端部上に重なっており、かつ他端部が基板１１の長手方向に沿う他方の側面まで延び、さらにその側面を越えて裏面側まで延びている。また前記複数の個別電極層１２ａ〜１２ｈのうち、個別電極層１２ａ〜１２ｄは、基板１１の長手方向に所定間隔で、他方の共通電極層端子部１３ｃと平行に配置されており、一端部が共通電極層１３の共通電極層本体部１３ａと所定間隔をあけて対向し、他端部が基板１１の長手方向に沿う他方の側面まで延び、さらにその側面を越えて裏面側まで延びている。前記複数の個別電極層１２ａ〜１２ｈのうち、個別電極層１２ｅ〜１２ｈは、基板１１の長手方向に所定間隔で、一方の共通電極層端子部１３ｂと平行に配置されており、一端部が共通電極層１３の共通電極層本体部１３ａと所定間隔をあけて対向し、他端部が基板１１の長手方向に沿う一方の側面まで延び、さらにその側面を越えて裏面側まで延びている。すなわち、個別電極層１２ａと一方の共通電極層端子部１３ｂ、個別電極層１２ｂと個別電極層１２ｅ、個別電極層１２ｃと個別電極層１２ｆ、個別電極層１２ｄと個別電極層１２ｇ、他方の共通電極層端子部１３ｃと個別電極層１２ｈとは、それぞれ一直線上に配置されている。また抵抗素子１４ａは、一端部が共通電極層本体部１３ａの一端部上に重なっており、他端部が個別電極層１２ａの一端部上に重なっている。抵抗素子１４ｂ，１４ｃ，１４ｄは、一端部が個別電極層１２ｅ，１２ｆ，１２ｇの一端部上に重なっており、他端部が個別電極層１２ｂ，１２ｃ，１２ｄの一端部上に重なっている。すなわち、抵抗素子１４ｂ、１４ｃ、１４ｄの中央部は共通電極層本体部１３ａの上に重なっている。さらに抵抗素子１４ｅは、一端部が個別電極層１２ｈの一端部上に重なっており、他端部が共通電極層本体部１３ａの他端部上に重なっている。
【００１７】
上記した一方の共通電極層端子部１３ｂは、基板１１の上面から側面まで延び、さらにその側面を越えて裏面側まで延びており、この裏面側は、図２（ａ）に示すように、基板１１の下面に形成された銀とパラジウムとの合金からなるグレーズ系の厚膜層２１と、この厚膜層２１の上にめっきされたニッケル層２２と、このニッケル層２２の上にめっきされた錫と鉛との合金であるはんだ層２３とにより構成されている。この構成は、他方の共通電極層端子部１３ｃについても同様である。また、上記複数の個別電極層１２ａ〜１２ｈは、基板１１の上面から側面まで延び、さらにその側面を越えて裏面側まで延びており、この裏面側は、図２（ｂ）に示すように、基板１１の下面に形成された銀とパラジウムとの合金からなるグレーズ系の厚膜層２１と、この厚膜層２１の上に約５μｍの層厚で形成された銀を含有する導電性の樹脂系からなる厚膜層２４と、この樹脂系からなる厚膜層２４の上にめっきされたニッケル層２２と、このニッケル層２２の上にめっきされた錫と鉛との合金であるはんだ層２３とにより構成されている。この構成は、他の個別電極層１２ｂ〜１２ｈについても同様である。なお、前記導電性の樹脂系からなる厚膜層２４の層厚は５μｍとしているものである。
【００１８】
そして、２個の共通電極層端子部１３ｂ，１３ｃにおけるはんだ層２３の層厚は、複数の個別電極層１２ａ〜１２ｈにおけるはんだ層２３の２．３３倍であり、また２個の共通電極層端子部１３ｂ，１３ｃにおけるニッケル層２２の層厚は、複数の個別電極層１２ａ〜１２ｈにおけるニッケル層２２の層厚の２．３５倍となっているものである。
【００１９】
上記した本発明の一実施の形態においては、基板１１の裏面側に位置する複数の個別電極層１２ａ〜１２ｈに別個に層厚が５μｍの導電性の樹脂系からなる厚膜層２４を形成してあらかじめ層厚を厚くしているため、２個の共通電極層端子部１３ｂ，１３ｃにおけるニッケル層２２とはんだ層２３とを合わせた層厚と、複数の個別電極層１２ａ〜１２ｈにおける導電性の樹脂系からなる厚膜層２４とニッケル層２２とはんだ層２３とを合わせた層厚との差を相殺でき、これにより、めっき後の基板１１上における２個の共通電極層端子部１３ｂ，１３ｃの層厚と、複数の個別電極層１２ａ〜１２ｈの層厚は略同じとなるものである。したがって、この抵抗器を裏面側でプリント基板に実装する場合にもはんだ付け不良を起こすということはなく、はんだ付け性に優れた抵抗器が得られるものである。
【００２０】
また上記本発明の一実施の形態における導電性の樹脂系からなる厚膜層２４は比較的低温で焼成して形成することができるため、この工法を用いたものはより耐久性があって好ましい。そしてまた前記導電性の樹脂系からなる厚膜層２４を構成する他の材料としては、銀とパラジウムとの合金からなるグレーズ系の厚膜層でもよいもので、この場合は、このグレーズ系の厚膜層を重ねて形成すればよく、さらに最初から基板１１の裏面側に位置する複数の個別電極層１２ａ〜１２ｈの層厚が２個の共通電極層端子部１３ｂ，１３ｃの層厚よりも厚くなるように、銀とパラジウムとの合金からなるグレーズ系の厚膜層２１を厚く形成するようにしても、本発明の一実施の形態と同様の効果が得られるものである。
【００２１】
そしてまた本発明の一実施の形態においては、複数の個別電極層１２ａ〜１２ｈと共通電極層１３との間にそれぞれ介装された複数の抵抗素子１４ａ〜１４ｅは直流抵抗値が相互に等しくなるようにしたが、この直流抵抗値は必ずしも相互に等しくなくてもよく、最小の直流抵抗値が１０ＫΩ以上で、かつ４７ＫΩ以下であればよいものである。この場合、直流抵抗値が大きくなるほど、複数の個別電極層１２ａ〜１２ｈと共通電極層１３との層厚の差が大きくなるため、直流抵抗値を４７ＫΩ以上に大きくするのは好ましくない。
【００２２】
上記した本発明の一実施の形態においては、複数の個別電極層１２ａ〜１２ｈと共通電極層１３とを電気的に接続するように設けられる複数の抵抗素子１４ａ〜１４ｅとして、直流抵抗値が従来の４７ＫΩ以上のものに比べて小さい１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いているため、複数の個別電極層１２ａ〜１２ｈの方に電流が流れやすくなり、その結果、複数の個別電極層１２ａ〜１２ｈの表面に形成される最外層がはんだからなるめっき層、すなわちニッケル層２２、はんだ層２３も形成されやすくなるため、従来のように最外層がはんだからなるめっき層を含む共通電極層の層厚のみが極端に厚くなるということはなくなり、これにより、共通電極層１３と複数の個別電極層１２ａ〜１２ｈとの厚みの差が小さくなるため、この抵抗器をプリント基板に実装する場合にもはんだ付け不良を起こすということはなく、はんだ付け性に優れた抵抗器を得ることができるものである。
【００２３】
さらに本発明の一実施の形態においては、図１に示すように共通電極層１３における２個の共通電極層端子部１３ｂ，１３ｃが対角線上に配置された形状の抵抗器について説明したが、図３に示すように、基板３１の上面に共通電極層３２と複数の個別電極層３３ａ〜３３ｈと複数の抵抗素子３４ａ〜３４ｄとを配置した形状の抵抗器でも本発明の一実施の形態と同様の効果が得られるものである。図３において、複数の抵抗素子３４ａ〜３４ｄは共通電極層３２と複数の個別電極層３３ａ〜３３ｈとの間に一部が重なるように形成されているものである。
【００２４】
さらにまた複数の個別電極層３３ａ〜３３ｈの形状は、図１に示すような凸形状でも、また図３に示すような凹形状でも同様の効果が得られるものである。
【００２５】
以上のように構成された本発明の一実施の形態における抵抗器は、基板１１の裏面側に位置する複数の個別電極層１２ａ〜１２ｈに別個に層厚が５μｍの銀を含有する導電性の樹脂系からなる厚膜層２４を形成してあらかじめ層厚を厚くしているため、５μｍ以上の２個の共通電極層端子部１３ｂ，１３ｃの層厚との差はなくなり、これにより、はんだ付け時の接続不良の発生をほとんどなくすることができ、歩留まりの向上が図れるものである。また前記２個の共通電極層端子部１３ｂ，１３ｃにおけるニッケル層２２またははんだ層２３の層厚は、従来と同じであるため、複数の個別電極層１２ａ〜１２ｈにおける各々の層厚の約３倍以下となり、これにより、はんだ付け後の共通電極層端子部１３ｂ，１３ｃにおけるはんだ層２３の表面に大きな凹凸が生じるということはなくなるため、ニッケル層２２の熱変形により導電性の樹脂系からなる厚膜層２４が破壊されるということもほとんどなくなるものである。
【００２６】
【発明の効果】
以上のように本発明の抵抗器は、基板と、この基板の側部に対向するように設けられた複数の個別電極層と、この個別電極層のうちの一つと電気的に接続されるとともに、前記対向する複数の個別電極層間に位置して前記基板の上面に設けられた共通電極層と、前記複数の個別電極層と共通電極層とを電気的に接続するように設けられた複数の抵抗素子と、前記複数の個別電極層および共通電極層の表面に設けられ最外層がはんだからなるめっき層とを備え、前記複数の抵抗素子として、直流抵抗値が１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いたもので、この構成によれば、複数の個別電極層と共通電極層とを電気的に接続するように設けられる抵抗素子として、直流抵抗値が従来の４７ＫΩ以上のものに比べて小さい１０ＫΩ以上で、かつ４７ＫΩ以下である抵抗素子を用いているため、複数の個別電極層の方に電流が流れやすくなり、その結果、複数の個別電極層の表面に形成される最外層がはんだからなるめっき層も形成されやすくなるため、従来のように最外層がはんだからなるめっき層を含む共通電極層の層厚のみが極端に厚くなるということはなくなり、これにより、共通電極層と複数の個別電極層との厚みの差が小さくなるため、この抵抗器をプリント基板に実装する場合にもはんだ付け不良を起こすということはなく、はんだ付け性に優れた抵抗器を得ることができるという効果を有するものである。
【図面の簡単な説明】
【図１】
本発明の一実施の形態におけるチップ形ネットワーク抵抗器の平面図
【図２】
同チップ形ネットワーク抵抗器の要部を拡大した断面図
【図３】
本発明の他の実施の形態におけるチップ形ネットワーク抵抗器の平面図
【図４】
従来のチップ形ネットワーク抵抗器の平面図
【図５】
従来のチップ形ネットワーク抵抗器のはんだ付け状態を示す側面図
【符号の説明】
１１ 基板
１２ａ〜１２ｈ 個別電極層
１３ 共通電極層
１４ａ〜１４ｅ 抵抗素子
２２ ニッケル層
２３ はんだ層
２４ 厚膜層
３１ 基板
３２ 共通電極層
３３ａ〜３３ｈ 個別電極層
３４ａ〜３４ｄ 抵抗素子
[Document name] Specification [Title of invention] Resistor [Claims]
1. A substrate, a plurality of individual electrode layers provided so as to face the side portions of the substrate, and a plurality of the individual electrode layers facing each other while being electrically connected to one of the individual electrode layers. A common electrode layer located between the individual electrode layers and provided on the upper surface of the substrate, a plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer, and the plurality of resistance elements. A resistance element having a DC resistance value of 10 KΩ or more and 47 KΩ or less was used as the plurality of resistance elements, which were provided on the surface of the individual electrode layer and the common electrode layer and had a plating layer whose outermost layer was made of solder. Resistor.
2. A substrate, a plurality of individual electrode layers provided so as to face a side portion of the substrate and from the upper surface of the substrate to the back surface via the side surface, and one of the individual electrode layers and electricity. A common electrode layer that is vertically connected and is provided on the upper surface of the substrate so as to be located between the plurality of individual electrode layers facing each other, and the end portion thereof is positioned from the upper surface of the substrate to the back surface via the side surface. And a plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer, and the outermost layer provided on the surface of the plurality of individual electrode layers and the common electrode layer is made of solder. A resistor having a plating layer and a thick film layer separately formed on a plurality of individual electrode layers located on the back surface side of the substrate.
Description: TECHNICAL FIELD [Detailed description of the invention]
[0001]
[Technical field to which the invention belongs]
The present invention relates to resistors used in various electronic circuits.
0002.
[Conventional technology]
As a conventional resistor of this type, those described in Japanese Patent Application Laid-Open No. 8-186012 are known.
0003
FIG. 4 is a plan view of a conventional chip-type network resistor (hereinafter referred to as a resistor).
0004
In FIG. 4, reference numeral 1 denotes an insulating substrate. Reference numeral 2 denotes a common electrode layer made of an alloy of silver and palladium provided on the upper surface of the substrate 1. Reference numerals 3a to 3h are a plurality of individual electrode layers provided on the side surface of the substrate 1 and made of an alloy of silver and palladium. 4a to 4e are a plurality of resistance layers electrically connected to the common electrode layer 2 and the plurality of individual electrode layers 3a to 3h. 2a is the main body portion of the common electrode layer 2, and this main body portion 2a constitutes the common electrode layer 2 together with the two common electrode terminal portions 2b, and the two common electrode terminal portions 2b form the side surface of the substrate 1. It is provided beyond the lower surface side of the substrate 1. Reference numeral 5 denotes a protective layer made of an insulator provided on the upper surface of the substrate 1 so as to cover at least a plurality of resistance layers 4a to 4e.
0005
On the upper surface of such a substrate 1, a common electrode layer 2, a plurality of individual electrode layers 3a to 3h, and a plurality of resistance layers interposed between the individual electrode layers 3a to 3h and the common electrode layer 2, respectively. When the nickel plating layer and the solder plating layer are formed on the resistors provided with 4a to 4e by the barrel plating method, a plurality of individual pieces connected to the resistance layers 4a to 4e having a relatively large DC resistance value of 47 KΩ or more. Since the currents flowing through the electrode layers 3a to 3h are smaller than those of the common electrode layer 2, it becomes difficult for the nickel plating layer and the solder plating layer to be formed in the plurality of individual electrode layers 3a to 3h, which is common. The thickness of the nickel-plated layer and the solder-plated layer of the electrode layer 2 is extremely thicker than the layer thickness of the nickel-plated layer and the solder-plated layer of the individual electrode layers 3a to 3h. In order to prevent this, conventionally, a stirring plate is provided inside the plating barrel, and plating is performed while sufficiently stirring the stirring plate, whereby the nickel plating layer and the solder plating layer of the common electrode layer 2 are formed. The layer thickness was set to be about 3 times or less the layer thickness of the nickel plating layer and the solder plating layer in the plurality of individual electrode layers 3a to 3h.
0006
[Problems to be Solved by the Invention]
However, in the above-mentioned conventional technique, for example, in the case of a resistor having resistance layers 4a to 4e having a DC resistance value of 10 KΩ, the common electrode layer 2 is 2.33 times as large as the solder-plated layer with respect to the individual electrode layers 3a to 3h. A layer thickness ratio of 2.35 times occurs in the nickel-plated layer. As a result, for example, when the layer thicknesses of the individual electrode layers 3a to 3h are formed by 2 μm each for both the solder plating layer and the nickel plating layer, the total becomes 4 μm, and the common electrode layer 2 has two in relation to the layer thickness ratio. Since the layer thickness is 4.66 μm for the solder-plated layer and 4.70 μm for the nickel-plated layer, the total is 9.36 μm, whereby the layer thickness of the common electrode layer 2 and the layer thicknesses of the individual electrode layers 3a to 3h are obtained. A difference of about 5 μm will occur between the two. Further, in the barrel plating method, since the plating film thickness varies, the individual electrode layers 3a to 3h actually have a layer thickness of 2 μm or more, and as a result, the individual electrode layers 3a to 3h and the common electrode are used. The difference in layer thickness from layer 2 is becoming larger and larger.
0007
Here, a mounting state when a conventional resistor is mounted on a printed circuit board or the like by soldering will be described.
0008
FIG. 5 is a schematic view of a state in which a conventional resistor is soldered as viewed from the side, and the resistor 6 is mounted at a predetermined position on the printed circuit board 7. Common when soldering the common electrode terminal portions 2b and individual electrode layers 3e to 3h of the common electrode layer 2 and the lands (not shown) of the printed circuit board 7 with solder pastes 8a to 8e on the lands. When the layer thickness of the electrode terminal portion 2b is thicker than the layer thickness of the individual electrode layers 3e to 3h, there is a difference in the layer thickness, so that the electrode terminal portion 2b may be mounted in an inclined state. When mounted in such an inclined state, the individual electrode layers 3g and 3h are not connected to the solder pastes 8d and 8e on the land, and there is a problem that soldering failure may occur.
0009
The present invention solves the above-mentioned conventional problems, and an object of the present invention is to provide a resistor having excellent solderability without causing soldering defects even when mounted on a printed circuit board.
0010
[Means for solving problems]
In order to achieve the above object, the resistor of the present invention is electrically connected to a substrate, a plurality of individual electrode layers provided so as to face the side portions of the substrate, and one of the individual electrode layers. In addition, the common electrode layer located between the plurality of individual electrode layers facing each other and provided on the upper surface of the substrate is provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer. a plurality of resistive element, wherein a plurality of individual electrode layer and the common electrode layer outermost provided on the surface of made of solder-plated layer, as the plurality of resistor elements, a DC resistance is more than 10 k.OMEGA, and A resistor element having a resistance of 47 KΩ or less is used, and according to this configuration, a resistor having excellent solderability can be provided without causing soldering failure even when mounted on a printed circuit board. Is.
0011
BEST MODE FOR CARRYING OUT THE INVENTION
The invention according to claim 1 of the present invention is electrically connected to a substrate, a plurality of individual electrode layers provided so as to face the side portions of the substrate, and one of the individual electrode layers. A plurality of common electrode layers located between the plurality of individual electrode layers facing each other and provided on the upper surface of the substrate, and a plurality of layers provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer. The resistance element is provided with a plating layer provided on the surface of the plurality of individual electrode layers and the common electrode layer and the outermost layer is made of solder, and the DC resistance value of the plurality of resistance elements is 10 KΩ or more and 47 KΩ or less. one using a resistance element is, according to this configuration, a plurality of individual electrode layers and the common electrode layer as a resistive element provided so as to be electrically connected, the DC resistance value not less than the conventional 47KΩ Since a resistance element having a size of 10 KΩ or more and 47 KΩ or less, which is smaller than that of the above, is used, a current easily flows through the plurality of individual electrode layers, and as a result, the most formed on the surface of the plurality of individual electrode layers. Since a plating layer in which the outer layer is made of solder is also easily formed, the thickness of the common electrode layer including the plating layer in which the outermost layer is made of solder is not extremely thick as in the conventional case, and as a result, the common electrode is not extremely thick. Since the difference in thickness between the layer and the plurality of individual electrode layers becomes small, even when this resistor is mounted on a printed circuit board, soldering failure does not occur, and a resistor having excellent solderability is provided. It has the effect of being able to.
0012
The invention according to claim 2 of the present invention comprises a substrate, a plurality of individual electrode layers provided so as to face a side portion of the substrate and from the upper surface of the substrate to the back surface via the side surface, and the individual electrodes. It is electrically connected to one of the layers and is provided on the upper surface of the substrate so as to be located between the plurality of individual electrode layers facing each other, and the end portion thereof extends from the upper surface of the substrate to the back surface via the side surface. On the surface of the plurality of individual electrode layers and the plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer, and the plurality of individual electrode layers and the common electrode layer. The outermost layer is provided with a plating layer made of solder, and a thick film layer is separately formed on a plurality of individual electrode layers located on the back surface side of the substrate. According to this configuration, on the back surface side of the substrate. Since a thick film layer is formed separately on the plurality of individual electrode layers located and the layer thickness is increased in advance, the difference in thickness between the common electrode layer and the plurality of individual electrode layers can be reduced, thereby reducing the thickness difference. Even when this resistor is mounted on the printed circuit board on the back surface side, soldering failure does not occur, and the resistor having excellent solderability can be provided.
0013
Hereinafter, a chip-type network resistor (hereinafter, referred to as a resistor) according to an embodiment of the present invention will be described with reference to the drawings.
0014.
FIG. 1 is a plan view of a resistor according to an embodiment of the present invention.
0015.
In FIG. 1, reference numeral 11 denotes an insulating substrate. Reference numerals 12a to 12h are a plurality of individual electrode layers made of an alloy of silver and palladium provided so as to face the side portions of the substrate 11. 13 is electrically connected to one of the plurality of individual electrode layers 12a to 12h, and is located between the plurality of facing individual electrode layers 12a to 12h and is provided on the upper surface of the substrate 11. Is. 14a to 14e are a plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers 12a to 12h and the common electrode layer 13, and have a DC resistance value of 10 KΩ or more and 47 KΩ or less. Reference numeral 15 denotes a protective layer made of an insulator provided on the upper surface of the substrate 11 so as to cover at least the plurality of resistance elements 14a to 14e.
0016.
Further, a plating layer (not shown) whose outermost layer is made of solder is provided on the surfaces of the plurality of individual electrode layers 12a to 12h and the common electrode layer 13, and a plurality of individual electrode layers 12a to 12h including the plating layer. The layer thickness of is thicker than the layer thickness of the common electrode layer 13 including the plating layer. A common electrode layer 13, a plurality of individual electrode layers 12a to 12h, and a plurality of resistance elements 14a to 14e are formed on the substrate 11. The common electrode layer 13 is composed of one common electrode layer main body portion 13a and two common electrode layer terminal portions 13b and 13c. The common electrode layer main body portion 13a of the common electrode layer 13 is located at the central portion in the width direction of the substrate 11 and extends along the longitudinal direction of the substrate 11 to the vicinity of both ends thereof. Further, of the two common electrode layer terminal portions 13b and 13c in the common electrode layer 13, one of the common electrode layer terminal portions 13b is integrally formed with the common electrode layer main body portion 13a, and the common electrode layer main body portion is formed. It extends from one end of 13a to one side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. One end of the other common electrode layer terminal portion 13c overlaps the other end portion of the common electrode layer main body portion 13a, and the other end portion extends to the other side surface along the longitudinal direction of the substrate 11, and further, the side surface thereof. It extends beyond to the back side. Further, among the plurality of individual electrode layers 12a to 12h, the individual electrode layers 12a to 12d are arranged in parallel with the other common electrode layer terminal portion 13c at predetermined intervals in the longitudinal direction of the substrate 11, and one end portion thereof is provided. It faces the common electrode layer main body 13a of the common electrode layer 13 at a predetermined interval, and the other end extends to the other side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. Of the plurality of individual electrode layers 12a to 12h, the individual electrode layers 12e to 12h are arranged in parallel with one of the common electrode layer terminal portions 13b at predetermined intervals in the longitudinal direction of the substrate 11, and one end portion is common. It faces the common electrode layer main body 13a of the electrode layer 13 at a predetermined interval, and the other end extends to one side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. That is, the individual electrode layer 12a and one common electrode layer terminal portion 13b, the individual electrode layer 12b and the individual electrode layer 12e, the individual electrode layer 12c and the individual electrode layer 12f, the individual electrode layer 12d and the individual electrode layer 12g, and the other common electrode. The layer terminal portion 13c and the individual electrode layer 12h are arranged in a straight line, respectively. Further, one end of the resistance element 14a overlaps one end of the common electrode layer main body 13a, and the other end of the resistance element 14a overlaps one end of the individual electrode layer 12a. One end of the resistance elements 14b, 14c, 14d overlaps one end of the individual electrode layers 12e, 12f, 12g, and the other end overlaps one end of the individual electrode layers 12b, 12c, 12d. That is, the central portions of the resistance elements 14b, 14c, and 14d overlap the common electrode layer main body portion 13a. Further, one end of the resistance element 14e overlaps one end of the individual electrode layer 12h, and the other end of the resistance element 14e overlaps the other end of the common electrode layer main body 13a.
[0017]
One of the common electrode layer terminal portions 13b described above extends from the upper surface to the side surface of the substrate 11, and further extends beyond the side surface to the back surface side, and the back surface side thereof is a substrate as shown in FIG. 2 (a). A glaze-based thick film layer 21 made of an alloy of silver and palladium formed on the lower surface of 11, a nickel layer 22 plated on the thick film layer 21, and a nickel layer 22 plated on the nickel layer 22. It is composed of a solder layer 23 which is an alloy of tin and lead. This configuration is the same for the other common electrode layer terminal portion 13c. Further, the plurality of individual electrode layers 12a to 12h extend from the upper surface to the side surface of the substrate 11, and further extend beyond the side surface to the back surface side, and the back surface side thereof is as shown in FIG. 2 (b). A glaze-based thick film layer 21 formed on the lower surface of the substrate 11 and made of an alloy of silver and palladium, and a conductive resin containing silver formed on the thick film layer 21 with a layer thickness of about 5 μm. A thick film layer 24 made of a system, a nickel layer 22 plated on the thick film layer 24 made of a resin system, and a solder layer 23 which is an alloy of tin and lead plated on the nickel layer 22. It is composed of and. This configuration is the same for the other individual electrode layers 12b to 12h. The thickness of the thick film layer 24 made of the conductive resin system is 5 μm.
0018
The layer thickness of the solder layer 23 in the two common electrode layer terminal portions 13b and 13c is 2.33 times that of the solder layer 23 in the plurality of individual electrode layers 12a to 12h, and the two common electrode layer terminals The layer thickness of the nickel layer 22 in the portions 13b and 13c is 2.35 times the layer thickness of the nickel layer 22 in the plurality of individual electrode layers 12a to 12h.
0019
In the above-described embodiment of the present invention, a thick film layer 24 made of a conductive resin system having a layer thickness of 5 μm is separately formed on the plurality of individual electrode layers 12a to 12h located on the back surface side of the substrate 11. Since the layer thickness is increased in advance, the layer thickness of the nickel layer 22 and the solder layer 23 in the two common electrode layer terminal portions 13b and 13c and the conductivity of the plurality of individual electrode layers 12a to 12h are increased. The difference between the thickness of the thick film layer 24 made of the resin system and the combined layer thickness of the nickel layer 22 and the solder layer 23 can be offset, whereby the two common electrode layer terminal portions 13b and 13c on the plated substrate 11 can be offset. And the layer thicknesses of the plurality of individual electrode layers 12a to 12h are substantially the same. Therefore, even when this resistor is mounted on the printed circuit board on the back surface side, soldering failure does not occur, and a resistor having excellent solderability can be obtained.
0020
Further, since the thick film layer 24 made of the conductive resin system according to the embodiment of the present invention can be formed by firing at a relatively low temperature, the one using this method is more durable and preferable. .. Further, as another material constituting the thick film layer 24 made of the conductive resin system, a glaze-based thick film layer made of an alloy of silver and palladium may be used. In this case, the glaze-based thick film layer The thick film layers may be formed in layers, and the layer thicknesses of the plurality of individual electrode layers 12a to 12h located on the back surface side of the substrate 11 from the beginning are larger than the layer thicknesses of the two common electrode layer terminal portions 13b and 13c. Even if the glaze-based thick film layer 21 made of an alloy of silver and palladium is formed thick so as to be thick, the same effect as that of one embodiment of the present invention can be obtained.
0021.
Further, in one embodiment of the present invention, the plurality of resistance elements 14a to 14e interposed between the plurality of individual electrode layers 12a to 12h and the common electrode layer 13 have DC resistance values equal to each other. However, the DC resistance values do not necessarily have to be equal to each other, and the minimum DC resistance value may be 10 KΩ or more and 47 KΩ or less . In this case, as the DC resistance value increases, the difference in layer thickness between the plurality of individual electrode layers 12a to 12h and the common electrode layer 13 increases, so it is not preferable to increase the DC resistance value to 47 KΩ or more.
0022.
In one embodiment of the present invention described above, the DC resistance value is conventionally set as a plurality of resistance elements 14a to 14e provided so as to electrically connect the plurality of individual electrode layers 12a to 12h and the common electrode layer 13. Since a resistance element having a resistance element of 10 KΩ or more and 47 KΩ or less, which is smaller than that of 47 KΩ or more, is used, a current easily flows through the plurality of individual electrode layers 12a to 12h, and as a result, the plurality of individual electrodes Since the outermost layer formed on the surfaces of the layers 12a to 12h is a plating layer made of solder, that is, the nickel layer 22 and the solder layer 23 are also easily formed, a common electrode including a plating layer whose outermost layer is made of solder as in the conventional case. It is no longer that only the layer thickness becomes extremely thick, and as a result, the difference in thickness between the common electrode layer 13 and the plurality of individual electrode layers 12a to 12h becomes small, so that this resistor is mounted on the printed circuit board. In some cases, soldering defects do not occur, and a resistor having excellent solderability can be obtained.
[0023]
Further, in one embodiment of the present invention, as shown in FIG. 1, a resistor having a shape in which two common electrode layer terminal portions 13b and 13c in the common electrode layer 13 are arranged diagonally has been described. As shown in 3, a resistor having a shape in which a common electrode layer 32, a plurality of individual electrode layers 33a to 33h, and a plurality of resistance elements 34a to 34d are arranged on the upper surface of the substrate 31 is the same as that of the embodiment of the present invention. The effect of is obtained. In FIG. 3, the plurality of resistance elements 34a to 34d are formed so as to partially overlap between the common electrode layer 32 and the plurality of individual electrode layers 33a to 33h.
0024
Furthermore, the shapes of the plurality of individual electrode layers 33a to 33h can obtain the same effect even if they have a convex shape as shown in FIG. 1 or a concave shape as shown in FIG.
0025
The resistor according to the embodiment of the present invention configured as described above is a conductive resistor in which a plurality of individual electrode layers 12a to 12h located on the back surface side of the substrate 11 separately contain silver having a layer thickness of 5 μm. Since the thick film layer 24 made of a resin system is formed to increase the layer thickness in advance, there is no difference from the layer thickness of the two common electrode layer terminal portions 13b and 13c having a thickness of 5 μm or more, and thus soldering is performed. It is possible to almost eliminate the occurrence of poor connection at the time, and it is possible to improve the yield. Further, since the layer thickness of the nickel layer 22 or the solder layer 23 in the two common electrode layer terminal portions 13b and 13c is the same as the conventional one, it is about three times the layer thickness of each of the plurality of individual electrode layers 12a to 12h. As a result, the surface of the solder layer 23 in the common electrode layer terminal portions 13b and 13c after soldering does not have large irregularities. Therefore, the thickness of the nickel layer 22 is made of a conductive resin system due to thermal deformation. The film layer 24 is almost never destroyed.
0026
【Effect of the invention】
As described above, the resistor of the present invention is electrically connected to the substrate, a plurality of individual electrode layers provided so as to face the side portions of the substrate, and one of the individual electrode layers. , A plurality of common electrode layers provided on the upper surface of the substrate located between the plurality of individual electrode layers facing each other, and a plurality of common electrode layers provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer. A resistance element and a plating layer provided on the surface of the plurality of individual electrode layers and a common electrode layer and the outermost layer of which is made of solder are provided, and the DC resistance value of the plurality of resistance elements is 10 KΩ or more and 47 KΩ or less. A certain resistance element is used, and according to this configuration, as a resistance element provided so as to electrically connect a plurality of individual electrode layers and a common electrode layer, a conventional resistance element having a DC resistance value of 47 KΩ or more is used. Since a resistance element having a size of 10 KΩ or more and 47 KΩ or less, which is smaller than that of the other, is used, a current easily flows through the plurality of individual electrode layers, and as a result, the outermost layer formed on the surface of the plurality of individual electrode layers Since the plating layer made of solder is also easily formed, the thickness of the common electrode layer including the plating layer whose outermost layer is made of solder is not extremely thick as in the conventional case, and as a result, the common electrode layer is not extremely thick. Since the difference in thickness between the resistor and the plurality of individual electrode layers is small, even when this resistor is mounted on a printed circuit board, soldering failure does not occur, and a resistor with excellent solderability can be obtained. It has the effect of being able to do it.
[Simple explanation of drawings]
FIG. 1
FIG. 2 is a plan view of a chip-type network resistor according to an embodiment of the present invention.
FIG. 3 is an enlarged cross-sectional view of a main part of the chip-type network resistor.
FIG. 4 is a plan view of a chip-type network resistor according to another embodiment of the present invention.
Top view of a conventional chip network resistor FIG.
Side view showing the soldered state of a conventional chip-type network resistor [Explanation of reference numerals]
11 Substrate 12a to 12h Individual electrode layer 13 Common electrode layer 14a to 14e Resistance element 22 Nickel layer 23 Solder layer 24 Thick film layer 31 Substrate 32 Common electrode layer 33a to 33h Individual electrode layer 34a to 34d Resistance element