JP2001110612A - Resistor - Google Patents

Resistor

Info

Publication number
JP2001110612A
JP2001110612A JP29203599A JP29203599A JP2001110612A JP 2001110612 A JP2001110612 A JP 2001110612A JP 29203599 A JP29203599 A JP 29203599A JP 29203599 A JP29203599 A JP 29203599A JP 2001110612 A JP2001110612 A JP 2001110612A
Authority
JP
Japan
Prior art keywords
layer
individual electrode
common electrode
electrode layers
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29203599A
Other languages
Japanese (ja)
Other versions
JP2001110612A5 (en
Inventor
Hiroyuki Yamada
博之 山田
Seiji Tsuda
清二 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP29203599A priority Critical patent/JP2001110612A/en
Publication of JP2001110612A publication Critical patent/JP2001110612A/en
Publication of JP2001110612A5 publication Critical patent/JP2001110612A5/ja
Pending legal-status Critical Current

Links

Landscapes

  • Non-Adjustable Resistors (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a resistor, in which imperfect soldering is not generated when it is mounted on a printed board, and soldering property is superior. SOLUTION: This resistor is provided with a plurality of individual electrode layers 12a-12h, which are formed on the side part of a substrate 11 so as to face each other, a common electrode layer 13 which is connected electrically with one from among the individual electrodes layers 12a-12h, positioned between the facing individual electrodes 12a-12h, and formed on the upper surface of the substrate 11, a plurality of resistance elements 14a-14e which are formed to connect electrically the individual electrode layers 12a-12h with the common electrode layer 13, and a plating layer which is formed on surfaces of the individual electrode layers 12a-12h and the common electrode layer 13 and has an outermost layer composed of solder. The DC resistance values of the resistance elements 14a-14b are at least 10 kΩ.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、各種電子回路に使
用される抵抗器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a resistor used in various electronic circuits.

【0002】[0002]

【従来の技術】従来のこの種の抵抗器としては、特開平
8−186012号公報に記載されたものが知られてい
る。
2. Description of the Related Art As a conventional resistor of this type, a resistor described in Japanese Patent Application Laid-Open No. 8-186012 is known.

【0003】図4は従来のチップ形ネットワーク抵抗器
(以下、抵抗器と称す)の平面図である。
FIG. 4 is a plan view of a conventional chip-type network resistor (hereinafter, referred to as a resistor).

【0004】図4において、1は絶縁性の基板である。
2は基板1の上面に設けられた銀とパラジウムとの合金
からなる共通電極層である。3a〜3hは基板1の側面
に設けられた銀とパラジウムとの合金からなる複数の個
別電極層である。4a〜4eは共通電極層2と複数の個
別電極層3a〜3hとに電気的に接続される複数の抵抗
層である。2aは共通電極層2の本体部で、この本体部
2aは二つの共通電極端子部2bと合わせて共通電極層
2を構成しており、かつ二つの共通電極端子部2bは基
板1の側面を越えて基板1の下面側まで設けられてい
る。5は少なくとも複数の抵抗層4a〜4eを覆うよう
に基板1の上面に設けられた絶縁体からなる保護層であ
る。
In FIG. 4, reference numeral 1 denotes an insulating substrate.
Reference numeral 2 denotes a common electrode layer provided on the upper surface of the substrate 1 and made of an alloy of silver and palladium. Reference numerals 3a to 3h denote a plurality of individual electrode layers provided on the side surface of the substrate 1 and made of an alloy of silver and palladium. 4a to 4e are a plurality of resistance layers electrically connected to the common electrode layer 2 and the plurality of individual electrode layers 3a to 3h. 2a is a main body of the common electrode layer 2, and the main body 2a constitutes the common electrode layer 2 together with the two common electrode terminals 2b. It is provided up to the lower surface side of the substrate 1 beyond. Reference numeral 5 denotes a protective layer made of an insulator provided on the upper surface of the substrate 1 so as to cover at least the plurality of resistance layers 4a to 4e.

【0005】このような基板1の上面に、共通電極層2
と、複数の個別電極層3a〜3hと、この個別電極層3
a〜3hと共通電極層2との間に各々介装される複数の
抵抗層4a〜4eを設けた抵抗器に、バレルメッキ方法
によりニッケルめっき層およびはんだめっき層を形成す
る場合、直流抵抗値が47KΩ以上という具合に比較的
大きい抵抗層4a〜4eに接続された複数の個別電極層
3a〜3hの方は共通電極層2に比べて流れる電流が少
ないため、複数の個別電極層3a〜3hの方にはニッケ
ルめっき層およびはんだめっき層が形成されにくくな
り、これにより、共通電極層2のニッケルめっき層およ
びはんだめっき層の層厚の方が個別電極層3a〜3hの
ニッケルめっき層およびはんだめっき層の層厚より極端
に厚くなるものである。これを防止するために、従来に
おいては、めっき用バレルの内部に攪拌板を設け、この
攪拌板により十分攪拌しながらめっきを行わせることに
より、共通電極層2のニッケルめっき層およびはんだめ
っき層の層厚を、複数の個別電極層3a〜3hにおける
ニッケルめっき層およびはんだめっき層の層厚の約3倍
以下となるようにしていた。
On the upper surface of such a substrate 1, a common electrode layer 2
And a plurality of individual electrode layers 3a to 3h,
When a nickel plating layer and a solder plating layer are formed by a barrel plating method on a resistor provided with a plurality of resistance layers 4a to 4e respectively interposed between the common electrode layer 2 and a. Of the individual electrode layers 3a to 3h connected to the relatively large resistance layers 4a to 4e, such that the current flowing therethrough is smaller than that of the common electrode layer 2, so that the individual electrode layers 3a to 3h Is difficult to form a nickel plating layer and a solder plating layer on the common electrode layer 2. It is extremely thicker than the thickness of the plating layer. Conventionally, in order to prevent this, a stir plate is provided inside the plating barrel, and plating is performed while sufficiently stirring with this stir plate, so that the nickel plating layer and the solder plating layer of the common electrode layer 2 are formed. The layer thickness was set to be about three times or less the thickness of the nickel plating layer and the solder plating layer in the plurality of individual electrode layers 3a to 3h.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、上記従
来の技術では、例えば直流抵抗値が10KΩの抵抗層4
a〜4eを有する抵抗器の場合、個別電極層3a〜3h
に対して共通電極層2ははんだめっき層で2.33倍、
ニッケルめっき層で2.35倍の層厚比が発生する。こ
れにより、例えば個別電極層3a〜3hの層厚がはんだ
めっき層、ニッケルめっき層とも2μmずつ形成された
場合には合計4μmとなり、そして共通電極層2は前記
層厚比との関係から2つの層厚がはんだめっき層で4.
66μm、ニッケルめっき層で4.70μmとなるた
め、合計では9.36μmとなり、これにより、個別電
極層2の層厚と前記個別電極層3a〜3hの層厚との間
には約5μmの差が生じることになる。またバレルメッ
キ方法では、めっき膜厚のばらつきが発生するために、
実際には個別電極層3a〜3hは2μm以上の層厚とな
るものであり、その結果、個別電極層3a〜3hと共通
電極層2とは層厚の差がますます大きくなっているもの
である。
However, according to the above-mentioned prior art, for example, the resistance layer 4 having a DC resistance of 10 KΩ is used.
In the case of a resistor having a to 4e, the individual electrode layers 3a to 3h
On the other hand, the common electrode layer 2 is 2.33 times the solder plating layer,
The nickel plating layer has a thickness ratio of 2.35 times. Thereby, for example, when the thickness of each of the individual electrode layers 3a to 3h is 2 μm for each of the solder plating layer and the nickel plating layer, the total thickness becomes 4 μm, and the common electrode layer 2 has two 3. Thickness of the solder plating layer
Since it is 66 μm and 4.70 μm for the nickel plating layer, the total is 9.36 μm, whereby a difference of about 5 μm between the thickness of the individual electrode layer 2 and the thickness of the individual electrode layers 3 a to 3 h is obtained. Will occur. Also, in the barrel plating method, a variation in plating film thickness occurs.
Actually, the individual electrode layers 3a to 3h have a layer thickness of 2 μm or more, and as a result, the difference in the layer thickness between the individual electrode layers 3a to 3h and the common electrode layer 2 is increasing. is there.

【0007】ここで、従来の抵抗器をプリント基板等に
はんだ付けで実装するときの実装状態について説明す
る。
Here, a mounting state when a conventional resistor is mounted on a printed circuit board or the like by soldering will be described.

【0008】図5は、従来の抵抗器をはんだ付けした状
態を横側から見た概略図であり、抵抗器6はプリント基
板7上の所定の位置に実装されている。共通電極層2の
共通電極端子部2bおよび個別電極層3e〜3hと、プ
リント基板7のランド(図示せず)とを、ランド上のソ
ルダーペースト8a〜8eなどを用いてはんだ付けする
場合、共通電極端子部2bの層厚が個別電極層3e〜3
hの層厚よりも厚くなると、この層厚に差が生じるため
に、傾いた状態で実装されることがあった。このように
傾いた状態で実装された場合、個別電極層3g,3hは
ランド上のソルダーペースト8d,8eと接続されず、
はんだ付け不良になることがあるという課題を有してい
た。
FIG. 5 is a schematic view of a state where a conventional resistor is soldered, as viewed from the side. The resistor 6 is mounted at a predetermined position on a printed circuit board 7. When the common electrode terminal portion 2b and the individual electrode layers 3e to 3h of the common electrode layer 2 and the lands (not shown) of the printed circuit board 7 are soldered using the solder pastes 8a to 8e on the lands, the common The electrode terminal portion 2b has a layer thickness of individual electrode layers 3e to 3e.
If the thickness is larger than the layer thickness h, there is a difference in the layer thickness. When mounted in such an inclined state, the individual electrode layers 3g and 3h are not connected to the solder pastes 8d and 8e on the lands,
There is a problem that the soldering may be defective.

【0009】本発明は上記従来の課題を解決するもの
で、プリント基板に実装する場合にもはんだ付け不良を
起こすことがなく、はんだ付け性に優れた抵抗器を提供
することを目的とするものである。
An object of the present invention is to solve the above-mentioned conventional problems and to provide a resistor excellent in solderability without causing poor soldering even when mounted on a printed circuit board. It is.

【0010】[0010]

【課題を解決するための手段】上記目的を達成するため
に本発明の抵抗器は、基板と、この基板の側部に対向す
るように設けられた複数の個別電極層と、この個別電極
層のうちの一つと電気的に接続されるとともに、前記対
向する複数の個別電極層間に位置して前記基板の上面に
設けられた共通電極層と、前記複数の個別電極層と共通
電極層とを電気的に接続するように設けられた複数の抵
抗素子と、前記複数の個別電極層および共通電極層の表
面に設けられ最外層がはんだからなるめっき層とを備
え、前記複数の抵抗素子として、直流抵抗値が10KΩ
以上である抵抗素子を用いたもので、この構成によれ
ば、プリント基板に実装する場合にもはんだ付け不良を
起こすことがなく、はんだ付け性に優れた抵抗器を提供
することができるものである。
In order to achieve the above object, a resistor according to the present invention comprises a substrate, a plurality of individual electrode layers provided so as to face side portions of the substrate, and the individual electrode layer. And a common electrode layer provided on the upper surface of the substrate and located between the plurality of opposed individual electrode layers, and the plurality of individual electrode layers and the common electrode layer. A plurality of resistance elements provided so as to be electrically connected, and a plating layer provided on the surface of the plurality of individual electrode layers and the common electrode layer and having an outermost layer made of solder, as the plurality of resistance elements, DC resistance value is 10KΩ
According to this configuration, a resistor excellent in solderability can be provided without causing soldering failure even when mounted on a printed circuit board. is there.

【0011】[0011]

【発明の実施の形態】本発明の請求項1に記載の発明
は、基板と、この基板の側部に対向するように設けられ
た複数の個別電極層と、この個別電極層のうちの一つと
電気的に接続されるとともに、前記対向する複数の個別
電極層間に位置して前記基板の上面に設けられた共通電
極層と、前記複数の個別電極層と共通電極層とを電気的
に接続するように設けられた複数の抵抗素子と、前記複
数の個別電極層および共通電極層の表面に設けられ最外
層がはんだからなるめっき層とを備え、前記複数の抵抗
素子として、直流抵抗値が10KΩ以上である抵抗素子
を用いたもので、この構成によれば、複数の個別電極層
と共通電極層とを電気的に接続するように設けられる抵
抗素子として、直流抵抗値が従来の47KΩ以上のもの
に比べて小さい10KΩ以上である抵抗素子を用いてい
るため、複数の個別電極層の方に電流が流れやすくな
り、その結果、複数の個別電極層の表面に形成される最
外層がはんだからなるめっき層も形成されやすくなるた
め、従来のように最外層がはんだからなるめっき層を含
む共通電極層の層厚のみが極端に厚くなるということは
なくなり、これにより、共通電極層と複数の個別電極層
との厚みの差が小さくなるため、この抵抗器をプリント
基板に実装する場合にもはんだ付け不良を起こすという
ことはなく、はんだ付け性に優れた抵抗器を提供するこ
とができるという作用を有するものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The invention according to claim 1 of the present invention is directed to a substrate, a plurality of individual electrode layers provided so as to face side portions of the substrate, and one of the individual electrode layers. And a common electrode layer provided on the upper surface of the substrate and located between the opposed plurality of individual electrode layers, and electrically connecting the plurality of individual electrode layers and the common electrode layer. A plurality of resistive elements provided so that the outermost layer is provided on the surface of the plurality of individual electrode layers and the common electrode layer, and a plating layer made of solder is provided. According to this configuration, a resistance element provided to electrically connect a plurality of individual electrode layers and a common electrode layer has a DC resistance value of 47 KΩ or more according to the related art. 10K smaller than that of Since a resistance element of Ω or more is used, current flows more easily to the multiple individual electrode layers, and as a result, the outermost layer formed on the surface of the multiple individual electrode layers also forms a plating layer made of solder Therefore, the thickness of the common electrode layer including the plating layer whose outermost layer is made of solder does not become extremely thick as in the related art. Since the difference in thickness is small, soldering failure does not occur even when this resistor is mounted on a printed circuit board, and it has the effect of providing a resistor with excellent solderability. is there.

【0012】請求項2に記載の発明は、基板と、この基
板の側部に対向し、かつ基板の上面から側面を経て裏面
に至るように設けられた複数の個別電極層と、この個別
電極層のうちの一つと電気的に接続されるとともに、前
記対向する複数の個別電極層間に位置して前記基板の上
面に設けられ、さらにその端部を基板の上面から側面を
経て裏面に至るように位置させた共通電極層と、前記複
数の個別電極層と共通電極層とを電気的に接続するよう
に設けられた複数の抵抗素子と、前記複数の個別電極層
および共通電極層の表面に設けられ最外層がはんだから
なるめっき層とを備え、前記基板の裏面側に位置する複
数の個別電極層に別個に厚膜層を形成したもので、この
構成によれば、基板の裏面側に位置する複数の個別電極
層に別個に厚膜層を形成してあらかじめ層厚を厚くして
いるため、共通電極層と複数の個別電極層との厚みの差
を小さくすることができ、これにより、この抵抗器を裏
面側でプリント基板に実装する場合にもはんだ付け不良
を起こすということはなく、はんだ付け性に優れた抵抗
器を提供することができるという作用を有するものであ
る。
According to a second aspect of the present invention, there is provided a substrate, a plurality of individual electrode layers provided so as to face a side portion of the substrate and extend from the upper surface of the substrate to the rear surface via the side surface; While being electrically connected to one of the layers, it is provided on the upper surface of the substrate so as to be located between the plurality of opposing individual electrode layers, and further has its end portion extending from the upper surface of the substrate to the rear surface via the side surface. A plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer, and a plurality of resistance elements provided on the surfaces of the plurality of individual electrode layers and the common electrode layer. The outermost layer provided is provided with a plating layer made of solder, and a thick film layer is separately formed on a plurality of individual electrode layers located on the back surface side of the substrate. According to this configuration, on the back surface side of the substrate, Separate thick layers on multiple individual electrode layers The thickness difference between the common electrode layer and the plurality of individual electrode layers can be reduced because the layers are formed and the layer thickness is increased in advance, so that this resistor can be mounted on the printed circuit board on the back side. In this case, the soldering resistance does not occur, and an effect of providing a resistor excellent in solderability can be provided.

【0013】以下、本発明の一実施の形態におけるチッ
プ形ネットワーク抵抗器(以下、抵抗器と称す)につい
て、図面を参照しながら説明する。
Hereinafter, a chip type network resistor (hereinafter, referred to as a resistor) according to an embodiment of the present invention will be described with reference to the drawings.

【0014】図1は本発明の一実施の形態における抵抗
器の平面図である。
FIG. 1 is a plan view of a resistor according to an embodiment of the present invention.

【0015】図1において、11は絶縁性の基板であ
る。12a〜12hは基板11の側部に対向するように
設けられた銀とパラジウムとの合金からなる複数の個別
電極層である。13は複数の個別電極層12a〜12h
のうちの一つと電気的に接続されるとともに、前記対向
する複数の個別電極層12a〜12h間に位置して基板
11の上面に設けられた共通電極層である。14a〜1
4eは複数の個別電極層12a〜12hと共通電極層1
3とを電気的に接続するように設けられ、かつ直流抵抗
値が10KΩ以上である複数の抵抗素子である。15は
少なくとも前記複数の抵抗素子14a〜14eを覆うよ
うに基板11の上面に設けられた絶縁体からなる保護層
である。
In FIG. 1, reference numeral 11 denotes an insulating substrate. Reference numerals 12a to 12h denote a plurality of individual electrode layers made of an alloy of silver and palladium provided so as to face the side of the substrate 11. 13 is a plurality of individual electrode layers 12a to 12h
And a common electrode layer provided on the upper surface of the substrate 11 and located between the plurality of opposing individual electrode layers 12a to 12h. 14a-1
4e denotes a plurality of individual electrode layers 12a to 12h and a common electrode layer 1
3 and a plurality of resistive elements having a DC resistance value of 10 KΩ or more. Reference numeral 15 denotes a protective layer made of an insulator provided on the upper surface of the substrate 11 so as to cover at least the plurality of resistance elements 14a to 14e.

【0016】また前記複数の個別電極層12a〜12h
および共通電極層13の表面には最外層がはんだからな
るめっき層(図示せず)が設けられ、かつこのめっき層
を含む複数の個別電極層12a〜12hの層厚は、めっ
き層を含む共通電極層13の層厚よりも厚くしているも
のである。基板11上には、共通電極層13と、複数の
個別電極層12a〜12hと、複数の抵抗素子14a〜
14eとが形成されている。共通電極層13は、1個の
共通電極層本体部13aと、2個の共通電極層端子部1
3b,13cとにより構成されている。そして前記共通
電極層13の共通電極層本体部13aは、基板11の幅
方向中央部に位置し、基板11の長手方向に沿ってその
両端付近まで延びている。また共通電極層13における
2個の共通電極層端子部13b,13cのうち、一方の
共通電極層端子部13bは、共通電極層本体部13aと
一体に形成されており、前記共通電極層本体部13aの
一端部から基板11の長手方向に沿う一方の側面まで延
び、さらにその側面を越えて裏面側まで延びている。他
方の共通電極層端子部13cは、一端部が共通電極層本
体部13aの他端部上に重なっており、かつ他端部が基
板11の長手方向に沿う他方の側面まで延び、さらにそ
の側面を越えて裏面側まで延びている。また前記複数の
個別電極層12a〜12hのうち、個別電極層12a〜
12dは、基板11の長手方向に所定間隔で、他方の共
通電極層端子部13cと平行に配置されており、一端部
が共通電極層13の共通電極層本体部13aと所定間隔
をあけて対向し、他端部が基板11の長手方向に沿う他
方の側面まで延び、さらにその側面を越えて裏面側まで
延びている。前記複数の個別電極層12a〜12hのう
ち、個別電極層12e〜12hは、基板11の長手方向
に所定間隔で、一方の共通電極層端子部13bと平行に
配置されており、一端部が共通電極層13の共通電極層
本体部13aと所定間隔をあけて対向し、他端部が基板
11の長手方向に沿う一方の側面まで延び、さらにその
側面を越えて裏面側まで延びている。すなわち、個別電
極層12aと一方の共通電極層端子部13b、個別電極
層12bと個別電極層12e、個別電極層12cと個別
電極層12f、個別電極層12dと個別電極層12g、
他方の共通電極層端子部13cと個別電極層12hと
は、それぞれ一直線上に配置されている。また抵抗素子
14aは、一端部が共通電極層本体部13aの一端部上
に重なっており、他端部が個別電極層12aの一端部上
に重なっている。抵抗素子14b,14c,14dは、
一端部が個別電極層12e,12f,12gの一端部上
に重なっており、他端部が個別電極層12b,12c,
12dの一端部上に重なっている。すなわち、抵抗素子
14b,14c,14dの中央部は共通電極層本体部1
3aの上に重なっている。さらに抵抗素子14eは、一
端部が個別電極層12hの一端部上に重なっており、他
端部が共通電極層本体部13aの他端部上に重なってい
る。
The plurality of individual electrode layers 12a to 12h
Further, a plating layer (not shown) whose outermost layer is made of solder is provided on the surface of the common electrode layer 13, and the thickness of the plurality of individual electrode layers 12 a to 12 h including this plating layer is the same as that of the common layer including the plating layer. The thickness of the electrode layer 13 is larger than that of the electrode layer 13. On the substrate 11, a common electrode layer 13, a plurality of individual electrode layers 12a to 12h, and a plurality of resistance elements 14a to 14h.
14e are formed. The common electrode layer 13 includes one common electrode layer main body 13 a and two common electrode layer terminal portions 1.
3b and 13c. The common electrode layer main body 13a of the common electrode layer 13 is located at the center in the width direction of the substrate 11, and extends to near both ends thereof along the longitudinal direction of the substrate 11. One of the two common electrode layer terminal portions 13b and 13c in the common electrode layer 13 is formed integrally with the common electrode layer main portion 13a, and the one common electrode layer terminal portion 13b is formed integrally with the common electrode layer main portion 13a. 13a extends from one end to one side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. The other common electrode layer terminal portion 13c has one end portion overlapping the other end portion of the common electrode layer main body portion 13a, and the other end portion extends to the other side surface along the longitudinal direction of the substrate 11, and further has the side surface. And extends to the back side. In addition, among the plurality of individual electrode layers 12a to 12h, the individual electrode layers 12a to 12h
12d is arranged at a predetermined interval in the longitudinal direction of the substrate 11 and in parallel with the other common electrode layer terminal 13c, and one end thereof faces the common electrode layer main body 13a of the common electrode layer 13 with a predetermined interval. The other end extends to the other side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. Among the plurality of individual electrode layers 12a to 12h, the individual electrode layers 12e to 12h are arranged at predetermined intervals in the longitudinal direction of the substrate 11 and in parallel with one common electrode layer terminal portion 13b, and one end portion is shared. The electrode layer 13 faces the common electrode layer main body 13 a at a predetermined interval, and the other end extends to one side surface along the longitudinal direction of the substrate 11, and further extends beyond the side surface to the back surface side. That is, the individual electrode layer 12a and one common electrode layer terminal portion 13b, the individual electrode layer 12b and the individual electrode layer 12e, the individual electrode layer 12c and the individual electrode layer 12f, the individual electrode layer 12d and the individual electrode layer 12g,
The other common electrode layer terminal portion 13c and the individual electrode layer 12h are respectively arranged on a straight line. The resistance element 14a has one end overlapping one end of the common electrode layer main body 13a and the other end overlapping one end of the individual electrode layer 12a. The resistance elements 14b, 14c, 14d
One end overlaps one end of the individual electrode layers 12e, 12f, 12g, and the other end overlaps the individual electrode layers 12b, 12c, 12c.
It overlaps one end of 12d. That is, the central portions of the resistance elements 14b, 14c, and 14d are connected to the common electrode layer main body 1
3a. Further, one end of the resistance element 14e overlaps one end of the individual electrode layer 12h, and the other end overlaps the other end of the common electrode layer main body 13a.

【0017】上記した一方の共通電極層端子部13b
は、基板11の上面から側面まで延び、さらにその側面
を越えて裏面側まで延びており、この裏面側は、図2
(a)に示すように、基板11の下面に形成された銀と
パラジウムとの合金からなるグレーズ系の厚膜層21
と、この厚膜層21の上にめっきされたニッケル層22
と、このニッケル層22の上にめっきされた錫と鉛との
合金であるはんだ層23とにより構成されている。この
構成は、他方の共通電極層端子部13cについても同様
である。また、上記複数の個別電極層12a〜12h
は、基板11の上面から側面まで延び、さらにその側面
を越えて裏面側まで延びており、この裏面側は、図2
(b)に示すように、基板11の下面に形成された銀と
パラジウムとの合金からなるグレーズ系の厚膜層21
と、この厚膜層21の上に約5μmの層厚で形成された
銀を含有する導電性の樹脂系からなる厚膜層24と、こ
の樹脂系からなる厚膜層24の上にめっきされたニッケ
ル層22と、このニッケル層22の上にめっきされた錫
と鉛との合金であるはんだ層23とにより構成されてい
る。この構成は、他の個別電極層12b〜12hについ
ても同様である。なお、前記導電性の樹脂系からなる厚
膜層24の層厚は5μmとしているものである。
The above-mentioned one common electrode layer terminal portion 13b
Extends from the upper surface of the substrate 11 to the side surface, and further extends beyond the side surface to the back surface side.
As shown in FIG. 1A, a glaze-based thick film layer 21 made of an alloy of silver and palladium formed on the lower surface of the substrate 11.
And a nickel layer 22 plated on the thick film layer 21
And a solder layer 23 which is an alloy of tin and lead plated on the nickel layer 22. This configuration is the same for the other common electrode layer terminal portion 13c. Further, the plurality of individual electrode layers 12a to 12h
Extends from the upper surface of the substrate 11 to the side surface, and further extends beyond the side surface to the back surface side.
As shown in (b), a glaze-based thick film layer 21 made of an alloy of silver and palladium formed on the lower surface of the substrate 11.
And a thick film layer 24 made of a conductive resin containing silver and formed on the thick film layer 21 with a layer thickness of about 5 μm, and plated on the thick film layer 24 made of this resin. And a solder layer 23 which is an alloy of tin and lead plated on the nickel layer 22. This configuration is the same for the other individual electrode layers 12b to 12h. The thickness of the thick film layer 24 made of the conductive resin is 5 μm.

【0018】そして、2個の共通電極層端子部13b,
13cにおけるはんだ層23の層厚は、複数の個別電極
層12a〜12hにおけるはんだ層23の2.33倍で
あり、また2個の共通電極層端子部13b,13cにお
けるニッケル層22の層厚は、複数の個別電極層12a
〜12hにおけるニッケル層22の層厚の2.35倍と
なっているものである。
The two common electrode layer terminals 13b,
The thickness of the solder layer 23 in 13c is 2.33 times the thickness of the solder layer 23 in the plurality of individual electrode layers 12a to 12h, and the thickness of the nickel layer 22 in the two common electrode layer terminal portions 13b and 13c is , A plurality of individual electrode layers 12a
The thickness is 2.35 times the layer thickness of the nickel layer 22 in the range from 12 to 12 h.

【0019】上記した本発明の一実施の形態において
は、基板11の裏面側に位置する複数の個別電極層12
a〜12hに別個に層厚が5μmの導電性の樹脂系から
なる厚膜層24を形成してあらかじめ層厚を厚くしてい
るため、2個の共通電極層端子部13b,13cにおけ
るニッケル層22とはんだ層23とを合わせた層厚と、
複数の個別電極層12a〜12hにおける導電性の樹脂
系からなる厚膜層24とニッケル層22とはんだ層23
とを合わせた層厚との差を相殺でき、これにより、めっ
き後の基板11上における2個の共通電極層端子部13
b,13cの層厚と、複数の個別電極層12a〜12h
の層厚は略同じとなるものである。したがって、この抵
抗器を裏面側でプリント基板に実装する場合にもはんだ
付け不良を起こすということはなく、はんだ付け性に優
れた抵抗器が得られるものである。
In the above-described embodiment of the present invention, the plurality of individual electrode layers 12
A thick layer 24 made of a conductive resin having a layer thickness of 5 μm is separately formed on the layers a to 12h to increase the layer thickness in advance, so that the nickel layers in the two common electrode layer terminal portions 13b and 13c are formed. A combined layer thickness of 22 and the solder layer 23;
Thick film layer 24 made of conductive resin, nickel layer 22 and solder layer 23 in a plurality of individual electrode layers 12a to 12h
And the thickness of the two common electrode layer terminals 13 on the substrate 11 after plating.
b, 13c and a plurality of individual electrode layers 12a to 12h
Are substantially the same. Therefore, even when this resistor is mounted on a printed circuit board on the back surface side, a soldering failure does not occur, and a resistor excellent in solderability can be obtained.

【0020】また上記本発明の一実施の形態における導
電性の樹脂系からなる厚膜層24は比較的低温で焼成し
て形成することができるため、この工法を用いたものは
より耐久性があって好ましい。そしてまた前記導電性の
樹脂系からなる厚膜層24を構成する他の材料として
は、銀とパラジウムとの合金からなるグレーズ系の厚膜
層でもよいもので、この場合は、このグレーズ系の厚膜
層を重ねて形成すればよく、さらに最初から基板11の
裏面側に位置する複数の個別電極層12a〜12hの層
厚が2個の共通電極層端子部13b,13cの層厚より
も厚くなるように、銀とパラジウムとの合金からなるグ
レーズ系の厚膜層21を厚く形成するようにしても、本
発明の一実施の形態と同様の効果が得られるものであ
る。
Further, since the thick film layer 24 made of a conductive resin system according to the embodiment of the present invention can be formed by firing at a relatively low temperature, the one using this method has higher durability. It is preferable. Further, as another material constituting the thick film layer 24 made of the conductive resin, a glaze thick film layer made of an alloy of silver and palladium may be used. It is sufficient that the thick film layers are formed in layers, and the thickness of the plurality of individual electrode layers 12a to 12h located on the back side of the substrate 11 from the beginning is larger than the thickness of the two common electrode layer terminal portions 13b and 13c. The same effect as in the embodiment of the present invention can be obtained even if the glaze-based thick film layer 21 made of an alloy of silver and palladium is formed so as to be thick.

【0021】そしてまた本発明の一実施の形態において
は、複数の個別電極層12a〜12hと共通電極層13
との間にそれぞれ介装された複数の抵抗素子14a〜1
4eは直流抵抗値が相互に等しくなるようにしたが、こ
の直流抵抗値は必ずしも相互に等しくなくてもよく、最
小の直流抵抗値が10KΩ以上であればよいものであ
る。この場合、直流抵抗値が大きくなるほど、複数の個
別電極層12a〜12hと共通電極層13との層厚の差
が大きくなるため、直流抵抗値を必要以上に大きくする
のは好ましくない。
In one embodiment of the present invention, the plurality of individual electrode layers 12a to 12h and the common electrode layer 13
And a plurality of resistance elements 14a to 14
4e, the DC resistance values are set to be equal to each other, but the DC resistance values are not necessarily equal to each other, and it is sufficient that the minimum DC resistance value is 10 KΩ or more. In this case, as the DC resistance increases, the difference in layer thickness between the plurality of individual electrode layers 12a to 12h and the common electrode layer 13 increases, so that it is not preferable to increase the DC resistance more than necessary.

【0022】上記した本発明の一実施の形態において
は、複数の個別電極層12a〜12hと共通電極層13
とを電気的に接続するように設けられる複数の抵抗素子
14a〜14eとして、直流抵抗値が従来の47KΩ以
上のものに比べて小さい10KΩ以上である抵抗素子を
用いているため、複数の個別電極層12a〜12hの方
に電流が流れやすくなり、その結果、複数の個別電極層
12a〜12hの表面に形成される最外層がはんだから
なるめっき層、すなわちニッケル層22、はんだ層23
も形成されやすくなるため、従来のように最外層がはん
だからなるめっき層を含む共通電極層の層厚のみが極端
に厚くなるということはなくなり、これにより、共通電
極層13と複数の個別電極層12a〜12hとの厚みの
差が小さくなるため、この抵抗器をプリント基板に実装
する場合にもはんだ付け不良を起こすということはな
く、はんだ付け性に優れた抵抗器を得ることができるも
のである。
In the above-described embodiment of the present invention, the plurality of individual electrode layers 12a to 12h and the common electrode layer 13
Since the resistance elements having a DC resistance value of 10 KΩ or more, which is smaller than the conventional resistance element of 47 KΩ or more, are used as the plurality of resistance elements 14 a to 14 e provided to electrically connect Current flows more easily to the layers 12a to 12h, and as a result, the outermost layer formed on the surface of the plurality of individual electrode layers 12a to 12h is a plating layer made of solder, that is, a nickel layer 22, a solder layer 23.
Therefore, the thickness of the common electrode layer including the plating layer whose outermost layer is made of solder does not become extremely thick as in the related art. Since the difference in thickness between the layers 12a to 12h is reduced, even when this resistor is mounted on a printed circuit board, soldering failure does not occur, and a resistor excellent in solderability can be obtained. It is.

【0023】さらに本発明の一実施の形態においては、
図1に示すように共通電極層13における2個の共通電
極層端子部13b,13cが対角線上に配置された形状
の抵抗器について説明したが、図3に示すように、基板
31の上面に共通電極層32と複数の個別電極層33a
〜33hと複数の抵抗素子34a〜34dとを配置した
形状の抵抗器でも本発明の一実施の形態と同様の効果が
得られるものである。図3において、複数の抵抗素子3
4a〜34dは共通電極層32と複数の個別電極層33
a〜33hとの間に一部が重なるように形成されている
ものである。
Further, in one embodiment of the present invention,
As described with reference to FIG. 1, the description has been given of the resistor in which the two common electrode layer terminal portions 13b and 13c in the common electrode layer 13 are arranged diagonally, but as shown in FIG. Common electrode layer 32 and multiple individual electrode layers 33a
To 33h and a plurality of resistance elements 34a to 34d can also provide the same effect as that of the embodiment of the present invention. In FIG. 3, a plurality of resistance elements 3
4a to 34d are a common electrode layer 32 and a plurality of individual electrode layers 33.
a to 33h so as to partially overlap each other.

【0024】さらにまた複数の個別電極層33a〜33
hの形状は、図1に示すような凸形状でも、また図3に
示すような凹形状でも同様の効果が得られるものであ
る。
Further, a plurality of individual electrode layers 33a to 33
The same effect can be obtained even if the shape of h is a convex shape as shown in FIG. 1 or a concave shape as shown in FIG.

【0025】以上のように構成された本発明の一実施の
形態における抵抗器は、基板11の裏面側に位置する複
数の個別電極層12a〜12hに別個に層厚が5μmの
銀を含有する導電性の樹脂系からなる厚膜層24を形成
してあらかじめ層厚を厚くしているため、5μm以上の
2個の共通電極層端子部13b,13cの層厚との差は
なくなり、これにより、はんだ付け時の接続不良の発生
をほとんどなくすることができ、歩留まりの向上が図れ
るものである。また前記2個の共通電極層端子部13
b,13cにおけるニッケル層22またははんだ層23
の層厚は、従来と同じであるため、複数の個別電極層1
2a〜12hにおける各々の層厚の約3倍以下となり、
これにより、はんだ付け後の共通電極層端子部13b,
13cにおけるはんだ層23の表面に大きな凹凸が生じ
るということはなくなるため、ニッケル層22の熱変形
により導電性の樹脂系厚膜層24が破壊されるというこ
ともほとんどなくなるものである。
In the resistor according to the embodiment of the present invention configured as described above, a plurality of individual electrode layers 12a to 12h located on the back side of the substrate 11 separately contain silver having a thickness of 5 μm. Since the layer thickness is previously increased by forming the thick film layer 24 made of a conductive resin, there is no difference between the layer thicknesses of the two common electrode layer terminal portions 13b and 13c of 5 μm or more. In addition, the occurrence of connection failure during soldering can be almost eliminated, and the yield can be improved. Further, the two common electrode layer terminal portions 13
b, 13c nickel layer 22 or solder layer 23
Is the same as in the prior art, so that a plurality of individual electrode layers 1
About 3 times or less of each layer thickness in 2a to 12h,
Thereby, the common electrode layer terminal portions 13b after soldering,
Since large irregularities do not occur on the surface of the solder layer 23 in 13c, the conductive resin thick film layer 24 is hardly destroyed by the thermal deformation of the nickel layer 22.

【0026】[0026]

【発明の効果】以上のように本発明の抵抗器は、基板
と、この基板の側部に対向するように設けられた複数の
個別電極層と、この個別電極層のうちの一つと電気的に
接続されるとともに、前記対向する複数の個別電極層間
に位置して前記基板の上面に設けられた共通電極層と、
前記複数の個別電極層と共通電極層とを電気的に接続す
るように設けられた複数の抵抗素子と、前記複数の個別
電極層および共通電極層の表面に設けられ最外層がはん
だからなるめっき層とを備え、前記複数の抵抗素子とし
て、直流抵抗値が10KΩ以上である抵抗素子を用いた
もので、この構成によれば、複数の個別電極層と共通電
極層とを電気的に接続するように設けられる抵抗素子と
して、直流抵抗値が従来の47KΩ以上のものに比べて
小さい10KΩ以上である抵抗素子を用いているため、
複数の個別電極層の方に電流が流れやすくなり、その結
果、複数の個別電極層の表面に形成される最外層がはん
だからなるめっき層も形成されやすくなるため、従来の
ように最外層がはんだからなるめっき層を含む共通電極
層の層厚のみが極端に厚くなるということはなくなり、
これにより、共通電極層と複数の個別電極層との厚みの
差が小さくなるため、この抵抗器をプリント基板に実装
する場合にもはんだ付け不良を起こすということはな
く、はんだ付け性に優れた抵抗器を得ることができると
いう効果を有するものである。
As described above, the resistor of the present invention comprises a substrate, a plurality of individual electrode layers provided so as to face side portions of the substrate, and an electrical connection between one of the individual electrode layers. Connected to the common electrode layer provided on the upper surface of the substrate and located between the plurality of opposed individual electrode layers,
A plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer; and a plating in which an outermost layer provided on the surfaces of the plurality of individual electrode layers and the common electrode layer is made of solder And a resistance element having a DC resistance value of 10 KΩ or more as the plurality of resistance elements. According to this configuration, the plurality of individual electrode layers and the common electrode layer are electrically connected. Is used, the DC resistance value is 10 KΩ or more, which is smaller than the conventional resistance element of 47 KΩ or more.
The current flows more easily to the plurality of individual electrode layers, and as a result, the outermost layer formed on the surface of the plurality of individual electrode layers becomes easier to form a plating layer made of solder. Only the layer thickness of the common electrode layer including the plating layer made of solder will not be extremely thick,
As a result, the difference in thickness between the common electrode layer and the plurality of individual electrode layers is reduced, so that even when this resistor is mounted on a printed circuit board, soldering failure does not occur, and the solderability is excellent. This has the effect that a resistor can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態におけるチップ形ネット
ワーク抵抗器の平面図
FIG. 1 is a plan view of a chip-type network resistor according to an embodiment of the present invention.

【図2】同チップ形ネットワーク抵抗器の要部を拡大し
た断面図
FIG. 2 is an enlarged sectional view of a main part of the chip-type network resistor.

【図3】本発明の他の実施の形態におけるチップ形ネッ
トワーク抵抗器の平面図
FIG. 3 is a plan view of a chip-type network resistor according to another embodiment of the present invention.

【図4】従来のチップ形ネットワーク抵抗器の平面図FIG. 4 is a plan view of a conventional chip-type network resistor.

【図5】従来のチップ形ネットワーク抵抗器のはんだ付
け状態を示す側面図
FIG. 5 is a side view showing a soldering state of a conventional chip-type network resistor.

【符号の説明】[Explanation of symbols]

11 基板 12a〜12h 個別電極層 13 共通電極層 14a〜14e 抵抗素子 22 ニッケル層 23 はんだ層 24 厚膜層 31 基板 32 共通電極層 33a〜33h 個別電極層 34a〜34d 抵抗素子 DESCRIPTION OF SYMBOLS 11 Substrate 12a-12h Individual electrode layer 13 Common electrode layer 14a-14e Resistance element 22 Nickel layer 23 Solder layer 24 Thick film layer 31 Substrate 32 Common electrode layer 33a-33h Individual electrode layer 34a-34d Resistance element

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板と、この基板の側部に対向するよう
に設けられた複数の個別電極層と、この個別電極層のう
ちの一つと電気的に接続されるとともに、前記対向する
複数の個別電極層間に位置して前記基板の上面に設けら
れた共通電極層と、前記複数の個別電極層と共通電極層
とを電気的に接続するように設けられた複数の抵抗素子
と、前記複数の個別電極層および共通電極層の表面に設
けられ最外層がはんだからなるめっき層とを備え、前記
複数の抵抗素子として、直流抵抗値が10KΩ以上であ
る抵抗素子を用いた抵抗器。
1. A substrate, a plurality of individual electrode layers provided to face side portions of the substrate, and a plurality of the individual electrode layers electrically connected to one of the individual electrode layers. A common electrode layer provided between the individual electrode layers and provided on the upper surface of the substrate; a plurality of resistance elements provided to electrically connect the plurality of individual electrode layers and the common electrode layer; And a plating layer provided on the surface of the individual electrode layer and the common electrode layer, the outermost layer being made of solder, and using a resistive element having a DC resistance value of 10 KΩ or more as the plurality of resistive elements.
【請求項2】 基板と、この基板の側部に対向し、かつ
基板の上面から側面を経て裏面に至るように設けられた
複数の個別電極層と、この個別電極層のうちの一つと電
気的に接続されるとともに、前記対向する複数の個別電
極層間に位置して前記基板の上面に設けられ、さらにそ
の端部を基板の上面から側面を経て裏面に至るように位
置させた共通電極層と、前記複数の個別電極層と共通電
極層とを電気的に接続するように設けられた複数の抵抗
素子と、前記複数の個別電極層および共通電極層の表面
に設けられ最外層がはんだからなるめっき層とを備え、
前記基板の裏面側に位置する複数の個別電極層に別個に
厚膜層を形成した抵抗器。
2. A substrate, a plurality of individual electrode layers facing the side of the substrate, and extending from the upper surface of the substrate to the rear surface via the side surface, and electrically connecting one of the individual electrode layers to the substrate. And a common electrode layer provided on the upper surface of the substrate and positioned between the plurality of opposing individual electrode layers, and further having an end located from the upper surface of the substrate to the rear surface via the side surface. And a plurality of resistance elements provided so as to electrically connect the plurality of individual electrode layers and the common electrode layer, and an outermost layer provided on the surface of the plurality of individual electrode layers and the common electrode layer is formed of solder. And a plating layer
A resistor in which a thick film layer is separately formed on a plurality of individual electrode layers located on the back side of the substrate.
JP29203599A 1999-10-14 1999-10-14 Resistor Pending JP2001110612A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29203599A JP2001110612A (en) 1999-10-14 1999-10-14 Resistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29203599A JP2001110612A (en) 1999-10-14 1999-10-14 Resistor

Publications (2)

Publication Number Publication Date
JP2001110612A true JP2001110612A (en) 2001-04-20
JP2001110612A5 JP2001110612A5 (en) 2006-11-09

Family

ID=17776695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29203599A Pending JP2001110612A (en) 1999-10-14 1999-10-14 Resistor

Country Status (1)

Country Link
JP (1) JP2001110612A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186012A (en) * 1995-01-06 1996-07-16 Rohm Co Ltd Chip type compound electronic part

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08186012A (en) * 1995-01-06 1996-07-16 Rohm Co Ltd Chip type compound electronic part

Similar Documents

Publication Publication Date Title
JP4138215B2 (en) Manufacturing method of chip resistor
WO2007034759A1 (en) Chip resistor
JPH07192902A (en) Resistor having smd structure, manufacture thereof, and printed-circuit board provided therewith
JPH11144904A (en) Chip electronic component
KR19980080414A (en) Thermistor element
JP7433811B2 (en) Fuse elements, fuse elements and protection elements
JP3198661B2 (en) Dielectric resonator device and its mounting structure
JP2000306711A (en) Multiple chip resistor and production thereof
JPH05283146A (en) Thick-film resistance heating element
JP2003068502A (en) Chip resistor
JP3848245B2 (en) Chip resistor
JP2001110612A (en) Resistor
JPH0465046A (en) Chip-type fuse resistor
JP4081873B2 (en) Resistor and manufacturing method thereof
JP2001110612A5 (en)
JP3370685B2 (en) Manufacturing method of square chip resistor
JP2839262B2 (en) Chip resistor and manufacturing method thereof
JPH05283147A (en) Thick-film resistance heating element
JP3838560B2 (en) Chip resistor having low resistance value and manufacturing method thereof
JP3353037B2 (en) Chip resistor
JPH06188536A (en) Hybrid integrated circuit device
JP2000294402A (en) Multiple jointed chip resistors and manufacture thereof
JP2000306701A (en) Multiple-chip resistor and manufacture thereof
JP2812806B2 (en) Package for integrated circuit with test pad
JPH10321404A (en) Resistor and manufacture thereof

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060926

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060926

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20061012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090414

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100427