JP2001094038A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JP2001094038A
JP2001094038A JP26574399A JP26574399A JP2001094038A JP 2001094038 A JP2001094038 A JP 2001094038A JP 26574399 A JP26574399 A JP 26574399A JP 26574399 A JP26574399 A JP 26574399A JP 2001094038 A JP2001094038 A JP 2001094038A
Authority
JP
Japan
Prior art keywords
chip
parent
child
dummy
vacuum suction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP26574399A
Other languages
Japanese (ja)
Other versions
JP3224796B2 (en
Inventor
Shigeyuki Ueda
茂幸 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP26574399A priority Critical patent/JP3224796B2/en
Publication of JP2001094038A publication Critical patent/JP2001094038A/en
Application granted granted Critical
Publication of JP3224796B2 publication Critical patent/JP3224796B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

PROBLEM TO BE SOLVED: To realize satisfactory conveyance with vacuum suction hands, independently of the joining position of a subordinate chip to a master chip and the size of the subordinate chip. SOLUTION: On a surface 11 of a master chip 1, a dummy chip 3 unrelated to the function which this semiconductor device has is jointed to a region, except the jointing region of a subordinate chip 2. A semiconductor module constituted by jointing the subordinate chip 2 and the dummy chip 3 to the master chip 1 can be carried, by sucking the rear 22 of the subordinate chip 2 and the rear 33 of the dummy chip 3 with vacuum suction hands H1 and H2, respectively.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、親チップの表面
に子チップを重ね合わせて接合するチップ・オン・チッ
プ構造の半導体装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a chip-on-chip structure in which a child chip is superimposed on and joined to the surface of a parent chip.

【0002】[0002]

【従来の技術】従来から、親チップの表面に子チップを
重ね合わせて接合したチップ・オン・チップ構造の半導
体装置が知られている。このようなチップ・オン・チッ
プ構造の半導体装置では、たとえば、子チップの表面に
複数個のバンプが隆起して形成されていて、この複数個
のバンプを親チップの表面に露出して形成されたパッド
に接合させることにより、子チップが親チップ上で支持
されるとともに、半導体チップ間の電気接続が達成され
る。
2. Description of the Related Art Conventionally, there has been known a semiconductor device having a chip-on-chip structure in which a child chip is superposed and joined to a surface of a parent chip. In such a semiconductor device having a chip-on-chip structure, for example, a plurality of bumps are formed on the surface of a child chip so as to protrude, and the plurality of bumps are formed on the surface of a parent chip by exposing them. By bonding to the pad, the child chip is supported on the parent chip, and electrical connection between the semiconductor chips is achieved.

【0003】子チップを親チップに接合して半導体モジ
ュールが構成された後、その半導体モジュールがすぐに
リードフレームにマウントされる場合と、チップトレイ
に一旦載置された後にリードフレームにマウントされる
場合とがある。いずれの場合にしても、半導体モジュー
ルは、親チップに接合された子チップの裏面を真空吸着
ハンドで吸着して搬送される。
[0003] After a semiconductor module is constructed by bonding a child chip to a parent chip, the semiconductor module is immediately mounted on a lead frame, or when mounted on a chip tray and then mounted on a lead frame. There are cases. In any case, the semiconductor module is conveyed while sucking the back surface of the child chip bonded to the parent chip with a vacuum suction hand.

【0004】[0004]

【発明が解決しようとする課題】ところで、親チップの
表面における子チップの接合位置は、必ずしも親チップ
の中央部に設定されているとは限らない。すなわち、図
4に示すように、親チップ91の表面において偏った位
置に子チップ92の接合位置が設定されている場合もあ
る。このような場合に、子チップ92の裏面を真空吸着
ハンドHで吸着して搬送すると、バランスが悪いため
に、搬送の途中で親チップ91および子チップ92を落
としたり、親チップ91が子チップ92から剥がれて落
ちたりするおそれがある。
The bonding position of the child chip on the surface of the parent chip is not always set at the center of the parent chip. That is, as shown in FIG. 4, the bonding position of the child chip 92 may be set at an uneven position on the surface of the parent chip 91. In such a case, if the back surface of the child chip 92 is sucked and transported by the vacuum suction hand H, the balance is poor, so that the parent chip 91 and the child chip 92 are dropped during the transportation, or the parent chip 91 is There is a possibility that it will be peeled off and fall off.

【0005】また、親チップに接合される子チップのサ
イズも多様であり、図5に示すように、親チップ93に
接合される子チップ94のサイズが非常に小さい場合も
ある。このように子チップ94のサイズが小さいと、子
チップ94の裏面を真空吸着ハンドHで上手く吸着する
ことができず、親チップ93および子チップ94を搬送
することができない。親チップの裏面を真空吸着ハンド
などで吸着して搬送すれば、親チップに対する子チップ
の接合位置や子チップのサイズに関係なく、親チップお
よび子チップを良好に搬送することができる。しかしな
がら、親チップの裏面を吸着したのでは、親チップおよ
び子チップのリードフレームへのマウントが困難になる
から、この方法は好ましくない。また、親チップの表面
を真空吸着ハンドで吸着するのは、親チップの表面に傷
がつくおそれがあるので好ましくない。
[0005] The size of the child chip joined to the parent chip also varies, and the size of the child chip 94 joined to the parent chip 93 may be very small as shown in FIG. If the size of the child chip 94 is small in this way, the back surface of the child chip 94 cannot be suctioned by the vacuum suction hand H, and the parent chip 93 and the child chip 94 cannot be transported. If the back surface of the parent chip is suctioned and transported by a vacuum suction hand or the like, the parent chip and the child chip can be satisfactorily transported regardless of the bonding position of the child chip to the parent chip and the size of the child chip. However, if the back surface of the parent chip is sucked, it becomes difficult to mount the parent chip and the child chip on the lead frame. Therefore, this method is not preferable. Also, it is not preferable that the surface of the parent chip is sucked by the vacuum suction hand because the surface of the parent chip may be damaged.

【0006】そこで、この発明の目的は、親チップに対
する子チップの接合位置や子チップのサイズにかかわら
ず、真空吸着ハンドで良好に搬送できる半導体装置を提
供することである。
An object of the present invention is to provide a semiconductor device which can be satisfactorily conveyed by a vacuum suction hand irrespective of a bonding position of a child chip to a parent chip and a size of the child chip.

【0007】[0007]

【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項1記載の発明は、活性表層
領域側の表面に機能素子が形成されている親チップと、
機能素子が形成されている活性表層領域側の表面を上記
親チップの表面に対向させた状態で、上記親チップに接
合された子チップと、上記親チップの表面において上記
子チップが接合されていない領域に接合されており、当
該半導体装置の電気的機能に寄与しないダミーチップと
を含むことを特徴とする半導体装置である。
Means for Solving the Problems and Effects of the Invention According to the first aspect of the present invention, there is provided a parent chip having a functional element formed on a surface on an active surface layer side;
In a state where the surface on the active surface layer region side on which the functional element is formed faces the surface of the parent chip, the child chip joined to the parent chip and the child chip are joined on the surface of the parent chip. And a dummy chip that is bonded to a non-existent region and does not contribute to an electrical function of the semiconductor device.

【0008】この発明によれば、親チップの表面には、
子チップ以外にダミーチップが接合されており、子チッ
プおよびダミーチップを親チップに接合して構成された
半導体モジュールは、子チップの裏面およびダミーチッ
プの裏面(親チップに対向する面と反対側の面)を、そ
れぞれ別々の真空吸着ハンドで吸着して搬送することが
できる。これにより、たとえ親チップの表面において子
チップが偏った位置に接合されていても、上記半導体モ
ジュールをバランスよく保持して搬送できる。ゆえに、
搬送の途中で真空吸着ハンドから半導体モジュールが落
下したり、親チップが剥がれ落ちたりするおそれがな
い。
According to the present invention, on the surface of the parent chip,
A dummy chip other than the child chip is bonded, and the semiconductor module configured by bonding the child chip and the dummy chip to the parent chip has a back surface of the child chip and a back surface of the dummy chip (the side opposite to the surface facing the parent chip). Can be conveyed while being suctioned by separate vacuum suction hands. Thereby, even if the child chip is bonded to the surface of the parent chip at an uneven position, the semiconductor module can be held and transported in a well-balanced manner. therefore,
There is no possibility that the semiconductor module will fall from the vacuum suction hand or the parent chip will peel off during the transportation.

【0009】なお、上記ダミーチップと上記親チップの
表面との間の間隔は、上記子チップの表面と上記親チッ
プの表面との間の間隔にほぼ等しく定められていること
が好ましい。さらに、上記ダミーチップの厚みは、上記
子チップの厚みとほぼ等しく定められていることが好ま
しい。こうすることにより、親チップの表面がほぼ面一
であれば、ダミーチップの裏面と子チップの裏面とをほ
ぼ同じ高さにすることができ、それぞれ別々の真空吸着
ハンドに子チップの裏面およびダミーチップの裏面を上
手く吸着させることができる。つまり、ダミーチップの
裏面と子チップの裏面とがほぼ同じ高さとなるように、
ダミーチップの寸法および接合態様が定められているこ
とが好ましい。
It is preferable that the distance between the dummy chip and the surface of the parent chip is set substantially equal to the distance between the surface of the child chip and the surface of the parent chip. Further, it is preferable that the thickness of the dummy chip is set substantially equal to the thickness of the sub chip. By doing so, if the front surface of the parent chip is almost flush, the back surface of the dummy chip and the back surface of the child chip can be made almost the same height, and the back surface of the child chip and The back surface of the dummy chip can be sucked well. In other words, so that the back surface of the dummy chip and the back surface of the child chip are approximately the same height,
It is preferable that the dimensions and the bonding mode of the dummy chip are determined.

【0010】また、上記ダミーチップは、上記親チップ
の表面において当該親チップの中心に関して上記子チッ
プとほぼ対称となる位置に配置されていることが好まし
い。さらに、上記ダミーチップが複数個備えられている
場合には、上記ダミーチップは、上記親チップの表面に
おいて上記子チップおよび当該ダミーチップがほぼ一様
に分散して配置されるように接合されていることが好ま
しい。こうすることにより、上記半導体モジュールを一
層バランスよく保持して搬送することができる。
It is preferable that the dummy chip is disposed on the surface of the parent chip at a position substantially symmetrical with the child chip with respect to the center of the parent chip. Further, when a plurality of the dummy chips are provided, the dummy chips are bonded on the surface of the parent chip such that the child chips and the dummy chips are substantially uniformly dispersed. Is preferred. This allows the semiconductor module to be transported while being held in a more balanced manner.

【0011】さらには、子チップのサイズが小さいため
に、子チップの裏面を真空吸着ハンドで吸着保持できな
い場合には、上記ダミーチップが複数個備えられている
ことが好ましい。この場合、複数個のダミーチップの裏
面が、それぞれ別々の真空吸着ハンドに吸着されて上記
半導体モジュールが搬送されるとよい。また、この場
合、この複数個のダミーチップは、上記親チップの表面
において当該親チップの中心に関して互いに対称となる
位置に接合されていることが好ましく、3個以上のダミ
ーチップが備えられている場合には、ダミーチップは、
上記親チップの表面においてほぼ一様に分散して配置さ
れるように接合されていることが好ましい。こうするこ
とにより、上記半導体モジュールを一層バランスよく保
持して搬送することができる。
Further, when the size of the child chip is small and the back surface of the child chip cannot be sucked and held by the vacuum suction hand, it is preferable that a plurality of the dummy chips are provided. In this case, it is preferable that the back surfaces of the plurality of dummy chips are suctioned by different vacuum suction hands, respectively, and the semiconductor module is transported. In this case, the plurality of dummy chips are preferably joined at positions symmetrical with respect to the center of the parent chip on the surface of the parent chip, and three or more dummy chips are provided. In that case, the dummy chip
It is preferable that the chips are joined so as to be distributed almost uniformly on the surface of the parent chip. This allows the semiconductor module to be transported while being held in a more balanced manner.

【0012】[0012]

【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係る半導体装置の概略構成を示す図
解的な断面図である。この半導体装置は、親チップ1の
表面11に子チップ2を重ね合わせて接合した、いわゆ
るチップ・オン・チップ構造を有している。親チップ1
および子チップ2は、たとえばシリコンチップからなっ
ている。親チップ1の表面11は、親チップ1の基体を
なす半導体基板においてトランジスタなどの機能素子が
形成された活性表層領域側の表面であり、最表面は、た
とえば窒化シリコンで構成される表面保護膜で覆われて
いる。この表面保護膜上において偏った位置に子チップ
2の接合領域が設定されており、この接合領域には、子
チップ2との接続のための複数個のチップ接続用パッド
(図示せず)が露出して形成されている。また、表面保
護膜上の周縁付近には、外部接続用の複数のパッド12
が露出して配置されている。
Embodiments of the present invention will be described below in detail with reference to the accompanying drawings. FIG. 1 is an illustrative sectional view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention. This semiconductor device has a so-called chip-on-chip structure in which a child chip 2 is overlapped and joined to a surface 11 of a parent chip 1. Parent chip 1
And child chip 2 are made of, for example, a silicon chip. The surface 11 of the parent chip 1 is a surface on the active surface layer region side on which a functional element such as a transistor is formed on a semiconductor substrate forming a base of the parent chip 1, and the outermost surface is a surface protection film made of, for example, silicon nitride. Covered with. A bonding region of the child chip 2 is set at a position deviated on the surface protective film, and a plurality of chip connection pads (not shown) for connection with the child chip 2 are provided in this bonding region. It is formed to be exposed. A plurality of pads 12 for external connection are provided near the periphery on the surface protection film.
Are exposed.

【0013】子チップ2は、この子チップの表面21を
親チップ1の表面11に対向させた、いわゆるフェース
ダウン方式で親チップ1に接合されている。子チップ2
の表面21は、子チップ2の基体をなす半導体基板にお
いてトランジスタなどの機能素子が形成された活性表層
領域側の表面であり、最表面は、たとえば窒化シリコン
からなる表面保護膜で覆われている。この表面保護膜上
には、親チップ1のチップ接続用パッドに対向する位置
にそれぞれバンプBが形成されている。バンプBは、た
とえば金、プラチナ、銀、パラジウムまたはイリジウム
などの耐酸化性の金属材料で構成されている。子チップ
2は、バンプBがそれぞれ対向する親チップ1のチップ
接続用パッドに接続されることによって、親チップ1の
表面11との間に所定間隔を保持した状態で支持される
とともに、親チップ1と電気的に接続されている。
The child chip 2 is joined to the parent chip 1 by a so-called face-down method in which the surface 21 of the child chip faces the surface 11 of the parent chip 1. Child chip 2
Surface 21 is a surface on the active surface layer region side on which a functional element such as a transistor is formed on a semiconductor substrate serving as a base of the sub-chip 2, and the outermost surface is covered with a surface protective film made of, for example, silicon nitride. . On the surface protective film, bumps B are formed at positions facing the chip connection pads of the parent chip 1 respectively. The bump B is made of an oxidation-resistant metal material such as gold, platinum, silver, palladium or iridium. The child chip 2 is supported while maintaining a predetermined distance from the front surface 11 of the parent chip 1 by connecting the bumps B to the chip connection pads of the parent chip 1 facing each other. 1 and is electrically connected.

【0014】親チップ1の表面11において子チップ2
の接合領域以外の領域上には、この半導体装置が有する
機能と無関係なダミーチップ3が接合されている。この
ダミーチップ3の親チップ1に対向する表面31には、
たとえば金、プラチナ、銀、パラジウムまたはイリジウ
ムなどの耐酸化性の金属材料からなる複数個のバンプ3
2が形成されていて、このバンプ32を親チップ1の表
面11を覆う表面保護膜に接合させることにより、ダミ
ーチップ3は親チップ1の表面11と所定間隔を開けて
支持されている。つまり、ダミーチップ3は、親チップ
1および子チップ2のどちらにも電気接続されていな
い。
On the surface 11 of the parent chip 1, the child chip 2
A dummy chip 3 irrelevant to the function of the semiconductor device is bonded to a region other than the bonding region. On the surface 31 of the dummy chip 3 facing the parent chip 1,
For example, a plurality of bumps 3 made of an oxidation-resistant metal material such as gold, platinum, silver, palladium or iridium.
The dummy chip 3 is supported at a predetermined interval from the surface 11 of the parent chip 1 by bonding the bump 32 to a surface protection film covering the surface 11 of the parent chip 1. That is, the dummy chip 3 is not electrically connected to either the parent chip 1 or the child chip 2.

【0015】親チップ1に子チップ2およびダミーチッ
プ3を接合させて構成された半導体モジュールは、リー
ドフレームのアイランド41にマウント(ダイボンディ
ング)されて、親チップ1の外部接続用パッド12がボ
ンディングワイヤ5でリードフレームのリード端子42
に接続された後、図示しない金型のキャビティ内にセッ
トされて樹脂封止工程が行われることによりパッケージ
6内に封止される。図2は、親チップ1に子チップ2お
よびダミーチップ3を接合させて構成された半導体モジ
ュールの搬送方法について説明するための図である。親
チップ1に子チップ2およびダミーチップ3を接合させ
て構成された半導体モジュールは、2つの真空吸着ハン
ドH1,H2によって、リードフレームまたは半導体モ
ジュールを一時的に保管するためのチップトレイ(図示
せず)に向けて搬送される。
The semiconductor module formed by bonding the child chip 2 and the dummy chip 3 to the parent chip 1 is mounted (die-bonded) on the island 41 of the lead frame, and the external connection pads 12 of the parent chip 1 are bonded. The lead terminal 42 of the lead frame with the wire 5
After that, it is set in a mold cavity (not shown), and is sealed in the package 6 by performing a resin sealing step. FIG. 2 is a diagram for explaining a method of transporting a semiconductor module configured by bonding a child chip 2 and a dummy chip 3 to a parent chip 1. A semiconductor module configured by bonding the child chip 2 and the dummy chip 3 to the parent chip 1 is connected to a chip tray (not shown) for temporarily storing a lead frame or a semiconductor module by two vacuum suction hands H1 and H2. ).

【0016】真空吸着ハンドH1,H2は、それぞれ先
端面(下端面)に形成された吸着孔(図示せず)を子チ
ップ2の裏面22およびダミーチップ3の裏面33に接
合した状態で、図示しない真空源による真空吸引を行う
ことにより、親チップ1,子チップ2およびダミーチッ
プ3からなる半導体モジュールを吸着保持することがで
きる。そして、この半導体モジュールを保持した状態で
移動することにより、半導体モジュールをリードフレー
ムまたはチップトレイに向けて搬送することができる。
The vacuum suction hands H1 and H2 are shown with suction holes (not shown) formed in the front end surface (lower end surface) respectively joined to the back surface 22 of the child chip 2 and the back surface 33 of the dummy chip 3. By performing vacuum suction using a vacuum source that is not used, the semiconductor module including the parent chip 1, the child chip 2, and the dummy chip 3 can be suction-held. By moving the semiconductor module while holding it, the semiconductor module can be transported toward the lead frame or the chip tray.

【0017】以上のようにこの実施形態によれば、親チ
ップ1の表面11には、子チップ2以外にダミーチップ
3が接合されており、子チップ2およびダミーチップ3
を親チップ1に接合して構成された半導体モジュール
は、子チップ2の裏面22およびダミーチップ3の裏面
33が真空吸着ハンドH1,H2で吸着されて搬送され
る。これにより、親チップ1の表面11において子チッ
プ2が偏った位置に接合されていても、上記半導体モジ
ュールをバランスよく保持して搬送できるから、その搬
送の途中で真空吸着ハンドH1,H2から半導体モジュ
ールが落下したり、親チップ1が剥がれ落ちたりするお
それはない。
As described above, according to this embodiment, the dummy chip 3 is bonded to the front surface 11 of the parent chip 1 in addition to the child chip 2.
Is bonded to the parent chip 1 and the back surface 22 of the child chip 2 and the back surface 33 of the dummy chip 3 are conveyed while being suctioned by the vacuum suction hands H1 and H2. Thus, even when the child chip 2 is bonded to the surface 11 of the parent chip 1 at a biased position, the semiconductor module can be held and transported in a well-balanced manner. There is no risk that the module will fall or the parent chip 1 will peel off.

【0018】なお、真空吸着ハンドH1,H2で半導体
モジュールをバランスよく保持して搬送するためには、
ダミーチップ3は、親チップ1の中心に関して子チップ
2の接合位置とほぼ対称となる位置に接合されることが
好ましい。また、ダミーチップ3の表面31と親チップ
1の表面11との間の間隔は、子チップ2の表面21と
親チップ1の表面11との間の間隔にほぼ等しく定めら
れていることが好ましい。さらに、ダミーチップ3の厚
み(表面31に直交する方向の厚み)は、子チップ2の
厚みとほぼ等しく定められていることが好ましい。こう
することにより、ダミーチップ3の裏面33と子チップ
2の裏面22とをほぼ同じ高さにすることができ、2つ
の真空吸着ハンドH1,H2を、それぞれ子チップ2の
裏面22およびダミーチップ3の裏面33に上手く吸着
させることができる。
In order to transport the semiconductor module in a well-balanced manner by the vacuum suction hands H1 and H2,
It is preferable that the dummy chip 3 is joined at a position that is substantially symmetrical with the joining position of the child chip 2 with respect to the center of the parent chip 1. Further, the distance between the surface 31 of the dummy chip 3 and the surface 11 of the parent chip 1 is preferably set substantially equal to the distance between the surface 21 of the child chip 2 and the surface 11 of the parent chip 1. . Further, it is preferable that the thickness of the dummy chip 3 (the thickness in the direction orthogonal to the surface 31) is set to be substantially equal to the thickness of the child chip 2. By doing so, the back surface 33 of the dummy chip 3 and the back surface 22 of the child chip 2 can be made substantially the same height, and the two vacuum suction hands H1 and H2 can be respectively moved to the back surface 22 of the child chip 2 and the dummy chip 3 can be successfully adsorbed to the back surface 33.

【0019】さらに、ダミーチップ3は、たとえばシリ
コンチップにより構成できるが、その内部にはトランジ
スタなどの機能素子は形成されていてもよいし、機能素
子が形成されていなくてもよい。たとえば、ダミーチッ
プ3として子チップ2と同一構成のものを用いてもよ
く、この場合には、子チップ2とは別にダミーチップ3
を製造する手間が省けるうえに、子チップ2とダミーチ
ップ3のサイズおよび重量をほぼ同じにすることができ
る。ゆえに、真空吸着ハンドH1,H2により、半導体
モジュールを一層バランスよく保持して搬送することが
できる。
Further, the dummy chip 3 can be formed of, for example, a silicon chip, and a functional element such as a transistor may be formed therein, or a functional element may not be formed therein. For example, the dummy chip 3 may have the same configuration as the child chip 2. In this case, the dummy chip 3 is provided separately from the child chip 2.
And the size and weight of the child chip 2 and the dummy chip 3 can be made substantially the same. Therefore, the semiconductor modules can be held and transported in a more balanced manner by the vacuum suction hands H1 and H2.

【0020】図3は、この発明の他の実施形態について
説明するための図である。この図3において、上述の図
2に示す各部に対応する部分には、図2の場合と同一の
参照符号を付すこととする。この実施形態では、親チッ
プ1に接合される子チップ2のサイズが、真空吸着ハン
ドH1,H2で吸着できない程度に小さい場合の構成を
例に挙げている。すなわち、親チップ1の表面11に
は、たとえば2個のダミーチップ3A,3Bが接合され
ており、親チップ1に子チップ2およびダミーチップ3
A,3Bを接合して構成される半導体モジュールは、真
空吸着ハンドH1,H2でそれぞれダミーチップ3A,
3Bの裏面を吸着して搬送される。したがって、子チッ
プ2のサイズが小さくても、上記半導体モジュールを良
好に搬送することができる。
FIG. 3 is a diagram for explaining another embodiment of the present invention. 3, parts corresponding to the respective parts shown in FIG. 2 described above are denoted by the same reference numerals as in FIG. In this embodiment, a configuration in the case where the size of the child chip 2 bonded to the parent chip 1 is small enough to prevent suction by the vacuum suction hands H1 and H2 is taken as an example. That is, for example, two dummy chips 3A and 3B are joined to the surface 11 of the parent chip 1, and the child chip 2 and the dummy chip 3 are attached to the parent chip 1.
The semiconductor modules formed by joining A and 3B are dummy chips 3A and 3A by vacuum suction hands H1 and H2, respectively.
The back surface of 3B is conveyed by suction. Therefore, even if the size of the child chip 2 is small, the semiconductor module can be transported favorably.

【0021】なお、この実施形態では、ダミーチップ3
A,3Bが、親チップ1の中心に関して互いにほぼ対称
となる位置に接合されることが好ましく、こうすること
により、真空吸着ハンドH1,H2で半導体モジュール
を一層バランスよく保持して搬送することができる。ま
た、ダミーチップ3A,3Bは、同一の構成を有するも
のであることが好ましい。こうした場合、ダミーチップ
3Aの裏面と子チップ2の裏面とをほぼ同じ高さにする
ことができ、2つの真空吸着ハンドH1,H2を、それ
ぞれダミーチップ3A,3Bの裏面に上手く吸着させる
ことができ、より良好な搬送を実現できる。
In this embodiment, the dummy chip 3
A and 3B are preferably joined at positions substantially symmetric with respect to the center of the parent chip 1, so that the vacuum suction hands H1 and H2 can hold and transport the semiconductor module in a more balanced manner. it can. Further, it is preferable that the dummy chips 3A and 3B have the same configuration. In such a case, the back surface of the dummy chip 3A and the back surface of the child chip 2 can be made substantially the same height, and the two vacuum suction hands H1 and H2 can be suctioned to the back surfaces of the dummy chips 3A and 3B, respectively. And a better transport can be realized.

【0022】この発明の2つの実施形態について説明し
たが、この発明は、他の形態でも実施することができ
る。たとえば、上述の第1の実施形態においては、1個
のダミーチップが親チップに接合されているとしたが、
複数個のダミーチップが親チップ1に接合されていても
よい。この場合、親チップの表面において子チップおよ
び複数個のダミーチップが一様に分散した状態に接合さ
れるように、複数個のダミーチップの接合位置が定めら
れることが好ましい。こうすることにより、子チップお
よび複数個のダミーチップを、それぞれ別々の真空吸着
ハンドで吸着してバランスよく搬送することができる。
Although two embodiments of the present invention have been described, the present invention can be implemented in other embodiments. For example, in the above-described first embodiment, one dummy chip is bonded to the parent chip.
A plurality of dummy chips may be joined to the parent chip 1. In this case, it is preferable that the bonding positions of the plurality of dummy chips are determined so that the child chips and the plurality of dummy chips are bonded in a uniformly dispersed state on the surface of the parent chip. By doing so, the child chip and the plurality of dummy chips can be suctioned by separate vacuum suction hands and conveyed in a well-balanced manner.

【0023】また、上述の第2の実施形態においても、
3個以上のダミーチップが親チップの表面に接合されて
いてもよい。この場合、親チップの表面においてダミー
チップが一様に分散した状態に接合されるように、ダミ
ーチップの接合位置が定められることが好ましい。こう
することにより、複数個のダミーチップを、それぞれ別
々の真空吸着ハンドで吸着してバランスよく搬送するこ
とができる。さらに、この発明は、上述の各実施形態に
限定されるものではない。たとえば、親チップおよび子
チップは、いずれもシリコンからなるチップであるとし
たが、シリコンの他にも、化合物半導体(たとえばガリ
ウム砒素半導体など)やゲルマニウム半導体などの他の
任意の半導体材料を用いた半導体チップであってもよ
い。この場合に、親チップの半導体材料と子チップの半
導体材料は、同じでもよいし異なっていてもよい。
In the above-described second embodiment,
Three or more dummy chips may be joined to the surface of the parent chip. In this case, it is preferable that the bonding positions of the dummy chips are determined so that the dummy chips are bonded in a uniformly dispersed state on the surface of the parent chip. By doing so, a plurality of dummy chips can be suctioned by separate vacuum suction hands and transported in a well-balanced manner. Furthermore, the present invention is not limited to the above embodiments. For example, the parent chip and the child chip are both chips made of silicon. However, in addition to silicon, any other semiconductor material such as a compound semiconductor (for example, a gallium arsenide semiconductor) or a germanium semiconductor is used. It may be a semiconductor chip. In this case, the semiconductor material of the parent chip and the semiconductor material of the child chip may be the same or different.

【0024】その他、特許請求の範囲に記載された事項
の範囲内で種々の設計変更を施すことができる。
In addition, various design changes can be made within the scope of the matters described in the claims.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施形態に係る半導体装置の概略
構成を示す図解的な断面図である。
FIG. 1 is an illustrative sectional view showing a schematic configuration of a semiconductor device according to an embodiment of the present invention.

【図2】上記半導体装置に備えられている半導体モジュ
ールの搬送方法について説明するための図である。
FIG. 2 is a diagram for explaining a method of transporting a semiconductor module provided in the semiconductor device.

【図3】この発明の他の実施形態について説明するため
の図である。
FIG. 3 is a diagram for explaining another embodiment of the present invention.

【図4】親チップに対する子チップの接合位置が偏って
いる場合の不都合について説明するための図である。
FIG. 4 is a diagram for describing inconvenience when a bonding position of a child chip to a parent chip is deviated;

【図5】子チップのサイズが小さい場合の不都合につい
て説明するための図である。
FIG. 5 is a diagram for describing inconvenience when the size of a child chip is small.

【符号の説明】[Explanation of symbols]

1 親チップ 11 親チップの表面 2 子チップ 21 子チップの表面 22 子チップの裏面 3,3A,3B ダミーチップ 33 ダミーチップの裏面 H1,H2 真空吸着ハンド DESCRIPTION OF SYMBOLS 1 Parent chip 11 Surface of parent chip 2 Child chip 21 Surface of child chip 22 Back of child chip 3, 3A, 3B Dummy chip 33 Back of dummy chip H1, H2 Vacuum suction hand

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】活性表層領域側の表面に機能素子が形成さ
れている親チップと、 機能素子が形成されている活性表層領域側の表面を上記
親チップの表面に対向させた状態で、上記親チップに接
合された子チップと、 上記親チップの表面において上記子チップが接合されて
いない領域に接合されており、当該半導体装置の電気的
機能に寄与しないダミーチップとを含むことを特徴とす
る半導体装置。
A first chip having a functional element formed on a surface on an active surface layer side; and a parent chip having a surface on the active surface layer side on which a functional element is formed facing the surface of the parent chip. A child chip joined to the parent chip, and a dummy chip joined to a region of the surface of the parent chip where the child chip is not joined and not contributing to an electrical function of the semiconductor device. Semiconductor device.
JP26574399A 1999-09-20 1999-09-20 Semiconductor device Expired - Fee Related JP3224796B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26574399A JP3224796B2 (en) 1999-09-20 1999-09-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26574399A JP3224796B2 (en) 1999-09-20 1999-09-20 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001094038A true JP2001094038A (en) 2001-04-06
JP3224796B2 JP3224796B2 (en) 2001-11-05

Family

ID=17421391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26574399A Expired - Fee Related JP3224796B2 (en) 1999-09-20 1999-09-20 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3224796B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242705A (en) * 2006-03-06 2007-09-20 Sanyo Electric Co Ltd Multi-chip package
JP2011513994A (en) * 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド Semiconductor assembly with reduced thermal diffusion resistance and manufacturing method thereof
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
CN109585473A (en) * 2017-09-29 2019-04-05 三星电子株式会社 Image sensing apparatus and its manufacturing method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242705A (en) * 2006-03-06 2007-09-20 Sanyo Electric Co Ltd Multi-chip package
JP2011513994A (en) * 2008-03-05 2011-04-28 ザイリンクス インコーポレイテッド Semiconductor assembly with reduced thermal diffusion resistance and manufacturing method thereof
US8299590B2 (en) 2008-03-05 2012-10-30 Xilinx, Inc. Semiconductor assembly having reduced thermal spreading resistance and methods of making same
US8981574B2 (en) 2012-12-20 2015-03-17 Samsung Electronics Co., Ltd. Semiconductor package
US9633973B2 (en) 2012-12-20 2017-04-25 Samsung Electronics Co., Ltd. Semiconductor package
CN109585473A (en) * 2017-09-29 2019-04-05 三星电子株式会社 Image sensing apparatus and its manufacturing method
JP2019068049A (en) * 2017-09-29 2019-04-25 三星電子株式会社Samsung Electronics Co.,Ltd. Image sensing device and manufacturing method thereof
US10741607B2 (en) 2017-09-29 2020-08-11 Samsung Electronics Co., Ltd. Image sensing apparatus and manufacturing method thereof
US11482564B2 (en) 2017-09-29 2022-10-25 Samsung Electronics Co., Ltd. Image sensing apparatus

Also Published As

Publication number Publication date
JP3224796B2 (en) 2001-11-05

Similar Documents

Publication Publication Date Title
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US7473581B2 (en) Wafer stacking package method
US20120104578A1 (en) Approach for Bonding Dies onto Interposers
US20080057620A1 (en) Redistribution layers for microfeature workpieces, and associated systems and methods
TW200933766A (en) Integrated circuit package system with flip chip
US8860215B2 (en) Semiconductor device and method of manufacturing the same
US20070176269A1 (en) Multi-chips module package and manufacturing method thereof
JP2003234359A (en) Method of manufacturing semiconductor device
KR20180027679A (en) Semiconductor package and method of fabricating the same
JP2000269411A (en) Semiconductor device and manufacture thereof
TW488045B (en) Semiconductor package with dislocated multi-chips
JP2003273279A (en) Semiconductor device and its manufacturing method
JP2002270720A (en) Semiconductor device and its manufacturing method
US20070132081A1 (en) Multiple stacked die window csp package and method of manufacture
JP3224796B2 (en) Semiconductor device
JP2001060658A (en) Semiconductor device and method of manufacturing the same
JP3476186B2 (en) Method for manufacturing semiconductor device
US11569144B2 (en) Semiconductor package design for solder joint reliability
US20150318268A1 (en) Multi-chip package and method of manufacturing the same
JPH04370957A (en) Multichip package
JP2785324B2 (en) Multi-chip package structure
JP2002033432A (en) Manufacturing method of semiconductor device
KR100401018B1 (en) attaching method of wafer for semiconductor package
JP2682200B2 (en) Semiconductor device
KR100406448B1 (en) Semiconductor package and its manufacturing method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100824

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110824

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120824

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees