JP2001085690A - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP2001085690A
JP2001085690A JP26367199A JP26367199A JP2001085690A JP 2001085690 A JP2001085690 A JP 2001085690A JP 26367199 A JP26367199 A JP 26367199A JP 26367199 A JP26367199 A JP 26367199A JP 2001085690 A JP2001085690 A JP 2001085690A
Authority
JP
Japan
Prior art keywords
film
silicon film
forming
tungsten
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26367199A
Other languages
Japanese (ja)
Inventor
Masahisa Funamizu
将久 船水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26367199A priority Critical patent/JP2001085690A/en
Publication of JP2001085690A publication Critical patent/JP2001085690A/en
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

PROBLEM TO BE SOLVED: To lower the resistance of a gate electrode and to suppress the abnor mal oxidation of the gate electrode. SOLUTION: An amorphous silicon film 12 is formed on a gate oxide film 11. After that, a polysilicon film 13 is formed on the amorphous silicon film 12 continuously inside the same chamber. After that, a tungsten silicon film 14 is formed on the polysilicon film 13. In this manner, in a gate electrode 17, the polysilicon film 13 which can increase the crystal-plane strength ratio of the tungsten silicon film 14 if formed under the tungsten silicon film 14.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、微細配線層のCV
D(Chemical Vapor Deposition)法を用いた成膜に係
わり、特にシリコンのゲート電極による半導体装置の製
造方法に関する。
[0001] The present invention relates to a CV of a fine wiring layer.
The present invention relates to film formation using a D (Chemical Vapor Deposition) method, and more particularly to a method for manufacturing a semiconductor device using a silicon gate electrode.

【0002】[0002]

【従来の技術】従来から、ゲート電極の抵抗を抑制する
ために、ポリシリコン膜とタングステンシリコン膜とを
有する積層構造のゲート電極が用いられている。このよ
うなゲート電極の製造方法について以下に説明する。
2. Description of the Related Art Conventionally, a gate electrode having a laminated structure including a polysilicon film and a tungsten silicon film has been used to suppress the resistance of the gate electrode. A method for manufacturing such a gate electrode will be described below.

【0003】まず、図8に示すように、例えばP型のシ
リコン基板20上にゲート酸化膜21が形成され、この
ゲート酸化膜21上にアモルファスシリコン膜22が形
成される。ここで、アモルファスシリコン膜22の形成
の際、PH3が同時に流され、アモルファスシリコン膜
22中にP(リン)が注入される。
First, as shown in FIG. 8, a gate oxide film 21 is formed on a P-type silicon substrate 20, for example, and an amorphous silicon film 22 is formed on the gate oxide film 21. Here, when the amorphous silicon film 22 is formed, PH 3 is simultaneously flown, and P (phosphorus) is injected into the amorphous silicon film 22.

【0004】次に、別のチャンバに真空搬送した後、例
えばスパッタリング法又はCVD(Chemical Vapor Dep
osition)法により、アモルファスシリコン膜22上に
タングステンシリコン膜24が形成される。この際、R
BS(Rutherford backscattering method)分析によれ
ば、タングステンシリコン膜24の組成X(X=シリコ
ン/タングステン)は2.61であった。
Next, after being transferred to another chamber by vacuum, for example, a sputtering method or a CVD (Chemical Vapor Dep.
osition), a tungsten silicon film 24 is formed on the amorphous silicon film 22. At this time, R
According to the BS (Rutherford backscattering method) analysis, the composition X (X = silicon / tungsten) of the tungsten silicon film 24 was 2.61.

【0005】次に、タングステンシリコン膜24上に熱
酸化膜25が形成され、この熱酸化膜25上にレジスト
膜26が形成されてパターニングされる。
Next, a thermal oxide film 25 is formed on the tungsten silicon film 24, and a resist film 26 is formed on the thermal oxide film 25 and patterned.

【0006】次に、図9に示すように、レジスト膜26
をマスクとして、熱酸化膜25が除去されてゲートパタ
ーンに形成される。その後、レジスト膜26が除去され
る。
[0006] Next, as shown in FIG.
Using thermal mask as a mask, thermal oxide film 25 is removed to form a gate pattern. After that, the resist film 26 is removed.

【0007】次に、図10に示すように、ゲートパター
ンに形成された熱酸化膜25をマスクとして、タングス
テンシリコン膜24、アモルファスシリコン膜22が除
去され、ゲート絶縁膜21の表面が露出され、ゲート電
極27が形成される。
Next, as shown in FIG. 10, using the thermal oxide film 25 formed in the gate pattern as a mask, the tungsten silicon film 24 and the amorphous silicon film 22 are removed, and the surface of the gate insulating film 21 is exposed. A gate electrode 27 is formed.

【0008】次に、ゲート絶縁膜21に生じたダメージ
を除去するために、後酸化が行われ、図11に示すよう
に、アモルファスシリコン膜22及びタングステンシリ
コン膜24の側面に酸化膜28が形成される。この際、
RBS分析によれば、タングステンシリコン膜24の組
成Xは、結晶が安定な状態(X=2.0)に近づこうと
するため、2.40程度に変化する。
Next, post-oxidation is performed to remove damage caused on the gate insulating film 21. As shown in FIG. 11, an oxide film 28 is formed on the side surfaces of the amorphous silicon film 22 and the tungsten silicon film 24. Is done. On this occasion,
According to the RBS analysis, the composition X of the tungsten silicon film 24 changes to about 2.40 because the crystal tends to approach a stable state (X = 2.0).

【0009】[0009]

【発明が解決しようとする課題】このようなゲート電極
27の抵抗は、タングステンシリコン膜24の組成Xで
決まる。つまり、組成Xが低い方がゲート電極27の抵
抗を下げることができる。従って、タングステンシリコ
ン膜24のタングステンの量が多いほど、ゲート電極2
7は低抵抗となる。
The resistance of the gate electrode 27 is determined by the composition X of the tungsten silicon film 24. That is, the lower the composition X, the lower the resistance of the gate electrode 27 can be. Therefore, as the amount of tungsten in the tungsten silicon film 24 increases, the gate electrode 2
7 has low resistance.

【0010】一方、後酸化工程では、タングステンシリ
コン膜24中のシリコンにより、タングステンシリコン
膜24の側面に酸化膜18が形成される。しかし、タン
グステンシリコン膜24のタングステンの量が多い場
合、シリコンが少ない組成Xとなるため、タングステン
シリコン膜24の側面にシリコンが供給されるよりもタ
ングステンが供給される。その結果、タングステンシリ
コン膜24の側面にWO 3酸化物が形成される。このW
3酸化物は体積膨張率が大きい。このため、タングス
テンシリコン膜24(ゲート電極27)が破壊される。
このようにタングステンが異常に酸化される現象を異常
酸化と呼んでいる。従って、ゲート電極27の低抵抗化
を図るには、タングステンシリコン膜24中のタングス
テンの量を調整し、異常酸化の生じない組成Xにするこ
とが重要となる。
On the other hand, in the post-oxidation step,
Tungsten silicon due to the silicon in the silicon film 24
Oxide film 18 is formed on the side surface of film 24. But Tan
If the amount of tungsten in the gustene silicon film 24 is large,
If the composition X is low in silicon,
Instead of silicon being supplied to the side surface of the silicon film 24,
Is supplied. As a result, the tungsten silicon
WO on the side of the con film 24 ThreeAn oxide is formed. This W
OThreeOxides have a large volume expansion coefficient. Because of this, Tangs
The ten silicon film 24 (gate electrode 27) is destroyed.
Abnormal phenomenon of tungsten being oxidized abnormally
Called oxidation. Accordingly, the resistance of the gate electrode 27 is reduced.
In order to achieve this, the tungsten in the tungsten silicon film 24
Adjust the amount of ten so that the composition X does not cause abnormal oxidation.
Is important.

【0011】このように、ゲート電極の低抵抗化と異常
酸化の抑制の双方を考慮し、タングステンシリコン膜2
4の組成Xを変化させることは非常に困難である。
As described above, in consideration of both the lowering of the resistance of the gate electrode and the suppression of abnormal oxidation, the tungsten silicon film 2
It is very difficult to change the composition X of No. 4.

【0012】そこで、タングステンシリコン膜24の組
成を変化させることなく、異常酸化を抑制する方法とし
て、タングステンシリコン膜24の結晶面強度比((0
02)面/(101)面)を大きくすることで、タング
ステンシリコン膜24の酸化を抑制できるという報告が
ある。
Therefore, as a method for suppressing abnormal oxidation without changing the composition of the tungsten silicon film 24, the crystal plane intensity ratio of the tungsten silicon film 24 ((0
There is a report that the oxidation of the tungsten silicon film 24 can be suppressed by increasing the (02) plane / (101) plane).

【0013】タングステンシリコン膜24は、通常幾つ
もの結晶面をもつ多結晶状態となっている。このタング
ステンシリコン膜24が後酸化されると、正方晶の(0
02)面、(101)面のような幾つかの結晶面が成長
する。ここで、(002)面の格子面間隔は(101)
面に比べて小さいため、酸素との反応が非常に起きにく
い。従って、(002)面を成長させ、結晶面強度比を
大きくすることで、タングステンシリコン膜24の組成
Xを変化させることなく、耐酸化性の膜を得ることがで
きる。
The tungsten silicon film 24 is usually in a polycrystalline state having several crystal planes. When the tungsten silicon film 24 is post-oxidized, the tetragonal (0
Several crystal planes such as the (02) plane and the (101) plane grow. Here, the lattice spacing of the (002) plane is (101)
Reaction with oxygen is very unlikely to occur because it is smaller than the surface. Therefore, by growing the (002) plane and increasing the crystal plane intensity ratio, an oxidation-resistant film can be obtained without changing the composition X of the tungsten silicon film 24.

【0014】ところが、通常結晶面強度比を大きくする
ことは非常に困難である。この結晶面強度比を大きくす
る方法の一つとして、タングステンシリコン膜24の成
膜時の温度を650℃付近まで上昇させる方法がある。
つまり、後酸化工程で行っている結晶面強度比の変化を
タングステンシリコン膜24の成膜中に行う。これによ
って、耐酸化性のタングステンシリコン膜24が得られ
る可能性がある。
However, it is usually very difficult to increase the crystal plane strength ratio. As one method of increasing the crystal plane intensity ratio, there is a method of increasing the temperature at the time of forming the tungsten silicon film 24 to around 650 ° C.
That is, the change in the crystal plane intensity ratio performed in the post-oxidation step is performed during the formation of the tungsten silicon film 24. Thereby, the oxidation-resistant tungsten silicon film 24 may be obtained.

【0015】しかしながら、成膜温度は成膜装置の制限
もあり、タングステンシリコン膜24においては自由度
の低いパラメータであるのが現状である。このように、
結晶面を制御できる方法がこれまでなかった。
However, the film forming temperature is limited by the film forming apparatus, and the tungsten silicon film 24 is currently a parameter having a low degree of freedom. in this way,
There has been no method that can control the crystal plane.

【0016】本発明は上記課題を解決するためになされ
たものであり、その目的とするところは、ゲート電極の
低抵抗化を図ることができ、かつ異常酸化を抑制できる
半導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a method of manufacturing a semiconductor device capable of reducing the resistance of a gate electrode and suppressing abnormal oxidation. To provide.

【0017】[0017]

【課題を解決するための手段】本発明は、前記目的を達
成するために以下に示す手段を用いている。
The present invention uses the following means to achieve the above object.

【0018】本発明の半導体装置の製造方法は、半導体
基板上にゲート酸化膜を形成する工程と、前記ゲート酸
化膜上にアモルファスシリコン膜を形成する工程と、前
記アモルファスシリコン膜上にポリシリコン膜を形成す
る工程と、前記ポリシリコン膜上にタングステンシリコ
ン膜を形成する工程と、前記タングステンシリコン膜上
に熱酸化膜を形成する工程と、前記熱酸化膜上にレジス
ト膜を形成してパターニングする工程と、前記パターニ
ングされたレジスト膜をマスクとして、前記熱酸化膜を
除去してゲートパターンに加工する工程と、前記レジス
ト膜を除去する工程と、前記ゲートパターンに加工され
た熱酸化膜をマスクとして、前記タングステンシリコン
膜、前記ポリシリコン膜、前記アモルファスシリコン膜
を除去し、ゲート電極を形成する工程とを含む。
According to the method of manufacturing a semiconductor device of the present invention, a step of forming a gate oxide film on a semiconductor substrate, a step of forming an amorphous silicon film on the gate oxide film, and a step of forming a polysilicon film on the amorphous silicon film Forming, forming a tungsten silicon film on the polysilicon film, forming a thermal oxide film on the tungsten silicon film, forming a resist film on the thermal oxide film and patterning. Using the patterned resist film as a mask, removing the thermal oxide film to form a gate pattern, removing the resist film, and masking the thermal oxide film processed into the gate pattern. Removing the tungsten silicon film, the polysilicon film, and the amorphous silicon film to form a gate; And forming a pole.

【0019】前記アモルファスシリコン膜と前記ポリシ
リコン膜は、同一のチャンバ内で連続して形成してもよ
い。
The amorphous silicon film and the polysilicon film may be formed continuously in the same chamber.

【0020】前記ポリシリコン膜を形成する工程におい
て、前記ポリシリコン膜の成膜速度は、前記アモルファ
スシリコン膜の成膜速度より下げる。また、前記ポリシ
リコン膜の成膜速度は、150Å/min以下でもよ
い。
In the step of forming the polysilicon film, the deposition rate of the polysilicon film is lower than the deposition rate of the amorphous silicon film. Further, the deposition rate of the polysilicon film may be 150 ° / min or less.

【0021】[0021]

【発明の実施の形態】本発明の実施の形態を以下に図面
を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0022】まず、図1に示すように、例えばP型のシ
リコン基板10上に膜厚が例えば100Åのゲート酸化
膜11が形成される。次に、枚葉炉により、ゲート酸化
膜11上に膜厚が例えば1000Åのアモルファスシリ
コン膜12が形成される。この際、PH3が同時に流さ
れ、アモルファスシリコン膜12中にPが注入される。
この時、Pの濃度は例えば1.8×1020cm-3であ
る。
First, as shown in FIG. 1, a gate oxide film 11 having a thickness of, for example, 100 ° is formed on a P-type silicon substrate 10, for example. Next, an amorphous silicon film 12 having a thickness of, for example, 1000 ° is formed on the gate oxide film 11 by a single-wafer furnace. At this time, PH 3 is caused to flow at the same time, and P is injected into the amorphous silicon film 12.
At this time, the concentration of P is, for example, 1.8 × 10 20 cm −3 .

【0023】次に、同一チャンバで連続して、アモルフ
ァスシリコン膜12上に膜厚が例えば150Åのポリシ
リコン膜13が形成される。尚、ポリシリコン膜13の
形成は、アモルファスシリコン膜12と連続して形成す
ることに限らず、別々に形成してもよい。
Next, a polysilicon film 13 having a thickness of, for example, 150 ° is formed on the amorphous silicon film 12 continuously in the same chamber. The formation of the polysilicon film 13 is not limited to being formed continuously with the amorphous silicon film 12, but may be formed separately.

【0024】ここで、図6に、アモルファスシリコン膜
及びポリシリコン膜の成膜速度と平均粒径の関係を示
す。図6に示すように、アモルファスシリコン膜12か
らポリシリコン膜13を成膜するにあたり、成膜速度を
除々に下げ、ポリシリコン膜13の成膜時には成膜速度
を150Å/min以下に下げる。また、その際のポリ
シリコンの平均粒径は550Å程度である。
FIG. 6 shows the relationship between the film forming speed of the amorphous silicon film and the polysilicon film and the average particle diameter. As shown in FIG. 6, when forming the polysilicon film 13 from the amorphous silicon film 12, the film formation rate is gradually reduced, and when forming the polysilicon film 13, the film formation rate is reduced to 150 ° / min or less. In this case, the average grain size of the polysilicon is about 550 °.

【0025】その後、別のチャンバに真空搬送した後、
例えばスパッタリング法又はCVD法により、ポリシリ
コン膜13上に膜厚が例えば500Åのタングステンシ
リコン膜14が形成される。この際、RBS分析によれ
ば、タングステンシリコン膜の組成Xは2.61であっ
た。
Then, after being vacuum-transferred to another chamber,
For example, a tungsten silicon film 14 having a thickness of, for example, 500 ° is formed on the polysilicon film 13 by a sputtering method or a CVD method. At this time, according to the RBS analysis, the composition X of the tungsten silicon film was 2.61.

【0026】次に、図2に示すように、タングステンシ
リコン膜14上に熱酸化膜15が形成され、この熱酸化
膜15上にレジスト膜16が形成されてパターニングさ
れる。
Next, as shown in FIG. 2, a thermal oxide film 15 is formed on the tungsten silicon film 14, and a resist film 16 is formed on the thermal oxide film 15 and patterned.

【0027】次に、図3に示すように、レジスト膜16
をマスクとして、熱酸化膜15が除去されてゲートパタ
ーンに加工される。その後、レジスト膜16が除去され
る。
Next, as shown in FIG.
Is used as a mask, thermal oxide film 15 is removed and processed into a gate pattern. After that, the resist film 16 is removed.

【0028】次に、図4に示すように、ゲートパターン
に加工された熱酸化膜15をマスクとして、タングステ
ンシリコン膜14、ポリシリコン膜13、アモルファス
シリコン膜12が除去され、ゲート絶縁膜11の表面が
露出され、ゲート電極17が形成される。
Next, as shown in FIG. 4, using the thermal oxide film 15 processed into the gate pattern as a mask, the tungsten silicon film 14, the polysilicon film 13, and the amorphous silicon film 12 are removed. The surface is exposed, and a gate electrode 17 is formed.

【0029】次に、ゲート絶縁膜11に生じたダメージ
を除去するために、後酸化が行われる。具体的には、ま
ず、ゲート電極17を低抵抗化するために、不活性ガス
中で、処理温度が例えば800℃、処理時間が例えば3
0分で、全体が加熱される。次に、ゲート酸化膜11の
ダメージを回復するために、高速加熱炉の酸素雰囲気中
で、処理温度が例えば1000℃、処理時間が例えば8
0秒で、全体が加熱される。
Next, post-oxidation is performed to remove damage caused on the gate insulating film 11. Specifically, first, in order to reduce the resistance of the gate electrode 17, in an inert gas, the processing temperature is, for example, 800 ° C., and the processing time is, for example, 3 hours.
At 0 minutes, the whole is heated. Next, in order to recover the damage of the gate oxide film 11, the processing temperature is, for example, 1000 ° C., and the processing time is, for example, 8 in an oxygen atmosphere of a high-speed heating furnace.
At 0 seconds, the whole is heated.

【0030】その結果、タングステンシリコン膜14等
から余剰シリコンが吐き出され、図5に示すように、ア
モルファスシリコン膜12、ポリシリコン膜13、タン
グステンシリコン膜14の側面に膜厚が例えば60Åの
酸化膜18が形成される。ここで、酸化膜18の膜厚は
60Åに限定されず、ゲート電極17下端部のダメージ
を除去できる厚さであればよい。
As a result, excess silicon is discharged from the tungsten silicon film 14 and the like, and as shown in FIG. 18 are formed. Here, the thickness of oxide film 18 is not limited to 60 °, and may be any thickness as long as damage to the lower end of gate electrode 17 can be removed.

【0031】このような熱工程後、タングステンシリコ
ン膜14の結晶状態は以下のようになる。
After such a heating step, the crystal state of the tungsten silicon film 14 is as follows.

【0032】図7に、ポリシリコン膜13の平均粒径と
タングステンシリコン膜14の結晶面強度比の関係を示
す。ここで、横軸は、ポリシリコン膜13が形成される
過程の平均粒径を示している。また、縦軸は、ポリシリ
コン膜13上に形成されたタングステンシリコン膜14
の熱工程後の結晶面強度比を示している。
FIG. 7 shows the relationship between the average grain size of the polysilicon film 13 and the crystal plane intensity ratio of the tungsten silicon film 14. Here, the horizontal axis indicates the average grain size in the process of forming the polysilicon film 13. The vertical axis indicates the tungsten silicon film 14 formed on the polysilicon film 13.
3 shows the crystal plane strength ratio after the heat step.

【0033】図7に示すように、ポリシリコン膜13の
成膜工程では、平均粒径がしだいに大きくなり、アモル
ファスシリコンがポリシリコンに変化する。これにした
がって、タングステンシリコン膜14の結晶面強度比は
大きくなる。特に、ポリシリコン膜13となる平均粒径
550Åから結晶面強度比が急激に増大している。
As shown in FIG. 7, in the process of forming the polysilicon film 13, the average grain size gradually increases, and amorphous silicon is changed to polysilicon. Accordingly, the crystal plane intensity ratio of tungsten silicon film 14 increases. In particular, the crystal plane intensity ratio sharply increases from the average grain size of 550 ° which becomes the polysilicon film 13.

【0034】このように、本発明は、タングステンシリ
コン膜14下にタングステンシリコン膜14の結晶面強
度比を高くすることができるポリシリコン膜13を形成
することが特徴である。
As described above, the present invention is characterized in that the polysilicon film 13 capable of increasing the crystal plane intensity ratio of the tungsten silicon film 14 is formed under the tungsten silicon film 14.

【0035】上記本発明の実施の形態によれば、タング
ステンシリコン膜14下に、成膜速度を150Å/mi
n以下で、平均粒径が550Å以上のポリシリコン膜1
3を形成している。このようにポリシリコン膜13の平
均粒径を制御することにより、加熱工程後、酸化性に強
い(002)結晶面を特に制御でき、タングステンシリ
コン膜14の結晶面強度比を大きくできる。従って、タ
ングステンシリコン膜14の異常酸化を抑えられるた
め、ゲート電極の特性劣化を抑制できる。
According to the above-described embodiment of the present invention, the deposition rate is set to 150 ° / mi under the tungsten silicon film 14.
n or less and the average grain size is 550 ° or more.
3 is formed. By controlling the average grain size of the polysilicon film 13 in this way, it is possible to particularly control the (002) crystal plane having high oxidizability after the heating step, and to increase the crystal plane intensity ratio of the tungsten silicon film 14. Therefore, the abnormal oxidation of the tungsten silicon film 14 can be suppressed, and the characteristic deterioration of the gate electrode can be suppressed.

【0036】また、ゲート酸化膜11上には、アモルフ
ァスシリコン膜12が形成されている。このアモルファ
スシリコン膜12中のアモルファスシリコンは、加熱工
程後、平均粒径が増大する。このため、アモルファスシ
リコン膜12中のPが外方に拡散することを抑えること
ができる。従って、アモルファスシリコン膜12の抵抗
が増大することを抑制できるため、ゲート電極の低抵抗
化が図れる。また、タングステンシリコン膜14からゲ
ート酸化膜11にFが拡散することを抑えることができ
る。従って、ゲート酸化膜11の劣化を抑制できる。
On the gate oxide film 11, an amorphous silicon film 12 is formed. The average particle size of the amorphous silicon in the amorphous silicon film 12 increases after the heating step. Therefore, the diffusion of P in the amorphous silicon film 12 to the outside can be suppressed. Therefore, an increase in the resistance of the amorphous silicon film 12 can be suppressed, so that the resistance of the gate electrode can be reduced. Further, diffusion of F from the tungsten silicon film 14 to the gate oxide film 11 can be suppressed. Therefore, deterioration of the gate oxide film 11 can be suppressed.

【0037】また、本発明は、タングステンシリコン膜
14下にアモルファスシリコン膜12とポリシリコン膜
13を形成した2層構造になっている。この2層構造
は、一つのチャンバで原料供給比を変えることで実現し
ている。このため、現状の設備を利用して、次世代の製
品に対応できる低抵抗のゲート電極を製造できる。ま
た、上述したように、2層構造としても従来のアモルフ
ァスシリコン膜の特性が劣化することはない。
The present invention has a two-layer structure in which an amorphous silicon film 12 and a polysilicon film 13 are formed under a tungsten silicon film 14. This two-layer structure is realized by changing the material supply ratio in one chamber. For this reason, a low-resistance gate electrode that can be used for next-generation products can be manufactured using existing equipment. Further, as described above, the characteristics of the conventional amorphous silicon film do not deteriorate even in the two-layer structure.

【0038】以上の結果、熱工程でタングステンシリコ
ン膜の異常酸化が発生するタングステンシリコンの組成
Xは、従来は2.40程度であったが、本発明によれば
2.28まで異常酸化がないことを確認している。ま
た、ベタ膜(成膜した)状態での比抵抗は、従来は83
μΩ・cmであったが、本発明によれば65μΩ・cm
に低下させることができた。従って、本発明のゲート電
極の製造方法を用いることにより、製品の適用範囲を大
幅に広げることができる。
As a result, the composition X of tungsten silicon, which causes abnormal oxidation of the tungsten silicon film in the thermal process, was about 2.40 conventionally, but according to the present invention, there is no abnormal oxidation up to 2.28. Make sure that. In addition, the specific resistance in the state of a solid film (formed) is 83
μΩ · cm, but according to the present invention, 65 μΩ · cm
Could be lowered. Therefore, by using the method for manufacturing a gate electrode of the present invention, the applicable range of a product can be greatly expanded.

【0039】その他、本発明は、その要旨を逸脱しない
範囲で、種々変形して実施することが可能である。
In addition, the present invention can be variously modified and implemented without departing from the gist thereof.

【0040】[0040]

【発明の効果】以上説明したように本発明によれば、ゲ
ート電極の低抵抗化を図ることができ、かつ異常酸化を
抑制できる半導体装置の製造方法を提供できる。
As described above, according to the present invention, it is possible to provide a method of manufacturing a semiconductor device capable of reducing the resistance of a gate electrode and suppressing abnormal oxidation.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係わる半導体装置の製造工程を示す断
面図。
FIG. 1 is a sectional view showing a manufacturing process of a semiconductor device according to the present invention.

【図2】図1に続く、本発明に係わる半導体装置の製造
工程を示す断面図。
FIG. 2 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the present invention, following FIG. 1;

【図3】図2に続く、本発明に係わる半導体装置の製造
工程を示す断面図。
FIG. 3 is a sectional view showing a manufacturing step of the semiconductor device according to the present invention, following FIG. 2;

【図4】図3に続く、本発明に係わる半導体装置の製造
工程を示す断面図。
FIG. 4 is a cross-sectional view showing a manufacturing step of the semiconductor device according to the present invention, following FIG. 3;

【図5】図4に続く、本発明に係わる半導体装置の製造
工程を示す断面図。
FIG. 5 is a sectional view showing a manufacturing step of the semiconductor device according to the present invention, following FIG. 4;

【図6】アモルファスシリコン膜とポリシリコン膜の成
膜条件を示す図。
FIG. 6 is a diagram showing conditions for forming an amorphous silicon film and a polysilicon film.

【図7】ポリシリコン膜の平均粒径とタングステンシリ
コン膜の結晶面強度比を示す図。
FIG. 7 is a diagram showing an average grain size of a polysilicon film and a crystal plane intensity ratio of a tungsten silicon film.

【図8】従来技術による半導体装置の製造工程を示す断
面図。
FIG. 8 is a sectional view showing a manufacturing process of a semiconductor device according to a conventional technique.

【図9】図8に続く、従来技術による半導体装置の製造
工程を示す断面図。
FIG. 9 is a sectional view showing a manufacturing step of the semiconductor device according to the related art, following FIG. 8;

【図10】図9に続く、従来技術による半導体装置の製
造工程を示す断面図。
FIG. 10 is a cross-sectional view showing a manufacturing step of the conventional semiconductor device, following FIG. 9;

【図11】図10に続く、従来技術による半導体装置の
製造工程を示す断面図。
FIG. 11 is a cross-sectional view showing a manufacturing step of the conventional semiconductor device, following FIG. 10;

【符号の説明】[Explanation of symbols]

10…シリコン基板、 11…ゲート絶縁膜、 12…アモルファスシリコン膜、 13…ポリシリコン膜、 14…タングステンシリコン膜、 15…熱酸化膜、 16…レジスト膜、 17…ゲート電極、 18…酸化膜。 Reference Signs List 10: silicon substrate, 11: gate insulating film, 12: amorphous silicon film, 13: polysilicon film, 14: tungsten silicon film, 15: thermal oxide film, 16: resist film, 17: gate electrode, 18: oxide film

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体基板上にゲート酸化膜を形成する
工程と、 前記ゲート酸化膜上にアモルファスシリコン膜を形成す
る工程と、 前記アモルファスシリコン膜上にポリシリコン膜を形成
する工程と、 前記ポリシリコン膜上にタングステンシリコン膜を形成
する工程と、 前記タングステンシリコン膜上に熱酸化膜を形成する工
程と、 前記熱酸化膜上にレジスト膜を形成してパターニングす
る工程と、 前記パターニングされたレジスト膜をマスクとして、前
記熱酸化膜を除去してゲートパターンに加工する工程
と、 前記レジスト膜を除去する工程と、 前記ゲートパターンに加工された熱酸化膜をマスクとし
て、前記タングステンシリコン膜、前記ポリシリコン
膜、前記アモルファスシリコン膜を除去し、ゲート電極
を形成する工程とを含むことを特徴とする半導体装置の
製造方法。
A step of forming a gate oxide film on a semiconductor substrate; a step of forming an amorphous silicon film on the gate oxide film; a step of forming a polysilicon film on the amorphous silicon film; Forming a tungsten silicon film on the silicon film; forming a thermal oxide film on the tungsten silicon film; forming a resist film on the thermal oxide film and patterning; and forming the patterned resist. Removing the thermal oxide film to form a gate pattern by using the film as a mask; removing the resist film; using the thermal oxide film processed to the gate pattern as a mask to form the tungsten silicon film; Removing the polysilicon film and the amorphous silicon film to form a gate electrode. The method of manufacturing a semiconductor device according to claim and.
【請求項2】 前記アモルファスシリコン膜と前記ポリ
シリコン膜は、同一のチャンバ内で連続して形成するこ
とを特徴とする請求項1記載の半導体装置の製造方法。
2. The method according to claim 1, wherein said amorphous silicon film and said polysilicon film are continuously formed in the same chamber.
【請求項3】 前記ポリシリコン膜を形成する工程にお
いて、前記ポリシリコン膜の成膜速度は、前記アモルフ
ァスシリコン膜の成膜速度より下げることを特徴とする
請求項1記載の半導体装置の製造方法。
3. The method according to claim 1, wherein, in the step of forming the polysilicon film, a deposition rate of the polysilicon film is lower than a deposition rate of the amorphous silicon film. .
【請求項4】 前記ポリシリコン膜の成膜速度は、15
0Å/min以下であることを特徴とする請求項3記載
の半導体装置の製造方法。
4. The film forming rate of the polysilicon film is 15
4. The method for manufacturing a semiconductor device according to claim 3, wherein the temperature is 0 ° / min or less.
JP26367199A 1999-09-17 1999-09-17 Method for manufacturing semiconductor device Pending JP2001085690A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26367199A JP2001085690A (en) 1999-09-17 1999-09-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26367199A JP2001085690A (en) 1999-09-17 1999-09-17 Method for manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2001085690A true JP2001085690A (en) 2001-03-30

Family

ID=17392736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26367199A Pending JP2001085690A (en) 1999-09-17 1999-09-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2001085690A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022377A (en) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017022377A (en) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 Semiconductor device
US10763373B2 (en) 2015-07-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US11393930B2 (en) 2015-07-14 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US5869405A (en) In situ rapid thermal etch and rapid thermal oxidation
KR920006261B1 (en) Manufacturing method and its apparatus of semiconductor devices
US5175126A (en) Process of making titanium nitride barrier layer
JP5015134B2 (en) Method for removing oxides from a substrate
JPS63133650A (en) Method of forming silicide adhesive layer on polycrystalline silicon layer
JPH10247723A (en) Manufacture of semiconductor device capacitor
JP5398168B2 (en) Method and apparatus for manufacturing silicon carbide semiconductor element
WO1991013461A1 (en) Method of treating semiconductor substrate surface and device therefor
JP2001085690A (en) Method for manufacturing semiconductor device
KR100305255B1 (en) Method for manufacturing a poly-crystal silicon thin film
JP2006190896A (en) Epitaxial silicon wafer and its manufacturing method, and semiconductor device and its manufacturing method
JP2004039946A (en) Manufacturing method of semiconductor device
KR100739964B1 (en) Method for fabricating semiconductor device
JP2001068670A (en) Fabrication of semiconductor device
JPS5812732B2 (en) Manufacturing method for semiconductor devices
US20040144977A1 (en) Semiconductor wafer with a thin epitaxial silicon layer, and production process
JPS61135128A (en) Manufacture of semiconductor device
JP3261444B2 (en) Manufacturing method of semiconductor thin film
KR100403958B1 (en) Method for forming gate electrode of polycide structure
JPH01112755A (en) Manufacture of semiconductor device
JPH0817741A (en) Manufacture of semiconductor substrate and manufacture of semiconductor device
US6818495B1 (en) Method for forming high purity silicon oxide field oxide isolation region
JPH05144730A (en) Manufacture of semiconductor device
JP2555754B2 (en) Thin film formation method
JPH02109337A (en) Manufacture of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050304

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619