JP2001078195A - システムエンコード装置 - Google Patents

Abstract

(57)【要約】 【課題】 汎用性があり、且つ信頼性の高いシステムエ
ンコード装置の実現すること。 【解決手段】 映像ヘッダ捕捉部１０２及び音声ヘッダ
捕捉部１０４で入力されるＥＳのヘッダ部から、ＰＴＳ
等を算出するために必要な情報を検出し、ＣＰＵ部１１
９に設けられた映像表示時刻計算部及び音声再生時刻計
算部に与える。ここで入力データの時刻情報生成する。
また、出力タイミング調整部で指定されたタイミングを
基に、ＳＴＣラッチ機構部１１８でラッチされた値から
ＴＳの出力レート及び出力タイミングを生成する。こう
すると外部制御信号が不要になり、システムエンコード
装置は任意の出力レートでＴＳを送信することができ
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、デジタル映像信号
を伝送するシステムエンコード装置に関するものであ
る。

【０００２】

【従来の技術】デジタル圧縮技術を利用して映像信号を
伝送する場合、国際規格であるＭＰＥＧが利用されるこ
とが多い。図１３にＭＰＥＧ規格を用いて映像及び音声
信号をエンコードする装置（以後、プログラムエンコー
ダという）の構成の一例を示す。

【０００３】図１３において、プログラムエンコーダ１
２０５は、映像入力信号に対してデジタル圧縮処理を行
う映像エンコード部１２０１、音声入力信号に対してデ
ジタル圧縮処理を行う音声エンコード部１２０２、デジ
タル圧縮された映像及び音声デジタル信号に対して時分
割多重処理を行い、ＴＳ（トランスポートストリーム）
フォーマットで出力するシステムエンコード装置１２０
３、プログラムエンコーダ全体の制御を行うシステム制
御部１２０４を含んで構成される。

【０００４】プログラムエンコーダ１２０５では、映像
信号や音声信号が入力されると、映像エンコード部１２
０１及び音声エンコード部１２０２で夫々ＭＰＥＧ−Ｖ
ＩＤＥＯ、ＭＰＥＧ−ＡＵＤＩＯ規格に準じてデジタル
圧縮される。デジタル圧縮された信号は夫々映像ＥＳ、
音声ＥＳ（エレメンタリストリーム）と呼ばれるフォー
マットの信号に変換される。映像ＥＳや音声ＥＳは、シ
ステムエンコード装置１２０３に入力されると、ＭＰＥ
Ｇ２−ＳＹＳＴＥＭＳで規定されたＴＳのフォーマット
に変換され、時分割多重が行なわれる。そして受信側で
デコードする際に必要な関連情報や時刻情報が付加さ
れ、１本のストリームに変換される。システム制御部１
２０４は入力信号のデジタル圧縮率の設定等、システム
全体に関する制御を行う。

【０００５】システムエンコード装置１２０３は、プロ
グラムエンコーダ１２０５において出力段に位置し、Ｅ
ＳからＴＳを生成し、時分割多重を行い、出力までの信
号処理を行うもので、その従来例の構成を図１４に示
す。

【０００６】図１４において、映像ＥＳバッファ１３０
１は映像ＥＳを記憶するバッファである。映像ヘッダ検
出部１３０２は映像ＥＳに多重され、ＭＰＥＧ−ＶＩＤ
ＥＯで規定されているピクチャスタートコード（ｐｉｃ
ｔｕｒｅ ｓｔａｒｔ ｃｏｄｅ）等の補助情報を検出
するヘッダ検出部である。音声ＥＳバッファ１３０３は
音声ＥＳを記憶するバッファである。音声ヘッダ検出部
１３０４は音声ＥＳに多重され、ＭＰＥＧ−ＡＵＤＩＯ
で規定されているスタートコード（以後、音声スタート
コードという）等の補助情報を検出するヘッダ検出部で
ある。

【０００７】ＴＳ生成部１３０５は、映像ＥＳバッファ
１３０１から映像ＥＳを読み出すと共に、音声ＥＳバッ
ファ１３０３から音声ＥＳを読み出し、ＴＳを生成する
ものである。出力タイミング調整部１３０６はＴＳを出
力するタイミングを調整するものである。ＰＣＲ計算部
１３０７はＰＣＲ（プログラムクロックリファレンス）
を計算するものである。出力バッファ１３０８はＴＳを
一時記憶するバッファである。パラメータ受信部１３０
９は図１３のシステム制御部１２０４から各種のパラメ
ータを受け取る受信部である。映像表示時刻計算部１３
１１は受信側で映像データを表示する時刻を計算するも
のである。音声再生時刻計算部１３１２は受信側で音声
データを再生する時刻を計算するものである。ＴＳ生成
部１３０５、出力タイミング調整部１３０６、ＰＣＲ計
算部１３０７、映像表示時刻計算部１３１１、音声再生
時刻計算部１３１２の各機能はＣＰＵ部１３１０によっ
て実現される。

【０００８】図１３の映像エンコード部１２０１及び音
声エンコード部１２０２より入力される映像ＥＳ及び音
声ＥＳは、図１４の映像ＥＳバッファ１３０１、音声Ｅ
Ｓバッファ１３０３に夫々一時保存される。保存された
ＥＳがＴＳ生成部１３０５に入力されると、映像ヘッダ
検出部１３０２で検出されたピクチャスタートコード
や、音声ヘッダ検出部１３０４で検出された音声ヘッダ
情報を基に生成されるＴＳヘッダが付加され、ＴＳが生
成される。そして出力タイミング調整部１３０６を介し
てＴＳバッファ１３０８にＴＳパケットとして一時保存
され、必要に応じて出力される。このＴＳはＭＰＥＧ２
−ＳＹＳＴＥＭＳで規定されるように、時分割多重され
て１つのストリームとして出力される。

【０００９】入力された映像ＥＳや音声ＥＳをＴＳに多
重するタイミング及び多重量は、出力タイミング調整部
１３０６で算出される。出力タイミング調整部１３０６
はパラメータ受信部１３０９を介してシステム制御部１
２０４より入力される映像ＥＳ及び音声ＥＳに関するビ
ットレートの情報や、予め決められている出力ＴＳレー
トを基に、出力タイミングを算出する。また、受信側で
時間情報を生成するために必要となるＰＣＲは、ＣＰＵ
部１３１０のタイマでカウントされた値を基にＰＣＲ計
算部１３０７で生成され、ＴＳパケットに多重して出力
される。また、受信側での映像及び音声の再生表示時刻
であるＰＴＳは、与えられた入出力レート、ＰＣＲ計算
部１３０７で計算されたＰＣＲ、ピクチャスタートコー
ドの検出回数、及び音声データの単位である１ＡＣＣＥ
ＳＳ ＵＮＩＴ（以後、ＡＵという）の検出回数を基に
算出される。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
システムエンコード装置では、入力されるＥＳの速度や
出力されるＴＳの速度は、プログラムエンコーダのシス
テム制御部１２０４から指示されるため、プログラムエ
ンコード装置がシステム制御部１２０４に従属すること
になり、伝送経路のデータ転送速度、データ誤り発生率
などの外部要因の変化に対して汎用性が確保されなかっ
た。またＥＳの入力速度とＴＳの出力速度とが予め決め
られた値になっており、使用中の入出力速度をスムーズ
に変更することは困難であった。例えば図示しない変調
部における符号化率の変更により、出力レートが変更さ
れると、システムエンコード装置は正しく時刻情報を生
成できず、また、出力タイミングの調整も正しく行えな
くなるので、受信側で正常に映像や音声が復元できなく
なるという問題点があった。

【００１１】また、時刻情報の生成に必要な入出力の速
度の設定は、システム制御部１２０４から与えられた値
を使うため、理論値による計算となり、実際の速度との
誤差が発生し、長時間使用すると、破綻を来す場合があ
った。また破綻を来さないようにするには、入力クロッ
クと出力クロックをＰＬＬ（Ｐｈａｓｅ Ｌｏｏｐｅｄ
Ｌｏｃｋ）等で同期化し、決められた速度でＴＳを出
力しなければならない。このため、出力段に多重化装置
が必要であった。

【００１２】またＳＴＣ（システムタイムクロック）
は、プログラムエンコーダを含むＭＰＥＧ規格に準拠し
たデジタル伝送システムにおけるシステムの基準となる
クロックであり、２７ＭＨｚのクロックカウンタが用い
られる。ＳＴＣはＰＣＲと同じ２７ＭＨｚのクロックを
用いるので、ＰＣＲカウンタをそのまま利用すればよい
と考えられるが、実際はＰＣＲの多重ブロックとＳＴＣ
の計算ブロックが異なるために、ブロック間を該当ＴＳ
が移動する間にずれが生じ、そのままではＳＴＣとして
使用できない。

【００１３】またＳＴＣが２７ＭＨｚのカウンタ値であ
るので、２７ＭＨｚ未満の精度が十分確保できず、ＰＣ
Ｒカウンタで生成されるＳＴＣは、１ＴＳあたりのＳＴ
Ｃ増加分の積み重ねによるものであるため、２７ＭＨｚ
未満の誤差が積み重なってしまう。これに対してハード
ウェアのみでＳＴＣを生成する方法もあるが、回路構成
が複雑且つ大きくなってしまう。また、ソフトウェアの
みで実現する方法もあるが、積算処理を多用しなればな
らず、ＣＰＵ部の負荷が増大する。従って従来は、ＳＴ
Ｃ専用回路を設けるか、又は誤差を含む理論値をＳＴＣ
として使用していた。また、映像ＥＳのピクチャヘッダ
が一度でも欠落したり、正しく検出されない場合、誤っ
た時刻情報が生成され、時刻情報の生成に悪影響を与え
続けて複数回欠落すると、時刻情報が破綻を来す恐れが
あった。

【００１４】また、ＭＰＥＧ規格において映像ＥＳに多
重されているピクチャは、システムエンコーダへの入力
順と、受信側での表示順とが必ずしも一致せず、且つ現
在入力されたピクチャの表示時刻を生成するために、後
から入力されるピクチャに多重されている情報が必要と
なり、入力段で大きなバッファが必要であった。例えば
ＭＰＥＧ規格で規定されているイントラ間隔が３の場
合、４ピクチャ分のバッファが必要である。一方、ＰＳ
Ｉ（プログラムスペシフィックインフォメーション）は
システム制御部１２０４から入力されていた。

【００１５】本発明は、このような従来の問題点に鑑み
てなされたものであって、ＭＰＥＧ規格に準拠した入力
形態であれば、プログラムエンコーダに依存せずＭＰＥ
Ｇ２−ＳＹＳＴＥＭＳに準拠した信号処理を行うことが
でき、伝送路の環境変化に対して汎用性のあるシステム
エンコード装置を実現することを目的とする。また本発
明は、ストリームデータの出力速度の変更に対して自動
追従してＴＳを出力し、時刻情報の精度を向上させ、映
像の入力ＥＳのピクチャスタートコードが欠落していて
も、時刻情報の生成に与える影響を短期間でなくするこ
とができるシステムエンコード装置を実現することを更
なる目的とする。

【００１６】

【課題を解決するための手段】このような課題を解決す
るために、本願の請求項１記載のシステムエンコード装
置は、映像信号及び音声信号を入力し、ＭＰＥＧ２−Ｓ
ＹＳＴＥＭＳ（ＩＳＯ１３８１８−１）で規定されてい
るトランスポートストリーム（ＴＳ）パケットにエンコ
ードして送信するシステムエンコード装置であって、Ｍ
ＰＥＧ−ＶＩＤＥＯで規定されている映像信号エレメン
タリストリーム（映像ＥＳ）を一時記憶する映像バッフ
ァ手段と、前記映像信号エレメンタリストリームから補
助情報を抽出する映像ヘッダ捕捉手段と、ＭＰＥＧ−Ａ
ＵＤＩＯで規定されている音声信号エレメンタリストリ
ーム（音声ＥＳ）を一時記憶する音声バッファ手段と、
前記音声信号エレメンタリストリームから補助情報を抽
出する音声ヘッダ捕捉手段と、前記映像ヘッダ捕捉手段
の補助情報に基づいて、前記映像信号エレメンタリスト
リームを受信側でデコードする時刻である映像デコーデ
ィングタイムスタンプ（映像ＤＴＳ）、及び前記映像信
号エレメンタリストリームを受信側で表示する時刻であ
る映像プレゼンテーションタイムスタンプ（映像ＰＴ
Ｓ）を計算する映像表示時刻計算手段と、前記音声ヘッ
ダ捕捉手段の補助情報に基づいて、前記音声信号エレメ
ンタリストリームを受信側でデコードする時刻である音
声デコーディングタイムスタンプ（音声ＤＴＳ）、及び
前記音声信号エレメンタリストリームを受信側で再生す
る時刻である音声プレゼンテーションタイムスタンプ
（音声ＰＴＳ）を計算する音声再生時刻計算手段と、前
記映像バッファ手段から映像信号エレメンタリストリー
ムを入力し、前記音声バッファ手段から音声信号エレメ
ンタリストリームを入力し、前記ＭＰＥＧ２−ＳＹＳＴ
ＥＭＳで規定されているトランスポートストリーム（Ｔ
Ｓ）パケットを生成するＴＳパケット生成手段と、前記
ＴＳパケット生成手段で生成された前記トランスポート
ストリームパケットを出力するタイミングを、前記映像
表示時刻計算手段及び前記音声再生時刻計算手段の計算
結果に基づいて調整する出力タイミング調整手段と、前
記ＭＰＥＧ２−ＳＹＳＴＥＭＳで規定されているプログ
ラムクロックリファレンス（ＰＣＲ）を生成し、任意の
タイミングでラッチするＰＣＲラッチ手段と、前記トラ
ンスポートストリームパケットの出力数をカウントし、
任意のタイミングで出力ＴＳパケット数をラッチする出
力ＴＳパケット数ラッチ手段と、前記ＰＣＲラッチ手段
でラッチされたプログラムクロックリファレンス（ＰＣ
Ｒ）、及び前記出力ＴＳパケット数ラッチ手段でラッチ
された出力ＴＳパケット数を記憶するＳＴＣ保持手段
と、第１のタイミングでラッチされた前記プログラムク
ロックリファレンス（ＰＣＲ）及び前記出力ＴＳパケッ
ト数、及び第２のタイミングでラッチされた前記プログ
ラムクロックリファレンス（ＰＣＲ）及び前記出力ＴＳ
パケット数を夫々比較し、前記トランスポートストリー
ムパケットの送出速度である出力ＴＳ速度を計算する出
力ＴＳ速度計算手段と、前記出力タイミング調整手段か
ら出力され、指定された前記トランスポートストリーム
パケットに対して前記プログラムクロックリファレンス
（ＰＣＲ）を多重するＰＣＲ多重手段と、前記プログラ
ムクロックリファレンス（ＰＣＲ）が多重され、前記ト
ランスポートストリームパケットを送信用パケットとし
て一時保持し、前記送信用パケットを所定の読出速度で
出力する出力バッファ手段と、を具備するものであり、
外部からの制御信号なしに、入力された前記映像信号エ
レメンタリストリーム及び前記映像信号エレメンタリス
トリームを前記トランスポートストリームパケットに変
換して任意の速度で送出できるようにしたことを特徴と
する。

【００１７】請求項２記載の発明は、請求項１記載のシ
ステムエンコード装置において、前記出力ＴＳ速度計算
手段の結果を保持するＴＳ速度保持手段を更に設け、前
記ＰＣＲラッチ手段と前記出力ＴＳパケット数ラッチ手
段は、定期的にラッチ動作を行うものであり、前記出力
ＴＳ速度計算手段は、定期的に出力ＴＳ速度を計算する
ものであり、前記出力タイミング調整手段は、出力ＴＳ
速度の変更を検出し、前記出力ＴＳ速度に自動追従して
ＴＳを出力するものであることを特徴とするものであ
る。

【００１８】請求項３記載の発明は、請求項１又は２記
載のシステムエンコード装置において、ＭＰＥＧ２−Ｓ
ＹＳＴＥＭＳで規定されているシステムタイムクロック
（ＳＴＣ）をソフトウェアで計算するソフトウェアＳＴ
Ｃ算出手段を更に設け、前記ＰＣＲラッチ手段でラッチ
されたＰＣＲ値と前記ソフトウェアＳＴＣ算出手段で算
出されたＳＴＣを組み合わせることにより、内部で再生
するＳＴＣの値の精度を向上させるようにしたことを特
徴とするものである。

【００１９】請求項４記載の発明は、請求項１〜３のい
ずれか１項記載のシステムエンコード装置において、Ｓ
ＭＰＴＥ ＲＰ１２５で規定されている映像垂直同期信
号（ＶＳＹＮＣ）でＰＣＲをラッチするＶＳＹＮＣ＿Ｐ
ＣＲラッチ手段を更に設け、必要なピクチャスタートコ
ードが正しく入力されなくても、次のピクチャスタート
コードが入力された時点で正しい時刻情報を生成するよ
うにしたことを特徴とするものである。

【００２０】請求項５記載の発明は、請求項１〜４のい
ずれか１項記載のシステムエンコード装置において、前
記映像表示時刻計算手段は、ＭＰＥＧ−ＶＩＤＥＯで規
定されているテンポラルリファレンスフィールドを用い
てＰＴＳを算出することにより、前記映像バッファ手段
で必要なバッファ量を削減すること、及び内部遅延時間
を削減するようにしたことを特徴とするものである。

【００２１】

【発明の実施の形態】（実施の形態１）本発明の実施の
形態１におけるシステムエンコード装置について、図面
を参照しつつ説明する。図１は本実施の形態におけるシ
ステムエンコード装置１０の構成図である。尚、本シス
テムエンコード装置１０を含むプログラムエンコーダの
全体構成は、図１３に示すものと同一である。図１に示
すシステムエンコード装置１０において、映像バッファ
１０１は読み取りクロック（入力クロック）に基づき映
像ＥＳを記憶するバッファである。映像ヘッダ捕捉部１
０２は、映像ＥＳに多重され、ＭＰＥＧ−ＶＩＤＥＯで
規定されているピクチャスタートコード等を検出し、必
要な補助情報を捕捉するものである。音声バッファ１０
３は入力クロックに基づき音声ＥＳを記憶するバッファ
である。音声ヘッダ捕捉部１０４は音声ＥＳに多重され
ている音声スタートコードを検出し、必要な補助情報を
捕捉するものである。ＴＳ生成部１０５は映像バッファ
１０１の映像ＥＳを入力すると共に、音声バッファ１０
３の音声ＥＳを入力し、ＭＰＥＧ２−ＳＹＳＴＥＭＳ
（ＩＳＯ１３８１８−１）で規定されているトランスポ
ートストリーム（ＴＳ）パケットを生成するものであ
る。

【００２２】図２はＣＰＵ部１１９の構成を示すブロッ
ク図である。本図においてＴＳ生成部１０５と時刻情報
計算部１０７とは、ＣＰＵ部１１９によりその機能が実
現される。実線で囲まれた時刻情報計算部１０７は、時
刻情報を計算するブロックであり、出力タイミング調整
部１０６、映像表示時刻計算部１１１、音声再生時刻計
算部１１２、ＳＴＣ保持部１２０、出力速度保持部１２
１、出力ＴＳ速度計算部１２２を含んで構成される。出
力タイミング調整部１０６はＴＳを出力するタイミング
を調整するものである。

【００２３】図１の出力バッファ１０８は、出力タイミ
ング調整部１０６から出力されたＴＳを一時記憶し、読
み出しクロック（出力クロック）に基づいて、ＴＳ単位
で送信データを出力するバッファである。パラメータ受
信部１０９は図１３のシステム制御部１２０４から各種
のパラメータを受け取るものである。ＰＳＩ保持部１１
０は、ＭＰＥＧ２−ＳＹＳＴＥＭＳで規定されているプ
ログラムスペシフィックインフォメーション（Ｐｒｏｇ
ｒａｍ Ｓｐｅｃｉｆｉｃ Ｉｎｆｏｒｍａｔｉｏｎ、
以後、ＰＳＩという）を保持するものである。

【００２４】次に図２の時刻情報計算部１０７の内部構
成について説明する。映像表示時刻計算部１１１は映像
データのプレゼンテーションタイムスタンプ（以下、映
像ＰＴＳという）やデコーディングタイムスタンプ（以
下、映像ＤＴＳという）を計算する時刻計算部である。
音声再生時刻計算部１１２は音声データの音声ＰＴＳや
音声ＤＴＳを計算する時刻計算部である。ＳＴＣ保持部
１２０は、後述するＰＣＲラッチ部１１４でラッチされ
たＰＣＲ、及びＴＳパケットラッチ部１１６でラッチさ
れたＴＳパケット数を複数回分保持する保持部である。
出力ＴＳ速度計算部１２２は、ＳＴＣ保持部１２０に保
持され、第１のタイミングでラッチされたＰＣＲ及び出
力ＴＳパケット数と、第２のタイミングでラッチされた
ＰＣＲ及び出力ＴＳパケット数とを比較計算することに
より、ＴＳの出力速度を計算するものである。出力速度
保持部１２１は、出力ＴＳ速度計算部１２２で算出され
たＴＳ出力速度値を保持する保持部である。

【００２５】図１の実線で囲まれたＳＴＣラッチ機構部
１１８は、ＴＳの出力レートやＰＣＲを生成するために
必要な情報を生成するもので、ＰＣＲカウンタ部１１
３、ＰＣＲラッチ部１１４、ＴＳパケットカウンタ部１
１５、ＴＳパケットラッチ部１１６、ＰＣＲ多重部１１
７を含んで構成される。ＰＣＲカウンタ部１１３はＰＣ
Ｒを生成するカウンタ部である。ＰＣＲラッチ部１１４
はＰＣＲカウンタ部１１３の出力を図２の時刻情報計算
部１０７から与えられたタイミングでラッチするラッチ
部である。ＴＳパケットカウンタ部１１５は出力バッフ
ァ１０８から出力されたＴＳパケット数をカウントする
カウンタ部である。ＴＳパケットラッチ部１１６はＴＳ
パケットカウンタ部１１５の出力を、時刻情報計算部１
０７から与えられたタイミングやＶＳＹＮＣでラッチす
るラッチ部である。ＰＣＲ多重部１１７はＰＣＲカウン
タ部１１３の出力を時刻情報計算部１０７から与えられ
たタイミングでＴＳのＰＣＲエリアに多重する多重部で
ある。

【００２６】以上のように構成されたシステムエンコー
ド装置１０の動作について、まず映像ＥＳの入力処理に
関する説明を行う。映像ヘッダ捕捉部１０２では、図１
３の映像エンコード部１２０１から与えられたＥＳか
ら、ＭＰＥＧ−ＶＩＤＥＯで規定されている、映像デー
タの単位である１シーケンスの先頭を示すシーケンスヘ
ッダ（ｓｅｑｕｅｎｃｅ ｈｅａｄｅｒ）内のシーケン
ススタートコード（ｓｅｑｕｅｎｃｅ ｓｔａｒｔ ｃ
ｏｄｅ）や、ピクチャスタートコードを検出する。映像
バッファ１０１は最初に検出したシーケンススタートコ
ードを契機に、映像ＥＳの保存を開始する。

【００２７】映像ＥＳの速度、即ちビットレートは１シ
ーケンス単位で変更可能であり、そのビットレート値は
シーケンスヘッダ内の特定箇所に多重されている。映像
ヘッダ捕捉部１０２は全てのシーケンススタートコード
を検出することによって、各シーケンスのビットレート
を検出することができる。検出されたビットレート値は
シーケンスヘッダの他の情報と共に映像ヘッダ捕捉部１
０２に一旦記憶され、映像表示時刻計算部１１１に転送
される。

【００２８】次に、音声ＥＳ入力処理に関する動作の説
明を行う。音声ヘッダ捕捉部１０４は、音声エンコード
部１２０２から与えられたＥＳから、アクセスユニット
（以下、ＡＵという）の先頭を示す音声スタートコード
を検出する。音声バッファ１０３は、最初に検出したス
タートコードを契機に音声ＥＳの保存を開始する。音声
ＥＳの速度、即ちビットレートは１ＡＵ単位で変更可能
であり、そのビットレート値はＡＵの属性を示すヘッダ
部の特定箇所に多重されている。音声ヘッダ捕捉部１０
４は全ての音声スタートコードを検出することによっ
て、各ＡＵのビットレートを検出することができる。検
出されたビットレート値は、同じくＡＵのヘッダ部の特
定箇所に多重されているサンプリングレートと共に音声
ヘッダ捕捉部１０４に一旦記憶され、音声再生時刻計算
部１１２に転送される。

【００２９】映像ＥＳのシーケンスヘッダの一部と、音
声ＥＳのＡＵのヘッダ部の一部を図３に示す。図３
（ａ）の２１は映像ＥＳのシーケンスヘッダの一部を示
し、２１１はシーケンススタートコード、２１２は映像
ＥＳのビットレート値、２１３はフレームレート（ｆｒ
ａｍｅ ｒａｔｅ）エリアの値、２１４はビデオバッフ
ァリングベリファイアのバッファサイズ（Ｖｂｖ＿ｂｕ
ｆｆｅｒ＿ｓｉｚｅ）を示す。図３（ｂ）の２２は映像
ＥＳのピクチャヘッダの一部を示し、２２１はピクチャ
スタートコード、２２２はテンポラルリファレンス（ｔ
ｅｍｐｏｒａｌ Ｒｅｆｅｒｅｎｃｅ）、２２３は入力
されたピクチャがＩ、Ｐ、又はＢのいずれの種別である
かを示すピクチャコーディングタイプ（Ｐｉｃｔｕｒｅ
＿ｃｏｄｉｎｇ＿ｔｙｐｅ）を示す。図３（ｃ）の２３
はＡＵの一部を示し、２３１は音声ＥＳの音声スタート
コード、２３２は音声ＥＳのビットレート値、２３３は
音声ＥＳのサンプリングレート値を示す。

【００３０】次にＴＳ出力処理に関する動作説明を図４
及び図５を参照しながら行う。図４はＴＳの出力速度、
即ち出力ビットレートの自動判定処理を示すフローチャ
ートであり、図５はＳＴＣラッチ機構部１１８の処理を
示すフローチャートである。尚、以下の説明では、分岐
判定処理のステップは、ステップ番号を付けずに説明す
る。

【００３１】図４のステップＳ３０２は出力バッファ１
０８へのＴＳ転送処理である。ステップＳ３０３はＳＴ
Ｃラッチデータを取得する出力情報取得処理Ｘである。
ステップＳ３０４は出力されたＴＳ分のＴＳパケットを
出力バッファ１０８に転送する出力ＴＳ補充処理であ
る。ステップＳ３０５はＳＴＣラッチデータを再度取得
する出力情報取得処理Ｙである。ステップＳ３０６は出
力レート算出処理である。

【００３２】ＳＴＣラッチ機構部１１８でＰＣＲカウン
タ部１１３及びＴＳパケットカウンタ部１１５の値をラ
ッチするタイミングは、出力タイミング調整部１０６で
決定される。出力タイミング調整部１０６は出力レート
の自動認識を周期的に行うが、厳密な周期性は要求され
ない。従ってＳＴＣラッチ機構部１１８でのラッチタイ
ミングは特定の出力ＴＳ数毎に行う。具体的なラッチ処
理を以下で説明する。

【００３３】図４のステップＳ３０１でシステムエンコ
ード装置１０が動作を開始すると、ステップＳ３０２の
ＴＳ転送処理に移り、出力バッファ１０８にＴＳデータ
を転送する。ＳＴＣラッチ機構部１１８へのラッチタイ
ミングの通知は、転送するＴＳのヘッダパターンを変更
することによって行われる。即ち、出力タイミング調整
部１０６では、ラッチしたいタイミングに出力されるＴ
Ｓのヘッダパターンに対して通常の１６進数で「４７」
ではなく、ビット反転値の「Ｂ８」を設定する。「Ｂ
８」の設定後、ステップＳ３０３の出力情報取得処理Ｘ
では、ＳＴＣラッチ機構部１１８でのラッチが完了した
と推測される一定時間経過後に、ラッチされた値を取得
し、ＳＴＣ保持部１２０にその値を保持させる。

【００３４】このとき取得したＰＣＲの値をＰＣＲｘと
し、ＴＳパケット数の値をＰｘとする。出力バッファ１
０８の蓄積量が一定量減少したら、ステップＳ３０４に
進み、減少分のＴＳを出力バッファ１０８に新たに転送
して補充する。転送の後に一定時間が経過したら、ＴＳ
ヘッダを反転し、ステップＳ３０５の出力情報取得処理
Ｙに移り、再度ＳＴＣラッチ機構１１８でラッチされた
ＳＴＣラッチデータを取得し、ＳＴＣ保持部１２０にそ
の値を保持させる。このとき取得したＰＣＲの値をＰＣ
Ｒｙとし、ＴＳパケット数の値をＰｙとする。

【００３５】２回分のＰＣＲ値及びＴＳパケット値を取
得後は、ステップＳ３０６の出力レート算出処理に移
り、次の（１）式を用いてＴＳの出力レートを算出す
る。

【数１】 （１）式において、ＴＳＲＡＴＥはＴＳの出力レートを
表し、ＴＳＢＹＴＥは１ＴＳパケットのバイト数で、具
体的には２０４バイトである。ＳＹＳＣＬＫはプログラ
ムエンコーダのシステムクロックの周波数であり、ＰＣ
Ｒカウンタ部１１３のＰＣＲカウンタのクロック周波数
と等しく、その値は２７００００００である。以上の処
理をシステムエンコード装置１０の動作開始時と、後述
のステップＳ５０２における出力レート変更処理とで行
う。

【００３６】次に、図５を参照しながらＳＴＣラッチ機
構１１８の処理を説明する。図５のステップＳ４０１は
ＰＣＲカウンタ部１１３のカウント処理である。ステッ
プＳ４０２はＴＳパケットカウンタ部１１５のカウント
処理である。ステップＳ４０３はＳＴＣデータのラッチ
処理である。ステップＳ４０４はビット反転されたＴＳ
のヘッダパターンを再反転するヘッダ再訂正処理であ
る。

【００３７】システムエンコード装置１０が動作を開始
すると、ステップＳ４０１のＰＣＲカウント処理に進
み、映像ＥＳに同期した２７ＭＨｚのシステムクロック
からＰＣＲを生成し、ＰＣＲカウンタ部１１３がその値
をカウントする。またステップＳ４０２のＴＳパケット
カウント処理では、ＴＳが１パケット出力される度にＴ
Ｓパケットカウンタ部１１５がカウントアップ処理を行
う。ラッチタイミングを示す反転したＴＳヘッダを検出
したら、ステップＳ４０３のＳＴＣデータラッチ処理に
おいて、ＰＣＲカウント部１１３及びＴＳパケットカウ
ント部１１５のカウンタの値、即ちＳＴＣラッチデータ
を、ＰＣＲラッチ部１１４及びＴＳパケットラッチ部１
１６がラッチする。ラッチ後、ステップＳ４０４のＴＳ
ヘッダ再訂正処理に進み、ＴＳパケットを通常の値「４
７」に訂正する。

【００３８】以上の処理を１ＴＳパケットの出力毎に行
うことにより、一定ＴＳパケット出力に要する時間毎の
ＰＣＲの変化値をラッチすることができる。なおステッ
プＳ４０１のＰＣＲカウント処理では、出力ＴＳ数に関
係なく、独立して２７ＭＨｚクロックでカウントアップ
を繰り返す。これらの処理を行うことにより、出力レー
トの自動認識を行うことができる。

【００３９】なお、（１）式において、ＳＹＳＣＬＫの
代わりにＴＳの出力クロックを用いても同等の機能は実
現できるが、後述のように、ＳＹＳＣＬＫで生成された
カウント値は他の機能を実現するときにも使用できるの
で、同一カウンタを使用した方がハードウェアの構成
も、ＣＰＵ部１１９の負荷も軽減できる。このために、
本実施の形態ではＳＹＳＣＬＫを計数するカウンタを採
用した。

【００４０】（実施の形態２）次に、本発明の実施の形
態２におけるシステムエンコード装置について、図面を
参照しつつ説明する。本実施の形態におけるシステムエ
ンコード装置の構成は図１及び図２に示すものと同一で
ある。本実施の形態によるシステムエンコード装置は、
出力ＴＳ速度に自動追従してＴＳを出力することを特徴
とするものである。システムエンコード装置における出
力ＴＳ速度計算部１２２の処理方法を、図６のフローチ
ャートを用いて説明する。尚、図４のフローチャートの
処理と共通の信号処理は、同一のステップ番号を付けて
説明を省略する。図６のステップＳ５０１は、最新のＳ
ＴＣラッチデータを保持するラッチデータ更新処理であ
り、ステップＳ５０２は出力レート変更処理である。

【００４１】図２の出力タイミング調整部１０６では、
ＳＴＣラッチデータのラッチを指示する反転ＴＳヘッダ
を周期的に多重する。図６のステップＳ３０５の出力情
報取得処理Ｙでは、定期的に最新のＳＴＣラッチデータ
を取得し、ＳＴＣ保持部１２０に保持させる。ＳＴＣ保
持部１２０で保持された値を基に出力ＴＳ速度計算部１
２２が（１）式を用いて算出した出力レート値は、出力
速度保持部１２１で保持される。基本的にはＰＣＲカウ
ンタ部１１３は外部の状態に関わらず動作し続けるの
で、もし、今回取得した値と前回取得した値とが一致す
れば、ＳＴＣラッチ機構部１１８と出力バッファ１０８
から構成される出力回路部が正常に動作していないと判
断し、ステップＳ５０２の出力レート変更処理に移り、
ＳＴＣラッチ機構部１１８と出力バッファ１０８を含む
出力回路部のリセット、及びＳＴＣラッチ情報の再取得
処理を行う。今回取得した値と前回取得した値とが一致
しなければ、ステップＳ３０６の出力レート算出処理に
進み、（１）式を用いて出力レートを算出する。

【００４２】もし、今回算出した値と出力速度保持部１
２１に保持されている前回の出力レート値とが異なって
いれば、出力レートが変更になったと判断し、ステップ
Ｓ５０２の出力レート変更処理に移り、出力回路部のリ
セットや、図４で示した出力レートの算出処理を行う。
今回算出した値と出力速度保持部１２１に保持されてい
る前回の計算値とが同じであれば、出力レートは変更な
しと判断し、次回の出力レートの検出に使用するため
に、今回取得したＳＴＣラッチ情報をＳＴＣ保持部１２
０に保持するための更新処理を行う。

【００４３】以上の処理を一定周期で、例えばＰＣＲ多
重間隔の倍程度の間隔で繰り返すことにより、周期的に
一定ＴＳパケットの出力に要する時間毎のＰＣＲの変化
値を、ラッチすることができる。これらの処理を周期的
に行うことにより、出力レートの自動認識と自動追従が
実現可能となる。

【００４４】（実施の形態３）次に、本発明の実施の形
態３におけるシステムエンコード装置について、図面を
参照しつつ説明する。本実施の形態におけるシステムエ
ンコード装置の構成は図１及び図２に示すものと同一で
ある。本実施の形態によるシステムエンコード装置は、
ＳＴＣ誤差補正機能を持たせたことを特徴とするもので
ある。

【００４５】ＳＴＣはプログラムエンコーダを含むＭＰ
ＥＧ規格に準拠したデジタル伝送システムにおけるシス
テムの基準となるクロックであり、２７ＭＨｚのクロッ
クカウンタが用いられる。図７は図２の時刻情報計算部
１０７、特にその中でも出力タイミング調整部１０６に
おける１ＴＳパケット出力時のＳＴＣ補正処理を示すフ
ローチャートである。図７のステップＳ６０１は、出力
バッファ１０８に転送したパケット数から、ソフトウェ
アＳＴＣの初期値を算出するソフトウェアＳＴＣ初期値
計算処理である。ステップＳ６０２は出力バッファ１０
８に１ＴＳパケットを転送するＴＳパケット転送処理で
ある。ステップＳ６０３は出力バッファ１０８に転送し
たＴＳパケット数をカウントするＴＳカウント処理であ
る。ステップＳ６０４はソフトウェアＳＴＣに１ＴＳパ
ケット分のＳＴＣ増分を加算するソフトウェアＳＴＣ増
分処理である。

【００４６】ステップＳ６０５は出力バッファ１０８に
保持されているＴＳパケット分のソフトウェアＳＴＣ増
分を算出する出力バッファＳＴＣ算出処理である。ステ
ップＳ６０６はソフトウェアＳＴＣの増分とラッチした
ＰＣＲ値とから、ソフトウェアＳＴＣを更新するソフト
ウェアＳＴＣ更新処理である。

【００４７】ソフトウェアＳＴＣが未定義であれば、ス
テップＳ６０１のソフトウェアＳＴＣ初期値計算処理に
おいて、出力タイミング調整部１０６が出力バッファ１
０８に転送したＴＳパケット数を基に、次の（２）式を
用いてソフトウェアＳＴＣの初期値を算出する。

【数２】 （２）式において、ＳＴＣ＿ＩはソフトウェアＳＴＣの
初期値である。ＰＫＴｘはこれまでに出力バッファ１０
８に転送されたＴＳパケットの数である。

【００４８】ソフトウェアＳＴＣの初期値が決定される
と、ステップＳ６０２のＴＳパケット転送処理に進み、
１ＴＳパケットを出力バッファ１０８に転送する。次の
ステップＳ６０３のＴＳカウント処理では、これまでに
出力したＴＳパケット数をカウントしているカウンタを
１増加させる。続けてステップＳ６０４のソフトウェア
ＳＴＣ増分処理に移り、１ＴＳパケット出力時間分のソ
フトウェアＳＴＣの増分を、ステップＳ６０１のソフト
ウェアＳＴＣ初期値計算処理で算出された初期値に加算
する。１ＴＳパケット出力時間分のソフトウェアＳＴＣ
の増分は次の（３）式を用いて算出される。

【数３】 （３）式において△ＳＴＣは、ソフトウェアＳＴＣの１
ＴＳパケット出力あたりの増分である。

【００４９】ＴＳカウント処理で加算されたＴＳパケッ
ト数が一定値になれば、即ち一定数のＴＳパケットが出
力されたら、ステップＳ３０５の出力情報取得処理Ｙに
進み、ＳＴＣラッチ機構１１８からＳＴＣラッチデータ
を取得し、ステップＳ６０５の出力バッファＳＴＣ算出
処理に移る。ここでは（３）式の結果を用いて次の
（４）式により、出力バッファ１０８に保持されている
ＴＳパケット数分のＳＴＣ増分を算出する。即ち、
（３）式で示した△ＳＴＣに対して、出力バッファ１０
８に保持されているＴＳパケット数を乗じてＳＴＣ増分
を算出する。

【数４】 （４）式において、△ＳＴＣ＿Ｎは、出力バッファ１０
８に保持されているＴＳパケット分のＳＴＣの増分であ
る。△ＳＴＣは（３）式で算出したソフトウェアＳＴＣ
の１ＴＳパケット出力あたりの増分である。ＴＳＮ＿Ｘ
はステップＳ６０３のＴＳカウント処理でカウントされ
た全出力パケット数、即ち出力バッファ１０８に転送し
たＴＳパケット数である。ＴＳＮ＿ＹはＳＴＣラッチ機
構１０８から取得した出力ＴＳパケット数、即ち出力バ
ッファ１０８から読み出されたＴＳパケット数である。
△ＴＳＮはＴＳＮ＿ＸとＴＳＮ＿Ｙの差分値である。

【００５０】ステップＳ６０６のソフトウェアＳＴＣ更
新処理では、ステップＳ６０５の出力バッファＳＴＣ算
出処理で算出されたソフトウェアＳＴＣの増加分を、Ｓ
ＴＣラッチ機構１１８でラッチされたＰＣＲの値に加算
し、加算結果を現在のソフトウェアＳＴＣとして更新す
る。

【００５１】以上の処理を１ＴＳパケット転送毎、又は
一定ＴＳパケット数の出力毎に繰り返す。これらの処理
により、ラッチされたＰＣＲ時間までに含まれていた誤
差は解消され、誤差の値はラッチされたＰＣＲから現在
時間までの増分の積み重ね誤差のみとなる。これにより
内部ＳＴＣの値を常に誤差の少ない状態で保持すること
ができる。

【００５２】また図７に示す処理は、図８に示すよう
に、１ＴＳパケットの出力処理であるステップＳ６０１
〜Ｓ６０４の処理１と、ソフトウェアＳＴＣの補正処理
であるステップＳ３０５〜Ｓ６０６の処理２とに分割可
能である。この場合、処理１と処理２は非同期に実行で
きる。

【００５３】（実施の形態４）次に、本発明の実施の形
態４におけるシステムエンコード装置について、図面を
参照しつつ説明する。本実施の形態におけるシステムエ
ンコード装置の構成は図１及び図２に示すものと同一で
ある。本実施の形態によるシステムエンコード装置は、
ＶＳＹＮＣからも時刻情報を生成し、ピクチャヘッダ欠
落時に正しく時刻情報を生成する機能を持たせたことを
特徴とするものである。

【００５４】まず、ＶＳＹＮＣから時刻情報を生成する
動作について、図９及び図１０を参照しながら説明す
る。続いてピクチャヘッダ欠落時のピクチャヘッダとＶ
ＳＹＮＣの時間軸上の関係を図１１を参照しながら説明
する。

【００５５】通常、映像ＥＳに関するＤＴＳやＰＴＳ等
の時刻情報生成処理は映像ＥＳのデータブロックである
ピクチャを基準に行われる。即ちピクチャの先頭を示す
ピクチャスタートコードの検出を基準とする。各ピクチ
ャは３０Ｈｚ周期で生成されるので、おおよそ３３ｍｓ
毎にシステムエンコード装置１０に入力されることにな
る。即ちシステムエンコード装置１０では、ピクチャヘ
ッダ検出毎に時間が３３ｍｓ進んだと認識する。

【００５６】ところが何らかの原因でピクチャヘッダが
検出できない場合、図１１（ａ）の矢印Ｑ１で示すよう
に、例えばピクチャヘッダが１回分検出できないと、シ
ステムエンコード装置１０で検出するピクチャヘッダの
インターバルは６６ｍｓになってしまう。システムエン
コード装置はこのことが認識できないため、内部の時刻
を３３ｍｓしか進ませず、実際の時刻と３３ｍｓのずれ
を生じる。この状態が積み重なると、時刻情報のずれが
拡大し、バッファ管理等の処理に破綻を来す。

【００５７】この状態を回避するために、映像信号に同
期したＶＳＹＮＣを用いて時刻情報を生成する。図１１
（ｂ）に示すように、ＶＳＹＮＣはピクチャの１／２倍
の周期、即ち１６ｍｓ間隔でピクチャに同期して入力さ
れる。既にシステムエンコード装置１０に搭載されてい
るＰＣＲカウンタ部１１３の出力を、図１１（ｄ）に示
すように、ＶＳＹＮＣ入力毎にラッチする。ラッチされ
た値はピクチャヘッダ検出毎にチェックされ、図１１
（ｅ）に示すように、ラッチ値を基に時刻情報を生成す
る。こうすると、時刻情報のずれを解消することができ
る。

【００５８】まず、ＶＳＹＮＣを利用してＰＴＳ及びＤ
ＴＳを生成する処理を図９及び図１０を参照しながら説
明する。映像表示時刻計算部１１１ではＤＴＳを生成す
るために必要なピクチャヘッダと、このピクチャヘッダ
に同期して入力され、ＶＳＹＮＣによってラッチされた
ＰＣＲカウンタ部１１３のカウンタ値とを、１組のデー
タ（以後、ＤＴＳデータという）として取り扱う。最新
のＤＴＳデータを保持する領域を最新ＤＴＳデータ領域
とし、最新データ以前の複数組のデータを記憶しておく
領域をＤＴＳデータ領域と称して確保する。

【００５９】図９はＶＳＹＮＣを用いてＤＴＳを生成す
る際の映像表示時刻計算部１１１におけるピクチャヘッ
ダ入力時の処理を示すフローチャートである。図９のス
テップＳ８０１は入力されたピクチャヘッダを保存する
ピクチャヘッダ保持処理である。ステップＳ８０２はＶ
ＳＹＮＣによりラッチされたＰＣＲカウンタの値をＤＴ
Ｓとして保存するＶＳＹＮＣ＿ＤＴＳ保持処理である。
ステップＳ８０３はピクチャヘッダ及びＰＣＲの値を更
新するＤＴＳ領域更新処理である。

【００６０】映像ヘッダ捕捉部１０２でピクチャスター
トコードが検出されると、ステップＳ８０１のピクチャ
ヘッダ保持処理において、ピクチャヘッダを最新ＤＴＳ
データ領域に保持する。併せて、ステップＳ８０２のＶ
ＳＹＮＣ＿ＤＴＳ保持処理では、ＶＳＹＮＣによってラ
ッチされたＰＣＲカウンタ部１１３の出力であるＰＣＲ
カウンタの出力値を、ＤＴＳとして最新ＤＴＳデータ領
域に保持する。その後、ステップＳ８０３のＤＴＳ領域
更新処理では、最新ＤＴＳデータ領域に保持されている
ピクチャヘッダ及びＤＴＳをＤＴＳデータ領域に更新保
持する。この処理をピクチャ入力毎に繰り返す。

【００６１】これらの動作により、ピクチャ入力毎にＤ
ＴＳが生成され、且つＰＴＳを算出するために必要な情
報が多重されているピクチャヘッダの情報と、ＶＳＹＮ
ＣによってラッチされたＰＣＲ、即ちＤＴＳの格納が可
能となる。

【００６２】図１０はＶＳＹＮＣを用いてＰＴＳを生成
する処理を示すフローチャートである。図１０の処理は
図９に示すステップＳ８０３のＤＴＳ領域更新処理の完
了毎、即ちピクチャ入力毎に行われる。図１０のステッ
プＳ９０１は未処理のピクチャヘッダの中で、最初に保
持されたピクチャヘッダ（１）を読み出す未処理先頭ピ
クチャヘッダ読み出し処理である。ステップＳ９０２は
次に入力されるＩ又はＰピクチャヘッダ（ｎ）を検出す
るＩＰピクチャヘッダ読み出し処理である。ステップＳ
９０３は、ピクチャヘッダと共に格納されているＤＴＳ
をＰＴＳとしてＰＥＳパケットを生成するＢピクチャＰ
ＥＳパケット生成処理である。ステップＳ９０４はピク
チャヘッダ（ｎ）と共に格納されているＤＴＳを、ピク
チャヘッダ（１）のＰＴＳとしてＰＥＳパケットを生成
するＩＰピクチャＰＥＳパケット生成処理である。ステ
ップＳ９０５はピクチャヘッダ（１）の情報を破棄する
未処理先頭ピクチャヘッダ破棄処理である。

【００６３】ステップＳ９０１の未処理先頭ピクチャヘ
ッダ読み出し処理では、ＤＴＳ領域に保持されているＤ
ＴＳデータのうち、もっとも早く記憶されたＤＴＳデー
タ（１）のピクチャヘッダ（１）を読み出す。読み出し
たピクチャヘッダ（１）に多重され、図３（ｂ）の２２
３に示すピクチャの種別を示すピクチャコーディングタ
イプ（ｐｉｃｔｕｒｅ＿ｃｏｄｉｎｇ＿ｔｙｐｅ）を読
み出す。読み出したピクチャがＢピクチャであれば、ス
テップＳ９０３のＢピクチャＰＥＳパケット生成処理に
移り、ピクチャヘッダ（１）と同じエリアに保持されて
いたＤＴＳ（１）を、ピクチャヘッダ（１）を持つピク
チャのＰＴＳとしてＰＥＳパケットを生成する。

【００６４】もし、読み出したピクチャヘッダ（１）が
Ｉピクチャ又はＰピクチャであれば、ステップＳ９０２
のＩＰピクチャヘッダ読み出し処理に移り、ＤＴＳデー
タ領域からＤＴＳデータを読み出し、ＤＴＳデータ
（１）の次に早く書き込まれたＩピクチャ又はＰピクチ
ャのＤＴＳデータ（ｎ）を探す。ＤＴＳデータ（ｎ）を
検出したら、ステップＳ９０４のＩＰピクチャＰＥＳパ
ケット生成処理に移り、ＤＴＳデータ（ｎ）のＤＴＳ
（ｎ）をピクチャヘッダ（１）を持つピクチャのＰＴＳ
としてＰＥＳパケットを生成する。生成後、ＤＴＳデー
タ（１）は処理完了であるので、ステップＳ９０５の未
処理先頭ピクチャヘッダ破棄処理に進み、ＤＴＳデータ
（１）をＤＴＳデータ領域から破棄する。以上の処理を
ピクチャ入力毎に繰り返すことにより、ＶＳＹＮＣを使
用してＰＴＳを生成することができる。

【００６５】このように、ＶＳＹＮＣとピクチャヘッダ
を併用して生成された時刻情報と、ピクチャヘッダのみ
で生成された時刻情報とが、ピクチャヘッダ欠落時にど
のように異なるかを、図１０を参照しながら説明する。

【００６６】図１１は前述したように、ピクチャヘッダ
とＶＳＹＮＣの時間軸上の関係を示すタイムチャートで
ある。図１１（ａ）はピクチャヘッダ検出の時間的な流
れを示す説明図である。図１１（ｂ）はＶＳＹＮＣ入力
とＰＣＲカウンタ部１１３のラッチに関する時間的な流
れを示す説明図である。図１１（ｃ）はピクチャヘッダ
のみを基準とした場合のシステムエンコード装置内部の
映像ＥＳ処理に関する時間の流れを示す説明図である。
図１１（ｄ）はピクチャヘッダに加えてＶＳＹＮＣを基
準とした場合のシステムエンコード装置内部の映像ＥＳ
処理に関する時間の流れを示す説明図である。図１１
（ｅ）はシステムエンコード装置の内部時間であるＳＴ
Ｃの流れを示す説明図である。また図１１（ｃ）〜
（ｅ）に示すＡはＳＴＣの初期値である。

【００６７】図１１（ａ）に示すように、ピクチャヘッ
ダ検出の時間的な流れのＮ点において、ピクチャヘッダ
が検出されないとする。Ｎ−１点からＮ＋１間のシステ
ムエンコード装置内部の映像ＥＳに関する時間について
は、ピクチャヘッダのみを基準とした場合のシステムエ
ンコード装置内部の映像ＥＳに関する時間の流れは、図
１１（ｃ）に示すように３３ｍｓしか進んでいない。し
かし、ピクチャヘッダに加えてＶＳＹＮＣを基準とした
場合のシステムエンコード装置内部の映像ＥＳに関する
時間の流れは、図１１（ｄ）に示すように６６ｍｓ進
み、図１１（ｅ）に示すＳＴＣの流れと一致しているこ
とが判る。更に、Ｎ＋２点でもピクチャヘッダが正しく
入力されないため、Ｎ＋３点におけるピクチャヘッダの
みを基準とした場合のシステムエンコード装置内部の映
像ＥＳに関する時間の流れと、ＳＴＣの流れとの差は６
６ｍｓに拡大していることが判る。

【００６８】即ち、ピクチャヘッダのみで時刻情報を生
成すると、基準時間がおかしくなり、必然的に正しく時
刻情報を生成することができなくなる。これに対して、
ＶＳＹＮＣを用いて時刻情報を生成することにより、ピ
クチャヘッダ欠落時でも正しく時刻情報を生成すること
ができる。

【００６９】（実施の形態５）次に、本発明の実施の形
態５におけるシステムエンコード装置について、図面を
参照しつつ説明する。本実施の形態におけるシステムエ
ンコード装置の構成は図１及び図２に示すものと同一で
ある。本実施の形態によるシステムエンコード装置は、
テンポラルリファレンス（ｔｅｍｐｏｒａｌ Ｒｅｆｅ
ｒｅｎｃｅ）を用いて映像表示時刻を算出することを特
徴とするものである。この場合のシステムエンコード装
置の動作について図１２を参照しながら説明する。

【００７０】通常、Ｉ及びＰピクチャのＰＴＳは、ＭＰ
ＥＧ２−ＳＹＳＴＥＭＳで規定されているように、次に
入力されるＩ又はＰピクチャ入力時に生成されるＤＴＳ
を使用して生成するので、次のＩ又はＰピクチャが入力
されるまでＰＴＳが生成できない。またＰＴＳが生成で
きないと、ＴＳパケットを生成できないので、ＴＳパケ
ットを出力することができない。よって、システムエン
コード装置１０は次のＩ又はＰピクチャが入力するまで
のＥＳを保持できる大きなバッファが必要となる。

【００７１】テンポラルリファレンスは、入力されるピ
クチャの表示順を示すパラメータであり、ローディレイ
（ｌｏｗ ｄｅｌａｙ）モードでない場合は連続した値
である。このため、フレームレートとテンポラルリファ
レンスが確定すれば、ＤＴＳの初期値に対する入力ピク
チャのＤＴＳの増加分を固定的に算出することができ、
ＤＴＳが判れば、ＰＴＳも算出可能となる。即ち、Ｉ又
はＰピクチャでも、入力した時点でＰＴＳの算出及びＴ
Ｓの生成が可能となり、大きな入力バッファが不要とな
る。

【００７２】図１２は図２の映像表示時刻計算部１１１
における映像ＥＳの映像ＤＴＳ及び映像ＰＴＳを算出す
る処理を示すフローチャートである。図１２のステップ
Ｓ１１０１はシーケンスヘッダからフレームレートを取
得するフレームレート取得処理である。ステップＳ１１
０２はＤＴＳを初期値を計算するＤＴＳ初期値計算処理
である。ステップＳ１１０３はピクチャ単位のＤＴＳの
増加分を計算するＤＴＳ増加分計算処理である。ステッ
プＳ１１０４は入力されたピクチャ数をカウントするピ
クチャカウント処理である。ステップＳ１１０５はピク
チャヘッダからテンポラルリファレンスを取得するｔｅ
ｍｐｏｒａｌ Ｒｅｆｅｒｅｎｃｅ取得処理である。ス
テップＳ１１０６はＰＴＳ・ＤＴＳ計算処理である。ス
テップＳ１１０７はＴＳパケット生成処理である。

【００７３】図１の映像ヘッダ捕捉部１０２でシーケン
スヘッダが捕捉及び保持されると、ステップＳ１１０１
のフレームレート取得処理では、シーケンスヘッダに多
重されているフレームレートを取得する。フレームレー
トの多重位置は図３（ａ）の２１３に記載されている。
フレームレート取得後、ステップＳ１１０２のＤＴＳ初
期値計算処理に進み、ＤＴＳの初期値を算出する。ＤＴ
Ｓの算出は次の（５）式を用いる。

【数５】 （５）式において、ＤＴＳ＿ＩはＤＴＳの初期値であ
る。ＳＴＣは最初に映像入力処理が行われたときのＳＴ
Ｃである。ＭＡＸ＿ＶＢＶ＿ＳＩＺＥはＭＰＥＧ＿ＶＩ
ＤＥＯで規定されているＶＢＶ＿ＢＵＦＦＥＲ＿ＳＩＺ
Ｅの最大値であり、ＭＰＥＧ１とＭＰＥＧ２では異なっ
た値をとる。ＩＮ＿ＲＡＴＥは入力ビットレートであ
り、図３（ａ）の２１２に多重されているビットレート
値を４００で割った値である。ＰＴＳ＿ＯＦＦＳＥＴは
ユーザーが設定可能なＰＴＳのオフセット値である。α
はＥＳをＴＳパケット化するために必要な固定遅延量で
ある。

【００７４】ステップＳ１１０３のＤＴＳ増加分計算処
理では、ステップＳ１１０１のフレームレート取得処理
で得られたフレームレートと、ステップＳ１１０２のＤ
ＴＳ初期値計算処理で得られたＤＴＳ初期値とを基に、
ピクチャ単位のＤＴＳ増加分を次の（６）式を用いて算
出する。

【数６】 （６）式において、△ＤＴＳはピクチャ単位のＤＴＳの
増分である。

【００７５】ステップＳ１１０３のＤＴＳ増加分計算処
理での処理後、映像ヘッダ捕捉部１０２でピクチャヘッ
ダが捕捉及び保持されると、ステップＳ１１０４のピク
チャカウント処理に進み、入力されたピクチャをカウン
トするため、ピクチャカウンタに１を加算する。ステッ
プＳ１１０５のｔｅｍｐｏｒａｌ Ｒｅｆｅｒｅｎｃｅ
取得処理に移ると、テンポラルリファレンスをピクチャ
ヘッダから取得する。テンポラルリファレンスの多重位
置は図３（ｂ）の２２２である。テンポラルリファレン
スの取得後、ステップＳ１１０６のＰＴＳ・ＤＴＳ計算
処理に進むと、ステップＳ１１０４のピクチャカウント
処理でカウントされた入力ピクチャ数と、ステップＳ１
１０５のｔｅｍｐｏｒａｌ Ｒｅｆｅｒｅｎｃｅ取得処
理で取得されたテンポラルリファレンスの値と、ＶＳＹ
ＮＣでラッチされたＰＣＲカウンタの値とを次の（７）
式に代入することによって、１ピクチャ入力毎に入力ピ
クチャに対する映像ＰＴＳと映像ＤＴＳとを求めること
ができる。

【数７】 （７）式において、ＤＴＳ＿Ｔはテンポラルリファレン
スを基に生成されたＤＴＳ、ＴＲは図３（ｂ）の２２２
に多重されているテンポラルリファレンス値である。な
お、△ＤＴＳに関してはＢピクチャの場合は（５）式で
算出された値を代入し、Ｉ及びＰピクチャの場合は現在
のピクチャが入力されたときのＶＳＹＮＣでラッチされ
たＰＣＲカウンタの値と、１つ前のＩピクチャ又はＰピ
クチャが入力されたときにＶＳＹＮＣでラッチされたＰ
ＣＲカウンタの値の差分値を代入する。

【００７６】Ｉ及びＰピクチャの場合も（６）式で求め
た△ＤＴＳに、表示順の差分枚数を乗算しても求められ
るが、実施の形態３で説明したように、理論値で求めら
れた値を使用し続けると、誤差が積算されて、受信側で
正しく表示できなくなる恐れがある。よって、本実施の
形態においては、実際にＶＳＹＮＣでラッチされたＰＣ
Ｒカウンタの値を使用する。これにより、それまでの誤
差はなくなり、誤差はピクチャ内での丸め誤差のみであ
り、システムに影響を与えなくなる。ＤＴＳが求まれ
ば、ＰＴＳはＭＰＥＧ規格で規定されている方法で算出
される。ステップＳ１１０７のＴＳパケット処理では、
ＰＴＳ及びＤＴＳを含めたＴＳを生成する。以上の処理
をピクチャ入力毎に繰り返して行う。

【００７７】以上の処理により、テンポラルリファレン
スを用いることにより、各ピクチャ入力時にＰＴＳを誤
差を少なくして、ＴＳを生成することができる。

【００７８】（実施の形態６）本実施の形態のシステム
エンコーダ装置は図１に示すように、ＰＳＩ保持部１１
０を設けたことを特徴とするものである。このＰＳＩ保
持部１１０はＣＰＵ部１１９で書き換え可能なＥＥＰＲ
ＯＭやフラッシュメモリ等の不揮発性の書き換え可能な
メモリで構成される。このため、事前に書き込まれたＰ
ＳＩをＣＰＵ部１１９が任意のタイミングで読み出し
て、ＴＳフォーマットで出力することができる。また、
必要に応じて書き換えもできる。

【００７９】なお、本発明は、ＥＳだけでなくＭＰＥＧ
２−ＳＹＳＴＥＭＳで規定されているＰａｃｋｅｔｉｚ
ｅｄ Ｅｌｅｍｅｎｔａｒｙ Ｓｔｒｅａｍ（以後ＰＥ
Ｓと称す）が入力される場合でも、ヘッダ捕捉部をＰＥ
Ｓスタートコードを含むＰＥＳヘッダ検出するよう変更
するだけで、容易に同等の機能が実現可能となる。何故
ならば、ＰＥＳにはＰＴＳやＤＴＳがあらかじめ多重さ
れているので、システムエンコード装置１０での遅延時
間分を足し込むだけで、ＰＴＳやＤＴＳが生成できるの
で、時刻情報の計算や処理が大幅に軽減される。

【００８０】

【発明の効果】以上のように請求項１〜５記載の発明に
よれば、プログラムエンコーダのシステム制御部からの
制御信号なしに、任意の速度の映像ＥＳ又は音声ＥＳを
任意の速度のＴＳとして出力することが可能となり、プ
ログラムエンコーダに依存せずに動作ができ、汎用性が
高くなる効果がある。

【００８１】また、請求項２記載の発明によれば、出力
ＴＳ速度の変更を検出し、出力ＴＳ速度に自動追従して
ＴＳを出力すること、及び外部から与えられたクロック
でＴＳを出力することができる。従って外部クロックの
レートが変更されても対応可能となり、後段にレート調
整を行う多重化装置を接続しなくても、直接変調器等の
装置と接続できるようになる。

【００８２】また、請求項３記載の発明によれば、内部
で再生するＳＴＣの値の精度を向上させることが可能と
なり、長時間の連続動作が実現できる。このためプログ
ラムエンコーダの信頼性を向上させる効果が得られる。

【００８３】また、請求項４記載の発明によれば、ピク
チャスタートコードが正しく入力されなくても、次のピ
クチャスタートコードが入力された時点で正しい時刻情
報を生成することが可能となり、もし、何らかの原因で
ピクチャフォーマットが崩れてもその影響を最小限にと
どめることができる。このため、プログラムエンコーダ
の信頼性を向上させる効果が得られる。

【００８４】また、請求項５記載の発明によれば、ＭＰ
ＥＧ−ＶＩＤＥＯで規定されているＩ及びＰが入力され
るまで前に入力されたピクチャのＰＴＳが算出されない
状況が改善され、ピクチャが入力された時点で直ちにＰ
ＴＳが算出可能となる。このため映像バッファ手段で必
要なバッファ量を削減すること、及び内部遅延時間を削
減できる効果が得られる。例えば、イントラ間隔３の場
合は、最大３ピクチャ分、１００ｍｓの遅延時間削減と
１．５Ｍｂｉｔ分のバッファを削減することができる。

【図面の簡単な説明】

【図１】本発明の各実施の形態におけるシステムエンコ
ード装置の構成図（その１）である。

【図２】本発明の各実施の形態におけるシステムエンコ
ード装置の構成図（その２）である。

【図３】映像ＥＳのシーケンスヘッダの一部と、音声Ｅ
ＳのＡＵのヘッダ部の抜粋図である。

【図４】本発明の実施の形態１における出力ビットレー
トの自動判定処理の流れ図である。

【図５】本発明の実施の形態１におけるＳＴＣラッチ機
構部の処理の流れ図である。

【図６】本発明の実施の形態２におけるＣＰＵ部の出力
速度計算処理の流れ図である。

【図７】本発明の実施の形態３において、出力タイミン
グ調整部及び時刻情報計算部による１ＴＳパケット出力
時のＳＴＣ補正処理の流れ図である。

【図８】本発明の実施の形態３において、１ＴＳパケッ
トの出力処理と、ＳＴＣ補正処理とを２分した場合の処
理の流れ図である。

【図９】本発明の実施の形態４において、ＶＳＹＮＣを
用いてＤＴＳを生成する際のピクチャヘッダ入力時の処
理の流れ図である。

【図１０】本発明の実施の形態４において、ＶＳＹＮＣ
を用いてＰＴＳを生成する処理の流れ図である。

【図１１】ピクチャヘッダとＶＳＹＮＣの時間軸上の関
係を示すタイムチャートである。

【図１２】本発明の実施の形態５において、映像表示時
刻計算部における映像ＥＳのＤＴＳ及びＰＴＳを算出す
る処理の流れ図である。

【図１３】システムエンコード装置を含むプログラムエ
ンコーダの構成図である。

【図１４】従来例によるシステムエンコード装置の構成
図である。

【符号の説明】

１０ システムエンコード装置 １０１ 映像バッファ １０２ 映像ヘッダ捕捉部 １０３ 音声ＥＳバッファ １０４ 音声ヘッダ捕捉部 １０５ ＴＳ生成部 １０６ 出力タイミング調整部 １０７ 時刻情報計算部 １０８ 出力バッファ １０９ パラメータ受信部 １１０ ＰＳＩ保持部 １１１ 映像表示時刻計算部 １１２ 音声再生時刻計算部 １１３ ＰＣＲカウンタ部 １１４ ＰＣＲラッチ部 １１５ ＴＳパケットカウンタ部 １１６ ＴＳパケットラッチ部 １１７ ＰＣＲ多重部 １１８ ＳＴＣラッチ機構部 １１９ ＣＰＵ部 １２０ ＳＴＣ保持部 １２１ 出力速度保持部 １２２ 出力ＴＳ速度計算部

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年９月１０日（１９９９．９．１
０）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

Claims (5)

【特許請求の範囲】
1. 【請求項１】 映像信号及び音声信号を入力し、ＭＰＥ
   Ｇ２−ＳＹＳＴＥＭＳ（ＩＳＯ１３８１８−１）で規定
   されているトランスポートストリーム（ＴＳ）パケット
   にエンコードして送信するシステムエンコード装置であ
   って、 ＭＰＥＧ−ＶＩＤＥＯで規定されている映像信号エレメ
   ンタリストリーム（映像ＥＳ）を一時記憶する映像バッ
   ファ手段と、 前記映像信号エレメンタリストリームから補助情報を抽
   出する映像ヘッダ捕捉手段と、 ＭＰＥＧ−ＡＵＤＩＯで規定されている音声信号エレメ
   ンタリストリーム（音声ＥＳ）を一時記憶する音声バッ
   ファ手段と、 前記音声信号エレメンタリストリームから補助情報を抽
   出する音声ヘッダ捕捉手段と、 前記映像ヘッダ捕捉手段の補助情報に基づいて、前記映
   像信号エレメンタリストリームを受信側でデコードする
   時刻である映像デコーディングタイムスタンプ（映像Ｄ
   ＴＳ）、及び前記映像信号エレメンタリストリームを受
   信側で表示する時刻である映像プレゼンテーションタイ
   ムスタンプ（映像ＰＴＳ）を計算する映像表示時刻計算
   手段と、 前記音声ヘッダ捕捉手段の補助情報に基づいて、前記音
   声信号エレメンタリストリームを受信側でデコードする
   時刻である音声デコーディングタイムスタンプ（音声Ｄ
   ＴＳ）、及び前記音声信号エレメンタリストリームを受
   信側で再生する時刻である音声プレゼンテーションタイ
   ムスタンプ（音声ＰＴＳ）を計算する音声再生時刻計算
   手段と、 前記映像バッファ手段から映像信号エレメンタリストリ
   ームを入力し、前記音声バッファ手段から音声信号エレ
   メンタリストリームを入力し、前記ＭＰＥＧ２−ＳＹＳ
   ＴＥＭＳで規定されているトランスポートストリーム
   （ＴＳ）パケットを生成するＴＳパケット生成手段と、 前記ＴＳパケット生成手段で生成された前記トランスポ
   ートストリームパケットを出力するタイミングを、前記
   映像表示時刻計算手段及び前記音声再生時刻計算手段の
   計算結果に基づいて調整する出力タイミング調整手段
   と、 前記ＭＰＥＧ２−ＳＹＳＴＥＭＳで規定されているプロ
   グラムクロックリファレンス（ＰＣＲ）を生成し、任意
   のタイミングでラッチするＰＣＲラッチ手段と、 前記トランスポートストリームパケットの出力数をカウ
   ントし、任意のタイミングで出力ＴＳパケット数をラッ
   チする出力ＴＳパケット数ラッチ手段と、 前記ＰＣＲラッチ手段でラッチされたプログラムクロッ
   クリファレンス（ＰＣＲ）、及び前記出力ＴＳパケット
   数ラッチ手段でラッチされた出力ＴＳパケット数を記憶
   するＳＴＣ保持手段と、 第１のタイミングでラッチされた前記プログラムクロッ
   クリファレンス（ＰＣＲ）及び前記出力ＴＳパケット
   数、及び第２のタイミングでラッチされた前記プログラ
   ムクロックリファレンス（ＰＣＲ）及び前記出力ＴＳパ
   ケット数を夫々比較し、前記トランスポートストリーム
   パケットの送出速度である出力ＴＳ速度を計算する出力
   ＴＳ速度計算手段と、 前記出力タイミング調整手段から出力され、指定された
   前記トランスポートストリームパケットに対して前記プ
   ログラムクロックリファレンス（ＰＣＲ）を多重するＰ
   ＣＲ多重手段と、 前記プログラムクロックリファレンス（ＰＣＲ）が多重
   され、前記トランスポートストリームパケットを送信用
   パケットとして一時保持し、前記送信用パケットを所定
   の読出速度で出力する出力バッファ手段と、を具備する
   ことを特徴とするシステムエンコード装置。
2. 【請求項２】 前記出力ＴＳ速度計算手段の結果を保持
   するＴＳ速度保持手段を更に設け、 前記ＰＣＲラッチ手段と前記出力ＴＳパケット数ラッチ
   手段は、定期的にラッチ動作を行うものであり、 前記出力ＴＳ速度計算手段は、定期的に出力ＴＳ速度を
   計算するものであり、 前記出力タイミング調整手段は、出力ＴＳ速度の変更を
   検出し、前記出力ＴＳ速度に自動追従してＴＳを出力す
   るものであることを特徴とする請求項１記載のシステム
   エンコード装置。
3. 【請求項３】 ＭＰＥＧ２−ＳＹＳＴＥＭＳで規定され
   ているシステムタイムクロック（ＳＴＣ）をソフトウェ
   アで計算するソフトウェアＳＴＣ算出手段を更に設けた
   ことを特徴とする請求項１又は２記載のシステムエンコ
   ード装置。Ｎ
4. 【請求項４】 ＳＭＰＴＥ ＲＰ１２５で規定されてい
   る映像垂直同期信号（ＶＳＹＮＣ）でＰＣＲをラッチす
   るＶＳＹＮＣ＿ＰＣＲラッチ手段を更に設けたことを特
   徴とする請求項１〜３のいずれか１項記載のシステムエ
   ンコード装置。
5. 【請求項５】 前記映像表示時刻計算手段は、 ＭＰＥＧ−ＶＩＤＥＯで規定されているテンポラルリフ
   ァレンスフィールドを用いてＰＴＳを算出するものであ
   ることを特徴とする請求項１〜４のいずれか１項記載の
   システムエンコード装置。