JP2001077498A - Ceramic substrate and manufacture thereof - Google Patents

Ceramic substrate and manufacture thereof

Info

Publication number
JP2001077498A
JP2001077498A JP25071899A JP25071899A JP2001077498A JP 2001077498 A JP2001077498 A JP 2001077498A JP 25071899 A JP25071899 A JP 25071899A JP 25071899 A JP25071899 A JP 25071899A JP 2001077498 A JP2001077498 A JP 2001077498A
Authority
JP
Japan
Prior art keywords
ceramic substrate
ground conductor
hole
accommodating
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP25071899A
Other languages
Japanese (ja)
Inventor
Hiroyuki Fujimi
浩之 藤見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP25071899A priority Critical patent/JP2001077498A/en
Publication of JP2001077498A publication Critical patent/JP2001077498A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a ceramic substrate, by which the effects of electromagnetic waves from the inside of packages can be suppressed, a high flexibility of pattern designing can be ensured, generation of cracks in the ceramic substrate can be suppressed, the connection reliability of metal sleeves and central conductors can be increased, the manufacturing costs can be reduced and the period of manufacture is short. SOLUTION: This ceramic substrate is provided with a via 1 for connecting between a signal wire 3 and an external lead or as transmission line for electrical connection between layers on which wiring patterns are formed and a ground conductor 2 which is disposed coaxially with the via 1 around the via 1 and has notches 9 between the layers of the ceramic substrate. It is preferable that the through-hole containing the via 1 and the through-hole containing the ground conductor 2 be made in the ceramic substrate in one lump using the same mold.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック基板及
びその製造方法に関し、特に、高周波信号回路に適した
ビア及びグランド導体を備えたセラミック基板及びその
製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic substrate and a method of manufacturing the same, and more particularly, to a ceramic substrate having vias and ground conductors suitable for a high-frequency signal circuit and a method of manufacturing the same.

【0002】[0002]

【従来の技術】セラミック基板は、種々の電子装置等に
使用されているが、高周波信号を取り扱うものも数多く
存在する。そして、高周波信号を取り扱うセラミック基
板では、高周波信号の伝送特性を良好なものとするた
め、信号線に対してインピーダンスのマッチングを取る
こと等が行われている。
2. Description of the Related Art Ceramic substrates are used for various electronic devices and the like, and there are many substrates that handle high-frequency signals. In a ceramic substrate that handles a high-frequency signal, impedance matching with a signal line is performed to improve the transmission characteristics of the high-frequency signal.

【0003】例えば、第1の従来例として、特開平10
−215044号公報に記載のセラミック基板では、セ
ラミック基板のスルーホール状メタライズ配線のインピ
ーダンス整合及び電磁シールドの機能を向上させるた
め、基板の焼成後に、基板にスルーホールを穿設し、こ
のスルーホールの内部に金属ペーストを塗布して焼成し
た後、上記スルーホールにセラミックペーストを充填し
てさらに焼成し、その後、充填セラミックの中央部にス
ルーホールを穿設し、金属ペーストを充填して焼成する
ことにより、スルーホールの周囲にグランド導体を形成
している。
For example, a first conventional example is disclosed in
In the ceramic substrate described in JP-A-215044, a through-hole is formed in the substrate after the substrate is fired in order to improve the impedance matching and the electromagnetic shielding function of the through-hole metallized wiring of the ceramic substrate. After applying and firing a metal paste inside, filling the through hole with a ceramic paste and further firing, then drilling a through hole in the center of the filled ceramic, filling the metal paste and firing. Thereby, a ground conductor is formed around the through hole.

【0004】一方、第2の従来例として、特開昭61−
288446号公報に記載の高速ICパッケージでは、
高速ICパッケージのスルーホール部分を同軸型スルー
ホールとして伝送特性を向上させるため、この同軸型の
スルーホールを、金属型スリーブの軸心に内部導体を貫
通させて金属型スリーブの内筒部に誘電体を充填するこ
とによって形成し、基板の焼成前に基板に埋め込んでい
る。
On the other hand, a second conventional example is disclosed in
In the high-speed IC package described in JP-A-288446,
In order to improve the transmission characteristics by using the through hole part of the high-speed IC package as a coaxial type through hole, this coaxial type through hole is made to pass through the inner conductor through the axis of the metal type sleeve and to the inner cylinder part of the metal type sleeve. It is formed by filling the body and embedded in the substrate before firing the substrate.

【0005】さらに、第3の従来例として、特開平4−
260201号公報には、半導体パッケ−ジ及び半導体
装置の高周波特性を改善することを目的として、図10
に示すように、マイクロストリップ構造またはストリッ
プ構造等によってビア16のインピ−ダンスをマッチン
グさせるため、パッケ−ジ本体を形成する回路基板19
の外周側壁に導体層10を設け、該導体層10をグラン
ド電位に設定するとともに、回路基板19の高周波信号
配線にかかる信号線17に接続するビア16を回路基板
19の外周側壁に近接させて設置することにより、前記
導体層10とビア16との間をマイクロストリップ構造
とする技術が開示されている。
Further, as a third conventional example, Japanese Patent Laid-Open No.
Japanese Patent No. 260201 discloses a semiconductor package and a semiconductor device with the object of improving the high-frequency characteristics of FIG.
As shown in FIG. 7, a circuit board 19 forming a package body for matching the impedance of the via 16 by a microstrip structure or a strip structure or the like.
The conductor layer 10 is provided on the outer peripheral side wall of the circuit board 19, and the conductive layer 10 is set to the ground potential. A technique has been disclosed in which a microstrip structure is provided between the conductor layer 10 and the via 16 by disposing.

【0006】[0006]

【発明が解決しようとする課題】しかし、上記従来のセ
ラミック基板等においては、第1に、高周波信号用のビ
アをインピーダンス整合構造とする場合、従来の多層セ
ラミック基板の製造コストと比較すると、設備費用及び
工数の増加によって製造コストが上昇するとともに、製
造期間が長くなるという問題がある。
However, in the above-mentioned conventional ceramic substrate and the like, first, when the via for a high-frequency signal has an impedance matching structure, compared with the manufacturing cost of the conventional multilayer ceramic substrate, the equipment is not suitable. There is a problem that the manufacturing cost increases due to the increase in the cost and the number of steps, and the manufacturing period becomes longer.

【0007】その理由は、第1の従来例においては、高
周波信号用のビアに同軸状のグランド導体でインピーダ
ンス整合を取る構造としているが、この場合には、従来
の多層セラミック基板の製造工程に加えて、焼成後に、
基板にスルーホールを穿設し、スルーホールの内部に金
属ペーストを塗布して焼成した後、このスルーホールに
セラミックペーストを充填してさらに焼成し、充填セラ
ミックの中央部にスルーホールを穿設し、金属ペースト
を充填して焼成する工程を必要とするからである。
The reason is that in the first conventional example, a structure is adopted in which impedance matching is performed with a coaxial ground conductor to a via for a high-frequency signal, but in this case, the conventional multi-layer ceramic substrate manufacturing process is not performed. In addition, after firing,
After drilling a through-hole in the substrate, applying a metal paste inside the through-hole and firing it, filling this through-hole with a ceramic paste and firing it further, drilling a through-hole in the center of the filled ceramic. This is because a step of filling and firing the metal paste is required.

【0008】また、第2の従来例のように金属型スリー
ブで周囲導体を構成する場合においても、金属型スリー
ブの軸心に内部導体を貫通させ、金属型スリーブの内筒
部に誘電体を充填することに周囲導体を形成し、このよ
うな同軸型スルーホールを基板の焼成前に埋め込む工程
を必要とするからである。
In the case where the peripheral conductor is formed by a metal sleeve as in the second conventional example, the inner conductor is made to pass through the axis of the metal sleeve and a dielectric is formed on the inner cylindrical portion of the metal sleeve. This is because the filling requires a step of forming a peripheral conductor and embedding such a coaxial through-hole before firing the substrate.

【0009】さらに、第3の従来例においては、側面メ
タライズでインピーダンス整合を取る場合、側面メタラ
イズ工程として、積層工程後に側面印刷を行う工程を通
常の工程に追加する必要があるからである。
Further, in the third conventional example, when impedance matching is performed by side metallization, it is necessary to add, as a side metallization step, a step of performing side printing after the laminating step to a normal step.

【0010】また、第2の問題点として、第3の従来例
におけるインピーダンス整合ビア構造の場合では、基板
端のグランド面に対して基板内側の方向についてはシー
ルドされない構造であるため、他の信号線から、特に、
パッケージの内部からの電磁波の影響を受けやすいとい
うことがある。
As a second problem, in the case of the impedance matching via structure in the third conventional example, the signal is not shielded in the direction inside the substrate with respect to the ground plane at the end of the substrate. From the lines, in particular,
It may be susceptible to electromagnetic waves from inside the package.

【0011】さらに、第3の問題点として、第3の従来
例においては、パッケージ側壁近傍のスルーホールとパ
ッケージ側壁に印刷したパターンとでインピーダンス整
合を構成するため、インピーダンス整合を取るためにス
ルーホールをパッケージの側壁に近づける必要があり、
ビア位置をパッケージ外壁周囲に集中させる制約が発生
し、パターン設計の自由度が小さくなることが挙げられ
る。
Further, as a third problem, in the third conventional example, since impedance matching is constituted by a through hole near the package side wall and a pattern printed on the package side wall, a through hole is required for impedance matching. Must be close to the side wall of the package,
There is a restriction that the via position is concentrated around the outer wall of the package, and the degree of freedom in pattern design is reduced.

【0012】また、第4の問題点として、第3の従来例
においては、パッケージ側壁近傍のスルーホールとパッ
ケージ側壁に印刷したパターンとでインピーダンス整合
を構成し、パッケージの外形位置は、パッケージの外形
の精度の低い切断加工によって決定されるため、スルー
ホールとパッケージの外壁の距離の製造公差が大きくイ
ンピーダンスに影響し、製品のインピーダンスのばらつ
きが大きいことがある。
As a fourth problem, in the third conventional example, impedance matching is constituted by a through hole near a package side wall and a pattern printed on the package side wall. Is determined by low-precision cutting, the manufacturing tolerance of the distance between the through hole and the outer wall of the package greatly affects the impedance, and the variation in the impedance of the product may be large.

【0013】例えば、図11に示すように、従来のビア
のインピーダンスを整合させる方法として、パッケージ
側壁にメタライズを行ってグランド電位とすることによ
りストリップラインとする構造の場合には、基板側面の
導体層10から高周波信号のビア16までの距離がイン
ピーダンスに影響する。
For example, as shown in FIG. 11, as a conventional method of matching the impedance of vias, in the case of a structure in which a strip line is formed by performing metallization on a package side wall and setting it to a ground potential, a conductor on the side surface of the substrate is used. The distance from the layer 10 to the via 16 of the high-frequency signal affects the impedance.

【0014】そして、セラミック基板部の外形の切断は
カッターやスナップによって行い、外形が大きくなると
公差も大きくなるが、この公差は最低でも±0.07mm
以上は存在する。そして、式1によって、誘電体の比誘
電率εr=9.3のアルミナで50Ω整合の構成の場合
には、この公差によってインピーダンスが4Ω以上ばら
つくこととなる。
The outer shape of the ceramic substrate portion is cut by a cutter or a snap. The larger the outer shape, the larger the tolerance, which is at least ± 0.07 mm.
The above exists. According to Equation 1, in the case of a 50Ω matching configuration using alumina having a dielectric constant of εr = 9.3, the impedance varies by 4Ω or more due to this tolerance.

【0015】[0015]

【式1】 さらに、第5の問題点として、第2の従来例において
は、金属型スリーブでグランド導体を構成する際に、金
属型スリーブの軸心に内部導体を貫通させ、金属型スリ
ーブの内筒部に誘電体を充填することにより形成し、こ
のような同軸型スルーホールをセラミック基板の焼成前
に埋め込むため、セラミック基板部の焼成時に熱膨張係
数の異なる金属材料がセラミック基板部の内部に存在
し、セラミック基板部に亀裂が発生したり、金属型スリ
ーブ及び中心導体の接続における信頼性が低下すること
が挙げられる。
(Equation 1) Further, as a fifth problem, in the second conventional example, when forming the ground conductor with the metal-type sleeve, the inner conductor is made to penetrate through the axis of the metal-type sleeve, and is inserted into the inner cylindrical portion of the metal-type sleeve. It is formed by filling a dielectric material, and such a coaxial type through hole is buried before firing the ceramic substrate.Therefore, a metal material having a different coefficient of thermal expansion exists inside the ceramic substrate during firing of the ceramic substrate, Cracks are generated in the ceramic substrate portion, and reliability in connection between the metal mold sleeve and the center conductor is reduced.

【0016】そこで、本発明は上記従来のセラミック基
板等における問題点に鑑みてなされたものであって、パ
ッケージの内部からの電磁波の影響を押さえることがで
き、パターン設計の自由度が大きく、セラミック基板部
の亀裂の発生を押さえ、金属型スリーブ及び中心導体の
接続信頼性を高め、製造コストを減少させ、製造期間の
短いセラミック基板を提供することを目的とする。
The present invention has been made in view of the above-mentioned problems in the conventional ceramic substrate and the like, and can suppress the influence of electromagnetic waves from the inside of the package, and has a large degree of freedom in pattern design. It is an object of the present invention to provide a ceramic substrate which suppresses the occurrence of cracks in a substrate portion, increases the connection reliability of a metal mold sleeve and a center conductor, reduces manufacturing costs, and has a short manufacturing period.

【0017】[0017]

【課題を解決するための手段】上記目的を達成するた
め、請求項1記載の発明は、セラミック基板であって、
セラミック基板の信号線と外部リードとを接続するた
め、または配線パターンを形成した層間での電気的接続
を行うための伝送ラインとしてのビアと、該ビアの周囲
に該ビアと同軸に配置されるとともに、前記セラミック
基板の各層間において切り欠き部を有するグランド導体
を備えることを特徴とする。
According to a first aspect of the present invention, there is provided a ceramic substrate, comprising:
A via as a transmission line for connecting a signal line of a ceramic substrate and an external lead, or for making an electrical connection between layers having a wiring pattern formed thereon, and is disposed coaxially with the via around the via. And a ground conductor having a notch between each layer of the ceramic substrate.

【0018】そして、請求項1記載の発明によれば、セ
ラミック基板の信号線と外部リードとを接続するため、
または配線パターンを形成した層間での電気的接続を行
うための伝送ラインとしてのビアをグランド電位の導体
で囲むことで、同軸線路の構造としているため、周囲か
らの電磁波の影響を受けにくく、セラミックの誘電率に
対して周囲導体までの距離を調整することでインピーダ
ンス整合を行い、高周波特性を向上させることができ
る。
According to the first aspect of the present invention, in order to connect the signal lines of the ceramic substrate and the external leads,
Alternatively, by surrounding the via as a transmission line for electrical connection between layers with wiring patterns with a conductor of ground potential, it is a coaxial line structure, so it is hardly affected by electromagnetic waves from the surroundings, and ceramic By adjusting the distance to the surrounding conductor with respect to the dielectric constant, impedance matching can be performed, and high-frequency characteristics can be improved.

【0019】また、ビアの周囲にインピーダンス整合用
のグランド導体を設けているため、ビアの位置を基板端
にする必要がなく、設計の自由度が大きくなるととも
に、セラミック基板の実装密度を増大させることができ
る。
Further, since the ground conductor for impedance matching is provided around the via, there is no need to place the via at the end of the substrate, so that the degree of freedom in design is increased and the mounting density of the ceramic substrate is increased. be able to.

【0020】さらに、ビアとグランド導体のための両ス
ルーホールを金型等によって一括形成することができる
ため、製造コストを減少させ、製造期間を短くすること
ができるとともに、ビアとグランド導体との間の距離を
精度良く設定することができるため、インピーダンスの
ばらつきが小さくなる。
Further, since both through holes for the via and the ground conductor can be formed collectively by a mold or the like, the manufacturing cost can be reduced, the manufacturing period can be shortened, and the via and the ground conductor can be connected to each other. Since the distance between them can be set with high accuracy, variations in impedance are reduced.

【0021】請求項2記載の発明は、前記グランド導体
の前記切り欠き部の位置が各層間において異なることを
特徴とする。これによって、グランド導体相互間の抵抗
を小さくすることができる。
The invention according to claim 2 is characterized in that the position of the notch of the ground conductor is different between the respective layers. Thereby, the resistance between the ground conductors can be reduced.

【0022】請求項3記載の発明は、上記セラミック基
板の好ましい形態の一つとして、前記ビアを収容するス
ルーホールの横断面が円形に形成されるとともに、前記
グランド導体を収容するスルーホールの横断面が円弧状
に形成されることを特徴とする。
According to a third aspect of the present invention, as a preferred form of the ceramic substrate, a cross section of the through hole for accommodating the via is formed in a circular shape, and a cross section of the through hole for accommodating the ground conductor is provided. The surface is formed in an arc shape.

【0023】請求項4記載の発明は、セラミック基板で
あって、セラミック基板の信号線と外部リードとを接続
するため、または配線パターンを形成した層間での電気
的接続を行うための伝送ラインとしてのビアと、該ビア
の周囲の同軸上に配置された複数のグランド導体とを備
えることを特徴とする。
According to a fourth aspect of the present invention, there is provided a ceramic substrate as a transmission line for connecting a signal line of the ceramic substrate to an external lead or for making an electrical connection between layers having a wiring pattern formed thereon. And a plurality of ground conductors arranged coaxially around the via.

【0024】そして、請求項4記載の発明によれば、セ
ラミック基板の信号線と外部リードとを接続するため、
または配線パターンを形成した層間での電気的接続を行
うための伝送ラインとしてのビアの周囲の同軸上に複数
のグランド導体を配置することで、同軸線路の構造とし
ているため、周囲からの電磁波の影響を受けにくく、セ
ラミックの誘電率に対して周囲導体までの距離を調整す
ることでインピーダンス整合を行い高周波特性を向上さ
せることができる。
According to the fourth aspect of the present invention, in order to connect the signal lines of the ceramic substrate and the external leads,
Alternatively, since a plurality of ground conductors are arranged coaxially around a via as a transmission line for making an electrical connection between layers having a wiring pattern formed thereon, the structure is a coaxial line, so that electromagnetic waves from the surroundings are It is hardly affected, and impedance adjustment is performed by adjusting the distance to the surrounding conductor with respect to the dielectric constant of the ceramic, so that high-frequency characteristics can be improved.

【0025】また、ビアの周囲にインピーダンス整合用
のグランド導体を設けているため、ビアの位置を基板端
にする必要がなく、設計の自由度が大きくなるととも
に、セラミック基板の実装密度を増大させることができ
る。
Further, since the ground conductor for impedance matching is provided around the via, there is no need to place the via at the end of the substrate, which increases the degree of freedom in design and increases the mounting density of the ceramic substrate. be able to.

【0026】さらに、ビアとグランド導体のための両ス
ルーホールを金型等によって一括形成することができる
ため、製造コストを減少させ、製造期間を短くすること
ができるとともに、ビアとグランド導体との間の距離を
精度良く設定することができるため、インピーダンスの
ばらつきが小さくなる。
Furthermore, since both through holes for the via and the ground conductor can be formed collectively by a mold or the like, the manufacturing cost can be reduced, the manufacturing period can be shortened, and the connection between the via and the ground conductor can be reduced. Since the distance between them can be set with high accuracy, variations in impedance are reduced.

【0027】また、複数のグランド導体の位置を結ぶこ
とによって形成される図形の寸法を小さくできるため、
セラミック基板の実装密度を増大させることができ、セ
ラミック基板部に対する焼成時の収縮によって発生する
応力を緩和することができ、セラミック基板部の亀裂の
発生を押さえることができる。
Further, since the size of a figure formed by connecting the positions of a plurality of ground conductors can be reduced,
The mounting density of the ceramic substrate can be increased, the stress generated by shrinkage of the ceramic substrate during firing can be reduced, and the occurrence of cracks in the ceramic substrate can be suppressed.

【0028】請求項5記載の発明は、上記セラミック基
板の好ましい形態の一つとして、前記ビアを収容するス
ルーホールの横断面が円形に形成されるとともに、前記
グランド導体を収容する複数のスルーホールが前記ビア
を中心とする同心円上に配置されることを特徴とする。
According to a fifth aspect of the present invention, as one of the preferred forms of the ceramic substrate, a plurality of through holes for accommodating the ground conductor are formed in a circular cross section of the through hole for accommodating the via. Are arranged on concentric circles centered on the vias.

【0029】請求項6記載の発明は、請求項1乃至請求
項5のいずれかに記載のセラミック基板の製造方法であ
って、前記ビアを収容するスルーホールと前記グランド
導体を収容するスルーホールを同一の金型を使用して一
括してセラミック基板部に穿設することを特徴とする。
According to a sixth aspect of the present invention, there is provided the method of manufacturing a ceramic substrate according to any one of the first to fifth aspects, wherein a through hole for accommodating the via and a through hole for accommodating the ground conductor are formed. It is characterized in that the same mold is used to collectively pierce the ceramic substrate portion.

【0030】そして、請求項6記載の発明によれば、前
記ビアを収容するスルーホールと前記グランド導体を収
容するスルーホールを同一の金型を使用して一括して基
板に穿設するため、セラミック基板の製造コストを減少
させ、製造期間を短くすることができるとともに、ビア
とグランド導体との間の距離を精度良く設定することが
できるため、インピーダンスのばらつきを小さくするこ
とができる。
According to the sixth aspect of the present invention, the through-hole for accommodating the via and the through-hole for accommodating the ground conductor are collectively formed in the substrate by using the same mold. The manufacturing cost of the ceramic substrate can be reduced, the manufacturing period can be shortened, and the distance between the via and the ground conductor can be accurately set, so that the variation in impedance can be reduced.

【0031】請求項7記載の発明は、前記グランド導体
を収容するスルーホールの側面をメタライズすることに
より前記グランド導体を形成することを特徴とする。こ
れによって、セラミック基板部と導体材料の焼成時にお
ける収縮率の相異によって発生するおそれのあるセラミ
ック基板部の割れを防止することができる。
The invention according to claim 7 is characterized in that the ground conductor is formed by metallizing a side surface of a through hole for accommodating the ground conductor. Accordingly, it is possible to prevent the ceramic substrate portion and the ceramic substrate portion from being broken due to a difference in shrinkage rate during firing of the conductive material.

【0032】[0032]

【発明の実施の形態】次に、本発明にかかるセラミック
基板及びその製造方法の実施の形態の具体例を図面を参
照しながら説明する。
Next, specific examples of embodiments of a ceramic substrate and a method of manufacturing the same according to the present invention will be described with reference to the drawings.

【0033】図1は本発明にかかるセラミック基板の第
1実施例を示し、このセラミック基板100は、4層の
セラミック多層基板であって、セラミック基板100の
信号線と外部リードとを接続するため、または配線パタ
ーンを形成した層間での電気的接続を行うための伝送ラ
インとしてのビア1と、このビア1の周囲にビア1と同
軸に配置されたグランド導体2と、配線3と、セラミッ
ク基板部4等で構成される。尚、本実施例においては4
層の多層基板の場合について説明するが、本発明におい
て層数における制約は特にない。
FIG. 1 shows a first embodiment of a ceramic substrate according to the present invention. The ceramic substrate 100 is a four-layer ceramic multilayer substrate for connecting signal lines of the ceramic substrate 100 to external leads. Or a via 1 as a transmission line for making an electrical connection between layers having wiring patterns formed thereon, a ground conductor 2 disposed coaxially with the via 1 around the via 1, a wiring 3, and a ceramic substrate It is composed of a part 4 and the like. In this embodiment, 4
The case of a multi-layer substrate will be described, but there is no particular limitation on the number of layers in the present invention.

【0034】セラミック基板部4の材料としては、アル
ミナ、窒化アルミ、ガラスセラミック等が使用され、ビ
ア1、円弧状のグランド導体2、及び配線3の材料は、
セラミックの焼成温度及び焼成時の収縮率に合わせ、ア
ルミナ等の1500℃以上の焼成温度によって製造され
るセラミックの場合には、タングステンやモリブデン等
を使用する。一方、ガラスセラミック等800〜100
0℃の焼成温度によって製造されるセラミックの場合に
は、銅、金、銀を使用する。
Alumina, aluminum nitride, glass ceramic, or the like is used as the material of the ceramic substrate portion 4. The materials of the via 1, the arc-shaped ground conductor 2, and the wiring 3 are as follows.
Tungsten, molybdenum, or the like is used in the case of a ceramic manufactured at a firing temperature of 1500 ° C. or more, such as alumina, in accordance with the firing temperature of the ceramic and the shrinkage rate during firing. On the other hand, 800-100 glass ceramics
In the case of a ceramic manufactured at a firing temperature of 0 ° C., copper, gold and silver are used.

【0035】図2に示すように、ビア1の周囲の円弧状
のグランド導体2の形状は、ビア1及びセラミック基板
部4(図1)が周囲から脱落しないように、切り欠き部
9を設けたものとなっている。この切り欠き部9は、ビ
ア1及びセラミック基板部4が積層工程前に変形しない
ように、少なくとも2つ形成する。但し、高周波信号配
線をグランドシールドするため、円弧状のグランド導体
2の内側のセラミック基板部4を保持するための切り欠
き部9の面積はできるだけ小さくした方が望ましい。
As shown in FIG. 2, the shape of the arc-shaped ground conductor 2 around the via 1 is provided with a notch 9 so that the via 1 and the ceramic substrate 4 (FIG. 1) do not fall off from the periphery. It has become. At least two notches 9 are formed so that the via 1 and the ceramic substrate 4 are not deformed before the laminating step. However, in order to ground the high-frequency signal wiring, it is desirable that the area of the notch 9 for holding the ceramic substrate 4 inside the arc-shaped ground conductor 2 be as small as possible.

【0036】セラミック基板100の各層において円弧
状のグランド導体2は電気的に分割されているが、積層
すれば、導体3を介して2つのグランド導体2は電気的
に接続されるため、円弧状のグランド導体2はすべて同
電位(グランド)である。また、高周波信号のビア1の
インピーダンス整合は、ビア1の直径、セラミック基板
部4の誘電率、ビア1からグランド導体2までの距離等
を調整することで目的のインピーダンスに整合すること
ができる。
The arc-shaped ground conductors 2 are electrically divided in each layer of the ceramic substrate 100. However, if they are laminated, the two ground conductors 2 are electrically connected via the conductors 3 so that the arc-shaped ground conductors 2 are electrically separated. Are all at the same potential (ground). The impedance matching of the via 1 for the high-frequency signal can be adjusted to the target impedance by adjusting the diameter of the via 1, the dielectric constant of the ceramic substrate 4, the distance from the via 1 to the ground conductor 2, and the like.

【0037】上記セラミック基板100の製造にあたっ
ては、まず、セラミック材料を半練り状にしたものをフ
ィルム上に印刷し、厚さ0.2〜0.5のグリーンシー
トを製造する。但し、すべてのシートの厚みを統一する
必要はない。また、焼成時のセラミック基板部4のそり
を考慮して、セラミック基板100の厚さ方向の中心に
対して対称構造とする。
In manufacturing the ceramic substrate 100, first, a semi-milled ceramic material is printed on a film to manufacture a green sheet having a thickness of 0.2 to 0.5. However, it is not necessary that all sheets have the same thickness. In addition, in consideration of the warpage of the ceramic substrate portion 4 during firing, the ceramic substrate 100 has a symmetric structure with respect to the center in the thickness direction.

【0038】次に、各グリーンシート毎にスルーホール
を穿設する。ここで、ビア1のスルーホールの径は0.
1〜0.2mm程度とし、グランド導体2のスルーホー
ルの幅は0.1〜0.2mmとし、グランド導体2のス
ルーホールの間隔は0.2〜0.5mm程度とする。ま
た、ビア1とグランド導体2との間の距離は、インピー
ダンスを50Ωにする場合、アルミナεr9.3を使用
すると、ビア1の直径を0.2mm、ビア1とグランド
導体2との間の距離を1.27mmとする。
Next, a through hole is formed for each green sheet. Here, the diameter of the through hole of the via 1 is 0.
The width of the through hole of the ground conductor 2 is about 0.1 to 0.2 mm, and the distance between the through holes of the ground conductor 2 is about 0.2 to 0.5 mm. When the impedance is set to 50Ω, the distance between the via 1 and the ground conductor 2 is 0.2 mm, and the distance between the via 1 and the ground conductor 2 is 0.2 mm. Is set to 1.27 mm.

【0039】上記スルーホールの形成にあたっては金型
を用いるが、この金型にはビア1のスルーホールの形成
部とグランド導体2のスルーホールの形成部の両方を設
ける。これらの形成部を同一型に形成することで、上記
両スルーホールを一括して穿設することができる。この
際、金型の形状が従来と異なるだけで、別工程を必要と
することはないため、従来と比較して製造コストが上昇
することはない。尚、スルーホールの形成については、
パンチャによる加工も可能である。
A mold is used to form the above-mentioned through-hole, and this mold is provided with both a portion for forming the through-hole of the via 1 and a portion for forming the through-hole of the ground conductor 2. By forming these forming portions in the same mold, both of the through holes can be formed at a time. At this time, since the shape of the mold is different from the conventional one, and no separate process is required, the manufacturing cost does not increase as compared with the conventional one. In addition, about formation of a through hole,
Processing with a puncher is also possible.

【0040】次に、図3に示すメタルマスクによって、
ビア1及びグランド導体2のためのスルーホールへの導
体の充填をスキージ等により一括して行う。同図におい
て、斜線部はメタル部14、白抜き部はメタル開孔部7
を示す。尚、導体の充填については、ビア1のスルーホ
ールとグランド導体2のスルーホールの両方について完
全に導体を充填しても良いが、セラミック基板部4と導
体材料の焼成時における収縮率の相異から基板割れ等が
発生する場合には、グランド導体2のスルーホールには
導体を充填せず、次工程の配線印刷で円弧上のスルーホ
ール側面をメタライズする方法を採用することが好適で
ある。
Next, using the metal mask shown in FIG.
The through holes for the via 1 and the ground conductor 2 are filled with a conductor by a squeegee or the like. In the figure, the hatched portion is the metal portion 14 and the white portion is the metal opening 7.
Is shown. As for the filling of the conductor, both the through hole of the via 1 and the through hole of the ground conductor 2 may be completely filled with the conductor. When a substrate crack or the like occurs, it is preferable to adopt a method in which the conductor is not filled in the through hole of the ground conductor 2 and the side surface of the through hole on the arc is metallized by wiring printing in the next step.

【0041】配線印刷はメッシュスクリーンマスク等で
行う。図4に示すように、パターン印刷用のメッシュス
クリーンマスクの印刷範囲15(斜線部)は、前工程で
金型によって開孔したグランド導体2(図1)のスルー
ホール12(点線部)に重なるようにマスク輪郭13
(太線)を設け、印刷時に印刷だれによって基板側面に
印刷する。
Wiring printing is performed using a mesh screen mask or the like. As shown in FIG. 4, the printing range 15 (shaded area) of the mesh screen mask for pattern printing overlaps with the through hole 12 (dotted area) of the ground conductor 2 (FIG. 1) opened by the die in the previous step. As the mask contour 13
(Thick line), and printing is performed on the side surface of the substrate by a printing person during printing.

【0042】この場合、スルーホール12には完全に導
体が充填されていないため、セラミック基板部4とグラ
ンド導体2の収縮率の違いによる応力を小さくすること
ができる。
In this case, since the through hole 12 is not completely filled with the conductor, the stress due to the difference in the shrinkage ratio between the ceramic substrate 4 and the ground conductor 2 can be reduced.

【0043】ここで、配線材料には、焼成温度に適した
グランド導体2と同じ材料またはセラミック基板部4の
収縮率を考慮して、添加剤で調整したものを使用する。
印刷膜圧は10μm程度である。そして、焼成後、配線
にはニッケルめっきをした後金めっきを行う。金めっき
は次工程でのはんだ付け、ろう付け工程での塗れ性を良
くし、ベアチッブ実装の場合のワイヤーボンディング性
を向上させ、表面導体の酸化を防ぐ。
Here, as the wiring material, the same material as the ground conductor 2 suitable for the firing temperature or a material adjusted with an additive in consideration of the shrinkage of the ceramic substrate portion 4 is used.
The printing film pressure is about 10 μm. After firing, the wiring is plated with nickel and then plated with gold. Gold plating improves wettability in the subsequent soldering and brazing steps, improves wire bonding in the case of bare chip mounting, and prevents oxidation of the surface conductor.

【0044】図5及び図6は、各々表層のパターン図、
内層のパターン図を示し、高周波信号配線5は同じ層の
グランドパターン、または直下の内層グランドとコプレ
ナストリップラインまたはマイクロストリップラインを
構成し、目的のインピーダンスに整合する。円弧状スル
ーホール2はグランド電位で、内層及び表層の点線(円
弧状スルーホール接続位置)6の部分を介して層間接続
する。
FIG. 5 and FIG. 6 are pattern diagrams of the surface layer, respectively.
The pattern diagram of the inner layer is shown, and the high-frequency signal wiring 5 forms a ground pattern of the same layer, or a coplanar strip line or a microstrip line with the inner layer ground immediately below, and matches the target impedance. The arc-shaped through-holes 2 are connected to each other via a dotted line (arc-shaped through-hole connection position) 6 on the inner layer and the surface layer at the ground potential.

【0045】上記実施例において、ビア1は、同軸線路
と見なすことができ、セラミック基板部4にアルミナε
r9.3を使用した場合には、図7及び式2の近似式か
ら、ビア1の直径を0.2mmとし、ビア1とグランド
導体2との間の距離を1.27とすると50Ωを実現す
ることができる。
In the above embodiment, the via 1 can be regarded as a coaxial line, and the ceramic substrate 4
When r9.3 is used, 50Ω is realized when the diameter of the via 1 is set to 0.2 mm and the distance between the via 1 and the ground conductor 2 is set to 1.27 from the approximate expression of FIG. can do.

【0046】[0046]

【式2】 そして、本発明では、スルーホール形成型に通常の円形
のスルーホールと円弧状のスルーホールを同一金型に形
成するため、その精度は金型形成のエッチング精度で±
10μm以下となる。その結果、図11及び式1によっ
て示した上記従来例と同様の条件下で、本発明にかかる
セラミック基板におけるインピーダンスのばらつきは、
図8及び式2によって0.3Ω以下となるため、インピ
ーダンスのばらつきを極めて小さくすることができる。
(Equation 2) In the present invention, since a normal circular through-hole and an arc-shaped through-hole are formed in the same mold in the through-hole forming die, the accuracy is ± 10% of the etching accuracy of the mold formation.
It becomes 10 μm or less. As a result, under the same conditions as in the above-described conventional example shown by FIG. 11 and Equation 1, the variation in the impedance of the ceramic substrate according to the present invention is:
Since it is 0.3Ω or less according to FIG. 8 and Equation 2, the variation in impedance can be extremely reduced.

【0047】図8は、本発明にかかるセラミック基板の
第2実施例を示す図であって、円弧状のグランド導体2
の切り欠き部9’を、第2、第3層間の円弧状のグラン
ド導体2を90度回転させることによって形成してい
る。これによって、グランド導体2相互間の抵抗を小さ
くすることができる。
FIG. 8 is a view showing a second embodiment of the ceramic substrate according to the present invention.
Is formed by rotating the arc-shaped ground conductor 2 between the second and third layers by 90 degrees. Thereby, the resistance between the ground conductors 2 can be reduced.

【0048】図9は、本発明にかかるセラミック基板の
第3実施例を示す図であって、高周波信号伝送ラインの
ビア1の周囲に断面円形のグランド導体8を配置する。
本実施例は、第1及び第2実施例におけるグランド導体
2と比較して、隣接するグランド導体8の隙間が大きい
ためシールドの効果が弱くなるが、複数のグランド導体
8の位置を結ぶことによって形成される円8’の径を小
さくできるため、セラミック基板100の実装密度を増
大させることができるという利点がある。さらに、グラ
ンド導体8の断面積が小さいため、セラミック基板部4
に対する焼成時の収縮によって発生する応力を緩和する
ことができる。
FIG. 9 is a view showing a third embodiment of the ceramic substrate according to the present invention, in which a ground conductor 8 having a circular cross section is arranged around the via 1 of the high-frequency signal transmission line.
In this embodiment, as compared with the ground conductors 2 in the first and second embodiments, the effect of the shield is weakened because the gap between the adjacent ground conductors 8 is large, but by connecting the positions of the plurality of ground conductors 8, Since the diameter of the formed circle 8 'can be reduced, there is an advantage that the mounting density of the ceramic substrate 100 can be increased. Further, since the cross-sectional area of the ground conductor 8 is small, the ceramic substrate 4
Can be alleviated due to shrinkage during firing.

【0049】尚、上記第1及び第2実施例においてビア
1とグランド導体2とを同心円状に配置したが、グラン
ド導体2をビア1を中心とした楕円上に配置したり、ビ
ア1の中心と同じ中心を有する矩形状に配置することも
可能である。
In the first and second embodiments, the via 1 and the ground conductor 2 are arranged concentrically. However, the ground conductor 2 may be arranged on an ellipse centered on the via 1 or the center of the via 1 may be arranged. It is also possible to arrange them in a rectangular shape having the same center as.

【0050】また、上記第3実施例においてビア1と複
数のグランド導体8とを同心円状に配置したが、複数の
グランド導体8をビア1を中心とした楕円上に配置した
り、ビア1の中心と同じ中心を有する矩形状に配置する
ことも可能である。
In the third embodiment, the via 1 and the plurality of ground conductors 8 are arranged concentrically. However, the plurality of ground conductors 8 may be arranged on an ellipse centered on the via 1, It is also possible to arrange in a rectangular shape having the same center as the center.

【0051】[0051]

【発明の効果】以上説明したように、請求項1記載の発
明によれば、周囲からの電磁波の影響を受けにくく、セ
ラミックの誘電率に対して周囲導体までの距離を調整す
ることでインピーダンス整合を行い、高周波特性を向上
させることができ、設計の自由度が大きくなるととも
に、セラミック基板の実装密度を増大させることがで
き、製造コストを減少させ、製造期間を短くすることが
できるとともに、インピーダンスのばらつきの小さいセ
ラミック基板を提供することができる。
As described above, according to the first aspect of the present invention, it is hardly affected by electromagnetic waves from the surroundings, and impedance matching is achieved by adjusting the distance to the surrounding conductor with respect to the dielectric constant of the ceramic. To improve the high-frequency characteristics, increase the degree of freedom in design, increase the mounting density of the ceramic substrate, reduce the manufacturing cost, shorten the manufacturing period, and increase the impedance. It is possible to provide a ceramic substrate having a small variation in the thickness.

【0052】請求項2記載の発明によれば、請求項1記
載の発明の効果に加え、グランド導体相互間の抵抗を小
さくすることが可能なセラミック基板を提供することが
できる。
According to the second aspect of the invention, in addition to the effects of the first aspect, it is possible to provide a ceramic substrate capable of reducing the resistance between the ground conductors.

【0053】請求項3記載の発明によれば、上記セラミ
ック基板の好ましい形態の一つとして、前記ビアを収容
するスルーホールの横断面が円形に形成されるととも
に、前記グランド導体を収容するスルーホールの横断面
が円弧状に形成されたセラミック基板を提供することが
できる。
According to the third aspect of the present invention, as one of the preferred embodiments of the ceramic substrate, the through hole for accommodating the via is formed in a circular cross section and the through hole for accommodating the ground conductor is provided. Can provide a ceramic substrate having a cross section formed in an arc shape.

【0054】請求項4記載の発明によれば、周囲からの
電磁波の影響を受けにくく、セラミックの誘電率に対し
て周囲導体までの距離を調整することでインピーダンス
整合を行い高周波特性を向上させることができ、設計の
自由度が大きく、製造コストを減少させ、製造期間を短
くすることができるとともに、インピーダンスのばらつ
きが小さく、セラミック基板の実装密度を増大させるこ
とができ、セラミック基板部の亀裂の発生を押さえるこ
とが可能なセラミック基板を提供することができる。
According to the fourth aspect of the present invention, it is difficult to be affected by electromagnetic waves from the surroundings, and impedance is matched by adjusting the distance to the surrounding conductor with respect to the dielectric constant of the ceramic to improve high-frequency characteristics. The design flexibility is high, the manufacturing cost can be reduced, the manufacturing period can be shortened, the variation in impedance is small, the mounting density of the ceramic substrate can be increased, and cracks in the ceramic substrate part can be reduced. A ceramic substrate capable of suppressing generation can be provided.

【0055】請求項5記載の発明は、上記セラミック基
板の好ましい形態の一つとして、前記ビアを収容するス
ルーホールの横断面が円形に形成されるとともに、前記
グランド導体を収容する複数のスルーホールが前記ビア
を中心とする同心円上に配置されたセラミック基板を提
供することができる。
According to a fifth aspect of the present invention, as one of preferred embodiments of the ceramic substrate, a plurality of through-holes accommodating the ground conductor are formed in a circular cross section of the through-hole accommodating the via. Can provide a ceramic substrate arranged on a concentric circle centered on the via.

【0056】請求項6記載の発明によれば、セラミック
基板の製造コストを減少させ、製造期間を短くすること
ができるとともに、インピーダンスのばらつきを小さく
することが可能なセラミック基板の製造方法を提供する
ことができる。
According to the sixth aspect of the present invention, there is provided a method of manufacturing a ceramic substrate capable of reducing the manufacturing cost of the ceramic substrate, shortening the manufacturing period, and reducing the variation in impedance. be able to.

【0057】請求項7記載の発明は、請求項6記載の発
明の効果に加え、セラミック基板部と導体材料の焼成時
における収縮率の相異によって発生するおそれのあるセ
ラミック基板部の割れを防止することが可能なセラミッ
ク基板の製造方法を提供することができる。
According to a seventh aspect of the present invention, in addition to the effect of the sixth aspect of the present invention, the ceramic substrate portion and the ceramic substrate portion which are likely to be caused by a difference in shrinkage during firing of the conductive material are prevented from cracking. It is possible to provide a method of manufacturing a ceramic substrate capable of performing the above.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明にかかるセラミック基板の第1実施例を
示す断面図である。
FIG. 1 is a sectional view showing a first embodiment of a ceramic substrate according to the present invention.

【図2】図1のセラミック基板のビア、グランド導体等
を示す一部斜視図である。
FIG. 2 is a partial perspective view showing vias, a ground conductor, and the like of the ceramic substrate of FIG. 1;

【図3】図1のセラミック基板のスルーホール穴埋め用
マスクを示す平面図である。
FIG. 3 is a plan view showing a mask for filling through holes in the ceramic substrate of FIG. 1;

【図4】図1のセラミック基板のパターン印刷用マスク
を示す平面図である。
FIG. 4 is a plan view showing a pattern printing mask of the ceramic substrate of FIG. 1;

【図5】図1のセラミック基板の表層パターンを示す平
面図である。
FIG. 5 is a plan view showing a surface pattern of the ceramic substrate of FIG. 1;

【図6】図1のセラミック基板の内層パターンを示す平
面図である。
FIG. 6 is a plan view showing an inner layer pattern of the ceramic substrate of FIG. 1;

【図7】本発明にかかるセラミック基板のビアとグラン
ド導体の位置関係を示す概略図である。
FIG. 7 is a schematic diagram showing a positional relationship between a via and a ground conductor of a ceramic substrate according to the present invention.

【図8】本発明にかかるセラミック基板の第2実施例に
おけるビア、グランド導体等を示す斜視図である。
FIG. 8 is a perspective view showing a via, a ground conductor, and the like in a second embodiment of the ceramic substrate according to the present invention.

【図9】本発明にかかるセラミック基板の第3実施例に
おけるビア、グランド導体を示す斜視図である。
FIG. 9 is a perspective view showing a via and a ground conductor in a third embodiment of the ceramic substrate according to the present invention.

【図10】従来のセラミック基板の一例を示す断面図で
ある。
FIG. 10 is a sectional view showing an example of a conventional ceramic substrate.

【図11】図10のセラミック基板のビアと導体層の位
置関係を示す概略図である。
11 is a schematic diagram showing a positional relationship between a via and a conductor layer of the ceramic substrate of FIG.

【符号の説明】[Explanation of symbols]

1 ビア 2 グランド導体 3 配線 4 セラミック基板部 5 高周波信号配線 6 円弧状スルーホール接続位置 7 メタル開孔部 8 グランド導体 8’ 円(グランド導体8の位置を結ぶことによって
形成される図形) 9、9’ 切り欠き部 12 スルーホール 13 マスク輪郭 14 メタル部 15 メッシュスクリーンマスクの印刷範囲 100 セラミック基板
Reference Signs List 1 via 2 ground conductor 3 wiring 4 ceramic substrate 5 high-frequency signal wiring 6 arc-shaped through-hole connection position 7 metal opening 8 ground conductor 8 'circle (a figure formed by connecting positions of ground conductor 8) 9, 9 'Notch portion 12 Through hole 13 Mask outline 14 Metal portion 15 Printing range of mesh screen mask 100 Ceramic substrate

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 セラミック基板の信号線と外部リードと
を接続するため、または配線パターンを形成した層間で
の電気的接続を行うための伝送ラインとしてのビアと、 該ビアの周囲に該ビアと同軸に配置されるとともに、前
記セラミック基板の各層間において切り欠き部を有する
グランド導体を備えることを特徴とするセラミック基
板。
1. A via as a transmission line for connecting a signal line of a ceramic substrate to an external lead, or for making an electrical connection between layers on which a wiring pattern is formed, and a via around the via. A ceramic substrate, comprising: a ground conductor that is coaxially arranged and has a notch between each layer of the ceramic substrate.
【請求項2】 前記グランド導体の前記切り欠き部の位
置が各層間において異なることを特徴とする請求項1記
載のセラミック基板。
2. The ceramic substrate according to claim 1, wherein the position of the notch of the ground conductor is different between the respective layers.
【請求項3】 前記ビアを収容するスルーホールの横断
面が円形に形成されるとともに、前記グランド導体を収
容するスルーホールの横断面が円弧状に形成されること
を特徴とする請求項1または2記載のセラミック基板。
3. The cross section of the through hole for accommodating the via is formed in a circular shape, and the cross section of the through hole for accommodating the ground conductor is formed in an arc shape. 2. The ceramic substrate according to 2.
【請求項4】 セラミック基板の信号線と外部リードと
を接続するため、または配線パターンを形成した層間で
の電気的接続を行うための伝送ラインとしてのビアと、 該ビアの周囲の同軸上に配置された複数のグランド導体
とを備えることを特徴とするセラミック基板。
4. A via as a transmission line for connecting a signal line of a ceramic substrate and an external lead, or for making an electrical connection between layers having a wiring pattern formed thereon, and a coaxial line surrounding the via. A ceramic substrate comprising: a plurality of ground conductors arranged.
【請求項5】 前記ビアを収容するスルーホールの横断
面が円形に形成されるとともに、前記グランド導体を収
容する複数のスルーホールが前記ビアを中心とする同心
円上に配置されることを特徴とするセラミック基板。
5. A through hole for accommodating said via is formed in a circular cross section, and a plurality of through holes for accommodating said ground conductor are arranged on a concentric circle centered on said via. Ceramic substrate.
【請求項6】 請求項1乃至請求項5のいずれかに記載
のセラミック基板の製造方法であって、 前記ビアを収容するスルーホールと前記グランド導体を
収容するスルーホールを同一の金型を使用して一括して
セラミック基板部に穿設することを特徴とするセラミッ
ク基板の製造方法。
6. The method of manufacturing a ceramic substrate according to claim 1, wherein a through-hole for accommodating the via and a through-hole for accommodating the ground conductor use the same mold. And forming the ceramic substrate at a time.
【請求項7】 前記グランド導体を収容するスルーホー
ルの側面をメタライズすることにより前記グランド導体
を形成することを特徴とするセラミック基板の製造方
法。
7. A method for manufacturing a ceramic substrate, comprising: forming a ground conductor by metallizing a side surface of a through hole for accommodating the ground conductor.
JP25071899A 1999-09-03 1999-09-03 Ceramic substrate and manufacture thereof Withdrawn JP2001077498A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25071899A JP2001077498A (en) 1999-09-03 1999-09-03 Ceramic substrate and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25071899A JP2001077498A (en) 1999-09-03 1999-09-03 Ceramic substrate and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001077498A true JP2001077498A (en) 2001-03-23

Family

ID=17212029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25071899A Withdrawn JP2001077498A (en) 1999-09-03 1999-09-03 Ceramic substrate and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001077498A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334956A (en) * 2001-05-09 2002-11-22 Fujitsu Ltd Support for semiconductor device and method of manufacturing the same
US8253029B2 (en) 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
JP2015170676A (en) * 2014-03-06 2015-09-28 大日本印刷株式会社 Wiring board and manufacturing method thereof
JP2016066770A (en) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 Wiring board and method of manufacturing the same
KR20170008819A (en) * 2014-05-16 2017-01-24 자일링크스 인코포레이티드 Transmission line via structure

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002334956A (en) * 2001-05-09 2002-11-22 Fujitsu Ltd Support for semiconductor device and method of manufacturing the same
US8253029B2 (en) 2007-04-12 2012-08-28 Nec Corporation Filter circuit element and electronic circuit device
JP2015170676A (en) * 2014-03-06 2015-09-28 大日本印刷株式会社 Wiring board and manufacturing method thereof
KR20170008819A (en) * 2014-05-16 2017-01-24 자일링크스 인코포레이티드 Transmission line via structure
JP2017520935A (en) * 2014-05-16 2017-07-27 ザイリンクス インコーポレイテッドXilinx Incorporated Transmission line via structure
KR102105432B1 (en) 2014-05-16 2020-04-29 자일링크스 인코포레이티드 Transmission line via structure
JP2016066770A (en) * 2014-09-25 2016-04-28 京セラサーキットソリューションズ株式会社 Wiring board and method of manufacturing the same

Similar Documents

Publication Publication Date Title
US5286926A (en) Integrated circuit package and process for producing same
US7847197B2 (en) Multilayer circuit board and manufacturing method thereof
US8059420B2 (en) Surface mountable device
US5293502A (en) Integrated circuit package
JP3878795B2 (en) Multilayer wiring board
JP2001077498A (en) Ceramic substrate and manufacture thereof
JP2005243864A (en) Wiring board
JP2004064459A (en) Transmission line substrate for high frequency and method for manufacturing same
JP4462782B2 (en) High frequency wiring board
JP2005243970A (en) Complex circuit board
JP3798978B2 (en) Multilayer wiring board
JP3922551B2 (en) High-frequency transmission line substrate
JP2799465B2 (en) Magnetic alloy layer coated circuit board
JP4601369B2 (en) Wiring board
JPH10135637A (en) Ceramic multilayer wiring substrate
JP2005108893A (en) Wiring board
JP2004259959A (en) Wiring board
JP7432703B2 (en) Wiring base and electronic equipment
JP2004179198A (en) Ceramic package
WO2023120586A1 (en) Wiring board, electronic component mounting package using wiring board, and electronic module
US20230369180A1 (en) Wiring substrate and electronic device
JP2004259960A (en) Wiring board
JP2002043762A (en) Multilayer wiring board
JP2004153165A (en) Package for housing semiconductor component and its mounting structure
JP3792482B2 (en) Multilayer wiring board

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061107