JP2001068813A - Ceramic wiring board and its manufacture - Google Patents

Ceramic wiring board and its manufacture

Info

Publication number
JP2001068813A
JP2001068813A JP24449899A JP24449899A JP2001068813A JP 2001068813 A JP2001068813 A JP 2001068813A JP 24449899 A JP24449899 A JP 24449899A JP 24449899 A JP24449899 A JP 24449899A JP 2001068813 A JP2001068813 A JP 2001068813A
Authority
JP
Japan
Prior art keywords
ceramic
layer
green sheet
wiring board
resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24449899A
Other languages
Japanese (ja)
Inventor
Shinya Kawai
信也 川井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP24449899A priority Critical patent/JP2001068813A/en
Publication of JP2001068813A publication Critical patent/JP2001068813A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a ceramic wiring board by simultaneous baking a board which has a resistor showing a resistance of high precision without passing a process like trimming on a surface layer and/or an inner layer, in a ceramic based wiring board. SOLUTION: In this ceramic wiring board, a wiring circuit layer 12 is formed on a green sheet 10 composed of ceramic based insulating material, and a transfer film 13 on which a resistor layer 16 constituted of a metal plate or a metal foil 14 of high resistivity metal of at least 20 μΩcm is formed is pressure welded to the surface of the green sheet 10. By peeling the transfer film 13, the resistor layer 16 is transferred and formed on the surface of the green sheet 10. The green sheet 10 on which the wiring circuit layer 12 and the resistor layer 16 are formed is baked while restraining contraction especially in the X-Y direction, at a temperature lower than the melting point of the metal forming the layers 12 and 16.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、セラミック系絶縁
基板上に配線回路層と抵抗体層とを具備した混成集積回
路基板などに適したセラミック配線基板とその製造方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic wiring board suitable for a hybrid integrated circuit board having a wiring circuit layer and a resistor layer on a ceramic insulating substrate and a method of manufacturing the same.

【0002】[0002]

【従来技術】従来より、配線基板、例えば、受動部品や
能動部品を実装し電子回路の一部を構成するハイブリッ
ドIC用配線基板として、比較的高密度の配線が可能な
セラミック系抵抗体搭載配線基板が多用されている。
2. Description of the Related Art Conventionally, as a wiring board for a hybrid IC which forms a part of an electronic circuit by mounting a passive component or an active component, for example, a ceramic-based resistor mounting wiring capable of relatively high-density wiring. Substrates are frequently used.

【0003】このセラミック系抵抗体搭載配線基板は、
抵抗体を基板表面に搭載することにより、回路の小型
化、高密度化を実現したものであり、アルミナやガラス
セラミックなどの絶縁基板と、その表面に形成された
W、Mo、CuまたはAg等からなる配線回路層に加
え、LaB6 やSnO2 等の抵抗体が厚膜法により形成
される。
[0003] This ceramic resistor mounted wiring board is
By mounting a resistor on the surface of the substrate, it is possible to reduce the size and increase the density of the circuit. An insulating substrate such as alumina or glass ceramic and W, Mo, Cu or Ag formed on the surface In addition to the wiring circuit layer consisting of, a resistor such as LaB 6 or SnO 2 is formed by a thick film method.

【0004】このようなセラミック系抵抗体搭載配線基
板において、厚膜法によれば、LaB6 やSnO2 等の
酸化物粉末、あるいはCu−Ni系合金等の高抵抗金属
粉末を主成分とする厚膜抵抗体ペーストを用いて、焼成
されたセラミック系基板上にスクリーン印刷法等により
所定の形状に印刷形成した後、焼き付ける手法が一般的
である。
According to the thick film method, such a ceramic-resistor-mounted wiring board has, as a main component, an oxide powder such as LaB 6 or SnO 2 or a high-resistance metal powder such as a Cu—Ni alloy. A general method is to use a thick film resistor paste to print and form a predetermined shape on a fired ceramic substrate by a screen printing method or the like, and then to bake.

【0005】[0005]

【発明が解決しようとする課題】しかし、上記手法で
は、厚膜法で抵抗体粉末に有機バインダー等を添加調製
した抵抗体ペーストをスクリーン印刷後、焼成して形成
すると、抵抗値の精度が悪いという問題があった。これ
は主に、印刷等の印刷精度と焼成時の収縮バラツキによ
り抵抗体の形状を精度良く形成できないことに起因す
る。そのため、厚膜法で精度の良い抵抗を形成するため
には、焼成後にトリミングを行うことが必要であり、工
程数が増加するため、コストの増加やタクトタイムの増
加を招いていた。
However, in the above method, when a resistor paste prepared by adding an organic binder or the like to a resistor powder by a thick film method is screen-printed and formed by firing, the precision of the resistance value is poor. There was a problem. This is mainly due to the fact that the shape of the resistor cannot be accurately formed due to the printing accuracy of printing or the like and shrinkage variation during firing. Therefore, in order to form an accurate resistor by the thick film method, it is necessary to perform trimming after firing, and the number of steps is increased, resulting in an increase in cost and an increase in tact time.

【0006】さらに、セラミック絶縁基板の内部に抵抗
体素子を形成しようとすると、厚膜抵抗体のようなトリ
ミングが不可能であるため、絶縁基板との同時焼成によ
りさらに精度の良い抵抗体を形成することが不可欠とな
るが、そのような精度の高い抵抗体素子をトリミングな
しに形成することはほとんど不可能であった。その結
果、抵抗体の形成は常に基板表面に限られ、回路設計上
の大きな制約となり、回路のより一層の小型化、高密度
化への要求に応えることができずにいた。
Further, when a resistor element is to be formed inside a ceramic insulating substrate, trimming such as a thick film resistor cannot be performed. Therefore, a more accurate resistor is formed by simultaneous firing with an insulating substrate. However, it is almost impossible to form such a highly accurate resistor element without trimming. As a result, the formation of the resistor is always limited to the surface of the substrate, which is a great constraint on circuit design, and it has not been possible to meet the demand for further downsizing and higher density of the circuit.

【0007】従って、本発明は、抵抗体を有するセラミ
ック配線基板において、トリミング等の工程数の増加を
招くことなく、精度の高い抵抗を同時焼成にて表層およ
び/または内層に形成でき、より一層の小型化、高密度
化が可能な配線基板およびその製造方法を提供すること
にある。
Therefore, according to the present invention, in a ceramic wiring board having a resistor, a highly accurate resistor can be formed on a surface layer and / or an inner layer by simultaneous firing without increasing the number of steps such as trimming. It is an object of the present invention to provide a wiring board which can be reduced in size and density and a method of manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明者は、上記のよう
な課題について鋭意検討した結果、抵抗体として所定の
抵抗値に予め調整された抵抗体を転写フィルム上に形成
し、これをセラミックグリーンシート表面に転写形成
し、同時焼成することによって、抵抗精度の高い抵抗体
を容易に作製できることを見いだし、本発明に至った。
Means for Solving the Problems As a result of intensive studies on the above-mentioned problems, the present inventor has formed on a transfer film a resistor which has been previously adjusted to a predetermined resistance value as a resistor, and has formed this on a ceramic. It has been found that a resistor having high resistance accuracy can be easily produced by transfer-forming the green sheet surface and simultaneous firing, and the present invention has been accomplished.

【0009】即ち、本発明のセラミック配線基板は、セ
ラミック系絶縁基板の表面および/または内部に配線回
路層が形成されてなるセラミック配線基板において、前
記絶縁基板の表面および/または内部に、20μΩcm
以上の高抵抗金属の金属板あるいは金属箔からなる抵抗
体層が前記絶縁基板と同時に焼成によって形成されてな
ることを特徴とするものであり、特に、前記抵抗体層
は、前記セラミック系絶縁基板の内部に形成されてなる
ことが望ましい。
That is, the ceramic wiring board of the present invention is a ceramic wiring board in which a wiring circuit layer is formed on the surface and / or inside of a ceramic insulating substrate.
A resistor layer made of a metal plate or a metal foil of the above high-resistance metal is formed by firing simultaneously with the insulating substrate. In particular, the resistor layer is formed of the ceramic-based insulating substrate. It is desirable to be formed inside.

【0010】また、本発明のセラミック配線基板の製造
方法によれば、(a)セラミック系絶縁材料からなるグ
リーンシートを作製する工程と、(b)前記グリーンシ
ート表面に配線回路層を形成する工程と、(c)転写フ
ィルムの表面に、20μΩcm以上の高抵抗金属の金属
板あるいは金属箔からなる抵抗体層を形成する工程と、
(d)前記抵抗体層が形成された転写フィルムを、前記
グリーンシートの表面に圧接した後、前記転写フィルム
を剥がすことによって、前記グリーンシート表面に前記
抵抗体層を転写形成する工程と、(e)前記配線回路層
および前記抵抗体層が形成されたグリーンシートを前記
配線回路層および前記抵抗体層を形成する金属の融点よ
りも低い温度で焼成する工程と、を具備することを特徴
とするものであって、前記(e)において、焼成前に
(a)(b)あるいは(a)〜(c)を経て作製された
他のグリーンシートと積層する工程を具備することによ
って、多層配線基板を作製することができる。
Further, according to the method for manufacturing a ceramic wiring board of the present invention, (a) a step of producing a green sheet made of a ceramic insulating material, and (b) a step of forming a wiring circuit layer on the surface of the green sheet. (C) forming a resistor layer made of a metal plate or a metal foil of a high-resistance metal of 20 μΩcm or more on the surface of the transfer film;
(D) pressing the transfer film on which the resistor layer is formed on the surface of the green sheet and then peeling off the transfer film to transfer and form the resistor layer on the surface of the green sheet; e) firing the green sheet on which the wiring circuit layer and the resistor layer are formed at a temperature lower than the melting point of the metal forming the wiring circuit layer and the resistor layer. The step of laminating the green sheet with another green sheet produced through the steps (a), (b) or (a) to (c) before firing in the step (e). A substrate can be made.

【0011】その場合、前記(a)工程において、前記
グリーンシートにビアホールを形成し、該ビアホール内
に導電性ペーストを充填する工程を具備することが望ま
しい。また、焼成にあたっては前記グリーンシートのX
−Y方向の収縮を抑制しながら行うことが望ましい。
In this case, it is preferable that the step (a) includes a step of forming a via hole in the green sheet and filling the via hole with a conductive paste. In firing, the green sheet X
It is desirable to perform while suppressing shrinkage in the −Y direction.

【0012】なお、上記の構成において、前記抵抗体層
としては、Cu、Ni、Cr、Mn、Fe、Ag、P
t、Pd、Sn、Al、Si、Rh、Ir、Ru、R
e、Auから選ばれる少なくとも1種以上の金属からな
ること、また前記セラミック系絶縁基板としては、ガラ
ス粉末、あるいはガラス粉末とセラミックフィラー粉末
との混合物を焼成したものからなることが望ましい。
In the above structure, the resistor layer is made of Cu, Ni, Cr, Mn, Fe, Ag, P
t, Pd, Sn, Al, Si, Rh, Ir, Ru, R
e, made of at least one metal selected from Au, and the ceramic-based insulating substrate is preferably made of glass powder or a mixture obtained by firing a mixture of glass powder and ceramic filler powder.

【0013】[0013]

【発明の実施の形態】以下、本発明のセラミック配線基
板について、図面に基づいて説明する。尚、図面では、
配線基板の構造を複数のガラスセラミックスを絶縁基板
とする抵抗体内蔵型多層配線基板を例にして説明する。
図1は、本発明のセラミック配線基板の概略断面図であ
る。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a ceramic wiring board according to the present invention will be described with reference to the drawings. In the drawing,
The structure of the wiring board will be described with reference to an example of a multi-layer wiring board with a built-in resistor using a plurality of glass ceramics as an insulating substrate.
FIG. 1 is a schematic sectional view of a ceramic wiring board of the present invention.

【0014】図1によれば、本発明のセラミック配線基
板1は、絶縁基板2、配線回路層3、抵抗体層4および
ビアホール導体5とを具備する。絶縁基板2は、複数の
ガラスセラミック系絶縁層2a〜2dを積層してなる積
層体から構成され、該絶縁層2a〜2d間および絶縁基
板2表面および裏面には、低抵抗金属からなる配線回路
層3および20μΩcm以上の高抵抗金属の金属板ある
いは金属箔からなる抵抗体層4が形成される。さらに配
線回路層3や抵抗体層4は、低抵抗金属粉末を充填して
なるビアホール導体5により結合され、回路網を形成し
ている。
Referring to FIG. 1, a ceramic wiring board 1 according to the present invention includes an insulating substrate 2, a wiring circuit layer 3, a resistor layer 4, and a via-hole conductor 5. The insulating substrate 2 is composed of a laminate formed by laminating a plurality of glass ceramic insulating layers 2a to 2d, and a wiring circuit made of a low-resistance metal is provided between the insulating layers 2a to 2d and on the front and back surfaces of the insulating substrate 2. A layer 3 and a resistor layer 4 made of a metal plate or a metal foil of a high resistance metal of 20 μΩcm or more are formed. Further, the wiring circuit layer 3 and the resistor layer 4 are connected by a via-hole conductor 5 filled with a low-resistance metal powder to form a circuit network.

【0015】また、ビアホールに充填される導体材料
は、上記の配線回路層3と同様の成分を主成分とする導
体が充填されていることが望ましいが、必ずしも上記成
分に限定されるものではない。
It is preferable that the conductor material filled in the via hole is filled with a conductor mainly composed of the same component as that of the above-described wiring circuit layer 3, but is not necessarily limited to the above-mentioned component. .

【0016】さらに、配線基板1の表面の配線回路層3
は、ICチップなどの各種電子部品6を搭載するための
パッドとして、シールド用導体膜として、さらには、外
部回路と接続する端子電極等として用いられ、各種電子
部品6が配線回路層3に半田などのロウ材や導電性接着
剤7などを介して接合される。尚、図示していないが、
必要に応じて、ガラスやエポキシ樹脂等により構成され
る配線保護膜などを形成しても構わない。
Further, the wiring circuit layer 3 on the surface of the wiring board 1
Are used as pads for mounting various electronic components 6 such as IC chips, as conductive films for shielding, and as terminal electrodes for connection to external circuits. The various electronic components 6 are soldered to the wiring circuit layer 3. And a conductive adhesive 7 or the like. Although not shown,
If necessary, a wiring protection film made of glass, epoxy resin, or the like may be formed.

【0017】本発明によれば、上記抵抗体層4を、比抵
抗が20μΩcm以上の高抵抗金属からなる金属板ある
いは金属箔によって形成することが重要である。この金
属板または金属箔はそれ自体収縮が従来の厚膜抵抗体の
ように抵抗体粉末の焼き付け等に伴う収縮に比較して格
段に小さいことから寸法精度に優れるために、予めの形
状を定めておくことによりその抵抗値が変化することが
なく、高精度で形成できるためにトリミングなどの工程
が不要となる。
According to the present invention, it is important that the resistor layer 4 is formed of a metal plate or a metal foil made of a high-resistance metal having a specific resistance of 20 μΩcm or more. Since the metal plate or metal foil itself has much smaller shrinkage than the conventional thick film resistor compared to the shrinkage accompanying baking of the resistor powder, etc., it has excellent dimensional accuracy. By doing so, the resistance value does not change and it can be formed with high precision, so that a step such as trimming is not required.

【0018】この抵抗体層4を構成する抵抗体として
は、セラミック系絶縁基板の焼成温度よりも高い融点を
有することが同時焼成を行う上で望ましく、Cu、N
i、Cr、Mn、Fe、Ag、Pt、Pd、Sn、A
l、Si、Rh、Ir、Ru、ReおよびAu又はそれ
らの混合物や合金などを使用する。
It is desirable for the resistor constituting the resistor layer 4 to have a melting point higher than the firing temperature of the ceramic insulating substrate for simultaneous firing.
i, Cr, Mn, Fe, Ag, Pt, Pd, Sn, A
1, Si, Rh, Ir, Ru, Re and Au, or a mixture or alloy thereof are used.

【0019】一方、配線回路層3は、Cu、Ag、A
l、Au、Ni、Pt、Pd、W、Mo、Mnから選ば
れる1種、または2種以上の混合物や合金のうち、セラ
ミック系絶縁基板の焼成温度よりも高い融点を有する金
属であることが同時焼成を行う上で望ましく、特にセラ
ミック系絶縁基板として、焼成温度が800〜1000
℃のガラスセラミックスなどの低温焼成セラミックスに
よって構成する場合には、Cu、Ag、Al、Au、N
i、PtおよびPd又はそれらの混合物や合金などの低
抵抗金属を使用することが可能である。
On the other hand, the wiring circuit layer 3 is made of Cu, Ag, A
One, or a mixture or alloy of two or more selected from l, Au, Ni, Pt, Pd, W, Mo, and Mn, may be a metal having a melting point higher than the firing temperature of the ceramic insulating substrate. Desirable for simultaneous firing, especially for ceramic insulating substrates, firing temperature is 800 to 1000
When made of low-temperature fired ceramics such as glass ceramics at ℃, Cu, Ag, Al, Au, N
It is possible to use low resistance metals such as i, Pt and Pd or mixtures or alloys thereof.

【0020】この配線回路層3は、一般には、上記金属
粉末による焼結体からなるが、特にその一部または全部
が上記抵抗体層と同様に上記金属の金属板あるいは金属
箔であることが望ましい。
The wiring circuit layer 3 is generally made of a sintered body made of the above-mentioned metal powder. In particular, a part or all of the wiring circuit layer 3 may be made of the above-mentioned metal plate or metal foil like the above-mentioned resistor layer. desirable.

【0021】絶縁基板2の材質としては、配線回路層3
や抵抗体層4を形成する金属の融点以下で焼成可能なセ
ラミック材料であれば特に限定するものではなく、アル
ミナ、ムライト、Si3 4 、AlN、ガラスセラミッ
クスなど周知のセラミック基板材料が用いられるが、と
りわけ、焼成温度が800〜1000℃の低温焼成セラ
ミック材料、具体的には、ガラス粉末、あるいはガラス
粉末とフィラー粉末の混合物を焼成したガラスセラミッ
クスからなることが、抵抗体層の材質の選択が拡大する
とともに、配線回路層3として前記低抵抗の金属を用い
ることができる点で望ましい。
The material of the insulating substrate 2 includes a wiring circuit layer 3
The material is not particularly limited as long as it is a ceramic material that can be fired at a temperature equal to or lower than the melting point of the metal forming the resistor layer 4, and well-known ceramic substrate materials such as alumina, mullite, Si 3 N 4 , AlN, and glass ceramics are used. However, in particular, a low-temperature fired ceramic material having a firing temperature of 800 to 1000 ° C., specifically, a glass ceramic obtained by firing a glass powder or a mixture of a glass powder and a filler powder can be selected by selecting a material of a resistor layer. And the low-resistance metal can be used as the wiring circuit layer 3.

【0022】ガラスセラミックスを製造するのに用いら
れるガラスとしては、シリカガラス、ソーダ石灰ガラ
ス、鉛ガラス、鉛アルカリ珪酸ガラス、ほう珪酸ガラ
ス、アルミノホウ珪酸ガラス、ほう珪酸亜鉛ガラス、ア
ルミノ珪酸ガラス、燐酸ガラスなどが挙げられ、特に、
ほう珪酸系ガラスが好適である。また、上記セラミック
フィラーの例としては、SiO2 、Al2 3 、ZrO
2 、TiO2 、ZnO、MgAl2 4 、ZnAl2
4 、MgSiO3 、MgSiO4 、Zn2 SiO4、Z
2 TiO4 、SrTiO3 、CaTiO3 、MgTi
3 、BaTiO3、CaMgSi2 6 、SrAl2
Si2 8 、BaAl2 Si2 8 、CaAl2 Si2
8 、Mg2 Al4 Si5 18、Zn2 Al4 Si5
18、AlN、SiC、ムライト、ゼオライトなどが挙げ
られ、用途に合わせて選択することができ、また、必ず
しも上記例示したガラスおよびセラミックフィラーに限
定されるものではない。
Examples of the glass used for producing glass ceramics include silica glass, soda lime glass, lead glass, lead alkali silicate glass, borosilicate glass, aluminoborosilicate glass, zinc borosilicate glass, aluminosilicate glass, and phosphate glass. And the like, in particular,
Borosilicate glass is preferred. Examples of the ceramic filler include SiO 2 , Al 2 O 3 and ZrO.
2, TiO 2, ZnO, MgAl 2 O 4, ZnAl 2 O
4 , MgSiO 3 , MgSiO 4 , Zn 2 SiO 4 , Z
n 2 TiO 4 , SrTiO 3 , CaTiO 3 , MgTi
O 3 , BaTiO 3 , CaMgSi 2 O 6 , SrAl 2
Si 2 O 8 , BaAl 2 Si 2 O 8 , CaAl 2 Si 2
O 8 , Mg 2 Al 4 Si 5 O 18 , Zn 2 Al 4 Si 5 O
18 , AlN, SiC, mullite, zeolite, etc., which can be selected according to the application, and are not necessarily limited to the glass and ceramic fillers exemplified above.

【0023】次に、本発明のセラミック配線基板を作製
する方法として、多層配線基板を作成する場合を例とし
てその工程図を図2に示した。
Next, as a method of manufacturing the ceramic wiring board of the present invention, a case of manufacturing a multilayer wiring board is shown in FIG. 2 as an example.

【0024】(1)まず、前記例示したガラス粉末、ま
たはガラス粉末と前記ラミックフィラーを所定量秤量
し、混合してガラスセラミック組成物を調製し、その混
合物に有機バインダー等を加えた後、ドクターブレード
法、圧延法、プレス法などによりシート状に成形してグ
リーンシート10を作製する。
(1) First, a predetermined amount of the above-mentioned glass powder or the above-mentioned glass powder and the above-mentioned lamic filler are weighed and mixed to prepare a glass-ceramic composition, and an organic binder or the like is added to the mixture. The green sheet 10 is formed by forming the sheet into a sheet shape by a blade method, a rolling method, a pressing method, or the like.

【0025】(2)次に、このグリーンシート10にレ
ーザーやマイクロドリル、パンチングなどにより、貫通
孔を形成し、その内部に導体ペーストを充填してビアホ
ール導体11を形成する。なお導体ペースト中には、前
述したような配線回路層形成用の金属粉末とともに、有
機バインダーと有機溶剤とを含み、場合によってはガラ
ス等の無機成分を添加して混合して調製される。
(2) Next, a through hole is formed in the green sheet 10 by laser, micro drill, punching or the like, and the inside thereof is filled with a conductive paste to form a via hole conductor 11. The conductive paste contains an organic binder and an organic solvent together with the metal powder for forming a wiring circuit layer as described above, and may be prepared by adding and mixing an inorganic component such as glass in some cases.

【0026】(3)次に、このグリーンシート10の表
面に配線回路層12を形成する。この配線回路層12の
形成にあたっては、導体ペーストをスクリーン印刷、グ
ラビア印刷等により印刷するか、または転写フィルム表
面に予め金属箔からなる配線回路層を形成しておき、配
線回路層が形成された転写フィルムを、グリーンシート
の表面に圧接した後、転写フィルムを剥がすことによっ
て、グリーンシート表面に配線回路層を転写形成するこ
とができる。
(3) Next, a wiring circuit layer 12 is formed on the surface of the green sheet 10. In forming the wiring circuit layer 12, a conductive paste was printed by screen printing, gravure printing, or the like, or a wiring circuit layer made of metal foil was previously formed on the surface of the transfer film, and the wiring circuit layer was formed. After the transfer film is pressed against the surface of the green sheet, the transfer film is peeled off, whereby the wiring circuit layer can be transferred and formed on the surface of the green sheet.

【0027】なお、導体ペーストは、Cu、Ag、A
l、Au、Ni、Pt、Pdから選ばれる少なくとも1
種以上の金属粉末を主成分として、上述したビアホール
導体と同様の成分を混合して調製される。さらに、印刷
後に、配線回路層12が表面に凹凸を作らないように圧
力を印加して埋設することが、その上に寸法精度の高い
抵抗体層を形成する上で望ましい。
The conductor paste is made of Cu, Ag, A
1, at least one selected from Au, Ni, Pt, and Pd
It is prepared by mixing at least one kind of metal powder as a main component and the same component as the via-hole conductor described above. Further, after printing, it is desirable to bury the wiring circuit layer 12 by applying pressure so as not to form unevenness on the surface in order to form a resistor layer with high dimensional accuracy thereon.

【0028】(4)次に、このグリーンシート10の表
面に、抵抗体層を形成する。抵抗体層の形成にあたり、
まず、図2の(4a)〜(4d)を経て転写フィルムの
表面に抵抗値調整された抵抗体層を作製する。
(4) Next, a resistor layer is formed on the surface of the green sheet 10. In forming the resistor layer,
First, through steps (4a) to (4d) in FIG. 2, a resistor layer having a resistance value adjusted on the surface of the transfer film is prepared.

【0029】即ち、(4a)まず、高分子フィルムなど
の転写フィルム13の表面に接着剤を介して比抵抗が2
0μΩcm以上の金属板あるいは金属箔14を張り合わ
せた物を準備する。(4b)次に、金属板あるいは金属
箔14の表面に回路パターンのレジスト層15を付設す
る。(4c)そして、エッチング法によりレジスト層1
5を形成していない領域の金属を除去する。(4d)そ
して、レジスト層15を除去することにより抵抗体層1
6を形成する。
That is, (4a) First, a specific resistance of 2 is applied to the surface of the transfer film 13 such as a polymer film via an adhesive.
A metal plate or a metal foil 14 having a thickness of 0 μΩcm or more is prepared. (4b) Next, a resist layer 15 having a circuit pattern is provided on the surface of the metal plate or the metal foil 14. (4c) Then, the resist layer 1 is formed by an etching method.
The metal in the region where 5 is not formed is removed. (4d) The resist layer 1 is removed by removing the resist layer 15.
6 is formed.

【0030】この方法によれば、金属板あるいは金属箔
の厚みを均一に制御できることや、エッチング法では配
線の切れやダレがなく微細加工が可能であることから、
抵抗の横方向の寸法精度を高めることができ、その結
果、抵抗となる抵抗体層16を精度良く形成することが
可能となる。
According to this method, the thickness of the metal plate or the metal foil can be controlled uniformly, and the etching method enables fine processing without cutting or sagging of the wiring.
The dimensional accuracy of the resistor in the lateral direction can be improved, and as a result, the resistor layer 16 serving as the resistor can be formed with high accuracy.

【0031】(5)続いて、このようにして上記抵抗体
層16を付設した転写フィルム13を(3)のグリーン
シート10の表面に位置合わせして積層し、10〜50
0kg/cm2 程度の圧力を印加し、上記抵抗体層16
をグリーンシート表面に圧接する。そして、上記抵抗体
層16をグリーンシート10上に残したままで転写フィ
ルム13のみを剥離することにより、抵抗体層16をグ
リーンシート10の表面に転写することができ、これに
より抵抗体層16および配線回路層12を有する1層の
配線シート17を作成することができる。
(5) Subsequently, the transfer film 13 provided with the resistor layer 16 as described above is aligned and laminated on the surface of the green sheet 10 of (3).
A pressure of about 0 kg / cm 2 is applied to the resistive layer 16
Is pressed against the surface of the green sheet. By peeling off only the transfer film 13 while leaving the resistor layer 16 on the green sheet 10, the resistor layer 16 can be transferred to the surface of the green sheet 10, whereby the resistor layer 16 and the A single-layer wiring sheet 17 having the wiring circuit layer 12 can be formed.

【0032】なお、配線回路層12および抵抗体層16
の形成にあたっては、その形成の順序は重要ではなく、
前述の方法とは逆に、先に抵抗体層16を形成した後、
配線回路層12を形成してもよい。また、配線回路層1
2の形成に際しては、前述したように、グリーンシート
10の表面に抵抗体層16の形成方法と同様の方法を用
いて、高純度の低抵抗金属の金属箔を転写することによ
り形成してもかまわない。この場合、従来の印刷法では
形成が困難である微細配線を歩留まり良く形成すること
ができ、さらに、配線抵抗の低抵抗化が可能となりさら
なる小型化、高密度化、高機能化に有効である。
The wiring circuit layer 12 and the resistor layer 16
The order of formation is not important in the formation of
Contrary to the method described above, after forming the resistor layer 16 first,
The wiring circuit layer 12 may be formed. In addition, the wiring circuit layer 1
As described above, when the metal foil 2 is formed by transferring a metal foil of a high-purity low-resistance metal to the surface of the green sheet 10 using the same method as the method of forming the resistor layer 16 as described above. I don't care. In this case, fine wiring, which is difficult to form by the conventional printing method, can be formed with high yield, and furthermore, the wiring resistance can be reduced, which is effective for further miniaturization, higher density, and higher functionality. .

【0033】(6)その後、(1)〜(5)と同様にし
て作成した配線シート18〜20を配線シート17とと
もに積層圧着して積層体を作成する。
(6) Thereafter, the wiring sheets 18 to 20 prepared in the same manner as in (1) to (5) are laminated and pressed together with the wiring sheet 17 to form a laminate.

【0034】(7)次に、この積層体を400〜850
℃ので加熱処理してグリーンシート内やビアホール導体
ペースト中の有機成分を分解除去した後、配線回路層1
2や抵抗体層16を形成する金属成分の融点よりも低い
温度にて同時焼成する。焼成条件としては、例えば、配
線回路層12をCuを主成分とする導体ペーストあるい
は銅箔にて形成した場合には、800〜1000℃の窒
素雰囲気中で焼成する。
(7) Next, this laminate is placed in the range of 400 to 850.
° C to decompose and remove the organic components in the green sheet and the via-hole conductor paste.
2 and at the same time lower than the melting point of the metal component forming the resistor layer 16. As the firing conditions, for example, when the wiring circuit layer 12 is formed of a conductive paste or copper foil containing Cu as a main component, the firing is performed in a nitrogen atmosphere at 800 to 1000 ° C.

【0035】なお、この焼成時、金属板あるいは金属箔
からなる抵抗体層16はグリーンシートの様な収縮挙動
を示さないため、焼成の際には、特開昭57ー3265
7号に記載されるような方法に基づいて、上記のグリー
ンシートの積層体に対して一軸方向から50〜500k
g/cm2 程度の圧力を印加するなどの方法によって、
グリーンシートのX−Y方向への収縮を抑制し、実質的
に収縮しない焼成方法にて焼成することが望ましい。
In this firing, the resistor layer 16 made of a metal plate or a metal foil does not exhibit a shrinkage behavior like a green sheet.
No. 7, 50 to 500 k from the uniaxial direction with respect to the green sheet laminate described above.
By applying a pressure of about g / cm 2 or the like,
It is desirable that the green sheet be fired by a firing method that suppresses shrinkage in the XY directions and does not substantially shrink.

【0036】このように、実質的にX−Y方向に収縮し
ない方法で焼成することにより、従来の厚膜法とは異な
り、焼成収縮のバラツキに起因する抵抗値の精度劣化が
ほとんど生じることなく、非常に高い精度で形成した抵
抗体層16を、その寸法精度を維持したまま焼成するこ
とができる。
As described above, by firing in a method that does not substantially shrink in the XY directions, unlike the conventional thick film method, there is almost no deterioration in the precision of the resistance value due to the variation in shrinkage in firing. The resistor layer 16 formed with very high precision can be fired while maintaining its dimensional precision.

【0037】以上のように、本発明のセラミック配線基
板は、(1)〜(7)の工程を経て作製することができ
るが、表裏2層の配線回路層を有する配線基板を作成す
る場合には、(1)(2)(3)(4)(5)の工程後
に、(7)に示した様な焼成を行うことにより作製さ
れ、さらに多層化した配線基板を作製する場合には、
(1)〜(4)の工程後、(5)の工程を経て、グリー
ンシート10上の両面に配線回路層12、抵抗体層16
を形成した後、(7)に示したような焼成を施すことに
より作製される。
As described above, the ceramic wiring board of the present invention can be manufactured through the steps (1) to (7). However, when a wiring board having two front and back wiring circuit layers is manufactured. Is manufactured by performing the baking as shown in (7) after the steps (1), (2), (3), (4), and (5). In the case of manufacturing a multilayered wiring board,
After the steps (1) to (4), the wiring circuit layer 12 and the resistor layer 16 are formed on both surfaces of the green sheet 10 through the step (5).
Is formed and then fired as shown in (7).

【0038】上記の製造方法によれば、(4)の工程に
おいて、従来の印刷法よりも格段に高い寸法精度で抵抗
体層16を形成することが可能となり、さらに実質的に
X−Y方向に収縮しない焼成を行うことにより、焼成に
よる寸法バラツキを抑制することができる。従って、従
来の厚膜法とは異なり、トリミング等の工程を経ること
なく、精度の高い抵抗を表層および内層に内蔵した配線
基板を、同時焼成により簡便にコストの上昇を最小限に
抑えながら形成することができ、より一層の小型化、高
密度化に対応可能な配線基板を形成できる。
According to the manufacturing method described above, in the step (4), the resistor layer 16 can be formed with much higher dimensional accuracy than the conventional printing method, and furthermore, substantially in the XY directions. By performing the firing without shrinking, the dimensional variation due to the firing can be suppressed. Therefore, unlike the conventional thick film method, a wiring board with high-precision resistors built into the surface layer and the inner layer is formed without simultaneous trimming and other processes by minimizing the cost increase by simultaneous firing. Thus, a wiring board that can cope with further miniaturization and higher density can be formed.

【0039】[0039]

【実施例】先ず、70重量%のほう珪酸ガラスと30重
量%のSiO2 を秤量し、それに、バインダーとしてア
クリル樹脂、可塑剤としてDBP(ジブチルフタレー
ト)、溶媒としてトルエンとイソプロピルアルコールを
加えて調製したスラリーを用いてドクターブレード法に
より厚さ300μmのグリーンシートを作製した。
EXAMPLE First, 70% by weight of borosilicate glass and 30% by weight of SiO 2 were weighed, and prepared by adding an acrylic resin as a binder, DBP (dibutyl phthalate) as a plasticizer, and toluene and isopropyl alcohol as a solvent. Using the slurry thus obtained, a green sheet having a thickness of 300 μm was produced by a doctor blade method.

【0040】次に、金属成分として平均粒径が5μmの
Cu粉末に、有機バインダーとしてアクリル系樹脂、溶
媒としてDBPを添加混練し、配線回路層用銅ペースト
およびビアホール導体用銅ペーストを作製した。
Next, an acrylic resin as an organic binder and DBP as a solvent were added to a Cu powder having an average particle size of 5 μm as a metal component and kneaded to prepare a copper paste for a wiring circuit layer and a copper paste for a via-hole conductor.

【0041】そして、グリーンシートの所定個所にパン
チングにてビアホールを形成し、そのビアホール内に先
のビアホール導体用ペーストを充填した。さらに、グリ
ーンシートの所定箇所に、上記配線回路層用銅ペースト
を用いてスクリーン印刷法にて、配線回路層を印刷形成
した。
Then, via holes were formed at predetermined locations of the green sheet by punching, and the via hole conductor paste was filled in the via holes. Further, a wiring circuit layer was printed and formed on a predetermined portion of the green sheet by the screen printing method using the copper paste for a wiring circuit layer.

【0042】一方、ポリエチレンテレフタレート(PE
T)の転写シート表面に、接着剤を塗布して、比抵抗が
50μΩcmで厚み20μmのCu−Ni合金の圧延金
属箔を接着した。そして、前記金属箔の表面に感光性の
レジストを塗布し、ガラスマスクを通して露光してパタ
ーンを形成した後、非パターン部をエッチング除去する
ことにより、抵抗値の異なる抵抗体パターンを形成し
た。
On the other hand, polyethylene terephthalate (PE)
An adhesive was applied to the transfer sheet surface of T), and a rolled metal foil of a Cu—Ni alloy having a specific resistance of 50 μΩcm and a thickness of 20 μm was bonded. Then, a photosensitive resist was applied to the surface of the metal foil, exposed through a glass mask to form a pattern, and then the non-pattern portions were removed by etching to form resistor patterns having different resistance values.

【0043】そして、上記ビアホール導体および配線回
路層を形成したグリーンシートに、ビアホールの位置あ
わせを行いながら上記抵抗体パターンを形成した転写シ
ートを積層し、60℃、200kgf/cm2 で熱圧着
した。転写シートを剥がすことにより抵抗体層をグリー
ンシート表面に転写し、ビアホール導体を接続した配線
回路層および抵抗体層により形成した配線層を具備する
一単位の配線シートを形成した。
Then, the transfer sheet on which the resistor pattern was formed was laminated on the green sheet on which the via-hole conductor and the wiring circuit layer had been formed while positioning the via-hole, and thermocompression-bonded at 60 ° C. and 200 kgf / cm 2 . . By peeling off the transfer sheet, the resistor layer was transferred to the surface of the green sheet to form a unit wiring sheet having a wiring circuit layer connected to via-hole conductors and a wiring layer formed by the resistor layer.

【0044】さらに、上記一単位の配線シートを5層、
更にその上に上記抵抗体層を具備する配線シートが表層
にくるように1層配置し、60℃、200kg/cm2
の圧力にて5枚積層した。
Further, the above-mentioned one unit of wiring sheet is made up of five layers,
Furthermore wiring sheet comprising the resistor layer is arranged one layer to come to the surface layer thereon, 60 ℃, 200kg / cm 2
Five sheets were laminated at a pressure of.

【0045】最後に、このグリーンシート積層体を有機
バインダー等の有機成分を分解除去するため、窒素雰囲
気中で750℃で1時間保持した後、同一雰囲気中で積
層体を200kg/cm2 で1軸加圧しながら900℃
で1時間保持することにより、多層配線基板を作製し
た。
Finally, in order to decompose and remove organic components such as an organic binder, the green sheet laminate was kept at 750 ° C. for 1 hour in a nitrogen atmosphere, and then the laminate was placed at 200 kg / cm 2 in the same atmosphere. 900 ° C with axial pressing
For 1 hour to produce a multilayer wiring board.

【0046】上記配線基板を200ヶ作製し、内層抵抗
および表層抵抗の抵抗値のバラツキを評価した。なお、
バラツキ2.5%以下を合格とした。その結果を表1に
示す。
200 pieces of the above wiring boards were manufactured, and the variation in the resistance value of the inner layer resistance and the surface layer resistance was evaluated. In addition,
A variation of 2.5% or less was judged to be acceptable. Table 1 shows the results.

【0047】なお、比較例として従来の厚膜法により表
層抵抗を作製し、トリミング前後の抵抗値のバラツキを
評価した。また同時に印刷法にて内層抵抗を作製し同様
に評価を行った。
As a comparative example, a surface layer resistor was manufactured by a conventional thick film method, and the variation in resistance value before and after trimming was evaluated. At the same time, an inner layer resistor was prepared by a printing method and evaluated in the same manner.

【0048】[0048]

【表1】 [Table 1]

【0049】表1から明らかなように、本発明に従い、
20μΩcm以上の高抵抗金属の金属板あるいは金属箔
からなる抵抗体層により内層抵抗および表層抵抗を同時
焼成にて形成することにより、トリミング等の工程を経
ること無しに抵抗値のバラツキが2.5%以下の高精度
の抵抗を形成することができ、簡便に精度の高い抵抗を
内蔵した配線基板を得ることができた。
As is apparent from Table 1, according to the present invention,
By forming the inner layer resistance and the surface layer resistance by simultaneous firing with a resistor layer made of a metal plate or a metal foil of a high resistance metal of 20 μΩcm or more, the variation in resistance value is reduced by 2.5 without going through a process such as trimming. % Or less, and a wiring board with a built-in high-precision resistor can be easily obtained.

【0050】これに対して、従来の厚膜法ではトリミン
グ無しで表層抵抗のバラツキを2.5%以下とすること
ができず、内層抵抗を印刷法にて形成した試料に付いて
も同様であった。
On the other hand, in the conventional thick film method, the variation of the surface resistance cannot be reduced to 2.5% or less without trimming, and the same applies to the sample in which the inner layer resistance is formed by the printing method. there were.

【0051】[0051]

【発明の効果】以上詳述したとおり、本発明によれば、
セラミック系絶縁基板と、該絶縁基板の表面および内部
に形成された配線回路層とを具備する配線基板におい
て、金属を主成分とする配線回路層と、金属を主成分と
しかつその比抵抗の値が20μΩcm以上である金属板
あるいは金属箔により形成することにより、トリミング
等の工程数の増加を招くことなく、精度の高い抵抗を同
時焼成にて表層および内層に形成し、より一層の小型
化、高密度化が可能な抵抗体層を有する配線基板を提供
することができる。
As described in detail above, according to the present invention,
In a wiring board comprising a ceramic insulating substrate and a wiring circuit layer formed on the surface and inside of the insulating substrate, a wiring circuit layer mainly composed of a metal, and a value of a specific resistance mainly composed of a metal and having a specific resistance. Is formed by a metal plate or a metal foil having a thickness of 20 μΩcm or more, without increasing the number of steps such as trimming, forming a high-precision resistance in the surface layer and the inner layer by simultaneous firing, further downsizing, It is possible to provide a wiring board having a resistor layer capable of increasing the density.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明のセラミック配線基板の一実施例である
多層配線基板の概略断面図である。
FIG. 1 is a schematic sectional view of a multilayer wiring board which is one embodiment of a ceramic wiring board of the present invention.

【図2】図1の多層配線基板の製造方法を説明するため
の製造工程図である。
FIG. 2 is a manufacturing process diagram for explaining a method for manufacturing the multilayer wiring board of FIG. 1;

【符号の説明】[Explanation of symbols]

1 多層配線基板 2 絶縁基板 2a〜d 絶縁層 3、12 配線回路層 4、16 抵抗体層 5 ビアホール導体 6 電子部品 7 ロウ材あるいは接着剤 10 グリーンシート 11 ビアホール導体 13 転写フィルム 14 金属箔 15 レジスト 17〜20配線シート DESCRIPTION OF SYMBOLS 1 Multilayer wiring board 2 Insulating board 2a-d Insulating layer 3, 12 Wiring circuit layer 4, 16 Resistor layer 5 Via hole conductor 6 Electronic component 7 Brazing material or adhesive 10 Green sheet 11 Via hole conductor 13 Transfer film 14 Metal foil 15 Resist 17-20 wiring sheet

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H05K 3/46 H05K 3/46 T S N Fターム(参考) 4E351 AA07 AA09 AA13 AA14 BB01 BB05 BB22 BB26 BB30 BB49 CC12 CC17 CC19 CC22 DD04 DD05 DD12 DD17 DD18 DD19 DD20 DD21 DD31 DD42 DD52 DD54 EE10 EE11 GG09 GG20 5E346 AA12 AA14 AA15 AA24 AA43 BB01 BB20 CC17 CC18 CC25 CC31 DD09 EE24 EE27 EE29 FF18 FF45 GG03 GG06 GG09 HH22 HH25 HH33 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) H05K 3/46 H05K 3/46 TSNF term (Reference) 4E351 AA07 AA09 AA13 AA14 BB01 BB05 BB22 BB26 BB30 BB49 CC12 CC17 CC19 CC22 DD04 DD05 DD12 DD17 DD18 DD19 DD20 DD21 DD31 DD42 DD52 DD54 EE10 EE11 GG09 GG20 5E346 AA12 AA14 AA15 AA24 AA43 BB01 BB20 CC17 CC18 CC25 CC31 DD09 EE24 EE27 EE29 FF18 H33H09H33GG03

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】セラミック系絶縁基板の表面および/また
は内部に配線回路層が形成されてなるセラミック配線基
板において、前記絶縁基板の表面および/または内部
に、20μΩcm以上の高抵抗金属の金属板あるいは金
属箔からなる抵抗体層が前記絶縁基板と同時に焼成によ
って形成されてなることを特徴とするセラミック配線基
板。
1. A ceramic wiring board in which a wiring circuit layer is formed on the surface and / or inside of a ceramic insulating substrate, wherein a metal plate of a high resistance metal of 20 μΩcm or more is provided on the surface and / or inside of the insulating substrate. A ceramic wiring board, wherein a resistor layer made of a metal foil is formed by firing simultaneously with the insulating substrate.
【請求項2】前記抵抗体層が、Cu、Ni、Cr、M
n、Fe、Ag、Pt、Pd、Sn、Al、Si、R
h、Ir、Ru、ReおよびAuから選ばれる少なくと
も1種以上の金属からなることを特徴とする請求項1記
載のセラミック配線基板。
2. The method according to claim 1, wherein said resistor layer is made of Cu, Ni, Cr, M
n, Fe, Ag, Pt, Pd, Sn, Al, Si, R
2. The ceramic wiring board according to claim 1, comprising at least one metal selected from the group consisting of h, Ir, Ru, Re and Au.
【請求項3】前記抵抗体層が、前記セラミック系絶縁基
板の内部に形成されてなることを特徴とする請求項1記
載のセラミック配線基板。
3. The ceramic wiring board according to claim 1, wherein said resistor layer is formed inside said ceramic insulating substrate.
【請求項4】前記セラミック系絶縁基板が、ガラス粉
末、あるいはガラス粉末とセラミックフィラー粉末との
混合物を焼成したものからなることを特徴とする請求項
1乃至請求項3のいずれか記載のセラミック配線基板。
4. The ceramic wiring according to claim 1, wherein said ceramic insulating substrate is formed by firing glass powder or a mixture of glass powder and ceramic filler powder. substrate.
【請求項5】(a)セラミック系絶縁材料からなるグリ
ーンシートを作製する工程と、(b)前記グリーンシー
ト表面に配線回路層を形成する工程と、(c)転写フィ
ルムの表面に、20μΩcm以上の高抵抗金属の金属板
あるいは金属箔からなる抵抗体層を形成する工程と、
(d)前記抵抗体層が形成された転写フィルムを、前記
グリーンシートの表面に圧接した後、前記転写フィルム
を剥がすことによって、前記グリーンシート表面に前記
抵抗体層を転写形成する工程と、(e)前記配線回路層
および前記抵抗体層が形成されたグリーンシートを前記
配線回路層および前記抵抗体層を形成する金属の融点よ
りも低い温度で焼成する工程と、を具備することを特徴
とするセラミック配線基板の製造方法。
5. A step of producing a green sheet made of a ceramic insulating material; a step of forming a wiring circuit layer on the surface of the green sheet; and a step of forming a wiring circuit layer on the surface of the green sheet. Forming a resistor layer made of a metal plate or a metal foil of a high-resistance metal,
(D) pressing the transfer film on which the resistor layer is formed on the surface of the green sheet and then peeling off the transfer film to transfer and form the resistor layer on the surface of the green sheet; e) firing the green sheet on which the wiring circuit layer and the resistor layer are formed at a temperature lower than the melting point of the metal forming the wiring circuit layer and the resistor layer. Of manufacturing a ceramic wiring board.
【請求項6】前記(e)において、焼成前に(a)
(b)あるいは(a)〜(c)を経て作製された他のグ
リーンシートと積層する工程を具備する請求項5記載の
セラミック配線基板の製造方法。
6. In (e), before firing, (a)
6. The method for manufacturing a ceramic wiring board according to claim 5, further comprising the step of: (b) laminating another green sheet produced through (a) to (c).
【請求項7】前記(a)工程において、前記グリーンシ
ートにビアホールを形成し、該ビアホール内に導電性ペ
ーストを充填する工程を具備する請求項5または請求項
6記載のセラミック配線基板の製造方法。
7. The method for manufacturing a ceramic wiring board according to claim 5, wherein in the step (a), a via hole is formed in the green sheet, and a conductive paste is filled in the via hole. .
【請求項8】前記抵抗体層が、Cu、Ni、Cr、M
n、Fe、Ag、Pt、Pd、Sn、Al、Si、R
h、Ir、Ru、ReおよびAuから選ばれる少なくと
も1種以上の金属からなることを特徴とする請求項5乃
至請求項7記載のセラミック配線基板の製造方法。
8. The resistor layer is made of Cu, Ni, Cr, M
n, Fe, Ag, Pt, Pd, Sn, Al, Si, R
8. The method for manufacturing a ceramic wiring board according to claim 5, comprising at least one metal selected from h, Ir, Ru, Re, and Au.
【請求項9】前記セラミックグリーンシートが、ガラス
粉末、あるいはガラス粉末とセラミックフィラー粉末と
の混合物を主成分とすることを特徴とする請求項5乃至
請求項8のいずれか記載のセラミック配線基板の製造方
法。
9. The ceramic wiring board according to claim 5, wherein said ceramic green sheet mainly comprises glass powder or a mixture of glass powder and ceramic filler powder. Production method.
【請求項10】前記焼成を、前記グリーンシートのX−
Y方向の収縮を抑制しながら行うことを特徴とする請求
項5記載のセラミック配線基板の製造方法。
10. The method according to claim 10, wherein the sintering is performed by using X-
6. The method for manufacturing a ceramic wiring board according to claim 5, wherein the method is performed while suppressing shrinkage in the Y direction.
JP24449899A 1999-08-31 1999-08-31 Ceramic wiring board and its manufacture Pending JP2001068813A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24449899A JP2001068813A (en) 1999-08-31 1999-08-31 Ceramic wiring board and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24449899A JP2001068813A (en) 1999-08-31 1999-08-31 Ceramic wiring board and its manufacture

Publications (1)

Publication Number Publication Date
JP2001068813A true JP2001068813A (en) 2001-03-16

Family

ID=17119573

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24449899A Pending JP2001068813A (en) 1999-08-31 1999-08-31 Ceramic wiring board and its manufacture

Country Status (1)

Country Link
JP (1) JP2001068813A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936336B2 (en) 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2011230965A (en) * 2010-04-28 2011-11-17 Asahi Glass Co Ltd Glass ceramic composition and element mounting substrate

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6936336B2 (en) 2002-03-15 2005-08-30 Kyocera Corporation Transfer sheet and production method of the same and wiring board and production method of the same
JP2011230965A (en) * 2010-04-28 2011-11-17 Asahi Glass Co Ltd Glass ceramic composition and element mounting substrate

Similar Documents

Publication Publication Date Title
JPH05102666A (en) Manufacture of multilayer ceramic board
JP2000285731A (en) Manufacture of conductor paste and ceramic multilayer substrate
JP3351043B2 (en) Method for manufacturing multilayer ceramic substrate
JPH06100377A (en) Production of multilayer ceramic board
JPH06237081A (en) Manufacture of multilayer ceramic substrate
JP2001068813A (en) Ceramic wiring board and its manufacture
EP1189495B1 (en) Method of manufacturing multilayer ceramic substrate
JP4789443B2 (en) Composite sheet manufacturing method, laminated body manufacturing method, and laminated part manufacturing method
JPH06224556A (en) Multilayer board baked at low temperature
JP2004119547A (en) Ceramic wiring board and its manufacturing method
JP2001085839A (en) Method for manufacturing multi-ceramic substrate
KR100715152B1 (en) Methods of forming metal contact pads on a metal support substrate
JPH11273997A (en) Electronic part and its manufacture
JPH11186727A (en) Wiring board and manufacture thereof
JP2001015930A (en) Multilayer printed wiring board and manufacture thereof
JP3222296B2 (en) Conductive ink
JP3093602B2 (en) Manufacturing method of ceramic circuit board
JP3426920B2 (en) Wiring board
JPH05327220A (en) Manufacture of multilayer ceramic base
JP2001185852A (en) Producing method for multilayer wiring board
JPH06326470A (en) Manufacture of multilayered ceramic board
JP2001267742A (en) Method of manufacturing ceramic multilayer board, and conductor paste used for the same
JP2001156411A (en) Multilayer wiring board and its manufacturing method
JPH0677665A (en) Multilayered circuit board and manufacture thereof
JPH06232528A (en) Hybrid integrated circuit board and manufacture thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060327

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060418