JP2001056782A - データ転送方法およびそのシステム - Google Patents

Abstract

(57)【要約】 【課題】 ＤＭＡによるデータ転送システムで生じるキ
ャッシュコヒーレンス問題に対して、ソフトウェアによ
る負荷を低減し、かつ、処理時間を短縮させることでシ
ステム全体の性能向上を図ることを目的とする。 【解決手段】 ＤＭＡ転送の際に、キャッシュコントロ
ーラ２は、メモリ３に記憶された転送元領域の最新デー
タ（ダーティ・データ）がキャッシュに保持されている
かどうかを判定する。キャッシュに転送元領域の最新デ
ータが保持されていると判定したとき、キャッシュコン
トローラ２は、転送元領域（メモリ３）から転送先領域
（入出力装置５）へのデータ転送を停止させ、キャッシ
ュの最新データを転送先領域（入出力装置５）に転送さ
せると共に、同時にキャッシュから転送元領域（メモリ
３）にも最新データを供給する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、プロセッサがキャ
ッシュを備え、さらに主記憶装置（メインメモリ）と入
出力装置（例えば、磁気ディスク装置）などのデバイス
間でＤＭＡ（Direct Memory Access）制御を行うＤＭ
Ａコントローラを有するデータ転送システムに関する。

【０００２】

【従来の技術】図７は、プロセッサがキャッシュ機構を
備え、ＤＭＡ制御を行うデータ転送システムを示す従来
例である。このシステムは、プロセッサ１（ＣＰＵ）、
キャッシュコントローラ２、メインメモリ３（以下、メ
モリという）、ＤＭＡコントローラ４、入出力装置５、
バスアービタ６、バス７を備えて構成されている。キャ
ッシュコントローラ４は、キャッシュを備えており、プ
ロセッサ１がアクセスする頻度の高いデータをキャッシ
ュメモリに格納しておくように制御する。バスアービタ
６は、バス使用権の調停を行うもので、ＤＭＡコントロ
ーラ４からの要求に対してバス使用権の許可を与える。
ＤＡＭコントローラ４は、バス使用権を獲得すると、メ
モリ３と外部デバイスである入出力装置５との間で、プ
ロセッサ１を介さずに転送先へデータを転送させる働き
をする。ところで、図７に示すキャッシュを備えたプロ
セッサシステム上において、８Ｑｕａｄｗｏｒｄｓ（１
Ｑｕａｄｗｏｒｄｓ＝４ｗｏｒｄｓ、以下、ＱＷとい
う）のＤＭＡ転送要求が発生した時に、その転送元領域
（この場合、メモリ３に相当）の一部の最新データをキ
ャッシュが保持していた場合を考える。なお、ここでは
キャッシュ１ラインを４ＱＷ、データバスを１２８ｂｉ
ｔ（１ＱＷ）と想定する。また、図７では転送領域０ｘ
１０００_００００〜０ｘ１０００_００７ｆの８ＱＷの
うちキャッシュが最新データを保持している領域が０ｘ
１０００_００４０〜０ｘ１０００_００７ｆの４ＱＷで
ある。

【０００３】この場合、０ｘ１０００_００４０〜０ｘ
１０００_００７ｆの最新データは転送元領域にはなく
キャッシュに存在している。したがって、ＤＭＡ転送の
要求に基づいて転送元領域（この場合、メモリ３）から
全てのデータを単純に読み出して転送先領域（この場
合、入出力装置５）に転送してしまうと、メモリ３内の
古いデータがそのまま転送されてしまい、データの一貫
性が損なわれてしまう（キャッシュコヒーレンス問
題）。そこで、このような問題に対して従来では、ＤＭ
Ａの設定を行う前に、キャッシュが最新データを保持し
ているかのチェックをソフトウェアで行う。その結果、
キャッシュが最新データを保持していると判断された場
合には、ＤＭＡをセットする前に、転送元のメモリ３に
対してキャッシュの最新データを書き戻させる。という
方法で前述のキャッシュコヒーレンス問題を回避してい
た。この方法に関する具体的な従来構成について述べる
と、下記（１）〜（５）の５つの手順から構成されてお
り、以下、図７のブロック回路および図８の動作タイミ
ングチャートを参照して説明する。 （１）“キャッシュにＤＭＡ転送元領域のダーティ・デ
ータの有無をチェック。” 最初に、８ＱＷのＤＭＡ転送の要求が発生すると、プロ
セッサ１は、キャッシュにＤＭＡ転送元領域のダーティ
・データを保持しているかをソフトウェア処理でチェッ
クする。このチェックはＤＭＡ転送量に比例するが、こ
の場合は１０サイクル程度かかる。尚、このキャッシュ
のダーティ(dirty)・データとは、キャッシュのみが最
新データを保持しており、メモリ３には古いデータしか
存在していない状態を示す。

【０００４】（２）“ダーティ・データがあればキャッ
シュ中の最新データを転送元領域に書き戻す。” ソフトウェア処理によるチェックが完了し、例えば、キ
ャッシュに４ＱＷのダーティ・データがあることを発見
した場合には、ＤＭＡ転送を行う前にキャッシュ中の最
新データを転送元領域(メモリ３)に書き戻す必要があ
る。そこで、プロセッサ１は、/t_start信号をアサート
(assert)してダーティ・データの転送アドレス(addres
s)およびデータをメモリ３へ転送する。同時にメモリ３
の読み書き制御信号（Ｒ／Ｗ信号）をLow（書きこみ）
にする。メモリ３は、/t_ack信号をアサートしながら、
キャッシュから転送されてくる４ＱＷ全てのダーティ・
データを書きこむと、ネゲート(negate)して書き戻しを
終了する。 （３）“ＤＭＡコントローラに対し、ＤＭＡのセッ
ト。” つぎに、プロセッサ１はＤＭＡコントローラ４に転送内
容をセットし、ＤＭＡを起動させる。具体的には、プロ
セッサ１は、/t_start信号をアサートしてＤＭＡの入出
力操作命令やＤＭＡ開始アドレスおよびその転送サイズ
などを転送する。ＤＭＡコントローラ４は、/t_ack信号
がアサートされることで、そのＤＭＡ転送データをレジ
スタ８に取り込みこれを保持する。

【０００５】（４）“ＤＭＡコントローラからバスアー
ビタに対してＤＭＡ要求。” つぎに、ＤＭＡコントローラ４は、/bus_request信号を
アサートして、バスアービタ６に対してバスの使用権を
要求する。バスアービタ６は、バスの調停を終えると、
バス使用権を許可する/bus_grant信号をアサートする。 （５）“ＤＭＡ転送。” ＤＭＡコントロー４は、バスアービタ６から送出された
/bus_grant信号を検知してバス権を獲得すると、/t_sta
rt信号をアサートしてＤＭＡ転送開始アドレスおよび転
送サイズなどをメモリ３へ転送する。同時にメモリ３か
らデータを読み出すために読み書き制御信号（Ｒ／Ｗ）
をHigh（読み出し）に切り替える。これにより転送元領
域のメモリ３からデータが読み出されてバス７へ送出さ
れる。これを受けて入出力装置５は、/t_ack信号をアサ
ートしながら、メモリ３から読み出される８ＱＷ全ての
転送データを書きこむと、/t_ack信号をネゲートしてＤ
ＭＡ転送を完了する。

【０００６】

【発明が解決しようとする課題】前述のようにキャッシ
ュ中にダーティ・データがあるかどうかをソフトウェア
でチェックし、その結果に基づいてダーティ・データを
メモリに書き戻すという方法によってキャッシュコヒー
レンス問題を解決できる。しかしながら、ＤＭＡ転送領
域が大きければ大きいほど、ソフトウェアによるキャッ
シュチェック期間が長くなる。また、多数のダーティ・
データをキャッシュが保持していた場合、メモリに対す
る書き戻し時間が長くなるため、システム全体の性能を
著しく低減させかねないという課題を有していた。本発
明は、このような状況を考慮してなされたもので、ＤＭ
Ａによるデータ転送システムで生じるキャッシュコヒー
レンス問題に対して、ソフトウェアによる負荷を低減
し、かつ、処理時間を短縮させることでシステム全体の
性能向上を図ることを目的とする。

【０００７】

【課題を解決するための手段】本発明は、キャッシュを
備えたプロセッサとＤＭＡコントローラを搭載したシス
テム上にあって、ＤＭＡ転送の際に、キャッシュコント
ローラが転送元領域の最新データをキャッシュに保持し
ているかどうかを判定し、この判定結果に基づきそのデ
ータ転送を制御するデータ転送システムにおいて、キャ
ッシュに転送元領域の最新データが保持されていると判
定されたとき、転送元領域から転送先領域へのデータ転
送を停止させ、キャッシュの最新データを転送先領域に
転送させるキャッシュコントローラを備えることを特徴
とする。この手段によれば、従来行っていた（１）キャ
ッシュにＤＭＡ転送元領域のダーティ・データであるか
のチェック、（２）ダーティ・データがあった場合、キ
ャッシュ中のダーティ・データを転送元領域（メモリ）
に書き戻す、という二つの手順を省略できるため、大幅
な性能改善が見込まれる。また、本発明は、キャッシュ
から転送元領域にも最新データを供給し、かつ、同時に
キャッシュコントローラはその最新データに対するキャ
ッシュタグをダーティ(dirty)からクリーン(clean)状態
に変更することを特徴とする。

【０００８】この手段によれば、ＤＭＡ転送中にキャッ
シュから転送元領域にもデータを書き戻すので、データ
の一貫性を保つことができる。また、本発明は、キャッ
シュを備えたプロセッサとＤＭＡコントローラを搭載し
たシステム上にあって、ＤＭＡ転送の際に、キャッシュ
コントローラがメモリに記憶された転送先領域の最新デ
ータをキャッシュに保持しているかどうかを判定し、こ
の判定結果に基づきそのデータ転送を制御するデータ転
送システムにおいて、キャッシュに転送先領域の最新デ
ータが保持されていると判定されたとき、ＤＭＡ転送後
にその最新データに対応するキャッシュタグをダーティ
(dirty)から無効(invalid)状態に変更するキャッシュコ
ントローラを備えたことを特徴とする。この手段によれ
ば、ＤＭＡ転送の終了時点で古くなったキャッシュデー
タを無効(invalid)状態にすることで、データの一貫性
を保つことができる。

【０００９】

【発明の実施の形態】以下、本発明の実施の形態につき
図１〜図７を参照して説明する。１はプロセッサ（ＣＰ
Ｕ）、２はキャッシュコントローラ、３はメモリであ
る。キャッシュコントローラ２は、キャッシュを備えて
おり、プロセッサ１がアクセスする頻度の高いデータを
キャッシュメモリに格納しておくように制御する。４は
ＤＭＡコントローラで、磁気ディスク装置などの入出力
装置５からバス７を介してＤＭＡ要求があった場合に、
メモリ３と入出力装置５との間のデータ転送を制御す
る。６はバスアービタであり、プロセッサ１とＤＭＡコ
ントローラ４の間でバス使用権の調停を行うものであ
る。ＤＭＡコントローラ４は、バスアービタ６に対して
バス使用権の要求を行い、バス使用権を獲得すると、メ
モリ3と外部デバイスである入出力装置5との間で、プロ
セッサ1を介さずに直接データを転送させる働きをする
ものである。７はバスであり、このバス7はアドレスを
転送するアドレスバス、データを転送するデータバス、
データの流れやメモリの読み書きなどを制御する制御信
号線よりなるコントロールバスの３つのバスから構成さ
れている。また、図１に示すように、一点鎖線で囲んで
いる、プロセッサ１、キャッシュコントローラ２、ＤＭ
Ａコントローラ４、バスアービタ６などの各構成要素を
１チップ化したＬＳＩで構成する。尚、プロセッサ１と
キャッシュコントローラ２とを１つのＬＳＩチップで構
成し、他のＤＭＡコントローラ４などの構成要素を別チ
ップに構成してもよい。

【００１０】さらに、図1のシステムには、メモリ３か
ら送信されるデータを止めるという役割を持つ制御線
（以下、/d_stopという）が付加されている。尚、/d_st
op信号がアクティブ(active)な間は、キャッシュコント
ローラ２が/t_ack信号を駆動（drive）するようになっ
ている。以下、メモリ３から入出力装置５へのデータが
転送される場合（下記(１)）と、逆に、入出力装置５か
らメモリ３へデータが転送される場合（下記（２））に
つき、それぞれの実施の形態につき説明する。 （１）“キャッシュがＤＭＡ転送元領域（メモリ）のダ
ーティ(dirty）データを保持していた場合の制御”を説
明する。図５に示すように、ＤＭＡ転送の要求が発生す
ると、プロセッサ１は直ちにＤＭＡコントローラ４に転
送内容（入出力操作命令や転送アドレスおよびその転送
サイズなど）をセットしてＤＭＡを起動させる。ＤＭＡ
コントローラ４は、バスアービタ６に対して、/bus_req
uest信号を送出してバス使用権を要求する。ＤＭＡコン
トローラ４は、バスアービタ６から送信された/bus_gra
nt信号を検知してバス使用権を獲得すると、ＤＭＡコン
トローラ４は、/t_start信号をアサートしてＤＭＡの転
送開始アドレスをバス７へ送出する。同時に、メモリ３
からデータを読み出すために読み書き信号（Ｒ／Ｗ）を
High（読み出し）に切り替える。

【００１１】これを受けてキャッシュコントローラ２は
ＤＭＡの転送開始アドレスと転送サイズを保持すると同
時に、/d_stop信号をアサートしてメモリ３からのデー
タ供給を停止させ、キャッシュ中に最初の転送領域０ｘ
１０００_００００〜０ｘ１０００_００３ｆ（前半４Ｑ
Ｗ）のダーティ・データを持っているかのチェックを１
サイクルで行う。このチェックは、キャッシュ中に０ｘ
１０００_００００〜０ｘ１０００_００３ｆ（前半４Ｑ
Ｗ）のアドレスデータが保持されており、かつ、キャッ
シュタグの状態ビットがダーティであるかを判定すれば
よく、キャッシュタグの状態ビットの部分のみを２−ｐ
ｏｒｔＲＡＭ（read/write共用port×２）にすることで
実現できる。いま、キャッシュには０ｘ１０００_００
００〜０ｘ１０００_００３ｆ（前半４ＱＷ）のダーテ
ィ・データを保持していないと判定されたので、キャッ
シュコントローラ２は直ちに/d_stop信号をネゲート(ne
gate)してメモリ３から読み出されるデータをバス７へ
送出し、図２の破線矢印で示すようにメモリ３から入出
力装置５へのＤＭＡ転送を開始させる。続いて、このＤ
ＭＡ転送を行っている間、キャッシュコントローラ２は
次の４ＱＷ領域（０ｘ１０００_００４０〜０ｘ１００
０_００７ｆ）のチェックに入る。これはメモリ３が０
ｘ１０００_００００〜０ｘ１０００_００３ｆの領域を
ＤＭＡ転送している期間にオーバーラップしてチェック
処理を行う。

【００１２】このチェックでキャッシュコントローラ２
は、０ｘ１０００_００４０からの４ＱＷがダーティ・
データであると判定する。そこで、メモリ３からの４Ｑ
Ｗ目（０ｘ１０００_００３０〜０ｘ１０００_００３
ｆ）に対する/t_ack信号がアサートされた次のサイクル
で、キャッシュコントローラ２は/d_stop信号をアサー
トして、メモリ３からのデータ供給を止めると共に、自
らが/t_ack信号をアサートしながら、図３の破線矢印で
示すように、キャッシュのダーティ・データ(後半４Ｑ
Ｗ)を入出力装置５へ転送する。また、同時にメモリ３
は/d_stop信号を検知して自らのデータを出すのを止
め、逆にキャッシュから送出されてくる最新データ（後
半４ＱＷ）を記憶する。後半の４ＱＷの転送が終了する
と、図４に示すように、キャッシュコントローラ２は０
ｘ１０００_００４０〜０ｘ１０００_００７ｆに対応す
るキャッシュタグの状態ビットをダーティ(dirty)から
クリーン(clean)に変更する。このキャッシュ中のクリ
ーン(clean)とは、キャッシュとメモリ３のデータおよ
びアドレスが同じ状態を示し、キャッシュとメモリ３が
共に最新データを保持している状態を示している。

【００１３】（２）“キャッシュがＤＭＡ転送領域（メ
モリ）のダーティ(dirty)データを保持していた場合の
制御”を説明する。前述の（１）とは逆に、図６に示す
ように、ＤＭＡにより転送元領域（入出装置５）から転
送先領域（メモリ３）へデータ転送する場合を考える。
転送前にキャッシュが転送先領域のダーティ・データを
保持していた場合には、ＤＭＡ転送後は、転送先領域
（メモリ３）は上書きされてそのデータは最新データと
なり、このアドレス領域に対応するキャッシュのデータ
は古くなってしまう。そこで、ハードウェア量に余裕が
ない場合は、転送先領域に対応するキャッシュタグを無
効(invalid)状態に変更し、古くなったキャッシュデー
タを無効化する。これによりデータの一貫性を保つこと
ができる。この場合の構成として、キャッシュタグの中
でも状態ビットの部分のみを２−ｐｏｒｔＲＡＭ（read
/write共用port×２）にすればよく、従来に比べるとハ
ードウェア量の増加はあるが微増で抑えることができ
る。すなわち、プロセッサに占めるキャッシュの面積は
通常４〜８％であり、さらにキャッシュ全体に占めるキ
ャッシュタグの状態ビットの部分は１％未満であるため
結果としてプロセッサ全体からみたハードウェア量の増
加は僅かである。

【００１４】ちなみに、この構成では、その後にプロセ
ッサ１がメモリ３の最新データを要求した場合は、これ
に該当する最新データはキャッシュに存在しないので、
キャッシュミスとなり、メモリ３から読み出されてキャ
ッシュに入れられるので、その間はストールが発生する
など処理時間が長くなる。したがって、ハードウェア量
に余裕がある場合は、さらに、キャッシュをしている領
域の転送データをスヌープし、ＤＭＡ転送と同時に転送
元領域（この場合、入出力装置５）からキャッシュにも
データを取り込み、キャッシュタグの状態ビットをクリ
ーン(clean)に変更するように構成すれば、ＤＭＡ転送
の完了時点で既に最新データがキャッシュに格納される
ので、プロセッサ１が最新データを要求した場合はキャ
ッシュミスを起こさない。ただし、これを実現するため
には、キャッシュ全体を２−ｐｏｒｔＲＡＭにすればよ
い。このように本発明の実施形態は図５に示すように、
固有のレイテンシ(latency)として、ダーティ・データ
の有無をチェックする１サイクル(cycle)だけＤＭＡ転
送のレイテンシが増加する。しかしながら、図８に示す
従来例に比べて、（１）キャッシュにＤＭＡ転送元領域
のダーティ・データがあるかのチェックと、（２）ダー
ティ・データがあった場合、キャッシュ中のダーティ・
データを転送元領域（メモリ）に書き戻す、という二つ
の手順を省略できるため、大幅な性能改善が見込める。
また、ＤＭＡ転送領域とキャッシュサイズとの比が大き
くなればなるほど前述の（１）チェック量や（２）書き
戻し量も増えるため、これらの比の値が大きいシステム
では性能低下も無視できなくなるため、本実施形態での
性能改善の効果は大きくなる。

【００１５】

【発明の効果】本発明は、ＤＭＡによるデータ転送シス
テムで生じるキャッシュコヒーレンス問題に対して、ソ
フトウェアによる負荷を低減し、かつ、処理時間を短縮
させることでシステム全体の性能向上を図ることができ
る。

【図面の簡単な説明】

【図１】 本発明を適用したＤＭＡコントローラを搭載
したデータ転送システムの構成を示すブロック回路図で
ある。

【図２】 図１のデータ転送システムにおいて、メモリ
から入出力装置へのデータ転送動作を示す説明図であ
る。

【図３】 図１のデータ転送システムにおいて、キャッ
シュからメモリおよび入出力装置へのデータ転送動作を
示す説明図である。

【図４】 図１のデータ転送システムにおいて、ＤＭＡ
転送終了時の状態を示す説明図である

【図５】 図１のデータ転送システムにおける動作を説
明するためのタイミングチャートである。

【図６】 図１のデータ転送システムにおいて、入出力
装置からメモリへのデータ転送動作を示す説明図であ
る。

【図７】 従来例のＤＭＡコントローラを搭載したデー
タ転送システムの構成を示すブロック回路図とそのデー
タ転送動作を示す説明図である。

【図８】 図７のデータ転送システムにおける動作を説
明するためのタイミングチャートである。

【符号の説明】

１…プロセッサ ２…キャッシュコントローラ ３…メモリ ４…ＤＭＡコントローラ ５…入出力装置 ６…バスアービタ ７…バス

Claims (6)

【特許請求の範囲】
1. 【請求項１】 キャッシュを備えたプロセッサとＤＭＡ
   コントローラを搭載したシステム上にあって、ＤＭＡ転
   送の際に、キャッシュコントローラがメモリに記憶され
   た転送元領域の最新データをキャッシュに保持している
   かどうかを判定し、キャッシュが転送元領域の最新デー
   タを保持していた場合は、転送元領域から転送先領域へ
   のデータ転送を停止させ、キャッシュの最新データを転
   送先領域に転送させることを特徴とするデータ転送方
   法。
2. 【請求項２】 キャッシュから転送元領域にも最新デー
   タを供給し、かつ、同時にキャッシュコントローラはそ
   の最新データに対するキャッシュタグをクリーン(clea
   n)状態に変更することを特徴とする請求項１記載のデー
   タ転送方法。
3. 【請求項３】 キャッシュを備えたプロセッサとＤＭＡ
   コントローラを搭載したシステム上にあって、ＤＭＡ転
   送の際に、キャッシュコントローラが転送先領域の最新
   データをキャッシュに保持しているかどうかを判定し、
   キャッシュが転送先領域の最新データを保持していた場
   合は、ＤＭＡ転送後にその最新データに対応するキャッ
   シュタグを無効(invalid)状態に変更することを特徴と
   するデータ転送方法。
4. 【請求項４】 キャッシュを備えたプロセッサとＤＭＡ
   コントローラを搭載したシステム上にあって、ＤＭＡ転
   送の際に、キャッシュコントローラが転送元領域の最新
   データをキャッシュに保持しているかどうかを判定し、
   この判定結果に基づきそのデータ転送を制御するデータ
   転送システムにおいて、キャッシュに転送元領域の最新
   データが保持されていると判定されたとき、転送元領域
   から転送先領域へのデータ転送を停止させ、キャッシュ
   の最新データを転送先領域に転送させるキャッシュコン
   トローラを備えることを特徴とするデータ転送システ
   ム。
5. 【請求項５】 キャッシュから転送元領域にも最新デー
   タを供給し、かつ、同時にキャッシュコントローラはそ
   の最新データに対するキャッシュタグをダーティ(dirt
   y)からクリーン(clean)状態に変更することを特徴とす
   る請求項４記載のデータ転送システム。
6. 【請求項６】 キャッシュを備えたプロセッサとＤＭＡ
   コントローラを搭載したシステム上にあって、ＤＭＡ転
   送の際に、キャッシュコントローラがメモリに記憶され
   た転送先領域の最新データをキャッシュに保持している
   かどうかを判定し、この判定結果に基づきそのデータ転
   送を制御するデータ転送システムにおいて、キャッシュ
   に転送先領域の最新データが保持されていると判定され
   たとき、ＤＭＡ転送後にその最新データに対応するキャ
   ッシュタグをダーティ(dirty)から無効(invalid)状態に
   変更するキャッシュコントローラを備えたことを特徴と
   するデータ転送システム。