JP2001044502A - Composite light emitting element and manufacture thereof - Google Patents

Composite light emitting element and manufacture thereof

Info

Publication number
JP2001044502A
JP2001044502A JP21329599A JP21329599A JP2001044502A JP 2001044502 A JP2001044502 A JP 2001044502A JP 21329599 A JP21329599 A JP 21329599A JP 21329599 A JP21329599 A JP 21329599A JP 2001044502 A JP2001044502 A JP 2001044502A
Authority
JP
Japan
Prior art keywords
light emitting
layer
electrode
emitting device
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21329599A
Other languages
Japanese (ja)
Inventor
Tomio Inoue
登美男 井上
Kenichi Koya
賢一 小屋
Hiroshi Murata
博志 村田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electronics Corp
Priority to JP21329599A priority Critical patent/JP2001044502A/en
Publication of JP2001044502A publication Critical patent/JP2001044502A/en
Pending legal-status Critical Current

Links

Landscapes

  • Led Device Packages (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To actualize the structure of a light emitting element, wherein light emitted by an active layer of the light emitting element having an active layer formed of a quaternary compound semiconductor InGaAlP is efficiently taken out, without being absorbed by a GaAs substrate, and its manufacturing method with a good non-defective rate. SOLUTION: A composite light emitting element is composed of a semiconductor light emitting element and a submount element 2, which electrically connects and mounts it in combination therewith. An active layer 8 is formed of InGaAlP and the semiconductor laminate structure has no GaAs included in surfaces up to a main light guide-out surface, and n-side and p-side electrodes 11 and 12 provide in the semiconductor light emitting element 1 are provided on the side of the mount surface on the submount element 2 to secure the light emission area of a main light guide-out surface, thereby increasing the light extraction efficiency.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光取り出し効率を
向上させた半導体発光素子に係り、とくに4元化合物半
導体InGaAlPを活性層とする半導体発光素子及び
その製造方法に関する。
The present invention relates to a semiconductor light emitting device having improved light extraction efficiency, and more particularly to a semiconductor light emitting device using a quaternary compound semiconductor InGaAlP as an active layer and a method of manufacturing the same.

【0002】[0002]

【従来の技術】基板の上に化合物半導体を積層して構成
される各種の半導体発光素子の中で、4元化合物半導体
InGaAlPを活性層とする半導体発光素子は、高輝
度のオレンジ色やアンバー色の発光ダイオード及び赤色
レーザーダイオードとして製品化されている。このよう
なInGaAlPを活性層とするものでは、GaAsを
基板とすることで、従来のGaPやGaAs等を用いる
ものに比べると、赤色から緑色の高輝度発光が既に達成
されている。
2. Description of the Related Art Among various semiconductor light emitting devices formed by laminating a compound semiconductor on a substrate, a semiconductor light emitting device having a quaternary compound semiconductor InGaAlP as an active layer has a high brightness of orange or amber. And a red laser diode. In such a device using InGaAlP as an active layer, high brightness light emission from red to green has already been achieved by using GaAs as a substrate, as compared with a conventional device using GaP, GaAs, or the like.

【0003】製品化されている高輝度オレンジ色または
アンバー色発光の半導体発光素子の構造の一例を図6に
示す。この半導体発光素子50は有機金属気相成長法に
より、n型GaAs基板51の表面に、n型GaAsバ
ッファ層52と、n型のGaAsとInAlPの20ペ
アからなる超格子のブラッグ反射層53と、n型InG
aAlPのクラッド層54と、ノンドープInGaAl
Pの活性層55と、p型InGaAlPのクラッド層5
6と、p型GaAlAsのウインドウ層58とを順に積
層したダブルヘテロ構造としたものである。そして、n
型GaAs基板51側には、AuとGeの合金層とAu
層からなるn側電極61を形成し、p型GaAlAsの
ウインドウ層58側には、AuとZnの合金層とAu層
からなるp側電極60を蒸着する位置に対応させてp型
GaAs層59を形成しオーミックを取りやすくしてい
る。
FIG. 6 shows an example of the structure of a commercialized semiconductor light-emitting device that emits high-brightness orange or amber light. The semiconductor light emitting device 50 is formed by metal organic chemical vapor deposition on an n-type GaAs substrate 51 with an n-type GaAs buffer layer 52 and a superlattice Bragg reflection layer 53 composed of 20 pairs of n-type GaAs and InAlP. , N-type InG
aAlP cladding layer 54 and non-doped InGaAl
P active layer 55 and p-type InGaAlP cladding layer 5
6 and a p-type GaAlAs window layer 58 are sequentially stacked to form a double hetero structure. And n
Au-Ge alloy layer and Au
A p-type GaAs layer 59 is formed on the p-type GaAlAs window layer 58 side so as to correspond to the position where the p-side electrode 60 made of an Au-Zn alloy layer and an Au layer is deposited. To make it easier to take an ohmic.

【0004】ここで、ノンドープInGaAlPの活性
層55を挟むクラッド層54,56は活性層55よりA
l混晶比を高くすることにより、活性層55に対する電
子及び正孔の閉じ込みが行なわれる。また、ウインドウ
層58は、p側電極60から流される電流を十分に広げ
て活性層55に注入するためにやや厚く(数μm程度)
形成されている。そして、クラッド層54,56及びウ
インドウ層58は、ともに活性層55から発光される光
に対して透明である。
Here, the cladding layers 54 and 56 sandwiching the non-doped InGaAlP active layer 55 are more A
By increasing the l-mixed crystal ratio, electrons and holes are confined in the active layer 55. The window layer 58 is slightly thick (about several μm) in order to sufficiently spread the current flowing from the p-side electrode 60 and inject the current into the active layer 55.
Is formed. The cladding layers 54 and 56 and the window layer 58 are both transparent to light emitted from the active layer 55.

【0005】なお、このようなInGaAlPの活性層
55をGaAsの基板51の上に積層した半導体発光素
子としては、たとえば特公平6−103579号公報に
記載されたものがある。
As a semiconductor light emitting device having such an InGaAlP active layer 55 laminated on a GaAs substrate 51, there is, for example, a device described in Japanese Patent Publication No. 6-103579.

【0006】[0006]

【発明が解決しようとする課題】ところが、活性層55
からn型GaAs基板51に向かう光は、GaAsのバ
ンドギャップが活性層55のバンドギャップより小さい
ので、GaAs層でほとんどが吸収されてしまう。その
結果、光の取り出し効率が半分近くまで下がることにな
る。
However, the active layer 55
Most of the light traveling toward the n-type GaAs substrate 51 is absorbed by the GaAs layer since the band gap of GaAs is smaller than the band gap of the active layer 55. As a result, the light extraction efficiency is reduced to almost half.

【0007】このようなGaAs層特にn型GaAs基
板51による光の吸収による発光効率の低下を改善する
ために、GaAs基板の代わりにGaP基板を用いるこ
とが提案されている。ところが、GaP基板の上に4元
のInGaAlPの化合物半導体層を形成するのは現状
ではきわめて困難である。このため、この構成の半導体
発光素子の製造に際しては、n型GaAsの基板51の
上に化合物半導体のエピタキシャル成長を行なわせた後
にGaAs基板を除去し、GaP基板に張り替えるとい
った手法を用いている。
It has been proposed to use a GaP substrate instead of a GaAs substrate in order to improve the reduction of the luminous efficiency due to the absorption of light by such a GaAs layer, especially the n-type GaAs substrate 51. However, it is very difficult at present to form a quaternary InGaAlP compound semiconductor layer on a GaP substrate. For this reason, in manufacturing a semiconductor light emitting device having this configuration, a method is used in which a GaAs substrate is removed after a compound semiconductor is epitaxially grown on an n-type GaAs substrate 51, and the substrate is replaced with a GaP substrate.

【0008】しかしながら、このような手法は、主とし
て次の二つの理由により、良品率がかなり低くなるとい
う問題がある。すなわち、基板と化合物半導体の間の接
合面は清浄な原子レベルで平たい面が必要であり、ウエ
ハー全体にこのような面を造るのはかなり困難であるこ
とが第1の理由である。そして、GaAs基板と整合し
ていた化合物半導体の接合面に対して格子常数が異なる
GaP基板を接合させるのでは、化合物半導体側とGa
P基板側との間の格子不整合は避けられず、歪が生じて
転移が発生することが第2の理由である。
However, such a method has a problem that the non-defective product rate is considerably reduced mainly for the following two reasons. That is, the first reason is that the bonding surface between the substrate and the compound semiconductor needs a flat surface at a clean atomic level, and it is very difficult to form such a surface over the entire wafer. Then, when a GaP substrate having a different lattice constant is bonded to a bonding surface of a compound semiconductor that has been aligned with a GaAs substrate, the compound semiconductor side and the GaP substrate are bonded together.
The second reason is that lattice mismatch with the P substrate side is inevitable, and distortion occurs to cause transition.

【0009】また、前述のようにn型GaAsのバッフ
ァ層52の手前のn型のGaAsとInAlPの超格子
のブラッグ反射層53を形成し、このブラッグ反射層5
3でn型GaAs基板51側に向かう光を天面側に反射
させる構造としたものが、現在では主流である。このよ
うな構造であれば、GaAs層で光が吸収されることが
なくなり、光の取り出し効率の向上が図られる。
Further, as described above, a Bragg reflection layer 53 of a superlattice of n-type GaAs and InAlP is formed before the buffer layer 52 of n-type GaAs.
At present, the structure which reflects light toward the n-type GaAs substrate 51 side toward the top surface in 3 is the mainstream at present. With such a structure, light is not absorbed by the GaAs layer, and light extraction efficiency is improved.

【0010】しかしながら、このブラッグ反射層53を
備える場合でも、ブラッグ反射層53の反射率はその超
格子の膜厚のバラツキのために変動し、平均では70%
程度である。このため、反射されなかった残りの光はn
型GaAsバッファ層52及びn型GaAs基板51の
GaAs層で吸収されてしまう。
However, even when the Bragg reflection layer 53 is provided, the reflectivity of the Bragg reflection layer 53 fluctuates due to the variation in the thickness of the superlattice, and is 70% on average.
It is about. Therefore, the remaining light not reflected is n
Is absorbed by the GaAs buffer layer 52 and the GaAs layer of the n-type GaAs substrate 51.

【0011】一方、天面側に向かう光は、ウインドウ層
58の上面を主光取り出し面として取り出される。とこ
ろが、この主光取り出し面の中央にはp側電極60が形
成されているので、このp側電極60が占める面積に相
当して光の取り出しが邪魔される。そして、p側電極6
0はワイヤボンディングのために或る下限の広さを持つ
必要があるので、p側電極60の干渉による光取り出し
のロスの割合は、半導体発光素子50のチップサイズが
小さくなるに従って大きくなる。たとえば、0.23m
m四角のチップサイズであれば、チップ化するためのダ
イシング代等を考慮すると光取り出しのロスは20%程
度にもなり、発光輝度への影響は無視できない。
On the other hand, light heading toward the top surface is extracted using the upper surface of the window layer 58 as the main light extraction surface. However, since the p-side electrode 60 is formed at the center of the main light extraction surface, light extraction is obstructed corresponding to the area occupied by the p-side electrode 60. And the p-side electrode 6
Since 0 needs to have a certain lower limit for wire bonding, the ratio of light extraction loss due to interference of the p-side electrode 60 increases as the chip size of the semiconductor light emitting element 50 decreases. For example, 0.23m
If the chip size is m square, the light extraction loss is about 20% in consideration of the dicing margin for chip formation, and the influence on the light emission luminance cannot be ignored.

【0012】このように、InGaAlPの活性層をも
つ半導体発光素子は赤から緑の高輝度の発光機能に産業
上の十分な有用性が見い出せるものの、GaAs基板側
への光の吸収による発光効率の低下は避けられず、これ
を回避するための有効な製造方法も確立されていない。
As described above, although the semiconductor light emitting device having the active layer of InGaAlP can be found to be industrially useful for the high-brightness light emission function of red to green, the light emission efficiency due to light absorption on the GaAs substrate side. Is inevitable, and no effective manufacturing method has been established to avoid this.

【0013】本発明において解決すべき課題は、活性層
で発光した光が、GaAs基板で吸収されることなく、
また、天面側の電極にも邪魔されることなく効率よく外
部に取り出しが可能な発光素子の構造及び良品率のよい
製造方法を提供することにある。
The problem to be solved in the present invention is that the light emitted from the active layer is not absorbed by the GaAs substrate.
Another object of the present invention is to provide a structure of a light emitting element which can be efficiently taken out without being hindered by an electrode on a top surface side, and a method of manufacturing the light emitting element with a good yield.

【0014】[0014]

【課題を解決するための手段】本発明の複合発光素子は
サブマウント素子と半導体発光素子とを重ね合わせて導
通させた複合発光素子であって、前記半導体発光素子
は、InGaAlPを活性層とし、第1導電型半導体層
を上に向けてその上面を光取り出し面とするとともに、
下面には第1導電型半導体領域に接続する第1電極及び
第2導電型半導体領域に接続する第2電極をそれぞれ備
え、前記サブマウント素子は、2つの極部と、下面に形
成され前記2つの極部の内の1つと接続する裏面電極
と、上面に形成され一方の極部と接続する第3電極及び
他方の極部と接続する第4電極とを備え、前記第3電極
及び第4電極はそれぞれ前記半導体発光素子の第1電極
及び第2電極に対向する配置とするとともに、前記裏面
電極と接続しないほうの極部と接続する電極側にはボン
ディングパッド部を備え、更に、前記半導体発光素子及
びサブマウント素子の対向する電極どうしをマイクロバ
ンプにより接続したことを特徴とする。
The composite light-emitting device of the present invention is a composite light-emitting device in which a submount device and a semiconductor light-emitting device are superimposed on each other to conduct electricity, wherein the semiconductor light-emitting device has InGaAlP as an active layer, With the first conductivity type semiconductor layer facing upward and the upper surface serving as a light extraction surface,
The lower surface includes a first electrode connected to the first conductive type semiconductor region and a second electrode connected to the second conductive type semiconductor region. The submount element has two pole portions and the second electrode formed on the lower surface. A back electrode connected to one of the two pole portions, a third electrode formed on the upper surface and connected to one of the pole portions, and a fourth electrode connected to the other pole portion. The electrodes are arranged so as to face the first electrode and the second electrode of the semiconductor light emitting element, respectively, and further provided with a bonding pad part on an electrode side connected to the pole part not connected to the back electrode, further comprising: The light emitting device and the submount device are characterized in that opposing electrodes are connected by microbumps.

【0015】このような構成の複合発光素子において、
第1及び第2導電型半導体層をともに活性層からの光に
対して透明とし、GaAs基板がない構造にすることに
より、光の取り出し効率を上げることができる。
In the composite light emitting device having such a configuration,
By making both the first and second conductivity type semiconductor layers transparent to light from the active layer and having no GaAs substrate, the light extraction efficiency can be increased.

【0016】また、本発明の製造方法は、第1導電型G
aAs基板上に、少なくとも前記第1導電型半導体層
と、前記活性層よりAl混晶比の高い第1導電型InG
aAlP層と、前記InGaAlPの活性層と、前記活
性層よりAl混晶比の高い第2導電型InGaAlP層
と、第2導電型半導体層を順次形成する第1の工程と、
前記第2導電型半導体領域の一部を除去して、前記第1
導電型半導体領域の一部を露出させ、前記第1導電型半
導体領域の一部の上に第1の金属膜からなる前記第1電
極を形成し、前記第2導電型半導体領域の一部の上に第
2の金属膜からなる前記第2電極を形成する第2の工程
と、前記半導体発光素子またはサブマウント素子の対向
する電極上にマイクロバンプを形成する第3の工程と、
前記半導体発光素子とサブマウント素子の対向する電極
間をマイクロバンプを介して電気的に接続する第4の工
程と、前記活性層から発光される光を吸収する前記第1
導電型GaAs基板を除去する第5の工程とを備えたこ
とを特徴とする。
Further, the manufacturing method of the present invention provides the method of
On an aAs substrate, at least the first conductivity type semiconductor layer and a first conductivity type InG having an Al mixed crystal ratio higher than that of the active layer.
a first step of sequentially forming an aAlP layer, the InGaAlP active layer, a second conductivity type InGaAlP layer having a higher Al mixed crystal ratio than the active layer, and a second conductivity type semiconductor layer;
By removing a part of the second conductivity type semiconductor region, the first conductivity type semiconductor region is removed.
Exposing a part of the conductive type semiconductor region, forming the first electrode made of a first metal film on a part of the first conductive type semiconductor region, and forming a part of the second conductive type semiconductor region. A second step of forming the second electrode made of a second metal film thereon, and a third step of forming a microbump on an opposite electrode of the semiconductor light emitting element or the submount element;
A fourth step of electrically connecting the opposing electrodes of the semiconductor light emitting element and the submount element through micro bumps; and a first step of absorbing light emitted from the active layer.
A fifth step of removing the conductive GaAs substrate.

【0017】このような構成及び製造方法であれば、良
品率の高いGaAs層及びGaAs基板の除去が可能と
なる。
With such a configuration and a manufacturing method, it is possible to remove a GaAs layer and a GaAs substrate having a high yield rate.

【0018】[0018]

【発明の実施の形態】請求項1に記載の発明は、サブマ
ウント素子と半導体発光素子とを重ね合わせて導通させ
た複合発光素子であって、前記半導体発光素子は、In
GaAlPを活性層とし、第1導電型半導体層を上に向
けてその上面を光取り出し面とするとともに、下面には
第1導電型半導体領域に接続する第1電極及び第2導電
型半導体領域に接続する第2電極をそれぞれ備え、前記
サブマウント素子は、2つの極部と、下面に形成され前
記2つの極部の内の1つと接続する裏面電極と、上面に
形成され一方の極部と接続する第3電極及び他方の極部
と接続する第4電極とを備え、前記第3電極及び第4電
極はそれぞれ前記半導体発光素子の第1電極及び第2電
極に対向する配置とするとともに、前記裏面電極と接続
しないほうの極部と接続する電極側にはボンディングパ
ッド部を備え、更に、前記半導体発光素子及びサブマウ
ント素子の対向する電極どうしをマイクロバンプにより
接続したことを特徴とする複合発光素子であり、GaA
s層及びGaAs基板の除去が可能となり、GaAsに
よる光の吸収がなく、また、主光取り出し面となる第1
導電型半導体層には、光取り出しの邪魔となる電極は存
在しないので、光の取り出し効率を上げるという作用が
ある。
The invention according to claim 1 is a composite light-emitting device in which a submount element and a semiconductor light-emitting element are superimposed and made conductive, wherein the semiconductor light-emitting element is In.
GaAlP is used as an active layer, the first conductive type semiconductor layer is directed upward, and the upper surface is used as a light extraction surface, and the lower surface is provided with a first electrode and a second conductive type semiconductor region connected to the first conductive type semiconductor region. A second electrode connected to each of the sub-mount elements, the sub-mount element having two poles, a back electrode formed on the lower surface and connected to one of the two poles, and one pole formed on the upper surface. A third electrode to be connected and a fourth electrode to be connected to the other pole portion, wherein the third electrode and the fourth electrode are arranged so as to face the first electrode and the second electrode of the semiconductor light emitting device, respectively. It is characterized in that a bonding pad portion is provided on the electrode side connected to the pole portion which is not connected to the back surface electrode, and further, the opposing electrodes of the semiconductor light emitting element and the submount element are connected by micro bumps. A composite light-emitting element according to, GaA
The s layer and the GaAs substrate can be removed, there is no absorption of light by GaAs, and the first light-extraction surface
Since the conductive type semiconductor layer has no electrode that hinders light extraction, it has an effect of increasing light extraction efficiency.

【0019】請求項2記載の発明は、前記半導体発光素
子の第1導電型半導体層が、GaAlAsまたはInG
aAlPの単層膜または両者の積層膜からなる請求項1
記載の複合発光素子であり、この第1導電型半導体層
は、光の取り出し面となる層であるため活性層からの光
を透過し、かつ前記第1の工程でこの層の上に活性層が
形成されるため格子整合が可能であることが必要である
が、前記化合物半導体層であれば、この両者を満足する
ことができるという作用がある。
According to a second aspect of the present invention, in the semiconductor light emitting device, the first conductivity type semiconductor layer is made of GaAlAs or InG.
2. A monolayer film of aAlP or a laminated film of both.
The light-emitting device according to claim 1, wherein the first conductivity type semiconductor layer is a layer serving as a light extraction surface, so that light from the active layer is transmitted, and the active layer is formed on the layer in the first step. Is formed, it is necessary that lattice matching be possible. However, the compound semiconductor layer has an effect that both can be satisfied.

【0020】また、Al混晶比の高いGaAlAs層は
水分などにより酸化されやすく、酸化層は光を透過しな
いので光取り出し面の最表面に出すのは好ましくなく、
また、InGaAlP層は、厚く形成することが困難で
あるという欠点がある。また、第1導電型半導体層は、
少なくとも5μm以上の層厚とすることが好ましいの
で、光取り出し面の最表面をInGaAlPの薄い層と
し、その下にGaAlAsの厚い層を形成した積層膜と
することにより、より好ましい第1導電型半導体層が形
成できるという作用がある。
Further, the GaAlAs layer having a high Al mixed crystal ratio is easily oxidized by moisture and the like, and the oxide layer does not transmit light, so that it is not preferable to expose it to the outermost surface of the light extraction surface.
In addition, the InGaAlP layer has a disadvantage that it is difficult to form a thick layer. Further, the first conductivity type semiconductor layer includes:
Since it is preferable that the layer thickness is at least 5 μm or more, the first surface of the first conductivity type semiconductor is more preferably formed by forming the outermost surface of the light extraction surface as a thin layer of InGaAlP and forming a thin layer of GaAlAs thereunder. There is an effect that a layer can be formed.

【0021】請求項3に記載の発明は、前記半導体発光
素子の第2導電型半導体層が、GaAlAs、InGa
AlP、GaPまたはGaAsPのいずれかからなる請
求項1または2記載の複合発光素子であり、この第2導
電型半導体層は、活性層からの光に対して透明である必
要があるが、前記化合物半導体であればこれを満足する
ことができるという作用がある。
According to a third aspect of the present invention, in the semiconductor light emitting device, the second conductivity type semiconductor layer is made of GaAlAs, InGa.
3. The composite light-emitting device according to claim 1, wherein the second conductive semiconductor layer is made of any one of AlP, GaP, and GaAsP, and the second conductive semiconductor layer needs to be transparent to light from the active layer. Semiconductors have the effect that this can be satisfied.

【0022】請求項4に記載の発明は、請求項1から3
のいずれかに記載の複合発光素子の製造方法であって、
第1導電型GaAs基板上に、少なくとも前記第1導電
型半導体層と、前記活性層よりAl混晶比の高い第1導
電型InGaAlP層と、前記InGaAlPの活性層
と、前記活性層よりAl混晶比の高い第2導電型InG
aAlP層と、第2導電型半導体層を順次形成する第1
の工程と、前記第2導電型半導体領域の一部を除去し
て、前記第1導電型半導体領域の一部を露出させ、前記
第1導電型半導体領域の一部の上に第1の金属膜からな
る前記第1電極を形成し、前記第2導電型半導体領域の
一部の上に第2の金属膜からなる前記第2電極を形成す
る第2の工程と、前記半導体発光素子またはサブマウン
ト素子の対向する電極上にマイクロバンプを形成する第
3の工程と、前記半導体発光素子とサブマウント素子の
対向する電極間をマイクロバンプを介して電気的に接続
する第4の工程と、前記活性層から発光される光を吸収
する前記第1導電型GaAs基板を除去する第5の工程
とを備えたことを特徴とする複合発光素子の製造方法で
あり、GaAs基板付きの状態で前記半導体発光素子を
サブマウント素子に接合した後にGaAs基板を除去す
るが、チップ状態の半導体発光素子をウエハー状態のサ
ブマウント素子に接合させれば、その後のGaAs基板
除去の工程はウエハーの形状で処理できるため、GaA
s基板の吸収がない前記構成の発光素子が歩留まり良く
製造できるという作用がある。
The invention according to claim 4 is the invention according to claims 1 to 3
The method for producing a composite light-emitting device according to any one of the above,
On a first conductivity type GaAs substrate, at least the first conductivity type semiconductor layer, a first conductivity type InGaAlP layer having an Al content higher than that of the active layer, an active layer of the InGaAlP, and an Al content of the active layer. Second conductivity type InG with high crystal ratio
aAlP layer and a first conductive type semiconductor layer
And removing a part of the second conductivity type semiconductor region to expose a part of the first conductivity type semiconductor region, and forming a first metal on a part of the first conductivity type semiconductor region. A second step of forming the first electrode made of a film and forming the second electrode made of a second metal film on a part of the second conductivity type semiconductor region; A third step of forming micro-bumps on opposing electrodes of the mount element, a fourth step of electrically connecting the semiconductor light-emitting element and the opposing electrodes of the submount element via micro-bumps, A fifth step of removing the first conductivity type GaAs substrate that absorbs light emitted from the active layer. A method of manufacturing a composite light emitting device, the method comprising: Light emitting element as submount element While removing the GaAs substrate after combined, if bonding the semiconductor light emitting device chip state submount wafer state, the subsequent GaAs substrate removing step can be processed in the form of wafers, GaA
There is an effect that a light-emitting element having the above-mentioned structure without absorption by the s substrate can be manufactured with high yield.

【0023】以下に、本発明の実施の形態を図面を参照
しながら説明する。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.

【0024】図1及び図2は本発明の一実施の形態によ
る複合発光素子の製造方法の工程を順に示す概略図、図
3は本発明の製造方法によって得られた複合発光素子の
概略縦断面図である。
FIGS. 1 and 2 are schematic views sequentially showing steps of a method for manufacturing a composite light emitting device according to an embodiment of the present invention, and FIG. 3 is a schematic longitudinal sectional view of the composite light emitting device obtained by the manufacturing method of the present invention. FIG.

【0025】本発明の複合発光素子は、InGaAlP
の活性層を持つ半導体発光素子1とこれを導通搭載する
サブマウント素子2との組合せとしたものである。そし
て、半導体発光素子1は図1に示す工程により製造さ
れ、サブマウント素子2との複合化による最終製品は図
2に示す工程により製造される。
The composite light-emitting device of the present invention is made of InGaAlP
The semiconductor light-emitting element 1 having the active layer of FIG. Then, the semiconductor light emitting device 1 is manufactured by the process shown in FIG. 1, and a final product obtained by compounding with the submount device 2 is manufactured by the process shown in FIG.

【0026】まず、半導体発光素子1の製造について順
に説明する。
First, the manufacture of the semiconductor light emitting device 1 will be described in order.

【0027】図1の(a)に示すように、従来の有機金
属気相成長法と同様な方法により、n型GaAs基板3
の上に、n型GaAsバッファ層4,n型InGaAl
P層5,n型GaAlAs層6,n型InGaAlPの
クラッド層7,ノンドープInGaAlPの活性層8,
p型InGaAlPのクラッド層9,p型GaAlAs
層10を順に積層してダブルヘテロ構造を形成する(第
1の工程)。この積層工程では、各化合物半導体層の層
厚は、n型GaAsバッファ層4:約0.5μm,n型
InGaAlP層5:約1μm,n型GaAlAs層
6:約6μm,n型InGaAlPのクラッド層7:約
1μm,ノンドープInGaAlPの活性層8:約0.
5μm,p型InGaAlPのクラッド層9:約1μ
m,p型GaAlAs層10:約2μmである。そし
て、従来と同じく活性層8を挟むクラッド層7,9は、
活性層8よりAl混晶比を高くすることにより電子及び
正孔の閉じ込めを行う。このクラッド層7,9とGaA
lAs層6,10及びn型InGaAlP層5は、とも
に活性層8から発光される光に対して透明である。ただ
し、本発明においては、従来例で示したようなGaAs
とInGaPの超格子のブラッグ反射層は形成していな
い。
As shown in FIG. 1A, an n-type GaAs substrate 3 is formed by a method similar to the conventional metal organic chemical vapor deposition method.
N-type GaAs buffer layer 4 and n-type InGaAl
A P layer 5, an n-type GaAlAs layer 6, an n-type InGaAlP cladding layer 7, an undoped InGaAlP active layer 8,
p-type InGaAlP cladding layer 9, p-type GaAlAs
The layers 10 are sequentially stacked to form a double hetero structure (first step). In this laminating step, the thickness of each compound semiconductor layer is about 0.5 μm for the n-type GaAs buffer layer 4, about 1 μm for the n-type InGaAlP layer 5, about 6 μm for the n-type GaAlAs layer 6, and about 6 μm for the n-type InGaAlP cladding layer. 7: about 1 μm, active layer of non-doped InGaAlP 8: about 0.1 μm
5 μm, p-type InGaAlP cladding layer 9: about 1 μm
m, p-type GaAlAs layer 10: about 2 μm. And the clad layers 7, 9 sandwiching the active layer 8 as in the prior art,
Electrons and holes are confined by setting the Al mixed crystal ratio higher than that of the active layer 8. The cladding layers 7, 9 and GaAs
Both the As layers 6 and 10 and the n-type InGaAlP layer 5 are transparent to light emitted from the active layer 8. However, in the present invention, GaAs as shown in the conventional example is used.
And a Bragg reflection layer of InGaP superlattice were not formed.

【0028】次に、ダブルヘテロ構造が形成されたウエ
ハーのp型GaAlAs層10の表面にフォトリソグラ
フ工程によりレジストでパターンを形成し、一部を除い
た表面をレジスト膜で被覆する。次に、レジストが被覆
されていない部分をエッチングし、p型GaAlAs層
10とp型InGaAlPのクラッド層9とInGaA
lPの活性層8及びn型InGaAlPのクラッド層7
を除去し、n型GaAlAs層6を表面に露出させる。
そして、レジストを除去した後、ウエハーの表面に露出
したn型GaAlAs層6側にAuとGeの合金層とA
u層からなるn側電極11(第1電極)とp型GaAl
As層10側にAuとZnの合金層とAu層からなるp
側電極12(第2電極)を形成する(第2の工程)。
Next, a pattern is formed on the surface of the p-type GaAlAs layer 10 of the wafer on which the double heterostructure is formed by a photolithography process using a resist, and the surface excluding a part thereof is covered with a resist film. Next, the portion not covered with the resist is etched to form a p-type GaAlAs layer 10, a p-type InGaAlP cladding layer 9, and an InGaAs layer.
1P active layer 8 and n-type InGaAlP cladding layer 7
Is removed to expose the n-type GaAlAs layer 6 on the surface.
Then, after removing the resist, an alloy layer of Au and Ge and A on the n-type GaAlAs layer 6 side exposed on the surface of the wafer.
n-side electrode 11 (first electrode) composed of a u-layer and p-type GaAl
On the As layer 10 side, an alloy layer of Au and Zn and a p
The side electrode 12 (second electrode) is formed (second step).

【0029】この第2の工程の後、ウエハーをダイシン
グ等により発光素子単位にチップ化することで、図1の
第2の工程で示す半導体発光素子1aが得られる。
After the second step, the semiconductor light emitting element 1a shown in the second step of FIG. 1 is obtained by dicing the wafer into chips for each light emitting element.

【0030】次に、n型SiウエハーW(図2参照)を
利用してサブマウント素子2を形成する。n型Siウエ
ハーWから製造されるサブマウント素子2は、図3に示
すように、半導体発光素子1を搭載する側の表面に2つ
の独立したAl電極を形成している。これらの電極のう
ちの一方は、n型SiウエハーWのSiとAl電極との
間に絶縁膜を挟んで形成された電極13(第3電極)で
あり、この電極13には一体に連ねてボンディングパッ
ド領域13aも形成されている。また、他方の電極は、
n型SiウエハーWのSiと導通をとって形成された電
極14(第4電極)であり、n型SiウエハーWの底面
側に形成された裏面電極15とSiを介しても導通して
いる。
Next, a submount element 2 is formed using an n-type Si wafer W (see FIG. 2). As shown in FIG. 3, the submount element 2 manufactured from the n-type Si wafer W has two independent Al electrodes on the surface on which the semiconductor light emitting element 1 is mounted. One of these electrodes is an electrode 13 (third electrode) formed by sandwiching an insulating film between the Si and Al electrodes of the n-type Si wafer W, and is integrally connected to the electrode 13. A bonding pad region 13a is also formed. Also, the other electrode is
The electrode 14 (fourth electrode) formed by conducting with the Si of the n-type Si wafer W, and also conducts through the back electrode 15 formed on the bottom surface side of the n-type Si wafer W via Si. .

【0031】このようなn型SiウエハーWに電極1
3,14を形成した後には、図2の第3の工程で示すよ
うに、これらの電極13,14の表面にマイクロバンプ
16,17をそれぞれ形成する。マイクロバンプ16,
17は、メッキバンプ法またはスタッドバンプ法で形成
する (第3の工程) 。
The electrode 1 is placed on such an n-type Si wafer W.
After the formation of the micro bumps 3 and 14, micro bumps 16 and 17 are formed on the surfaces of the electrodes 13 and 14, respectively, as shown in the third step of FIG. Micro bumps 16,
17 is formed by a plating bump method or a stud bump method (third step).

【0032】次に、図2の第4の工程で示すように、サ
ブマウント素子2のパターンを一様に形成したn型Si
ウエハーWの上方から、サブマウント素子2の電極1
3,14が半導体発光素子1aのn側及びp側の電極1
1,12と向かい合うような姿勢の関係とし実装する。
すなわち、半導体発光素子1aをバキュームによって保
持してn型SiウエハーW上に接近させ、マイクロバン
プ16,17を挟んで接触させ超音波,荷重,熱を加え
て接合させる(第4の工程)。このとき、エポキシ樹脂
を間に充填して接合させてもよく、その場合、すべての
半導体発光素子を接合後、ベーキングによりエポキシ樹
脂を硬化させる。
Next, as shown in the fourth step of FIG. 2, an n-type Si having a uniform pattern of the submount element 2 is formed.
From above the wafer W, the electrode 1 of the submount element 2
Reference numerals 3 and 14 denote the n-side and p-side electrodes 1 of the semiconductor light emitting device 1a.
It is implemented as a relationship of posture that faces 1 and 12.
That is, the semiconductor light emitting device 1a is held by vacuum, approached to the n-type Si wafer W, brought into contact with the micro bumps 16 and 17 therebetween, and bonded by applying ultrasonic waves, load and heat (fourth step). At this time, an epoxy resin may be filled in between them to join them. In this case, after all the semiconductor light emitting elements are joined, the epoxy resin is cured by baking.

【0033】次に、半導体発光素子1aのGaAs基板
3をエッチングによって取り除く。このエッチング工程
では、特にサブマウント素子2のAlの電極13,14
および半導体発光素子1aのn側及びp側電極11,1
2を保護するために、レジストの保護膜で被覆する。そ
して、H3PO4とH22を混合したエッチング液及びN
4OHとH22を混合したエッチング液を用いて、G
aAs基板3及びGaAsバッファ層4をエッチングし
て除去する(第5の工程)。
Next, the GaAs substrate 3 of the semiconductor light emitting device 1a is removed by etching. In this etching step, in particular, the Al electrodes 13 and 14 of the submount element 2 are formed.
And n-side and p-side electrodes 11, 1 of the semiconductor light emitting element 1a
2 is covered with a resist protective film. Then, an etchant obtained by mixing H 3 PO 4 and H 2 O 2 and N 2
Using an etching solution in which H 4 OH and H 2 O 2 are mixed, G
The aAs substrate 3 and the GaAs buffer layer 4 are removed by etching (fifth step).

【0034】次に、レジスト除去後、n型Siウエハー
WをダイサーDによってダイシングする(第6の工程)
ことにより、図3に示す半導体発光素子1とサブマウン
ト素子2とによる複合発光素子が得られる。
Next, after removing the resist, the n-type Si wafer W is diced by the dicer D (sixth step).
As a result, a composite light emitting device including the semiconductor light emitting device 1 and the submount device 2 shown in FIG. 3 is obtained.

【0035】以上の製造方法によって得られた複合発光
素子は、サブマウント素子2の裏面電極15側をリード
フレームのマウント部にダイスボンディングするととも
に上面の電極13のボンディングパッド領域13aにワ
イヤーボンディングするアセンブリーにより実装され
る。そして、リードフレーム側から通電されると、半導
体発光素子1の発光層である活性層8が発光し、透明ま
たは光透過性のn型InGaAlP層7,n型GaAl
As層6を抜けてn型InGaAlP層5からその上面
を主光取り出し面として光を放出する。
The composite light emitting device obtained by the above manufacturing method is an assembly in which the back electrode 15 side of the submount device 2 is die-bonded to the mounting portion of the lead frame and wire-bonded to the bonding pad region 13a of the electrode 13 on the upper surface. Implemented by Then, when electricity is supplied from the lead frame side, the active layer 8 which is the light emitting layer of the semiconductor light emitting element 1 emits light, and the transparent or light transmissive n-type InGaAlP layer 7 and the n-type GaAl
Light is emitted from the n-type InGaAlP layer 5 through the As layer 6 with its upper surface as the main light extraction surface.

【0036】一方、活性層8からの光は、主光取り出し
面側から放出されるだけでなく、側方及び下方の透明ま
たは光透過性のp型InGaAlPのクラッド層9を抜
けてp型GaAlAs層10から下向きにも放出され
る。そこで、図3において半導体発光素子1の下面に形
成されるp側電極12を反射率の高い金属で形成してお
けば、活性層8からの光はこのp側電極12によって反
射され、上方の主光取り出し面側に向かう光に加えられ
る。
On the other hand, the light from the active layer 8 is not only emitted from the main light extraction surface side, but also passes through the transparent or light-transmissive p-type InGaAlP cladding layer 9 on the side and below to form p-type GaAlAs. It is also emitted downward from the layer 10. Therefore, if the p-side electrode 12 formed on the lower surface of the semiconductor light emitting element 1 in FIG. 3 is formed of a metal having high reflectivity, light from the active layer 8 is reflected by the p-side electrode 12 and It is added to the light traveling toward the main light extraction surface.

【0037】したがって、活性層8から発光される光
は、これを吸収する層すなわちGaAs層の基板等がな
いうえに、p側電極12を利用した反射光も得られるの
で、主光取り出し面からの光取り出し効率を上げること
ができる。しかも、主光取り出し面のn型InGaAl
P層5の表面には電極等の光を遮る部材がないので、発
光面を広く確保できこれによっても光取り出し効率の向
上を図ることができる。
Accordingly, the light emitted from the active layer 8 does not have a layer for absorbing the light, that is, a substrate such as a GaAs layer, and the reflected light using the p-side electrode 12 is obtained. Light extraction efficiency can be increased. Moreover, the n-type InGaAl on the main light extraction surface
Since there is no light blocking member such as an electrode on the surface of the P layer 5, a wide light emitting surface can be ensured, which can also improve the light extraction efficiency.

【0038】図4は本発明の製造方法の別の実施の形態
であってn型SiウエハーWへのマイクロバンプ16,
17の形成から半導体発光素子1の実装及びダイシング
までの工程を示す概略図である。
FIG. 4 shows another embodiment of the manufacturing method of the present invention, in which the micro bumps 16 on the n-type Si wafer W,
FIG. 9 is a schematic view showing steps from formation of a semiconductor light-emitting element 17 to mounting and dicing of the semiconductor light-emitting element 1.

【0039】図4に示す製造方法は、半導体発光素子1
の単体を1個ずつハンドリングしてn型SiウエハーW
上に実装するのに代えて、複数の半導体発光素子1のパ
ターンを含むブロックチップの単位で実装し、製造効率
を上げることを目的としたものである。
The manufacturing method shown in FIG.
N-type Si wafer W
Instead of mounting the semiconductor light-emitting element 1 on the chip, the semiconductor light-emitting element 1 is mounted on a block chip unit including a pattern of the plurality of semiconductor light-emitting elements 1 to increase the manufacturing efficiency.

【0040】ブロックチップの例としては、図5の概略
平面図に示すものが利用できる。すなわち、同図の
(a)は1個のブロックチップ21に3個の半導体発光
素子1のパターンを形成したもの、同図の(b)は1個
のブロックチップ22に6個の半導体発光素子1のパタ
ーンを形成したものである。いずれの例においても、図
1で示した製造方法により、ウエハーの素子パターンの
上にn側及びp側の電極11,12を形成した後、ダイ
シングによって図5の(a)または(b)の形状のブロ
ックチップ21,22が得られる。
As an example of the block chip, the one shown in the schematic plan view of FIG. 5 can be used. That is, (a) of the figure shows a pattern in which three semiconductor light emitting elements 1 are formed on one block chip 21, and (b) of the figure shows six semiconductor light emitting elements on one block chip 22. 1 is formed. In any of the examples, the n-side and p-side electrodes 11 and 12 are formed on the element pattern of the wafer by the manufacturing method shown in FIG. Block chips 21 and 22 having shapes are obtained.

【0041】なお、図5の(a)のブロックチップ21
では半導体発光素子1の平面姿勢を同じにしたものを3
個配列したパターンである。これに対し、図5の(b)
のブロックチップ22では、3個の半導体発光素子1の
群を2列配置とするとともに各列の半導体発光素子1を
鏡面対称となる関係のパターンとしている。
The block chip 21 shown in FIG.
In this example, the semiconductor light emitting device 1 having the same planar orientation is 3
It is a pattern in which the pieces are arranged. On the other hand, FIG.
In the block chip 22, the group of three semiconductor light-emitting elements 1 is arranged in two rows, and the semiconductor light-emitting elements 1 in each row have a mirror-symmetric pattern.

【0042】ブロックチップ21,22の製造は図1で
説明した第1及び第2の工程と同様であり、半導体発光
素子1の単体としてダイシングするのではなく、図5の
(a)または(b)のブロックチップ21,22の単体
としてダイシングしたものをn型SiウエハーWに実装
する。そして、図4に示す第3の工程では、n型Siウ
エハーWに形成したサブマウント素子のパターンに合わ
せてマイクロバンプ16,17を形成する。この工程も
図2で示した第3の工程と同じである。
The manufacture of the block chips 21 and 22 is the same as the first and second steps described with reference to FIG. 1. Instead of dicing the semiconductor light-emitting element 1 as a single unit, FIG. A) dice as a single block chip 21 or 22 is mounted on an n-type Si wafer W. Then, in a third step shown in FIG. 4, the micro bumps 16 and 17 are formed in accordance with the pattern of the submount element formed on the n-type Si wafer W. This step is the same as the third step shown in FIG.

【0043】ここで、図4の製造工程は、図5の(b)
に示すブロックチップ22をn型SiウエハーWに実装
する例であり、マイクロバンプ16,17は1個の半導
体発光素子1に対応させて2個ずつの組を2列配置し、
これらの2個ずつの組を奥行き方向に3列配置したパタ
ーンとして形成されている。そして、ブロックチップ2
2は、図5の(b)の長辺方向(図において左右方向)
を図4の第4の工程においてn型SiウエハーWの奥行
き方向に合わせて実装する。このような実装では、1回
の実装工程で6個の半導体発光素子1のパターンをn型
SiウエハーWに搭載でき、図2で示した実装に比べる
と6倍程度も工程時間を短縮できる。
Here, the manufacturing process of FIG. 4 corresponds to FIG.
Is mounted on an n-type Si wafer W. Micro bumps 16 and 17 are arranged in two rows of two sets each corresponding to one semiconductor light emitting element 1.
These two pairs are formed as a pattern in which three rows are arranged in the depth direction. And block chip 2
2 is the long side direction (left and right direction in the figure) of FIG.
Is mounted in the fourth step of FIG. 4 in the depth direction of the n-type Si wafer W. In such mounting, the patterns of the six semiconductor light emitting elements 1 can be mounted on the n-type Si wafer W in one mounting process, and the process time can be reduced by about six times as compared with the mounting shown in FIG.

【0044】ブロックチップ22の実装の後は、図2の
工程と同様にブロックチップ22からGaAs基板3及
びGaAsバッファ層4をエッチングして除去する(第
5の工程)。そして、レジスト除去後、n型Siウエハ
ーWとブロックチップ22とを同時にダイサーDによっ
てダイシングする(第6の工程)ことにより、図2で示
した工程による場合と同様に、図3の半導体発光素子1
とサブマウント素子2とによる複合発光素子が得られ
る。
After the mounting of the block chip 22, the GaAs substrate 3 and the GaAs buffer layer 4 are removed from the block chip 22 by etching as in the step of FIG. 2 (fifth step). Then, after the resist is removed, the n-type Si wafer W and the block chips 22 are simultaneously diced by the dicer D (sixth step), whereby the semiconductor light emitting device shown in FIG. 1
And a sub-mount element 2 to obtain a composite light-emitting element.

【0045】[0045]

【発明の効果】本発明では、活性層で発光した光が、G
aAs基板で吸収されることなく、また、天面側の電極
にも邪魔されることなく効率よく外部に取り出すことが
でき、発光効率が格段に向上した製品を提供できる。
According to the present invention, the light emitted from the active layer is G
The product can be efficiently taken out without being absorbed by the aAs substrate and without being hindered by the electrode on the top surface side, and a product with significantly improved luminous efficiency can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の複合発光素子の製造方法において半導
体発光素子の製造工程までを示す概略図
FIG. 1 is a schematic view showing a process of manufacturing a semiconductor light emitting device in a method of manufacturing a composite light emitting device according to the present invention.

【図2】本発明の複合発光素子の製造方法においてn型
Siウエハーへのマイクロバンプの形成からダイシング
までの工程を示す概略図
FIG. 2 is a schematic view showing steps from formation of a microbump on an n-type Si wafer to dicing in the method for manufacturing a composite light emitting device of the present invention.

【図3】図1及び図2の工程によって得られた本発明の
複合発光素子の概略を示す縦断面図
FIG. 3 is a longitudinal sectional view schematically showing a composite light emitting device of the present invention obtained by the steps of FIGS. 1 and 2;

【図4】本発明の複合素子の製造方法において複数の半
導体発光素子パターンを形成したブロックチップを使用
する例であって、n型Siウエハーへのマイクロバンプ
の形成からダイシングまでの工程を示す概略図
FIG. 4 is an example in which a block chip on which a plurality of semiconductor light emitting element patterns are formed is used in the method for manufacturing a composite device of the present invention, and is a schematic diagram showing steps from formation of microbumps on an n-type Si wafer to dicing. Figure

【図5】図4の製造工程に使用するブロックチップの概
略平面図
FIG. 5 is a schematic plan view of a block chip used in the manufacturing process of FIG. 4;

【図6】4元化合物半導体InGaAlPを活性層とす
る発光素子の従来の構造を示す断面図
FIG. 6 is a cross-sectional view showing a conventional structure of a light emitting device using a quaternary compound semiconductor InGaAlP as an active layer.

【符号の説明】[Explanation of symbols]

1,1a 半導体発光素子 2 サブマウント素子 3 GaAs基板 4 GaAsバッファ層 5 n型InGaAlP層 6 GaAlAs層 7 クラッド層 8 活性層 9 クラッド層 10 p型GaAlAs層 11 n側電極 12 p側電極 13 電極 13a ボンディングパッド領域 14 電極 15 裏面電極 16,17 マイクロバンプ 21,22 ブロックチップ DESCRIPTION OF SYMBOLS 1, 1a Semiconductor light emitting element 2 Submount element 3 GaAs substrate 4 GaAs buffer layer 5 n-type InGaAlP layer 6 GaAlAs layer 7 clad layer 8 active layer 9 clad layer 10 p-type GaAlAs layer 11 n-side electrode 12 p-side electrode 13 electrode 13a Bonding pad area 14 Electrode 15 Back electrode 16, 17 Micro bump 21, 22 Block chip

───────────────────────────────────────────────────── フロントページの続き (72)発明者 村田 博志 大阪府高槻市幸町1番1号 松下電子工業 株式会社内 Fターム(参考) 5F041 AA03 AA11 AA41 CA04 CA05 CA33 CA34 CA35 CA36 CA37 CA38 CA65 CA67 CA74 CA76 CA82 CA83 CA85 CA92 DA04 DA07 DA09 DA20  ────────────────────────────────────────────────── ─── Continuing on the front page (72) Inventor Hiroshi Murata 1-1, Sakaicho, Takatsuki-shi, Osaka Matsushita Electronics Corporation F-term (reference) 5F041 AA03 AA11 AA41 CA04 CA05 CA33 CA34 CA35 CA36 CA37 CA38 CA65 CA67 CA74 CA76 CA82 CA83 CA85 CA92 DA04 DA07 DA09 DA20

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 サブマウント素子と半導体発光素子とを
重ね合わせて導通させた複合発光素子であって、 前記半導体発光素子は、InGaAlPを活性層とし、
第1導電型半導体層を上に向けてその上面を光取り出し
面とするとともに、下面には第1導電型半導体領域に接
続する第1電極及び第2導電型半導体領域に接続する第
2電極をそれぞれ備え、 前記サブマウント素子は、2つの極部と、下面に形成さ
れ前記2つの極部の内の1つと接続する裏面電極と、上
面に形成され一方の極部と接続する第3電極及び他方の
極部と接続する第4電極とを備え、 前記第3電極及び第4電極はそれぞれ前記半導体発光素
子の第1電極及び第2電極に対向する配置とするととも
に、前記裏面電極と接続しないほうの極部と接続する電
極側にはボンディングパッド部を備え、 更に、前記半導体発光素子及びサブマウント素子の対向
する電極どうしをマイクロバンプにより接続したことを
特徴とする複合発光素子。
1. A composite light-emitting element in which a submount element and a semiconductor light-emitting element are superposed and electrically connected, wherein the semiconductor light-emitting element has InGaAlP as an active layer,
With the first conductive type semiconductor layer facing upward, the upper surface thereof is used as a light extraction surface, and on the lower surface, a first electrode connected to the first conductive type semiconductor region and a second electrode connected to the second conductive type semiconductor region are provided. The submount element includes two pole portions, a back electrode formed on the lower surface and connected to one of the two pole portions, a third electrode formed on the upper surface and connected to one of the pole portions, A fourth electrode connected to the other pole portion, wherein the third electrode and the fourth electrode are arranged so as to face the first electrode and the second electrode of the semiconductor light emitting element, respectively, and are not connected to the back electrode. A composite light emitting device comprising: a bonding pad portion provided on an electrode side connected to the other pole portion; and opposing electrodes of the semiconductor light emitting device and the submount device connected by microbumps.
【請求項2】 前記半導体発光素子の第1導電型半導体
層が、GaAlAsまたはInGaAlPの単層膜また
は両者の積層膜からなる請求項1記載の複合発光素子。
2. The composite light emitting device according to claim 1, wherein the first conductivity type semiconductor layer of the semiconductor light emitting device is a single layer film of GaAlAs or InGaAlP or a laminated film of both.
【請求項3】 前記半導体発光素子の第2導電型半導体
層が、GaAlAs、InGaAlP、GaPまたはG
aAsPのいずれかからなる請求項1または2記載の複
合発光素子。
3. The semiconductor light emitting device according to claim 1, wherein the second conductivity type semiconductor layer is GaAlAs, InGaAlP, GaP, or G.
The composite light emitting device according to claim 1, wherein the composite light emitting device is made of any of aAsP.
【請求項4】 請求項1から3のいずれかに記載の複合
発光素子の製造方法であって、 第1導電型GaAs基板上に、少なくとも前記第1導電
型半導体層と、前記活性層よりAl混晶比の高い第1導
電型InGaAlP層と、前記InGaAlPの活性層
と、前記活性層よりAl混晶比の高い第2導電型InG
aAlP層と、第2導電型半導体層を順次形成する第1
の工程と、 前記第2導電型半導体領域の一部を除去して、前記第1
導電型半導体領域の一部を露出させ、前記第1導電型半
導体領域の一部の上に第1の金属膜からなる前記第1電
極を形成し、前記第2導電型半導体領域の一部の上に第
2の金属膜からなる前記第2電極を形成する第2の工程
と、 前記半導体発光素子またはサブマウント素子の対向する
電極上にマイクロバンプを形成する第3の工程と、 前記半導体発光素子とサブマウント素子の対向する電極
間をマイクロバンプを介して電気的に接続する第4の工
程と、 前記活性層から発光される光を吸収する前記第1導電型
GaAs基板を除去する第5の工程とを備えたことを特
徴とする複合発光素子の製造方法。
4. The method of manufacturing a composite light emitting device according to claim 1, wherein at least the first conductive type semiconductor layer and the active layer are formed on a first conductive type GaAs substrate. A first conductivity type InGaAlP layer having a high mixed crystal ratio, an active layer of the InGaAlP, and a second conductivity type InG having a higher Al mixed crystal ratio than the active layer;
aAlP layer and a first conductive type semiconductor layer
And removing a part of the second conductivity type semiconductor region to form the first conductive type semiconductor region.
Exposing a part of the conductive type semiconductor region, forming the first electrode made of a first metal film on a part of the first conductive type semiconductor region, and forming a part of the second conductive type semiconductor region. A second step of forming the second electrode made of a second metal film thereon; a third step of forming a microbump on an opposing electrode of the semiconductor light emitting element or the submount element; A fourth step of electrically connecting the opposing electrodes of the element and the submount element via micro bumps; and a fifth step of removing the first conductivity type GaAs substrate that absorbs light emitted from the active layer. And a method for manufacturing a composite light emitting device.
JP21329599A 1999-07-28 1999-07-28 Composite light emitting element and manufacture thereof Pending JP2001044502A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21329599A JP2001044502A (en) 1999-07-28 1999-07-28 Composite light emitting element and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21329599A JP2001044502A (en) 1999-07-28 1999-07-28 Composite light emitting element and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2001044502A true JP2001044502A (en) 2001-02-16

Family

ID=16636767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21329599A Pending JP2001044502A (en) 1999-07-28 1999-07-28 Composite light emitting element and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2001044502A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006056A (en) * 2002-07-09 2004-01-24 엘지이노텍 주식회사 Light emitting diode and method for processing flip chip of led
JP2007517404A (en) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー Sapphire laser lift-off from nitride flip chip
KR20100099286A (en) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Contact for a semiconductor light emitting device
JP6131374B1 (en) * 2016-07-18 2017-05-17 ルーメンス カンパニー リミテッド Micro LED array display device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04250674A (en) * 1991-01-10 1992-09-07 Nikko Kyodo Co Ltd Manufacture of light emitting semiconductor device
JPH1012932A (en) * 1996-01-18 1998-01-16 Motorola Inc Led display package from which substrate is removed and production thereof
WO1998034285A1 (en) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Light emitting element, semiconductor light emitting device, and method for manufacturing them

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04250674A (en) * 1991-01-10 1992-09-07 Nikko Kyodo Co Ltd Manufacture of light emitting semiconductor device
JPH1012932A (en) * 1996-01-18 1998-01-16 Motorola Inc Led display package from which substrate is removed and production thereof
WO1998034285A1 (en) * 1997-01-31 1998-08-06 Matsushita Electronics Corporation Light emitting element, semiconductor light emitting device, and method for manufacturing them

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040006056A (en) * 2002-07-09 2004-01-24 엘지이노텍 주식회사 Light emitting diode and method for processing flip chip of led
JP2007517404A (en) * 2003-12-24 2007-06-28 ゲルコアー リミテッド ライアビリティ カンパニー Sapphire laser lift-off from nitride flip chip
KR20100099286A (en) * 2007-12-14 2010-09-10 코닌클리즈케 필립스 일렉트로닉스 엔.브이. Contact for a semiconductor light emitting device
JP2011507261A (en) * 2007-12-14 2011-03-03 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Contact for semiconductor light emitting devices
US8679869B2 (en) 2007-12-14 2014-03-25 Philips Lumileds Lighting Company, Llc Contact for a semiconductor light emitting device
KR101677770B1 (en) * 2007-12-14 2016-11-18 코닌클리케 필립스 엔.브이. Contact for a semiconductor light emitting device
JP6131374B1 (en) * 2016-07-18 2017-05-17 ルーメンス カンパニー リミテッド Micro LED array display device
JP2018014475A (en) * 2016-07-18 2018-01-25 ルーメンス カンパニー リミテッド Micro LED array display device
JP2018014481A (en) * 2016-07-18 2018-01-25 ルーメンス カンパニー リミテッド Micro LED array display device

Similar Documents

Publication Publication Date Title
US7192797B2 (en) Light emitting device and manufacture method thereof
US6586875B1 (en) Light emitting diode with low-temperature solder layer
US6949773B2 (en) GaN LED for flip-chip bonding and method of fabricating the same
JP3893874B2 (en) Manufacturing method of nitride semiconductor light emitting device
US6825502B2 (en) Light emitting element, method of manufacturing the same, and semiconductor device having light emitting element
WO2016157518A1 (en) Nitride-semiconductor ultraviolet-light emitting device and nitride-semiconductor ultraviolet-light emitting apparatus
JP3896704B2 (en) GaN compound semiconductor light emitting device
US20050253157A1 (en) Semiconductor light emitting device and semiconductor light emitting apparatus
US11908977B2 (en) Semiconductor light-emitting device including a reflector layer having a multi-layered structure
JPH11168262A (en) Planar optical device, manufacture thereof, and display device
JPH114020A (en) Semiconductor light-emitting element, manufacture thereof and semiconductor light-emitting device
WO2012124420A1 (en) Light-emitting diode and method for manufacturing same
US20110163293A1 (en) Vertical Light-Emitting Diode and Manufacture Method Thereof
US6552369B2 (en) Light emitting diode and fabricating method thereof
JPH11177138A (en) Surface-mounting type device and light emitting device or light receiving device using the device
JP4564234B2 (en) Semiconductor light emitting device
JPH0997922A (en) Light-emitting element
JPH10209496A (en) Semiconductor light emitting device
CN113169253A (en) Micro light-emitting diode and manufacturing method thereof
JPH10223930A (en) Semiconductor light emitting element
JP4058937B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP5277066B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2001044502A (en) Composite light emitting element and manufacture thereof
JP2001127343A (en) Compound light emitting element and its manufacturing method
JP3571477B2 (en) Semiconductor light emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060531

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090817

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100525