JP2001044286A5 - インターフェースの設計方法 - Google Patents
インターフェースの設計方法 Download PDFInfo
- Publication number
- JP2001044286A5 JP2001044286A5 JP1999216443A JP21644399A JP2001044286A5 JP 2001044286 A5 JP2001044286 A5 JP 2001044286A5 JP 1999216443 A JP1999216443 A JP 1999216443A JP 21644399 A JP21644399 A JP 21644399A JP 2001044286 A5 JP2001044286 A5 JP 2001044286A5
- Authority
- JP
- Japan
- Prior art keywords
- interface
- designing
- applications
- library
- control function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 5
- 238000004088 simulation Methods 0.000 claims 3
- 230000000875 corresponding Effects 0.000 claims 2
- 238000000034 method Methods 0.000 claims 2
- 230000002194 synthesizing Effects 0.000 claims 1
Description
【0010】
【課題を解決するための手段】
【課題を解決するための手段】
【0084】
【発明の効果】
【発明の効果】
Claims (13)
- 複数のアプリケーションの各々に対してその動作モデルとなる複数のライブラリを記憶したデータベースを用いて、半導体集積回路の制御機能部と複数のアプリケーションとを接続するためのインターフェースを設計する方法であって、
上記複数のアプリケーションの動作モデルとして上記複数のライブラリを順次用い、
上記各ライブラリについて、上記制御機能部により各アプリケーションを無制限に動作させる動作シミュレーションを行なって、バストランザクションの衝突回数を解析することを特徴とするインターフェースの設計方法。 - 請求項1記載のインターフェースの設計方法において、
各アプリケーション同士の間に上記トランザクションの衝突回数に応じた段数のFIFOを生成し、FIFOを仮挿入した状態で上記解析を行なうことを特徴とするインターフェースの設計方法。 - 複数のアプリケーションの各々に対してその動作モデルとなる複数のライブラリを記憶したデータベースを用いて、半導体集積回路の制御機能部と複数のアプリケーションとを接続するためのインターフェースを設計する方法であって、
上記複数のアプリケーションの動作モデルとして上記複数のライブラリを順次用い、
上記各ライブラリについて、上記制御機能部により各アプリケーションを無制限に動作させる動作シミュレーションを行なって、同時命令処理の回数を解析することを特徴とするインターフェースの設計方法。 - 請求項3記載のインターフェースの設計方法において、
上記同時命令数に応じてクロスバスの構成を決定することを特徴とするインターフェースの設計方法。 - 請求項4記載のインターフェースの設計方法において、
さらに、上記同時命令数が所定値以上であるバスに配置するための転送動作の制御機能部を生成し、転送動作の制御機能部を配置した状態で上記解析を行なうことを特徴とするインターフェースの設計方法。 - 複数のアプリケーション及び複数のバス構造の各々に対してその動作モデルとなる複数のライブラリを記憶したデータベースを用いて、半導体集積回路の制御機能部と複数のアプリケーションとを接続するためのインターフェースを設計する方法であって、
上記半導体集積回路の価値を最終的に評価するための複数の主パラメータを設定し、上記主パラメータに対して影響を与える複数の副パラメータを設定するステップ(a)と、
上記各主パラメータごとに、各ライブラリの副パラメータによって主パラメータを評価して、主パラメータの目標値を満たすライブラリ群を選び出すステップ(b)と、
上記選び出されたライブラリ群ごとに定まる複数の主パラメータを評価して、最適なライブラリ群を選ぶことにより、インターフェースを決定するステップ(c)と
を含むインターフェースの設計方法。 - 請求項6記載のインターフェースの設計方法において、
上記ステップ(a)の前に、上記複数のアプリケーションの動作モデルとして上記複数のライブラリを順次用いて、上記各ライブラリについての動作シミュレーションを行なうことにより、上記各ライブラリの副パラメータを解析するステップをさらに含むことを特徴とするインターフェースの設計方法。 - 請求項6又は7記載のインターフェース設計方法において、
上記ステップ(a)では、3つの主パラメータを設定し、各主パラメータごとに3つの副パラメータを設定して、
上記ステップ(b)では、3つの副パラメータを座標軸とする3次元座標系を構成して、各副パラメータの値によって定まる3角形の面積が目標値以下のライブラリ群を選び出し、
上記ステップ(c)では、3つの主パラメータを座標軸とする3次元座標系を構成して、選び出されたライブラリ群から求まる主パラメータの値によって定まる3角形の面積が最小のライブラリ群からインターフェースを決定することを特徴とするインターフェースの設計方法。 - 請求項6又は7記載のインターフェースの設計方法において、
上記ステップ(a)の後ステップ(b)の前に、上記複数の副パラメータのうち特定の副パラメータに着目して、特定の副パラメータが目標値を満たしているライブラリ群を選び出し、
上記ステップ(b)では、上記複数の主パラメータのうち特定の主パラメータを除く主パラメータが目標値を満たしているライブラリ群を選び出し、
上記ステップ(c)では、上記特定の主パラメータが最小となるライブラリ群を最適なライブラリ群として選び出すことを特徴とするインターフェースの設計方法。 - 請求項6又は7記載のインターフェース設計方法において、
上記ステップ(a)では、主パラメータに対する複数の副パラメータの影響係数を設定し、
上記ステップ(b)では、影響係数と副パラメータの値とに基づいて各主パラメータの目標値を満たすライブラリ群を選び出し、
上記ステップ(b)では、選び出されたライブラリ群から求まる複数の主パラメータに重み付けを行なってから、ライブラリ群を決定するための演算を行なうことを特徴とするインターフェースの設計方法。 - 複数のアプリケーション及び複数のバス構造の各々に対してその動作モデルとなる複数のライブラリを記憶したデータベースを用いて、半導体集積回路の制御機能部と複数のアプリケーションとを接続するためのインターフェースを設計する方法であって、
上記複数のアプリケーションの動作モデルとして上記複数のライブラリを順次選択するステップ(a)と、
上記制御機能部により上記各アプリケーションを動作させて、各ライブラリを用いたときの制御機能部,インターフェース及びアプリケーションの性能を解析するステップ(b)と、
上記ステップ(a)とステップ(b)とを繰り返し行なって、上記解析結果に基づいて最適なライブラリ群を選ぶことにより、インターフェースを決定するステップ(c)と、
上記決定されたパラメータに基づいて最適なインターフェースを合成するステップ(d)と
を含むインターフェースの設計方法。 - 請求項11記載のインターフェースの設計方法において、
上記ステップ(b)では、上記各ライブラリについて、上記制御機能部により各アプリケーションを無制限に動作させたときのバストランザクションの衝突回数を解析し、
上記ステップ(d)では、各アプリケーション同士の間に上記トランザクションの衝突回数に応じた段数のFIFOを挿入することを特徴とするインターフェースの設計方法。 - 請求項11記載のインターフェースの設計方法において、
上記ステップ(b)では、上記各ライブラリについて、上記制御機能部により各アプリケーションを無制限に動作させたときの同時命令処理の回数を解析し、
上記ステップ(d)では、上記同時命令数が所定値以上であるバスにはクロスバスを配置することを特徴とするインターフェースの設計方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21644399A JP3853114B2 (ja) | 1999-07-30 | 1999-07-30 | インターフェースの設計方法 |
US09/620,474 US6941256B1 (en) | 1999-07-30 | 2000-07-20 | Bus structure, database and method of designing interface |
US11/172,905 US20050246667A1 (en) | 1999-07-30 | 2005-07-05 | Bus structure, database and method of designing interface |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21644399A JP3853114B2 (ja) | 1999-07-30 | 1999-07-30 | インターフェースの設計方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005290349A Division JP3958336B2 (ja) | 2005-10-03 | 2005-10-03 | インターフェースの設計方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2001044286A JP2001044286A (ja) | 2001-02-16 |
JP2001044286A5 true JP2001044286A5 (ja) | 2005-10-20 |
JP3853114B2 JP3853114B2 (ja) | 2006-12-06 |
Family
ID=16688627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21644399A Expired - Lifetime JP3853114B2 (ja) | 1999-07-30 | 1999-07-30 | インターフェースの設計方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US6941256B1 (ja) |
JP (1) | JP3853114B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7069204B1 (en) * | 2000-09-28 | 2006-06-27 | Cadence Design System, Inc. | Method and system for performance level modeling and simulation of electronic systems having both hardware and software elements |
US7114042B2 (en) * | 2003-05-22 | 2006-09-26 | International Business Machines Corporation | Method to provide atomic update primitives in an asymmetric heterogeneous multiprocessor environment |
US7209998B2 (en) * | 2004-02-04 | 2007-04-24 | Qualcomm Incorporated | Scalable bus structure |
JP2009294744A (ja) * | 2008-06-03 | 2009-12-17 | Nec Electronics Corp | バスインターフェース設計装置、バスインターフェース設計方法、及びプログラム |
JP5262403B2 (ja) * | 2008-08-04 | 2013-08-14 | 富士通株式会社 | 設計支援プログラム、設計支援装置、および設計支援方法 |
US9069919B1 (en) * | 2012-10-17 | 2015-06-30 | Qlogic, Corporation | Method and system for arbitration verification |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4604689A (en) * | 1983-04-15 | 1986-08-05 | Convergent Technologies, Inc. | Bus repeater |
US5541849A (en) * | 1990-04-06 | 1996-07-30 | Lsi Logic Corporation | Method and system for creating and validating low level description of electronic design from higher level, behavior-oriented description, including estimation and comparison of timing parameters |
US5907698A (en) | 1997-02-24 | 1999-05-25 | Motorola, Inc. | Method and apparatus for characterizing static and dynamic operation of an architectural system |
US6425122B1 (en) * | 1997-04-24 | 2002-07-23 | Edwin E. Klingman | Single stepping system and method for tightly coupled processors |
US6021453A (en) * | 1997-04-24 | 2000-02-01 | Klingman; Edwin E. | Microprocessor unit for use in an indefinitely extensible chain of processors with self-propagation of code and data from the host end, self-determination of chain length and ID, (and with multiple orthogonal channels and coordination ports) |
US6493351B1 (en) * | 1999-04-21 | 2002-12-10 | Nortel Networks Ltd. | Collision detection on a differential bus |
US6516379B1 (en) * | 1999-11-08 | 2003-02-04 | International Business Machines Corporation | Method and apparatus for transaction pacing to reduce destructive interference between successive transactions in a distributed symmetric multiprocessor system |
-
1999
- 1999-07-30 JP JP21644399A patent/JP3853114B2/ja not_active Expired - Lifetime
-
2000
- 2000-07-20 US US09/620,474 patent/US6941256B1/en not_active Expired - Fee Related
-
2005
- 2005-07-05 US US11/172,905 patent/US20050246667A1/en not_active Abandoned
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8453110B2 (en) | Automatic generation of code for component interfaces in models | |
US20080104557A1 (en) | Integrated sizing, layout, and extractor tool for circuit design | |
JP2005507128A5 (ja) | ||
JP2010503932A5 (ja) | ||
JP2019507405A (ja) | 統合システム用の共同シミュレーションを構成する方法 | |
JP2974900B2 (ja) | 自律進化型ハードウェア設計システム | |
Mandal et al. | GABIND: a GA approach to allocation and binding for the high-level synthesis of data paths | |
US8768680B2 (en) | Simulator of multi-core system employing reconfigurable processor cores and method of simulating multi-core system employing reconfigurable processor cores | |
JP2004178300A (ja) | ハイブリッドモデルを用いるシミュレーション方法およびプログラム | |
Torbey et al. | High-level synthesis of digital circuits using genetic algorithms | |
US8769448B1 (en) | Circuit design simulation | |
JP2001044286A5 (ja) | インターフェースの設計方法 | |
CN113536613B (zh) | 一种人群疏散模拟方法、装置、终端设备及存储介质 | |
JP3958336B2 (ja) | インターフェースの設計方法 | |
Sivakumar et al. | Real-time task scheduling for distributed embedded system using MATLAB toolboxes | |
US20050229124A1 (en) | Distributed BDD reordering | |
US20120245915A1 (en) | Semiconductor integrated circuit simulation apparatus and simulation method for semiconductor integrated circuit | |
KR20120060993A (ko) | 효율적 시뮬레이션 정보 수집을 위한 실험 틀 및 이를 이용한 시뮬레이션 방법 및 시스템 | |
US7895026B1 (en) | Multi-rate simulation scheduler for synchronous digital circuits in a high level modeling system | |
CN115146485A (zh) | 基于gpu加速的射频链路仿真方法 | |
WO2010002626A2 (en) | Vectorized parallel collision detection pipeline | |
JP3853114B2 (ja) | インターフェースの設計方法 | |
CN111832714B (zh) | 运算方法及装置 | |
CN112242959B (zh) | 微服务限流控制方法、装置、设备及计算机存储介质 | |
CN106547720A (zh) | 一种基于fpga的服务器加速技术 |