JP2001044146A - Method for recognizing dicing position of semiconductor wafer - Google Patents

Method for recognizing dicing position of semiconductor wafer

Info

Publication number
JP2001044146A
JP2001044146A JP2000211536A JP2000211536A JP2001044146A JP 2001044146 A JP2001044146 A JP 2001044146A JP 2000211536 A JP2000211536 A JP 2000211536A JP 2000211536 A JP2000211536 A JP 2000211536A JP 2001044146 A JP2001044146 A JP 2001044146A
Authority
JP
Japan
Prior art keywords
dicing
pattern
semiconductor chip
semiconductor wafer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000211536A
Other languages
Japanese (ja)
Inventor
Shuichi Sawamoto
修一 澤本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsumi Electric Co Ltd
Original Assignee
Mitsumi Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsumi Electric Co Ltd filed Critical Mitsumi Electric Co Ltd
Priority to JP2000211536A priority Critical patent/JP2001044146A/en
Publication of JP2001044146A publication Critical patent/JP2001044146A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54473Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448Located on chip prior to dicing and remaining on chip after dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

PROBLEM TO BE SOLVED: To provide a method for recognizing the dicing position of a semiconductor wafer, capable of easily making computing program for the dicing position and of accurately recognizing the position of the semiconductor chip, within a short time. SOLUTION: In dicing a semiconductor wafer to divide it into individual chips 11, position of each semiconductor chip is detected by pattern-recognizing a pattern formed on each semiconductor chip. From this position, the dicing position is computed, and the dicing is performed along the dicing position. In this case, a pattern 12 for position recognition is formed on an inactive region 11b of each semiconductor chip 11, and through pattern-recognizing the pattern 12, the position of each semiconductor chip is detected.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、半導体製造工程にて、
半導体ウェハから半導体チップにダイシングする際に、
ダイシング位置を認識するための方法に関するものであ
る。
The present invention relates to a semiconductor manufacturing process,
When dicing from semiconductor wafer to semiconductor chip,
The present invention relates to a method for recognizing a dicing position.

【0002】[0002]

【従来の技術】一般に、半導体ウェハは、図5に示すよ
うに、構成されている。即ち、図5において、半導体ウ
ェハ1は、所定の半導体製造工程を経て、その表面に、
複数個の半導体チップ2が形成されている。これらの半
導体チップ2は、それぞれ境界部分に沿ってダイシング
することにより、個々の半導体チップ2に分離せしめら
れ、その後パッケージングされることより、半導体チッ
プ製品として完成するようになっている。
2. Description of the Related Art Generally, a semiconductor wafer is configured as shown in FIG. That is, in FIG. 5, the semiconductor wafer 1 passes through a predetermined semiconductor manufacturing process,
A plurality of semiconductor chips 2 are formed. These semiconductor chips 2 are separated into individual semiconductor chips 2 by dicing along respective boundary portions, and then packaged, thereby completing a semiconductor chip product.

【0003】従来、半導体ウェハ1から個々の半導体チ
ップ2にダイシングする際には、図6に示すように、先
づ各半導体チップ2に形成されたアルミニウム等から成
るパターン3のうち、特定部分3aの形状と、そして該
半導体チップ2の寸法が、ダイシング装置の制御部に記
憶せしめられる。ここで、このダイシング装置の制御部
には、上記特定部分3aの位置と半導体チップ2の寸法
から、半導体ウェハ1のダイシング位置を指定するプロ
グラムが組み込まれている。
Conventionally, when dicing a semiconductor wafer 1 into individual semiconductor chips 2, as shown in FIG. 6, a specific portion 3 a of a pattern 3 made of aluminum or the like formed on each semiconductor chip 2 first. And the dimensions of the semiconductor chip 2 are stored in the control unit of the dicing apparatus. Here, a program for designating the dicing position of the semiconductor wafer 1 based on the position of the specific portion 3a and the dimensions of the semiconductor chip 2 is incorporated in the control unit of the dicing apparatus.

【0004】このような位置認識方法によれば、ダイシ
ング装置のテーブル上に半導体ウェハ1を載置すること
により、該ダイシング装置は、制御部の制御によって、
そのテーブルを移動させて、該半導体ウェハ1上に、記
憶している特定部分3aと同じパターンをパターン認識
することにより、ダイシング位置を検出し、そのダイシ
ング位置が、ダイシング装置のダイシング刃に持ち来た
されるように、該テーブルを移動調整した後、ダイシン
グ刃によって、半導体ウェハ1のダイシング位置に沿っ
てダイシングする。
According to such a position recognition method, by mounting the semiconductor wafer 1 on the table of the dicing device, the dicing device can be controlled by the control unit.
By moving the table and recognizing the same pattern as the specific portion 3a stored on the semiconductor wafer 1, the dicing position is detected, and the dicing position is brought to the dicing blade of the dicing apparatus. As shown, after the table is moved and adjusted, dicing is performed along the dicing position of the semiconductor wafer 1 by a dicing blade.

【0005】かくして、半導体ウェハ1から、個々の半
導体チップ2が互いに分離せしめられ得るようになって
いる。
Thus, individual semiconductor chips 2 can be separated from each other from the semiconductor wafer 1.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、このよ
うな構成のダイシング位置認識方法においては、個々の
半導体チップ2の構成により、半導体チップ2内での特
定部分3aの位置が異なることがあり、当該特定部分3
aからダイシング位置を求めるプログラムが複雑にな
り、プログラム作成時間が比較的長くなってしまうとい
う問題があった。
However, in the dicing position recognition method having such a configuration, the position of the specific portion 3a in the semiconductor chip 2 may be different depending on the configuration of each semiconductor chip 2. Specific part 3
There is a problem that a program for obtaining a dicing position from a becomes complicated and a program creation time becomes relatively long.

【0007】また、特定部分3aの認識のための時間が
比較的長くなると共に、特定部分3aに似た形状のパタ
ーンが、半導体チップ2上に存在する場合には、誤認識
することがあるという問題もあった。
In addition, if the time required for recognition of the specific portion 3a is relatively long and a pattern having a shape similar to the specific portion 3a is present on the semiconductor chip 2, erroneous recognition may occur. There were also problems.

【0008】さらに、特定部分3aとしては、半導体チ
ップ2上に形成されているパターンを利用しているた
め、例えばパターン3上に段差等がある場合には、パタ
ーン認識の際に照射する光が、正しく反射せずに、乱反
射してしまうことがあり、特定部分3aの認識精度が低
下してしまうという問題もあった。
Furthermore, since the pattern formed on the semiconductor chip 2 is used as the specific portion 3a, when there is a step on the pattern 3, for example, the light to be irradiated at the time of pattern recognition is used. However, irregular reflection may occur instead of correct reflection, and there is a problem that the recognition accuracy of the specific portion 3a is reduced.

【0009】さらにまた、一つの半導体チップ2上のす
べてのパターンに、特定部分3aと同じパターンが存在
している場合には、該特定部分3aを正確に認識するこ
とができず、半導体チップ2自体をダイシングしてしま
うことがあった。
Further, when the same pattern as the specific portion 3a exists in all the patterns on one semiconductor chip 2, the specific portion 3a cannot be accurately recognized, and the semiconductor chip 2 Sometimes dicing itself.

【0010】本発明は、以上の点に鑑み、ダイシング位
置の演算プログラムが容易に作成され得ると共に、半導
体チップの位置が短時間に且つ正確に認識され得るよう
にした、ダイシング位置認識方法を提供することを目的
としている。
In view of the above, the present invention provides a dicing position recognizing method that allows a dicing position calculation program to be easily created and allows a position of a semiconductor chip to be accurately recognized in a short time. It is intended to be.

【0011】[0011]

【課題を解決するための手段】上記目的は、本発明によ
れば、半導体ウェハから個々の半導体チップにダイシン
グする際、各半導体チップ上に備えられたパターンをパ
ターン認識することにより、該半導体チップの位置を検
出し、この位置からダイシング位置を演算して、ダイシ
ング位置に沿ってダイシングを行なう、半導体ウェハの
ダイシング位置認識方法において、この半導体チップ上
に、通常の各種回路を構成するパターンが形成された活
性領域と、この活性領域の周囲に不活性領域が形成さ
れ、この不活性領域に、縦方向及び横方向に対してそれ
ぞれ3乃至4本のラインを有するように位置認識用パタ
ーンが形成されていて、この位置認識用パターンを照射
光の反射によりパターン認識することにより、各半導体
チップの位置が検出され得ることを特徴とする、半導体
ウェハのダイシング位置認識方法により、達成される。
SUMMARY OF THE INVENTION According to the present invention, when dicing a semiconductor wafer into individual semiconductor chips, a pattern provided on each of the semiconductor chips is recognized. A dicing position is calculated from this position, and dicing is performed along the dicing position. In the method of recognizing a dicing position of a semiconductor wafer, a pattern constituting a normal various circuits is formed on the semiconductor chip. And an inactive region is formed around the active region. A position recognition pattern is formed in the inactive region so as to have three or four lines in the vertical and horizontal directions, respectively. The position of each semiconductor chip is detected by recognizing the position recognition pattern by reflection of irradiation light. Characterized in that that may be, by dicing position recognition method of a semiconductor wafer, is achieved.

【0012】[0012]

【作用】上記方法によれば、各半導体チップ上の不活性
領域に、位置認識用パターンが形成されているので、こ
の位置認識用パターンは、各半導体チップにて同一箇所
に形成され得ることになる。従って、異なる構成の半導
体チップの場合であっても、半導体チップの輪郭に対す
る位置認識用パターンの位置が変わらない。これによ
り、半導体チップの寸法が同じ場合には、ダイシング位
置は一義的に決まるので、ダイシング位置を求めるプロ
グラムは、簡単になり、短時間で容易に作成され得るこ
とになる。
According to the above method, since the position recognition pattern is formed in the inactive region on each semiconductor chip, the position recognition pattern can be formed at the same location in each semiconductor chip. Become. Therefore, even in the case of semiconductor chips having different configurations, the position of the position recognition pattern with respect to the contour of the semiconductor chip does not change. As a result, when the dimensions of the semiconductor chips are the same, the dicing position is uniquely determined, so that the program for obtaining the dicing position is simple and can be easily created in a short time.

【0013】また、位置認識用パターンの形状として、
例えば縦方向及び横方向に関して、それぞれ3乃至4本
のラインを有するような形状、例えば「凹」,「凸」字
等の形状のパターンを選定することにより、当該位置認
識用パターンは、誤認識されるようなことなく、短時間
で且つ確実に認識され得ることになる。
Further, as the shape of the position recognition pattern,
For example, by selecting a pattern having three or four lines in the vertical direction and the horizontal direction, for example, a pattern having a shape such as “concave” or “convex”, the position recognition pattern is erroneously recognized. Without being performed, recognition can be made in a short time and reliably.

【0014】さらに、上記位置認識用パターンは、半導
体チップの不活性領域に形成されているので、他のパタ
ーンと交差する等の理由によって、段差を生ずるような
ことはない。従って、パターン認識の際に照射される光
が、正確に反射せしめられ得ることになるので、高精度
の認識が行なわれ得ることになる。
Further, since the position recognizing pattern is formed in an inactive region of the semiconductor chip, a step does not occur due to, for example, crossing with another pattern. Therefore, the light irradiated at the time of pattern recognition can be accurately reflected, so that highly accurate recognition can be performed.

【0015】最後に、一つの半導体チップ上のすべての
パターンに、同じパターンが存在している場合であって
も、位置認識用パターンにより、ダイシング位置を決め
るようになっているので、半導体チップ自体をダイシン
グしてしまうことが排除され、完全自動ダイシング加工
が可能となる。
Finally, even if the same pattern exists in all the patterns on one semiconductor chip, the dicing position is determined by the position recognition pattern. Is eliminated, and a fully automatic dicing process can be performed.

【0016】[0016]

【実施例】以下、図面に示した実施例に基づいて、本発
明を詳細に説明する。図1は、本発明によるダイシング
位置認識方式を適用した半導体ウェハの一実施例を示し
ている。図1において、半導体ウェハ10は、従来と同
様に、所定の半導体製造工程を経て、その表面に、複数
個の半導体チップ11が形成されている。これらの半導
体チップ11は、それぞれ境界部分に沿ってダイシング
することにより、個々の半導体チップ11に分離せしめ
られ、その後パッケージングされることより、半導体チ
ップ製品として完成するようになっている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below in detail with reference to the embodiments shown in the drawings. FIG. 1 shows an embodiment of a semiconductor wafer to which a dicing position recognition system according to the present invention is applied. In FIG. 1, a plurality of semiconductor chips 11 are formed on the surface of a semiconductor wafer 10 through a predetermined semiconductor manufacturing process as in the conventional case. These semiconductor chips 11 are separated into individual semiconductor chips 11 by dicing along respective boundary portions, and then packaged, thereby completing a semiconductor chip product.

【0017】以上の構成は、従来と同様の構成である
が、本発明実施例においては、半導体ウェハ10上の個
々の半導体チップ11は、図2に示すように、内側の活
性領域11aに、通常の各種回路を構成すべきパターン
(図示せず)が形成されていると共に、周囲の不活性領
域11bに、位置認識用パターン12が形成されてい
る。
The above configuration is the same as the conventional configuration. However, in the embodiment of the present invention, the individual semiconductor chips 11 on the semiconductor wafer 10 are, as shown in FIG. A pattern (not shown) to form a general various circuit is formed, and a position recognition pattern 12 is formed in the surrounding inactive region 11b.

【0018】この位置認識用パターン12は、例えば図
3に示すように、構成されている。即ち、図3におい
て、位置認識用パターン12は、パターン認識が確実に
行なわれ得るように、縦方向及び横方向に関して、それ
ぞれ3乃至4本のラインを有するように、例えば図示の
場合には、「凹」及び「凸」字状の形状に形成されてい
る。
The position recognition pattern 12 is configured, for example, as shown in FIG. That is, in FIG. 3, the position recognition pattern 12 has three or four lines each in the vertical direction and the horizontal direction so that pattern recognition can be reliably performed. It is formed in a “concave” and “convex” shape.

【0019】尚、図3において、中央の「7」の形状の
位置認識用パターンは、例えば半導体チップ11自体の
寸法を示すために、便宜的に備えられているものであ
る。
In FIG. 3, the position recognition pattern having the shape of the center "7" is provided for convenience, for example, to indicate the dimensions of the semiconductor chip 11 itself.

【0020】本発明実施例によるダイシング位置認識方
式における半導体ウェハ10は、以上のように構成され
ており、図5及び図6に示した従来の場合と同様の構成
のダイシング装置によって、ダイシングが行なわれる。
The semiconductor wafer 10 in the dicing position recognition system according to the embodiment of the present invention is configured as described above. Dicing is performed by the dicing apparatus having the same configuration as the conventional one shown in FIGS. It is.

【0021】その際、先づ各半導体チップ11に形成さ
れた位置認識用パターン12の形状と、そして該半導体
チップ11の寸法が、ダイシング装置の制御部に記憶せ
しめられる。ここで、このダイシング装置の制御部に
は、上記位置認識用パターン12の位置と半導体チップ
11の寸法から、半導体ウェハ10のダイシング位置を
指定するプログラムが組み込まれている。この場合、半
導体チップ11の寸法から、位置認識用パターン12の
位置が一義的に決まるので、上記プログラムは、簡単で
あり、短時間で容易に作成され得ることになる。
At this time, the shape of the position recognition pattern 12 formed on each semiconductor chip 11 and the dimensions of the semiconductor chip 11 are stored in the control unit of the dicing apparatus. Here, a program for designating the dicing position of the semiconductor wafer 10 from the position of the position recognition pattern 12 and the size of the semiconductor chip 11 is incorporated in the control unit of the dicing apparatus. In this case, since the position of the position recognition pattern 12 is uniquely determined from the dimensions of the semiconductor chip 11, the program is simple and can be easily created in a short time.

【0022】そして、ダイシング装置のテーブル上に半
導体ウェハ10を載置することにより、該ダイシング装
置は、制御部の制御によって、そのテーブルを移動させ
て、該半導体ウェハ10上に、記憶しているパターンと
同じ形状の位置認識用パターン12をパターン認識す
る。
Then, by mounting the semiconductor wafer 10 on the table of the dicing apparatus, the dicing apparatus moves the table under the control of the control unit and stores the table on the semiconductor wafer 10. The position recognition pattern 12 having the same shape as the pattern is recognized.

【0023】この場合、位置認識用パターン12は、そ
の形状が、「凹」,「凸」字状であることから、縦方向
及び横方向に関して、それぞれ3乃至4本のラインを有
するので、半導体チップ11上のパターンと混同して誤
認識されるようなことはなく、短時間で且つ確実に認識
され得る。
In this case, since the shape of the position recognition pattern 12 is “concave” and “convex”, it has three or four lines in the vertical and horizontal directions, respectively. There is no erroneous recognition confused with the pattern on the chip 11, and the recognition can be performed in a short time and reliably.

【0024】その後、該位置認識用パターン12の位置
に基づいて、プログラムに従ってダイシング位置を演算
し、そのダイシング位置が、ダイシング装置のダイシン
グ刃に持ち来たされるように、該テーブルを移動調整し
た後、ダイシング刃によって、半導体ウェハ10のダイ
シング位置に沿ってダイシングする。
Thereafter, based on the position of the position recognition pattern 12, a dicing position is calculated in accordance with a program, and the table is moved and adjusted so that the dicing position is brought to the dicing blade of the dicing device. Thereafter, dicing is performed along the dicing position of the semiconductor wafer 10 by a dicing blade.

【0025】かくして、半導体ウェハ10から、個々の
半導体チップ11が互いに分離せしめられ得る。
Thus, the individual semiconductor chips 11 can be separated from each other from the semiconductor wafer 10.

【0026】この場合、上記位置認識用パターン12
は、半導体チップ11の不活性領域11bに形成されて
いるので、段差を生ずるようなことはなく、パターン認
識の際に照射される光が、正確に反射せしめられ得るの
で、高精度の認識が行なわれ得ることになる。
In this case, the position recognition pattern 12
Is formed in the inactive region 11b of the semiconductor chip 11, there is no step difference, and the light irradiated at the time of pattern recognition can be accurately reflected. Could be done.

【0027】さらに、一つの半導体チップ11上のすべ
てのパターンに、同じパターンが存在している場合であ
っても、位置認識用パターン12により、ダイシング位
置を決めるようになっているので、半導体チップ11自
体をダイシングしてしまうことが排除され、完全自動ダ
イシング加工が可能となる。
Further, even if the same pattern is present in all the patterns on one semiconductor chip 11, the dicing position is determined by the position recognition pattern 12, so that the semiconductor chip Dicing of itself 11 is eliminated, and fully automatic dicing can be performed.

【0028】図4は、本発明によるダイシング位置認識
方法を適用した半導体ウェハの他の実施例を示してい
る。即ち、図4において、半導体ウェハ20は、図1の
場合と同様に、所定の半導体製造工程を経て、その表面
に、複数個の半導体チップ21が形成されている。
FIG. 4 shows another embodiment of a semiconductor wafer to which the dicing position recognition method according to the present invention is applied. That is, in FIG. 4, a plurality of semiconductor chips 21 are formed on the surface of a semiconductor wafer 20 through a predetermined semiconductor manufacturing process as in the case of FIG.

【0029】この場合、上記半導体チップ21のうち、
二つの半導体チップ21を一組として、各組の二つの半
導体チップ21a,21bに対して、一つの位置認識用
パターン22が、形成されている。図示の場合には、こ
の位置認識用パターン22は、半導体チップ21aの不
活性領域に形成されている。
In this case, of the semiconductor chips 21,
One set of two semiconductor chips 21 is provided with one position recognition pattern 22 for each of the two semiconductor chips 21a and 21b. In the illustrated case, the position recognition pattern 22 is formed in an inactive region of the semiconductor chip 21a.

【0030】このような構成の実施例によれば、先づ各
組の半導体チップ21a,21bに形成された位置認識
用パターン22の形状と、そして該半導体チップ21
a,21bの寸法が、ダイシング装置の制御部に記憶せ
しめられる。ここで、このダイシング装置の制御部に
は、上記位置認識用パターン22の位置と半導体チップ
21a,21bの寸法から、半導体ウェハ10のダイシ
ング位置を指定するプログラムが組み込まれている。か
くして、図1及び図2の実施例の場合と同様にして、半
導体ウェハ20のダイシングが行なわれ、各半導体チッ
プ21が、個々に分離せしめられ得ることになる。
According to the embodiment having such a configuration, first, the shape of the position recognition pattern 22 formed on each set of the semiconductor chips 21a and 21b, and the shape of the semiconductor chip 21
The dimensions of a and 21b are stored in the control unit of the dicing apparatus. Here, a program for designating the dicing position of the semiconductor wafer 10 from the position of the position recognition pattern 22 and the dimensions of the semiconductor chips 21a and 21b is incorporated in the control unit of the dicing apparatus. Thus, dicing of the semiconductor wafer 20 is performed in the same manner as in the embodiment of FIGS. 1 and 2, and each semiconductor chip 21 can be individually separated.

【0031】[0031]

【発明の効果】以上述べたように、本考案によれば、ダ
イシング位置の演算プログラムが容易に作成され得ると
共に、半導体チップの位置が短時間に且つ正確に認識さ
れ得るようにした、極めて優れたダイシング位置認識方
式が提供され得ることになる。
As described above, according to the present invention, a dicing position calculation program can be easily created, and the position of a semiconductor chip can be recognized quickly and accurately. A dicing position recognition method can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明による半導体ウェハのダイシング位置認
識方法を適用した半導体ウェハの一実施例を示す平面図
である。
FIG. 1 is a plan view showing an embodiment of a semiconductor wafer to which a dicing position recognition method for a semiconductor wafer according to the present invention is applied.

【図2】図1の半導体ウェハの一つのチップの領域を示
す部分拡大平面図である。
FIG. 2 is a partially enlarged plan view showing a region of one chip of the semiconductor wafer of FIG. 1;

【図3】図1の半導体ウェハの各チップに形成された位
置認識用パターンの拡大図である。
FIG. 3 is an enlarged view of a position recognition pattern formed on each chip of the semiconductor wafer of FIG. 1;

【図4】本発明による半導体ウェハのダイシング位置認
識方法を適用した半導体ウェハの他の実施例における一
つのチップ領域を示す部分拡大平面図である。
FIG. 4 is a partially enlarged plan view showing one chip area in another embodiment of the semiconductor wafer to which the method for recognizing a dicing position of a semiconductor wafer according to the present invention is applied.

【図5】従来の半導体ウェハのダイシング位置認識方法
における半導体ウェハの一例を示す平面図である。
FIG. 5 is a plan view showing an example of a semiconductor wafer in a conventional semiconductor wafer dicing position recognition method.

【図6】図5の半導体ウェハの一つのチップの領域を示
す部分拡大平面図である。
6 is a partially enlarged plan view showing a region of one chip of the semiconductor wafer of FIG. 5;

【符号の説明】[Explanation of symbols]

10、20 半導体ウェハ 11、21 半導体チップ 11a 活性領域 11b 不活性領域 12 位置認識用パターン 22 位置認識用パターン 10, 20 Semiconductor wafer 11, 21 Semiconductor chip 11a Active area 11b Inactive area 12 Position recognition pattern 22 Position recognition pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 半導体ウェハから個々の半導体チップに
ダイシングする際、各半導体チップ上に備えられたパタ
ーンをパターン認識することにより、該半導体チップの
位置を検出し、この位置からダイシング位置を演算し
て、ダイシング位置に沿ってダイシングを行なう、半導
体ウェハのダイシング位置認識方法において、この半導
体チップ上に、通常の各種回路を構成するパターンが形
成された活性領域と、この活性領域の周囲に不活性領域
が形成され、この不活性領域に、縦方向及び横方向に対
してそれぞれ3乃至4本のラインを有するように位置認
識用パターンが形成されていて、この位置認識用パター
ンを照射光の反射によりパターン認識することにより、
各半導体チップの位置が検出され得ることを特徴とす
る、半導体ウェハのダイシング位置認識方法。
When dicing a semiconductor wafer into individual semiconductor chips, a pattern provided on each semiconductor chip is recognized to detect a position of the semiconductor chip, and a dicing position is calculated from the position. A method for recognizing a dicing position of a semiconductor wafer, in which dicing is performed along a dicing position, wherein an active region in which patterns constituting ordinary various circuits are formed on the semiconductor chip; An area is formed, and a position recognition pattern is formed in the inactive area so as to have three to four lines in the vertical and horizontal directions, respectively. By pattern recognition by
A method for recognizing a dicing position of a semiconductor wafer, wherein a position of each semiconductor chip can be detected.
JP2000211536A 2000-01-01 2000-07-12 Method for recognizing dicing position of semiconductor wafer Withdrawn JP2001044146A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000211536A JP2001044146A (en) 2000-01-01 2000-07-12 Method for recognizing dicing position of semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000211536A JP2001044146A (en) 2000-01-01 2000-07-12 Method for recognizing dicing position of semiconductor wafer

Publications (1)

Publication Number Publication Date
JP2001044146A true JP2001044146A (en) 2001-02-16

Family

ID=18707624

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000211536A Withdrawn JP2001044146A (en) 2000-01-01 2000-07-12 Method for recognizing dicing position of semiconductor wafer

Country Status (1)

Country Link
JP (1) JP2001044146A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034614A (en) * 2000-11-02 2002-05-09 마이클 디. 오브라이언 Method for marking reject chip of wafer
WO2009007928A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Methods for manufacturing integrated circuits

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020034614A (en) * 2000-11-02 2002-05-09 마이클 디. 오브라이언 Method for marking reject chip of wafer
WO2009007928A2 (en) * 2007-07-12 2009-01-15 Nxp B.V. Methods for manufacturing integrated circuits
WO2009007928A3 (en) * 2007-07-12 2009-03-05 Nxp Bv Methods for manufacturing integrated circuits
CN101689540A (en) * 2007-07-12 2010-03-31 Nxp股份有限公司 methods for manufacturing integrated circuits
US8349708B2 (en) 2007-07-12 2013-01-08 Nxp B.V. Integrated circuits on a wafer and methods for manufacturing integrated circuits

Similar Documents

Publication Publication Date Title
JP2802561B2 (en) Semiconductor chip alignment method and laser repair target
JP2001044146A (en) Method for recognizing dicing position of semiconductor wafer
JPH0265149A (en) Semiconductor device
JPS63104348A (en) Semiconductor device
JP3157751B2 (en) Dicing method for semiconductor substrate
JPH0742131U (en) Semiconductor wafer dicing position recognition method
JP2871696B2 (en) Integrated circuit device
JP3001587B2 (en) Manufacturing method of semiconductor integrated circuit
JPH11354415A (en) Method for forming alignment mark, alignment method, manufacture of semiconductor device, and aligner
JPH104044A (en) Method for detecting pattern, method for detecting alignment mark and optical apparatus using the methods
CN108710772B (en) Arrangement method of monitoring graphs in scribing region
JPH0571166B2 (en)
KR920006747B1 (en) Lithography process
JPS6360432B2 (en)
JPH05275314A (en) Stepper
JPH04255211A (en) Semiconductor wafer with alignment mark
JPH04299464A (en) Wiring state identifying method
JPS60123029A (en) Method for alignment
JP3528366B2 (en) Integrated circuit device
JPS59172741A (en) Semiconductor device
JPH04323836A (en) Semiconductor device
JPS63136543A (en) Semiconductor device
JPH0694437A (en) Printed circuit shape inspection apparatus
JPS63288028A (en) Manufacture of bonding pad
JPH02177417A (en) Aligning exposure device

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20051208