JP2001042821A - Display device and driving circuit of display panel - Google Patents

Display device and driving circuit of display panel

Info

Publication number
JP2001042821A
JP2001042821A JP11219781A JP21978199A JP2001042821A JP 2001042821 A JP2001042821 A JP 2001042821A JP 11219781 A JP11219781 A JP 11219781A JP 21978199 A JP21978199 A JP 21978199A JP 2001042821 A JP2001042821 A JP 2001042821A
Authority
JP
Japan
Prior art keywords
light emission
drive current
emission drive
drive circuit
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11219781A
Other languages
Japanese (ja)
Other versions
JP3748738B2 (en
Inventor
Shinichi Ishizuka
真一 石塚
Masami Tsuchida
正美 土田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Corp
Original Assignee
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Electronic Corp filed Critical Pioneer Electronic Corp
Priority to JP21978199A priority Critical patent/JP3748738B2/en
Publication of JP2001042821A publication Critical patent/JP2001042821A/en
Application granted granted Critical
Publication of JP3748738B2 publication Critical patent/JP3748738B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To make suppressible picture degradation at the time of constituting an anode line drive circuit of plural IC chips by constituting of the driving circuit of first and second driving circuits that supply divided light emitting driving currents of respective specific ratios to a first electrode line. SOLUTION: A first driving circuit among driving circuits supplies a divided light emitting driving current having a (n-m)/n (where m and n are natural numbers) of a light emitting driving current to a first electrode line and supplies a light emitting driving current to each of plural first electrode lines arranged in adjacent to one side of the first electrode line. Moreover, the first driving circuit supplies m/n divided light emitting driving currents and supplies light emitting driving currents to each of plural first electrode lines arranged adjacent to the other side of the first electrode line. For example, first and second anode lines drive circuits 21 and 22 are made up with a reference current control circuit RC, a switch block SB and transistors Q1 to Qn as first and second driving circuits.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明が属する技術分野】本発明は、有機エレクトロル
ミネセンス素子等の自発光素子からなるディスプレイパ
ネルを用いたディスプレイ装置、及びその駆動回路に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device using a display panel comprising a self-luminous element such as an organic electroluminescence element, and a driving circuit for the display apparatus.

【0002】[0002]

【従来の技術】薄型で低消費電力なディスプレイ装置を
実現する為の自発光素子として、有機エレクトロルミネ
ッセンス(以下、ELと称する)素子が知られている。図
1は、かかるEL素子の概略構成を示す図である。図1
に示されるように、EL素子は、透明電極101が形成
されたガラス板等からなる透明基板100上に、電子輸
送層、発光層、正孔輸送層等からなる少なくとも1層の
有機機能層102、及び金属電極103が積層されたも
のである。
2. Description of the Related Art As a self-luminous element for realizing a thin and low power consumption display device, an organic electroluminescence (hereinafter referred to as EL) element is known. FIG. 1 is a diagram showing a schematic configuration of such an EL element. FIG.
As shown in FIG. 1, an EL element is composed of at least one organic functional layer 102 composed of an electron transport layer, a light emitting layer, a hole transport layer, and the like on a transparent substrate 100 composed of a glass plate or the like on which a transparent electrode 101 is formed. , And the metal electrode 103 are stacked.

【0003】図2は、かかるEL素子の特性を電気的に
示す等価回路である。図2に示されるように、EL素子
は、容量成分Cと、該容量成分に並列に結合するダイオ
ード特性の成分Eとによって置き換えることができる。
ここで、透明電極101の陽極にプラス、金属電極10
3の陰極にマイナスの電圧を加えて透明電極及び金属電
極間に直流を印加すると、容量成分Cに電荷が蓄積され
る。この際、EL素子固有の障壁電圧または発光閾値電
圧を越えると、電極(ダイオード成分Eの陽極側)から
発光層を担う有機機能層に電流が流れ始め、この電流に
比例した強度で有機機能層102が発光する。
FIG. 2 is an equivalent circuit that electrically shows the characteristics of such an EL element. As shown in FIG. 2, the EL element can be replaced by a capacitance component C and a diode characteristic component E coupled in parallel with the capacitance component.
Here, the positive electrode of the transparent electrode 101 and the metal electrode 10
When a negative voltage is applied to the cathode of No. 3 and a direct current is applied between the transparent electrode and the metal electrode, charges are accumulated in the capacitance component C. At this time, when the barrier voltage or the emission threshold voltage inherent to the EL element is exceeded, a current starts to flow from the electrode (the anode side of the diode component E) to the organic functional layer serving as the light emitting layer, and the organic functional layer has an intensity proportional to the current. 102 emits light.

【0004】図3は、複数の上記EL素子をマトリクス
状に配列してなるELディスプレイパネルを用いて画像
表示を行うELディスプレイ装置の概略構成を示す図で
ある。図3において、ELディスプレイパネルとしての
ELDP10には、第1表示ライン〜第n表示ライン各
々を担う陰極線(金属電極)B1〜Bnと、これら陰極線B
1〜Bn各々に交叉して配列されたm個の陽極線(透明電
極)A1〜Amが形成されている。これら陰極線B1〜Bn
及び陽極線A1〜Amの交差した部分の各々(n×m個)
に、上述した如き構造を有するEL素子E11〜Enmが形
成されている。尚、これらEL素子E11〜Enm各々は、
ELDP10としての1画素を担うものである。
FIG. 3 is a diagram showing a schematic configuration of an EL display device for displaying an image using an EL display panel in which a plurality of the above EL elements are arranged in a matrix. In FIG. 3, an ELDP 10 as an EL display panel includes cathode lines (metal electrodes) B 1 to B n carrying first to n-th display lines, and these cathode lines B 1 to B n.
1 .about.B n each are crossed to arranged the m-number of anode lines (transparent electrodes) A 1 to A m are formed. These cathode rays B 1 to B n
And anode lines A 1 to A each crossed portion of m (n × m pieces)
Then, EL elements E 11 to E nm having the above-described structure are formed. Note that each of these EL elements E 11 to E nm is
The ELDP 10 serves as one pixel.

【0005】発光制御回路1は、入力された1画面分
(n行、m列)の画像データを、ELDP10の各画素、
すなわち上記EL素子E11〜Enmの各々に対応した画素
データ群D11〜Dnmに変換し、これらを図4に示される
が如く、1行分毎に順次、陽極線ドライブ回路2に供給
して行く。例えば、画素データD11〜D1mとは、ELD
P10の第1表示ラインに属するEL素子E11〜E1m
々に対して発光を実施させるか否かを指定するm個のデ
ータビットであり、夫々、論理レベル"1"である場合に
は"発光"、論理レベル"0"である場合には"非発光"を示
す。
[0005] The light emission control circuit 1 is provided for one input screen.
The image data of (n rows, m columns) is converted into each pixel of ELDP10,
That is converted into the EL element E 11 to E nm each pixel data group D 11 to D nm corresponding to the, as it is shown them in Figure 4, sequentially for each row, supplied to the anode line drive circuit 2 Go. For example, the pixel data D 11 to D 1 m, ELD
M data bits for designating whether or not to emit light for each of the EL elements E 11 to E 1m belonging to the first display line of P10. Each of the data bits is “1” when the logic level is “1”. If the light emission is “0” and the logic level is “0”, it indicates “non-light emission”.

【0006】又、発光制御回路1は、図4に示されるが
如き1行分毎の画素データの供給タイミングに同期し
て、ELDP10の第1表示ライン〜第n表示ライン各
々を順次走査すべき走査線選択制御信号を陰極線走査回
路3に供給する。陽極線ドライブ回路2は、先ず、上記
画素データ群におけるm個のデータビットの内から、"
発光"を指定する論理レベル"1"のデータビットを全て
抽出する。次に、この抽出したデータビット各々に対応
した"列"に属する陽極線を陽極線A 1〜Amの内から全て
選択し、この選択した陽極線のみに定電流源を接続し、
所定の画素駆動電流iを供給する。
The light emission control circuit 1 is shown in FIG.
In synchronization with the supply timing of pixel data for each row as described above.
The first display line to the n-th display line of the ELDP 10
The scanning line selection control signal to be sequentially scanned
Supply to Road 3. First, the anode wire drive circuit 2
From m data bits in the pixel data group, "
All data bits of logic level "1" that specify "light emission"
Extract. Next, it corresponds to each of the extracted data bits.
Anode wire belonging to the "column" 1~ AmEverything from within
Select, connect the constant current source only to this selected anode wire,
A predetermined pixel drive current i is supplied.

【0007】陰極線走査回路3は、上記陰極線B1〜Bn
の内から、上記走査線選択制御信号で示される表示ライ
ンに対応した陰極線を択一的に選択してこの陰極線をア
ース電位に設定すると共に、その他の陰極線の各々に所
定の高電位VCCを夫々印加する。尚、かかる高電位VCC
は、EL素子が所望の輝度で発光しているときの両端電
圧(寄生容量Cへの充電量に基づいて決定する電圧)とほ
ぼ同一値に設定される。
[0007] The cathode line scanning circuit 3 includes the cathode lines B 1 to B n.
Among them, the cathode line corresponding to the display line indicated by the scanning line selection control signal is selectively selected and set to the ground potential, and a predetermined high potential V CC is applied to each of the other cathode lines. Each is applied. In addition, such a high potential V CC
Is set to substantially the same value as the voltage between both ends (the voltage determined based on the amount of charge to the parasitic capacitance C) when the EL element emits light at a desired luminance.

【0008】この際、上記陽極線ドライブ回路2によっ
て上記定電流源が接続された"列"と、上記陰極線走査回
路3にてアース電位に設定された表示ラインとの間には
発光駆動電流が流れ、かかる表示ライン及び"列"に交叉
して形成されているEL素子は、この発光駆動電流に応
じて発光する。一方、上記陰極線走査回路3によって高
電位VCCに設定された表示ラインと、上記定電流源が接
続された"列"との間には電流が流れ込まないので、かか
る表示ライン及び"列"に交叉して形成されているEL素
子は非発光のままである。
At this time, a light emission drive current flows between the "column" to which the constant current source is connected by the anode line drive circuit 2 and the display line set to the ground potential by the cathode line scan circuit 3. The EL element formed crossing the flow, the display line and the "column" emits light according to the light emission drive current. On the other hand, no current flows between the display line set to the high potential V CC by the cathode line scanning circuit 3 and the “column” to which the constant current source is connected. The EL elements formed so as to cross each other remain non-light emitting.

【0009】以上の如き動作が、画素データ群D11〜D
1m、D21〜D2m、・・・・、Dn1〜Dnm各々に基づいて実施
されると、ELDP10の画面上には、入力された画像
データに応じた1フィールド分の発光パターン、つまり
画像が表示されるのである。ここで、近年、ディスプレ
イパネルの大画面化を実現するにあたり、表示ライン、
つまり上記陰極線Bの本数を増加すると共に、陽極線A
の本数を増加して画面の高精細化を行う必要が生じてき
た。従って、これら陽極線A及び陰極線B各々の本数の
増加につれ、陽極線ドライブ回路2及び陰極線走査回路
3各々の回路規模も増大するので、両者をIC化するに
あたり、チップ面積の増大に伴う歩留まりの悪化が懸念
される。そこで、これら陽極線ドライブ回路2及び陰極
線走査回路3各々を、夫々複数のICチップで構築する
ことが考えられた。
The above operation is performed by the pixel data groups D 11 to D 11.
1m , D 21 to D 2m ,..., D n1 to D nm , the light emission pattern for one field corresponding to the input image data is displayed on the screen of the ELDP 10, that is, The image is displayed. Here, in recent years, in order to realize a large screen of a display panel, a display line,
That is, while increasing the number of the cathode wires B, the anode wires A
It has become necessary to increase the number of screens to achieve higher definition of the screen. Accordingly, as the number of the anode lines A and the number of the cathode lines B increase, the circuit scale of each of the anode line drive circuit 2 and the cathode line scanning circuit 3 also increases. There is a concern about deterioration. Therefore, it has been considered that each of the anode line drive circuit 2 and the cathode line scanning circuit 3 is constructed by a plurality of IC chips.

【0010】ところが、陽極線ドライブ回路2を複数の
ICチップで構築すると、製造上のバラツキ等により、
各ICチップ間で、上記陽極線に供給すべき発光駆動電
流の値に格差が生じる場合がある。よって、かかる発光
駆動電流の違いによりELDP10の画面上には互いに
輝度の異なる領域ができてしまい、特に、その境界上で
の輝度段差が画質を損ねてしまうという問題があった。
However, if the anode line drive circuit 2 is constructed by a plurality of IC chips, the anode line drive circuit 2 may vary due to manufacturing variations.
There may be a difference in the value of the light emission drive current to be supplied to the anode line between the IC chips. Therefore, there is a problem that areas having different luminances are formed on the screen of the ELDP 10 due to the difference in the light emission drive current, and in particular, there is a problem that the luminance step on the boundary degrades the image quality.

【0011】[0011]

【発明が解決しようとする課題】本発明は、かかる問題
を解決せんとして為されたものであり、陽極線ドライブ
回路を複数のICチップで構築した際における画質劣化
を抑制することが出来るディスプレイ装置及びそのディ
スプレイパネルの駆動回路を提供することである。
SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and a display device capable of suppressing image quality deterioration when an anode line drive circuit is constructed with a plurality of IC chips. And a driving circuit of the display panel.

【0012】[0012]

【課題を解決するための手段】本発明によるディスプレ
イ装置は、複数の第1電極線と前記第1電極線各々に交
叉して配列された複数の第2電極線との各交叉部に発光
素子が形成されてなるディスプレイパネルと、前記発光
素子各々を発光駆動せしめる発光駆動電流を前記第1電
極線の各々に供給する駆動回路と、を備えたディスプレ
イ装置であって、前記駆動回路は、前記第1電極線各々
の内の少なくとも1の第1電極線に前記発光駆動電流の
(n−m)/n{n>m:n、mは自然数}の電流量の
分割発光駆動電流を供給すると共に前記1の前記第1電
極線の一方の側に隣接して配列されている複数の第1電
極線の各々に前記発光駆動電流を供給する第1駆動回路
と、前記1の前記第1電極線に前記発光駆動電流のm/
n{n>m:n、mは自然数}の電流量の分割発光駆動
電流を供給すると共に前記1の前記第1電極線の他方の
側に隣接して配列されている第1電極線の各々に前記発
光駆動電流を供給する第2駆動回路とからなる。
A display device according to the present invention has a light emitting element at each intersection of a plurality of first electrode lines and a plurality of second electrode lines arranged to cross each of the first electrode lines. And a drive circuit for supplying a light emission drive current for driving each of the light emitting elements to each of the first electrode lines, wherein the drive circuit comprises: A divided light emission drive current having a current amount of (n−m) / n 、 n> m: n, where m is a natural number} is supplied to at least one of the first electrode lines. A first drive circuit for supplying the light-emission drive current to each of a plurality of first electrode lines arranged adjacent to one side of the one first electrode line, and the first electrode The line indicates m / m of the emission drive current.
n {n> m: n and m each supply a divided light emission drive current of a natural amount} and each of the first electrode lines arranged adjacent to the other side of the one first electrode line And a second drive circuit for supplying the light emission drive current to the second drive circuit.

【0013】又、本発明によるディスプレイパネルの駆
動回路は、複数の第1電極線と前記第1電極線各々に交
叉して配列された複数の第2電極線との各交叉部に発光
素子が形成されてなるディスプレイパネルを発光駆動せ
しめる駆動回路であって、前記第1電極線各々の内の一
部の第1電極線群に前記発光素子を発光せしめる発光駆
動電流を供給する発光駆動電流源と、前記第1電極線群
に隣接する少なくとも1の前記第1電極線に前記発光駆
動電流の(n−m)/n{n>m:n、mは自然数}の
電流量の分割発光駆動電流を供給する分割発光駆動電流
源とを備える。
Further, in the display panel driving circuit according to the present invention, a light emitting element is provided at each intersection of a plurality of first electrode lines and a plurality of second electrode lines arranged so as to cross each of the first electrode lines. A drive circuit for driving a formed display panel to emit light, wherein the light-emitting drive current source supplies a light-emitting drive current for causing the light-emitting element to emit light to a part of the first electrode lines. And at least one of the first electrode lines adjacent to the first electrode line group has the light emission drive current of (nm) / n {n> m: n, where m is a natural number}, and the light emission drive is divided. And a split light emission drive current source for supplying a current.

【0014】[0014]

【発明の実施の形態】以下、本発明の実施例を図面を参
照しつつ詳細に説明する。図5は、本発明によるELデ
ィスプレイ装置の概略構成を示す図である。図5におい
て、ELディスプレイパネルとしてのELDP10’に
は、第1表示ライン〜第n表示ライン各々を担う陰極線
(金属電極)B1〜Bnと、これら陰極線B1〜Bn各々に交
叉して配列された2m−1個の陽極線(透明電極)A1
2m- 1が形成されている。これら陰極線B1〜Bn及び陽
極線A1〜A2m-1の交差した部分の各々に、上述した如
き構造を有するEL素子E1,1〜En,2m-1が形成されて
いる。尚、これらEL素子E1,1〜En,2m-1各々は、E
LDP10’としての1画素を担うものである。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 5 is a diagram showing a schematic configuration of an EL display device according to the present invention. In FIG. 5, an ELDP 10 'as an EL display panel has cathode lines carrying each of a first display line to an n-th display line.
(Metal electrode) B 1 ~B n and, these cathode lines B 1 .about.B n each crossover to arrayed 2m-1 pieces of anode lines (transparent electrodes) A 1 ~
A 2m- 1 is formed. To each of these cathode lines B 1 .about.B n and cross portions of anode lines A 1 ~A 2m-1, EL element E 1, 1 to E n having such the structure described above, 2m-1 is formed. Each of these EL elements E 1,1 to En , 2m-1 is
It is responsible for one pixel as the LDP 10 '.

【0015】発光制御回路1’は、図6に示されるよう
に、上記ELDP10’の第1表示ライン〜第n表示ラ
イン各々を順次走査すべき走査線選択制御信号を陰極線
走査回路30に供給する。陰極線走査回路30は、上記
走査線選択制御信号で示される表示ラインに対応した陰
極線を上記ELDP10’の陰極線B1〜Bnの内から択
一的に選択してこれをアース電位に接地すると共に、そ
の他の陰極線各々に所定の高電位VCCを夫々印加する。
The light emission control circuit 1 'supplies a scanning line selection control signal for sequentially scanning each of the first display line to the n-th display line of the ELDP 10' to the cathode line scanning circuit 30, as shown in FIG. . The cathode line scanning circuit 30 selectively selects a cathode line corresponding to the display line indicated by the scanning line selection control signal from the cathode lines B 1 to B n of the ELDP 10 ′, grounds the cathode line to ground potential, and A predetermined high potential Vcc is applied to each of the other cathode lines.

【0016】又、発光制御回路1’は、入力された1画
面分(n行、2m−1列)の画像データをELDP10’
の各画素、すなわち上記EL素子E1,1〜En,2m-1各々
に対応した画素データD1,1〜Dn,2m-1に変換し、これ
を第1列〜第m列に属するものと、第m列〜第2m−1
列に属するものとに分割する。この際、上記第1列〜第
m列に属する画素データを1表示ライン毎にグループ化
した画素データD1,1〜D1,m、D2,1〜D2,m、D3,1
2,m、・・・・、及びDn,1〜Dn,m各々を、図6に示され
るが如き第1駆動データGA1−mとして、順次、第1陽
極線ドライブ回路21に供給する。これと同時に、発光
制御回路1’は、上記第m列〜第2m−1列に属する画
素データを1表示ライン毎にグループ化した画素データ
1,m〜D1,2m-1、D2,m〜D2,2m-1、D3,m
3,2m-1、・・・・、及びDn,m〜Dn,2m-1各々を、図6に
示されるが如き第2駆動データGB1−mとして、順次、
第2陽極線ドライブ回路22に供給する。尚、これら第
1駆動データGA1−m及び第2駆動データGB1−mの各
々は、図6に示されるように、上記走査線選択制御信号
に同期して順次、第1陽極線ドライブ回路21及び第2
陽極線ドライブ回路22の各々に供給される。この際、
上記第1駆動データ群GA1−mとは、ELDP10’の
各表示ラインの第1列〜第m列各々に属するm個のEL
素子の各々に対して、発光を実施させるか否かを指定す
るm個のデータビットである。又、上記第2駆動データ
群GB1−mとは、ELDP10’の各表示ラインの第m
列〜第2m−1列各々に属するm個のEL素子の各々に
対して、発光を実施させるか否かを指定するm個のデー
タビットである。
The light emission control circuit 1 'converts the input image data for one screen (n rows, 2m-1 columns) into an ELDP 10'.
, I.e. , pixel data D 1,1 to D n, 2m-1 corresponding to each of the EL elements E 1,1 to En , 2m-1, and converts the pixel data into first to m-th columns. Belonging to, and the m-th column to the 2m-1
Divide into those that belong to a column. At this time, pixel data D 1,1 to D 1, m , D 2,1 to D 2, m , D 3,1 obtained by grouping pixel data belonging to the first to m-th columns for each display line. ~
D 2, m, · · · ·, and D n, 1 to D n, the m each, as the first drive data GA 1-m such is shown in Figure 6, sequentially, with the first anode line drive circuit 21 Supply. At the same time, the light-emission control circuit 1 ′ generates pixel data D 1, m to D 1,2m−1 , D 2 obtained by grouping pixel data belonging to the m-th to 2m−1 columns for each display line. , m ~ D 2,2m-1 , D 3, m ~
D 3,2m-1, ····, and D n, m to D n, the 2m-1, respectively, as is but such second drive data GB 1-m shown in FIG. 6, sequentially,
It is supplied to the second anode line drive circuit 22. As shown in FIG. 6, each of the first drive data GA 1-m and the second drive data GB 1-m is sequentially transmitted to the first anode line drive circuit in synchronization with the scanning line selection control signal. 21st and 2nd
It is supplied to each of the anode line drive circuits 22. On this occasion,
The first drive data group GA 1 -m refers to m ELs belonging to each of the first to m-th columns of each display line of the ELDP 10 ′.
M data bits that specify whether or not to emit light for each of the elements. The second drive data group GB 1 -m is the m- th of each display line of the ELDP 10 ′.
These are m data bits that specify whether or not to emit light for each of the m EL elements belonging to each of the column to the (2m-1) th column.

【0017】図7は、本発明による駆動回路としての上
記第1陽極線ドライブ回路21及び第2陽極線ドライブ
回路22各々の内部構成を示す図である。尚、上記第1
陽極線ドライブ回路21及び第2陽極線ドライブ回路2
2の各々は、互いに異なる2つのICチップ内に夫々構
築される。図7に示されるように、第1陽極線ドライブ
回路21及び第2陽極線ドライブ回路22各々は、基準
電流制御回路RC、スイッチブロックSB、m個の電流
駆動源としてのトランジスタQ1〜Qm及び抵抗R1〜Rm
から構成される。
FIG. 7 is a diagram showing an internal configuration of each of the first anode line drive circuit 21 and the second anode line drive circuit 22 as a drive circuit according to the present invention. In addition, the first
Anode line drive circuit 21 and second anode line drive circuit 2
2 are respectively constructed in two different IC chips. As shown in FIG. 7, each of the first anode line drive circuit 21 and the second anode line drive circuit 22 includes a reference current control circuit RC, a switch block SB, and m transistors Q 1 to Q m as current drive sources. And the resistances R 1 to R m
Consists of

【0018】基準電流制御回路RCにおけるトランジス
タQbのエミッタには抵抗R0を介して所定電圧VBEが接
続されており、そのベース及びコレクタにはトランジス
タQ aのコレクタが接続されている。演算増幅器OPに
は所定の基準電位VREFと、トランジスタQaのエミッタ
電位が入力されており、その出力電位は、トランジスタ
aのベースに入力される。トランジスタQaのエミッタ
は、抵抗RPを介してアース電位に接地されている。以
上の如き構成により、トランジスタQaのコレクタ−エ
ミッタ間には基準電流IREF(=VREF/RP)が流れるこ
とになる。
Transistor in reference current control circuit RC
TA QbThe resistor R0Via a predetermined voltage VBEContact
Connected to its base and collector
TA Q aThe collector is connected. For operational amplifier OP
Is a predetermined reference potential VREFAnd the transistor QaEmitter of
Potential is input and the output potential is
QaIs entered at the base of Transistor QaEmitter of
Is the resistance RPIs grounded to the ground potential. Less than
With the above configuration, the transistor QaCollector d
Reference current I between transmittersREF(= VREF/ RP)
And

【0019】トランジスタQ1〜Qm各々のエミッタに
は、抵抗R1〜Rm各々を介して所定電位VBEが印加され
ており、更に、夫々のベースには上記トランジスタQb
のベースが接続されている。この際、上記抵抗R0、及
びR1〜Rm各々の抵抗値は、 R0=R1=R2・・・・=Rm-1m=2・R1 なる関係を有する。
A predetermined potential V BE is applied to the emitter of each of the transistors Q 1 to Q m via each of the resistors R 1 to R m , and the base of each of the transistors Q b
The base is connected. At this time, the resistance values of the resistor R 0 and R 1 to R m have a relationship of R 0 = R 1 = R 2 ... = R m-1 R m = 2 · R 1 .

【0020】要するに、抵抗R0、及びR1〜Rmの内、
抵抗R0、及びR1〜Rm-1の各々は全て同一の抵抗値で
あり、抵抗Rmのみが、それらの2倍の抵抗値を有する
のである。又、上記トランジスタQ1〜Qmの各々は、上
記トランジスタQa及びQbと同一特性を有するものであ
る。
In short, among the resistances R 0 and R 1 to R m ,
Each of the resistances R 0 and R 1 to R m-1 has the same resistance value, and only the resistance R m has twice the resistance value. Further, each of the transistors Q 1 to Q m are those having the transistors Qa and Qb and same characteristics.

【0021】よって、上記基準電流制御回路RCと、ト
ランジスタQ1〜Qmとは電流ミラー回路を構成すること
になり、トランジスタQ1〜Qm-1各々のエミッタ・コレ
クタ間には、上記基準電流IREFと同一の電流値を有す
る発光駆動電流iが流れることになる。一方、トランジ
スタQmのエミッタ・コレクタ間には、抵抗Rmが抵抗R
1〜Rm -1の抵抗値の2倍であることから、上記基準電流
REFの1/2の電流である発光駆動電流i/2が流れ
ることになる。
Therefore, the reference current control circuit RC and the transistors Q 1 to Q m constitute a current mirror circuit, and the reference current control circuit RC and the transistors Q 1 to Q m-1 are connected between the emitter and collector of each of the transistors Q 1 to Q m-1. The light emission drive current i having the same current value as the current I REF flows. On the other hand, between the emitter and the collector of the transistor Q m, the resistance R m is the resistance R
Since it is twice the resistance value of 1 to R m -1, so that the light emission drive current i / 2 is the half of the current of the reference current I REF flows.

【0022】スイッチブロックSBには、上記トランジ
スタQ1〜Qm各々からの発光駆動電流を夫々、出力端X
1〜Xmの各々に導出するm個のスイッチング素子S1
mが設けられている。この際、第1陽極線ドライブ回
路21のスイッチブロックSBでは、上記発光制御回路
1’から供給された第1駆動データGA1〜GAm各々の
論理レベルに応じて、上記スイッチング素子S1〜Sm
々が独立してオン/オフ制御される。例えば、第1駆動
データGA1が論理レベル"0"のときには、第1陽極線
ドライブ回路21のスイッチブロックSBにおけるスイ
ッチング素子S1はオフ状態となる一方、かかる第1駆
動データGA1が論理レベル"1"のときには、オン状態
となってトランジスタQ1から供給された発光駆動電流
iを出力端X1に導出する。又、第1駆動データGAm
論理レベル"0"のときには、第1陽極線ドライブ回路2
1のスイッチブロックSBにおけるスイッチング素子S
mはオフ状態となる一方、論理レベル"1"である場合に
はオン状態となってトランジスタQmから供給された発
光駆動電流i/2を出力端Xmに導出する。
The switch block SB receives the light emission drive current from each of the transistors Q 1 -Q m at the output terminal X
1 to X m m-number of switching devices S 1 ~ to derive each of the
S m is provided. At this time, the switch block SB of the first anode line drive circuit 21, according to the logic level of the first drive data GA 1 ~GA m respectively supplied from the light emission control circuit 1 ', the switching element S 1 to S m are independently turned on / off. For example, when the first drive data GA 1 is at the logic level “0”, the switching element S 1 in the switch block SB of the first anode line drive circuit 21 is turned off, while the first drive data GA 1 is at the logic level. when "1", it derives the light emission drive current i supplied from the transistor Q 1 in the oN state to the output terminal X 1. When the first drive data GA m is at the logical level “0”, the first anode line drive circuit 2
Switching element S in one switch block SB
While m is to be turned off, to derive the light emission drive current i / 2 supplied from the transistor Q m in the ON state to the output terminal X m in the case of the logic level "1".

【0023】一方、第2陽極線ドライブ回路22のスイ
ッチブロックSBでは、上記発光制御回路1’から供給
された第2駆動データGBm〜GB1各々の論理レベルに
応じて、スイッチング素子S1〜Sm各々が独立してオン
/オフ制御される。例えば、第2駆動データGBmが論
理レベル"0"のときには、第2陽極線ドライブ回路22
のスイッチブロックSBにおけるスイッチング素子S1
はオフ状態となる一方、かかる第2駆動データGBm
論理レベル"1"のときにはオン状態となってトランジス
タQ1から供給された発光駆動電流iを出力端X1に導出
する。又、第2駆動データGB1が論理レベル"0"のと
きには、第2陽極線ドライブ回路22のスイッチブロッ
クSBにおけるスイッチング素子Smはオフ状態となる
一方、論理レベル"1"である場合にはオン状態となって
トランジスタQmから供給された発光駆動電流i/2を
出力端Xmに導出する。
On the other hand, in the switch block SB of the second anode line drive circuit 22, according to the logic level of the second drive data GB m ~GB 1 respectively supplied from the light emission control circuit 1 ', the switching element S 1 ~ On / off control of each S m is performed independently. For example, when the second drive data GB m is a logic level "0", the second anode line drive circuit 22
Switching element S 1 in the switch block SB of FIG.
Whereas the OFF state, according the second drive data GB m derives to the output terminal X 1 a light emission drive current i supplied from the transistor Q 1 in the ON state when the logic level "1". Further, when the second drive data GB 1 is logic level "0", the switching elements S m in the switch block SB of the second anode line drive circuit 22 whereas in the off state, when the logic level "1" the light emission drive current i / 2 supplied from the transistor Q m in the oN state is derived to an output terminal X m.

【0024】ここで、第1陽極線ドライブ回路21の出
力端X1〜Xmは、実際のICチップ上においても図5又
は図7に示されるが如き形態にて配置され、ELDP1
0’の陽極線A1〜Amの各々に発光駆動電流を導出す
る。一方、第2陽極線ドライブ回路22の出力端Xm
1の各々も、図5又は図7に示されるが如き形態にて
実際のICチップ上に配置されており、ELDP10’
の陽極線Am〜A2m-1の各々に発光駆動電流を導出す
る。この際、第1陽極線ドライブ回路21の出力端X m
と、第2陽極線ドライブ回路22の出力端Xmは、その
他の出力端群(X1〜Xm- 1)の端に配置されており、又、
第2陽極線ドライブ回路22の出力端Xmは、その他の
出力端群(Xm-1〜X1)の端に配置されていて、夫々EL
DP10’の陽極線Amに共通接続されている。
Here, the output of the first anode line drive circuit 21
Power end X1~ XmFigure 5 or even on the actual IC chip
Are arranged in the form as shown in FIG.
0 'anode wire A1~ AmDerive the emission drive current for each of
You. On the other hand, the output terminal X of the second anode line drive circuit 22m~
X1Are also in the form as shown in FIG. 5 or FIG.
ELDP10 'which is arranged on an actual IC chip
Anode wire Am~ A2m-1Derive the emission drive current for each of
You. At this time, the output terminal X of the first anode line drive circuit 21 m
And the output terminal X of the second anode line drive circuit 22mIs that
Other output terminals (X1~ Xm- 1), And
Output terminal X of second anode line drive circuit 22mIs the other
Output terminal group (Xm-1~ X1), And EL
Anode wire A of DP10 'mConnected in common.

【0025】すなわち、ELDP10’の陽極線A1
2m-1の内、陽極線A1〜Am-1の各々は第1陽極線ドラ
イブ回路21、陽極線Am+1〜A2m-1の各々は第2陽極
線ドライブ回路22によって駆動され、夫々発光駆動電
流iの供給を受ける。ところが、ELDP10’の画面
内において陽極線A1〜Am-1が担う画面領域DELと、
陽極線Am+1〜A2m-1が担う画面領域DERとの境界上に
位置する陽極線Amは、第1陽極線ドライブ回路21及
び第2陽極線ドライブ回路22の双方から駆動される。
つまり、抵抗Rm、トランジスタQm、及びスイッチング
素子S mを介して第1陽極線ドライブ回路21及び第2
陽極線ドライブ回路22各々の出力端Xmから導出され
た発光駆動電流i/2は、夫々図7に示されるが如きワ
イヤード接続によって加算され、結果として発光駆動電
流iが陽極線Amに供給されるのである。
That is, the anode wire A of the ELDP 10 '1~
A2m-1Of which, anode wire A1~ Am-1Are the first anode wire drivers
Eve circuit 21, anode wire Am + 1~ A2m-1Each is a second anode
Are driven by the line drive circuits 22,
Receives supply of stream i. However, the screen of ELDP10 '
Within the anode wire A1~ Am-1Screen area DELWhen,
Anode wire Am + 1~ A2m-1Screen area DEROn the border with
Anode wire A locatedmAre the first anode line drive circuit 21 and
And the second anode line drive circuit 22.
That is, the resistance Rm, Transistor QmAnd switching
Element S mVia the first anode line drive circuit 21 and the second
Output terminal X of each anode line drive circuit 22mDerived from
The light emission drive current i / 2 is calculated as shown in FIG.
It is added by ear connection, and as a result
Flow i is anode wire AmIt is supplied to.

【0026】図8は、ELDP10’の全てのEL素子
1,1〜En,2m-1を発光させた場合における画面上での
輝度状態の一例を示す図である。尚、図8においては、
第2陽極線ドライブ回路22の電流駆動能力が第1陽極
線ドライブ回路21の98%しかない場合を想定してい
る。すなわち、第1陽極線ドライブ回路21が出力する
発光駆動電流iに対して、第2陽極線ドライブ回路22
が出力する発光駆動電流は、0.98・iである。
FIG. 8 is a diagram showing an example of the luminance state on the screen when all the EL elements E 1,1 to En , 2m-1 of the ELDP 10 'emit light. In FIG. 8,
It is assumed that the current drive capability of the second anode line drive circuit 22 is only 98% of that of the first anode line drive circuit 21. That is, the light emission drive current i output from the first anode line drive circuit 21 is
Output light emission current is 0.98 · i.

【0027】この際、かかる発光駆動電流とEL素子の
発光輝度とは比例する。よって、図8に示されるよう
に、第1陽極線ドライブ回路21にて駆動される陽極線
1〜Am-1が担う画面領域DELでの発光輝度を"10
0"とすると、第2陽極線ドライブ回路22にて駆動さ
れる陽極線Am+1〜A2m-1が担う画面領域DERの発光輝
度は"98"となる。
At this time, the light emission drive current is proportional to the light emission luminance of the EL element. Therefore, as shown in FIG. 8, the light emission luminance in the screen area DE L of anode lines A 1 to A m-1 driven by the first anode line drive circuit 21 plays "10
"When light emission luminance of the screen area DE R where the anode line A m + 1 ~A 2m-1 driven by a second anode line drive circuit 22 plays the" 0 becomes 98 ".

【0028】一方、かかる画面領域DELと、画面領域
DERとの境界上に位置する陽極線A mには、第1陽極線
ドライブ回路21からの発光駆動電流(i/2)と、第2
陽極線ドライブ回路22からの発光駆動電流(0.98・i/
2)とを加算した電流、すなわち、 (0.99・i/2)=(i/2)+(0.98・i/2) が供給される。
On the other hand, the screen area DELAnd the screen area
DERAnode line A located on the border with mHas the first anode wire
The light emission drive current (i / 2) from the drive circuit 21 and the second
The emission drive current (0.98 · i /
2), that is, (0.99 · i / 2) = (i / 2) + (0.98 · i / 2).

【0029】よって、図8に示されるように、陽極線A
mが担う画面領域、すなわち画面領域DELと画面領域D
Rとの境界領域での発光輝度は、上記画面領域DEL
及び画面領域DER各々での輝度の中間の輝度"99"と
なる。従って、第1陽極線ドライブ回路21及び第2陽
極線ドライブ回路22各々を独立したICチップで構築
したが故に両者の電流駆動能力に格差が生じ、画面領域
DELと、画面領域DERとで輝度差が出来てしまって
も、その境界領域での輝度が上記領域DELと、DER
の中間輝度となるので、画面上での輝度段差が緩やかな
ものとなる。
Therefore, as shown in FIG.
screen area m plays, that screen area DE L and screen area D
E emission luminance in the boundary region between the R, said screen area DE L,
And an intermediate luminance "99" of the luminance in the screen area DE R each. Accordingly, occurs disparity was constructed by the first anode line drive circuit 21 and the second anode line drive circuit 22 each independently an IC chip because both the current driving capability, and the screen region DE L, in the screen area DE R be gone can luminance difference, the luminance is the region DE L at the boundary area, since an intermediate luminance between the DE R, the luminance level difference on the screen becomes gentle.

【0030】尚、上記実施例においては、駆動対象とな
るELDP10’の陽極線の本数が奇数個(A1
2m-1)である場合について述べたが、陽極線の数は偶
数であっても同様に適用可能である。又、上記実施例に
おいては、画面領域DELと画面領域DERとの境界領域
を担う陽極線の数を1本(陽極線Am)としているが、複
数であっても構わない。
In the above embodiment, the number of anode lines of the ELDP 10 'to be driven is odd (A 1 to A 1 ).
A 2m-1 ), but the same is applicable even if the number of anode wires is even. Further, in the above embodiment, although the one of the number of anode lines responsible for the boundary region between the screen region DE L and the screen region DE R (anode line A m), may be plural.

【0031】図9は、かかる点に鑑みて為された第1陽
極線ドライブ回路21及び第2陽極線ドライブ回路2
2、並びに、これらドライブ回路とELDP10’との
接続状態を示す図である。図9に示される第1陽極線ド
ライブ回路21及び第2陽極線ドライブ回路22各々
は、抵抗Rm-1の抵抗値が図7に示される構成と異なる
点を除いて同一である。
FIG. 9 shows a first anode line drive circuit 21 and a second anode line drive circuit 2 made in view of this point.
FIG. 2 is a diagram illustrating a connection state between these drive circuits and an ELDP 10 ′. Each of the first anode line drive circuit 21 and the second anode line drive circuit 22 shown in FIG. 9 is the same except that the resistance value of the resistor Rm -1 is different from the configuration shown in FIG.

【0032】すなわち、図9に示される第1陽極線ドラ
イブ回路21及び第2陽極線ドライブ回路22における
抵抗R0、及びR1〜Rm各々の抵抗値は、 R0=R1=R2・・・・=Rm-2m-1=Rm=2・R1 なる関係を有する。
That is, the resistance values of the resistors R 0 and R 1 to R m in the first anode line drive circuit 21 and the second anode line drive circuit 22 shown in FIG. 9 are as follows: R 0 = R 1 = R 2 ... = R m-2 R m-1 = R m = 2 · R 1

【0033】要するに、抵抗R0、及びR1〜Rmの内、
抵抗R0、及びR1〜Rm-2の各々は全て同一の抵抗値で
あり、抵抗RmとRm-1とが、それらの2倍の抵抗値を有
するのである。よって、トランジスタQ1〜Qm-2各々の
エミッタ・コレクタ間には、上記基準電流IREFと同一
の電流値を有する発光駆動電流iが流れる一方、トラン
ジスタQm-1及びQmのエミッタ・コレクタ間には、夫
々、上記基準電流IREFの1/2の電流である発光駆動
電流i/2が流れるのである。
In short, among the resistances R 0 and R 1 to R m ,
Each of the resistances R 0 and R 1 to R m−2 has the same resistance value, and the resistances R m and R m−1 have twice the resistance value. Therefore, a light emission drive current i having the same current value as the reference current I REF flows between the emitters and collectors of the transistors Q 1 to Q m-2 , while the emitters / collectors of the transistors Q m-1 and Q m A light emission drive current i / 2, which is a half of the reference current IREF , flows between the collectors.

【0034】ここで、図9に示されるように、第1陽極
線ドライブ回路21の出力端X1〜Xmは、ELDP1
0’の陽極線A1〜Amの各々に接続されている。一方、
第2陽極線ドライブ回路22の出力端Xm〜X1は、図9
に示されるように、ELDP10’の陽極線Am〜A
2m-2の各々に接続されている。この際、第1陽極線ドラ
イブ回路21の出力端Xm-1と、第2陽極線ドライブ回
路22の出力端Xmとは、ELDP10’の陽極線Am-1
に共通接続されている。更に、第1陽極線ドライブ回路
21の出力端Xmと、第2陽極線ドライブ回路22の出
力端Xm-1とは、ELDP10’の陽極線Amに共通接続
されている。
Here, as shown in FIG. 9, the output terminals X 1 to X m of the first anode line drive circuit 21 are connected to ELDP1
It is connected to each of the anode lines A 1 to A m 0 '. on the other hand,
Output X m to X 1 of the second anode line drive circuit 22, FIG. 9
As shown in the figure, the anode lines A m to A
It is connected to each of 2m-2 . At this time, the output terminal X m-1 of the first anode line drive circuit 21, the output end X m of the second anode line drive circuit 22, the anode line A m-1 of ELDP10 '
Connected in common. Further, the output terminal X m of the first anode line drive circuit 21, the output terminal X m-1 of the second anode line drive circuit 22 are commonly connected to the anode line A m of ELDP10 '.

【0035】すなわち、ELDP10’の陽極線A1
2m-2の内、陽極線A1〜Am-2の各々は第1陽極線ドラ
イブ回路21、陽極線Am+1〜A2m-2の各々は第2陽極
線ドライブ回路22によって駆動され、夫々発光駆動電
流iの供給を受ける。ところが、ELDP10’の画面
内において陽極線A1〜Am-2が担う画面領域DELと、
陽極線Am+1〜A2m-2が担う画面領域DERとの境界上に
位置する陽極線Am-1及びAmは、第1陽極線ドライブ回
路21及び第2陽極線ドライブ回路22の双方から駆動
される。つまり、抵抗Rm、トランジスタQm、及びスイ
ッチング素子Smを介して第1陽極線ドライブ回路21
の出力端Xmから導出された発光駆動電流i/2と、抵抗
m-1、トランジスタQm-1、及びスイッチング素子S
m-1を介して第2陽極線ドライブ回路22の出力端Xm-1
から導出された発光駆動電流i/2とが加算された発光駆
動電流iが陽極線Amに供給される。更に、抵抗Rm -1
トランジスタQm-1、及びスイッチング素子Sm-1を介し
て第1陽極線ドライブ回路21の出力端Xm-1から導出
された発光駆動電流i/2と、抵抗Rm、トランジスタ
m、及びスイッチング素子Smを介して第2陽極線ドラ
イブ回路22の出力端Xmから導出された発光駆動電流
i/2とが加算された発光駆動電流iが陽極線Am-1
供給されるのである。
That is, the anode lines A 1 to ELDP 10 ′
Of the A 2m-2 , each of the anode lines A 1 to A m−2 is driven by the first anode line drive circuit 21, and each of the anode lines A m + 1 to A 2m−2 is driven by the second anode line drive circuit 22. Then, each receives the supply of the light emission drive current i. However, the screen area DE L responsible anode line A 1 ~A m-2 in the screen ELDP10 ',
Anode line A m + 1 to A 2m-2 is located on the boundary between the screen region DE R responsible anode line A m-1 and A m are the first anode line drive circuit 21 and the second anode line drive circuit 22 Driven from both. That is, the first anode line drive circuit 21 is connected via the resistor R m , the transistor Q m , and the switching element S m.
A light emission drive current i / 2 which is derived from the output end X m of the resistance R m-1, the transistor Q m-1, and the switching elements S
The output terminal Xm -1 of the second anode line drive circuit 22 via m-1
The light emission drive current i obtained by adding the light emission drive current i / 2 derived from the above is supplied to the anode line Am. Further, the resistance R m −1 ,
The light emitting drive current i / 2 derived from the output terminal X m-1 of the first anode line drive circuit 21 via the transistor Q m-1 and the switching element S m-1 , the resistance R m , the transistor Q m , and light emission driving current i derived from the output end X m and emission drive current i / 2 is added to the second anode line drive circuit 22 is supplied to the anode line a m-1 through the switching element S m It is.

【0036】かかる構成によれば、画面領域DELと画
面領域DERとの境界領域を担う陽極線の数が2本(A
m-1、Am)となるので、画面上における画面領域DE
Lと、画面領域DERとの輝度段差が図7の場合に比し
て、より緩やかなものになる。尚、上記図9に示される
実施例においては、第1陽極線ドライブ回路21及び第
2陽極線ドライブ回路22各々の出力端Xm及びXm-1
ら夫々同一の発光駆動電流i/2を導出するようにして
いるが、互いに同一の発光駆動電流である必要はない。
According to such a configuration, the number of anode lines responsible for the boundary region between the screen region DE L and the screen region DE R is 2 (A
m-1 , A m ), so that the screen area DE on the screen
And L, the luminance step between the screen region DE R is compared with the case of FIG. 7, so as to become loose. In the embodiment shown in FIG. 9, the first anode line drive circuit 21 and the second anode line drive circuit 22 each output terminal X m and X m-1 respectively from the same light emission drive current i / 2 Although they are derived, they need not be the same light emission drive current.

【0037】例えば、第1陽極線ドライブ回路21及び
第2陽極線ドライブ回路22各々を互いに異なるパッケ
ージでIC化した際に、IC1(第1陽極線ドライブ回路
21)とIC2(第2陽極線ドライブ回路22)との平均消
費電流の関係が、 IC1>IC2 である場合には、図10に示されるが如く、第1陽極線
ドライブ回路21及び第2陽極線ドライブ回路22各々
の出力端Xm-1からは夫々発光駆動電流2i/3、出力端Xm
からは夫々発光駆動電流i/3を導出する。この際、第1
陽極線ドライブ回路21の出力端Xm-1から導出された
発光駆動電流2i/3と、第2陽極線ドライブ回路22
の出力端Xmから導出された発光駆動電流i/3とを加
算して得た発光駆動電流iをELDP10’の陽極線A
m-1に供給する。又、第1陽極線ドライブ回路21の出
力端Xmから導出された発光駆動電流i/3と、第2陽
極線ドライブ回路22の出力端Xm-1から導出された発
光駆動電流2i/3とを加算して得た発光駆動電流iを
陽極線Amに供給する。
For example, when each of the first anode line drive circuit 21 and the second anode line drive circuit 22 is formed into an IC using different packages, IC 1 (first anode line drive circuit 21) and IC 2 (second anode line drive circuit 21) When the relationship of the average current consumption with the line drive circuit 22) is IC 1 > IC 2 , as shown in FIG. 10, each of the first anode line drive circuit 21 and the second anode line drive circuit 22 husband from the output terminal X m-1 s-emitting driving current 2i / 3, the output terminal X m
Derives a light emission drive current i / 3 respectively. At this time, the first
The light emission drive current 2i / 3 derived from the output terminal X m-1 of the anode line drive circuit 21 and the second anode line drive circuit 22
Anode line A of the light emission drive current i and a light emitting driving current i / 3 derived obtained by adding the output end X m ELDP10 '
supply to m-1 . The first anode line drive circuit and the light emission drive current i / 3 derived from the output end X m of 21, the second anode line drive circuit output terminal X m-1 light emission drive current 2i / 3 derived from the 22 preparative supplies light emission drive current i obtained by adding to the anode line a m.

【0038】このように、図10に示される実施例にお
いては、IC1及びIC2各々が発生した発光駆動電流を
加算してELDP10’の陽極線Am-1及びAmに夫々供
給するにあたり、平均消費電流が大なるIC1側の陽極
線Am-1には、この平均消費電流が大なるIC1側の出力
端Xm-1からの発光駆動電流の加算比率を大(2/3)にして
いる。
[0038] Thus, in the embodiment shown in FIG. 10, the anode line A m-1 and A m of ELDP10 by adding the light emission drive current IC 1 and IC 2 respectively occurs' Upon respectively supplied , the average current consumption IC 1 side anode line a m-1 of a large made is the addition ratio of the light emission drive current from the output end X m-1 IC 1 'side average consumed current becomes large large (2 / 3).

【0039】かかる構成によれば、図11に示されるが
如き、第1陽極線ドライブ回路21で駆動される陽極線
1〜Am-1が担う画面領域DELと、第2陽極線ドライ
ブ回路22で駆動される陽極線Am+1〜A2m-1が担う画
面領域DERとの境界領域では、その発光輝度が図の如
く2段階にて緩やかに変化することになる。又、上記実
施例においては、発光駆動電流源であるトランジスタQ
1〜Qmとして、バイポーラ型のトランジスタを用いて説
明したが、MOS(Metal Oxide Semiconductor)トラン
ジスタで実現するようにしても良い。この際、図7及び
図9に示される抵抗R1〜Rmを省くと共に、トランジス
タQ1〜Qm各々の構造、すなわちチャンネル長(又はチ
ャンネル幅)を変更することにより、前述した如き発光
駆動電流iを出力するトランジスタと、発光駆動電流i
/2を出力するトランジスタとを構築するのである。例
えば、発光駆動電流iを出力するトランジスタQ 1のチ
ャンネル幅をW1、チャンネル長をL1とした際に、発光
駆動電流i/2を出力させる為には、トランジスタQm
のチャンネル幅W2及びチャンネル長L2各々を、 W2/L2=(1/2)・(W1/L1) なる関係を満たす構造にするのである。
According to such a configuration, as shown in FIG.
Anode line driven by the first anode line drive circuit 21
A1~ Am-1Screen area DELAnd the second anode wire dry
Anode line A driven by the active circuit 22m + 1~ A2m-1Picture taken by
Surface area DERIn the boundary area between
It changes gradually in two stages. In addition,
In the embodiment, the transistor Q as the light emission drive current source is used.
1~ QmUsing bipolar transistors
As mentioned, MOS (Metal Oxide Semiconductor)
It may be realized by a resistor. At this time, FIG.
The resistance R shown in FIG.1~ RmOmit and Transis
TA Q1~ QmEach structure, that is, channel length (or channel)
By changing the (channel width), the light emission
A transistor for outputting a drive current i, and a light emission drive current i
A transistor that outputs / 2 is constructed. An example
For example, a transistor Q that outputs a light emission drive current i 1No
Channel width to W1, Channel length L1And when
In order to output the drive current i / 2, the transistor Qm
Channel width WTwoAnd channel length LTwoEach, WTwo/ LTwo= (1/2) ・ (W1/ L1) A structure that satisfies the following relationship:

【0040】[0040]

【発明の効果】以上の如く、本発明によれば、陽極線ド
ライブ回路を複数のICチップで構築した際に、各IC
チップ間の電流駆動能力の格差によってディスプレイ上
に互いに輝度の異なる2つの表示領域が形成されてしま
っても、その領域境界での輝度は上記表示領域各々の中
間輝度となる。よって、視覚上、その輝度段差は緩やか
なものとなり、画質の劣化が抑制されるのである。
As described above, according to the present invention, when the anode line drive circuit is constructed by a plurality of IC chips,
Even if two display areas having different luminances are formed on the display due to a difference in current driving capability between chips, the luminance at the boundary between the display areas is the intermediate luminance of each of the display areas. Therefore, visually, the luminance step becomes gentle, and the deterioration of the image quality is suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】有機エレクトロルミネセンス素子の断面図であ
る。
FIG. 1 is a sectional view of an organic electroluminescence element.

【図2】有機エレクトロルミネセンス素子の等価回路を
示す図である。
FIG. 2 is a diagram showing an equivalent circuit of the organic electroluminescence element.

【図3】ELディスプレイ装置の概略構成を示す図であ
る。
FIG. 3 is a diagram showing a schematic configuration of an EL display device.

【図4】発光制御回路1による画素データ、及び走査線
選択制御信号の供給タイミングを示す図である。
FIG. 4 is a diagram showing supply timings of pixel data and a scanning line selection control signal by a light emission control circuit 1;

【図5】本発明によるELディスプレイ装置の概略構成
を示す図である。
FIG. 5 is a diagram showing a schematic configuration of an EL display device according to the present invention.

【図6】発光制御回路1’による画素データ、及び走査
線選択制御信号の供給タイミングを示す図である。
FIG. 6 is a diagram showing supply timings of pixel data and a scanning line selection control signal by a light emission control circuit 1 ′.

【図7】本発明による駆動回路としての第1陽極線ドラ
イブ回路21及び第2陽極線ドライブ回路22の内部構
成と、これらドライブ回路各々とELDP10’の陽極
線Aとの接続を示す図である。
FIG. 7 is a diagram showing an internal configuration of a first anode line drive circuit 21 and a second anode line drive circuit 22 as drive circuits according to the present invention, and a connection between each of these drive circuits and an anode line A of the ELDP 10 '. .

【図8】ELDP10’の画面上における輝度状態を示
す図である。
FIG. 8 is a diagram showing a luminance state on the screen of the ELDP 10 ′.

【図9】第1陽極線ドライブ回路21及び第2陽極線ド
ライブ回路22と、ELDP10’の陽極線Aとの接続
の他の例を示す図である。
FIG. 9 is a diagram showing another example of connection between the first anode line drive circuit 21 and the second anode line drive circuit 22, and the anode line A of the ELDP 10 ′.

【図10】第1陽極線ドライブ回路21及び第2陽極線
ドライブ回路22と、ELDP10’の陽極線Aとの接
続の他の例を示す図である。
FIG. 10 is a diagram showing another example of the connection between the first anode line drive circuit 21 and the second anode line drive circuit 22 and the anode line A of the ELDP 10 ′.

【図11】図10に示される実施例によるELDP1
0’の画面上における輝度状態を示す図である。
FIG. 11 shows an ELDP1 according to the embodiment shown in FIG.
It is a figure which shows the brightness state on the screen of 0 '.

【符号の説明】[Explanation of symbols]

1’ 発光制御回路 10’ ELDP 21 第1陽極線ドライブ回路 22 第2陽極線ドライブ回路 30 陰極線走査回路 A1 〜Am 陽極線 B1 〜Bn 陰極線 Q1 〜Qm トランジスタ R1 〜Rm 抵抗 RC 基準電流制御回路1 'emission control circuit 10' ELDP 21 first anode line drive circuit 22 second anode line drive circuit 30 cathode line scan circuit A 1 to A m anode lines B 1 .about.B n cathode lines Q 1 to Q m transistor R 1 to R m Resistance RC Reference current control circuit

Claims (12)

【特許請求の範囲】[Claims] 【請求項1】 複数の第1電極線と前記第1電極線各々
に交叉して配列された複数の第2電極線との各交叉部に
発光素子が形成されてなるディスプレイパネルと、前記
発光素子各々を発光駆動せしめる発光駆動電流を前記第
1電極線の各々に供給する駆動回路と、を備えたディス
プレイ装置であって、 前記駆動回路は、 前記第1電極線各々の内の少なくとも1の第1電極線に
前記発光駆動電流の(n−m)/n{n>m:n、mは
自然数}の電流量の分割発光駆動電流を供給すると共に
前記1の前記第1電極線の一方の側に隣接して配列され
ている複数の第1電極線の各々に前記発光駆動電流を供
給する第1駆動回路と、 前記1の前記第1電極線に前記発光駆動電流のm/n
{n>m:n、mは自然数}の電流量の分割発光駆動電
流を供給すると共に前記1の前記第1電極線の他方の側
に隣接して配列されている第1電極線の各々に前記発光
駆動電流を供給する第2駆動回路と、からなることを特
徴とするディスプレイ装置。
A display panel having a light emitting element formed at each intersection of a plurality of first electrode lines and a plurality of second electrode lines arranged to cross each of the first electrode lines; A drive circuit for supplying a light emission drive current for driving each element to emit light to each of the first electrode lines, wherein the drive circuit comprises at least one of the first electrode lines. (Nm) / n {n> m: n, where m is a natural number}, and supplies a divided light emission drive current to the first electrode line and one of the first electrode lines. A first drive circuit for supplying the light emission drive current to each of a plurality of first electrode lines arranged adjacent to the first electrode line; and m / n of the light emission drive current to the one first electrode line.
{N> m: where n and m are natural numbers} and supply the divided light emission drive currents to each of the first electrode lines arranged adjacent to the other side of the one first electrode line. A second drive circuit for supplying the light emission drive current.
【請求項2】 前記発光素子の各々は、有機エレクトロ
ルミネッセンス素子であることを特徴とする請求項1記
載のディスプレイ装置。
2. The display device according to claim 1, wherein each of the light emitting elements is an organic electroluminescence element.
【請求項3】 前記第1駆動回路及び前記第2駆動回路
の各々は、前記発光駆動電流を発生する複数の発光駆動
電流源と、前記分割発光駆動電流を発生する少なくとも
1の分割発光駆動電流源と、を有することを特徴とする
請求項1記載のディスプレイ装置。
3. The first drive circuit and the second drive circuit each include a plurality of light emission drive current sources for generating the light emission drive current, and at least one split light emission drive current for generating the split light emission drive current. A display device according to claim 1, comprising a source.
【請求項4】 前記発光駆動電流源及び前記分割発光駆
動電流源の各々は、MOSトランジスタからなることを
特徴とする請求項3記載のディスプレイ装置。
4. The display device according to claim 3, wherein each of the light emission drive current source and the split light emission drive current source is formed of a MOS transistor.
【請求項5】 前記発光駆動電流源としての前記MOS
トランジスタのチャンネル幅W1及びチャンネル長L
1と、前記分割発光駆動電流源としての前記MOSトラ
ンジスタのチャンネル幅W2及びチャンネル長L2は、 W2/L2=(1/2)・(W1/L1) なる関係を満たすことを特徴とする請求項4記載のディ
スプレイ装置。
5. The MOS as the light emission drive current source
Transistor channel width W 1 and channel length L
1, the channel width W 2 and the channel length L 2 of the MOS transistor as the divided light emission drive current source, W 2 / L 2 = ( 1/2) · (W 1 / L 1) made to satisfy the relation The display device according to claim 4, wherein:
【請求項6】 前記第2電極線の各々に順次アース電位
を印加して行くと共に前記アース電位の印加されていな
い他の前記第2電極線の全てに所定の高電位を印加する
走査回路を備えたことを特徴とする請求項1記載のディ
スプレイ装置。
6. A scanning circuit for sequentially applying a ground potential to each of the second electrode lines and applying a predetermined high potential to all of the other second electrode lines to which the ground potential is not applied. The display device according to claim 1, further comprising:
【請求項7】 前記第1駆動回路及び前記第2駆動回路
の各々は、互いに異なる2つのICチップ内に夫々構築
されることを特徴とする請求項1記載のディスプレイ装
置。
7. The display device according to claim 1, wherein each of the first drive circuit and the second drive circuit is constructed in two different IC chips.
【請求項8】 複数の第1電極線と前記第1電極線各々
に交叉して配列された複数の第2電極線との各交叉部に
発光素子が形成されてなるディスプレイパネルを発光駆
動せしめる駆動回路であって、 前記第1電極線各々の内の一部の第1電極線群に前記発
光素子を発光せしめる発光駆動電流を供給する発光駆動
電流源と、 前記第1電極線群に隣接する少なくとも1の前記第1電
極線に前記発光駆動電流の(n−m)/n{n>m:
n、mは自然数}の電流量の分割発光駆動電流を供給す
る分割発光駆動電流源と、を備えたことを特徴とするデ
ィスプレイパネルの駆動回路。
8. A display panel in which a light emitting element is formed at each intersection of a plurality of first electrode lines and a plurality of second electrode lines arranged so as to cross each of the first electrode lines to emit light. A drive circuit, comprising: a light-emitting drive current source that supplies a light-emitting drive current for causing the light-emitting element to emit light to a part of the first electrode line groups; and a light-emitting drive current source adjacent to the first electrode line group. (Nm) / n {n> m of the emission drive current to at least one of the first electrode lines:
A driving circuit for a display panel, comprising: a divided light emission drive current source for supplying a divided light emission drive current having a natural number 自然.
【請求項9】 前記発光素子の各々は、有機エレクトロ
ルミネッセンス素子であることを特徴とする請求項8記
載の駆動回路。
9. The driving circuit according to claim 8, wherein each of the light emitting elements is an organic electroluminescence element.
【請求項10】 前記発光駆動電流源及び前記分割発光
駆動電流源の各々は、MOSトランジスタからなること
を特徴とする請求項8記載の駆動回路。
10. The drive circuit according to claim 8, wherein each of said light emission drive current source and said divided light emission drive current source is comprised of a MOS transistor.
【請求項11】 前記発光駆動電流源としての前記MO
Sトランジスタのチャンネル幅W1及びチャンネル長L1
と、前記分割発光駆動電流源としての前記MOSトラン
ジスタのチャンネル幅W2及びチャンネル長L2は、 W2/L2=(1/2)・(W1/L1) なる関係を満たすことを特徴とする請求項8記載の駆動
回路。
11. The MO as the light emission drive current source
Channel width W 1 and channel length L 1 of S transistor
And the channel width W 2 and the channel length L 2 of the MOS transistor as the divided light emission drive current source satisfy a relationship of W 2 / L 2 = (1/2) · (W 1 / L 1 ). The driving circuit according to claim 8, wherein
【請求項12】 前記駆動回路は1チップのICチップ
内に構築されており、前記分割発光駆動電流を前記第1
電極線に導出するための出力端は、前記発光駆動電流を
前記第1電極線群に導出する為の出力端群の両端の内の
少なくともいずれか一端に配置されていることを特徴と
する請求項8記載の駆動回路。
12. The driving circuit is constructed in a one-chip IC chip, and supplies the divided light emission driving current to the first IC chip.
The output terminal for leading out to the electrode line is arranged at at least one end of both ends of the output terminal group for leading out the light emission drive current to the first electrode line group. Item 9. The driving circuit according to Item 8.
JP21978199A 1999-08-03 1999-08-03 Display device and display panel drive circuit Expired - Fee Related JP3748738B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21978199A JP3748738B2 (en) 1999-08-03 1999-08-03 Display device and display panel drive circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21978199A JP3748738B2 (en) 1999-08-03 1999-08-03 Display device and display panel drive circuit

Publications (2)

Publication Number Publication Date
JP2001042821A true JP2001042821A (en) 2001-02-16
JP3748738B2 JP3748738B2 (en) 2006-02-22

Family

ID=16740915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21978199A Expired - Fee Related JP3748738B2 (en) 1999-08-03 1999-08-03 Display device and display panel drive circuit

Country Status (1)

Country Link
JP (1) JP3748738B2 (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003066904A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
JP2003066906A (en) * 2001-08-24 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
JP2003066902A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
JP2003066903A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
WO2003019516A1 (en) * 2001-08-22 2003-03-06 Asahi Kasei Microsystems Co., Ltd. Display panel drive circuit
JP2003271097A (en) * 2002-03-19 2003-09-25 Asahi Kasei Microsystems Kk Display panel driving circuit
JP2004012858A (en) * 2002-06-07 2004-01-15 Casio Comput Co Ltd Display device and driving method of the same
JP2005037915A (en) * 2003-06-25 2005-02-10 Rohm Co Ltd Organic el drive circuit and organic el display device using same
KR100511788B1 (en) * 2002-08-28 2005-09-02 엘지.필립스 엘시디 주식회사 Apparatus for driving data of electro-luminescence display panel
JPWO2003092165A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Semiconductor circuit group for driving current-driven display device, display device
KR100530659B1 (en) * 2003-11-21 2005-11-22 리디스 테크놀로지 인코포레이티드 Organic Electro Luminiscence Display Pixel Driving Circuit
CN1329882C (en) * 2002-06-18 2007-08-01 三星Sdi株式会社 Image display deivce and driving method
US7542031B2 (en) 2004-05-24 2009-06-02 Seiko Epson Corporation Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100403375C (en) * 2001-08-22 2008-07-16 旭化成电子材料元件株式会社 Display panel drive circuit
JP2003066902A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
JP2003066903A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
WO2003019516A1 (en) * 2001-08-22 2003-03-06 Asahi Kasei Microsystems Co., Ltd. Display panel drive circuit
JP2003066904A (en) * 2001-08-22 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
US7233322B2 (en) 2001-08-22 2007-06-19 Asahi Kasei Microsystems Co., Ltd. Display panel drive circuit
DE10295686B4 (en) * 2001-08-22 2009-08-06 Asahi Kasei Microsystems Co., Ltd. Display panel drive circuit
CN100383848C (en) * 2001-08-22 2008-04-23 旭化成电子材料元件株式会社 Display panel drive circuit
JP2003066906A (en) * 2001-08-24 2003-03-05 Asahi Kasei Microsystems Kk Display panel drive circuit
JP2003271097A (en) * 2002-03-19 2003-09-25 Asahi Kasei Microsystems Kk Display panel driving circuit
JPWO2003092165A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Semiconductor circuit group for driving current-driven display device, display device
JP4559847B2 (en) * 2002-04-26 2010-10-13 東芝モバイルディスプレイ株式会社 Display device using organic light emitting element
JP2004012858A (en) * 2002-06-07 2004-01-15 Casio Comput Co Ltd Display device and driving method of the same
CN1329882C (en) * 2002-06-18 2007-08-01 三星Sdi株式会社 Image display deivce and driving method
KR100511788B1 (en) * 2002-08-28 2005-09-02 엘지.필립스 엘시디 주식회사 Apparatus for driving data of electro-luminescence display panel
JP2005037915A (en) * 2003-06-25 2005-02-10 Rohm Co Ltd Organic el drive circuit and organic el display device using same
KR100530659B1 (en) * 2003-11-21 2005-11-22 리디스 테크놀로지 인코포레이티드 Organic Electro Luminiscence Display Pixel Driving Circuit
US7542031B2 (en) 2004-05-24 2009-06-02 Seiko Epson Corporation Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP3748738B2 (en) 2006-02-22

Similar Documents

Publication Publication Date Title
US6756951B1 (en) Display apparatus and driving circuit of display panel
KR100829286B1 (en) Image display device
US6633270B2 (en) Display device
JP5132868B2 (en) Display driver circuit
CN1991951B (en) Light emitting display and driving method thereof
US7019721B2 (en) Organic light-emitting diode drive circuit for a display application
JP5108187B2 (en) Display panel drive circuit
US6486607B1 (en) Circuit and system for driving organic thin-film EL elements
KR101374444B1 (en) Passive matrix display drivers
JP2007520039A (en) Display device
WO2003092165A1 (en) Semiconductor circuits for driving current-driven display and display
JP5226920B2 (en) Display panel drive circuit
JP3748738B2 (en) Display device and display panel drive circuit
JP2009258275A (en) Display device and output buffer circuit
US7233322B2 (en) Display panel drive circuit
US20050116904A1 (en) Drive device and drive method of light emitting display panel
JP2003131619A (en) Self light emitting type display device
JP5102418B2 (en) Display panel drive circuit
JP5076042B2 (en) Display panel drive circuit
CN113611246A (en) Micro light-emitting diode display device
JP3329326B2 (en) Driving method and driving circuit for organic EL display
TWI775812B (en) Subpixel circuit, and display system and electronic device having the same
JP4486335B2 (en) Display device and display panel driving method
JP2000305521A (en) Driving method of display device and display device
KR100882636B1 (en) Flat plate display apparatus and method

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040914

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050518

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20051021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051129

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081209

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091209

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101209

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111209

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121209

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees