JP2001042285A - 液晶表示装置 - Google Patents

Abstract

(57)【要約】 【課題】 メモリの個数が少ない場合であってもフルカ
ラー及びフル動画表示をすることができる液晶表示装置
の提供。 【解決手段】 液晶表示装置が有する画像メモリ部３０
は、各色のデータを処理する赤表示データ処理回路７０
Ｒ，緑表示データ処理回路７０Ｇ及び青表示データ処理
回路７０Ｂと、これらのデータ処理回路からの出力を選
択するスイッチ回路７５と、表示データをラッチするデ
ータフリップフロップ７６−１及び７６−２とを備え
る。また各色のデータ処理回路７０Ｒ，７０Ｇ及び７０
Ｂは、３画素分の表示データを格納するために３個のメ
モリを夫々有している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、３色光のバックラ
イトを時分割発光させてフルカラー表示を行う液晶表示
装置に関する。

【０００２】

【従来の技術】近年のいわゆるオフィスオートメーショ
ン（ＯＡ）の進展に伴って、ワードプロセッサ、パーソ
ナルコンピュータ等に代表されるＯＡ機器が広く使用さ
れるようになっている。更にこのようなオフィスでのＯ
Ａ機器の普及によって、オフィスでも屋外でも使用可能
な携帯型のＯＡ機器の需要が発生しており、それらの小
型・軽量化が要望されるようになっている。そのような
目的を達成するための手段の一つとして液晶表示装置が
広く使用されるようになっている。液晶表示装置は、単
に小型・軽量化のみならず、バッテリ駆動される携帯型
のＯＡ機器の低消費電力化のためには必要不可欠な技術
である。

【０００３】ところで、液晶表示装置は大別すると反射
型と透過型とに分類される。反射型液晶表示装置は液晶
パネルの前面から入射した光線を液晶パネルの背面で反
射させてその反射光で画像を視認させる構成であり、透
過型は液晶パネルの背面に備えられた光源（バックライ
ト）からの透過光で画像を視認させる構成である。反射
型は環境条件によって反射光量が一定しないため視認性
に劣るが安価であることから、電卓，時計等の単一色
（例えば白／黒表示等）の表示装置として広く普及して
いるが、マルチカラーまたはフルカラー表示を行うパー
ソナルコンピュータ等の表示装置としては不向きであ
る。このため、マルチカラーまたはフルカラー表示を行
うパーソナルコンピュータ等の表示装置としては一般的
に透過型液晶表示装置が使用される。

【０００４】一方、現在のカラー液晶表示装置は、使用
される液晶物質の面からＳＴＮ（Super Twisted Nemati
c ) タイプとＴＦＴ−ＴＮ（Thin Film Transistor-Twi
stedNematic）タイプとに一般的に分類される。ＳＴＮ
タイプは製造コストは比較的安価であるが、クロストー
クが発生し易く、また応答速度が比較的遅いため、動画
の表示には適さないという問題がある。一方、ＴＦＴ−
ＴＮタイプは、ＳＴＮタイプに比して表示品質は高い
が、液晶パネルの透過率が現状では４％程度しかないた
め高輝度のバックライトが必要になる。このため、ＴＦ
Ｔ−ＴＮタイプではバックライトによる消費電力が大き
くなってバッテリ電源を携帯する場合の使用には問題が
ある。また、ＴＦＴ−ＴＮタイプには、応答速度、特に
中間調の応答速度が遅い、視野角が狭い、カラーバラン
スの調整が難しい等の問題もある。

【０００５】また、従来の液晶表示装置は、白色光のバ
ックライトを使用し、３原色のカラーフィルタで白色光
を選択的に透過させることによりマルチカラー又はフル
カラー表示を行うように構成されたカラーフィルタ型が
一般的であった。しかしこのようなカラーフィルタ型で
は、隣合う３色のカラーフィルタの範囲を１単位として
表示画素を構成するため、実質的には解像度が１／３に
低下することになる。さらに、カラーフィルタを用いる
ことによって、液晶パネルの透過率が低下するため、カ
ラーフィルタを用いていない場合に比し、輝度も低下す
る。

【０００６】このような問題を解決すべく、液晶素子と
して印加電界に対する応答速度が高速な強誘電性液晶素
子または反強誘電性液晶素子を使用し、同一画素を３原
色で時分割発光させることによってカラー表示を行う液
晶表示装置が提案されている（特開平７−２８１１５０
号公報等）。

【０００７】この液晶表示装置は、数百〜数μ秒オーダ
の高速応答が可能な強誘電性液晶素子または反強誘電性
液晶素子を用いた液晶パネルと、赤，緑，青色光が時分
割で発光可能なバックライトとを組み合わせ、液晶素子
のスイッチングとバックライトの発光とを同期させるこ
とによって、カラー表示を実現する。液晶材料として、
強誘電性液晶素子または反強誘電性液晶素子を用いた場
合、印加電圧の有無に拘らず液晶分子が基板（ガラス基
板）に対して常時平行であるので、視野角が極めて広く
なり、実用上問題とならない。さらに、赤，緑，青の発
光ダイオード（ＬＥＤ）によるバックライトを用いた場
合、各ＬＥＤに流す電流を制御することにより、カラー
バランスを調整することが可能になる。

【０００８】図１１は、従来の液晶表示装置の構成の一
例を示すブロック図である。表示制御手段５１が有する
画像メモリ部５２には、液晶パネル５３により表示され
るべき表示データＤＤが外部の例えばパーソナルコンピ
ュータ等から与えられる。画像メモリ部５２は、この表
示データＤＤを一旦記憶した後、各画素単位のデータ
（以下、画素データＰＤという）をデータドライバ５５
に対して転送し、データドライバ５５はこの転送された
画素データＰＤを出力する。また、表示制御手段５１は
スキャンドライバ５６に対して制御信号を出力し、スキ
ャンドライバ５６はこの制御信号に従って液晶パネル５
３内に備えられた走査線のオン／オフを制御する。さら
に、表示制御手段５１はバックライト５４に駆動電圧を
与えてバックライト５４が有しているＬＥＤアレイを発
光させる。

【０００９】図１２は、このような液晶表示装置におけ
る従来の表示制御の一例を示すタイムチャートであり、
図１２（ａ）はバックライト５４の赤，緑，青各色のＬ
ＥＤの発光タイミング、図１２（ｂ）は液晶パネル５３
の各ラインの走査タイミング、図１２（ｃ）は液晶パネ
ル５３の発色状態を夫々示す。

【００１０】図１２（ａ）に示すとおり、バックライト
５４のＬＥＤを例えば１／１８０秒毎に赤，緑，青の順
で順次発光させ、それと同期して液晶パネル５３の各画
素をライン単位でスイッチングすることにより表示を行
う。なお、１秒間に６０フレームの表示を行う場合、１
フレームの期間は１／６０秒になり、この１フレームの
期間を更に１／１８０秒ずつの３サブフレームに分割
し、例えば図１２（ａ）に示す例では第１番目のサブフ
レームにおいて赤のＬＥＤを、第２番目のサブフレーム
において緑のＬＥＤを、第３番目のサブフレームにおい
て青のＬＥＤを夫々発光させる。

【００１１】一方、図１２（ｂ）に示すとおり、液晶パ
ネル５３に対しては赤，緑，青の各色のサブフレーム中
にデータ走査を２度行う。但し、１回目の走査（データ
書込み走査）の開始タイミング（第１ラインへのタイミ
ング）が各サブフレームの開始タイミングと一致するよ
うに、また２回目の走査（データ消去走査）の終了タイ
ミング（最終ラインへのタイミング）が各サブフレーム
の終了タイミングと一致するようにタイミングを調整す
る。

【００１２】データ書込み走査にあっては、液晶パネル
５３の各画素には画素データＰＤに応じた電圧が供給さ
れ、透過率の調整が行われる。これによって、フルカラ
ー表示が可能となる。またデータ消去走査にあっては、
データ書込み走査時と同電圧で逆極性の電圧が液晶パネ
ル５３の各画素に供給され、液晶パネル５３の各画素の
表示が消去され、液晶への直流成分の印加が防止され
る。

【００１３】上述したような液晶表示装置において時分
割でカラー表示を行う場合、表示制御手段５１がデータ
ドライバ５５へ画素データＰＤを転送する時間（以下、
データ転送時間という）が長くなるときは、所定時間内
に１フレームを表示することができなくなる。例えば、
上述した表示制御の例では１フレームの期間は１／６０
秒であるが、この場合１フレーム分の画素データＰＤに
係るデータ転送時間が１／６０秒よりも長くなる場合は
表示ができなくなる。

【００１４】上述したデータ転送時間は、液晶パネル５
３のパネル構成、画素データＰＤがデータドライバ５５
へ入力される場合に用いられるデータ入力線５７の本数
によって異なる。以下、これらパネル構成及びデータ入
力線の本数について説明する。

【００１５】まず、液晶パネル５３のパネル構成につい
て図１３を参照して説明する。図１３は液晶パネル５３
のパネル構成例を示す模式図である。図１３（ａ）に示
すとおり、パネル構成Ａでは、液晶パネル５３に対して
データドライバ５５及びスキャンドライバ５６が夫々１
つずつ備えられており、データドライバ５５には信号線
６１が接続されており、スキャンドライバ５６には走査
線６２が接続されている。また、図１３（ｂ）及び
（ｃ）に示すとおり、パネル構成Ｂ及びＣでは、液晶パ
ネル５３に対して２つのデータドライバ５５，５５及び
１つのスキャンドライバ５６が備えられており、この２
つのデータドライバ５５，５５は液晶パネル５３の上下
に夫々配置されている。このパネル構成Ｂでは、信号線
６１が一のデータドライバ５５及び他のデータドライバ
５５に対して１本毎に交互に接続されている。またパネ
ル構成Ｃでは、２つのデータドライバ５５，５５の夫々
に対して同本数の信号線６１が接続されており、さらに
スキャンドライバ５６は上半分の走査線６１と下半分の
走査線６１とを並行して制御することができる。

【００１６】次に、データ入力線５７の本数について図
１４乃至図１６を参照して説明する。図１４（ａ）、図
１５（ａ）及び図１６（ａ）は、パネル構成Ａ、パネル
構成Ｂ及びパネル構成Ｃにおいてデータドライバ５５が
備えるデータ入力端子が１ポートの場合のデータ入力線
の本数を夫々示す模式図であり、図１４（ｂ）、図１５
（ｂ）及び図１６（ｂ）は、パネル構成Ａ、パネル構成
Ｂ及びパネル構成Ｃにおいてデータドライバ５５が備え
るデータ入力端子が２ポートの場合のデータ入力線の本
数を夫々示す模式図である。

【００１７】なお、上述したような時分割方式のカラー
液晶表示装置では、バックライト５４の表示色に同期さ
せて色を出すため、データドライバ５５には３画素分の
画素データＰＤが同時に入力される。

【００１８】図１４（ａ）に示すとおり、パネル構成Ａ
においてデータ入力端子が１ポートの場合、データドラ
イバ５５に対しては３画素分の画素データＰＤを入力す
るためにデータ入力線の本数は３となる。また図１４
（ｂ）に示すとおり、パネル構成Ａにおいてデータ入力
端子が２ポートの場合、データドライバ５５に対しては
６画素分の画素データＰＤを入力するためにデータ入力
線の本数は６となる。

【００１９】図１５（ａ）に示すとおり、パネル構成Ｂ
においてデータ入力端子が１ポートの場合、２つのデー
タドライバ５５，５５に対して３画素分の画素データＰ
Ｄを夫々入力するためにデータ入力線の本数は６とな
る。また図１５（ｂ）に示すとおり、パネル構成Ｃにお
いてデータ入力端子が２ポートの場合、２つのデータド
ライバ５５，５５に対して６画素分の画素データＰＤを
夫々入力するためにデータ入力線の本数は１２となる。

【００２０】図１６（ａ）に示すとおり、パネル構成Ｃ
においてデータ入力端子が１ポートの場合、２つのデー
タドライバ５５，５５に対して３画素分の画素データＰ
Ｄを夫々入力するためにデータ入力線の本数は６とな
る。また図１６（ｂ）に示すとおり、パネル構成Ｃにお
いてデータ入力端子が２ポートの場合、２つのデータド
ライバ５５，５５に対して６画素分の画素データＰＤを
夫々入力するためにデータ入力線の本数は１２となる。

【００２１】上述した液晶パネル５３の各パネル構成及
びデータ入力端子のポート数毎のデータ転送時間は表１
のようになる。データ転送時間が、表１に示すデータ転
送時間よりも長くなる場合、１／６０秒で１フレームを
表示することができなくなる。データ転送時間を短縮す
るためには、データの転送先である画像メモリ部５２の
構成について工夫する必要がある。以下、従来の画像メ
モリ部５２の構成例について図１７乃至図２１を参照し
て説明する。

【００２２】

【表１】

【００２３】（従来例１）図１７は、従来例１の画像メ
モリ部５２を示す構成図であり、データ入力線の本数が
６の場合を示している。従来例１において、８１Ｒ，８
１Ｇ及び８１Ｂは、は外部の例えばパーソナルコンピュ
ータからのアナログの赤色表示信号，緑色表示信号及び
青色表示信号をデジタルの赤表示データ，緑表示データ
及び青表示データに夫々変換するＡ／Ｄ変換回路であ
る。各Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂから出
力された赤表示データ，緑表示データ及び青表示データ
を、データフリップフロップ（Ｄ−ＦＦ）８２Ｒ，８２
Ｇ及び８２Ｂがラッチする。ラッチされた各色の表示デ
ータは、Ｄ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂから、メモ
リ８３Ｒ，８３Ｇ及び８３Ｂへ出力され、各メモリは夫
々各色の表示データを格納する。赤色表示データ処理回
路８０Ｒは、上述したＡ／Ｄ変換回路８１Ｒ，Ｄ−ＦＦ
８２Ｒ及びメモリ８３Ｒを有し、緑色表示データ処理回
路８０Ｇは、上述したＡ／Ｄ変換回路８１Ｇ，Ｄ−ＦＦ
８２Ｇ及びメモリ８３Ｇを有し、青色表示データ処理回
路８０Ｂは、上述したＡ／Ｄ変換回路８１Ｂ，Ｄ−ＦＦ
８２Ｂ及びメモリ８３Ｂを有している。

【００２４】各メモリ８１Ｒ，８２Ｒ及び８３Ｒからの
出力はスイッチ回路８５によって選択され、スイッチ回
路８５から出力された１画素分の画素データＰＤは、６
個のＤ−ＦＦ（Ｄ−ＦＦ８６−１，８６−２，８６−
３，８６−４，８６−５及び８６−６）に夫々ラッチさ
れる。

【００２５】パーソナルコンピュータ等から出力された
各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び
８１Ｂにてデジタル処理され、デジタルの各色の画素デ
ータＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂ
にてラッチされ、ラッチされた各色の画素データＰＤが
対応するメモリ８３Ｒ，８３Ｇ及び８３Ｂに入力され
る。

【００２６】表示を行う場合には、一定時間毎にバック
ライト５４で全面単色点灯を行い、その表示色用のメモ
リをスイッチ回路８５で選択する。その色の画素データ
ＰＤは、選択されたメモリからスイッチ回路８５を介し
て、前記画素データＰＤがＤ−ＦＦ８６−１に入力され
る。以下、同様にしてＤ−ＦＦ８６−２，８６−３，８
６−４，８６−５及び８６−６に画素データＰＤが夫々
入力される。これら６個のＤ−ＦＦにラッチされた６画
素分の画素データＰＤをデータドライバ５５へ同時に出
力する。

【００２７】なお、データ入力線の本数が１２の場合の
表示制御手段５１におけるメモリ部であれば、１画素分
の画素データＰＤを夫々ラッチするための１２個のＤ−
ＦＦを備えればよい。

【００２８】しかしながら、従来例１におけるデータ転
送時間は、メモリ８３Ｒ，８３Ｇ及び８３Ｂの動作に要
する時間の３倍又は６倍の時間となるので、高速動作を
するメモリを使用しなければ表１に示したデータ転送時
間を実現することはできない。そこで、表１に示したデ
ータ転送時間を高速動作するメモリを使用することなく
実現するために、以下に示す従来例２及び従来例３が提
案されている。

【００２９】（従来例２）図１８は、従来例２の画像メ
モリ部５２を示す構成図であり、データ入力線の本数が
６の場合を示している。また図１９は赤表示データ処理
回路８０Ｒを示す構成図である。緑表示データ処理回路
８０Ｇ及び青表示データ処理回路８０Ｂの構成は赤表示
データ処理回路８０Ｒの場合と同様であるので、それら
の図示及び説明は省略する。なお図１８において、図１
７と同一部分には同一番号を付して説明を省略する。

【００３０】図１９に示すとおり、赤表示データ処理回
路８０Ｒでは、Ｄ−ＦＦ８２Ｒに、並列に配された６個
のメモリ８３−１Ｒ，８３−２Ｒ，８３−３Ｒ，８３−
４Ｒ，８３−５Ｒ及び８３−６Ｒが接続されている。ま
た図１８に示すとおり、画像メモリ部５２は、スイッチ
回路８５を介して、上述した複数のメモリからの出力を
ラッチするＤ−ＦＦ８６を備えている。

【００３１】パーソナルコンピュータ等から出力された
各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び
８１Ｂにてデジタル処理され、デジタルの各色の画素デ
ータＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂ
にてラッチされ、ラッチされた各色の画素データＰＤ
は、１画素毎に各メモリに入力される。

【００３２】表示を行う場合には、一定時間毎にバック
ライト５４で全面単色点灯を行い、その表示色用のメモ
リをスイッチ回路８５で選択する。その色の画素データ
ＰＤは選択されたメモリから、スイッチ回路８５を介し
て６画素分の画素データＰＤがＤ−ＦＦ８６へ読み出さ
れ、Ｄ−ＦＦ８６にて６画素分の画素データＰＤをデー
タドライバ５５へ出力する。

【００３３】なお、データ入力線の本数が１２の場合の
画像メモリ部５２であれば、Ｄ−ＦＦ８２Ｒ，８２Ｇ及
び８２Ｂの夫々に対して、並列に配された１２個のメモ
リを接続すればよい。

【００３４】従来例２においては、各メモリの動作に要
する時間がデータ転送時間となる。したがって従来例１
に比し、表１に示したデータ転送時間を実現することは
容易である。

【００３５】（従来例３）図２０は、従来例３の画像メ
モリ部５２を示す構成図であり、データ入力線の本数が
６の場合を示している。また図２１は従来例３における
赤表示データ処理回路８０Ｒを示す構成図である。緑表
示データ処理回路８０Ｇ及び青表示データ処理回路８０
Ｂの構成は赤表示データ処理回路８０Ｒの場合と同様で
あるので、それらの図示及び説明は省略する。なお図１
８において、図１７と同一部分には同一番号を付して説
明を省略する。

【００３６】図２０に示すとおり、赤表示データ処理回
路８０Ｒでは、Ｄ−ＦＦ８２Ｒに対して、一のフレーム
の赤表示データを格納する第１メモリ８３−１１Ｒ，８
３−２１Ｒ，８３−３１Ｒ，８３−４１Ｒ，８３−５１
Ｒ及び８３−６１Ｒと、次フレームの赤表示データを格
納する第２メモリ８３−１２Ｒ，８３−２２Ｒ，８３−
３２Ｒ，８３−４２Ｒ，８３−５２Ｒ及び８３−６２Ｒ
とが並列に接続されている。

【００３７】また図２０に示すとおり、この画像メモリ
部５２は、各第１メモリ及び各第２メモリからの出力を
選択するスイッチ回路８５−１，８５−２，８５−３，
８５−４，８５−５及び８５−６を備えている。

【００３８】パーソナルコンピュータ等から出力された
各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び
８１Ｂにてデジタル処理され、デジタルの各色の画素デ
ータＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂ
にてラッチされる。ラッチされた各色の画素データＰＤ
は第１又は第２メモリに書き込まれる。

【００３９】表示を行う場合には、一定時間毎にバック
ライト５４で全面単色点灯を行い、その表示色用の書込
み動作がされていない側のメモリ（第１又は第２メモ
リ）をスイッチ回路８５−１，８５−２，８５−３，８
５−４，８５−５及び８５−６で選択する。選択された
メモリから、６画素分の画素データＰＤがデータドライ
バ５５へ同時に出力される。ここでデータドライバ５５
に出力される画素データＰＤは、書き込み処理対象の画
素データＰＤより１フレーム前の画素データＰＤであ
る。

【００４０】従来例３においては、メモリに対する画素
データＰＤの書き込み処理と読み出し処理とを並行して
行うことによって、各メモリの動作に要する時間が短縮
されるので、それに応じてデータ転送時間も短縮され
る。

【００４１】

【発明が解決しようとする課題】このように、従来例１
に比し、従来例２及び従来例３ではデータ転送時間を短
縮することができる。しかし従来例２及び従来例３の場
合、従来例１の場合よりも備えているメモリの個数が多
い。液晶表示装置における他の構成要素と比較してメモ
リは単価が高いので、メモリの個数が多い場合、コスト
アップを回避することができない。

【００４２】本発明は斯かる事情に鑑みてなされたもの
であり、表示制御手段におけるメモリ部をメモリの個数
の少ない構成にした場合であっても、データ転送時間が
長くならず、フルカラー及びフル動画表示を行うことが
できる液晶表示装置を提供することを目的とする。

【００４３】

【課題を解決するための手段】第１発明に係る液晶表示
装置は、マトリクス状に配された複数の液晶画素電極及
び該液晶画素電極の夫々に対応して設けられた複数のス
イッチング素子を有する液晶パネルと、該液晶パネルの
背面に配置され、３色光を時分割発光するバックライト
と、複数のデータ入力線を介して与えられる３色の表示
データに対応して前記スイッチング素子をオン／オフ駆
動する駆動部と、前記液晶画素電極を走査する走査部と
を備え、前記バックライトの時分割発光に同期して前記
スイッチング素子をオン／オフ駆動させ、時分割発光す
る間に前記走査部により前記走査を行うことによって、
前記３色の表示データに応じたカラー表示を行う液晶表
示装置において、前記データ入力線の本数の半分の数の
メモリを各色毎に備え、各メモリ夫々に接続され、各メ
モリ夫々から与えられる３色の表示データをラッチする
２個のデータラッチ部と、ラッチされた３色の表示デー
タを、前記バックライトの時分割発光に同期して、前記
２個のデータラッチ部から前記駆動部へ前記データ入力
線を介して出力するように、前記２個のデータラッチ部
を制御する制御手段とを備え、前記駆動部へ出力された
３色の表示データに応じてカラー表示すべくなしてある
ことを特徴とする。

【００４４】第１発明による場合、各色毎に、データ入
力線の本数の半分の数の各メモリに表示データを格納
し、これら各メモリに接続された２個のデータラッチ部
が前記表示データを夫々ラッチする。そしてこれら２個
のデータラッチ部の両方が表示データをラッチした場
合、各データラッチ部を制御する制御手段が、バックラ
イトの時分割発光と同期させて、各データラッチ部夫々
からデータ入力線を介して駆動部へ表示データを同時に
出力させる。表示データを受け付けた駆動部は、バック
ライトの時分割発光に同期してスイッチング素子をオン
／オフ駆動させ、時分割発光する間に走査部が液晶画素
電極に対して走査を行うことによって、前記表示データ
に応じたカラー表示を行う。

【００４５】このように、各メモリと駆動部との間に備
えられた２個のデータラッチ部が、各メモリから読み出
される表示データをラッチし、その後にデータ入力線を
介して駆動部へ出力する。そのために、データ入力線の
本数と同数ではなく、半分の数のメモリで足りる。した
がってメモリの個数を少なくすることができるため、液
晶表示装置のコストダウンを図ることができる。

【００４６】第２発明に係る液晶表示装置は、マトリク
ス状に配された複数の液晶画素電極及び該液晶画素電極
の夫々に対応して設けられた複数のスイッチング素子を
有する液晶パネルと、該液晶パネルの背面に配置され、
３色光を時分割発光するバックライトと、複数のデータ
入力線を介して与えられる３色の表示データに対応して
前記スイッチング素子をオン／オフ駆動する駆動部と、
前記液晶画素電極を走査する走査部とを備え、前記バッ
クライトの時分割発光に同期して前記スイッチング素子
をオン／オフ駆動させ、時分割発光する間に前記走査部
により前記走査を行うことによって、前記３色の表示デ
ータに応じたカラー表示を行う液晶表示装置において、
前記データ入力線の本数と同数の３色の表示データを格
納するメモリと、前記バックライトの時分割発光に同期
して、各メモリ夫々から前記駆動部へ前記データ入力線
を介して出力するように、前記各メモリを制御する制御
手段とを備え、前記駆動部へ出力された３色の表示デー
タに応じてカラー表示すべくなしてあることを特徴とす
る。

【００４７】第２発明による場合、一つのメモリに、１
色分ではなく３色分の表示データを格納する。前記各メ
モリを制御する制御手段が、バックライトの時分割発光
と同期させて、各メモリ夫々からデータ入力線を介して
駆動部へ３色の表示データを同時に出力させる。

【００４８】このように３色分の表示データを一つのメ
モリに格納することによって、１色分の表示データを一
つのメモリに格納する場合に比し、メモリの個数を３分
の１に減らすことができる。したがって、液晶表示装置
のコストダウンを図ることができる。

【００４９】第３発明に係る液晶表示装置は、マトリク
ス状に配された複数の液晶画素電極及び該液晶画素電極
の夫々に対応して設けられた複数のスイッチング素子を
有する液晶パネルと、該液晶パネルの背面に配置され、
３色光を時分割発光するバックライトと、複数のデータ
入力線を介して与えられる３色の表示データに対応して
前記スイッチング素子をオン／オフ駆動する駆動部と、
前記液晶画素電極を走査する走査部とを備え、前記バッ
クライトの時分割発光に同期して前記スイッチング素子
をオン／オフ駆動させ、時分割発光する間に前記走査部
により前記走査を行うことによって、前記３色の表示デ
ータに応じたカラー表示を行う液晶表示装置において、
前記データ入力線の本数の半分の数のメモリと、各メモ
リ夫々に接続され、各メモリ夫々から与えられる３色の
表示データをラッチする２個のデータラッチ部と、各デ
ータラッチ部にラッチされた３色の表示データを、前記
バックライトの時分割発光に同期して、前記各データラ
ッチ部から前記駆動部へ前記データ入力線を介して出力
するように、前記各データラッチ部を制御する制御手段
とを備え、前記駆動部へ出力された３色の表示データに
応じてカラー表示すべくなしてあることを特徴とする。

【００５０】第３発明による場合、データ入力線の本数
の半分の数の各メモリに、１色分ではなく３色分の表示
データを格納し、これら各メモリに接続された２個のデ
ータラッチ部が前記表示データを夫々ラッチする。そし
て各データラッチ部を制御する制御手段が、バックライ
トの時分割発光と同期させて、各データラッチ部夫々か
ら駆動部へデータ入力線を介して３色の表示データを同
時に出力させる。

【００５１】このように３色分の表示データを一つのメ
モリに格納することによって、１色分の表示データを一
つのメモリに格納する場合に比し、メモリの個数を３分
の１に減らすことができる。さらに、各メモリと駆動部
との間に備えられた２個のデータラッチ部が、各メモリ
から読み出される表示データをラッチし、その後にデー
タ入力線を介して駆動部へ出力する。そのために、デー
タ入力線の本数と同数ではなく、半分の数のメモリで足
りる。したがってさらにメモリの個数を少なくすること
ができるため、液晶表示装置のコストダウンを図ること
ができる。

【００５２】第４発明に係る液晶表示装置は、マトリク
ス状に配された複数の液晶画素電極及び該液晶画素電極
の夫々に対応して設けられた複数のスイッチング素子を
有する液晶パネルと、該液晶パネルの背面に配置され、
３色光を時分割発光するバックライトと、複数のデータ
入力線を介して与えられる３色の表示データに対応して
前記スイッチング素子をオン／オフ駆動する駆動部と、
前記液晶画素電極を走査する走査部とを備え、前記バッ
クライトの時分割発光に同期して前記スイッチング素子
をオン／オフ駆動させ、時分割発光する間に前記走査部
により前記走査を行うことによって、前記３色の表示デ
ータに応じたカラー表示を行う液晶表示装置において、
前記データ入力線の本数の半分の数を有しており、一の
フレームの３色の表示データを格納する第１メモリと、
第１メモリと同数を有しており、次フレームの３色の表
示データを格納する第２メモリとを各色毎に備え、第ｎ
（ｎ：自然数）フレームにおける３色の表示データを第
１又は第２メモリに書き込み始めるタイミングに同期し
て、第２又は第１メモリに書き込まれている第（ｎ−
１）フレームにおける３色の表示データを読み出し始め
るように、前記第１及び第２メモリを制御する第１制御
手段と、各第１及び第２メモリ夫々に接続され、各第１
又は第２メモリから読み出される前記表示データをラッ
チする２個のデータラッチ部と、ラッチされた表示デー
タを、前記バックライトの時分割発光に同期して、前記
２個のデータラッチ部から前記駆動部へ前記データ入力
線を介して出力するように、前記２個のデータラッチ部
を制御する第２制御手段とを備え、前記駆動部へ出力さ
れた各フレームにおける３色の表示データに応じてカラ
ー表示すべくなしてあることを特徴とする。

【００５３】第４発明による場合、３色の表示データ毎
に、一のフレームの表示データを格納する第１メモリ
と、次フレームの表示データを格納する第２メモリとを
備え、各色の表示データを第１又は第２メモリに書き込
むときに、書き込まれていない第１又は第２メモリから
表示データを読み出すように、第１制御手段が制御す
る。そして読み出された表示データは、各第１及び第２
メモリに接続された２個のデータラッチ部によってラッ
チされる。そしてこれら２個のデータラッチ部の両方が
表示データをラッチした場合、各データラッチ部を制御
する第２制御手段が、バックライトの時分割発光と同期
させて、各データラッチ部夫々からデータ入力線を介し
て駆動部へ各フレームにおける表示データを同時に出力
させる。表示データを受け付けた駆動部は、バックライ
トの時分割発光に同期してスイッチング素子をオン／オ
フ駆動させ、時分割発光する間に走査部が液晶画素電極
に対して走査を行うことによって、前記表示データに応
じたカラー表示を行う。

【００５４】したがって、メモリに対する表示データの
書き込み処理と読み出し処理とを並行して行うことにな
り、各メモリの動作に要する時間が短縮されるので、そ
れに応じてデータ転送時間も短縮される。

【００５５】さらに、各第１及び第２メモリと駆動部と
の間に備えられた２個のデータラッチ部が、各第１又は
第２メモリから読み出される表示データをラッチし、そ
の後にデータ入力線を介して駆動部へ出力することによ
って、データ入力線の本数と同数ではなく、半分の数の
メモリで足りる。したがってメモリの個数を少なくする
ことができるため、液晶表示装置のコストダウンを図る
ことができる。

【００５６】第５発明に係る液晶表示装置は、マトリク
ス状に配された複数の液晶画素電極及び該液晶画素電極
の夫々に対応して設けられた複数のスイッチング素子を
有する液晶パネルと、該液晶パネルの背面に配置され、
３色光を時分割発光するバックライトと、複数のデータ
入力線を介して与えられる３色の表示データに対応して
前記スイッチング素子をオン／オフ駆動する駆動部と、
前記液晶画素電極を走査する走査部とを備え、前記バッ
クライトの時分割発光に同期して前記スイッチング素子
をオン／オフ駆動させ、時分割発光する間に前記走査部
により前記走査を行うことによって、前記３色の表示デ
ータに応じたカラー表示を行う液晶表示装置において、
前記データ入力線の本数と同数の数を有しており、一の
フレームの３色の表示データを格納する第１メモリと、
第１メモリと同数を有しており、次フレームの３色の表
示データを格納する第２メモリと、第ｎ（ｎ：自然数）
フレームにおける３色の表示データを第１又は第２メモ
リに書き込み始めるタイミングに同期して、第２又は第
１メモリに書き込まれている第（ｎ−１）フレームにお
ける３色の表示データを読み出し始め、しかも第１又は
第２メモリに格納された３色の表示データを、前記バッ
クライトの時分割発光に同期して、第１又は第２メモリ
から前記駆動部へ前記データ入力線を介して出力するよ
うに、第１及び第２メモリを制御する制御手段とを備
え、前記駆動部へ出力された各フレームにおける３色の
表示データに応じてカラー表示すべくなしてあることを
特徴とする。

【００５７】第５発明による場合、１色分ではなく３色
分の表示データを格納する複数の第１及び第２メモリを
備える。各第１メモリは一のフレームの表示データを格
納し、また各第２メモリは次フレームの表示データを格
納する。そして３色の表示データを第１又は第２メモリ
に書き込むときに、書き込まれていない第１又は第２メ
モリから表示データを読み出すように、制御手段が制御
する。さらに制御手段は、バックライトの時分割発光と
同期させて、各第１又は第２メモリ夫々からデータ入力
線を介して駆動部へ３色の表示データを同時に出力させ
る。

【００５８】したがって、メモリに対する表示データの
書き込み処理と読み出し処理とを並行して行うことにな
り、各メモリの動作に要する時間が短縮されるので、そ
れに応じてデータ転送時間も短縮される。

【００５９】さらに、各第１及び第２メモリが３色分の
表示データを格納することによって、各メモリが１色分
の表示データを格納する場合に比し、メモリの個数を３
分の１に減らすことができる。したがって、液晶表示装
置のコストダウンを図ることができる。

【００６０】第６発明に係る液晶表示装置は、マトリク
ス状に配された複数の液晶画素電極及び該液晶画素電極
の夫々に対応して設けられた複数のスイッチング素子を
有する液晶パネルと、該液晶パネルの背面に配置され、
３色光を時分割発光するバックライトと、複数のデータ
入力線を介して与えられる３色の表示データに対応して
前記スイッチング素子をオン／オフ駆動する駆動部と、
前記液晶画素電極を走査する走査部とを備え、前記バッ
クライトの時分割発光に同期して前記スイッチング素子
をオン／オフ駆動させ、時分割発光する間に前記走査部
により前記走査を行うことによって、前記３色の表示デ
ータに応じたカラー表示を行う液晶表示装置において、
前記データ入力線の本数と同数の数を有しており、一の
フレームの３色の表示データを格納する第１メモリと、
第１メモリと同数を有しており、次フレームの３色の表
示データを格納する第２メモリと、第ｎ（ｎ：自然数）
フレームにおける３色の表示データを第１メモリ又は第
２メモリに書き込み始めるタイミングに同期して、第２
又は第１メモリに書き込まれている第（ｎ−１）フレー
ムにおける３色の表示データを読み出し始めるように、
前記第１及び第２メモリを制御する第１制御手段と、各
第１及び第２メモリ夫々に接続され、各第１又は第２メ
モリから読み出される３色の表示データをラッチする２
個のデータラッチ部と、前記各データラッチ部にラッチ
された表示データを、前記バックライトの時分割発光に
同期して、前記各データラッチ部から前記駆動部へ前記
データ入力線を介して出力するように、前記各データラ
ッチ部を制御する第２制御手段とを備え、前記駆動部へ
出力された各フレームにおける３色の表示データに応じ
てカラー表示すべくなしてあることを特徴とする。

【００６１】第６発明による場合、１色分ではなく３色
分の表示データを格納する複数の第１及び第２メモリを
備え、さらにこれら各メモリに接続された２個のデータ
ラッチ部を備える。各第１メモリは一のフレームの表示
データを格納し、また各第２メモリは次フレームの表示
データを格納する。そして３色の表示データを第１又は
第２メモリに書き込むときに、書き込まれていない第１
又は第２メモリから表示データを読み出すように、第１
制御手段が制御する。読み出された表示データは、各第
１及び第２メモリに接続された２個のデータラッチ部に
よってラッチされる。そしてこれら２個のデータラッチ
部の両方が表示データをラッチした場合、各データラッ
チ部を制御する第２制御手段が、バックライトの時分割
発光と同期させて、各データラッチ部夫々からデータ入
力線を介して駆動部へ各フレームにおける表示データを
同時に出力させる。表示データを受け付けた駆動部は、
バックライトの時分割発光に同期してスイッチング素子
をオン／オフ駆動させ、時分割発光する間に走査部が液
晶画素電極に対して走査を行うことによって、前記表示
データに応じたカラー表示を行う。

【００６２】したがって、メモリに対する表示データの
書き込み処理と読み出し処理とを並行して行うことにな
り、各メモリの動作に要する時間が短縮されるので、そ
れに応じてデータ転送時間も短縮される。

【００６３】また、３色分の表示データを一つのメモリ
に格納することによって、１色分の表示データを一つの
メモリに格納する場合に比し、メモリの個数を３分の１
に減らすことができる。

【００６４】さらに、各第１及び第２メモリと駆動部と
の間に備えられた２個のデータラッチ部が、各第１又は
第２メモリから読み出される表示データをラッチし、そ
の後にデータ入力線を介して駆動部へ出力することによ
って、データ入力線の本数と同数ではなく、半分の数の
メモリで足りる。したがってさらにメモリの個数を少な
くすることができるため、液晶表示装置のコストダウン
を図ることができる。

【００６５】

【発明の実施の形態】以下、本発明をその実施の形態を
示す図面に基づいて詳述する。図１は、本発明の液晶表
示装置の構成を示すブロック図、図２はその液晶パネル
及びバックライトの模式的断面図、及び図３はその装置
の全体の構成例を示す模式図である。

【００６６】図１において、２１，２２は図２に断面構
造が示されている液晶パネル及びバックライトを夫々示
している。バックライト２２は図２に示されているよう
に、赤，緑，青の各色を発光するＬＥＤアレイ７と、導
光及び光拡散板６とで構成されている。

【００６７】図２及び図３で示されているように、液晶
パネル２１は上層（表面）側から下層（背面）側に、偏
光フィルム１，ガラス基板２，共通電極３，ガラス基板
４，偏光フィルム５をこの順に積層して構成されてお
り、ガラス基板４の共通電極３側の面にはマトリクス状
に配列された液晶画素電極（ピクセル電極）４０，４０
…が形成されている。これら共通電極３及びピクセル電
極４０間には後述するデータドライバ３２及びスキャン
ドライバ３３等よりなる駆動部５０が接続されている。
データドライバ３２は、信号線４２を介してＴＦＴ４１
と接続されており、スキャンドライバ３３は、走査線４
３を介してＴＦＴ４１と接続されている。ＴＦＴ４１は
データドライバ３２及びスキャンドライバ３３によりオ
ン／オフ制御される。また個々のピクセル電極４１は、
ＴＦＴによりオン／オフ制御される。そのため、信号線
４２及びＴＦＴ４１を介して与えられるデータドライバ
３２からの信号により、個々のピクセルの透過光強度が
制御される。

【００６８】ガラス基板４上のピクセル電極４０，４０
…の上面には配向膜１２が、共通電極３の下面には配向
膜１１が夫々配置され、これらの配向膜１１，１２に液
晶物質が充填されて液晶層１３が形成される。なお、１
４は液晶層１３の層厚を保持するためのスペーサであ
る。

【００６９】バックライト２２は、液晶パネル２１の下
層（背面）側に位置し、発光領域を構成する導光及び光
拡散板６の端面に臨ませた状態でＬＥＤアレイ７が備え
られている。導光及び光拡散板６はこのＬＥＤアレイ７
の各ＬＥＤから発光される光を自身の表面全体に導光す
ると共に上面へ拡散することにより、発光領域として機
能する。

【００７０】ここで、本発明に係る液晶表示装置の具体
例について説明する。まず、図２及び図３に示されてい
る液晶パネル２１を以下のようにして作製した。個々の
ピクセル電極４０をピッチ０．２４ｍｍ×０．２４ｍｍ
で画素数を１０２４×７６８のマトリクス状の対角１
２．１インチとしてＴＦＴ基板を作製した。このような
ＴＦＴ基板と共通電極３を有するガラス基板２とを洗浄
した後、スピンコータによりポリイミドを塗布して２０
０℃で１時間焼成することにより、約２００Åのポリイ
ミド膜を配向膜１１，１２として成膜した。

【００７１】更に、これらの配向膜１１，１２をレーヨ
ン製の布でラビングし、両者間に平均粒径１．６μｍの
シリカ製のスペーサ１４でギャップを保持した状態で重
ね合わせて空パネルを作製した。この空パネルの配向膜
１１，１２間にナフタレン系液晶を主成分とする強誘電
性液晶を封入して液晶層１３とした。作製したパネルを
クロスニコル状態の２枚の偏光フィルム１，５で、液晶
層１３の強誘電性液晶分子が一方に傾いた場合に暗状態
になるようにして挟んで液晶パネル２１とした。

【００７２】この液晶パネル２１と、赤，緑，青の時分
割発光が可能であるバックライト２２とを重ね合わせ
た。このバックライト２２の発光タイミング，発光色
は、液晶パネル２１のデータ書込み／消去走査に同期し
て制御される。

【００７３】次に、本発明に係る液晶表示装置の回路構
成について図１を参照して説明する。図１において、３
０は、外部の例えばパーソナルコンピュータから表示デ
ータＤＤが入力され、入力された表示データＤＤを記憶
する画像メモリ部であり、３１は、同じくパーソナルコ
ンピュータから同期信号ＳＹＮが入力され、制御信号Ｃ
Ｓ及びデータ変換制御信号ＤＣＳを生成する制御信号発
生回路である。画像メモリ部３０からは画素データＰＤ
が、制御信号発生回路３１からはデータ変換制御信号Ｄ
ＣＳが、夫々データ変換回路３６へ出力される。データ
変換回路３６は、データ変換制御信号ＤＣＳにしたがっ
て、入力された画素データＰＤを反転させた逆画素デー
タ＃ＰＤを生成する。

【００７４】また制御信号発生回路３１からは制御信号
ＣＳが、基準電圧発生回路３４，データドライバ３２，
スキャンドライバ３３，並びにバックライト制御回路及
び駆動電源３５へ夫々出力される。基準電圧発生回路３
４は、基準電圧ＶＲ１及びＶＲ２を生成し、生成した基
準電圧ＶＲ１をデータドライバ３２へ、基準電圧ＶＲ２
をスキャンドライバ３３へ夫々出力する。データドライ
バ３２は、データ変換回路３６を介して画像メモリ部３
０から受けた画素データＰＤ又は逆画素データ＃ＰＤに
基づいて、ピクセル電極４０の信号線４２に対して信号
を出力する。この信号の出力に同期して、スキャンドラ
イバ３３は、ピクセル電極４０の走査線４３をライン毎
に順次的に走査する。またバックライト制御回路及び駆
動電源３５は、駆動電圧をバックライト２２に与えバッ
クライト２２のＬＥＤアレイ７が有している赤，緑，青
の各色のＬＥＤを時分割して夫々発光させる。

【００７５】次に、本発明に係る液晶表示装置の動作に
ついて説明する。画像メモリ部３０には液晶パネル２１
により表示されるべき赤，緑，青の各色毎の表示データ
ＤＤが、パーソナルコンピュータから与えられる。画像
メモリ部３０は、この表示データＤＤを一旦記憶した
後、制御信号発生回路３１から出力される制御信号ＣＳ
を受け付けた際に、各画素単位のデータである画素デー
タＰＤを出力する。表示データＤＤが画像メモリ部３０
に与えられる際、制御信号発生回路３１に同期信号ＳＹ
Ｎが与えられ、制御信号発生回路３１は同期信号ＳＹＮ
が入力された場合に制御信号ＣＳ及びデータ変換制御信
号ＤＣＳを生成し出力する。画像メモリ部３０から出力
された画素データＰＤは、データ変換回路３６に与えら
れる。

【００７６】データ変換回路３６は、制御信号発生回路
３１から出力されるデータ変換制御信号ＤＣＳがＬレベ
ルの場合は画素データＰＤをそのまま通過させ、一方デ
ータ変換制御信号ＤＣＳがＨレベルの場合は逆画素デー
タ＃ＰＤを生成し出力する。したがって、制御信号発生
回路３１では、データ書込み走査時はデータ変換制御信
号ＤＣＳをＬレベルとし、データ消去走査時はデータ変
換制御信号ＤＣＳをＨレベルに設定する。

【００７７】制御信号発生回路３１で発生された制御信
号ＣＳは、データドライバ３２と、スキャンドライバ３
３と、基準電圧発生回路３４と、バックライト制御回路
及び駆動電極３５とに与えられる。基準電圧発生回路３
４は、制御信号ＣＳを受けた場合に基準電圧ＶＲ１及び
ＶＲ２を生成し、生成した基準電圧ＶＲ１をデータドラ
イバ３２へ、基準電圧ＶＲ２をスキャンドライバ３３へ
夫々出力する。データドライバ３２は、制御信号ＣＳを
受けた場合に、データ変換回路３６を介して画像メモリ
部３０から出力された画素データＰＤ又は逆画素データ
＃ＰＤに基づいて、ピクセル電極４０の信号線４２に対
して信号を出力する。スキャンドライバ３３は、制御信
号ＣＳを受けた場合に、ピクセル電極４０の走査線４３
をライン毎に順次的に走査する。データドライバ３２か
らの信号の出力及びスキャンドライバ３３の走査にした
がってＴＦＴ４１が駆動し、ピクセル電極４０が印加さ
れ、ピクセルの透過光強度が制御される。バックライト
制御回路及び駆動電極３５は、制御信号ＣＳを受けた場
合に駆動電圧をバックライト２２に与えてバックライト
２２のＬＥＤアレイ７が有している赤，緑，青の各色の
ＬＥＤを時分割して夫々発光させる。

【００７８】本発明に係る液晶表示装置における表示制
御について、図４に示すタイムチャートを参照して説明
する。図４（ａ）はバックライト２２の各色のＬＥＤの
発光タイミング、図４（ｂ）は液晶パネル２１の各ライ
ンの走査タイミング、図４（ｃ）は液晶パネル２１の発
色状態を夫々示す。

【００７９】図４（ａ）に示すとおり、バックライト２
２のＬＥＤを赤，緑，青の順で順次発光させ、それと同
期して液晶パネル２１の各画素をライン単位でスイッチ
ングすることにより表示を行う。なお、１秒間に６０フ
レームの表示を行う場合、１フレームの期間は１／６０
秒になり、この１フレームの期間を更に１／１８０秒ず
つの３サブフレームに分割し、例えば図４（ａ）に示す
例では第１番目のサブフレームにおいて赤のＬＥＤを、
第２番目のサブフレームにおいて緑のＬＥＤを、第３番
目のサブフレームにおいて青のＬＥＤを夫々発光させ
る。

【００８０】一方、図４（ｂ）に示すとおり、液晶パネ
ル２１に対しては赤，緑，青の各色のサブフレーム中に
データ走査を２度行う。但し、１回目の走査（データ書
込み走査）の開始タイミング（第１ラインへのタイミン
グ）が各サブフレームの開始タイミングと一致するよう
に、また２回目の走査（データ消去走査）の終了タイミ
ング（最終ラインへのタイミング）が各サブフレームの
終了タイミングと一致するようにタイミングを調整す
る。

【００８１】データ書込み走査にあっては、液晶パネル
２１の各画素には画素データＰＤに応じた電圧が供給さ
れ、透過率の調整が行われる。これによって、フルカラ
ー表示が可能となる。またデータ消去走査にあっては、
データ書込み走査時と同電圧で逆極性の電圧が液晶パネ
ル２１の各画素に供給され、液晶パネル２１の各画素の
表示が消去され、液晶への直流成分の印加が防止され
る。

【００８２】なお、色表示のシーケンスは、上述した
「赤，緑，青」と異なり、「赤，青，緑」でもよく、ま
た、１フレームの開始を“赤”発光ではなく、“緑”発
光または“青”発光であってもよい。

【００８３】上述したような本発明に係る液晶表示装置
において、フルカラー及びフル動画表示を行うために
は、データドライバ３２へ画素データＰＤを転送する時
間であるデータ転送時間を短縮する必要がある。以下、
データ転送時間の短縮を可能にするための画像メモリ部
３０の何種類かの実施の形態について説明する。

【００８４】（実施の形態１）図５は、実施の形態１に
おいてデータ入力線の本数が６の場合の画像メモリ部３
０を示す構成図である。図５に示すとおり、画像メモリ
部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソ
ナルコンピュータからのアナログの赤色表示信号，緑色
表示信号及び青色表示信号をデジタルの赤表示データ，
緑表示データ及び青表示データに夫々変換するＡ／Ｄ変
換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７
１Ｂから出力された赤表示データ，緑表示データ及び青
表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラ
ッチされる。Ｄ−ＦＦ７２Ｒには、並列に配された３個
のメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒが接続
されている。同様にして、Ｄ−ＦＦ７２Ｇには並列に配
された３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−
３Ｇが、またＤ−ＦＦ７２Ｂには並列に配された３個の
メモリ７３−１Ｂ，７３−２Ｂ及び７３−３Ｂが、夫々
接続されている。

【００８５】赤色表示データ処理回路７０Ｒは、上述し
たＡ／Ｄ変換回路７１Ｒ，Ｄ−ＦＦ７２Ｒ並びに３個の
メモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを有して
いる。同様にして、緑色表示データ処理回路７０Ｇは、
上述したＡ／Ｄ変換回路７１Ｇ，Ｄ−ＦＦ７２Ｇ並びに
３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇを
有し、青色表示データ処理回路７０Ｂは、上述したＡ／
Ｄ変換回路７１Ｂ，Ｄ−ＦＦ７２Ｂ並びに３個のメモリ
を７３−１Ｂ，７３−２Ｂ及び７３−３Ｂを有してい
る。

【００８６】各色の表示データ処理回路７０Ｒ，７０Ｇ
及び７０Ｂの出力はスイッチ回路７５により選択され出
力される。スイッチ回路７５からの出力のうち３画素分
の画素データＰＤが、Ｄ−ＦＦ７６−１及び７６−２に
夫々ラッチされる。

【００８７】以下、実施の形態１の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされ、ラッチされた
各色の画素データＰＤは、１画素毎に各メモリに入力さ
れる。

【００８８】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、その表示色用のメモ
リをスイッチ回路７５で選択する。その色の画素データ
ＰＤは選択されたメモリから、スイッチ回路７５を介し
て３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１
へ出力される。次に、同様にして３画素分の画素データ
ＰＤがＤ−ＦＦ７６−２へ出力される。そしてデータ変
換回路３６を介して、Ｄ−ＦＦ７６−１及び７６−２か
ら合計６画素分の画素データＰＤが同時にデータドライ
バ３２へ出力される。

【００８９】なお、データ入力線の本数が１２の場合、
画像メモリ部３０は、さらに３個のメモリ及びそれに対
応した３個のＤ−ＦＦを、各色毎に夫々備えればよい。

【００９０】実施の形態１は、従来例１と比較して、画
像メモリ部３０におけるメモリの個数を半分に減らすこ
とができる。また、Ｄ−ＦＦの個数は増えているが、メ
モリの単価に比し、Ｄ−ＦＦの単価は安価であるため、
液晶表示装置のコストダウンを図ることができる。

【００９１】（実施の形態２）図６は、実施の形態２に
おいてデータ入力線の本数が６の場合の画像メモリ部３
０を示す構成図である。図６に示すとおり、画像メモリ
部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソ
ナルコンピュータからのアナログの赤色表示信号，緑色
表示信号及び青色表示信号をデジタルの赤表示データ，
緑表示データ及び青表示データに夫々変換するＡ／Ｄ変
換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７
１Ｂから出力された赤表示データ，緑表示データ及び青
表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラ
ッチされる。各Ｄ−ＦＦにラッチされた各色の表示デー
タは、並列に配された６個のメモリ７３−１，７３−
２，７３−３，７３−４，７３−５及び７３−６に格納
される。

【００９２】以下、実施の形態２の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされ
た各色の画素データＰＤは、メモリ７３−１に入力され
る。以下、同様にして各色の画素データＰＤがメモリ７
３−２，７３−３，７３−４，７３−５及び７３−６に
夫々入力される。

【００９３】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、これと同期して６個
のメモリから合計６画素分の画素データＰＤが同時にデ
ータドライバ３２へ出力される。

【００９４】なお、データ入力線の本数が１２の場合、
画像メモリ部３０は、さらに６個のメモリを備えればよ
い。

【００９５】実施の形態２は、従来例２と比較して、画
像メモリ部３０におけるメモリの個数を３分の１に減ら
すことができる。また、Ｄ−ＦＦの個数は増えている
が、メモリの単価に比し、Ｄ−ＦＦの単価は安価である
ため、液晶表示装置のコストダウンを図ることができ
る。

【００９６】（実施の形態３）図７は、実施の形態３に
おいてデータ入力線の本数が６の場合の画像メモリ部３
０を示す構成図である。図７に示すとおり、画像メモリ
部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソ
ナルコンピュータからのアナログの赤色表示信号，緑色
表示信号及び青色表示信号をデジタルの赤表示データ，
緑表示データ及び青表示データに夫々変換するＡ／Ｄ変
換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７
１Ｂから出力された赤表示データ，緑表示データ及び青
表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラ
ッチする。各Ｄ−ＦＦにラッチされた各色の表示データ
は、並列に配された３個のメモリ７３−１，７３−２及
び７３−３に格納される。これらの３個のメモリ７３−
１，７３−２及び７３−３から出力された各色の画素デ
ータＰＤはＤ−ＦＦ７４−１及び７４−２にラッチされ
る。

【００９７】以下、実施の形態３の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされ
た各色の画素データＰＤは、メモリ７３−１に入力され
る。以下、同様にして各色の画素データＰＤがメモリ７
３−２及び７３−３に夫々入力される。

【００９８】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、これと同期して３個
のメモリ７３−１，７３−２及び７３−３から合計３画
素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力
される。次に、同様にして３画素分の画素データＰＤが
Ｄ−ＦＦ７６−２へ出力される。そして、Ｄ−ＦＦ７６
−１及び７６−２から合計６画素分の画素データＰＤが
同時にデータドライバ３２へ出力される。

【００９９】なお、データ入力線の本数が１２の場合、
表示制御手段１１におけるメモリ部３０は、さらに３個
のメモリを備えればよい。

【０１００】実施の形態３は、従来例２と比較して、画
像メモリ部３０におけるメモリの個数を６分の１に減ら
すことができる。また、Ｄ−ＦＦの個数は増えている
が、メモリの単価に比し、Ｄ−ＦＦの単価は安価である
ため、液晶表示装置のコストダウンを図ることができ
る。

【０１０１】（実施の形態４）図８は、実施の形態４に
おけるメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを
夫々２段構成とした場合の赤表示データ処理回路７０Ｒ
を示す構成図である。なお、緑表示データ処理回路７０
Ｇ内のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇ及
び青表示データ処理回路７０Ｂ内のメモリ７３−１Ｂ，
７３−２Ｂ及び７３−３Ｂも２段構成となっている。但
し、その構成は図８の赤表示データ処理回路の場合と同
様であるので、それらの図示及び説明は省略する。

【０１０２】図８に示すとおり、赤表示データ処理回路
７０Ｒでは、パーソナルコンピュータ等からのアナログ
の赤色表示信号をデジタルの赤表示データに変換するＡ
／Ｄ変換回路７１Ｒ及びＡ／Ｄ変換回路７１Ｒの出力を
ラッチするＤ−ＦＦ７２Ｒを備える。また、Ｄ−ＦＦ７
２Ｒに対して、一のフレームの赤表示データを格納する
第１メモリ７３−１１Ｒ，７３−２１Ｒ及び７３−３１
Ｒと、次フレームの赤表示データを格納する第２メモリ
７３−１２Ｒ，７３−２２Ｒ及び７３−３２Ｒとが並列
に接続されている。

【０１０３】以下、実施の形態４の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされ
た各色の表示データは、第１又は第２メモリに書き込ま
れる。

【０１０４】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、その表示色用の書き
込み動作がされていない側のメモリ（各第１メモリ又は
各第２メモリ）をスイッチ回路７５で選択する。選択さ
れたメモリから、スイッチ回路７５を介して３画素分の
画素データＰＤが同時にＤ−ＦＦ７６−１へ出力され
る。次に、同様にして３画素分の画素データＰＤがＤ−
ＦＦ７６−２へ出力される。そしてデータ変換回路３６
を介して、Ｄ−ＦＦ７６−１及び７６−２から合計６画
素分の画素データＰＤが同時にデータドライバ３２へ出
力される。

【０１０５】実施の形態４は、メモリに対する画素デー
タＰＤの書き込み処理と読み出し処理とを並行して行う
ことによって、各メモリの動作に要する時間が短縮され
るので、それに応じてデータ転送時間も短縮される。

【０１０６】（実施の形態５）図９は、実施の形態５に
おけるメモリ７３−１，７３−２，７３−３，７３−
４，７３−５及び７３−６を夫々２段構成とした場合の
画像メモリ部３０を示す構成図である。

【０１０７】図９に示すとおり、画像メモリ部３０にお
いて、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピ
ュータからのアナログの赤色表示信号，緑色表示信号及
び青色表示信号をデジタルの赤表示データ，緑表示デー
タ及び青表示データに夫々変換するＡ／Ｄ変換回路であ
る。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出
力された赤表示データ，緑表示データ及び青表示データ
を、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。
各Ｄ−ＦＦにラッチされた各色の表示データのうち、一
のフレームの各色の画素データＰＤは第１メモリ７３−
１１，７３−２１，７３−３１，７３−４１，７３−５
１及び７３−６１に格納され、次フレームの各色の画素
データＰＤは第２メモリ７３−１２，７３−２２，７３
−３２，７３−４２，７３−５２及び７３−６２に格納
される。

【０１０８】以下、実施の形態５の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされ
た各色の表示データは、第１又は第２メモリに書き込ま
れる。

【０１０９】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、その表示色用の書き
込み動作がされていない側のメモリ（各第１メモリ又は
各第２メモリ）から、合計６画素分の画素データＰＤが
同時にデータドライバ３２へ出力される。

【０１１０】実施の形態５は、メモリに対する画素デー
タＰＤの書き込み処理と読み出し処理とを並行して行う
ことによって、各メモリの動作に要する時間が短縮され
るので、それに応じてデータ転送時間も短縮される。

【０１１１】（実施の形態６）図１０は、実施の形態６
におけるメモリ７３−１，７３−２及び７３−３を夫々
２段構成とした場合の画像メモリ部３０を示す構成図で
ある。図１０に示すとおり、画像メモリ部３０におい
て、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュ
ータからのアナログの赤色表示信号，緑色表示信号及び
青色表示信号をデジタルの赤表示データ，緑表示データ
及び青表示データに夫々変換するＡ／Ｄ変換回路であ
る。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出
力された赤表示データ，緑表示データ及び青表示データ
を、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。
各Ｄ−ＦＦにラッチされた各色の表示データのうち、一
のフレームの各色の画素データＰＤは第１メモリ７３−
１１，７３−２１及び７３−３１に格納され、次フレー
ムの各色の画素データＰＤは第２メモリ７３−１２，７
３−２２及び７３−３２に格納される。これら各第１及
び第２メモリに格納された画素データＰＤは、並列に配
されたＤ−ＦＦ７４−１及び７４−２にラッチされる。

【０１１２】以下、実施の形態６の液晶表示装置の動作
について説明する。パーソナルコンピュータ等から出力
された各色のアナログの表示信号は、Ａ／Ｄ変換回路７
１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、
デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７
２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされ
た各色の表示データは、第１又は第２メモリに書き込ま
れる。

【０１１３】表示を行う場合には、一定時間毎にバック
ライト２２で全面単色点灯を行い、その表示色用の書き
込み動作がされていない側のメモリ（各第１メモリ又は
各第２メモリ）から、３画素分の画素データＤＤが同時
にＤ−ＦＦ７４−１へ出力される。次に、同様にして３
画素分の画素データＰＤがＤ−ＦＦ７４−２へ出力され
る。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７４
−１及び７４−２から合計６画素分の画素データＰＤが
同時にデータドライバ３２へ出力される。

【０１１４】実施の形態６は、メモリに対する画素デー
タＰＤの書き込み処理と読み出し処理とを並行して行う
ことによって、各メモリの動作に要する時間が短縮され
るので、それに応じてデータ転送時間も短縮される。

【０１１５】

【発明の効果】以上のように、請求項１の液晶表示装置
では、データラッチ部を備えることによって、表示制御
手段のメモリ部におけるメモリの個数を少なくすること
ができるので、コストダウンを図ることができる。

【０１１６】また、請求項２の液晶表示装置では、各メ
モリが１色分ではなく３色分の表示データを格納するこ
とによって、表示制御手段のメモリ部におけるメモリの
個数を少なくすることができるので、コストダウンを図
ることができる。

【０１１７】また、請求項３の液晶表示装置では、デー
タラッチ部を備えており、しかも各メモリが１色分では
なく３色分の表示データを格納することによって、表示
制御手段のメモリ部におけるメモリの個数を少なくする
ことができるので、さらなるコストダウンを図ることが
できる。

【０１１８】さらに、請求項４乃至請求項６の液晶表示
装置では、第１及び第２メモリを備え、第１又は第２メ
モリが表示データの書込みを行うときに、書き込まれて
いない第１又は第２メモリから表示データを読み出すよ
うにすることによって、データ転送時間の短縮すること
ができるので、フルカラー及びフル動画表示を行うこと
ができる等、本発明は優れた効果を奏する。

【図面の簡単な説明】

【図１】本発明の液晶表示装置の構成を示すブロック図
である。

【図２】本発明の液晶表示装置に使用される液晶パネル
及びバックライトの模式的断面図である。

【図３】本発明の液晶表示装置の全体の構成例を示す模
式図である。

【図４】本発明の液晶表示装置における表示制御のタイ
ムチャートである。

【図５】実施の形態１における画像メモリ部を示す構成
図である。

【図６】実施の形態２における画像メモリ部を示す構成
図である。

【図７】実施の形態３における画像メモリ部を示す構成
図である。

【図８】実施の形態４における赤表示データ処理回路を
示す構成図である。

【図９】実施の形態５における画像メモリ部を示す構成
図である。

【図１０】実施の形態６における画像メモリ部を示す構
成図である。

【図１１】従来の液晶表示装置の構成の一例を示すブロ
ック図である。

【図１２】従来の液晶表示装置における表示制御のタイ
ムチャートである。

【図１３】液晶パネルのパネル構成例を示す模式図であ
る。

【図１４】パネル構成Ａにおけるデータ入力線の本数を
示す模式図である。

【図１５】パネル構成Ｂにおけるデータ入力線の本数を
示す模式図である。

【図１６】パネル構成Ｃにおけるデータ入力線の本数を
示す模式図である。

【図１７】従来例１における画像メモリ部を示す構成図
である。

【図１８】従来例２における画像メモリ部を示す構成図
である。

【図１９】従来例２における赤表示データ処理回路を示
す構成図である。

【図２０】従来例３における画像メモリ部を示す構成図
である。

【図２１】従来例３における赤表示データ処理回路を示
す構成図である。

【符号の説明】

２１ 液晶パネル ２２ バックライト ３０ 画像メモリ部 ３２ データドライバ ３３ スキャンドライバ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 白戸 博紀 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 清田 芳則 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 Ｆターム(参考） 2H093 NA16 NA65 NC21 NC24 NC26 NC28 NC43 NC49 ND54 ND60 NE06 5C006 AA11 AA22 AC21 AF06 AF44 AF81 BA12 BA13 BB12 BC12 BF04 EA01 FA44 FA51 5C080 AA10 BB05 CC03 DD22 DD27 EE29 EE30 FF12 GG02 GG12 JJ02 JJ04 JJ06 5C094 AA44 BA03 BA43 CA19 CA24 EA03 EA04 EA07 GA10 HA08 5G435 AA01 BB12 CC09 CC12 EE26 GG27 LL08

Claims (6)

【特許請求の範囲】
1. 【請求項１】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数の半分の数のメモリを各色毎に
   備え、各メモリ夫々に接続され、各メモリ夫々から与え
   られる３色の表示データをラッチする２個のデータラッ
   チ部と、ラッチされた３色の表示データを、前記バック
   ライトの時分割発光に同期して、前記２個のデータラッ
   チ部から前記駆動部へ前記データ入力線を介して出力す
   るように、前記２個のデータラッチ部を制御する制御手
   段とを備え、前記駆動部へ出力された３色の表示データ
   に応じてカラー表示すべくなしてあることを特徴とする
   液晶表示装置。
2. 【請求項２】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数と同数の３色の表示データを格
   納するメモリと、前記バックライトの時分割発光に同期
   して、各メモリ夫々から前記駆動部へ前記データ入力線
   を介して出力するように、前記各メモリを制御する制御
   手段とを備え、前記駆動部へ出力された３色の表示デー
   タに応じてカラー表示すべくなしてあることを特徴とす
   る液晶表示装置。
3. 【請求項３】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数の半分の数のメモリと、各メモ
   リ夫々に接続され、各メモリ夫々から与えられる３色の
   表示データをラッチする２個のデータラッチ部と、各デ
   ータラッチ部にラッチされた３色の表示データを、前記
   バックライトの時分割発光に同期して、前記各データラ
   ッチ部から前記駆動部へ前記データ入力線を介して出力
   するように、前記各データラッチ部を制御する制御手段
   とを備え、前記駆動部へ出力された３色の表示データに
   応じてカラー表示すべくなしてあることを特徴とする液
   晶表示装置。
4. 【請求項４】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数の半分の数を有しており、一の
   フレームの３色の表示データを格納する第１メモリと、
   第１メモリと同数を有しており、次フレームの３色の表
   示データを格納する第２メモリとを各色毎に備え、第ｎ
   （ｎ：自然数）フレームにおける３色の表示データを第
   １又は第２メモリに書き込み始めるタイミングに同期し
   て、第２又は第１メモリに書き込まれている第（ｎ−
   １）フレームにおける３色の表示データを読み出し始め
   るように、前記第１及び第２メモリを制御する第１制御
   手段と、各第１及び第２メモリ夫々に接続され、各第１
   又は第２メモリから読み出される前記表示データをラッ
   チする２個のデータラッチ部と、ラッチされた表示デー
   タを、前記バックライトの時分割発光に同期して、前記
   ２個のデータラッチ部から前記駆動部へ前記データ入力
   線を介して出力するように、前記２個のデータラッチ部
   を制御する第２制御手段とを備え、前記駆動部へ出力さ
   れた各フレームにおける３色の表示データに応じてカラ
   ー表示すべくなしてあることを特徴とする液晶表示装
   置。
5. 【請求項５】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数と同数の数を有しており、一の
   フレームの３色の表示データを格納する第１メモリと、
   第１メモリと同数を有しており、次フレームの３色の表
   示データを格納する第２メモリと、第ｎ（ｎ：自然数）
   フレームにおける３色の表示データを第１又は第２メモ
   リに書き込み始めるタイミングに同期して、第２又は第
   １メモリに書き込まれている第（ｎ−１）フレームにお
   ける３色の表示データを読み出し始め、しかも第１又は
   第２メモリに格納された３色の表示データを、前記バッ
   クライトの時分割発光に同期して、第１又は第２メモリ
   から前記駆動部へ前記データ入力線を介して出力するよ
   うに、第１及び第２メモリを制御する制御手段とを備
   え、前記駆動部へ出力された各フレームにおける３色の
   表示データに応じてカラー表示すべくなしてあることを
   特徴とする液晶表示装置。
6. 【請求項６】 マトリクス状に配された複数の液晶画素
   電極及び該液晶画素電極の夫々に対応して設けられた複
   数のスイッチング素子を有する液晶パネルと、該液晶パ
   ネルの背面に配置され、３色光を時分割発光するバック
   ライトと、複数のデータ入力線を介して与えられる３色
   の表示データに対応して前記スイッチング素子をオン／
   オフ駆動する駆動部と、前記液晶画素電極を走査する走
   査部とを備え、前記バックライトの時分割発光に同期し
   て前記スイッチング素子をオン／オフ駆動させ、時分割
   発光する間に前記走査部により前記走査を行うことによ
   って、前記３色の表示データに応じたカラー表示を行う
   液晶表示装置において、 前記データ入力線の本数と同数の数を有しており、一の
   フレームの３色の表示データを格納する第１メモリと、
   第１メモリと同数を有しており、次フレームの３色の表
   示データを格納する第２メモリと、第ｎ（ｎ：自然数）
   フレームにおける３色の表示データを第１メモリ又は第
   ２メモリに書き込み始めるタイミングに同期して、第２
   又は第１メモリに書き込まれている第（ｎ−１）フレー
   ムにおける３色の表示データを読み出し始めるように、
   前記第１及び第２メモリを制御する第１制御手段と、各
   第１及び第２メモリ夫々に接続され、各第１又は第２メ
   モリから読み出される３色の表示データをラッチする２
   個のデータラッチ部と、前記各データラッチ部にラッチ
   された表示データを、前記バックライトの時分割発光に
   同期して、前記各データラッチ部から前記駆動部へ前記
   データ入力線を介して出力するように、前記各データラ
   ッチ部を制御する第２制御手段とを備え、前記駆動部へ
   出力された各フレームにおける３色の表示データに応じ
   てカラー表示すべくなしてあることを特徴とする液晶表
   示装置。