JP3926066B2 - 液晶表示装置 - Google Patents
液晶表示装置 Download PDFInfo
- Publication number
- JP3926066B2 JP3926066B2 JP21590799A JP21590799A JP3926066B2 JP 3926066 B2 JP3926066 B2 JP 3926066B2 JP 21590799 A JP21590799 A JP 21590799A JP 21590799 A JP21590799 A JP 21590799A JP 3926066 B2 JP3926066 B2 JP 3926066B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- display
- colors
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、３色光のバックライトを時分割発光させてフルカラー表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
近年のいわゆるオフィスオートメーション（ＯＡ）の進展に伴って、ワードプロセッサ、パーソナルコンピュータ等に代表されるＯＡ機器が広く使用されるようになっている。更にこのようなオフィスでのＯＡ機器の普及によって、オフィスでも屋外でも使用可能な携帯型のＯＡ機器の需要が発生しており、それらの小型・軽量化が要望されるようになっている。そのような目的を達成するための手段の一つとして液晶表示装置が広く使用されるようになっている。液晶表示装置は、単に小型・軽量化のみならず、バッテリ駆動される携帯型のＯＡ機器の低消費電力化のためには必要不可欠な技術である。
【０００３】
ところで、液晶表示装置は大別すると反射型と透過型とに分類される。反射型液晶表示装置は液晶パネルの前面から入射した光線を液晶パネルの背面で反射させてその反射光で画像を視認させる構成であり、透過型は液晶パネルの背面に備えられた光源（バックライト）からの透過光で画像を視認させる構成である。反射型は環境条件によって反射光量が一定しないため視認性に劣るが安価であることから、電卓，時計等の単一色（例えば白／黒表示等）の表示装置として広く普及しているが、マルチカラーまたはフルカラー表示を行うパーソナルコンピュータ等の表示装置としては不向きである。このため、マルチカラーまたはフルカラー表示を行うパーソナルコンピュータ等の表示装置としては一般的に透過型液晶表示装置が使用される。
【０００４】
一方、現在のカラー液晶表示装置は、使用される液晶物質の面からＳＴＮ（Super Twisted Nematic ) タイプとＴＦＴ−ＴＮ（Thin Film Transistor-Twisted Nematic）タイプとに一般的に分類される。ＳＴＮタイプは製造コストは比較的安価であるが、クロストークが発生し易く、また応答速度が比較的遅いため、動画の表示には適さないという問題がある。一方、ＴＦＴ−ＴＮタイプは、ＳＴＮタイプに比して表示品質は高いが、液晶パネルの透過率が現状では４％程度しかないため高輝度のバックライトが必要になる。このため、ＴＦＴ−ＴＮタイプではバックライトによる消費電力が大きくなってバッテリ電源を携帯する場合の使用には問題がある。また、ＴＦＴ−ＴＮタイプには、応答速度、特に中間調の応答速度が遅い、視野角が狭い、カラーバランスの調整が難しい等の問題もある。
【０００５】
また、従来の液晶表示装置は、白色光のバックライトを使用し、３原色のカラーフィルタで白色光を選択的に透過させることによりマルチカラー又はフルカラー表示を行うように構成されたカラーフィルタ型が一般的であった。しかしこのようなカラーフィルタ型では、隣合う３色のカラーフィルタの範囲を１単位として表示画素を構成するため、実質的には解像度が１／３に低下することになる。さらに、カラーフィルタを用いることによって、液晶パネルの透過率が低下するため、カラーフィルタを用いていない場合に比し、輝度も低下する。
【０００６】
このような問題を解決すべく、液晶素子として印加電界に対する応答速度が高速な強誘電性液晶素子または反強誘電性液晶素子を使用し、同一画素を３原色で時分割発光させることによってカラー表示を行う液晶表示装置が提案されている（特開平７−２８１１５０号公報等）。
【０００７】
この液晶表示装置は、数百〜数μ秒オーダの高速応答が可能な強誘電性液晶素子または反強誘電性液晶素子を用いた液晶パネルと、赤，緑，青色光が時分割で発光可能なバックライトとを組み合わせ、液晶素子のスイッチングとバックライトの発光とを同期させることによって、カラー表示を実現する。液晶材料として、強誘電性液晶素子または反強誘電性液晶素子を用いた場合、印加電圧の有無に拘らず液晶分子が基板（ガラス基板）に対して常時平行であるので、視野角が極めて広くなり、実用上問題とならない。さらに、赤，緑，青の発光ダイオード（ＬＥＤ）によるバックライトを用いた場合、各ＬＥＤに流す電流を制御することにより、カラーバランスを調整することが可能になる。
【０００８】
図１１は、従来の液晶表示装置の構成の一例を示すブロック図である。表示制御手段５１が有する画像メモリ部５２には、液晶パネル５３により表示されるべき表示データＤＤが外部の例えばパーソナルコンピュータ等から与えられる。画像メモリ部５２は、この表示データＤＤを一旦記憶した後、各画素単位のデータ（以下、画素データＰＤという）をデータドライバ５５に対して転送し、データドライバ５５はこの転送された画素データＰＤを出力する。また、表示制御手段５１はスキャンドライバ５６に対して制御信号を出力し、スキャンドライバ５６はこの制御信号に従って液晶パネル５３内に備えられた走査線のオン／オフを制御する。さらに、表示制御手段５１はバックライト５４に駆動電圧を与えてバックライト５４が有しているＬＥＤアレイを発光させる。
【０００９】
図１２は、このような液晶表示装置における従来の表示制御の一例を示すタイムチャートであり、図１２（ａ）はバックライト５４の赤，緑，青各色のＬＥＤの発光タイミング、図１２（ｂ）は液晶パネル５３の各ラインの走査タイミング、図１２（ｃ）は液晶パネル５３の発色状態を夫々示す。
【００１０】
図１２（ａ）に示すとおり、バックライト５４のＬＥＤを例えば１／１８０秒毎に赤，緑，青の順で順次発光させ、それと同期して液晶パネル５３の各画素をライン単位でスイッチングすることにより表示を行う。なお、１秒間に６０フレームの表示を行う場合、１フレームの期間は１／６０秒になり、この１フレームの期間を更に１／１８０秒ずつの３サブフレームに分割し、例えば図１２（ａ）に示す例では第１番目のサブフレームにおいて赤のＬＥＤを、第２番目のサブフレームにおいて緑のＬＥＤを、第３番目のサブフレームにおいて青のＬＥＤを夫々発光させる。
【００１１】
一方、図１２（ｂ）に示すとおり、液晶パネル５３に対しては赤，緑，青の各色のサブフレーム中にデータ走査を２度行う。但し、１回目の走査（データ書込み走査）の開始タイミング（第１ラインへのタイミング）が各サブフレームの開始タイミングと一致するように、また２回目の走査（データ消去走査）の終了タイミング（最終ラインへのタイミング）が各サブフレームの終了タイミングと一致するようにタイミングを調整する。
【００１２】
データ書込み走査にあっては、液晶パネル５３の各画素には画素データＰＤに応じた電圧が供給され、透過率の調整が行われる。これによって、フルカラー表示が可能となる。またデータ消去走査にあっては、データ書込み走査時と同電圧で逆極性の電圧が液晶パネル５３の各画素に供給され、液晶パネル５３の各画素の表示が消去され、液晶への直流成分の印加が防止される。
【００１３】
上述したような液晶表示装置において時分割でカラー表示を行う場合、表示制御手段５１がデータドライバ５５へ画素データＰＤを転送する時間（以下、データ転送時間という）が長くなるときは、所定時間内に１フレームを表示することができなくなる。例えば、上述した表示制御の例では１フレームの期間は１／６０秒であるが、この場合１フレーム分の画素データＰＤに係るデータ転送時間が１／６０秒よりも長くなる場合は表示ができなくなる。
【００１４】
上述したデータ転送時間は、液晶パネル５３のパネル構成、画素データＰＤがデータドライバ５５へ入力される場合に用いられるデータ入力線５７の本数によって異なる。以下、これらパネル構成及びデータ入力線の本数について説明する。
【００１５】
まず、液晶パネル５３のパネル構成について図１３を参照して説明する。図１３は液晶パネル５３のパネル構成例を示す模式図である。図１３（ａ）に示すとおり、パネル構成Ａでは、液晶パネル５３に対してデータドライバ５５及びスキャンドライバ５６が夫々１つずつ備えられており、データドライバ５５には信号線６１が接続されており、スキャンドライバ５６には走査線６２が接続されている。また、図１３（ｂ）及び（ｃ）に示すとおり、パネル構成Ｂ及びＣでは、液晶パネル５３に対して２つのデータドライバ５５，５５及び１つのスキャンドライバ５６が備えられており、この２つのデータドライバ５５，５５は液晶パネル５３の上下に夫々配置されている。このパネル構成Ｂでは、信号線６１が一のデータドライバ５５及び他のデータドライバ５５に対して１本毎に交互に接続されている。またパネル構成Ｃでは、２つのデータドライバ５５，５５の夫々に対して同本数の信号線６１が接続されており、さらにスキャンドライバ５６は上半分の走査線６１と下半分の走査線６１とを並行して制御することができる。
【００１６】
次に、データ入力線５７の本数について図１４乃至図１６を参照して説明する。図１４（ａ）、図１５（ａ）及び図１６（ａ）は、パネル構成Ａ、パネル構成Ｂ及びパネル構成Ｃにおいてデータドライバ５５が備えるデータ入力端子が１ポートの場合のデータ入力線の本数を夫々示す模式図であり、図１４（ｂ）、図１５（ｂ）及び図１６（ｂ）は、パネル構成Ａ、パネル構成Ｂ及びパネル構成Ｃにおいてデータドライバ５５が備えるデータ入力端子が２ポートの場合のデータ入力線の本数を夫々示す模式図である。
【００１７】
なお、上述したような時分割方式のカラー液晶表示装置では、バックライト５４の表示色に同期させて色を出すため、データドライバ５５には３画素分の画素データＰＤが同時に入力される。
【００１８】
図１４（ａ）に示すとおり、パネル構成Ａにおいてデータ入力端子が１ポートの場合、データドライバ５５に対しては３画素分の画素データＰＤを入力するためにデータ入力線の本数は３となる。また図１４（ｂ）に示すとおり、パネル構成Ａにおいてデータ入力端子が２ポートの場合、データドライバ５５に対しては６画素分の画素データＰＤを入力するためにデータ入力線の本数は６となる。
【００１９】
図１５（ａ）に示すとおり、パネル構成Ｂにおいてデータ入力端子が１ポートの場合、２つのデータドライバ５５，５５に対して３画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は６となる。また図１５（ｂ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が２ポートの場合、２つのデータドライバ５５，５５に対して６画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は１２となる。
【００２０】
図１６（ａ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が１ポートの場合、２つのデータドライバ５５，５５に対して３画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は６となる。また図１６（ｂ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が２ポートの場合、２つのデータドライバ５５，５５に対して６画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は１２となる。
【００２１】
上述した液晶パネル５３の各パネル構成及びデータ入力端子のポート数毎のデータ転送時間は表１のようになる。データ転送時間が、表１に示すデータ転送時間よりも長くなる場合、１／６０秒で１フレームを表示することができなくなる。データ転送時間を短縮するためには、データの転送先である画像メモリ部５２の構成について工夫する必要がある。以下、従来の画像メモリ部５２の構成例について図１７乃至図２１を参照して説明する。
【００２２】
【表１】
【００２３】
（従来例１）
図１７は、従来例１の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。従来例１において、８１Ｒ，８１Ｇ及び８１Ｂは、は外部の例えばパーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、データフリップフロップ（Ｄ−ＦＦ）８２Ｒ，８２Ｇ及び８２Ｂがラッチする。ラッチされた各色の表示データは、Ｄ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂから、メモリ８３Ｒ，８３Ｇ及び８３Ｂへ出力され、各メモリは夫々各色の表示データを格納する。赤色表示データ処理回路８０Ｒは、上述したＡ／Ｄ変換回路８１Ｒ，Ｄ−ＦＦ８２Ｒ及びメモリ８３Ｒを有し、緑色表示データ処理回路８０Ｇは、上述したＡ／Ｄ変換回路８１Ｇ，Ｄ−ＦＦ８２Ｇ及びメモリ８３Ｇを有し、青色表示データ処理回路８０Ｂは、上述したＡ／Ｄ変換回路８１Ｂ，Ｄ−ＦＦ８２Ｂ及びメモリ８３Ｂを有している。
【００２４】
各メモリ８１Ｒ，８２Ｒ及び８３Ｒからの出力はスイッチ回路８５によって選択され、スイッチ回路８５から出力された１画素分の画素データＰＤは、６個のＤ−ＦＦ（Ｄ−ＦＦ８６−１，８６−２，８６−３，８６−４，８６−５及び８６−６）に夫々ラッチされる。
【００２５】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされ、ラッチされた各色の画素データＰＤが対応するメモリ８３Ｒ，８３Ｇ及び８３Ｂに入力される。
【００２６】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用のメモリをスイッチ回路８５で選択する。その色の画素データＰＤは、選択されたメモリからスイッチ回路８５を介して、前記画素データＰＤがＤ−ＦＦ８６−１に入力される。以下、同様にしてＤ−ＦＦ８６−２，８６−３，８６−４，８６−５及び８６−６に画素データＰＤが夫々入力される。これら６個のＤ−ＦＦにラッチされた６画素分の画素データＰＤをデータドライバ５５へ同時に出力する。
【００２７】
なお、データ入力線の本数が１２の場合の表示制御手段５１におけるメモリ部であれば、１画素分の画素データＰＤを夫々ラッチするための１２個のＤ−ＦＦを備えればよい。
【００２８】
しかしながら、従来例１におけるデータ転送時間は、メモリ８３Ｒ，８３Ｇ及び８３Ｂの動作に要する時間の３倍又は６倍の時間となるので、高速動作をするメモリを使用しなければ表１に示したデータ転送時間を実現することはできない。そこで、表１に示したデータ転送時間を高速動作するメモリを使用することなく実現するために、以下に示す従来例２及び従来例３が提案されている。
【００２９】
（従来例２）
図１８は、従来例２の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。また図１９は赤表示データ処理回路８０Ｒを示す構成図である。緑表示データ処理回路８０Ｇ及び青表示データ処理回路８０Ｂの構成は赤表示データ処理回路８０Ｒの場合と同様であるので、それらの図示及び説明は省略する。なお図１８において、図１７と同一部分には同一番号を付して説明を省略する。
【００３０】
図１９に示すとおり、赤表示データ処理回路８０Ｒでは、Ｄ−ＦＦ８２Ｒに、並列に配された６個のメモリ８３−１Ｒ，８３−２Ｒ，８３−３Ｒ，８３−４Ｒ，８３−５Ｒ及び８３−６Ｒが接続されている。また図１８に示すとおり、画像メモリ部５２は、スイッチ回路８５を介して、上述した複数のメモリからの出力をラッチするＤ−ＦＦ８６を備えている。
【００３１】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされ、ラッチされた各色の画素データＰＤは、１画素毎に各メモリに入力される。
【００３２】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用のメモリをスイッチ回路８５で選択する。その色の画素データＰＤは選択されたメモリから、スイッチ回路８５を介して６画素分の画素データＰＤがＤ−ＦＦ８６へ読み出され、Ｄ−ＦＦ８６にて６画素分の画素データＰＤをデータドライバ５５へ出力する。
【００３３】
なお、データ入力線の本数が１２の場合の画像メモリ部５２であれば、Ｄ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂの夫々に対して、並列に配された１２個のメモリを接続すればよい。
【００３４】
従来例２においては、各メモリの動作に要する時間がデータ転送時間となる。したがって従来例１に比し、表１に示したデータ転送時間を実現することは容易である。
【００３５】
（従来例３）
図２０は、従来例３の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。また図２１は従来例３における赤表示データ処理回路８０Ｒを示す構成図である。緑表示データ処理回路８０Ｇ及び青表示データ処理回路８０Ｂの構成は赤表示データ処理回路８０Ｒの場合と同様であるので、それらの図示及び説明は省略する。なお図１８において、図１７と同一部分には同一番号を付して説明を省略する。
【００３６】
図２０に示すとおり、赤表示データ処理回路８０Ｒでは、Ｄ−ＦＦ８２Ｒに対して、一のフレームの赤表示データを格納する第１メモリ８３−１１Ｒ，８３−２１Ｒ，８３−３１Ｒ，８３−４１Ｒ，８３−５１Ｒ及び８３−６１Ｒと、次フレームの赤表示データを格納する第２メモリ８３−１２Ｒ，８３−２２Ｒ，８３−３２Ｒ，８３−４２Ｒ，８３−５２Ｒ及び８３−６２Ｒとが並列に接続されている。
【００３７】
また図２０に示すとおり、この画像メモリ部５２は、各第１メモリ及び各第２メモリからの出力を選択するスイッチ回路８５−１，８５−２，８５−３，８５−４，８５−５及び８５−６を備えている。
【００３８】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは第１又は第２メモリに書き込まれる。
【００３９】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用の書込み動作がされていない側のメモリ（第１又は第２メモリ）をスイッチ回路８５−１，８５−２，８５−３，８５−４，８５−５及び８５−６で選択する。選択されたメモリから、６画素分の画素データＰＤがデータドライバ５５へ同時に出力される。ここでデータドライバ５５に出力される画素データＰＤは、書き込み処理対象の画素データＰＤより１フレーム前の画素データＰＤである。
【００４０】
従来例３においては、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００４１】
【発明が解決しようとする課題】
このように、従来例１に比し、従来例２及び従来例３ではデータ転送時間を短縮することができる。しかし従来例２及び従来例３の場合、従来例１の場合よりも備えているメモリの個数が多い。液晶表示装置における他の構成要素と比較してメモリは単価が高いので、メモリの個数が多い場合、コストアップを回避することができない。
【００４２】
本発明は斯かる事情に鑑みてなされたものであり、表示制御手段におけるメモリ部をメモリの個数の少ない構成にした場合であっても、データ転送時間が長くならず、フルカラー及びフル動画表示を行うことができる液晶表示装置を提供することを目的とする。
【００４３】
【課題を解決するための手段】
第１発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリを各色毎に備え、各メモリ夫々と切り替え接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、ラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００４４】
第１発明による場合、各色毎に、データ入力線の本数の半分の数の各メモリに表示データを格納し、これら各メモリに切り替え接続された２個の第２データラッチ部が前記表示データを夫々ラッチする。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００４５】
このように、各メモリと駆動部との間に備えられた２個の第２データラッチ部が、各メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力する。そのために、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００４６】
第２発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、該データラッチ部から与えられる表示データを格納する前記データ入力線の本数と同数のメモリと、前記バックライトの時分割発光に同期して、各メモリ夫々から前記駆動部へ前記データ入力線を介して出力するように、前記各メモリを制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００４７】
第２発明による場合、一つのメモリに、１色分ではなく３色分の表示データを格納する。前記各メモリを制御する制御手段が、バックライトの時分割発光と同期させて、各メモリ夫々からデータ入力線を介して駆動部へ３色の表示データを同時に出力させる。
【００４８】
このように３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。したがって、液晶表示装置のコストダウンを図ることができる。
【００４９】
第３発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリと、各メモリ夫々に接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、各第２データラッチ部にラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５０】
第３発明による場合、データ入力線の本数の半分の数の各メモリに、１色分ではなく３色分の表示データを格納し、これら各メモリに接続された２個の第２データラッチ部が前記表示データを夫々ラッチする。そして各第２データラッチ部を制御する制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々から駆動部へデータ入力線を介して３色の表示データを同時に出力させる。
【００５１】
このように３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。さらに、各メモリと駆動部との間に備えられた２個の第２データラッチ部が、各メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力する。そのために、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってさらにメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００５２】
第４発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリとを各色毎に備え、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、各第１及び第２メモリ夫々と切り替え接続され、各第１又は第２メモリから読み出される前記表示データをラッチする２個の第２データラッチ部と、ラッチされた表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する第２制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５３】
第４発明による場合、３色の表示データ毎に、一のフレームの表示データを格納する第１メモリと、次フレームの表示データを格納する第２メモリとを備え、各色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、第１制御手段が制御する。そして読み出された表示データは、各第１及び第２メモリに切り替え接続された２個の第２データラッチ部によってラッチされる。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する第２制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ各フレームにおける表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００５４】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００５５】
さらに、各第１及び第２メモリと駆動部との間に備えられた２個の第２データラッチ部が、各第１又は第２メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力することによって、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００５６】
第５発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、該データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数と同数の数の第１メモリと、該データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始め、しかも第１又は第２メモリに格納された３色の表示データを、前記バックライトの時分割発光に同期して、第１又は第２メモリから前記駆動部へ前記データ入力線を介して出力するように、第１及び第２メモリを制御する制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５７】
第５発明による場合、１色分ではなく３色分の表示データを格納する複数の第１及び第２メモリを備える。各第１メモリは一のフレームの表示データを格納し、また各第２メモリは次フレームの表示データを格納する。そして３色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、制御手段が制御する。さらに制御手段は、バックライトの時分割発光と同期させて、各第１又は第２メモリ夫々からデータ入力線を介して駆動部へ３色の表示データを同時に出力させる。
【００５８】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００５９】
さらに、各第１及び第２メモリが３色分の表示データを格納することによって、各メモリが１色分の表示データを格納する場合に比し、メモリの個数を３分の１に減らすことができる。したがって、液晶表示装置のコストダウンを図ることができる。
【００６０】
第６発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１メモリ又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、各第１及び第２メモリ夫々に接続され、各第１又は第２メモリから読み出される３色の表示データをラッチする２個の第２データラッチ部と、前記各第２データラッチ部にラッチされた表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する第２制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００６１】
第６発明による場合、１色分ではなく３色分の表示データを格納する複数の第１及び第２メモリを備え、さらにこれら各メモリに接続された２個の第２データラッチ部を備える。各第１メモリは一のフレームの表示データを格納し、また各第２メモリは次フレームの表示データを格納する。そして３色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、第１制御手段が制御する。読み出された表示データは、各第１及び第２メモリに接続された２個の第２データラッチ部によってラッチされる。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する第２制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ各フレームにおける表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００６２】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００６３】
また、３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。
【００６４】
さらに、各第１及び第２メモリと駆動部との間に備えられた２個の第２データラッチ部が、各第１又は第２メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力することによって、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってさらにメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００６５】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は、本発明の液晶表示装置の構成を示すブロック図、図２はその液晶パネル及びバックライトの模式的断面図、及び図３はその装置の全体の構成例を示す模式図である。
【００６６】
図１において、２１，２２は図２に断面構造が示されている液晶パネル及びバックライトを夫々示している。バックライト２２は図２に示されているように、赤，緑，青の各色を発光するＬＥＤアレイ７と、導光及び光拡散板６とで構成されている。
【００６７】
図２及び図３で示されているように、液晶パネル２１は上層（表面）側から下層（背面）側に、偏光フィルム１，ガラス基板２，共通電極３，ガラス基板４，偏光フィルム５をこの順に積層して構成されており、ガラス基板４の共通電極３側の面にはマトリクス状に配列された液晶画素電極（ピクセル電極）４０，４０…が形成されている。これら共通電極３及びピクセル電極４０間には後述するデータドライバ３２及びスキャンドライバ３３等よりなる駆動部５０が接続されている。データドライバ３２は、信号線４２を介してＴＦＴ４１と接続されており、スキャンドライバ３３は、走査線４３を介してＴＦＴ４１と接続されている。ＴＦＴ４１はデータドライバ３２及びスキャンドライバ３３によりオン／オフ制御される。また個々のピクセル電極４１は、ＴＦＴによりオン／オフ制御される。そのため、信号線４２及びＴＦＴ４１を介して与えられるデータドライバ３２からの信号により、個々のピクセルの透過光強度が制御される。
【００６８】
ガラス基板４上のピクセル電極４０，４０…の上面には配向膜１２が、共通電極３の下面には配向膜１１が夫々配置され、これらの配向膜１１，１２に液晶物質が充填されて液晶層１３が形成される。なお、１４は液晶層１３の層厚を保持するためのスペーサである。
【００６９】
バックライト２２は、液晶パネル２１の下層（背面）側に位置し、発光領域を構成する導光及び光拡散板６の端面に臨ませた状態でＬＥＤアレイ７が備えられている。導光及び光拡散板６はこのＬＥＤアレイ７の各ＬＥＤから発光される光を自身の表面全体に導光すると共に上面へ拡散することにより、発光領域として機能する。
【００７０】
ここで、本発明に係る液晶表示装置の具体例について説明する。
まず、図２及び図３に示されている液晶パネル２１を以下のようにして作製した。個々のピクセル電極４０をピッチ０．２４ｍｍ×０．２４ｍｍで画素数を１０２４×７６８のマトリクス状の対角１２．１インチとしてＴＦＴ基板を作製した。このようなＴＦＴ基板と共通電極３を有するガラス基板２とを洗浄した後、スピンコータによりポリイミドを塗布して２００℃で１時間焼成することにより、約２００Åのポリイミド膜を配向膜１１，１２として成膜した。
【００７１】
更に、これらの配向膜１１，１２をレーヨン製の布でラビングし、両者間に平均粒径１．６μｍのシリカ製のスペーサ１４でギャップを保持した状態で重ね合わせて空パネルを作製した。この空パネルの配向膜１１，１２間にナフタレン系液晶を主成分とする強誘電性液晶を封入して液晶層１３とした。作製したパネルをクロスニコル状態の２枚の偏光フィルム１，５で、液晶層１３の強誘電性液晶分子が一方に傾いた場合に暗状態になるようにして挟んで液晶パネル２１とした。
【００７２】
この液晶パネル２１と、赤，緑，青の時分割発光が可能であるバックライト２２とを重ね合わせた。このバックライト２２の発光タイミング，発光色は、液晶パネル２１のデータ書込み／消去走査に同期して制御される。
【００７３】
次に、本発明に係る液晶表示装置の回路構成について図１を参照して説明する。
図１において、３０は、外部の例えばパーソナルコンピュータから表示データＤＤが入力され、入力された表示データＤＤを記憶する画像メモリ部であり、３１は、同じくパーソナルコンピュータから同期信号ＳＹＮが入力され、制御信号ＣＳ及びデータ変換制御信号ＤＣＳを生成する制御信号発生回路である。画像メモリ部３０からは画素データＰＤが、制御信号発生回路３１からはデータ変換制御信号ＤＣＳが、夫々データ変換回路３６へ出力される。データ変換回路３６は、データ変換制御信号ＤＣＳにしたがって、入力された画素データＰＤを反転させた逆画素データ＃ＰＤを生成する。
【００７４】
また制御信号発生回路３１からは制御信号ＣＳが、基準電圧発生回路３４，データドライバ３２，スキャンドライバ３３，並びにバックライト制御回路及び駆動電源３５へ夫々出力される。基準電圧発生回路３４は、基準電圧ＶＲ１及びＶＲ２を生成し、生成した基準電圧ＶＲ１をデータドライバ３２へ、基準電圧ＶＲ２をスキャンドライバ３３へ夫々出力する。データドライバ３２は、データ変換回路３６を介して画像メモリ部３０から受けた画素データＰＤ又は逆画素データ＃ＰＤに基づいて、ピクセル電極４０の信号線４２に対して信号を出力する。この信号の出力に同期して、スキャンドライバ３３は、ピクセル電極４０の走査線４３をライン毎に順次的に走査する。またバックライト制御回路及び駆動電源３５は、駆動電圧をバックライト２２に与えバックライト２２のＬＥＤアレイ７が有している赤，緑，青の各色のＬＥＤを時分割して夫々発光させる。
【００７５】
次に、本発明に係る液晶表示装置の動作について説明する。
画像メモリ部３０には液晶パネル２１により表示されるべき赤，緑，青の各色毎の表示データＤＤが、パーソナルコンピュータから与えられる。画像メモリ部３０は、この表示データＤＤを一旦記憶した後、制御信号発生回路３１から出力される制御信号ＣＳを受け付けた際に、各画素単位のデータである画素データＰＤを出力する。表示データＤＤが画像メモリ部３０に与えられる際、制御信号発生回路３１に同期信号ＳＹＮが与えられ、制御信号発生回路３１は同期信号ＳＹＮが入力された場合に制御信号ＣＳ及びデータ変換制御信号ＤＣＳを生成し出力する。画像メモリ部３０から出力された画素データＰＤは、データ変換回路３６に与えられる。
【００７６】
データ変換回路３６は、制御信号発生回路３１から出力されるデータ変換制御信号ＤＣＳがＬレベルの場合は画素データＰＤをそのまま通過させ、一方データ変換制御信号ＤＣＳがＨレベルの場合は逆画素データ＃ＰＤを生成し出力する。したがって、制御信号発生回路３１では、データ書込み走査時はデータ変換制御信号ＤＣＳをＬレベルとし、データ消去走査時はデータ変換制御信号ＤＣＳをＨレベルに設定する。
【００７７】
制御信号発生回路３１で発生された制御信号ＣＳは、データドライバ３２と、スキャンドライバ３３と、基準電圧発生回路３４と、バックライト制御回路及び駆動電極３５とに与えられる。基準電圧発生回路３４は、制御信号ＣＳを受けた場合に基準電圧ＶＲ１及びＶＲ２を生成し、生成した基準電圧ＶＲ１をデータドライバ３２へ、基準電圧ＶＲ２をスキャンドライバ３３へ夫々出力する。データドライバ３２は、制御信号ＣＳを受けた場合に、データ変換回路３６を介して画像メモリ部３０から出力された画素データＰＤ又は逆画素データ＃ＰＤに基づいて、ピクセル電極４０の信号線４２に対して信号を出力する。スキャンドライバ３３は、制御信号ＣＳを受けた場合に、ピクセル電極４０の走査線４３をライン毎に順次的に走査する。データドライバ３２からの信号の出力及びスキャンドライバ３３の走査にしたがってＴＦＴ４１が駆動し、ピクセル電極４０が印加され、ピクセルの透過光強度が制御される。バックライト制御回路及び駆動電極３５は、制御信号ＣＳを受けた場合に駆動電圧をバックライト２２に与えてバックライト２２のＬＥＤアレイ７が有している赤，緑，青の各色のＬＥＤを時分割して夫々発光させる。
【００７８】
本発明に係る液晶表示装置における表示制御について、図４に示すタイムチャートを参照して説明する。図４（ａ）はバックライト２２の各色のＬＥＤの発光タイミング、図４（ｂ）は液晶パネル２１の各ラインの走査タイミング、図４（ｃ）は液晶パネル２１の発色状態を夫々示す。
【００７９】
図４（ａ）に示すとおり、バックライト２２のＬＥＤを赤，緑，青の順で順次発光させ、それと同期して液晶パネル２１の各画素をライン単位でスイッチングすることにより表示を行う。なお、１秒間に６０フレームの表示を行う場合、１フレームの期間は１／６０秒になり、この１フレームの期間を更に１／１８０秒ずつの３サブフレームに分割し、例えば図４（ａ）に示す例では第１番目のサブフレームにおいて赤のＬＥＤを、第２番目のサブフレームにおいて緑のＬＥＤを、第３番目のサブフレームにおいて青のＬＥＤを夫々発光させる。
【００８０】
一方、図４（ｂ）に示すとおり、液晶パネル２１に対しては赤，緑，青の各色のサブフレーム中にデータ走査を２度行う。但し、１回目の走査（データ書込み走査）の開始タイミング（第１ラインへのタイミング）が各サブフレームの開始タイミングと一致するように、また２回目の走査（データ消去走査）の終了タイミング（最終ラインへのタイミング）が各サブフレームの終了タイミングと一致するようにタイミングを調整する。
【００８１】
データ書込み走査にあっては、液晶パネル２１の各画素には画素データＰＤに応じた電圧が供給され、透過率の調整が行われる。これによって、フルカラー表示が可能となる。またデータ消去走査にあっては、データ書込み走査時と同電圧で逆極性の電圧が液晶パネル２１の各画素に供給され、液晶パネル２１の各画素の表示が消去され、液晶への直流成分の印加が防止される。
【００８２】
なお、色表示のシーケンスは、上述した「赤，緑，青」と異なり、「赤，青，緑」でもよく、また、１フレームの開始を“赤”発光ではなく、“緑”発光または“青”発光であってもよい。
【００８３】
上述したような本発明に係る液晶表示装置において、フルカラー及びフル動画表示を行うためには、データドライバ３２へ画素データＰＤを転送する時間であるデータ転送時間を短縮する必要がある。以下、データ転送時間の短縮を可能にするための画像メモリ部３０の何種類かの実施の形態について説明する。
【００８４】
（実施の形態１）
図５は、実施の形態１においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図５に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチされる。Ｄ−ＦＦ７２Ｒには、並列に配された３個のメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒが接続されている。同様にして、Ｄ−ＦＦ７２Ｇには並列に配された３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇが、またＤ−ＦＦ７２Ｂには並列に配された３個のメモリ７３−１Ｂ，７３−２Ｂ及び７３−３Ｂが、夫々接続されている。
【００８５】
赤色表示データ処理回路７０Ｒは、上述したＡ／Ｄ変換回路７１Ｒ，Ｄ−ＦＦ７２Ｒ並びに３個のメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを有している。同様にして、緑色表示データ処理回路７０Ｇは、上述したＡ／Ｄ変換回路７１Ｇ，Ｄ−ＦＦ７２Ｇ並びに３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇを有し、青色表示データ処理回路７０Ｂは、上述したＡ／Ｄ変換回路７１Ｂ，Ｄ−ＦＦ７２Ｂ並びに３個のメモリを７３−１Ｂ，７３−２Ｂ及び７３−３Ｂを有している。
【００８６】
各色の表示データ処理回路７０Ｒ，７０Ｇ及び７０Ｂの出力はスイッチ回路７５により選択され出力される。スイッチ回路７５からの出力のうち３画素分の画素データＰＤが、Ｄ−ＦＦ７６−１及び７６−２に夫々ラッチされる。
【００８７】
以下、実施の形態１の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされ、ラッチされた各色の画素データＰＤは、１画素毎に各メモリに入力される。
【００８８】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用のメモリをスイッチ回路７５で選択する。その色の画素データＰＤは選択されたメモリから、スイッチ回路７５を介して３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００８９】
なお、データ入力線の本数が１２の場合、画像メモリ部３０は、さらに３個のメモリ及びそれに対応した３個のＤ−ＦＦを、各色毎に夫々備えればよい。
【００９０】
実施の形態１は、従来例１と比較して、画像メモリ部３０におけるメモリの個数を半分に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【００９１】
（実施の形態２）
図６は、実施の形態２においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図６に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチされる。各Ｄ−ＦＦにラッチされた各色の表示データは、並列に配された６個のメモリ７３−１，７３−２，７３−３，７３−４，７３−５及び７３−６に格納される。
【００９２】
以下、実施の形態２の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは、メモリ７３−１に入力される。以下、同様にして各色の画素データＰＤがメモリ７３−２，７３−３，７３−４，７３−５及び７３−６に夫々入力される。
【００９３】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、これと同期して６個のメモリから合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００９４】
なお、データ入力線の本数が１２の場合、画像メモリ部３０は、さらに６個のメモリを備えればよい。
【００９５】
実施の形態２は、従来例２と比較して、画像メモリ部３０におけるメモリの個数を３分の１に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【００９６】
（実施の形態３）
図７は、実施の形態３においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図７に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データは、並列に配された３個のメモリ７３−１，７３−２及び７３−３に格納される。これらの３個のメモリ７３−１，７３−２及び７３−３から出力された各色の画素データＰＤはＤ−ＦＦ７４−１及び７４−２にラッチされる。
【００９７】
以下、実施の形態３の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは、メモリ７３−１に入力される。以下、同様にして各色の画素データＰＤがメモリ７３−２及び７３−３に夫々入力される。
【００９８】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、これと同期して３個のメモリ７３−１，７３−２及び７３−３から合計３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そして、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００９９】
なお、データ入力線の本数が１２の場合、表示制御手段１１におけるメモリ部３０は、さらに３個のメモリを備えればよい。
【０１００】
実施の形態３は、従来例２と比較して、画像メモリ部３０におけるメモリの個数を６分の１に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【０１０１】
（実施の形態４）
図８は、実施の形態４におけるメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを夫々２段構成とした場合の赤表示データ処理回路７０Ｒを示す構成図である。なお、緑表示データ処理回路７０Ｇ内のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇ及び青表示データ処理回路７０Ｂ内のメモリ７３−１Ｂ，７３−２Ｂ及び７３−３Ｂも２段構成となっている。但し、その構成は図５の赤表示データ処理回路の場合と同様であるので、それらの図示及び説明は省略する。
【０１０２】
図８に示すとおり、赤表示データ処理回路７０Ｒでは、パーソナルコンピュータ等からのアナログの赤色表示信号をデジタルの赤表示データに変換するＡ／Ｄ変換回路７１Ｒ及びＡ／Ｄ変換回路７１Ｒの出力をラッチするＤ−ＦＦ７２Ｒを備える。また、Ｄ−ＦＦ７２Ｒに対して、一のフレームの赤表示データを格納する第１メモリ７３−１１Ｒ，７３−２１Ｒ及び７３−３１Ｒと、次フレームの赤表示データを格納する第２メモリ７３−１２Ｒ，７３−２２Ｒ及び７３−３２Ｒとが並列に接続されている。
【０１０３】
以下、実施の形態４の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１０４】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）をスイッチ回路７５で選択する。選択されたメモリから、スイッチ回路７５を介して３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１０５】
実施の形態４は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１０６】
（実施の形態５）
図９は、実施の形態２におけるメモリ７３−１，７３−２，７３−３，７３−４，７３−５及び７３−６を夫々２段構成とした場合の画像メモリ部３０を示す構成図である。
【０１０７】
図９に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データのうち、一のフレームの各色の画素データＰＤは第１メモリ７３−１１，７３−２１，７３−３１，７３−４１，７３−５１及び７３−６１に格納され、次フレームの各色の画素データＰＤは第２メモリ７３−１２，７３−２２，７３−３２，７３−４２，７３−５２及び７３−６２に格納される。
【０１０８】
以下、実施の形態５の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１０９】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）から、合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１１０】
実施の形態５は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１１１】
（実施の形態６）
図１０は、実施の形態３におけるメモリ７３−１，７３−２及び７３−３を夫々２段構成とした場合の画像メモリ部３０を示す構成図である。図１０に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データのうち、一のフレームの各色の画素データＰＤは第１メモリ７３−１１，７３−２１及び７３−３１に格納され、次フレームの各色の画素データＰＤは第２メモリ７３−１２，７３−２２及び７３−３２に格納される。これら各第１及び第２メモリに格納された画素データＰＤは、並列に配されたＤ−ＦＦ７４−１及び７４−２にラッチされる。
【０１１２】
以下、実施の形態６の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１１３】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）から、３画素分の画素データＤＤが同時にＤ−ＦＦ７４−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７４−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７４−１及び７４−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１１４】
実施の形態６は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１１５】
【発明の効果】
以上のように、請求項１の液晶表示装置では、データラッチ部を備えることによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、コストダウンを図ることができる。
【０１１６】
また、請求項２の液晶表示装置では、各メモリが１色分ではなく３色分の表示データを格納することによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、コストダウンを図ることができる。
【０１１７】
また、請求項３の液晶表示装置では、データラッチ部を備えており、しかも各メモリが１色分ではなく３色分の表示データを格納することによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、さらなるコストダウンを図ることができる。
【０１１８】
さらに、請求項４乃至請求項６の液晶表示装置では、第１及び第２メモリを備え、第１又は第２メモリが表示データの書込みを行うときに、書き込まれていない第１又は第２メモリから表示データを読み出すようにすることによって、データ転送時間の短縮することができるので、フルカラー及びフル動画表示を行うことができる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の構成を示すブロック図である。
【図２】本発明の液晶表示装置に使用される液晶パネル及びバックライトの模式的断面図である。
【図３】本発明の液晶表示装置の全体の構成例を示す模式図である。
【図４】本発明の液晶表示装置における表示制御のタイムチャートである。
【図５】実施の形態１における画像メモリ部を示す構成図である。
【図６】実施の形態２における画像メモリ部を示す構成図である。
【図７】実施の形態３における画像メモリ部を示す構成図である。
【図８】実施の形態４における赤表示データ処理回路を示す構成図である。
【図９】実施の形態５における画像メモリ部を示す構成図である。
【図１０】実施の形態６における画像メモリ部を示す構成図である。
【図１１】従来の液晶表示装置の構成の一例を示すブロック図である。
【図１２】従来の液晶表示装置における表示制御のタイムチャートである。
【図１３】液晶パネルのパネル構成例を示す模式図である。
【図１４】パネル構成Ａにおけるデータ入力線の本数を示す模式図である。
【図１５】パネル構成Ｂにおけるデータ入力線の本数を示す模式図である。
【図１６】パネル構成Ｃにおけるデータ入力線の本数を示す模式図である。
【図１７】従来例１における画像メモリ部を示す構成図である。
【図１８】従来例２における画像メモリ部を示す構成図である。
【図１９】従来例２における赤表示データ処理回路を示す構成図である。
【図２０】従来例３における画像メモリ部を示す構成図である。
【図２１】従来例３における赤表示データ処理回路を示す構成図である。
【符号の説明】
２１ 液晶パネル
２２ バックライト
３０ 画像メモリ部
３２ データドライバ
３３ スキャンドライバ
【発明の属する技術分野】
本発明は、３色光のバックライトを時分割発光させてフルカラー表示を行う液晶表示装置に関する。
【０００２】
【従来の技術】
近年のいわゆるオフィスオートメーション（ＯＡ）の進展に伴って、ワードプロセッサ、パーソナルコンピュータ等に代表されるＯＡ機器が広く使用されるようになっている。更にこのようなオフィスでのＯＡ機器の普及によって、オフィスでも屋外でも使用可能な携帯型のＯＡ機器の需要が発生しており、それらの小型・軽量化が要望されるようになっている。そのような目的を達成するための手段の一つとして液晶表示装置が広く使用されるようになっている。液晶表示装置は、単に小型・軽量化のみならず、バッテリ駆動される携帯型のＯＡ機器の低消費電力化のためには必要不可欠な技術である。
【０００３】
ところで、液晶表示装置は大別すると反射型と透過型とに分類される。反射型液晶表示装置は液晶パネルの前面から入射した光線を液晶パネルの背面で反射させてその反射光で画像を視認させる構成であり、透過型は液晶パネルの背面に備えられた光源（バックライト）からの透過光で画像を視認させる構成である。反射型は環境条件によって反射光量が一定しないため視認性に劣るが安価であることから、電卓，時計等の単一色（例えば白／黒表示等）の表示装置として広く普及しているが、マルチカラーまたはフルカラー表示を行うパーソナルコンピュータ等の表示装置としては不向きである。このため、マルチカラーまたはフルカラー表示を行うパーソナルコンピュータ等の表示装置としては一般的に透過型液晶表示装置が使用される。
【０００４】
一方、現在のカラー液晶表示装置は、使用される液晶物質の面からＳＴＮ（Super Twisted Nematic ) タイプとＴＦＴ−ＴＮ（Thin Film Transistor-Twisted Nematic）タイプとに一般的に分類される。ＳＴＮタイプは製造コストは比較的安価であるが、クロストークが発生し易く、また応答速度が比較的遅いため、動画の表示には適さないという問題がある。一方、ＴＦＴ−ＴＮタイプは、ＳＴＮタイプに比して表示品質は高いが、液晶パネルの透過率が現状では４％程度しかないため高輝度のバックライトが必要になる。このため、ＴＦＴ−ＴＮタイプではバックライトによる消費電力が大きくなってバッテリ電源を携帯する場合の使用には問題がある。また、ＴＦＴ−ＴＮタイプには、応答速度、特に中間調の応答速度が遅い、視野角が狭い、カラーバランスの調整が難しい等の問題もある。
【０００５】
また、従来の液晶表示装置は、白色光のバックライトを使用し、３原色のカラーフィルタで白色光を選択的に透過させることによりマルチカラー又はフルカラー表示を行うように構成されたカラーフィルタ型が一般的であった。しかしこのようなカラーフィルタ型では、隣合う３色のカラーフィルタの範囲を１単位として表示画素を構成するため、実質的には解像度が１／３に低下することになる。さらに、カラーフィルタを用いることによって、液晶パネルの透過率が低下するため、カラーフィルタを用いていない場合に比し、輝度も低下する。
【０００６】
このような問題を解決すべく、液晶素子として印加電界に対する応答速度が高速な強誘電性液晶素子または反強誘電性液晶素子を使用し、同一画素を３原色で時分割発光させることによってカラー表示を行う液晶表示装置が提案されている（特開平７−２８１１５０号公報等）。
【０００７】
この液晶表示装置は、数百〜数μ秒オーダの高速応答が可能な強誘電性液晶素子または反強誘電性液晶素子を用いた液晶パネルと、赤，緑，青色光が時分割で発光可能なバックライトとを組み合わせ、液晶素子のスイッチングとバックライトの発光とを同期させることによって、カラー表示を実現する。液晶材料として、強誘電性液晶素子または反強誘電性液晶素子を用いた場合、印加電圧の有無に拘らず液晶分子が基板（ガラス基板）に対して常時平行であるので、視野角が極めて広くなり、実用上問題とならない。さらに、赤，緑，青の発光ダイオード（ＬＥＤ）によるバックライトを用いた場合、各ＬＥＤに流す電流を制御することにより、カラーバランスを調整することが可能になる。
【０００８】
図１１は、従来の液晶表示装置の構成の一例を示すブロック図である。表示制御手段５１が有する画像メモリ部５２には、液晶パネル５３により表示されるべき表示データＤＤが外部の例えばパーソナルコンピュータ等から与えられる。画像メモリ部５２は、この表示データＤＤを一旦記憶した後、各画素単位のデータ（以下、画素データＰＤという）をデータドライバ５５に対して転送し、データドライバ５５はこの転送された画素データＰＤを出力する。また、表示制御手段５１はスキャンドライバ５６に対して制御信号を出力し、スキャンドライバ５６はこの制御信号に従って液晶パネル５３内に備えられた走査線のオン／オフを制御する。さらに、表示制御手段５１はバックライト５４に駆動電圧を与えてバックライト５４が有しているＬＥＤアレイを発光させる。
【０００９】
図１２は、このような液晶表示装置における従来の表示制御の一例を示すタイムチャートであり、図１２（ａ）はバックライト５４の赤，緑，青各色のＬＥＤの発光タイミング、図１２（ｂ）は液晶パネル５３の各ラインの走査タイミング、図１２（ｃ）は液晶パネル５３の発色状態を夫々示す。
【００１０】
図１２（ａ）に示すとおり、バックライト５４のＬＥＤを例えば１／１８０秒毎に赤，緑，青の順で順次発光させ、それと同期して液晶パネル５３の各画素をライン単位でスイッチングすることにより表示を行う。なお、１秒間に６０フレームの表示を行う場合、１フレームの期間は１／６０秒になり、この１フレームの期間を更に１／１８０秒ずつの３サブフレームに分割し、例えば図１２（ａ）に示す例では第１番目のサブフレームにおいて赤のＬＥＤを、第２番目のサブフレームにおいて緑のＬＥＤを、第３番目のサブフレームにおいて青のＬＥＤを夫々発光させる。
【００１１】
一方、図１２（ｂ）に示すとおり、液晶パネル５３に対しては赤，緑，青の各色のサブフレーム中にデータ走査を２度行う。但し、１回目の走査（データ書込み走査）の開始タイミング（第１ラインへのタイミング）が各サブフレームの開始タイミングと一致するように、また２回目の走査（データ消去走査）の終了タイミング（最終ラインへのタイミング）が各サブフレームの終了タイミングと一致するようにタイミングを調整する。
【００１２】
データ書込み走査にあっては、液晶パネル５３の各画素には画素データＰＤに応じた電圧が供給され、透過率の調整が行われる。これによって、フルカラー表示が可能となる。またデータ消去走査にあっては、データ書込み走査時と同電圧で逆極性の電圧が液晶パネル５３の各画素に供給され、液晶パネル５３の各画素の表示が消去され、液晶への直流成分の印加が防止される。
【００１３】
上述したような液晶表示装置において時分割でカラー表示を行う場合、表示制御手段５１がデータドライバ５５へ画素データＰＤを転送する時間（以下、データ転送時間という）が長くなるときは、所定時間内に１フレームを表示することができなくなる。例えば、上述した表示制御の例では１フレームの期間は１／６０秒であるが、この場合１フレーム分の画素データＰＤに係るデータ転送時間が１／６０秒よりも長くなる場合は表示ができなくなる。
【００１４】
上述したデータ転送時間は、液晶パネル５３のパネル構成、画素データＰＤがデータドライバ５５へ入力される場合に用いられるデータ入力線５７の本数によって異なる。以下、これらパネル構成及びデータ入力線の本数について説明する。
【００１５】
まず、液晶パネル５３のパネル構成について図１３を参照して説明する。図１３は液晶パネル５３のパネル構成例を示す模式図である。図１３（ａ）に示すとおり、パネル構成Ａでは、液晶パネル５３に対してデータドライバ５５及びスキャンドライバ５６が夫々１つずつ備えられており、データドライバ５５には信号線６１が接続されており、スキャンドライバ５６には走査線６２が接続されている。また、図１３（ｂ）及び（ｃ）に示すとおり、パネル構成Ｂ及びＣでは、液晶パネル５３に対して２つのデータドライバ５５，５５及び１つのスキャンドライバ５６が備えられており、この２つのデータドライバ５５，５５は液晶パネル５３の上下に夫々配置されている。このパネル構成Ｂでは、信号線６１が一のデータドライバ５５及び他のデータドライバ５５に対して１本毎に交互に接続されている。またパネル構成Ｃでは、２つのデータドライバ５５，５５の夫々に対して同本数の信号線６１が接続されており、さらにスキャンドライバ５６は上半分の走査線６１と下半分の走査線６１とを並行して制御することができる。
【００１６】
次に、データ入力線５７の本数について図１４乃至図１６を参照して説明する。図１４（ａ）、図１５（ａ）及び図１６（ａ）は、パネル構成Ａ、パネル構成Ｂ及びパネル構成Ｃにおいてデータドライバ５５が備えるデータ入力端子が１ポートの場合のデータ入力線の本数を夫々示す模式図であり、図１４（ｂ）、図１５（ｂ）及び図１６（ｂ）は、パネル構成Ａ、パネル構成Ｂ及びパネル構成Ｃにおいてデータドライバ５５が備えるデータ入力端子が２ポートの場合のデータ入力線の本数を夫々示す模式図である。
【００１７】
なお、上述したような時分割方式のカラー液晶表示装置では、バックライト５４の表示色に同期させて色を出すため、データドライバ５５には３画素分の画素データＰＤが同時に入力される。
【００１８】
図１４（ａ）に示すとおり、パネル構成Ａにおいてデータ入力端子が１ポートの場合、データドライバ５５に対しては３画素分の画素データＰＤを入力するためにデータ入力線の本数は３となる。また図１４（ｂ）に示すとおり、パネル構成Ａにおいてデータ入力端子が２ポートの場合、データドライバ５５に対しては６画素分の画素データＰＤを入力するためにデータ入力線の本数は６となる。
【００１９】
図１５（ａ）に示すとおり、パネル構成Ｂにおいてデータ入力端子が１ポートの場合、２つのデータドライバ５５，５５に対して３画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は６となる。また図１５（ｂ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が２ポートの場合、２つのデータドライバ５５，５５に対して６画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は１２となる。
【００２０】
図１６（ａ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が１ポートの場合、２つのデータドライバ５５，５５に対して３画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は６となる。また図１６（ｂ）に示すとおり、パネル構成Ｃにおいてデータ入力端子が２ポートの場合、２つのデータドライバ５５，５５に対して６画素分の画素データＰＤを夫々入力するためにデータ入力線の本数は１２となる。
【００２１】
上述した液晶パネル５３の各パネル構成及びデータ入力端子のポート数毎のデータ転送時間は表１のようになる。データ転送時間が、表１に示すデータ転送時間よりも長くなる場合、１／６０秒で１フレームを表示することができなくなる。データ転送時間を短縮するためには、データの転送先である画像メモリ部５２の構成について工夫する必要がある。以下、従来の画像メモリ部５２の構成例について図１７乃至図２１を参照して説明する。
【００２２】
【表１】
（従来例１）
図１７は、従来例１の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。従来例１において、８１Ｒ，８１Ｇ及び８１Ｂは、は外部の例えばパーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、データフリップフロップ（Ｄ−ＦＦ）８２Ｒ，８２Ｇ及び８２Ｂがラッチする。ラッチされた各色の表示データは、Ｄ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂから、メモリ８３Ｒ，８３Ｇ及び８３Ｂへ出力され、各メモリは夫々各色の表示データを格納する。赤色表示データ処理回路８０Ｒは、上述したＡ／Ｄ変換回路８１Ｒ，Ｄ−ＦＦ８２Ｒ及びメモリ８３Ｒを有し、緑色表示データ処理回路８０Ｇは、上述したＡ／Ｄ変換回路８１Ｇ，Ｄ−ＦＦ８２Ｇ及びメモリ８３Ｇを有し、青色表示データ処理回路８０Ｂは、上述したＡ／Ｄ変換回路８１Ｂ，Ｄ−ＦＦ８２Ｂ及びメモリ８３Ｂを有している。
【００２４】
各メモリ８１Ｒ，８２Ｒ及び８３Ｒからの出力はスイッチ回路８５によって選択され、スイッチ回路８５から出力された１画素分の画素データＰＤは、６個のＤ−ＦＦ（Ｄ−ＦＦ８６−１，８６−２，８６−３，８６−４，８６−５及び８６−６）に夫々ラッチされる。
【００２５】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされ、ラッチされた各色の画素データＰＤが対応するメモリ８３Ｒ，８３Ｇ及び８３Ｂに入力される。
【００２６】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用のメモリをスイッチ回路８５で選択する。その色の画素データＰＤは、選択されたメモリからスイッチ回路８５を介して、前記画素データＰＤがＤ−ＦＦ８６−１に入力される。以下、同様にしてＤ−ＦＦ８６−２，８６−３，８６−４，８６−５及び８６−６に画素データＰＤが夫々入力される。これら６個のＤ−ＦＦにラッチされた６画素分の画素データＰＤをデータドライバ５５へ同時に出力する。
【００２７】
なお、データ入力線の本数が１２の場合の表示制御手段５１におけるメモリ部であれば、１画素分の画素データＰＤを夫々ラッチするための１２個のＤ−ＦＦを備えればよい。
【００２８】
しかしながら、従来例１におけるデータ転送時間は、メモリ８３Ｒ，８３Ｇ及び８３Ｂの動作に要する時間の３倍又は６倍の時間となるので、高速動作をするメモリを使用しなければ表１に示したデータ転送時間を実現することはできない。そこで、表１に示したデータ転送時間を高速動作するメモリを使用することなく実現するために、以下に示す従来例２及び従来例３が提案されている。
【００２９】
（従来例２）
図１８は、従来例２の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。また図１９は赤表示データ処理回路８０Ｒを示す構成図である。緑表示データ処理回路８０Ｇ及び青表示データ処理回路８０Ｂの構成は赤表示データ処理回路８０Ｒの場合と同様であるので、それらの図示及び説明は省略する。なお図１８において、図１７と同一部分には同一番号を付して説明を省略する。
【００３０】
図１９に示すとおり、赤表示データ処理回路８０Ｒでは、Ｄ−ＦＦ８２Ｒに、並列に配された６個のメモリ８３−１Ｒ，８３−２Ｒ，８３−３Ｒ，８３−４Ｒ，８３−５Ｒ及び８３−６Ｒが接続されている。また図１８に示すとおり、画像メモリ部５２は、スイッチ回路８５を介して、上述した複数のメモリからの出力をラッチするＤ−ＦＦ８６を備えている。
【００３１】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされ、ラッチされた各色の画素データＰＤは、１画素毎に各メモリに入力される。
【００３２】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用のメモリをスイッチ回路８５で選択する。その色の画素データＰＤは選択されたメモリから、スイッチ回路８５を介して６画素分の画素データＰＤがＤ−ＦＦ８６へ読み出され、Ｄ−ＦＦ８６にて６画素分の画素データＰＤをデータドライバ５５へ出力する。
【００３３】
なお、データ入力線の本数が１２の場合の画像メモリ部５２であれば、Ｄ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂの夫々に対して、並列に配された１２個のメモリを接続すればよい。
【００３４】
従来例２においては、各メモリの動作に要する時間がデータ転送時間となる。したがって従来例１に比し、表１に示したデータ転送時間を実現することは容易である。
【００３５】
（従来例３）
図２０は、従来例３の画像メモリ部５２を示す構成図であり、データ入力線の本数が６の場合を示している。また図２１は従来例３における赤表示データ処理回路８０Ｒを示す構成図である。緑表示データ処理回路８０Ｇ及び青表示データ処理回路８０Ｂの構成は赤表示データ処理回路８０Ｒの場合と同様であるので、それらの図示及び説明は省略する。なお図１８において、図１７と同一部分には同一番号を付して説明を省略する。
【００３６】
図２０に示すとおり、赤表示データ処理回路８０Ｒでは、Ｄ−ＦＦ８２Ｒに対して、一のフレームの赤表示データを格納する第１メモリ８３−１１Ｒ，８３−２１Ｒ，８３−３１Ｒ，８３−４１Ｒ，８３−５１Ｒ及び８３−６１Ｒと、次フレームの赤表示データを格納する第２メモリ８３−１２Ｒ，８３−２２Ｒ，８３−３２Ｒ，８３−４２Ｒ，８３−５２Ｒ及び８３−６２Ｒとが並列に接続されている。
【００３７】
また図２０に示すとおり、この画像メモリ部５２は、各第１メモリ及び各第２メモリからの出力を選択するスイッチ回路８５−１，８５−２，８５−３，８５−４，８５−５及び８５−６を備えている。
【００３８】
パーソナルコンピュータ等から出力された各色の表示信号は、Ａ／Ｄ変換回路８１Ｒ，８１Ｇ及び８１Ｂにてデジタル処理され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ８２Ｒ，８２Ｇ及び８２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは第１又は第２メモリに書き込まれる。
【００３９】
表示を行う場合には、一定時間毎にバックライト５４で全面単色点灯を行い、その表示色用の書込み動作がされていない側のメモリ（第１又は第２メモリ）をスイッチ回路８５−１，８５−２，８５−３，８５−４，８５−５及び８５−６で選択する。選択されたメモリから、６画素分の画素データＰＤがデータドライバ５５へ同時に出力される。ここでデータドライバ５５に出力される画素データＰＤは、書き込み処理対象の画素データＰＤより１フレーム前の画素データＰＤである。
【００４０】
従来例３においては、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００４１】
【発明が解決しようとする課題】
このように、従来例１に比し、従来例２及び従来例３ではデータ転送時間を短縮することができる。しかし従来例２及び従来例３の場合、従来例１の場合よりも備えているメモリの個数が多い。液晶表示装置における他の構成要素と比較してメモリは単価が高いので、メモリの個数が多い場合、コストアップを回避することができない。
【００４２】
本発明は斯かる事情に鑑みてなされたものであり、表示制御手段におけるメモリ部をメモリの個数の少ない構成にした場合であっても、データ転送時間が長くならず、フルカラー及びフル動画表示を行うことができる液晶表示装置を提供することを目的とする。
【００４３】
【課題を解決するための手段】
第１発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリを各色毎に備え、各メモリ夫々と切り替え接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、ラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００４４】
第１発明による場合、各色毎に、データ入力線の本数の半分の数の各メモリに表示データを格納し、これら各メモリに切り替え接続された２個の第２データラッチ部が前記表示データを夫々ラッチする。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００４５】
このように、各メモリと駆動部との間に備えられた２個の第２データラッチ部が、各メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力する。そのために、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００４６】
第２発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、該データラッチ部から与えられる表示データを格納する前記データ入力線の本数と同数のメモリと、前記バックライトの時分割発光に同期して、各メモリ夫々から前記駆動部へ前記データ入力線を介して出力するように、前記各メモリを制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００４７】
第２発明による場合、一つのメモリに、１色分ではなく３色分の表示データを格納する。前記各メモリを制御する制御手段が、バックライトの時分割発光と同期させて、各メモリ夫々からデータ入力線を介して駆動部へ３色の表示データを同時に出力させる。
【００４８】
このように３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。したがって、液晶表示装置のコストダウンを図ることができる。
【００４９】
第３発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリと、各メモリ夫々に接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、各第２データラッチ部にラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する制御手段とを備え、前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５０】
第３発明による場合、データ入力線の本数の半分の数の各メモリに、１色分ではなく３色分の表示データを格納し、これら各メモリに接続された２個の第２データラッチ部が前記表示データを夫々ラッチする。そして各第２データラッチ部を制御する制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々から駆動部へデータ入力線を介して３色の表示データを同時に出力させる。
【００５１】
このように３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。さらに、各メモリと駆動部との間に備えられた２個の第２データラッチ部が、各メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力する。そのために、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってさらにメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００５２】
第４発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリとを各色毎に備え、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、各第１及び第２メモリ夫々と切り替え接続され、各第１又は第２メモリから読み出される前記表示データをラッチする２個の第２データラッチ部と、ラッチされた表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する第２制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５３】
第４発明による場合、３色の表示データ毎に、一のフレームの表示データを格納する第１メモリと、次フレームの表示データを格納する第２メモリとを備え、各色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、第１制御手段が制御する。そして読み出された表示データは、各第１及び第２メモリに切り替え接続された２個の第２データラッチ部によってラッチされる。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する第２制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ各フレームにおける表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００５４】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００５５】
さらに、各第１及び第２メモリと駆動部との間に備えられた２個の第２データラッチ部が、各第１又は第２メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力することによって、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００５６】
第５発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、該データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数と同数の数の第１メモリと、該データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始め、しかも第１又は第２メモリに格納された３色の表示データを、前記バックライトの時分割発光に同期して、第１又は第２メモリから前記駆動部へ前記データ入力線を介して出力するように、第１及び第２メモリを制御する制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００５７】
第５発明による場合、１色分ではなく３色分の表示データを格納する複数の第１及び第２メモリを備える。各第１メモリは一のフレームの表示データを格納し、また各第２メモリは次フレームの表示データを格納する。そして３色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、制御手段が制御する。さらに制御手段は、バックライトの時分割発光と同期させて、各第１又は第２メモリ夫々からデータ入力線を介して駆動部へ３色の表示データを同時に出力させる。
【００５８】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００５９】
さらに、各第１及び第２メモリが３色分の表示データを格納することによって、各メモリが１色分の表示データを格納する場合に比し、メモリの個数を３分の１に減らすことができる。したがって、液晶表示装置のコストダウンを図ることができる。
【００６０】
第６発明に係る液晶表示装置は、マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１メモリ又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、各第１及び第２メモリ夫々に接続され、各第１又は第２メモリから読み出される３色の表示データをラッチする２個の第２データラッチ部と、前記各第２データラッチ部にラッチされた表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する第２制御手段とを備え、前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする。
【００６１】
第６発明による場合、１色分ではなく３色分の表示データを格納する複数の第１及び第２メモリを備え、さらにこれら各メモリに接続された２個の第２データラッチ部を備える。各第１メモリは一のフレームの表示データを格納し、また各第２メモリは次フレームの表示データを格納する。そして３色の表示データを第１又は第２メモリに書き込むときに、書き込まれていない第１又は第２メモリから表示データを読み出すように、第１制御手段が制御する。読み出された表示データは、各第１及び第２メモリに接続された２個の第２データラッチ部によってラッチされる。そしてこれら２個の第２データラッチ部の両方が表示データをラッチした場合、各第２データラッチ部を制御する第２制御手段が、バックライトの時分割発光と同期させて、各第２データラッチ部夫々からデータ入力線を介して駆動部へ各フレームにおける表示データを同時に出力させる。表示データを受け付けた駆動部は、バックライトの時分割発光に同期してスイッチング素子をオン／オフ駆動させ、時分割発光する間に走査部が液晶画素電極に対して走査を行うことによって、前記表示データに応じたカラー表示を行う。
【００６２】
したがって、メモリに対する表示データの書き込み処理と読み出し処理とを並行して行うことになり、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【００６３】
また、３色分の表示データを一つのメモリに格納することによって、１色分の表示データを一つのメモリに格納する場合に比し、メモリの個数を３分の１に減らすことができる。
【００６４】
さらに、各第１及び第２メモリと駆動部との間に備えられた２個の第２データラッチ部が、各第１又は第２メモリから読み出される表示データをラッチし、その後にデータ入力線を介して駆動部へ出力することによって、データ入力線の本数と同数ではなく、半分の数のメモリで足りる。したがってさらにメモリの個数を少なくすることができるため、液晶表示装置のコストダウンを図ることができる。
【００６５】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて詳述する。
図１は、本発明の液晶表示装置の構成を示すブロック図、図２はその液晶パネル及びバックライトの模式的断面図、及び図３はその装置の全体の構成例を示す模式図である。
【００６６】
図１において、２１，２２は図２に断面構造が示されている液晶パネル及びバックライトを夫々示している。バックライト２２は図２に示されているように、赤，緑，青の各色を発光するＬＥＤアレイ７と、導光及び光拡散板６とで構成されている。
【００６７】
図２及び図３で示されているように、液晶パネル２１は上層（表面）側から下層（背面）側に、偏光フィルム１，ガラス基板２，共通電極３，ガラス基板４，偏光フィルム５をこの順に積層して構成されており、ガラス基板４の共通電極３側の面にはマトリクス状に配列された液晶画素電極（ピクセル電極）４０，４０…が形成されている。これら共通電極３及びピクセル電極４０間には後述するデータドライバ３２及びスキャンドライバ３３等よりなる駆動部５０が接続されている。データドライバ３２は、信号線４２を介してＴＦＴ４１と接続されており、スキャンドライバ３３は、走査線４３を介してＴＦＴ４１と接続されている。ＴＦＴ４１はデータドライバ３２及びスキャンドライバ３３によりオン／オフ制御される。また個々のピクセル電極４１は、ＴＦＴによりオン／オフ制御される。そのため、信号線４２及びＴＦＴ４１を介して与えられるデータドライバ３２からの信号により、個々のピクセルの透過光強度が制御される。
【００６８】
ガラス基板４上のピクセル電極４０，４０…の上面には配向膜１２が、共通電極３の下面には配向膜１１が夫々配置され、これらの配向膜１１，１２に液晶物質が充填されて液晶層１３が形成される。なお、１４は液晶層１３の層厚を保持するためのスペーサである。
【００６９】
バックライト２２は、液晶パネル２１の下層（背面）側に位置し、発光領域を構成する導光及び光拡散板６の端面に臨ませた状態でＬＥＤアレイ７が備えられている。導光及び光拡散板６はこのＬＥＤアレイ７の各ＬＥＤから発光される光を自身の表面全体に導光すると共に上面へ拡散することにより、発光領域として機能する。
【００７０】
ここで、本発明に係る液晶表示装置の具体例について説明する。
まず、図２及び図３に示されている液晶パネル２１を以下のようにして作製した。個々のピクセル電極４０をピッチ０．２４ｍｍ×０．２４ｍｍで画素数を１０２４×７６８のマトリクス状の対角１２．１インチとしてＴＦＴ基板を作製した。このようなＴＦＴ基板と共通電極３を有するガラス基板２とを洗浄した後、スピンコータによりポリイミドを塗布して２００℃で１時間焼成することにより、約２００Åのポリイミド膜を配向膜１１，１２として成膜した。
【００７１】
更に、これらの配向膜１１，１２をレーヨン製の布でラビングし、両者間に平均粒径１．６μｍのシリカ製のスペーサ１４でギャップを保持した状態で重ね合わせて空パネルを作製した。この空パネルの配向膜１１，１２間にナフタレン系液晶を主成分とする強誘電性液晶を封入して液晶層１３とした。作製したパネルをクロスニコル状態の２枚の偏光フィルム１，５で、液晶層１３の強誘電性液晶分子が一方に傾いた場合に暗状態になるようにして挟んで液晶パネル２１とした。
【００７２】
この液晶パネル２１と、赤，緑，青の時分割発光が可能であるバックライト２２とを重ね合わせた。このバックライト２２の発光タイミング，発光色は、液晶パネル２１のデータ書込み／消去走査に同期して制御される。
【００７３】
次に、本発明に係る液晶表示装置の回路構成について図１を参照して説明する。
図１において、３０は、外部の例えばパーソナルコンピュータから表示データＤＤが入力され、入力された表示データＤＤを記憶する画像メモリ部であり、３１は、同じくパーソナルコンピュータから同期信号ＳＹＮが入力され、制御信号ＣＳ及びデータ変換制御信号ＤＣＳを生成する制御信号発生回路である。画像メモリ部３０からは画素データＰＤが、制御信号発生回路３１からはデータ変換制御信号ＤＣＳが、夫々データ変換回路３６へ出力される。データ変換回路３６は、データ変換制御信号ＤＣＳにしたがって、入力された画素データＰＤを反転させた逆画素データ＃ＰＤを生成する。
【００７４】
また制御信号発生回路３１からは制御信号ＣＳが、基準電圧発生回路３４，データドライバ３２，スキャンドライバ３３，並びにバックライト制御回路及び駆動電源３５へ夫々出力される。基準電圧発生回路３４は、基準電圧ＶＲ１及びＶＲ２を生成し、生成した基準電圧ＶＲ１をデータドライバ３２へ、基準電圧ＶＲ２をスキャンドライバ３３へ夫々出力する。データドライバ３２は、データ変換回路３６を介して画像メモリ部３０から受けた画素データＰＤ又は逆画素データ＃ＰＤに基づいて、ピクセル電極４０の信号線４２に対して信号を出力する。この信号の出力に同期して、スキャンドライバ３３は、ピクセル電極４０の走査線４３をライン毎に順次的に走査する。またバックライト制御回路及び駆動電源３５は、駆動電圧をバックライト２２に与えバックライト２２のＬＥＤアレイ７が有している赤，緑，青の各色のＬＥＤを時分割して夫々発光させる。
【００７５】
次に、本発明に係る液晶表示装置の動作について説明する。
画像メモリ部３０には液晶パネル２１により表示されるべき赤，緑，青の各色毎の表示データＤＤが、パーソナルコンピュータから与えられる。画像メモリ部３０は、この表示データＤＤを一旦記憶した後、制御信号発生回路３１から出力される制御信号ＣＳを受け付けた際に、各画素単位のデータである画素データＰＤを出力する。表示データＤＤが画像メモリ部３０に与えられる際、制御信号発生回路３１に同期信号ＳＹＮが与えられ、制御信号発生回路３１は同期信号ＳＹＮが入力された場合に制御信号ＣＳ及びデータ変換制御信号ＤＣＳを生成し出力する。画像メモリ部３０から出力された画素データＰＤは、データ変換回路３６に与えられる。
【００７６】
データ変換回路３６は、制御信号発生回路３１から出力されるデータ変換制御信号ＤＣＳがＬレベルの場合は画素データＰＤをそのまま通過させ、一方データ変換制御信号ＤＣＳがＨレベルの場合は逆画素データ＃ＰＤを生成し出力する。したがって、制御信号発生回路３１では、データ書込み走査時はデータ変換制御信号ＤＣＳをＬレベルとし、データ消去走査時はデータ変換制御信号ＤＣＳをＨレベルに設定する。
【００７７】
制御信号発生回路３１で発生された制御信号ＣＳは、データドライバ３２と、スキャンドライバ３３と、基準電圧発生回路３４と、バックライト制御回路及び駆動電極３５とに与えられる。基準電圧発生回路３４は、制御信号ＣＳを受けた場合に基準電圧ＶＲ１及びＶＲ２を生成し、生成した基準電圧ＶＲ１をデータドライバ３２へ、基準電圧ＶＲ２をスキャンドライバ３３へ夫々出力する。データドライバ３２は、制御信号ＣＳを受けた場合に、データ変換回路３６を介して画像メモリ部３０から出力された画素データＰＤ又は逆画素データ＃ＰＤに基づいて、ピクセル電極４０の信号線４２に対して信号を出力する。スキャンドライバ３３は、制御信号ＣＳを受けた場合に、ピクセル電極４０の走査線４３をライン毎に順次的に走査する。データドライバ３２からの信号の出力及びスキャンドライバ３３の走査にしたがってＴＦＴ４１が駆動し、ピクセル電極４０が印加され、ピクセルの透過光強度が制御される。バックライト制御回路及び駆動電極３５は、制御信号ＣＳを受けた場合に駆動電圧をバックライト２２に与えてバックライト２２のＬＥＤアレイ７が有している赤，緑，青の各色のＬＥＤを時分割して夫々発光させる。
【００７８】
本発明に係る液晶表示装置における表示制御について、図４に示すタイムチャートを参照して説明する。図４（ａ）はバックライト２２の各色のＬＥＤの発光タイミング、図４（ｂ）は液晶パネル２１の各ラインの走査タイミング、図４（ｃ）は液晶パネル２１の発色状態を夫々示す。
【００７９】
図４（ａ）に示すとおり、バックライト２２のＬＥＤを赤，緑，青の順で順次発光させ、それと同期して液晶パネル２１の各画素をライン単位でスイッチングすることにより表示を行う。なお、１秒間に６０フレームの表示を行う場合、１フレームの期間は１／６０秒になり、この１フレームの期間を更に１／１８０秒ずつの３サブフレームに分割し、例えば図４（ａ）に示す例では第１番目のサブフレームにおいて赤のＬＥＤを、第２番目のサブフレームにおいて緑のＬＥＤを、第３番目のサブフレームにおいて青のＬＥＤを夫々発光させる。
【００８０】
一方、図４（ｂ）に示すとおり、液晶パネル２１に対しては赤，緑，青の各色のサブフレーム中にデータ走査を２度行う。但し、１回目の走査（データ書込み走査）の開始タイミング（第１ラインへのタイミング）が各サブフレームの開始タイミングと一致するように、また２回目の走査（データ消去走査）の終了タイミング（最終ラインへのタイミング）が各サブフレームの終了タイミングと一致するようにタイミングを調整する。
【００８１】
データ書込み走査にあっては、液晶パネル２１の各画素には画素データＰＤに応じた電圧が供給され、透過率の調整が行われる。これによって、フルカラー表示が可能となる。またデータ消去走査にあっては、データ書込み走査時と同電圧で逆極性の電圧が液晶パネル２１の各画素に供給され、液晶パネル２１の各画素の表示が消去され、液晶への直流成分の印加が防止される。
【００８２】
なお、色表示のシーケンスは、上述した「赤，緑，青」と異なり、「赤，青，緑」でもよく、また、１フレームの開始を“赤”発光ではなく、“緑”発光または“青”発光であってもよい。
【００８３】
上述したような本発明に係る液晶表示装置において、フルカラー及びフル動画表示を行うためには、データドライバ３２へ画素データＰＤを転送する時間であるデータ転送時間を短縮する必要がある。以下、データ転送時間の短縮を可能にするための画像メモリ部３０の何種類かの実施の形態について説明する。
【００８４】
（実施の形態１）
図５は、実施の形態１においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図５に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチされる。Ｄ−ＦＦ７２Ｒには、並列に配された３個のメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒが接続されている。同様にして、Ｄ−ＦＦ７２Ｇには並列に配された３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇが、またＤ−ＦＦ７２Ｂには並列に配された３個のメモリ７３−１Ｂ，７３−２Ｂ及び７３−３Ｂが、夫々接続されている。
【００８５】
赤色表示データ処理回路７０Ｒは、上述したＡ／Ｄ変換回路７１Ｒ，Ｄ−ＦＦ７２Ｒ並びに３個のメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを有している。同様にして、緑色表示データ処理回路７０Ｇは、上述したＡ／Ｄ変換回路７１Ｇ，Ｄ−ＦＦ７２Ｇ並びに３個のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇを有し、青色表示データ処理回路７０Ｂは、上述したＡ／Ｄ変換回路７１Ｂ，Ｄ−ＦＦ７２Ｂ並びに３個のメモリを７３−１Ｂ，７３−２Ｂ及び７３−３Ｂを有している。
【００８６】
各色の表示データ処理回路７０Ｒ，７０Ｇ及び７０Ｂの出力はスイッチ回路７５により選択され出力される。スイッチ回路７５からの出力のうち３画素分の画素データＰＤが、Ｄ−ＦＦ７６−１及び７６−２に夫々ラッチされる。
【００８７】
以下、実施の形態１の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされ、ラッチされた各色の画素データＰＤは、１画素毎に各メモリに入力される。
【００８８】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用のメモリをスイッチ回路７５で選択する。その色の画素データＰＤは選択されたメモリから、スイッチ回路７５を介して３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００８９】
なお、データ入力線の本数が１２の場合、画像メモリ部３０は、さらに３個のメモリ及びそれに対応した３個のＤ−ＦＦを、各色毎に夫々備えればよい。
【００９０】
実施の形態１は、従来例１と比較して、画像メモリ部３０におけるメモリの個数を半分に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【００９１】
（実施の形態２）
図６は、実施の形態２においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図６に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データは、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチされる。各Ｄ−ＦＦにラッチされた各色の表示データは、並列に配された６個のメモリ７３−１，７３−２，７３−３，７３−４，７３−５及び７３−６に格納される。
【００９２】
以下、実施の形態２の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは、メモリ７３−１に入力される。以下、同様にして各色の画素データＰＤがメモリ７３−２，７３−３，７３−４，７３−５及び７３−６に夫々入力される。
【００９３】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、これと同期して６個のメモリから合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００９４】
なお、データ入力線の本数が１２の場合、画像メモリ部３０は、さらに６個のメモリを備えればよい。
【００９５】
実施の形態２は、従来例２と比較して、画像メモリ部３０におけるメモリの個数を３分の１に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【００９６】
（実施の形態３）
図７は、実施の形態３においてデータ入力線の本数が６の場合の画像メモリ部３０を示す構成図である。
図７に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データは、並列に配された３個のメモリ７３−１，７３−２及び７３−３に格納される。これらの３個のメモリ７３−１，７３−２及び７３−３から出力された各色の画素データＰＤはＤ−ＦＦ７４−１及び７４−２にラッチされる。
【００９７】
以下、実施の形態３の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の画素データＰＤは、メモリ７３−１に入力される。以下、同様にして各色の画素データＰＤがメモリ７３−２及び７３−３に夫々入力される。
【００９８】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、これと同期して３個のメモリ７３−１，７３−２及び７３−３から合計３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そして、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【００９９】
なお、データ入力線の本数が１２の場合、表示制御手段１１におけるメモリ部３０は、さらに３個のメモリを備えればよい。
【０１００】
実施の形態３は、従来例２と比較して、画像メモリ部３０におけるメモリの個数を６分の１に減らすことができる。また、Ｄ−ＦＦの個数は増えているが、メモリの単価に比し、Ｄ−ＦＦの単価は安価であるため、液晶表示装置のコストダウンを図ることができる。
【０１０１】
（実施の形態４）
図８は、実施の形態４におけるメモリ７３−１Ｒ，７３−２Ｒ及び７３−３Ｒを夫々２段構成とした場合の赤表示データ処理回路７０Ｒを示す構成図である。なお、緑表示データ処理回路７０Ｇ内のメモリ７３−１Ｇ，７３−２Ｇ及び７３−３Ｇ及び青表示データ処理回路７０Ｂ内のメモリ７３−１Ｂ，７３−２Ｂ及び７３−３Ｂも２段構成となっている。但し、その構成は図５の赤表示データ処理回路の場合と同様であるので、それらの図示及び説明は省略する。
【０１０２】
図８に示すとおり、赤表示データ処理回路７０Ｒでは、パーソナルコンピュータ等からのアナログの赤色表示信号をデジタルの赤表示データに変換するＡ／Ｄ変換回路７１Ｒ及びＡ／Ｄ変換回路７１Ｒの出力をラッチするＤ−ＦＦ７２Ｒを備える。また、Ｄ−ＦＦ７２Ｒに対して、一のフレームの赤表示データを格納する第１メモリ７３−１１Ｒ，７３−２１Ｒ及び７３−３１Ｒと、次フレームの赤表示データを格納する第２メモリ７３−１２Ｒ，７３−２２Ｒ及び７３−３２Ｒとが並列に接続されている。
【０１０３】
以下、実施の形態４の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１０４】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）をスイッチ回路７５で選択する。選択されたメモリから、スイッチ回路７５を介して３画素分の画素データＰＤが同時にＤ−ＦＦ７６−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７６−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７６−１及び７６−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１０５】
実施の形態４は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１０６】
（実施の形態５）
図９は、実施の形態２におけるメモリ７３−１，７３−２，７３−３，７３−４，７３−５及び７３−６を夫々２段構成とした場合の画像メモリ部３０を示す構成図である。
【０１０７】
図９に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データのうち、一のフレームの各色の画素データＰＤは第１メモリ７３−１１，７３−２１，７３−３１，７３−４１，７３−５１及び７３−６１に格納され、次フレームの各色の画素データＰＤは第２メモリ７３−１２，７３−２２，７３−３２，７３−４２，７３−５２及び７３−６２に格納される。
【０１０８】
以下、実施の形態５の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１０９】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）から、合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１１０】
実施の形態５は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１１１】
（実施の形態６）
図１０は、実施の形態３におけるメモリ７３−１，７３−２及び７３−３を夫々２段構成とした場合の画像メモリ部３０を示す構成図である。図１０に示すとおり、画像メモリ部３０において、７１Ｒ，７１Ｇ及び７１Ｂは、パーソナルコンピュータからのアナログの赤色表示信号，緑色表示信号及び青色表示信号をデジタルの赤表示データ，緑表示データ及び青表示データに夫々変換するＡ／Ｄ変換回路である。各Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂから出力された赤表示データ，緑表示データ及び青表示データを、Ｄ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂがラッチする。各Ｄ−ＦＦにラッチされた各色の表示データのうち、一のフレームの各色の画素データＰＤは第１メモリ７３−１１，７３−２１及び７３−３１に格納され、次フレームの各色の画素データＰＤは第２メモリ７３−１２，７３−２２及び７３−３２に格納される。これら各第１及び第２メモリに格納された画素データＰＤは、並列に配されたＤ−ＦＦ７４−１及び７４−２にラッチされる。
【０１１２】
以下、実施の形態６の液晶表示装置の動作について説明する。
パーソナルコンピュータ等から出力された各色のアナログの表示信号は、Ａ／Ｄ変換回路７１Ｒ，７１Ｇ及び７１Ｂにてデジタル信号に変換され、デジタルの各色の画素データＰＤが対応するＤ−ＦＦ７２Ｒ，７２Ｇ及び７２Ｂにてラッチされる。ラッチされた各色の表示データは、第１又は第２メモリに書き込まれる。
【０１１３】
表示を行う場合には、一定時間毎にバックライト２２で全面単色点灯を行い、その表示色用の書き込み動作がされていない側のメモリ（各第１メモリ又は各第２メモリ）から、３画素分の画素データＤＤが同時にＤ−ＦＦ７４−１へ出力される。次に、同様にして３画素分の画素データＰＤがＤ−ＦＦ７４−２へ出力される。そしてデータ変換回路３６を介して、Ｄ−ＦＦ７４−１及び７４−２から合計６画素分の画素データＰＤが同時にデータドライバ３２へ出力される。
【０１１４】
実施の形態６は、メモリに対する画素データＰＤの書き込み処理と読み出し処理とを並行して行うことによって、各メモリの動作に要する時間が短縮されるので、それに応じてデータ転送時間も短縮される。
【０１１５】
【発明の効果】
以上のように、請求項１の液晶表示装置では、データラッチ部を備えることによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、コストダウンを図ることができる。
【０１１６】
また、請求項２の液晶表示装置では、各メモリが１色分ではなく３色分の表示データを格納することによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、コストダウンを図ることができる。
【０１１７】
また、請求項３の液晶表示装置では、データラッチ部を備えており、しかも各メモリが１色分ではなく３色分の表示データを格納することによって、表示制御手段のメモリ部におけるメモリの個数を少なくすることができるので、さらなるコストダウンを図ることができる。
【０１１８】
さらに、請求項４乃至請求項６の液晶表示装置では、第１及び第２メモリを備え、第１又は第２メモリが表示データの書込みを行うときに、書き込まれていない第１又は第２メモリから表示データを読み出すようにすることによって、データ転送時間の短縮することができるので、フルカラー及びフル動画表示を行うことができる等、本発明は優れた効果を奏する。
【図面の簡単な説明】
【図１】本発明の液晶表示装置の構成を示すブロック図である。
【図２】本発明の液晶表示装置に使用される液晶パネル及びバックライトの模式的断面図である。
【図３】本発明の液晶表示装置の全体の構成例を示す模式図である。
【図４】本発明の液晶表示装置における表示制御のタイムチャートである。
【図５】実施の形態１における画像メモリ部を示す構成図である。
【図６】実施の形態２における画像メモリ部を示す構成図である。
【図７】実施の形態３における画像メモリ部を示す構成図である。
【図８】実施の形態４における赤表示データ処理回路を示す構成図である。
【図９】実施の形態５における画像メモリ部を示す構成図である。
【図１０】実施の形態６における画像メモリ部を示す構成図である。
【図１１】従来の液晶表示装置の構成の一例を示すブロック図である。
【図１２】従来の液晶表示装置における表示制御のタイムチャートである。
【図１３】液晶パネルのパネル構成例を示す模式図である。
【図１４】パネル構成Ａにおけるデータ入力線の本数を示す模式図である。
【図１５】パネル構成Ｂにおけるデータ入力線の本数を示す模式図である。
【図１６】パネル構成Ｃにおけるデータ入力線の本数を示す模式図である。
【図１７】従来例１における画像メモリ部を示す構成図である。
【図１８】従来例２における画像メモリ部を示す構成図である。
【図１９】従来例２における赤表示データ処理回路を示す構成図である。
【図２０】従来例３における画像メモリ部を示す構成図である。
【図２１】従来例３における赤表示データ処理回路を示す構成図である。
【符号の説明】
２１ 液晶パネル
２２ バックライト
３０ 画像メモリ部
３２ データドライバ
３３ スキャンドライバ
Claims (6)
- マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、
第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリを各色毎に備え、各メモリ夫々と切り替え接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、
ラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する制御手段と
を備え、
前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。 - マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、
該データラッチ部から与えられる表示データを格納する前記データ入力線の本数と同数のメモリと、
前記バックライトの時分割発光に同期して、各メモリ夫々から前記駆動部へ前記データ入力線を介して出力するように、前記各メモリを制御する制御手段と
を備え、
前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。 - マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、
第１データラッチ部から与えられる表示データを格納する前記データ入力線の本数の半分の数のメモリと、
各メモリ夫々に接続され、各メモリ夫々から与えられる３色の表示データをラッチする２個の第２データラッチ部と、
各第２データラッチ部にラッチされた３色の表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する制御手段と
を備え、
前記駆動部へ出力された３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。 - マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、
第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリとを各色毎に備え、第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、
各第１及び第２メモリ夫々と切り替え接続され、各第１又は第２メモリから読み出される前記表示データをラッチする２個の第２データラッチ部と、
ラッチされた表示データを、前記バックライトの時分割発光に同期して、前記２個の第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記２個の第２データラッチ部を制御する第２制御手段と
を備え、
前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。 - マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチするデータラッチ部と、
該データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数と同数の数の第１メモリと、
該データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、
第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始め、しかも第１又は第２メモリに格納された３色の表示データを、前記バックライトの時分割発光に同期して、第１又は第２メモリから前記駆動部へ前記データ入力線を介して出力するように、第１及び第２メモリを制御する制御手段と
を備え、
前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。 - マトリクス状に配された複数の液晶画素電極及び該液晶画素電極の夫々に対応して設けられた複数のスイッチング素子を有する液晶パネルと、該液晶パネルの背面に配置され、３色光を時分割発光するバックライトと、複数のデータ入力線を介して与えられる３色の表示データに対応して前記スイッチング素子をオン／オフ駆動する駆動部と、前記液晶画素電極を走査する走査部とを備え、前記バックライトの時分割発光に同期して前記スイッチング素子をオン／オフ駆動させ、時分割発光する間に前記走査部により前記走査を行うことによって、前記３色の表示データに応じたカラー表示を行う液晶表示装置において、
前記データ入力線を介して与えられる３色の表示データを色毎にラッチする第１データラッチ部と、
第１データラッチ部から与えられる一のフレームの３色の表示データを格納する前記データ入力線の本数の半分の数の第１メモリと、
第１データラッチ部から与えられる次フレームの３色の表示データを格納する第１メモリと同数の第２メモリと、
第ｎ（ｎ：自然数）フレームにおける３色の表示データを第１メモリ又は第２メモリに書き込み始めるタイミングに同期して、第２又は第１メモリに書き込まれている第（ｎ−１）フレームにおける３色の表示データを読み出し始めるように、前記第１及び第２メモリを制御する第１制御手段と、
各第１及び第２メモリ夫々に接続され、各第１又は第２メモリから読み出される３色の表示データをラッチする２個の第２データラッチ部と、
前記各第２データラッチ部にラッチされた表示データを、前記バックライトの時分割発光に同期して、前記各第２データラッチ部から前記駆動部へ前記データ入力線を介して出力するように、前記各第２データラッチ部を制御する第２制御手段と
を備え、
前記駆動部へ出力された各フレームにおける３色の表示データに応じてカラー表示すべくなしてあることを特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21590799A JP3926066B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21590799A JP3926066B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042285A JP2001042285A (ja) | 2001-02-16 |
| JP3926066B2 true JP3926066B2 (ja) | 2007-06-06 |
Family
ID=16680237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21590799A Expired - Fee Related JP3926066B2 (ja) | 1999-07-29 | 1999-07-29 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926066B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114550671B (zh) | 2022-03-09 | 2022-11-22 | 深圳市科金明电子股份有限公司 | 基于输出图像格式配置的lcd驱动方法、装置和控制器 |
-
1999
- 1999-07-29 JP JP21590799A patent/JP3926066B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042285A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3824459B2 (ja) | 液晶表示装置 | |
| JP3871615B2 (ja) | 表示装置 | |
| JP3912999B2 (ja) | 表示装置 | |
| JP3371200B2 (ja) | 液晶表示装置の表示制御方法及び液晶表示装置 | |
| JP3584351B2 (ja) | 液晶表示装置 | |
| JP4493274B2 (ja) | 表示装置及び表示方法 | |
| JP3712046B2 (ja) | 液晶表示装置 | |
| JP2003029720A (ja) | 表示装置 | |
| JP2005092113A (ja) | 液晶表示装置 | |
| KR20060127825A (ko) | 액정 표시 장치 | |
| WO2007043148A9 (ja) | 液晶表示装置及び表示方法 | |
| JP3938304B2 (ja) | 表示装置 | |
| JPWO2006103746A1 (ja) | 液晶表示装置 | |
| TW574534B (en) | Liquid crystal display device | |
| JP3859524B2 (ja) | 液晶表示素子の駆動方法及び液晶表示装置 | |
| JP3904350B2 (ja) | 液晶表示装置 | |
| JP2004126470A (ja) | 表示装置及び表示方法 | |
| JP4014363B2 (ja) | 液晶表示装置 | |
| JP4020928B2 (ja) | 液晶表示装置 | |
| TWI235989B (en) | Liquid crystal display apparatus | |
| JP3926066B2 (ja) | 液晶表示装置 | |
| JP4429335B2 (ja) | 液晶表示装置 | |
| JP5003767B2 (ja) | 表示装置及び表示方法 | |
| JP2002156620A (ja) | 液晶表示装置 | |
| JP2006323418A (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041116 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070227 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120309 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130309 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140309 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |