JP2001038698A - Semiconductor micro structure, and its manufacture - Google Patents

Semiconductor micro structure, and its manufacture

Info

Publication number
JP2001038698A
JP2001038698A JP11211901A JP21190199A JP2001038698A JP 2001038698 A JP2001038698 A JP 2001038698A JP 11211901 A JP11211901 A JP 11211901A JP 21190199 A JP21190199 A JP 21190199A JP 2001038698 A JP2001038698 A JP 2001038698A
Authority
JP
Japan
Prior art keywords
etching
semiconductor substrate
groove
protection film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11211901A
Other languages
Japanese (ja)
Inventor
Hitoshi Yoshida
仁 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP11211901A priority Critical patent/JP2001038698A/en
Publication of JP2001038698A publication Critical patent/JP2001038698A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To form two V-shaped grooves adjacent to each other without increasing the chip size. SOLUTION: In forming two V-shaped grooves in this structural body, one step 22 is formed on one groove forming part of a silicon substrate 20 in advance, and then, an etching protective film 23 is formed on a surface of the silicon substrate. After this etching protective film 23 is formed, a resist mask 24 for regulating a groove area is formed on the surface of the etching protective film 23 outside the area on which two V-shaped grooves are formed. After the resist mask 24 is formed, a part of the etching protective film 23 is etched by an RIE device, and the resist mask 24 for regulating an unnecessary groove area. The etching protective film which is not etched but remaining on a side wall part of the step 22 forms an etching protective film 23' for separation. The anisotropic etching is implemented with an etching solution such as potassium hydroxide aqueous solution to form a V-shaped groove.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、家電製品・医療製
品等に用いられる流量センサ、マイクロアクチュエー
タ、マイクロバルブ、マイクロポンプ等を構成する半導
体マイクロ構造体及びその製造方法に関するものであ
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor microstructure constituting a flow sensor, a microactuator, a microvalve, a micropump and the like used for home electric appliances and medical products, and a method for producing the same.

【0002】[0002]

【従来の技術】従来の半導体マイクロ構造体の製造方法
を図2を用いて説明する。
2. Description of the Related Art A conventional method for manufacturing a semiconductor microstructure will be described with reference to FIG.

【0003】図2は湿式異方性エッチングによりシリコ
ン基板1の表面にV型の溝11,12を隣接するように
形成する場合の工程を示しており、図2(a)に示すよ
うにシリコン基板1の表面にエッチング保護膜2を溝形
成部位以外に形成するとともに、形成する溝の境界部位
に分離用エッチング保護膜3を形成し、湿式異方性エッ
チングを行うことにより、図2(b)に示すようにV型
の溝11,12を形成するのである。
FIG. 2 shows a process of forming V-shaped grooves 11 and 12 on the surface of a silicon substrate 1 by wet anisotropic etching so as to be adjacent to each other. As shown in FIG. 2B is formed by forming an etching protection film 2 on the surface of the substrate 1 other than the groove forming portion, forming a separation etching protection film 3 at a boundary portion of the groove to be formed, and performing wet anisotropic etching. The V-shaped grooves 11 and 12 are formed as shown in FIG.

【0004】[0004]

【発明が解決しようとする課題】ところで、上記の方法
によれば、分離用エッチング保護膜3を形成する必要が
あるため、この部分の面積がチップの小型化を制限して
いた。
However, according to the above-described method, since it is necessary to form the etching protection film for isolation 3, the area of this portion has limited the miniaturization of the chip.

【0005】また、この分離用エッチング保護膜3の幅
を小さくしすぎると、長時間エッチングにより、深い溝
を形成するような場合、V型の溝11,12の側壁13
の後退により、分離用エッチング保護膜3下の部位、つ
まり分離壁14の上端が分離用エッチング保護膜3の裏
面より離れ、図2(c)で示すように貫通する恐れがあ
った。
On the other hand, if the width of the separation etching protective film 3 is too small, a deep groove may be formed by etching for a long time, and the side walls 13 of the V-shaped grooves 11 and 12 may be formed.
As a result, there is a possibility that a portion under the etching protection film for separation 3, that is, the upper end of the separation wall 14 is separated from the back surface of the etching protection film for separation 3 and penetrates as shown in FIG.

【0006】つまりシリコン基板1の主面方位に<10
0>結晶面を用いた場合、V型の溝11,12の側壁1
3の面は<111>結晶面となって短時間のエッチング
ではエッチングされないが、長時間のエッチングではわ
ずかにエッチングされて図2(c)において破線で示す
本来の位置より後退し、上記のような貫通が起きてしま
うのである。
That is, the orientation of the main surface of the silicon substrate 1 is <10
0> When the crystal plane is used, the side walls 1 of the V-shaped grooves 11 and 12
The plane No. 3 becomes a <111> crystal plane and is not etched by short-time etching, but is slightly etched by long-time etching and recedes from the original position shown by the broken line in FIG. That's what happens.

【0007】本発明は、上記の点に鑑みて為されたもの
で、その目的とするところはチップサイズの増大無しに
且つ互いに隣接する2つのV型の溝を形成することがで
きる半導体マイクロ構造体及びその製造方法を提供する
にある。
The present invention has been made in view of the above points, and has as its object to provide a semiconductor microstructure capable of forming two adjacent V-shaped grooves without increasing the chip size. It is an object of the present invention to provide a body and a method for producing the same.

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、請求項1の発明では、半導体基板の表面に形成する
V型の溝の傾斜せる側壁面の一部に溝形成時のエッチン
グ保護膜を設けて成ることを特徴とする。
In order to achieve the above object, according to the first aspect of the present invention, a part of a sloped side wall surface of a V-shaped groove formed on the surface of a semiconductor substrate is protected by etching when the groove is formed. It is characterized by comprising a film.

【0009】請求項2の発明では、半導体基板の一部を
エッチング加工することにより、半導体基板の同一平面
上に少なくとも隣接する二つのV型の溝を形成し、両溝
を分離する分離壁の上面を両溝の隣接した傾斜せる側壁
面の上端縁からなる稜線とすることを特徴とする。
According to the second aspect of the present invention, at least two adjacent V-shaped grooves are formed on the same plane of the semiconductor substrate by etching a part of the semiconductor substrate, and a separation wall for separating both grooves is formed. It is characterized in that the upper surface is a ridge line composed of the upper edge of the inclined side wall surface adjacent to both grooves.

【0010】請求項3の発明では、半導体基板の溝形成
領域に予め側壁面が傾斜した凹部を形成するとともに凹
部の傾斜せる側壁面の一部に溝形成用のエッチング保護
膜を形成した後、湿式異方性エッチングにより半導体基
板の溝形成部位に溝を形成することを特徴とする。
According to the third aspect of the present invention, after forming a recess in which the side wall surface is inclined in advance in the groove forming region of the semiconductor substrate and forming an etching protection film for forming a groove on a part of the side wall surface in which the recess is inclined, The method is characterized in that a groove is formed at a groove forming portion of a semiconductor substrate by wet anisotropic etching.

【0011】請求項4の発明では、請求項3の発明にお
いて、半導体基板の隣接する2つの溝形成領域の少なく
とも一方に予め側壁面が傾斜した凹部を形成するととも
に溝形成領域以外と、凹部の傾斜せる側壁面の一部にエ
ッチング保護膜を形成した後、湿式異方性エッチングに
より半導体基板の隣接する二つの溝形成領域に夫々溝を
形成することを特徴とする。
According to a fourth aspect of the present invention, in the third aspect of the present invention, at least one of the two adjacent groove forming regions of the semiconductor substrate is formed with a concave portion having a sidewall surface inclined in advance, and the other portion than the groove forming region is formed. After an etching protection film is formed on a part of the side wall surface to be inclined, grooves are respectively formed in two adjacent groove forming regions of the semiconductor substrate by wet anisotropic etching.

【0012】請求項5の発明では、請求項3の発明にお
いて、半導体基板の隣接する2つの溝形成領域の少なく
とも一方に凹部を形成し、該形成後、凹部を含む半導体
基板の表面全体にエッチング保護膜を形成し、該形成
後、凹部の傾斜する側壁面以外と他方の溝形成領域を包
括する領域部分のエッチング保護膜を除去した後に、湿
式異方性エッチングにより半導体基板の隣接する二つの
溝形成領域に夫々溝を形成することを特徴とする。
According to a fifth aspect of the present invention, in the third aspect of the present invention, a concave portion is formed in at least one of two adjacent groove forming regions of the semiconductor substrate, and after the formation, the entire surface of the semiconductor substrate including the concave portion is etched. A protective film is formed, and after the formation, after removing the etching protective film in a region other than the inclined side wall surface of the recess and covering the other groove forming region, two adjacent two of the semiconductor substrate are subjected to wet anisotropic etching. A groove is formed in each of the groove forming regions.

【0013】請求項6の発明では、請求項3乃至5の何
れかの発明において、エッチング保護膜に対して反応性
イオンエッチングによりエッチング加工することを特徴
とする請求項3乃至5の何れか記載のマイクロ構造体の
製造方法。
According to a sixth aspect of the present invention, in any one of the third to fifth aspects of the present invention, the etching protection film is etched by reactive ion etching. A method for manufacturing a microstructure.

【0014】請求項7の発明では、請求項3乃至5の何
れかの発明において、エッチング保護膜がシリコン酸化
膜であることを特徴とする。
According to a seventh aspect of the present invention, in any one of the third to fifth aspects, the etching protection film is a silicon oxide film.

【0015】請求項8の発明では、請求項3乃至5の何
れかの発明において、エッチング保護膜がシリコン窒化
膜であることを特徴とする。
According to an eighth aspect of the present invention, in any one of the third to fifth aspects, the etching protection film is a silicon nitride film.

【0016】請求項9の発明では、請求項3乃至5の何
れかの発明において、湿式異方性エッチングに用いるエ
ッチング液が水酸化カリウム水溶液であることを特徴と
する。
According to a ninth aspect of the present invention, in any one of the third to fifth aspects of the present invention, the etchant used for the wet anisotropic etching is an aqueous potassium hydroxide solution.

【0017】請求項10の発明では、請求項3乃至5の
何れかの発明において、湿式異方性エッチングに用いる
エッチング液がアニルミニウムを腐食させない液である
ことを特徴とする。
According to a tenth aspect of the present invention, in any one of the third to fifth aspects of the present invention, the etchant used for wet anisotropic etching is a solution that does not corrode anilluminium.

【0018】[0018]

【発明の実施の形態】以下本発明を実施形態により説明
する。 (実施形態1)図1は本実施形態の製造工程を示してお
り、本実施形態の製造工程では、2つのV型の溝を形成
するに当たり、まず図1(a)に示すようにシリコン基
板20の<100>結晶面からなる両面にシリコン酸化
膜から成るエッチング保護膜21を一方のV型の溝を形
成する領域を除いて形成する。 尚図1(a)では、溝
加工面の反対側面のエッチング保護膜21は省略してい
るが実際には当該面にもエッチング保護膜21を形成し
ている。以下の図面でも同様である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below with reference to embodiments. (Embodiment 1) FIG. 1 shows a manufacturing process of this embodiment. In the manufacturing process of this embodiment, when forming two V-shaped grooves, first, as shown in FIG. An etching protection film 21 made of a silicon oxide film is formed on both sides of the 20 <100> crystal plane except for a region where one V-shaped groove is to be formed. In FIG. 1A, the etching protection film 21 on the side opposite to the grooved surface is omitted, but the etching protection film 21 is actually formed on the surface. The same applies to the following drawings.

【0019】このエッチング保護膜21の形成後に、エ
ッチング保護膜21の一部に対してフォトリソグラフィ
工程及びエッチング工程により窓明け加工を行う。
After the formation of the etching protection film 21, a window is formed on a part of the etching protection film 21 by a photolithography process and an etching process.

【0020】次にエッチング液、例えば水酸化カリウム
(KOH)水溶液により、異方性エッチングを行い、図
1(b)に示すような幅方向の断面形状が台形状の凹部
(以下段差という)22を上記の溝形成部位に形成す
る。この段差22の両側壁面は、<111>結晶面方向
の傾きを持つ。
Next, anisotropic etching is performed using an etching solution, for example, an aqueous solution of potassium hydroxide (KOH), and a concave portion (hereinafter referred to as a step) 22 having a trapezoidal cross section in the width direction as shown in FIG. Is formed in the above-mentioned groove forming portion. Both side walls of the step 22 have a tilt in the <111> crystal plane direction.

【0021】この段差22の形成後、エッチング保護膜
21をエッチング除去し、この除去後、酸化によりシリ
コン酸化膜からなるエッチング保護膜23を再度、図1
(c)に示すように段差22部位を含むシリコン基板2
0の表面に形成する。
After the step 22 is formed, the etching protection film 21 is removed by etching, and after this removal, the etching protection film 23 made of a silicon oxide film is again oxidized by oxidation as shown in FIG.
Silicon substrate 2 including step 22 as shown in FIG.
0 is formed on the surface.

【0022】このエッチング保護膜23の形成後、図2
(d)に示すように2つのV型の溝を形成する領域外の
エッチング保護膜23表面に溝領域規定用レジストマス
ク24をフォトリソグラフィ工程により形成する。
After the formation of the etching protection film 23, FIG.
As shown in (d), a resist mask 24 for defining a groove region is formed on the surface of the etching protection film 23 outside the region where two V-shaped grooves are to be formed by a photolithography process.

【0023】この形成後、RIE(反応性イオンエッチ
ング)装置により、エッチング保護膜23の一部をエッ
チング加工する。この加工はイオンミリング装置等を使
用しても良い。このとき、シリコン基板20の表面に直
交する方向のRIE装置のエッチング指向性によって段
差22の側壁部のエッチング保護膜はエッチングされ
ず、残ることになる。その後、不要となる溝領域規定用
レジストマスク24を除去すると、図1(e)に示すよ
うになる。ここで、上記の段差22の側壁部にエッチン
グされずに残ったエッチング保護膜が分離用エッチング
保護膜23’を構成する。
After this formation, a part of the etching protection film 23 is etched by an RIE (reactive ion etching) device. This processing may use an ion milling device or the like. At this time, the etching protection film on the side wall of the step 22 is not etched by the etching directivity of the RIE apparatus in a direction orthogonal to the surface of the silicon substrate 20 and remains. After that, when the unnecessary groove region defining resist mask 24 is removed, it becomes as shown in FIG. Here, the etching protection film remaining without being etched on the side wall of the step 22 constitutes the separation etching protection film 23 '.

【0024】この後、水酸化カリウム(KOH)水溶液
等のエッチング液により、異方性エッチングを行い、両
側壁面が<111>結晶面方向の傾きを持つ所望の深さ
を持つV型の溝25,26を図1(f)に示すように形
成し、所望の半導体マイクロ構造体を得る。
Thereafter, anisotropic etching is performed with an etching solution such as an aqueous solution of potassium hydroxide (KOH) to form a V-shaped groove 25 having a desired depth with both side walls inclined in the <111> crystal plane direction. , 26 are formed as shown in FIG. 1 (f) to obtain a desired semiconductor microstructure.

【0025】(実施形態2)図1(c)において形成す
るエッチング保護膜23として実施形態1ではシリコン
酸化膜を用いたが、本実施形態では、水酸化カリウム
(KOH)等のエッチング液に対してエッチングされに
くいシリコン窒化膜によりエッチング保護膜23を形成
し、深い溝形成を可能とする。
(Embodiment 2) Although a silicon oxide film is used in Embodiment 1 as the etching protection film 23 formed in FIG. 1C, in this embodiment, the etching protection film 23 is formed with an etching solution such as potassium hydroxide (KOH). The etching protection film 23 is formed of a silicon nitride film which is difficult to be etched, and a deep groove can be formed.

【0026】(実施形態3)図1(f)において使用す
るエッチング液として、実施形態1では水酸化カリウム
水溶液を用いたが、本実施形態では、アルミニュウムを
腐食させないTMAH(水酸化テトラメチルアンモニウ
ム)液を用いた。このTMAH液を用いることにより図
1(c)において、アルミニュウムによりエッチング保
護膜23を形成することが可能となり、工程の簡略化が
図れる。
(Embodiment 3) As an etching solution used in FIG. 1 (f), an aqueous solution of potassium hydroxide is used in Embodiment 1, but in this embodiment, TMAH (tetramethylammonium hydroxide) which does not corrode aluminum is used. The liquid was used. By using this TMAH solution, it becomes possible to form the etching protection film 23 from aluminum in FIG. 1C, and the process can be simplified.

【0027】[0027]

【発明の効果】請求項1の発明は、半導体基板の表面に
形成するV型の溝の傾斜せる側壁面の一部に溝形成時の
エッチング保護膜を設けあるので、チップサイズを増大
させること無く精度良い溝を持つマイクロ構造体を提供
できる。
According to the first aspect of the present invention, since an etching protection film is provided on a part of the inclined side wall surface of the V-shaped groove formed on the surface of the semiconductor substrate when the groove is formed, the chip size can be increased. It is possible to provide a microstructure having a groove with high accuracy without accuracy.

【0028】請求項2の発明は、半導体基板の一部をエ
ッチング加工することにより、半導体基板の同一平面上
に少なくとも隣接する二つのV型の溝を形成し、両溝を
分離する分離壁の上面を両溝の隣接した傾斜せる側壁面
の上端縁からなる稜線とするので、隣接する溝の距離を
最大限近づけることでチップサイズを増大させることな
く、少なくとも二つのV型の溝を持つマイクロ構造体を
提供できる。
According to a second aspect of the present invention, at least two adjacent V-shaped grooves are formed on the same plane of the semiconductor substrate by etching a part of the semiconductor substrate, and a separation wall for separating both grooves is formed. Since the upper surface is a ridge line composed of the upper edge of the side wall surface adjacent to the two grooves, the micro groove having at least two V-shaped grooves without increasing the chip size by minimizing the distance between the adjacent grooves. A structure can be provided.

【0029】請求項3の発明は、半導体基板の溝形成領
域に予め側壁面が傾斜した凹部を形成するとともに凹部
の傾斜せる側壁面の一部に溝形成用のエッチング保護膜
を形成した後、湿式異方性エッチングにより半導体基板
の溝形成部位に溝を形成するので、長時間エッチング時
の再度エッチングによる溝の側壁の後退が防げ、その結
果精度良く溝形成ができるという効果がある。
According to a third aspect of the present invention, after forming a concave portion having a sloped side wall surface in advance in a groove forming region of a semiconductor substrate and forming an etching protective film for forming a groove on a part of the side wall surface where the concave portion is slanted, Since the groove is formed in the groove forming portion of the semiconductor substrate by wet anisotropic etching, retreat of the side wall of the groove due to re-etching during long-time etching can be prevented, and as a result, the groove can be formed with high accuracy.

【0030】また請求項4の発明は、請求項3の発明に
おいて、半導体基板の隣接する2つの溝形成領域の少な
くとも一方に予め側壁面が傾斜した凹部を形成するとと
もに溝形成領域以外と、凹部の傾斜せる側壁面の一部に
エッチング保護膜を形成した後、湿式異方性エッチング
により半導体基板の隣接する二つの溝形成領域に夫々溝
を形成するので、請求項3の発明に加えて、隣接する溝
を分離するためエッチング保護膜の寸法に依存すること
なく、隣接する二つの溝を形成することができ、そのた
めチップサイズの小型化が図れるという効果がある。
According to a fourth aspect of the present invention, in the third aspect of the invention, at least one of two adjacent groove forming regions of the semiconductor substrate is formed with a concave portion having a sloped side wall surface in advance, and a concave portion other than the groove forming region is formed. After forming an etching protection film on a part of the inclined side wall surface, grooves are respectively formed in two adjacent groove forming regions of the semiconductor substrate by wet anisotropic etching. Since the adjacent grooves are separated, two adjacent grooves can be formed without depending on the dimensions of the etching protection film, so that there is an effect that the chip size can be reduced.

【0031】請求項5の発明は、請求項3の発明におい
て、半導体基板の隣接する2つの溝形成領域の少なくと
も一方に凹部を形成し、該形成後、凹部を含む半導体基
板の表面全体にエッチング保護膜を形成し、該形成後、
凹部の傾斜する側壁面以外と他方の溝形成領域を包括す
る領域部分のエッチング保護膜を除去した後に、湿式異
方性エッチングにより半導体基板の隣接する二つの溝形
成領域に夫々溝を形成するので、請求項3,4の発明の
効果がある。
According to a fifth aspect of the present invention, in the third aspect of the present invention, a concave portion is formed in at least one of two adjacent groove forming regions of the semiconductor substrate, and after the formation, the entire surface of the semiconductor substrate including the concave portion is etched. Forming a protective film, after the formation,
The grooves are formed in two adjacent groove forming regions of the semiconductor substrate by wet anisotropic etching after removing the etching protection film in a region other than the inclined side wall surface of the recess and covering the other groove forming region. The third and fourth aspects of the present invention have the effect.

【0032】請求項6の発明は、請求項3乃至5の何れ
かの発明において、エッチング保護膜に対して反応性イ
オンエッチングによりエッチング加工するので、そのエ
ッチング指向性により凹部の側壁面をエッチングするこ
となく、エッチング保護膜をエッチングすることがで
き、請求項3,4の発明の効果がある。
According to a sixth aspect of the present invention, in any one of the third to fifth aspects of the present invention, the etching protection film is etched by reactive ion etching. Thus, the etching protection film can be etched without the need, and the effects of the third and fourth aspects of the present invention are obtained.

【0033】請求項7の発明は、請求項3乃至5の何れ
かの発明において、エッチング保護膜がシリコン酸化膜
であるので、長時間の湿式異方性エッチングが可能とな
り、深い溝の形成が可能となるという効果がある。
According to a seventh aspect of the present invention, in any one of the third to fifth aspects of the present invention, since the etching protection film is a silicon oxide film, it is possible to perform wet anisotropic etching for a long time and to form a deep groove. There is an effect that it becomes possible.

【0034】請求項8の発明は、請求項3乃至5の何れ
かの発明において、エッチング保護膜がシリコン窒化膜
であるので、請求項7の発明の場合よりも深い溝の形成
ができるという効果がある。
According to an eighth aspect of the present invention, since the etching protection film is a silicon nitride film in any one of the third to fifth aspects, an effect that a deeper groove can be formed than in the case of the seventh aspect of the invention can be obtained. There is.

【0035】請求項9の発明は、請求項3乃至5の何れ
かの発明において、湿式異方性エッチングに用いるエッ
チング液が水酸化カリウム水溶液であるので、長時間エ
ッチング時の再度エッチングによる溝の側壁の後退が防
いで精度良い溝を形成することを可能とするという効果
がある。
According to a ninth aspect of the present invention, in any one of the third to fifth aspects of the present invention, the etching solution used for the wet anisotropic etching is an aqueous solution of potassium hydroxide. There is an effect that it is possible to prevent the side wall from retreating and to form a highly accurate groove.

【0036】請求項10の発明は、請求項3乃至5の何
れかの発明において、湿式異方性エッチングに用いるエ
ッチング液がアニルミニウムを腐食させない液であるの
で、エッチング保護幕をアルミニュウムで形成できるた
め、工程の簡略化が図れるという効果がある。
According to a tenth aspect of the present invention, in any one of the third to fifth aspects of the present invention, since the etching solution used for wet anisotropic etching is a solution that does not corrode anilluminium, the etching protection curtain can be formed of aluminum. Therefore, there is an effect that the process can be simplified.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施形態1の製造工程図である。FIG. 1 is a manufacturing process diagram of a first embodiment of the present invention.

【図2】従来例の製造工程図である。FIG. 2 is a manufacturing process diagram of a conventional example.

【符号の説明】[Explanation of symbols]

20 シリコン基板 21 エッチング保護膜 22 段差 23 エッチング保護膜 23’分離用エッチング保護膜 24,25 V型の溝 Reference Signs List 20 silicon substrate 21 etching protection film 22 step 23 etching protection film 23 'separation etching protection film 24, 25 V-shaped groove

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体基板の表面に形成するV型の溝の傾
斜せる側壁面の一部に溝形成時のエッチング保護膜を設
けて成ることを特徴とする半導体マイクロ構造体。
1. A semiconductor microstructure comprising: a V-shaped groove formed on a surface of a semiconductor substrate;
【請求項2】半導体基板の一部をエッチング加工するこ
とにより、半導体基板の同一平面上に少なくとも隣接す
る二つのV型の溝を形成し、両溝を分離する分離壁の上
面を両溝の隣接した傾斜せる側壁面の上端縁からなる稜
線とすることを特徴とする半導体マイクロ構造体。
2. An etching process for a part of a semiconductor substrate to form at least two adjacent V-shaped grooves on the same plane of the semiconductor substrate, and to form an upper surface of a separation wall separating the two grooves from each other. A semiconductor microstructure characterized by a ridge line comprising an upper edge of an adjacent inclined side wall surface.
【請求項3】半導体基板の溝形成領域に予め側壁面が傾
斜した凹部を形成するとともに凹部の傾斜せる側壁面の
一部に溝形成用のエッチング保護膜を形成した後、湿式
異方性エッチングにより半導体基板の溝形成部位に溝を
形成することを特徴とする半導体マイクロ構造体の製造
方法。
3. A method according to claim 1, further comprising: forming a concave portion having an inclined side wall surface in advance in the groove forming region of the semiconductor substrate; forming an etching protective film for forming a groove on a part of the inclined side wall surface of the concave portion; Forming a groove in a groove forming portion of a semiconductor substrate by using the method.
【請求項4】半導体基板の隣接する2つの溝形成領域の
少なくとも一方に予め側壁面が傾斜した凹部を形成する
とともに溝形成領域以外と、凹部の傾斜せる側壁面の一
部にエッチング保護膜を形成した後、湿式異方性エッチ
ングにより半導体基板の隣接する二つの溝形成領域に夫
々溝を形成することを特徴とする請求項3記載の半導体
マイクロ構造体の製造方法。
4. A recess having an inclined sidewall in advance in at least one of two adjacent trench forming regions of a semiconductor substrate, and an etching protection film is formed on portions other than the trench forming region and on a portion of the sidewall where the recess is inclined. 4. The method of manufacturing a semiconductor microstructure according to claim 3, wherein after the formation, grooves are respectively formed in two adjacent groove forming regions of the semiconductor substrate by wet anisotropic etching.
【請求項5】半導体基板の隣接する2つの溝形成領域の
少なくとも一方に凹部を形成し、該形成後、凹部を含む
半導体基板の表面全体にエッチング保護膜を形成し、該
形成後、凹部の傾斜する側壁面以外と他方の溝形成領域
を包括する領域部分のエッチング保護膜を除去した後
に、湿式異方性エッチングにより半導体基板の隣接する
二つの溝形成領域に夫々溝を形成することを特徴とする
請求項3記載の半導体マイクロ構造体の製造方法。
5. A concave portion is formed in at least one of two adjacent groove forming regions of the semiconductor substrate, and after the formation, an etching protection film is formed on the entire surface of the semiconductor substrate including the concave portion. After removing the etching protection film in a region other than the inclined side wall surface and covering the other groove forming region, grooves are formed in two adjacent groove forming regions of the semiconductor substrate by wet anisotropic etching. The method for manufacturing a semiconductor microstructure according to claim 3, wherein
【請求項6】エッチング保護膜に対して反応性イオンエ
ッチングによりエッチング加工することを特徴とする請
求項3乃至5の何れか記載の半導体マイクロ構造体の製
造方法。
6. The method of manufacturing a semiconductor microstructure according to claim 3, wherein the etching protection film is etched by reactive ion etching.
【請求項7】エッチング保護膜がシリコン酸化膜である
ことを特徴とする請求項3乃至5の何れか記載の半導体
マイクロ構造体の製造方法。
7. The method according to claim 3, wherein the etching protection film is a silicon oxide film.
【請求項8】エッチング保護膜がシリコン窒化膜である
ことを特徴とする請求項3乃至5の何れか記載の半導体
マイクロ構造体の製造方法。
8. The method according to claim 3, wherein the etching protection film is a silicon nitride film.
【請求項9】湿式異方性エッチングに用いるエッチング
液が水酸化カリウム水溶液であることを特徴とする請求
項3乃至5の何れか記載の半導体マイクロ構造体の製造
方法。
9. The method of manufacturing a semiconductor microstructure according to claim 3, wherein an etching solution used for wet anisotropic etching is an aqueous solution of potassium hydroxide.
【請求項10】湿式異方性エッチングに用いるエッチン
グ液がアニルミニウムを腐食させない液であることを特
徴とする請求項3乃至5の何れか記載の半導体マイクロ
構造体の製造方法。
10. The method for manufacturing a semiconductor microstructure according to claim 3, wherein an etching solution used for wet anisotropic etching does not corrode anilluminium.
JP11211901A 1999-07-27 1999-07-27 Semiconductor micro structure, and its manufacture Withdrawn JP2001038698A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11211901A JP2001038698A (en) 1999-07-27 1999-07-27 Semiconductor micro structure, and its manufacture

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11211901A JP2001038698A (en) 1999-07-27 1999-07-27 Semiconductor micro structure, and its manufacture

Publications (1)

Publication Number Publication Date
JP2001038698A true JP2001038698A (en) 2001-02-13

Family

ID=16613530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11211901A Withdrawn JP2001038698A (en) 1999-07-27 1999-07-27 Semiconductor micro structure, and its manufacture

Country Status (1)

Country Link
JP (1) JP2001038698A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102092673A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Method for forming slowly changed side wall of micro-electro-mechanical system (MEMS)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102092673A (en) * 2010-12-31 2011-06-15 上海集成电路研发中心有限公司 Method for forming slowly changed side wall of micro-electro-mechanical system (MEMS)

Similar Documents

Publication Publication Date Title
US4857477A (en) Process for fabricating a semiconductor device
US20080050920A1 (en) Method of manufacturing semiconductor device
JP3363131B2 (en) Etching method
JPS62105426A (en) Formation of mask structure of the extent of sub-microns
KR20090077851A (en) Reduced channel pitch in semiconductor device
US20090116675A1 (en) Mems diaphragm structure and method for forming the same
JP4146850B2 (en) Manufacturing method of vertical step structure
EP1503404B1 (en) Precise patterning of high-k films
US7556992B2 (en) Method for forming vertical structures in a semiconductor device
EP1221176A2 (en) Method of etching a layer using sacrificial elements
US7638394B2 (en) Method for fabricating trench MOSFET
JP2001038698A (en) Semiconductor micro structure, and its manufacture
US6723250B1 (en) Method of producing structured wafers
JP2007109888A (en) Method of manufacturing semiconductor device
KR100435974B1 (en) A method for manufacturing a mask
JPWO2003015183A1 (en) Method for manufacturing thin film structure
JP4631863B2 (en) Manufacturing method of semiconductor device
JPH11163119A (en) Manufacture of semiconductor device
KR100516771B1 (en) Method of forming gate electrode in semiconductor device
JP2001015587A (en) Manufacture of semiconductor device
JP2000150462A (en) Semiconductor device and manufacture thereof
JPH03240255A (en) Manufacture of semiconductor device
KR100612560B1 (en) Method for fabricating semiconductor device
KR20230115937A (en) Method for manufacturing silicon on insulator wafer and the silicon on insulator bonded wafer manufactured by the same
TW508727B (en) Method to form shallow trench isolation structure

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061003