JP2001037215A - Switching regulator - Google Patents
Switching regulatorInfo
- Publication number
- JP2001037215A JP2001037215A JP11202697A JP20269799A JP2001037215A JP 2001037215 A JP2001037215 A JP 2001037215A JP 11202697 A JP11202697 A JP 11202697A JP 20269799 A JP20269799 A JP 20269799A JP 2001037215 A JP2001037215 A JP 2001037215A
- Authority
- JP
- Japan
- Prior art keywords
- output
- voltage
- comparator
- input voltage
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】この発明は、フィードバック
及びフィードフォワード制御回路を備えたスイッチング
レギュレータに関し、特に入力電圧を昇圧して出力する
昇圧型スイッチングレギュレータに関する。[0001] 1. Field of the Invention [0002] The present invention relates to a switching regulator having a feedback and feedforward control circuit, and more particularly to a step-up switching regulator for boosting and outputting an input voltage.
【０００２】[0002]
【従来の技術】スイッチングレギュレータには、非昇圧
型と昇圧型が存在する。非昇圧型は入力電圧と略同電圧
を出力するのに対し、昇圧型は入力電圧を昇圧して出力
する点で異なる。以下、これらについて順に説明する。2. Description of the Related Art Switching regulators include a non-boost type and a boost type. The non-step-up type outputs substantially the same voltage as the input voltage, whereas the step-up type outputs by boosting the input voltage and outputting. Hereinafter, these will be described in order.
【０００３】図１３は従来の非昇圧型スイッチングレギ
ュレータを例示する構成図である。図において、１は直
流電源、Ｖｉは電源１からの入力電圧、２はチョッパー
用スイッチ、３はチョッパー用スイッチ２を駆動するス
イッチ駆動部、４はフィルタリング用のチョークコイ
ル、５はフィルタリング用のコンデンサ、６は整流用ダ
イオード、７は定電圧出力用の出力端子、１６は出力端
子７に接続される負荷、Ｖｏは出力端子７の出力電圧、
８は分圧用の抵抗８ａ及び８ｂを備えて入力電圧Ｖｉを
検出する入力電圧検出部、９は分圧用の抵抗９ａ及び９
ｂを備えて出力電圧Ｖｏを検出する出力電圧検出部、１
０は制御部であり、三角波発生回路１１、誤差増幅器１
２、比較器１３及びスイッチ駆動部３を備える。なお、
入力電圧検出部８は入力電圧Ｖｉを分圧した電圧ｖinを
出力し、出力電圧検出部９は出力電圧Ｖｏを分圧した電
圧ｖoutを出力する。また、直流電源１からの入力電圧
Ｖｉにはリップル（即ち、交流成分）が含まれている。
図１４はリップルを含む入力電圧Ｖｉを例示する波形図
であり、図において横軸は時間、縦軸は入力電圧Ｖｉで
ある。FIG. 13 is a configuration diagram illustrating a conventional non-boosting type switching regulator. In the figure, 1 is a DC power supply, Vi is an input voltage from the power supply 1, 2 is a chopper switch, 3 is a switch driving unit for driving the chopper switch 2, 4 is a choke coil for filtering, and 5 is a capacitor for filtering. , 6 are rectifying diodes, 7 is an output terminal for outputting a constant voltage, 16 is a load connected to the output terminal 7, Vo is the output voltage of the output terminal 7,
Reference numeral 8 denotes an input voltage detection unit that includes voltage dividing resistors 8a and 8b and detects an input voltage Vi. 9 denotes voltage dividing resistors 9a and 9
b, an output voltage detection unit for detecting the output voltage Vo
Reference numeral 0 denotes a control unit, which includes a triangular wave generation circuit 11 and an error amplifier 1
2, a comparator 13 and a switch driving unit 3. In addition,
Input voltage detection unit 8 outputs a voltage v in which dividing the input voltage Vi divided, the output voltage detecting unit 9 outputs a voltage v out obtained by dividing the output voltage Vo min. The input voltage Vi from the DC power supply 1 includes a ripple (ie, an AC component).
FIG. 14 is a waveform diagram illustrating an input voltage Vi including a ripple. In the figure, the horizontal axis represents time, and the vertical axis represents the input voltage Vi.
【０００４】次に動作について説明する。図１３に示し
た制御部１０は、入力電圧検出部８からの電圧ｖin及び
出力電圧検出部９からの電圧ｖoutに基づいてスイッチ
２を制御する。例えば、出力電圧Ｖｏが過大であると判
断されたときはスイッチ２のオン時間を少なくし、逆に
過小であると判断されたときはオン時間を多くするフィ
ードバック制御を行なう。また、入力電圧Ｖｉが過大で
あると判断されたときはスイッチ２のオン時間を少なく
し、逆に過小であると判断されたときはオン時間を多く
するフィードフォワード制御を行なう。これらのフィー
ドバック及びフィードフォワード制御に加え、チョーク
コイル４、コンデンサ５及びダイオード６による平滑作
用により、入力電圧Ｖｉに含まれるリップルを取り除く
ことができ、安定した直流出力電圧Ｖｏを得ることがで
きる。Next, the operation will be described. Control unit 10 shown in FIG. 13, controls the switch 2 based on the voltage v out from the voltage v in and the output voltage detection unit 9 from the input voltage detection unit 8. For example, when the output voltage Vo is determined to be excessive, feedback control is performed to reduce the on-time of the switch 2, and when it is determined to be excessively small, to increase the on-time. In addition, when the input voltage Vi is determined to be excessive, the on-time of the switch 2 is reduced, and when it is determined to be excessively small, the feed-forward control is performed to increase the on-time. In addition to the feedback and feedforward control, the ripple included in the input voltage Vi can be removed by the smoothing action of the choke coil 4, the capacitor 5, and the diode 6, and a stable DC output voltage Vo can be obtained.
【０００５】図１３に示した制御部１０の動作につい
て、さらに詳細に説明する。三角波発生回路１１は入力
電圧検出部８からの電圧ｖinに基づいて三角波ｖ1を生
成し、比較器１３へ出力する。図１５はこの三角波発生
回路の構成図である。図１５において、１４は入力電圧
検出部８からの電圧ｖinを積分する積分器、１５はスイ
ッチ２のチョッピング周期と同一の周波数で積分器１４
をリセットするリセット回路である。一方、図１３に示
した誤差増幅器１２は、出力電圧検出部９からの電圧ｖ
outと基準電圧Ｖｒｅｆとの差を増幅し、電圧ｖ2として
出力する。比較器１３は、これら三角波発生回路１１の
出力ｖ1及び誤差増幅器１２の出力ｖ2を比較して、誤差
増幅器１２の出力ｖ2が三角波発生回路１１の出力ｖ1よ
りも大きい場合にスイッチ駆動部３へ駆動パルスｖ3を
出力する。The operation of the control unit 10 shown in FIG. 13 will be described in more detail. Triangular wave generating circuit 11 generates a triangular wave v 1 on the basis of the voltage v in from the input voltage detection unit 8, and outputs to the comparator 13. FIG. 15 is a configuration diagram of the triangular wave generation circuit. 15, 14 is an integrator which integrates the voltage v in from the input voltage detection unit 8, 15 is an integrator at the same frequency as the chopping cycle of the switch 2 14
Reset circuit. On the other hand, the error amplifier 12 shown in FIG.
amplifying the difference between out and the reference voltage Vref, and outputs a voltage v 2. The comparator 13 compares the output v 2 of the output v 1 and the error amplifier 12 of the triangular wave generating circuit 11, the switch driving when the output v 2 of the error amplifier 12 is greater than the output v 1 of the triangular wave generating circuit 11 The drive pulse v 3 is output to the section 3.
【０００６】図１６はこの比較器１３の動作を例示する
説明図である。ここでは簡単化のため三角波発生回路１
１に入力される電圧ｖinが二値で変化する場合を示して
いる（図１６（ａ））。三角波発生回路１１に入力され
る電圧ｖinが図１６（ａ）に示すように変化すると、三
角波発生回路１１の出力ｖ1の傾きは図１６（ｂ）に示
すように変化する。比較器１３は当該出力ｖ1と誤差増
幅器１２の出力ｖ2とを比較し（図１６（ｂ））、出力
ｖ2の方が大きい場合にパルスｖ3を出力する（図１６
（ｃ））。即ち、入力電圧Ｖｉ及び出力電圧Ｖｏが大き
くなる（小さくなる）につれて時間幅が短くなる（長く
なる）パルスｖ3を生成する。これにより、入力電圧Ｖ
ｉ及び出力電圧Ｖｏを一定値に制御することが可能であ
り、リップルを減少させることができる。FIG. 16 is an explanatory diagram illustrating the operation of the comparator 13. Here, for simplicity, a triangular wave generation circuit 1
FIG. 16A shows a case where the voltage vin input to 1 changes in two values (FIG. 16A). When the voltage v in to be input to the triangular wave generation circuit 11 changes as shown in FIG. 16 (a), the slope of the output v 1 of the triangular wave generating circuit 11 changes as shown in FIG. 16 (b). The comparator 13 compares the output v 1 with the output v 2 of the error amplifier 12 (FIG. 16B), and outputs a pulse v 3 when the output v 2 is larger (FIG. 16).
(C)). That is, the time width is shortened As the input voltage Vi and output voltage Vo becomes larger (smaller) (longer) for generating a pulse v 3. Thereby, the input voltage V
i and the output voltage Vo can be controlled to be constant values, and the ripple can be reduced.
【０００７】ところで、同様のスイッチングレギュレー
タ方式を用いる回路として昇圧型スイッチングレギュレ
ータがある。図１３に示した非昇圧型レギュレータが入
力電圧と略同電圧を出力するのに対し、昇圧型レギュレ
ータは入力電圧を昇圧して出力する点で異なる。Incidentally, there is a step-up switching regulator as a circuit using a similar switching regulator system. The difference is that the non-boost regulator shown in FIG. 13 outputs substantially the same voltage as the input voltage, whereas the boost regulator boosts and outputs the input voltage.
【０００８】図１７は従来の昇圧型スイッチングレギュ
レータの基本構成を示す構成図である。図において図１
３と同一又は相当部分には同一符号を付し、その説明は
省略する。図１７において、１７はチョークコイル、１
８はスイッチであり、当該スイッチ１８がオンのとき
は、電源１、チョークコイル１７及びスイッチ１８を通
る閉路が形成される。一方、当該スイッチ１８がオフの
ときは、電源１、チョークコイル１７、ダイオード６及
び負荷１６を通る閉路が形成される。なお、ダイオード
６及びコンデンサ５は電流の整流及び平滑化を行なう。FIG. 17 is a configuration diagram showing a basic configuration of a conventional step-up switching regulator. FIG. 1
The same or corresponding portions as in FIG. 3 are denoted by the same reference numerals, and description thereof is omitted. In FIG. 17, 17 is a choke coil, 1
Reference numeral 8 denotes a switch, and when the switch 18 is turned on, a closed circuit passing through the power supply 1, the choke coil 17, and the switch 18 is formed. On the other hand, when the switch 18 is off, a closed path passing through the power supply 1, the choke coil 17, the diode 6, and the load 16 is formed. The diode 6 and the capacitor 5 rectify and smooth the current.
【０００９】次に動作について説明する。スイッチ１８
をオンにすると、チョークコイル１７にエネルギーが蓄
積される。続いてスイッチ１８をオフにすると、チョー
クコイル１７に蓄積されているエネルギーが入力電圧Ｖ
ｉに重畳され、出力端子７から出力される。これによ
り、入力電圧Ｖｉよりも昇圧された出力電圧Ｖｏを出力
することが可能になる。さらに詳しくは、スイッチ１８
のチョッピング（即ち、連続するスイッチのオンオフ動
作）が十分高速であり、チョークコイル１７を流れる電
流が連続的である場合には、チョークコイル１７のイン
ダクタンスをＬ、スイッチ１８のオン時間をＴON、同じ
くオフ時間をＴOFFとして、 Ｖｏ＝（（ＴON＋ＴOFF）
／ＴOFF）・Ｖｉ となる。Next, the operation will be described. Switch 18
Is turned on, energy is stored in the choke coil 17. Subsequently, when the switch 18 is turned off, the energy stored in the choke coil 17 is changed to the input voltage V.
i and is output from the output terminal 7. This makes it possible to output an output voltage Vo that is higher than the input voltage Vi. More specifically, the switch 18
(Ie, continuous on / off operation of the switch) is sufficiently fast and the current flowing through the choke coil 17 is continuous, the inductance of the choke coil 17 is set to L, the on-time of the switch 18 is set to T ON , Similarly, assuming that the OFF time is T OFF , Vo = ((T ON + T OFF )
/ T OFF ) · Vi.
【００１０】以上、従来の昇圧型レギュレータの基本構
成を図１７を用いて説明したが、実際には非昇圧型レギ
ュレータと同様に出力電圧Ｖｏを目標値に安定化させる
ためのフィードバック制御が必要である。また、出力電
圧Ｖｏに含まれるリップルをさらに抑制するために、フ
ィードフォワード制御を行うことが好ましい。Although the basic configuration of the conventional boost regulator has been described with reference to FIG. 17, feedback control for stabilizing the output voltage Vo to a target value is actually required similarly to the non-boost regulator. is there. Further, it is preferable to perform feedforward control in order to further suppress the ripple included in the output voltage Vo.
【００１１】[0011]
【発明が解決しようとする課題】ところで、既に述べた
ように、非昇圧型レギュレータに適用されるフィードフ
ォワード及びフィードバック制御回路として、図１３に
示した制御部１０が知られている。As described above, a control unit 10 shown in FIG. 13 is known as a feedforward and feedback control circuit applied to a non-boost regulator.
【００１２】しかしながら、図１３に示したような非昇
圧型レギュレータと図１７に示したような昇圧型レギュ
レータとでは回路動作が大きく異なるために、非昇圧型
レギュレータに適用される制御回路をそのまま昇圧型レ
ギュレータに適用したとしても、十分なリップル抑制効
果が得られるとは限らない。However, since the circuit operation of the non-boost regulator as shown in FIG. 13 is greatly different from that of the boost regulator as shown in FIG. 17, the control circuit applied to the non-boost regulator is directly boosted. Even when applied to a mold regulator, a sufficient ripple suppression effect is not always obtained.
【００１３】例えば、図１３の非昇圧型レギュレータに
おいては、スイッチ２がオフの際には電源１からの電力
供給がストップするのに対し、図１７に示した昇圧型レ
ギュレータにおいては、スイッチ１８がオフの際にもチ
ョークコイル１７に対して電力供給が続くなど、その回
路動作は大きく異なる。また、図１３の昇圧型レギュレ
ータにおいては、入出力間の絶縁が出来ないために負荷
変動の影響をうけやすく、出力電圧の安定化が難しい。
特に、軽負荷時においては出力電圧が不安定になりやす
い。For example, in the non-boost regulator shown in FIG. 13, when the switch 2 is turned off, the power supply from the power supply 1 is stopped, whereas in the boost regulator shown in FIG. The circuit operation is greatly different, for example, the power supply to the choke coil 17 continues even when the power is off. In addition, in the step-up regulator of FIG. 13, since the input and output cannot be insulated, it is susceptible to load fluctuations, and it is difficult to stabilize the output voltage.
In particular, at a light load, the output voltage tends to be unstable.
【００１４】これらの理由により、昇圧型スイッチング
レギュレータにおいてはフィードフォワード及びフィー
ドバック制御回路が特に高速に動作することが要求され
る。しかしながら、図１３に示した制御部１０において
は誤差増幅器１２（即ち、作動増幅器）など動作が遅い
回路が含まれているために、制御部１０を昇圧型スイッ
チングレギュレータの制御部として用いたとしても、出
力電圧の安定化が不十分であった。For these reasons, in a step-up switching regulator, it is required that the feedforward and feedback control circuits operate at a particularly high speed. However, since the control unit 10 shown in FIG. 13 includes a circuit that operates slowly, such as the error amplifier 12 (that is, the operational amplifier), even if the control unit 10 is used as a control unit of a step-up switching regulator. And the output voltage was not sufficiently stabilized.
【００１５】また、昇圧型スイッチングレギュレータの
みならず、非昇圧型のスイッチングレギュレータにおい
ても、近年の回路動作の高精度化に伴い、さらなる出力
電圧の安定化やリップル電圧の抑制が必要となってき
た。In addition to the step-up switching regulator, the non-step-up switching regulator has been required to further stabilize the output voltage and to suppress the ripple voltage with the recent increase in circuit operation accuracy. .
【００１６】本発明は以上のような問題を解決するため
になされたものであり、動作速度が高速なフィードバッ
ク及びフィードフォワード回路を備えることにより、極
めて出力電圧が安定したスイッチングレギュレータを得
ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide a switching regulator having an extremely stable output voltage by providing a feedback and feedforward circuit having a high operating speed. And
【００１７】[0017]
【課題を解決するための手段】この発明に係るスイッチ
ングレギュレータは、インダクタのエネルギーの蓄積、
放出を制御するスイッチと、入力電圧に基づいてスイッ
チを駆動するパルス信号を生成する第１の制御部と、出
力電圧を検出する出力電圧検出手段と、出力電圧検出手
段の出力と基準値との比較結果に基づいて、第１の制御
部の出力パルスを遮断する第２の制御部とを備える。SUMMARY OF THE INVENTION A switching regulator according to the present invention is capable of storing energy of an inductor,
A switch for controlling emission, a first control unit for generating a pulse signal for driving the switch based on the input voltage, an output voltage detection unit for detecting an output voltage, and an output of the output voltage detection unit and a reference value. A second control unit that cuts off an output pulse of the first control unit based on the comparison result.
【００１８】また、この発明に係るスイッチングレギュ
レータは、出力電圧検出手段の出力と基準値とを入力す
るコンパレータと、このコンパレータの出力を時間積分
する積分手段とを備え、第１の制御部は、入力電圧及び
積分手段の出力に基づいてスイッチ駆動パルスを生成す
る。The switching regulator according to the present invention includes a comparator for inputting an output of the output voltage detecting means and a reference value, and integrating means for integrating the output of the comparator with time. A switch drive pulse is generated based on the input voltage and the output of the integration means.
【００１９】また、この発明に係るスイッチングレギュ
レータは、出力電圧に含まれる交流成分を検出する出力
電圧交流成分検出手段を備え、第１の制御部は、入力電
圧及び出力電圧交流成分検出手段の出力に基づいてスイ
ッチ駆動パルスを生成する。Further, the switching regulator according to the present invention includes an output voltage AC component detecting means for detecting an AC component included in the output voltage, and the first control unit includes an input voltage and an output of the output voltage AC component detecting means. Generates a switch drive pulse based on
【００２０】また、この発明に係るスイッチングレギュ
レータは、入力電圧に含まれる交流成分を検出する入力
電圧交流成分検出手段を備え、第１の制御部は、入力電
圧及び入力電圧交流成分検出手段の出力に基づいてスイ
ッチ駆動パルスを生成する。Further, the switching regulator according to the present invention includes input voltage AC component detecting means for detecting an AC component included in the input voltage, and the first control unit includes an input voltage and an output of the input voltage AC component detecting means. Generates a switch drive pulse based on
【００２１】また、この発明に係るスイッチングレギュ
レータは、インダクタのエネルギーの蓄積、放出を制御
するスイッチと、三角波を発生する三角波発生手段と、
入力電圧を検出する入力電圧検出手段と、三角波発生手
段及び入力電圧検出手段の出力が入力され、スイッチを
駆動するパルス信号を出力する第１のコンパレータと、
出力電圧を検出する出力電圧検出手段と、出力電圧検出
手段の出力及び基準値が入力され、第１のコンパレータ
の出力パルス信号を遮断する第２のコンパレータとを備
える。Further, a switching regulator according to the present invention includes a switch for controlling accumulation and release of energy of an inductor, a triangular wave generating means for generating a triangular wave,
An input voltage detecting means for detecting an input voltage, a first comparator to which an output of the triangular wave generating means and the input voltage detecting means is input and which outputs a pulse signal for driving a switch;
An output voltage detecting means for detecting an output voltage, and a second comparator to which an output and a reference value of the output voltage detecting means are inputted and which interrupts an output pulse signal of the first comparator.
【００２２】また、この発明に係るスイッチングレギュ
レータにおいては、入力電圧検出手段は、第１の抵抗素
子と定電圧素子との直列回路と、第２の抵抗素子とを備
え、入力電圧を直列回路及び第２の抵抗素子により分圧
した値を出力する。Further, in the switching regulator according to the present invention, the input voltage detecting means includes a series circuit of the first resistance element and the constant voltage element, and a second resistance element. A value divided by the second resistance element is output.
【００２３】また、この発明に係るスイッチングレギュ
レータは、スイッチと並列に負荷を接続するための端子
を備える。The switching regulator according to the present invention has a terminal for connecting a load in parallel with the switch.
【００２４】さらにまた、この発明に係るスイッチング
レギュレータは、インダクタと並列に負荷を接続するた
めの端子を備える。Furthermore, the switching regulator according to the present invention has a terminal for connecting a load in parallel with the inductor.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施の形態につい
て図を用いて説明する。なお、従来のものと同一又は相
当部分には、同一符号を付して説明を省略する。Embodiments of the present invention will be described below with reference to the drawings. The same or corresponding parts as those in the related art are denoted by the same reference numerals, and description thereof is omitted.
【００２６】実施の形態１．実施の形態１では、図１７
に示した昇圧型レギュレータに、本発明に係るフィード
フォワード及びフィードバック制御回路を適用した例に
ついて説明する。Embodiment 1 In Embodiment 1, FIG.
An example in which the feedforward and feedback control circuit according to the present invention is applied to the boost regulator shown in FIG.
【００２７】図１は、本発明の実施の形態１である昇圧
型レギュレーターを例示する構成図である。図におい
て、１９は三角波発生器であり、高さ（レベル）、幅が
等しい三角波ＶTを周期的に生成する。２０は比較器で
あり、この三角波ＶT及び入力電圧検出部８からの電圧
ｖinを比較して、電圧Ｖ4を出力する。２１は同じく比
較器であり、出力電圧検出部９からの電圧ｖoutと基準
電圧Ｖｒｅｆを比較して、電圧Ｖ5を出力する。３はス
イッチ駆動部であり、入力される電圧（Ｖ6）に基づい
てスイッチ１８を駆動する。なお、比較器２０の出力部
（Ｖ4）、比較器２１の出力部（Ｖ5）、及びスイッチ駆
動部３の入力部（Ｖ6）は接続されている。また、図１
７に示したスイッチ１８の一例としてＦＥＴ（電解効果
トランジスタ）を用いている。FIG. 1 is a configuration diagram illustrating a boost regulator according to the first embodiment of the present invention. In the figure, 19 is a triangular wave generator, height (level), the width of the triangular wave V T periodically generate equal. 20 is a comparator compares the voltage v in from the triangular wave V T and the input voltage detection unit 8, and outputs the voltage V 4. A comparator 21 compares the voltage v out from the output voltage detector 9 with the reference voltage Vref and outputs a voltage V 5 . A switch driving unit 3 drives the switch 18 based on the input voltage (V 6 ). The output unit (V 4) of the comparator 20, the output of the comparator 21 (V 5), and the input unit of the switch driver 3 (V 6) are connected. FIG.
An FET (field effect transistor) is used as an example of the switch 18 shown in FIG.
【００２８】ここで、比較器２０及び比較器２１などに
用いられている一般的なコンパレータの一例を簡単に説
明しておく。図７（ａ）は一般的なコンパレータを説明
する回路図である。図において、Ｅinはコンパレータの
プラス入力端子へ印加される入力電圧、Ｅｒｅｆはコン
パレータのマイナス入力端子へ印加される入力電圧、Ｅ
outはコンパレータの出力部における電圧である。図７
（ｂ）は当該コンパレータの動作を説明する波形図であ
る。図７（ｂ）において図７（ａ）と同一又は相当部分
には同一符号を付している。図７（ｂ）に示すようにコ
ンパレータの出力電圧Ｅｏｕｔは、（入力電圧Ｅin＞基
準電圧Ｅｒｅｆ）の場合には上昇し（以下、ハイレベル
と称す）、逆に（基準電圧Ｅｒｅｆ＞入力電圧Ｅin）の
場合には下降若しくは接地される（以下ローレベルと称
す）。ここで、ＶHはコンパレータのハイレベル時の出
力電圧、ＶLはローレベル時の出力電圧であり、電圧ＶH
＞電圧ＶLとする。なお、コンパレータは作動増幅器に
比べて動作が速い。Here, an example of a general comparator used in the comparators 20 and 21 will be briefly described. FIG. 7A is a circuit diagram illustrating a general comparator. In FIG, E in the input voltage applied to the positive input terminal of the comparator, Eref is input voltage applied to the negative input terminal of the comparator, E
out is the voltage at the output of the comparator. FIG.
(B) is a waveform diagram illustrating the operation of the comparator. In FIG. 7B, the same or corresponding parts as those in FIG. 7A are denoted by the same reference numerals. Output voltage Eout of the comparator as shown in FIG. 7 (b), rises in the case of (the input voltage E in> reference voltage Eref) (hereinafter, referred to as a high level), the reverse (the reference voltage Eref> Input Voltage In the case of E in ), it is lowered or grounded (hereinafter referred to as low level). Here, V H is the output voltage of the comparator at the high level, VL is the output voltage at the low level, and the voltage V H
> Voltage VL . The operation of the comparator is faster than that of the operational amplifier.
【００２９】次に図１に示した回路の動作について説明
する。入力電圧検出部８が検出した分圧電圧ｖinは比較
器２０のマイナス入力端子へ入力される。また、三角波
発生器１９が生成した三角波ＶTは比較器２０のプラス
入力端子へ入力される。比較器２０は、これら入力され
た三角波ＶT及び分圧電圧ｖinを比較して、三角波ＶTの
電圧が分圧電圧ｖinよりも高い場合に出力Ｖ4をハイレ
ベルとする。逆に、低い場合には出力Ｖ4をローレベル
とする。図８は比較器２０の動作を説明する波形図であ
る。図８に示すように、比較器２０はパルス幅が電圧ｖ
inに略比例して狭くなるパルス信号Ｖ4を生成する。Next, the operation of the circuit shown in FIG. 1 will be described. Divided voltage v in the input voltage detection unit 8 detects are inputted to the negative input terminal of the comparator 20. Further, the triangular wave V T of the triangular wave generator 19 has generated is input to the positive input terminal of the comparator 20. Comparator 20 compares these input triangular wave V T and the divided voltage v in, the output V 4 to a high level when the voltage of the triangular wave V T is higher than the divided voltage v in. Conversely, the output V 4 at a low level if it is lower. FIG. 8 is a waveform chart for explaining the operation of the comparator 20. As shown in FIG. 8, the comparator 20 has a pulse width of voltage v
substantially in proportion to produce a narrower pulse signal V 4 to in.
【００３０】一方、図１に示した出力電圧検出部９から
の分圧電圧ｖoutは比較器２１のマイナス入力端子へ入
力される。また、比較器２１のプラス入力端子には基準
電圧Ｖｒｅｆが入力される。比較器２１の出力はオープ
ンコレクタであり、これら入力された分圧電圧ｖout及
び基準電圧Ｖｒｅｆを比較して、（分圧電圧ｖout＞基
準電圧Ｖｒｅｆ）のときは出力Ｖ5をローレベル（短
絡）にし、逆の場合は出力Ｖ5をハイレベル（開放）に
する。これにより、出力電圧Ｖｏが設定電圧より高くな
った際に、スイッチ駆動部３への入力パルス信号Ｖ4を
強制的に排除できる。On the other hand, the divided voltage v out from the output voltage detector 9 shown in FIG. 1 is input to the minus input terminal of the comparator 21. The reference voltage Vref is input to the plus input terminal of the comparator 21. The output of the comparator 21 is an open-collector, and compares these input divided voltage v out and the reference voltage Vref, (divided voltage v out> reference voltage Vref) low level output V 5 when the ( the short circuit), in the opposite case the output V 5 to the high level (open). Thus, when the output voltage Vo becomes higher than the set voltage, forcibly removed the input pulse signal V 4 to the switch driving section 3.
【００３１】即ち、比較器２０の出力Ｖ4及び比較器２
１の出力Ｖ5の双方がハイレベルである場合にはスイッ
チ駆動部３に入力される電圧Ｖ6はハイレベルとなる
が、出力Ｖ4又はＶ5のいずれかがローレベルである場合
には、電圧Ｖ6はローレベルとなる。図９は、スイッチ
駆動部３に入力される電圧Ｖ6を例示する波形図であ
る。このように、出力電圧検出部９の出力電圧ｖoutが
基準電圧Ｖｒｅｆより高くなる期間においては、比較器
２０の出力パルスＶ4が強制的に遮断され、スイッチ駆
動部３への入力電圧Ｖ6は接地電圧となる。That is, the output V 4 of the comparator 20 and the comparator 2
Although both of the first output V 5 voltage V 6 that is inputted to the switch driving section 3 becomes high level when the high level, when either the output V 4 or V 5 is at a low level , voltage V 6 is at a low level. FIG. 9 is a waveform diagram illustrating the voltage V 6 input to the switch driving unit 3. As described above, during the period in which the output voltage v out of the output voltage detection unit 9 is higher than the reference voltage Vref, the output pulse V 4 of the comparator 20 is forcibly cut off, and the input voltage V 6 to the switch driving unit 3 is cut off. Is the ground voltage.
【００３２】以上のように、本実施の形態１の昇圧型レ
ギュレーターは、入力電圧Ｖｉに基づき時間幅が変化す
るスイッチ駆動パルスを出力電圧Ｖｏに基づき遮断する
ようにしたので、フィードフォワード及びフィードバッ
ク制御回路の動作が高速となり、安定かつリップルの少
ない出力電圧を得ることができる。As described above, the step-up regulator of the first embodiment cuts off the switch drive pulse whose time width changes based on the input voltage Vi based on the output voltage Vo. The operation of the circuit is performed at high speed, and a stable output voltage with little ripple can be obtained.
【００３３】また、フィードフォワード回路が出力する
駆動パルスを、誤差増幅器を用いることなくフィードバ
ック制御することにより、さらに出力電圧が安定したス
イッチングレギュレータを得ることができる。Further, by performing feedback control of the drive pulse output from the feedforward circuit without using an error amplifier, it is possible to obtain a switching regulator with a more stable output voltage.
【００３４】また、スイッチ駆動パルスを出力するコン
パレータの出力部に、出力電圧及び基準電圧が入力され
るコンパレータの出力部を接続することにより、特に高
速なフィードフォワード及びフィードバック制御が可能
となり、さらに出力電圧が安定するスイッチングレギュ
レータを得ることができる。Further, by connecting the output part of the comparator to which the output voltage and the reference voltage are inputted to the output part of the comparator which outputs the switch drive pulse, it is possible to perform particularly fast feedforward and feedback control, and furthermore, the output A switching regulator with a stable voltage can be obtained.
【００３５】また、このようにフィードフォワード及び
フィードバック制御が高速化することにより、軽負荷時
及び急激な負荷変動時にも出力電圧が安定したスイッチ
ングレギュレータを得ることができる。Further, since the speed of the feedforward and feedback control is increased as described above, a switching regulator having a stable output voltage can be obtained even when the load is light and the load fluctuates rapidly.
【００３６】また、このようにフィードフォワード及び
フィードバック制御が高速化することにより、出力電圧
の安定化が難しいとされる昇圧型のスイッチングレギュ
レータにおいても、十分なリップル抑制効果及び出力安
定性を得ることができる。Further, since the speed of the feedforward and feedback control is increased as described above, a sufficient ripple suppressing effect and output stability can be obtained even in a step-up switching regulator in which it is difficult to stabilize the output voltage. Can be.
【００３７】また、入力電圧に応じてパルス幅を制御す
るため、広い入力電圧範囲にわたって定電圧直流電源と
して機能するスイッチングレギュレータを得ることがで
きる。Further, since the pulse width is controlled according to the input voltage, a switching regulator functioning as a constant voltage DC power supply over a wide input voltage range can be obtained.
【００３８】さらにまた、出力電圧が安定した昇圧型電
源として従来はトランス回路を用いていたが、トランス
を用いない昇圧型スイッチングレギュレータ方式におい
ても十分に出力電圧を安定化させることが可能となった
ので、小型かつ安価な昇圧型電源を得ることができる。Further, a transformer circuit has conventionally been used as a step-up power supply having a stable output voltage. However, the output voltage can be sufficiently stabilized even in a step-up switching regulator system not using a transformer. Therefore, a small and inexpensive boost type power supply can be obtained.
【００３９】実施の形態２．図２は本発明による実施の
形態２の昇圧型レギュレーターの構成を説明する回路図
である。なお、これまでに説明したものと同等の部分に
ついては、同一符号を付して説明を省略する。Embodiment 2 FIG. 2 is a circuit diagram illustrating a configuration of a step-up regulator according to a second embodiment of the present invention. In addition, about the part equivalent to what was demonstrated previously, the same code | symbol is attached | subjected and description is abbreviate | omitted.
【００４０】図２において、２２は出力電圧Ｖｏが設定
電圧を超えた時間を検出して積分する出力過電圧時間検
出回路であり、後述する比較器２４、帰還抵抗２５、抵
抗２６及びコンデンサ２７から構成される。比較器２４
のプラス入力端子には出力電圧検出部９の出力電圧ｖ
outが入力され、マイナス入力端子には比較器２１と同
様の基準電圧Ｖｒｅｆが入力される。２５は帰還抵抗で
あり、一端には比較器２４の出力部が、他端には比較器
２４のマイナス入力端子が接続される。２７はコンデン
サであり、一端は抵抗２６を介して比較器２４の出力部
に接続され、他端は電気的に接地される。また、コンデ
ンサ２７に蓄積される電圧は、出力過電圧時間検出回路
２２の出力電圧Ｖ7として後述する加算回路２３へ出力
される。２３は入力電圧検出部８からの分圧電圧ｖinと
出力過電圧時間検出回路２２からの電圧Ｖ7とを加算し
て電圧Ｖ8を出力する加算回路である。なお、前述の実
施の形態１においては、比較器２０のマイナス入力端子
には分圧電圧ｖinが入力されたが、本実施の形態２にお
いては加算回路２３の出力電圧Ｖ8が入力される。In FIG. 2, reference numeral 22 denotes an output overvoltage time detecting circuit for detecting and integrating the time when the output voltage Vo exceeds the set voltage, and comprises a comparator 24, a feedback resistor 25, a resistor 26, and a capacitor 27, which will be described later. Is done. Comparator 24
Output voltage v of the output voltage detector 9
out is input, and the same reference voltage Vref as the comparator 21 is input to the minus input terminal. 25 is a feedback resistor, one end of which is connected to the output of the comparator 24, and the other end of which is connected to the minus input terminal of the comparator 24. A capacitor 27 has one end connected to the output of the comparator 24 via the resistor 26 and the other end electrically grounded. The voltage stored in the capacitor 27 is output to the adder circuit 23 to be described later as the output voltage V 7 output overvoltage time detecting circuit 22. 23 is a divided voltage v in an adding circuit for outputting a voltage V 8 by adding the voltage V 7 from the output overvoltage time detecting circuit 22 from the input voltage detection unit 8. In the first embodiment described above, although the negative input terminal of the comparator 20 is input divided voltage v in, the output voltage V 8 of the adder circuit 23 in the second embodiment is input .
【００４１】次に動作について説明する。図２に示した
出力過電圧時間検出回路２２は、出力電圧検出部９から
の検出電圧ｖoutと基準電圧Ｖｒｅｆとを比較器２４で
比較し、その比較結果をコンデンサ２７により積分す
る。このコンデンサ２７の電圧を、この検出回路２２の
出力電圧Ｖ7として加算回路２３へ出力する。なお、こ
の積分処理は、比較結果を時間的に平滑化するためのも
のである。Next, the operation will be described. The output overvoltage time detection circuit 22 shown in FIG. 2 compares the detection voltage v out from the output voltage detection unit 9 with the reference voltage Vref by the comparator 24, and integrates the comparison result by the capacitor 27. The voltage of the capacitor 27 as the output voltage V 7 of the detection circuit 22 to the summing circuit 23. This integration process is for temporally smoothing the comparison result.
【００４２】加算回路２３は入力された電圧Ｖ7と入力
電圧検出部８の出力電圧ｖinとを加算した電圧Ｖ8を比
較器２０のマイナス入力端子に入力する。図１０は本発
明の実施の形態２の昇圧型レギュレーターの動作を例示
する波形図である。図において、（ａ）は図２に示した
比較器２４に入力された二つの電圧、即ち出力電圧検出
部９の検出電圧ｖout及び基準電圧Ｖｒｅｆを示す波形
図である。また図１０（ｂ）は出力過電圧時間検出回路
２２が出力する電圧Ｖ7を示す波形図である。また図１
０（ｃ）は入力電圧検出部８の検出電圧ｖinを示す波形
図である。また、図１０（ｄ）は比較器２０に入力され
る電圧Ｖ8を示す波形図である。さらにまた、図１０
（ｅ）は比較器２０が出力する電圧Ｖ4を示す波形図で
ある。The adder circuit 23 receives the output voltage v voltage V 8 obtained by adding the in the voltage V 7 which is input an input voltage detection unit 8 to the negative input terminal of the comparator 20. FIG. 10 is a waveform diagram illustrating the operation of the boost regulator according to the second embodiment of the present invention. 3A is a waveform diagram showing two voltages input to the comparator 24 shown in FIG. 2, that is, a detection voltage v out of the output voltage detection unit 9 and a reference voltage Vref. FIG. 10B is a waveform diagram showing the voltage V 7 output from the output overvoltage time detection circuit 22. FIG.
0 (c) is a waveform diagram showing a detection voltage v in the input voltage detection unit 8. FIG. 10D is a waveform diagram showing the voltage V 8 input to the comparator 20. Furthermore, FIG.
(E) is a waveform diagram showing the voltage V 4 outputted from the comparator 20.
【００４３】なお、比較器２０の出力電圧Ｖ4が実施の
形態１と同様に比較器２１の出力によって遮断されるこ
とは言うまでもない。It is needless to say that the output voltage V 4 of the comparator 20 is cut off by the output of the comparator 21 as in the first embodiment.
【００４４】本実施の形態２の昇圧型レギュレーターは
以上のような構成にすることにより、出力電圧Ｖｏが設
定電圧を超えた時間に応じて、スイッチ駆動部３に供給
されるパルス幅が狭くなるフィードバック制御を行える
ので、出力電圧Ｖｏをさらに安定化させることができ
る。With the above-described configuration of the step-up regulator of the second embodiment, the pulse width supplied to the switch drive unit 3 becomes narrower in accordance with the time when the output voltage Vo exceeds the set voltage. Since the feedback control can be performed, the output voltage Vo can be further stabilized.
【００４５】実施の形態３．実施の形態３では、図１に
示した入力電圧検出部８にダイオードを直列に接続した
例について説明する。図３は本発明による実施の形態３
の昇圧型レギュレーターの構成を説明する回路図であ
る。以下の説明において、これまでに説明したものと同
等の部分については、同一符号を付して説明を省略す
る。Embodiment 3 In the third embodiment, an example in which a diode is connected in series to the input voltage detection unit 8 shown in FIG. 1 will be described. FIG. 3 shows a third embodiment according to the present invention.
FIG. 2 is a circuit diagram illustrating a configuration of a step-up regulator of FIG. In the following description, portions that are the same as those described above are given the same reference numerals, and description thereof is omitted.
【００４６】図３に示した昇圧型レギュレータにおいて
は、分圧用の抵抗８ａ及び８ｂにダイオード２８を直列
に接続することにより、入力電圧検出部８の検出電圧ｖ
inにダイオード２８の電圧降下ＶD分だけオフセットを
かけることができる。これにより、比較器２０の動作点
を容易に調整することができる。なお、図３に示したダ
イオード２８に代えて、ツェナーダイオード等の定電圧
素子を使用してもよい。In the step-up regulator shown in FIG. 3, a diode 28 is connected in series with the voltage dividing resistors 8a and 8b, so that the detection voltage v
In can be offset by the voltage drop V D of the diode 28. Thus, the operating point of the comparator 20 can be easily adjusted. Note that a constant voltage element such as a Zener diode may be used instead of the diode 28 shown in FIG.
【００４７】また、入力電圧Ｖｉに反比例してパルス信
号Ｖ4のパルス幅が変化するようにダイオード２８の電
圧降下ＶDを選択することにより、理想的に近いフィー
ドフォワード制御を行なうことができる。つまり、入力
電圧Ｖｉに略反比例してスイッチ１８の駆動パルス幅が
変化することで、入力電圧Ｖｉの変動が出力電圧Ｖｏに
影響し難くなり、リップルを抑制することができる。Further, by selecting the voltage drop V D of the diode 28 so that the pulse width of the pulse signal V 4 in inverse proportion to the input voltage Vi changes, can be carried out ideally close feedforward control. That is, since the drive pulse width of the switch 18 changes in inverse proportion to the input voltage Vi, the change in the input voltage Vi hardly affects the output voltage Vo, and the ripple can be suppressed.
【００４８】図１１（ａ）は図３に示した入力電圧検出
部８の出力電圧ｖinを例示する波形図である。比較のた
めに、当該図３に示した回路における出力電圧ｖinをｖ
in( タ ゛イオート゛あり )として示すとともに、図１に示した回
路（即ち、ダイオード２８を用いない回路）における出
力電圧ｖinをｖin( タ゛イオート゛なし )として示している。こ
のように、ダイオード２８を用いることにより、入力電
圧検出部８の出力電圧ｖinを上昇させることができる。
なお、簡単化のため、各出力電圧ｖinはリップルを含ま
ないものとする。[0048] FIG. 11 (a) is a waveform diagram illustrating the output voltage v in the input voltage detection unit 8 shown in FIG. For comparison, the output voltage vin in the circuit shown in FIG.
together shown as in (Yes data Bu Ioto Bu), shown as the circuit shown in FIG. 1 (i.e., the circuit which does not use the diode 28) the output voltage v in the v in (Not determined Bu Ioto Bu). Thus, by using the diode 28, it is possible to increase the output voltage v in the input voltage detection unit 8.
Note that for simplicity, the output voltage v in shall not include the ripple.
【００４９】図１１（ｂ）は、図１１(a)に示した各出
力電圧ｖinに基づき比較器２０が生成するパルスを例示
する波形図である。このようにダイオード２８を用いる
ことにより、比較器２０の出力パルス幅を狭くすること
ができる。[0049] FIG. 11 (b) is a waveform diagram illustrating the pulse comparator 20 is generated on the basis of the output voltage v in shown in FIG. 11 (a). By using the diode 28 in this manner, the output pulse width of the comparator 20 can be reduced.
【００５０】本実施の形態３の昇圧型レギュレータは以
上のように構成したので、比較器２０の設計を変更する
ことなく、当該比較器の出力パルス幅を調整することが
でき、出力電圧が安定した昇圧型レギュレータを容易に
設計することが可能となる。Since the step-up regulator of the third embodiment is configured as described above, the output pulse width of the comparator can be adjusted without changing the design of the comparator 20, and the output voltage is stabilized. This makes it possible to easily design the boosted regulator.
【００５１】実施の形態４．図４は本発明による実施の
形態４の昇圧型レギュレーターの構成を説明する回路図
である。図４においては、図１に示したＦＥＴ１８とチ
ョークコイル１７の位置を入れ替えるとともに、ダイオ
ード６の向きを反転させている。これにより、出力端子
７の出力電圧が電源１と逆極性となる昇圧型レギュレー
ターを得ることができる。Embodiment 4 FIG. FIG. 4 is a circuit diagram illustrating a configuration of a boost regulator according to a fourth embodiment of the present invention. 4, the positions of the FET 18 and the choke coil 17 shown in FIG. 1 are interchanged, and the direction of the diode 6 is reversed. This makes it possible to obtain a step-up regulator in which the output voltage of the output terminal 7 has the opposite polarity to the power supply 1.
【００５２】実施の形態５．図５は本発明による実施の
形態５の昇圧型レギュレーターの構成を説明する回路図
である。図において図１に示したものと同一又は相当部
分には同一符号を付してその説明を省略する。図におい
て、２９は結合コンデンサであり、結合抵抗３０を介し
て加算回路２３に接続されている。Embodiment 5 FIG. FIG. 5 is a circuit diagram illustrating a configuration of a step-up regulator according to a fifth embodiment of the present invention. In the figure, the same or corresponding parts as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. In the figure, reference numeral 29 denotes a coupling capacitor, which is connected to the addition circuit 23 via a coupling resistor 30.
【００５３】次に動作について説明する。出力端子７の
プラス側端子に接続された結合コンデンサ２９及び結合
抵抗３０からなる直列回路は、出力電圧Ｖｏに含まれる
リップル電圧成分ＶR（交流成分）を検出し、加算回路
２３へ出力する。加算回路２３は当該リップル成分ＶR
と入力電圧検出部８から出力される電圧ｖinとを加算
し、比較器２０のマイナス入力端子へ入力する。Next, the operation will be described. A series circuit including a coupling capacitor 29 and a coupling resistor 30 connected to the positive terminal of the output terminal 7 detects a ripple voltage component V R (AC component) included in the output voltage Vo and outputs it to the addition circuit 23. The adding circuit 23 calculates the ripple component V R
It adds the voltage v in output from the input voltage detection unit 8 and is input to the negative input terminal of the comparator 20.
【００５４】本実施の形態５の昇圧型レギュレーターは
以上のように構成されているため、出力電圧Ｖｏに含ま
れるリップル電圧に応じて比較器２０の出力パルス幅が
調整され、安定した出力電圧Ｖｏを得ることができる。Since the step-up regulator of the fifth embodiment is configured as described above, the output pulse width of the comparator 20 is adjusted according to the ripple voltage included in the output voltage Vo, and the stable output voltage Vo Can be obtained.
【００５５】実施の形態６．図６は本発明による実施の
形態６の昇圧型レギュレーターの構成を説明する回路図
である。図において図１に示したものと同一又は相当部
分には同一符号を付してその説明を省略する。実施の形
態６においては、入力結合コンデンサ８ｃ及び入力結合
抵抗８ｄの直列回路が分圧抵抗８ａに並列に接続されて
いる点が実施の形態１と異なる。Embodiment 6 FIG. FIG. 6 is a circuit diagram illustrating a configuration of a boost regulator according to a sixth embodiment of the present invention. In the figure, the same or corresponding parts as those shown in FIG. 1 are denoted by the same reference numerals, and description thereof will be omitted. The sixth embodiment is different from the first embodiment in that a series circuit of an input coupling capacitor 8c and an input coupling resistor 8d is connected in parallel to a voltage dividing resistor 8a.
【００５６】次に動作について説明する。図１２はこの
入力電圧検出部８を説明するための等価回路図である。
図において、（ａ）は入力電圧Ｖｉの直流成分に対する
入力電圧検出部８の等価回路である。即ち、直流成分に
対しては図６に示した入力結合コンデンサ８ｃは開放
（抵抗値∞）である。一方、入力電圧Ｖｉの高周波成分
に対する入力電圧検出部８の等価回路は図１２（ｂ）の
ようになる。即ち、高周波成分に対しては図６に示した
入力結合コンデンサ８ｃは短絡（抵抗値ゼロ）である。
よって、入力電圧検出部８の検出電圧ｖinは、直流成分
については低く、交流成分に対しては高くなる。Next, the operation will be described. FIG. 12 is an equivalent circuit diagram for explaining the input voltage detection unit 8.
In the figure, (a) is an equivalent circuit of the input voltage detector 8 for the DC component of the input voltage Vi. That is, the input coupling capacitor 8c shown in FIG. 6 is open (resistance value 開放) for the DC component. On the other hand, an equivalent circuit of the input voltage detector 8 for the high frequency component of the input voltage Vi is as shown in FIG. That is, the input coupling capacitor 8c shown in FIG. 6 is short-circuited (zero resistance value) for high-frequency components.
Therefore, the detection voltage v in the input voltage detection unit 8 is lower for the DC component, higher for the AC component.
【００５７】このように、入力電圧Ｖｉに含まれる直流
成分に対するフィードフォワード量と入力電圧Ｖｉに含
まれる交流成分に対するフィードフォワード量を異なら
せて調整することができるので、出力電圧Ｖｏに現れる
入力電圧変動の影響を抑制し易くなる。As described above, since the feedforward amount for the DC component included in the input voltage Vi and the feedforward amount for the AC component included in the input voltage Vi can be adjusted to be different, the input voltage appearing in the output voltage Vo can be adjusted. It becomes easier to suppress the influence of fluctuation.
【００５８】なお、実施の形態１〜６においては、スイ
ッチ１８としてＭＯＳＦＥＴを用いた例を示したが、ト
ランジスタやＧＴＯを用いても同様の効果を得ることが
できるのは言うまでもない。In the first to sixth embodiments, an example in which a MOSFET is used as the switch 18 has been described. However, it is needless to say that a similar effect can be obtained by using a transistor or a GTO.
【００５９】[0059]
【発明の効果】この発明は以上説明したように構成され
ているので、以下に示すような効果を奏する。この発明
に係るスイッチングレギュレータにおいては、入力電圧
に基づいて生成されたスイッチ駆動パルスを、出力電圧
検出手段の出力と基準電圧との比較結果に基づいて遮断
するようにしたので、高速なフィードフォワード及びフ
ィードバック制御が実現でき、出力電圧が安定したスイ
ッチングレギュレータを得ることができる。Since the present invention is configured as described above, it has the following effects. In the switching regulator according to the present invention, the switch drive pulse generated based on the input voltage is cut off based on the result of comparison between the output of the output voltage detection means and the reference voltage, so that high-speed feed forward and Feedback control can be realized, and a switching regulator with a stable output voltage can be obtained.
【００６０】また、この発明に係るスイッチングレギュ
レータにおいては、出力電圧が設定電圧を超えた時間を
検出して積分する回路を備え、その積分結果に基づいて
スイッチ駆動パルスを生成するようにしたので、さらに
出力電圧が安定したスイッチングレギュレータを得るこ
とができる。Further, the switching regulator according to the present invention is provided with a circuit for detecting and integrating the time when the output voltage exceeds the set voltage, and generating the switch drive pulse based on the integration result. Further, a switching regulator with a stable output voltage can be obtained.
【００６１】また、この発明に係るスイッチングレギュ
レータにおいては、出力電圧に含まれる交流成分を検出
し、この検出結果及び入力電圧に基づいてスイッチ駆動
パルスを生成するようにしたので、出力電圧に含まれる
リップル電圧が特に少ないスイッチングレギュレータを
得ることができる。In the switching regulator according to the present invention, an AC component included in the output voltage is detected, and a switch drive pulse is generated based on the detection result and the input voltage. A switching regulator with a particularly small ripple voltage can be obtained.
【００６２】また、この発明に係るスイッチングレギュ
レータにおいては、入力電圧に含まれる交流成分を検出
する手段を備え、入力電圧及び当該入力電圧に含まれる
交流成分に基づいてスイッチ駆動パルスを生成するよう
にしたので、入力電圧に含まれるリップル電圧が出力電
圧に影響し難いスイッチングレギュレータを得ることが
できる。Further, the switching regulator according to the present invention includes means for detecting an AC component included in the input voltage, and generates a switch driving pulse based on the input voltage and the AC component included in the input voltage. Therefore, it is possible to obtain a switching regulator in which the ripple voltage included in the input voltage hardly affects the output voltage.
【００６３】また、この発明に係るスイッチングレギュ
レータにおいては、三角波発生手段及び入力電圧検出手
段の出力が入力され、スイッチ駆動パルスを出力するコ
ンパレータと、出力電圧検出手段の出力及び基準電圧が
入力され、コンパレータの出力パルス信号を遮断する別
のコンパレータとを備えたので、極めて高速に動作する
フィードフォワード及びフィードバック回路が実現で
き、格別に出力電圧が安定したスイッチングレギュレー
タを得ることができる。Further, in the switching regulator according to the present invention, the outputs of the triangular wave generating means and the input voltage detecting means are inputted, the comparator for outputting the switch driving pulse, the output of the output voltage detecting means and the reference voltage are inputted, Since another comparator for interrupting the output pulse signal of the comparator is provided, a feed-forward and feedback circuit operating at an extremely high speed can be realized, and a switching regulator with a particularly stable output voltage can be obtained.
【００６４】また、この発明に係るスイッチングレギュ
レータにおいては、抵抗及び定電圧素子を用いて入力電
圧を分圧し、その値を入力電圧検出手段の出力とする。
これにより、当該ダイオードの電圧降下を調整するとい
った容易な方法で、特に出力電圧が安定したスイッチン
グレギュレータを得ることができる。In the switching regulator according to the present invention, the input voltage is divided using a resistor and a constant voltage element, and the value is used as the output of the input voltage detecting means.
This makes it possible to obtain a switching regulator whose output voltage is particularly stable by an easy method such as adjusting the voltage drop of the diode.
【００６５】さらにまた、この発明に係るスイッチング
レギュレータにおいては、出力電圧が安定した昇圧型ス
イッチングレギュレータを得ることができる。Further, in the switching regulator according to the present invention, it is possible to obtain a step-up switching regulator having a stable output voltage.
【図１】 本発明の実施の形態１である昇圧型レギュレ
ーターを例示する構成図である。FIG. 1 is a configuration diagram illustrating a boost regulator according to a first embodiment of the present invention;
【図２】 本発明の実施の形態２である昇圧型レギュレ
ーターを例示する構成図である。FIG. 2 is a configuration diagram illustrating a boost regulator according to a second embodiment of the present invention;
【図３】 本発明の実施の形態３である昇圧型レギュレ
ーターを例示する構成図である。FIG. 3 is a configuration diagram illustrating a boost regulator according to a third embodiment of the present invention;
【図４】 本発明の実施の形態４である昇圧型レギュレ
ーターを例示する構成図である。FIG. 4 is a configuration diagram illustrating a boost regulator according to a fourth embodiment of the present invention;
【図５】 本発明の実施の形態５である昇圧型レギュレ
ーターを例示する構成図である。FIG. 5 is a configuration diagram illustrating a boost regulator according to a fifth embodiment of the present invention;
【図６】 本発明の実施の形態６である昇圧型レギュレ
ーターを例示する構成図である。FIG. 6 is a configuration diagram illustrating a boost regulator according to a sixth embodiment of the present invention;
【図７】 一般的なコンパレータを例示する説明図であ
る。FIG. 7 is an explanatory diagram illustrating a general comparator.
【図８】 図１に示した比較器２０の動作を例示する波
形図である。FIG. 8 is a waveform chart illustrating an operation of the comparator 20 shown in FIG.
【図９】 図１に示したスイッチ駆動部３に入力される
電圧Ｖ6を例示する波形図である9 is a waveform diagram illustrating a voltage V 6 input to the switch driving unit 3 illustrated in FIG.
【図１０】 本発明の実施の形態２である昇圧型レギュ
レーターの動作を例示する波形図である。FIG. 10 is a waveform diagram illustrating an operation of the boost regulator according to the second embodiment of the present invention;
【図１１】 図３に示した昇圧型レギュレーターにおけ
る比較器１３の動作を例示する波形図である。11 is a waveform chart illustrating an operation of a comparator 13 in the boost regulator shown in FIG.
【図１２】 図６に示した昇圧型レギュレーターにおけ
る入力電圧検出部８の動作を説明する等価回路図であ
る。12 is an equivalent circuit diagram illustrating an operation of the input voltage detection unit 8 in the boost regulator shown in FIG.
【図１３】 従来の非昇圧型スイッチングレギュレータ
を例示する構成図であるFIG. 13 is a configuration diagram illustrating a conventional non-boosting type switching regulator;
【図１４】 図１３に示した入力電圧Ｖｉを例示する波
形図である。FIG. 14 is a waveform diagram illustrating the input voltage Vi shown in FIG.
【図１５】 図１３に示した三角波発生回路１１を例示
する構成図である。15 is a configuration diagram illustrating the triangular wave generation circuit 11 shown in FIG.
【図１６】 図１３に示した比較器１３の動作を例示す
る説明図である。16 is an explanatory diagram illustrating an operation of the comparator 13 illustrated in FIG.
【図１７】 従来の昇圧型スイッチングレギュレータの
基本構成を例示する構成図である。FIG. 17 is a configuration diagram illustrating a basic configuration of a conventional step-up switching regulator.
Ｖｉ 入力電圧、 Ｖｏ 出力電圧、 １ 電源、 ２
スイッチ、３ スイッチ駆動部、 ４ チョークコイ
ル、 ５ コンデンサ、６ ダイオード、 ７ 出力端
子、 ８ 入力電圧検出部、８ａ 分圧抵抗、 ８ｂ
分圧抵抗、 ８ｃ 入力結合コンデンサ、８ｄ 入力結
合抵抗、 ９ 出力電圧検出部、 １０ 制御部、１１
三角波発生回路、 １２ 誤差増幅器、 １３ 比較
器、１４ 積分器、 １５ リセット回路、 １６ 負
荷、１７ チョークコイル、 １８ スイッチ、 １９
三角波発生器、２０ 比較器、 ２１ 比較器、 ２
２ 出力過電圧時間検出回路、２３ 加算回路、 ２４
比較器、 ２５ 帰還抵抗、 ２６ 抵抗、２７ コ
ンデンサ、 ２８ ダイオード、 ２９ 結合コンデン
サ、３０ 結合抵抗。Vi input voltage, Vo output voltage, 1 power supply, 2
Switch, 3 switch driver, 4 choke coil, 5 capacitor, 6 diode, 7 output terminal, 8 input voltage detector, 8a voltage dividing resistor, 8b
8c input coupling capacitor, 8d input coupling resistance, 9 output voltage detector, 10 controller, 11
Triangular wave generation circuit, 12 error amplifier, 13 comparator, 14 integrator, 15 reset circuit, 16 load, 17 choke coil, 18 switch, 19
Triangular wave generator, 20 comparators, 21 comparators, 2
2 output overvoltage time detection circuit, 23 addition circuit, 24
Comparator, 25 feedback resistor, 26 resistor, 27 capacitor, 28 diode, 29 coupling capacitor, 30 coupling resistor.
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5G065 AA00 AA05 DA07 EA01 HA04 JA01 JA02 LA01 MA08 MA09 MA10 NA02 NA03 NA07 5H730 AS01 BB14 BB57 DD04 FD01 FD11 FF02 FG05 FG25 FG26 ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5G065 AA00 AA05 DA07 EA01 HA04 JA01 JA02 LA01 MA08 MA09 MA10 NA02 NA03 NA07 5H730 AS01 BB14 BB57 DD04 FD01 FD11 FF02 FG05 FG25 FG26
Claims (8)
制御するスイッチと、入力電圧に基づいて前記スイッチ
を駆動するパルス信号を生成する第１の制御部と、出力
電圧を検出する出力電圧検出手段と、前記出力電圧検出
手段の出力と基準値との比較結果に基づいて、第１の制
御部の出力パルスを遮断する第２の制御部とを備えたこ
とを特徴とするスイッチングレギュレータ。1. A switch for controlling accumulation and release of energy of an inductor, a first control unit for generating a pulse signal for driving the switch based on an input voltage, and output voltage detection means for detecting an output voltage. And a second control unit for interrupting an output pulse of the first control unit based on a comparison result between the output of the output voltage detection unit and a reference value.
力するコンパレータと、このコンパレータの出力を時間
積分する積分手段とを備え、第１の制御部は、入力電圧
及び前記積分手段の出力に基づいてスイッチ駆動パルス
を生成することを特徴とする請求項１に記載のスイッチ
ングレギュレータ。And a comparator for inputting an output of the output voltage detecting means and a reference value, and integrating means for integrating the output of the comparator with time. The first control unit includes an input voltage and an output of the integrating means. The switching regulator according to claim 1, wherein the switching drive pulse is generated based on the following.
出力電圧交流成分検出手段を備え、第１の制御部は、入
力電圧及び前記出力電圧交流成分検出手段の出力に基づ
いてスイッチ駆動パルスを生成することを特徴とする請
求項１に記載のスイッチングレギュレータ。3. An output voltage AC component detecting means for detecting an AC component included in an output voltage, wherein the first control unit generates a switch drive pulse based on an input voltage and an output of the output voltage AC component detecting means. The switching regulator according to claim 1, wherein the switching regulator is generated.
入力電圧交流成分検出手段を備え、第１の制御部は、入
力電圧及び前記入力電圧交流成分検出手段の出力に基づ
いてスイッチ駆動パルスを生成することを特徴とする請
求項１に記載のスイッチングレギュレータ。4. An input voltage AC component detecting means for detecting an AC component included in the input voltage, wherein the first control unit generates a switch drive pulse based on the input voltage and an output of the input voltage AC component detecting means. The switching regulator according to claim 1, wherein the switching regulator is generated.
制御するスイッチと、三角波を発生する三角波発生手段
と、入力電圧を検出する入力電圧検出手段と、前記三角
波発生手段及び前記入力電圧検出手段の出力が入力さ
れ、前記スイッチを駆動するパルス信号を出力する第１
のコンパレータと、出力電圧を検出する出力電圧検出手
段と、前記出力電圧検出手段の出力及び基準値が入力さ
れ、第１のコンパレータの出力パルス信号を遮断する第
２のコンパレータとを備えたことを特徴とするスイッチ
ングレギュレータ。5. A switch for controlling accumulation and release of energy of an inductor, a triangular wave generating means for generating a triangular wave, an input voltage detecting means for detecting an input voltage, and outputs of the triangular wave generating means and the input voltage detecting means. And outputs a pulse signal for driving the switch.
, An output voltage detecting means for detecting an output voltage, and a second comparator to which an output and a reference value of the output voltage detecting means are inputted and which interrupts an output pulse signal of the first comparator. Switching regulator characterized.
定電圧素子との直列回路と、第２の抵抗素子とを備え、
入力電圧を前記直列回路及び第２の抵抗素子により分圧
した値を出力することを特徴とする請求項５に記載のス
イッチングレギュレータ。6. The input voltage detection means includes a series circuit of a first resistance element and a constant voltage element, and a second resistance element.
The switching regulator according to claim 5, wherein a value obtained by dividing an input voltage by the series circuit and the second resistance element is output.
端子を備えたことを特徴とする請求項１〜６のいずれか
一項に記載のスイッチングレギュレータ。7. The switching regulator according to claim 1, further comprising a terminal for connecting a load in parallel with the switch.
の端子を備えたことを特徴とする請求項１〜６のいずれ
か一項に記載のスイッチングレギュレータ。8. The switching regulator according to claim 1, further comprising a terminal for connecting a load in parallel with the inductor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20269799A JP3473509B2 (en) | 1999-07-16 | 1999-07-16 | Switching regulator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20269799A JP3473509B2 (en) | 1999-07-16 | 1999-07-16 | Switching regulator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001037215A true JP2001037215A (en) | 2001-02-09 |
| JP3473509B2 JP3473509B2 (en) | 2003-12-08 |
Family
ID=16461671
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20269799A Expired - Fee Related JP3473509B2 (en) | 1999-07-16 | 1999-07-16 | Switching regulator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3473509B2 (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900624B2 (en) | 2001-04-05 | 2005-05-31 | Toyota Jidosha Kabushiki Kaisha | DC-DC converter with feed-forward and feedback control |
| JP2006042536A (en) * | 2004-07-28 | 2006-02-09 | Toyota Central Res & Dev Lab Inc | Control system for dc/dc converter |
| US7091705B2 (en) | 2003-10-09 | 2006-08-15 | Rohm Co., Ltd. | Switching power supply unit and electronic apparatus having display |
| JP2007294969A (en) * | 2006-04-24 | 2007-11-08 | Samsung Electro-Mechanics Co Ltd | Led driving unit with overvoltage protective and duty control function |
| JP2008131721A (en) * | 2006-11-20 | 2008-06-05 | Cosel Co Ltd | Switching power supply device |
| JP2009225555A (en) * | 2008-03-14 | 2009-10-01 | Alpine Electronics Inc | Switching power supply |
| WO2011098435A3 (en) * | 2010-02-12 | 2012-03-08 | St-Ericsson Sa | Voltage regulation of a dc/dc converter |
| JP2018068002A (en) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | Dc-dc converter |
| US10418901B2 (en) | 2014-02-27 | 2019-09-17 | Danmarks Tekniske Universitet | Power converter and methods of controlling a power converter |
-
1999
- 1999-07-16 JP JP20269799A patent/JP3473509B2/en not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900624B2 (en) | 2001-04-05 | 2005-05-31 | Toyota Jidosha Kabushiki Kaisha | DC-DC converter with feed-forward and feedback control |
| US7091705B2 (en) | 2003-10-09 | 2006-08-15 | Rohm Co., Ltd. | Switching power supply unit and electronic apparatus having display |
| CN100463346C (en) * | 2003-10-09 | 2009-02-18 | 罗姆股份有限公司 | Switch power supply device and electronic instrument with display device |
| KR101063570B1 (en) * | 2003-10-09 | 2011-09-07 | 로무 가부시키가이샤 | Electronic devices with switching power supply and display |
| JP2006042536A (en) * | 2004-07-28 | 2006-02-09 | Toyota Central Res & Dev Lab Inc | Control system for dc/dc converter |
| JP4545508B2 (en) * | 2004-07-28 | 2010-09-15 | 株式会社豊田中央研究所 | DC / DC converter control system |
| NL2000605C2 (en) * | 2006-04-24 | 2013-01-22 | Samsung Electro Mech | LED DRIVE DEVICE FOR OVERVOLTAGE PROTECTION AND ENABLE DURATION CONTROL. |
| JP2007294969A (en) * | 2006-04-24 | 2007-11-08 | Samsung Electro-Mechanics Co Ltd | Led driving unit with overvoltage protective and duty control function |
| JP2008131721A (en) * | 2006-11-20 | 2008-06-05 | Cosel Co Ltd | Switching power supply device |
| JP2009225555A (en) * | 2008-03-14 | 2009-10-01 | Alpine Electronics Inc | Switching power supply |
| WO2011098435A3 (en) * | 2010-02-12 | 2012-03-08 | St-Ericsson Sa | Voltage regulation of a dc/dc converter |
| US9537391B2 (en) | 2010-02-12 | 2017-01-03 | St-Ericsson Sa | Voltage regulation of a DC/DC converter |
| US10418901B2 (en) | 2014-02-27 | 2019-09-17 | Danmarks Tekniske Universitet | Power converter and methods of controlling a power converter |
| JP2018068002A (en) * | 2016-10-18 | 2018-04-26 | 株式会社デンソー | Dc-dc converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3473509B2 (en) | 2003-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10075073B2 (en) | DC/DC converter and switching power supply having overcurrent protection | |
| KR100801498B1 (en) | Switching control circuit and self-excited dc-dc converter | |
| JP3787785B2 (en) | DC-DC converter | |
| JP5163283B2 (en) | Power factor correction circuit | |
| US10291125B2 (en) | DC-DC converter having feedforward for enhanced output voltage regulation | |
| JP5063474B2 (en) | Current mode control switching regulator and operation control method thereof | |
| JP2009153289A (en) | Dc-dc converter | |
| WO2016121702A1 (en) | Voltage conversion device and voltage conversion method | |
| JP2001037215A (en) | Switching regulator | |
| US7479753B1 (en) | Fan speed controller | |
| CN112290788B (en) | Switching power supply and start control circuit and method thereof | |
| WO2021011025A1 (en) | Calibrated ripple injection-based constant on-time buck converter with pre-bias startup in continuous conduction mode | |
| JP2006340414A (en) | Dc/dc converter and its overvoltage prevention method | |
| US20060279268A1 (en) | Method for Operational Amplifier Output Clamping for Switching Regulators | |
| JP5032447B2 (en) | Switching power supply | |
| JP2005318662A (en) | Switching power supply device | |
| JP4049332B1 (en) | Charge control device | |
| JP2018082574A (en) | Switching power supply device | |
| JP6395318B2 (en) | Switching power supply | |
| JP2005341712A (en) | Power supply unit | |
| JP6995450B2 (en) | Power supply | |
| JPH0132752B2 (en) | ||
| JP4097442B2 (en) | Switching power supply device and control circuit used therefor | |
| JP2982930B2 (en) | DC / DC converter | |
| KR0170206B1 (en) | Power factor compensation circuit for boost type converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |