JP2001034497A - 逆アセンブラのバイナリコード取得方法 - Google Patents

Abstract

(57)【要約】 【課題】プログラマーにマイクロプロセッサが使用する
メモリマッピング技術の深い理解がなくても物理アドレ
スをトリガするようにロジックアナライザを設定するこ
とが出来る装置及び方法を提供する。 【解決手段】プログラムコードのコンパイルの間、メモ
リイメージファイルが生成される。逆アセンブルの間、
バイナリコードはその論理アドレスにあるメモリイメー
ジファイルから取得される。バイナリコードはソフトウ
エアアプリケーションの実行中に実行されたマシンコー
ド命令のみに対応する。バイナリコードはマシンコード
命令へと変換され、ソフトウエアアプリケーションのコ
ンパイルされたプログラムコードの逆アセンブルが実行
される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ロジックアナライ
ザが使用するデータ取得チャンネル数を少なくする為に
逆アセンブル中にコードに限定した情報を提供する逆ア
センブラに関し、本発明は論理アドレスを、メモリ中の
対応する物理アドレスをトリガする為にロジックアナラ
イザが使うトリガコマンドへと変換するものである。

【０００２】

【従来の技術】マイクロプロセッサをベースとした装置
は一般的に、例えばＣ言語のようなプログラムコードを
利用した高級プログラム言語でプログラミングされる。
高級プログラム言語のプログラムコードは、コンパイラ
を使ってマイクロプロセッサによる実行が可能な処理に
相当するバイナリコードへと変換される。ソフトウエア
のアプリケーションをデバッグする場合、プログラマー
はバイナリコードをマシンコード命令へと変換する逆ア
センブラを用いてバイナリコードを逆アセンブルするこ
とが出来る。これらのマシンコード命令は、ソフトウエ
アアプリケーションを実行する間にマイクロプロセッサ
が行っている処理を表すニーモニックに関するものであ
る。

【０００３】従来方法による逆アセンブルの間、ロジッ
クアナライザはマイクロプロセッサをメモリへと接続す
るメモリバスを調査あるいは探索（プロービング）す
る。メモリバスは通常、アドレスバス、データバス及び
ステータスバスを含む。ロジックアナライザがメモリバ
スを検出すると、ロジックアナライザはトリガされてバ
イナリコードを獲得出来るようになる。逆アセンブラは
バイナリコードをマシンコード命令（ニーモニック）へ
と翻訳する。するとプログラマーは従来型逆アセンブラ
により翻訳された実際のマシンコード命令を見ることに
より、マイクロプロセッサが実行している処理を判定す
ることが出来るようになり、従ってプログラマーはその
ソフトウエアアプリケーションに付随する問題をデバッ
グする上で貴重な見識が得られるのである。

【０００４】上述したように従来型の逆アセンブラは、
ロジックアナライザがメモリバスを探索し、そこからデ
ータを取得することに頼るものである。ロジックアナラ
イザはメモリバスからバイナリコードを取得するために
用いる有限数のチャンネルを持つデータ取得カードを含
む。ロジックアナライザ及びデータ取得カードは高価な
ものである。ソフトウエアアプリケーションに関わるマ
シンコード情報を取得する為に、これらの高価なロジッ
クアナライザに代わる安価な手段を望むプログラマーも
いる。更に、デバッグの間に他の情報を探索する為に使
用できる有限数のチャンネルをデータ取得カード上に望
む声もある。

【０００５】従って、逆アセンブルの間にロジックアナ
ライザが使用するデータ取得チャンネル数を少なくする
逆アセンブラが必要とされており、また、ロジックアナ
ライザを使ってメモリバス、特にはデータバスを調べる
ことに関わるコストを低減する逆アセンブラも必要とさ
れている。

【０００６】メモリバスのデバッグの間、プログラマー
はロジックアナライザのトリガ指定を正確に設定しなけ
ればならない。通常、プログラマーはメモリバス上の特
定のアドレスにおけるデータを見たいと望むものであ
る。このデータを見る為にはプログラマーはバイナリコ
ードに指定された論理アドレスを判別し、その論理アド
レスをメモリ中の物理アドレスへと翻訳しなければなら
ない。初期の従来型マイクロプロセッサにおいては、論
理アドレスから物理アドレスへの翻訳は難しいことでは
なかった。一般的に論理アドレスは物理アドレスと同じ
であった。しかしながら、より新しいマイクロプロセッ
サ及びメモリコントローラの場合、論理アドレスを物理
アドレスへと変換することは一般的ではなくなり、より
複雑な処理となった。論理アドレスを物理アドレスとし
て使用していた初期の従来型マイクロプロセッサ及びメ
モリコントローラと異なり、現在のメモリコントローラ
（例えばＳＤＲＡＭ、ＤＲＡＭのオンチップ・メモリコ
ントローラ）は通常、メモリ中の物理アドレスに非論理
アドレスを提供するのである。これらの新しいマイクロ
プロセッサを用いる場合、物理アドレスを適正にトリガ
する為にはプログラマーはそのマイクロプロセッサに関
する詳細な知識を持っていなければならない。プログラ
マーにこの知識がない場合、そのプログラマーは論理ア
ドレス−物理アドレス間の適正な変換を得ることは出来
ない。従って、アナライザは誤ったバイナリコードを取
得して逆アセンブラへと入力してしまう恐れがある。そ
うなってしまった場合、マシンコード命令は誤ったもの
となり、ソフトウエアアプリケーションのデバッグは全
く無益な作業となる。

【０００７】

【発明が解決しようとする課題】従って、マイクロプロ
セッサ及びメモリコントローラを理解し、プログラマー
に論理アドレス・物理アドレス間の変換を提供し、プロ
グラマーにマイクロプロセッサが使用するメモリマッピ
ング技術の深い理解がなくても物理アドレスをトリガす
るようにロジックアナライザを設定することが出来る装
置及び方法が必要とされているのである。

【０００８】

【課題を解決するための手段】本発明はコードだけが含
む情報を提供する逆アセンブラを含み、これにより逆ア
センブルの間にロジックアナライザが使用するチャンネ
ル数を少なくすることが出来る。本発明はまた、逆アセ
ンブルの間に全てのメモリバスを調べる従来型の逆アセ
ンブラよりも、安価な逆アセンブラを提供するものであ
る。更に本発明は、マイクロプロセッサ及びメモリコン
トローラを理解し、プログラマーにマイクロプロセッサ
のメモリマッピング技術に関する深い知識がなくても、
論理アドレスを、メモリ中の対応する物理アドレスをト
リガする為にロジックアナライザが使用するトリガコマ
ンドへと変換するトリガツールを提供するものである。

【０００９】本発明はソフトウエアアプリケーションの
逆アセンブルを行うための方法を提供するものである。
プログラムコードのコンパイルの間、メモリイメージフ
ァイルが生成される。本発明における逆アセンブルの
間、メモリ中のバイナリコードの位置を表す論理アドレ
スが判定される。メモリイメージファイルは論理アドレ
スで検索される。バイナリコードはその論理アドレスに
あるメモリイメージファイルから取得される。バイナリ
コードはソフトウエアアプリケーションの実行中に実行
されたマシンコード命令のみに対応する。バイナリコー
ドはマシンコード命令へと変換され、ソフトウエアアプ
リケーションのコンパイルされたプログラムコードの逆
アセンブルが実行される。

【００１０】本発明の他の態様においては、ソフトウエ
アアプリケーションのコンパイルされたプログラムコー
ドの逆アセンブル中にバイナリコードを取得する為の方
法が提供される。本発明ではロジックアナライザを介し
てメモリバス中の物理アドレスをトリガする為にコンバ
ータ（トリガツール）が利用される。コンパイルされた
プログラムコード中にトリガされた論理アドレスが提供
される。トリガされた論理アドレスはコンバータへと入
力される。トリガされた論理アドレスを変換し、そして
ロジックアナライザを、バイナリコードが記憶されてい
るメモリ中の対応する物理アドレスをトリガするように
設定するトリガコマンドが提供される。トリガコマンド
はロジックアナライザへと供給され、ロジックアナライ
ザによりメモリバスがトリガされる。バイナリコードは
メモリバスから取得され、そのバイナリコードはソフト
ウエアアプリケーションの逆アセンブルが実行されるよ
うにマシンコード命令即ちデータ値へと変換される。

【００１１】 〔発明の詳細な説明〕図１、図２及び図３は極端に簡略
化したマイクロプロセッサベースの装置１００を示した
ものであるが、この装置１００はメモリコントローラ１
４４及びメモリ１５０を有するマイクロプロセッサ１４
０を含んでいる。以下のマイクロプロセッサ１４０に関
する説明及びソフトウエアアプリケーションのコンパイ
ル法は従来から周知であり、本明細書においては本発明
を説明する目的で一事例として記述するものである。マ
イクロプロセッサ１４０はソフトウエアアプリケーショ
ン中の命令を実行する。メモリコントローラ１４４はデ
ータバス１５３、物理アドレスバス１５２及びステータ
スバス１５５を含むメモリバスを介してメモリ１５０へ
と接続している。ソフトウエアアプリケーションの実行
中、マイクロプロセッサ１４０は論理アドレス１０４を
メモリコントローラ１４４へと供給し、メモリコントロ
ーラ１４４はその論理アドレス１０４をメモリ１５０中
の物理アドレス１０８へと変換する。メモリコントロー
ラ１４４は論理アドレス１０４から変換した物理アドレ
ス１０８を、物理アドレスバス１５２を介してメモリ１
５０へと供給する。メモリコントローラは更に、ステー
タス情報もステータスバス１５５を介してメモリ１５０
へと送る。加えてマイクロプロセッサ１４０はバイナリ
コード（データ）１０６を、データバス１５３を介して
メモリ１５０へと供給する。従って、バイナリコード１
０６はメモリ１５０中の物理アドレス１０８へと記憶さ
れることになる。マイクロプロセッサベースの装置１０
０は通常、大容量記憶装置、表示装置及びインターフェ
ース等の他の構成要素も含むが、説明を容易にする為に
図示していない。

【００１２】図１、図２及び図３においては、マイクロ
プロセッサベースの装置１００に命令するソフトウエア
アプリケーションは、例えばＣ言語のようなプログラム
言語を用いてプログラムコード１０２で書かれたもので
ある。このプログラムコード１０２は従来型のコンパイ
ラ１０９によりコンパイルされ、ソースコード１０７の
各行にトリガされた論理アドレス１０１が割り付けられ
る。コンパイラ１０９はまた、プログラムコード１０２
のバイナリコード１０６への変換も行い、メモリイメー
ジファイル１６０を作成する。メモリイメージファイル
１６０にはバイナリコード１０６及び対応する論理アド
レス１０４が格納される。メモリイメージファイル１６
０はソフトウエアアプリケーションが実行されている間
にマイクロプロセッサ１４０が行ったマシンコード命令
２１２に限ったイメージである。マシンコード命令２１
２はメモリイメージファイル１５０中にバイナリコード
１０６で記憶される。ソフトウエアアプリケーション実
行中にマイクロプロセッサ１４０が行う処理を表すニー
モニックに関するマシンコード命令２１２及びソフトウ
エアアプリケーションの実行に伴うマシンコード命令２
１２の評価がコードフロー解析である。しかしながら、
ソフトウエアアプリケーションが使用するデータ値はメ
モリイメージファイル１６０を評価する時点で見ること
は出来ない。データ値は例えばソフトウエアアプリケー
ションが使うあらゆる定数値又は変数値を含むが、メモ
リイメージファイル１６０がソフトウエアアプリケーシ
ョンのコンパイル中に作成された時、このデータ値はメ
モリイメージファイル１６０には記憶されない。これら
のデータ値はメモリ１５０中に記憶されるのである。こ
れらのデータ値はロジックアナライザ１２０を使ってメ
モリ１５０中の適切な物理アドレス１０８をトリガする
ことにより初めて取得可能となる。

【００１３】図２、図３及び図４において、本発明のコ
ードフロー限定型逆アセンブラ１１０は、従来型のロジ
ックアナライザ１２０にデータバス１５３を調べさせる
のではなく、メモリイメージファイル１６０を調べるこ
とによりマシンコード命令２１２を判定している。メモ
リイメージファイル１６０を利用することでデータバス
１５３を使用しなくなる為、逆アセンブル中にロジック
アナライザ１２０が使用するデータ取得モジュール１３
０上のチャンネル数が低減される。データバス１５３を
調べる従来型逆アセンブラによりアクセスしていた情報
を、かわりにメモリイメージファイルを使って取得する
ことが出来る。従ってメモリイメージファイル１６０の
みを利用してコードに限定した情報を取得することでロ
ジックアナライザ１２０の費用が低減されるのであり、
これはロジックアナライザ１２０がデータバス１５３を
調べる必要がなく、これによりソフトウエアアプリケー
ションの逆アセンブルを実行する為に必要とされるデー
タ取得モジュール１３０中のチャンネル数が少なくなる
為である。

【００１４】コードフロー限定型逆アセンブラ１１０
は、従来型の逆アセンブラよりも大幅に低いコストでそ
の機能の一部とエミュレーションソリューションを提供
するものである。本発明によるコードフロー限定型逆ア
センブラ１１０は逆アセンブル用の命令の検索を、メモ
リイメージファイル１６０からのみ行う為に、ロジック
アナライザ１２０が解析しなければならない信号数が大
幅に減るのである。コードフローのみを取り扱う方法
は、従来の逆アセンブラが過剰に高価で複雑であり、ハ
ードウエア設計者向きであると考えていたソフトウエア
設計者にとってはユーザーフレンドリな方法である。

【００１５】本発明においては、図５に示すようにトリ
ガツール（コンバータ）２２０が設けられているが、こ
れはマイクロプロセッサ１４０及び／又はメモリコント
ローラ１４４が利用するメモリマッピング法でプログラ
ミングされている。トリガツール２２０はトリガされた
論理アドレス１０１と物理アドレス１０８との間の翻訳
を行う。メモリマッピングはマイクロプロセッサ１４０
の種類に大きく依存する為、トリガツール２２０はマイ
クロプロセッサ１４０及び／又はメモリコントローラ１
４４が使用しているメモリマッピングを判定し、トリガ
された論理アドレス１０１を、ロジックアナライザ１２
０が対応する物理アドレス１０８のトリガに使うトリガ
コマンド２３０へと変換する。このようにしてトリガツ
ール２２０は、論理アドレス１０１を変換して物理アド
レス１０８をトリガする為にロジックアナライザ１２０
が使うトリガコマンド２３０を供給するのである。従っ
てロジックアナライザ１２０はデータ取得モジュール１
３０を介して物理アドレスバス１５２、データバス１５
３及びステータスバス１５５をトリガしてバイナリコー
ド（データ）１０６を取得し、これを逆アセンブラ１１
０がマシンコード命令２１２へと変換して、最終的には
ロジックアナライザ１２０へと供給したりプログラマー
に対して表示したりすることが出来るのである。従っ
て、プログラマーはマイクロプロセッサ１４０が使うメ
モリマッピングに関する詳しい知識を持つ必要はない。
一実施例においては、マシンコード命令２１２はロジッ
クアナライザ１２０へと送られ、ここでプログラマーが
評価することが出来る。しかしながら、別の実施例にお
いてはマシンコード命令２１２はロジックアナライザ１
２０に送られずに、例えばディスプレイ装置のような他
の装置を介してプログラマーへと提示される。留意すべ
きは、本発明は、プログラマーに評価用としてマシンコ
ード命令２１２を提供する為の方法を限定するものでは
ないという点である。

【００１６】一実施例においては、物理アドレスバス１
５２及びステータスバス１５５は３２ビットであり、デ
ータバス１５３は６４ビットである。しかしながら、逆
アセンブラ５１０及びトリガツール２２０はメモリバス
（物理アドレスバス１５２、データバス１５３、及びス
テータスバス１５５）のこのビットサイズに限られたも
のではないことは言うまでもない。本発明は解析される
情報のビットサイズとは無関係である。

【００１７】本発明において、トリガツール２２０はト
リガコマンド２３０をロジックアナライザ１２０へと供
給するが、プログラマーはトリガコマンド２３０に関す
る知識を持っている必要はない。トリガツール２２０を
利用することで、トリガされた論理アドレスが、物理ア
ドレスをトリガするためにロジックアナライザ１２０が
使用するトリガコマンド２３０へと変換される為、ソフ
トウエア設計者／プログラマーは使用されるマイクロプ
ロセッサ１４０及びメモリコントローラ１４４に関する
詳しい知識を必要とせずにロジックアナライザ１２０の
設定を簡単に出来るようになる。

【００１８】

【発明の実施例】［コードフロー限定型逆アセンブラ］
図２に示したように、本発明のコードフロー限定型逆ア
センブラ１１０は従来型のロジックアナライザ１２０へ
と線１１２を介して接続されている。コードフロー限定
型逆アセンブラ１１０は代表的にはロジックアナライザ
１２０により起動するソフトウエアプログラムである。
ロジックアナライザ１２０は従来型のデータ取得モジュ
ール１３０に接続している。データ取得モジュール１３
０は、物理アドレスバス１５２及びステータスバス１５
５を調べる為に利用される有限数のチャンネル（図示せ
ず）を含む。一実施例においては、データ取得モジュー
ル１３０は３２ビットの物理アドレスバス１５２と３２
ビットのステータスバス１５５を調べるために利用され
る６４チャンネルを有している。データ取得モジュール
１３０が６４チャンネルを有するこの実施例は単なる具
体例に過ぎず、ロジックアナライザ１２０及びデータ取
得モジュール１３０は本願に開示の実施例に限られるも
のではない。

【００１９】ロジックアナライザ１２０はデータ取得モ
ジュール１３０を通じ、線１３４及び１３２を介してそ
れぞれ、物理アドレスバス１５２及びステータスバス１
５５へと接続しており、線１３４及び１３２はデータ取
得モジュール１３０中のチャンネル（図示せず）に接続
している。ある実施例においては、メモリ１５０はマイ
クロプロセッサ１４０の外部からメモリコントローラ１
４４を介して接続していても良い。別の実施例において
は、メモリ１５０とメモリコントローラ１４４とがマイ
クロプロセッサ１４０の外部にあっても良く、本発明は
図２に示した実施例に限られないことは言うまでもな
い。メモリ１５０及びメモリコントローラ１４４間の接
続は従来から周知のいかなる技術を用いて実施しても良
く、本発明は図２に示した実施例に限られないことは言
うまでもない。

【００２０】上記及び図１、図２及び図３に示したよう
に、ソフトウエアアプリケーションのプログラムコード
１０２がコンパイルされると、ソースコード１０７の各
行にトリガされた論理アドレス１０１が割り付けられ、
そしてメモリイメージファイル１６０が作成される。メ
モリイメージファイル１６０は論理アドレス１０４及び
マイクロプロセッサ１４０が実行するコマンドであるマ
シンコード命令２１２に関するバイナリコード１０６を
含む。トリガされた論理アドレス１０１及び論理アドレ
ス１０４は通常異なる値を持つ。トリガされた論理アド
レス１０１はコンパイルの間、記号ファイル中でソース
コード１０７に関連付けられるが、論理アドレス１０４
はマイクロプロセッサ１４０及びメモリコントローラ１
４４へと供給され、メモリコントローラ１４４はこの論
理アドレス１０４をメモリ１５０中の物理アドレス１０
８へと変換する。論理アドレス１０４はまた、メモリイ
メージファイル１６０中にも存在し、マシンコード命令
２１２に関するバイナリコード１０６へと関連づけられ
る。コードフロー限定型逆アセンブラ１１０が物理アド
レス１０８を受信すると、コードフロー限定型逆アセン
ブラ１１０内での変換を通して対応する論理アドレス１
０４が判定される。コードフロー限定型逆アセンブラ１
１０内における、物理アドレス１０８と対応する論理ア
ドレス１０４との間の変換法は従来から周知であり、マ
イクロプロセッサ１４０への特定性が非常に高いもので
ある。本発明がこの技術分野で利用されているあらゆる
変換技術を包含するものであることは言うまでもない。

【００２１】メモリイメージファイル１６０はコードフ
ローのみを含んでいる。ソフトウエアアプリケーション
のプログラミングコード１０２が実行される間に使われ
るデータ値は、メモリイメージファイル１６０中には記
憶されない。データ値は、ソフトウエアアプリケーショ
ンのプログラミングコード１０２が使う定数及び変数情
報を含む。図３において、例えば論理アドレス１０４が
「ＦＦ０４」である場合、バイナリコード１０６は「０
０１１０１０１」、そしてマシンコード命令２１２は
「ＭＥＭ ＷＲＩＴＥ」であり、メモリイメージファイ
ル１６０が含まないのは、例えばこのマシンコード命令
２１２の結果、実際に書き込まれる値である。

【００２２】従ってメモリイメージファイル１６０は、
マイクロプロセッサ１４０がソフトウエアアプリケーシ
ョンの実行中に行う処理ステップに関するマシンコード
命令２１２のみを提供するものである。本発明のコード
フロー限定型逆アセンブラ１１０はメモリイメージファ
イル１６０を利用して逆アセンブル中にマシンコード命
令２１２のみを取得する。メモリイメージファイル１６
０はコンパイルの間に供給されたソフトウエアアプリケ
ーションのメモリイメージを含むいずれのファイルでも
良く、例えばＳレコードファイル、ｅｌｆファイル、ｃ
ｏｆｆファイル、プレーンバイナリファイル、ｉｎｔｅ
ｌ ｈｅｘファイル等があげられるが、これらに限られ
ない。メモリイメージファイル１６０はまた、テキスト
ファイルであっても、データベースファイルでも、或い
は適正であれば他のいかなるファイルフォーマットであ
っても良い。上述したように一実施例においては、コー
ドフロー限定型逆アセンブラ１１０はロジックアナライ
ザ１２０が実行するソフトウエアプログラムであり、こ
の実施例においてはメモリイメージファイル１６０もま
たロジックアナライザ１２０中にある。他の実施例にお
いては、メモリイメージファイル１６０はコードフロー
限定型逆アセンブラ１１０及びロジックアナライザ１２
０の外部にあっても良い。

【００２３】図２、図４及び図７にはソフトウエアアプ
リケーションのコンパイルされたプログラムコードの逆
アセンブル方法を示した。コンパイルの間にメモリイメ
ージファイル１６０が作成される。この方法において
は、コードフロー限定型逆アセンブラ１１０はソフトウ
エアアプリケーションのプログラムコード１０２に割り
当てられた論理アドレス１０４を判定する（ステップ３
１０）。論理アドレス１０４を判定するステップ（３１
０）の一実施例においては、物理アドレスバス１５２及
びステータスバス１５３が、ロジックアナライザ１２０
のデータ取得モジュール１３０により探索される。この
結果、ロジックアナライザ１２０はバイナリコード１０
６に対応する物理アドレス１０８を受信し、この物理ア
ドレス１０８はコードフロー限定型逆アセンブラ１１０
へと供給される。物理アドレス１０８はコードフロー限
定型逆アセンブラ１１０により論理アドレス１０４へと
変換される。論理アドレス１０４の判定にはこの分野で
周知のどのような手法を用いても良く、本発明はこれら
本願に開示の方法に限定されるものではない。

【００２４】コードフロー限定型逆アセンブラ１１０は
各論理アドレス１０４についてメモリイメージファイル
１６０を検索してその論理アドレス１０４に付随するバ
イナリコード１０６を取得する（ステップ３２０）。一
実施例においては、メモリイメージファイル１６０の検
索はテキストサーチである。メモリイメージファイル１
６０を検索する為に用いる方法は、プログラムコード１
０２のコンパイルの間に作成されたメモリイメージファ
イル１６０の種類（テキスト、データベース等）に依存
することは言うまでもない。バイナリコード１０６はコ
ードフロー限定型逆アセンブラ１１０によりマシンコー
ド命令２１２へと変換される（ステップ３３０）。バイ
ナリコード１０６のこの変換（ステップ３３０）は、こ
の分野で実施されている既知の変換法である。

【００２５】更なるバイナリコード１０６が必要とされ
る場合（ステップ３４０）、コードフロー限定型逆アセ
ンブラ１１０は次の論理アドレス１０４を判定する（ス
テップ３１０）。これ以上バイナリコード１０６を必要
としない場合（ステップ３４０）、コードフロー限定型
逆アセンブラ１１０は処理を終了する（ステップ３５
０）。この逆アセンブルで提供されたマシンコード命令
２１２はソフトウエアアプリケーションのデバッグの
間、プログラマーにより調べられる。

【００２６】図４に示したように、コードフロー限定型
逆アセンブラ１１０はデータバス１５３（図２）を探索
しない。従ってソフトウエアアプリケーションの逆アセ
ンブルにおいて、ロジックアナライザ１２０は更なるチ
ャンネル（６４ビットのデータバス１５３に対応する６
４チャンネル）を必要としないのである。よって本発明
の利用は従来型の逆アセンブラよりも安価である。留意
すべきは、上述したコードフロー限定型逆アセンブラ１
１０は本発明の一実施例に過ぎないという点である。更
に本発明は、ロジックアナライザ１２０を使ってデータ
バス１５３を探索することなくマシンコード命令２１２
を取得する為にメモリイメージファイル１６０を使用す
る、あらゆる逆アセンブラを含むものであると解釈され
る。

【００２７】［トリガツール］先に図２及び図５で述べ
たように、トリガされた論理アドレス１０１をバイナリ
コード１０６が記憶されるメモリ１５０中の物理アドレ
ス１０８へと変換する方法（メモリマッピング）は、マ
イクロプロセッサ１４０及びメモリコントローラ１４４
毎に異なる。本発明においては、トリガツール２２０
（コンバータ）が設けられており、これがトリガされた
論理アドレス１０１を利用して、物理アドレス１０８を
トリガする為にロジックアナライザ１２０が使うトリガ
コマンド２３０をロジックアナライザ１２０へと供給す
る。このようにすればプログラマーはそのマイクロプロ
セッサ１４０及びメモリコントローラ１４４が使用する
メモリマッピング法に対する詳細な知識を持つ必要が無
い。一実施例においては、トリガツール２２０はソフト
ウエアベースの逆アセンブラ１１０に統合された構成要
素として実現することが出来、逆アセンブラ１１０ソフ
トウエアプログラムの一部であっても良い。しかしなが
ら、他の実施例においては、トリガツール２２０は逆ア
センブラ１１０と共に利用されるスタンドアローン・プ
ログラムとすることも出来、逆アセンブラ１１０とは別
個の独立したソフトウエアプログラムであっても良い。

【００２８】上記及び図５、図７に示したように、プロ
グラムコード１０２からのソースコード１０７の各行に
はトリガされた論理アドレス１０１が割り付けられる。
本発明のトリガツール２２０はコンパイルされたプログ
ラムコード１０２のトリガされた論理アドレス１０１を
判定する（ステップ４１０）。トリガされた論理アドレ
ス１０１はトリガツール２２０へと入力される（ステッ
プ４２０）。トリガされた論理アドレス１０１をトリガ
ツール２２０へと入力する方法の一実施例においては、
プログラマーが手動でトリガされた論理アドレス１０１
をトリガツール２２０へと入力する。トリガされた論理
アドレス１０１をトリガツール２２０へと入力する方法
の別の実施例においては、プログラマーがプログラムコ
ード１０２のソースコード１０７行を、例えばカーソル
（図示せず）を使って指定すると、トリガされた論理ア
ドレス１０１が自動的にトリガツール２２０へと入力さ
れるようになっている。トリガされた論理アドレス１０
１をトリガツール２２０へと入力する方法として説明し
た実施例は、本発明を本願に開示のこれらの実施例に限
定することを意図したものではない。本発明は、トリガ
された論理アドレス１０１をトリガツール２２０へと入
力する為のこの技術分野において既知のあらゆる方法を
包含するものである。

【００２９】トリガされた論理アドレス１０１がトリガ
ツール２２０へと入力されると、トリガツール２２０に
よりトリガコマンド２３０が提供される（ステップ４３
０）。トリガコマンド２３０は、トリガされた論理アド
レス１０１をメモリ１５０中の物理アドレスへと変換す
る（ステップ４３０）為にロジックアナライザ１２０が
実行可能のコマンドである。トリガされた論理アドレス
１０１のトリガコマンド２３０への変換は、マイクロプ
ロセッサ１４０及びメモリコントローラ１４４が使用す
るメモリマッピングにより決まる方法で実行される。ト
リガコマンド２３０は通常、トリガツール２２０のソフ
トウエアの一部としてプログラミングされる。トリガコ
マンド２３０を供給する方法の一実施例においては、ト
リガされた論理アドレス１０１に定数値を加算すること
によりロジックアナライザ１２０が物理アドレス１０８
をトリガするために用いるトリガコマンド２３０が提供
される。トリガコマンド２３０を供給する方法の他の実
施例においては、物理アドレス１０８をトリガする為に
必要なトリガコマンド２３０はマイクロプロセッサ１４
０のスペックと共に提供される一連の複雑な命令であ
り、本発明においてはこれらの論理コマンド２３０はト
リガツール２２０のソフトウエア中にプログラミングさ
れる。

【００３０】トリガコマンド２３０はロジックアナライ
ザ１２０へと供給される（ステップ４３５）。この供給
ステップの一実施例においては、プログラマーがトリガ
コマンド２３０をカットアンドペースト機能を用いて手
動でロジックアナライザ１２０へと入力することが出来
る。トリガされた論理アドレス１０１をトリガツール２
２０へと供給するステップの他の実施例においては、ト
リガされた論理アドレスがトリガツール２２０へと入力
（手動又は自動）されると、トリガコマンド２３０はソ
フトウエア機能を通じてロジックアナライザ１２０へと
自動的に供給される。トリガされた論理アドレス１０１
をトリガツール２２０へと供給する方法として説明した
実施例は、本発明を本願に開示のこれらの実施例に限定
することを意図したものではない。本発明は、トリガさ
れた論理アドレス１０１をトリガツール２２０へと供給
する為の、この技術分野において既知のあらゆる方法を
含有するものである。

【００３１】ロジックアナライザ１２０が使用するトリ
ガコマンド２３０及び物理アドレス１０８が既知となる
と、ロジックアナライザ１２０はデータ取得モジュール
１３０、そして線１３４、２０２、１３２を介してそれ
ぞれ物理アドレスバス１５２、データバス１５３及びス
テータスバス１５５をトリガする。ロジックアナライザ
１２０は物理アドレス１０８にあるメモリ１５０中のバ
イナリコード１０６を取得（ステップ４４０）し、物理
アドレス１０８、バイナリコード（データ）１０６及び
ステータス情報が逆アセンブラ５１０へと供給される。
バイナリコード１０６はその後逆アセンブラによりマシ
ンコード命令２１２へと変換（ステップ４５０）され、
ロジックアナライザ１２０へと送られ、ここでプログラ
マーがマシンコード命令２１２を解析する。一実施例に
おいては、マシンコード命令２１２はロジックアナライ
ザ１２０へと送られ、プログラマーによる評価に供され
る。しかしながら、別の実施例においては、マシンコー
ド命令２１２はロジックアナライザ１２０には送られず
に、例えばディスプレイ装置等のような他の装置を介し
てプログラマーへと提供される場合もある。本発明は、
マシンコード命令２１２を評価の為にプログラマーに提
供する為のいかなる方法にも限定されないことは言うま
でもない。

【００３２】更なるプログラムコード１０２が解析され
る場合（ステップ４６０）、次のプログラムコード１０
２の論理アドレス１０４が判定される（ステップ４１
０）。これ以上のプログラムコード１０２を必要としな
い場合（ステップ４６０）、コードフロー限定型逆アセ
ンブラ１１０は処理を終了する（ステップ４７０）。

【００３３】トリガツール２２０を逆アセンブラ５１０
と共に利用するものとして開示しているが、しかしトリ
ガツール２２０は例えば逆アセンブルの間にデータバス
１５３を探索しないコードフロー限定型逆アセンブラ１
１０のような、いずれの逆アセンブラとも同様に利用す
ることが出来る。以下にも説明するように、トリガツー
ルはトリガされた論理アドレス１０１からトリガコマン
ド２３０を作成し、ロジックアナライザは物理アドレス
バス１５２をトリガして物理アドレス１０８を取得す
る。物理アドレス１０８は論理アドレス１０４へと変換
することが出来、メモリイメージファイル１６０中でバ
イナリコード情報１０６を検索することが可能である。

【００３４】［トリガツールを利用したコードフロー限
定型逆アセンブラ］図６及び図９にトリガツール２２０
を用いてメモリ１５０中のバイナリコード１０６に対応
する物理アドレス１０６を取得するコードフロー限定型
逆アセンブラ１１０を示した。しかしながら、コードフ
ロー限定型逆アセンブラ１１０はバイナリコード１０６
を取得する為にデータバス１５３（図２）を探索するか
わりに、物理アドレス１０８を論理アドレス１０４へと
変換してバイナリコード１０６をメモリイメージファイ
ル１６０から取得する。

【００３５】本発明においては、トリガツール２２０は
プログラムコード１０２のトリガされた論理アドレス１
０１を判定する（ステップ９１０）。トリガされた論理
アドレス１０１はトリガツールへと入力される（ステッ
プ９２０）。トリガされた論理アドレス１０１をトリガ
ツール２２０へと入力する方法の一実施例においては、
プログラマーは手動でトリガされた論理アドレス１０１
をトリガツール２２０へと入力する。論理アドレス１０
４をトリガツール２２０へと入力する方法の別の実施例
においては、プログラマーがプログラムコード１０２の
ソースコード１０７行を、例えばカーソル（図示せず）
で指定すると、トリガされた論理アドレス１０１が自動
的にトリガツール２２０へと入力される。トリガされた
論理アドレス１０１をトリガツール２２０へと入力する
方法として説明した実施例は、本発明を本願に開示の実
施例に限定することを意図したものではないことは言う
までもない。本発明は、トリガされた論理アドレス１０
１をトリガツール２２０へと入力する為のあらゆる方法
を包含するものである。

【００３６】トリガツール２２０はトリガコマンド２３
０をトリガされた論理アドレス１０１から作成し、ロジ
ックアナライザ１２０はこのトリガコマンド２３０を使
って物理アドレス１０８をトリガする（ステップ９４
０）。トリガコマンド２３０を作成する方法の一実施例
においては、ロジックアナライザ１２０が物理アドレス
１０８をトリガする為に利用するトリガコマンド２３０
は、トリガされた論理アドレス１０１に定数値を加算す
ることにより作成される。トリガコマンド２３０を作成
する為の別の実施例においては、物理アドレスをトリガ
する為に必要なトリガコマンド２３０はマイクロプロセ
ッサ１４０のスペックと共に提供される一連の複雑な命
令であり、本発明においては、これらの論理コマンド２
３０はトリガツール２２０のソフトウエア中にプログラ
ミングされる。

【００３７】トリガコマンド２３０はロジックアナライ
ザ１２０へと供給される（ステップ９５０）。供給方法
の一実施例においては、プログラマーはトリガコマンド
２３０をカットアンドペースト機能により手動でロジッ
クアナライザ１２０へと入力することが出来る。トリガ
された論理アドレス１０１をトリガツール２２０へと供
給する為の方法の別の実施例においては、トリガされた
論理アドレス１０１がトリガツール２２０へと入力（手
動又は自動）されると、トリガコマンド２３０がソフト
ウエア機能により自動的にロジックアナライザ１２０へ
と供給される。トリガされた論理アドレス１０１をトリ
ガツール２２０へと供給する為の方法として説明した実
施例は、本発明を本願に開示のこれらの実施例に限定す
ることを意図したものではない。本発明はトリガされた
論理アドレス１０１をトリガツール２２０へと供給する
為の、この技術分野において周知のあらゆる方法を包含
するものである。

【００３８】ロジックアナライザ１２０はメモリバス
（物理アドレスバス１５２及びステータスバス１５５の
み）をトリガする（ステップ９５０）。ロジックアナラ
イザはバイナリコード１０６に対応する物理アドレス１
０８を取得する（ステップ９６０）。この物理アドレス
１０８はコードフロー限定型逆アセンブラ１１０へと供
給され、ここで論理アドレス１０４へと変換される（ス
テップ９７０）。コードフロー限定型逆アセンブラ１１
０が物理アドレス１０８を受けると、コードフロー限定
型逆アセンブラ１１０内での変換を通じて論理アドレス
１０４が判定される。コードフロー限定型逆アセンブラ
１１０内における物理アドレス１０８−論理アドレス１
０４間の変換は、この技術分野では周知であり、本発明
がこの分野で実施されているあらゆる変換方法を包含す
ることは言うまでもない。

【００３９】その論理アドレス１０４についてメモリイ
メージファイル１６０が検索され、対応するバイナリコ
ード１０６が取得される（ステップ９８０）。メモリイ
メージファイル１６０を検索する方法は、プログラムコ
ード１０２をコンパイルする間に作成されたメモリイメ
ージファイル１６０の種類（テキスト、データベース
等）に依存する。バイナリコード１０６はコードフロー
限定型逆アセンブラ１１０によりマシンコード命令２１
２へと変換される（ステップ３３０）。バイナリコード
１０６のこの変換（ステップ３３０）はこの技術分野で
実施されている周知の一般的な変換方法である。メモリ
イメージファイル１６０は、コンパイルの間に供給され
たソフトウエアアプリケーションのメモリイメージを含
むいかなるファイルでも良く、Ｓレコードファイル、ｅ
ｌｆファイル、ｃｏｆｆファイル、プレーンバイナリフ
ァイル、ｉｎｔｅｌ ｈｅｘファイル等を含むがこれら
に限られない。メモリイメージファイル１６０はテキス
トファイルでもデータベースファイルでも、或いは他の
適切ないかなるファイルフォーマットとしても良い。上
述したように一実施例においては、コードフロー限定型
逆アセンブラ１２０はロジックアナライザ１２０が実行
するソフトウエアプログラムであり、メモリイメージフ
ァイル１６０はロジックアナライザ１２０中にも存在す
る。他の実施例においては、メモリイメージファイル１
６０はコードフロー限定型逆アセンブラ１１０及びロジ
ックアナライザ１２０の外部にあっても良い。

【００４０】バイナリコード１０６はコードフロー限定
型逆アセンブラ１１０によりマシンコード命令２１２
（図３）へと変換される（ステップ９９０）。マシンコ
ード命令２１２はロジックアナライザ１２０へと供給さ
れ、ここでプログラマーによる解析が実施される。一実
施例においては、マシンコード命令２１２はロジックア
ナライザ１２０へと送られてプログラマーの評価に供さ
れるが、別の実施例においてはロジックアナライザ１２
０には送られずに、例えばディスプレイ装置のような他
の装置を介してプログラマーへと提供されることに留意
が必要である。本発明はマシンコード命令２１２が評価
の為にプログラマーに提供される方法を限定するもので
はない。

【００４１】更なるバイナリコード１０６が必要とされ
る場合（ステップ９９５）、コードフロー限定型逆アセ
ンブラ１１０は次の論理アドレス１０４を判定する（ス
テップ９１０）。これ以上のバイナリコード１０６が必
要ない場合（ステップ９９５）、コードフロー限定型逆
アセンブラ１１０は処理を終了する（ステップ９９
６）。この逆アセンブル中に提供されたマシンコード命
令２１２はソフトウエアアプリケーションのデバッグの
際にプログラマーにより評価される。

【００４２】上記の本発明に関する記述は説明の目的に
限って提示したものである。更に、この説明は本発明を
本願に開示した形態に限定することを意図したものでは
ない。よって関連技術の技能及び知識から得られる、上
述の教示内容に相当する改変及び変更は本発明の範囲に
含まれるものである。本願に記載の上記実施例は、本発
明を実施する上で現在既知の最良の形態を説明する為の
ものであり、他の当業者がこれらの実施例、又は他の実
施例、或いは特定のアプリケーション又は本発明の利用
に必要な様々な変更を加えつつ利用することが出来るよ
うに意図したものである。添付請求項は従来技術により
許容される範囲において他の実施例をも包含すると解釈
されるものである。

【００４３】以上、本発明の実施例について詳述した
が、以下、本発明の各実施態様の例を示す。

【００４４】（実施態様１）ソフトウエアアプリケーシ
ョンのコンパイルされたプログラムコード（１０２）を
逆アセンブルする間にバイナリコード（１０６）を取得
する為の方法であって、前記プログラムコード（１０
２）のコンパイルの間にメモリイメージファイル（１６
０）が作成され、コンバータ（２２０）を用いてメモリ
バス（１５２）中の物理アドレス（１０８）をロジック
アナライザ（１２０）を介してトリガすることを特徴と
し、前記コンパイルされたプログラムコード（１０２）
中のトリガされた論理アドレス（１０１）を判定するス
テップと、前記トリガされた論理アドレス（１０１）を
前記コンバータ（２２０）へと入力するステップと、前
記トリガされた論理アドレス（１０１）を、メモリ（１
５０）中に記憶されるバイナリコード（１０６）に対応
する物理アドレス（１０８）へと変換する為のトリガコ
マンド（２３０）を提供するステップと、前記トリガコ
マンド（２３０）を前記ロジックアナライザ（１２０）
へと供給するステップと、前記ロジックアナライザ（１
２０）を用いて前記トリガコマンド（２３０）により前
記メモリバス（１５２）をトリガするステップと、前記
メモリ（１５０）中に記憶された前記バイナリコード
（１０６）に対応する前記物理アドレス（１０８）を取
得するステップと、前記取得した物理アドレス（１０
６）を論理アドレス（１０４）へと変換するステップ
と、前記メモリイメージファイル（１６０）を前記論理
アドレス（１０４）について検索するステップと、前記
メモリイメージファイル（１６０）から前記論理アドレ
ス（１０４）にあるバイナリコード（１０６）を取得す
るステップであって、前記バイナリコード（１０６）が
前記ソフトウエアアプリケーションの実行中に実施され
るマシンコード命令（２１２）のみに対応するものであ
ることを特徴とするステップと、前記ソフトウエアアプ
リケーションの前記コンパイルされたプログラムコード
（１０２）の逆アセンブルを実施するように、前記取得
したバイナリコード（１０６）を第一の、少なくとも１
つのマシンコード命令（２１２）へと変換するステップ
とを含む前記方法。

【００４５】（実施態様２）前記メモリイメージファイ
ル（１６０）がＳレコードファイル、ｅｌｆファイル、
ｃｏｆｆファイル、プレーンバイナリファイル及びｉｎ
ｔｅｌ ｈｅｘファイルから成るグループから選択され
ることを特徴とする実施態様１に記載の方法。

【００４６】（実施態様３）前記トリガコマンド（２３
０）が複数の論理コマンド（２３０）を含むことを特徴
とする実施態様１に記載の方法。

【００４７】（実施態様４）前記トリガされた論理アド
レス（１０１）を判定するステップが、前記ソフトウエ
アアプリケーションのソースコード（１０７）の行を指
定するステップを含み、前記ソースコード（１０７）が
前記論理アドレス（１０１）に対応することを特徴とす
る実施態様１に記載の方法。

【００４８】（実施態様５）前記トリガコマンド（２３
０）を提供するステップが、更にトリガコマンド（２３
０）をユーザーに対して表示するステップを含むことを
特徴とする実施態様１に記載の方法。

【００４９】（実施態様６）前記トリガコマンド（２３
０）を供給するステップが、更に前記トリガコマンド
（２３０）を手動で前記ロジックアナライザ（１２０）
へと入力するステップを含むことを特徴とする実施態様
５に記載の方法。

【００５０】（実施態様７）前記メモリバス（１５２）
がアドレスバス（１５２）とステータスバス（１５５）
を含むことを特徴とする実施態様１に記載の方法。

【００５１】（実施態様８）ソフトウエアアプリケーシ
ョンのコンパイルされたプログラムコード（１０２）を
逆アセンブルする間にバイナリコード（１０６）を取得
する為の装置であって、前記プログラムコード（１０
２）のコンパイルの間にメモリイメージファイル（１６
０）が作成され、メモリバス（１５２）中の物理アドレ
ス（１０８）をトリガするコンバータ（２２０）及びロ
ジックアナライザ（１２０）を有することを特徴とし、
前記コンパイルされたプログラムコード（１０２）中の
トリガされた論理アドレス（１０１）を判定する手段
と、前記コンバータ（２２０）へとトリガされた論理ア
ドレス（１０１）を入力する手段と、前記トリガされた
論理アドレス（１０１）を、バイナリコード（１０６）
を記憶するメモリ（１５０）中の物理アドレス（１０
８）へと変換するトリガコマンド（２３０）を提供する
手段と、前記トリガコマンド（２３０）をロジックアナ
ライザ（１２０）へと供給する手段と、前記ロジックア
ナライザ（１２０）を利用して前記メモリバス（１５
２）を前記トリガコマンド（２３０）によりトリガする
手段と、前記トリガされたメモリバス（１５２）から、
前記メモリ（１５０）中に記憶された前記バイナリコー
ド（１０６）に対応する前記物理アドレス（１０８）を
取得する手段と、前記物理アドレス（１０８）を前記論
理アドレス（１０４）へと変換する手段と、前記メモリ
イメージファイル（１６０）を前記論理アドレス（１０
４）について検索する手段、前記メモリイメージファイ
ル（１６０）から前記論理アドレス（１０４）にあるバ
イナリコード（１０６）を取得する手段であって、前記
バイナリコード（１０６）が前記ソフトウエアアプリケ
ーションの実行中に実施されたマシンコード命令（２１
２）のみに対応することを特徴とする手段と、前記取得
したバイナリコード（１０６）を第一の、少なくとも１
つのマシンコード命令（２１２）へと変換する手段とを
含み、これにより前記ソフトウエアアプリケーションの
前記コンパイルされたプログラムコード（１０２）の逆
アセンブルが実施されることを特徴とする前記装置。

【００５２】（実施態様９）前記メモリイメージファイ
ル（１６０）が、Ｓレコードファイル、ｅｌｆファイ
ル、ｃｏｆｆファイル、プレーンバイナリファイル及び
ｉｎｔｅｌ ｈｅｘファイルより成るグループから選択
されることを特徴とする実施態様８に記載の装置。

【００５３】（実施態様１０）前記メモリバス（１５
２）がアドレスバス（１５２）及びステータスバス（１
５５）を含むことを特徴とする実施態様８に記載の装
置。

【００５４】

【発明の効果】以上のように、本発明を用いると、逆ア
センブルの間にロジックアナライザが使用するチャンネ
ル数を少なくすることが出来る。本発明はまた、逆アセ
ンブルの間に全てのメモリバスを調べる従来型の逆アセ
ンブラよりも、安価な逆アセンブラを提供することがで
きる。更に本発明は、マイクロプロセッサ及びメモリコ
ントローラを理解し、プログラマーにマイクロプロセッ
サのメモリマッピング技術に関する深い知識がなくて
も、論理アドレスを、メモリ中の対応する物理アドレス
をトリガする為にロジックアナライザが使用するトリガ
コマンドへと変換するトリガツールを提供することがで
きる。

【図面の簡単な説明】

【図１】従来技術によるコンパイラのブロック図であ
り、プログラムコードがバイナリコードへとコンパイル
されている状態を示している。

【図２】マイクロプロセッサベースの装置及び本発明の
コードフロー限定型逆アセンブラを簡略化して示した図
である。

【図３】本発明の逆アセンブラのブロック図であり、メ
モリイメージファイルをマシンコード命令へと逆アセン
ブルしている状態を示したものである。

【図４】本発明の逆アセンブラのブロック図である。

【図５】本発明のトリガツールのブロック図である。

【図６】本発明のトリガツールを利用した逆アセンブラ
のブロック図である。

【図７】コードフロー限定型逆アセンブラ法のフローチ
ャートである。

【図８】論理アドレスを、ロジックアナライザが物理ア
ドレスをトリガする為に使うトリガコマンドへと変換す
るメモリトリガ法のフローチャートである。

【図９】論理アドレスを、ロジックアナライザが物理ア
ドレスをトリガする為に使うトリガコマンドへと変換す
るメモリトリガ法を利用したコードフロー限定型逆アセ
ンブラ法のフローチャートである。

【符号の説明】

１００：マイクロプロセッサベースの装置 １０１：トリガされた論理アドレス １０２：プログラムコード １０４：論理アドレス １０６：バイナリコード １０７：ソースコード １０８：物理アドレス １０９：コンパイラ １１０：コードフロー限定型逆アセンブラ １２０：ロジックアナライザ １３０：データ取得モジュール １４０：マイクロプロセッサ １４４：メモリコントローラ １５２：メモリバス（物理アドレスバス） １５３：ステータスバス １５５：メモリバス（ステータスバス） １６０：メモリイメージファイル ２１２：マシンコード命令 ２３０：トリガコマンド

フロントページの続き (71)出願人 399117121 395 Ｐａｇｅ Ｍｉｌｌ Ｒｏａｄ Ｐ ａｌｏ Ａｌｔｏ，Ｃａｌｉｆｏｒｎｉａ Ｕ．Ｓ．Ａ. (72)発明者 クリストファー・ダブリュウ・バンカー アメリカ合衆国コロラド州コロラド・スプ リングス ピロス・ドライブ 1360 (72)発明者 クリストファー・ティー・バーナード アメリカ合衆国コロラド州コロラド・スプ リングス マンストン・ドライブ 7860

Claims (1)

【特許請求の範囲】
1. 【請求項１】ソフトウエアアプリケーションのコンパイ
   ルされたプログラムコードを逆アセンブルする間にバイ
   ナリコードを取得する為の方法であって、前記プログラ
   ムコードのコンパイルの間にメモリイメージファイルが
   作成され、コンバータを用いてメモリバス中の物理アド
   レスをロジックアナライザを介してトリガすることを特
   徴とし、 前記コンパイルされたプログラムコード中のトリガされ
   た論理アドレスを判定するステップと、 前記トリガされた論理アドレスを前記コンバータへと入
   力するステップと、 前記トリガされた論理アドレスを、メモリ中に記憶され
   るバイナリコードに対応する物理アドレスへと変換する
   為のトリガコマンドを提供するステップと、 前記トリガコマンドを前記ロジックアナライザへと供給
   するステップと、 前記ロジックアナライザを用いて前記トリガコマンドに
   より前記メモリバスをトリガするステップと、 前記メモリ中に記憶された前記バイナリコードに対応す
   る前記物理アドレスを取得するステップと、 前記取得した物理アドレスを論理アドレスへと変換する
   ステップと、 前記メモリイメージファイルを前記論理アドレスについ
   て検索するステップと、 前記メモリイメージファイルから前記論理アドレスにあ
   るバイナリコードを取得するステップであって、前記バ
   イナリコードが前記ソフトウエアアプリケーションの実
   行中に実施されるマシンコード命令のみに対応するもの
   であることを特徴とするステップと、 前記ソフトウエアアプリケーションの前記コンパイルさ
   れたプログラムコードの逆アセンブルを実施するよう
   に、前記取得したバイナリコードを第一の、少なくとも
   １つのマシンコード命令へと変換するステップとを含む
   前記方法。