JP2001024231A - Light emitting element array device - Google Patents

Light emitting element array device

Info

Publication number
JP2001024231A
JP2001024231A JP19740899A JP19740899A JP2001024231A JP 2001024231 A JP2001024231 A JP 2001024231A JP 19740899 A JP19740899 A JP 19740899A JP 19740899 A JP19740899 A JP 19740899A JP 2001024231 A JP2001024231 A JP 2001024231A
Authority
JP
Japan
Prior art keywords
light
emitting element
light emitting
element array
array device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19740899A
Other languages
Japanese (ja)
Other versions
JP4359964B2 (en
Inventor
Seiji Ono
誠治 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Sheet Glass Co Ltd
Original Assignee
Nippon Sheet Glass Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Sheet Glass Co Ltd filed Critical Nippon Sheet Glass Co Ltd
Priority to JP19740899A priority Critical patent/JP4359964B2/en
Publication of JP2001024231A publication Critical patent/JP2001024231A/en
Application granted granted Critical
Publication of JP4359964B2 publication Critical patent/JP4359964B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make even the quantities of light rays outputted from a rod lens array by making uniform the light reflectivity distributions on the surfaces of chips on which light emitting arrays are formed. SOLUTION: In a light emitting element array device which is composed of a plurality of chips on which light emitting elements are one-dimensionally arranged, metallic wiring is formed, and the light rays from the light emitting elements are led out through a rod lens array; a low-reflectance film is provided on a high-reflectance area when the reflectance is not uniformly distributed on the surfaces of the chips. The low-reflectance film can be constituted of a light absorbing film 44.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、発光素子アレイ装
置、特に、光プリンタヘッドに用いられる発光素子アレ
イ装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a light emitting device array device, and more particularly to a light emitting device array device used for an optical printer head.

【0002】[0002]

【従来の技術】光プリンタヘッドを備える光プリンタの
原理図を図1に示す。円筒形の感光ドラム2の表面に、
アモルファスSi等の光導電性を持つ材料(感光体)が
作られている。このドラムはプリントの速度で回転して
いる。回転しているドラムの感光体表面を、帯電器4で
一様に帯電させる。そして、光プリンタヘッド6で、印
字するドットイメージの光を感光体上に照射し、光の当
たったところの帯電を中和する。続いて、現像器8で感
光体上の帯電状態にしたがって、トナーを感光体上につ
ける。そして、転写器10でカセット12中から送られ
てきた用紙14上に、トナーを転写する。用紙は、定着
器16にて熱等を加えられ定着され、スタッカ18に送
られる。一方、転写の終了したドラムは、消去ランプ2
0で帯電が全面にわたって中和され、清掃器22で残っ
たトナーが除去される。
2. Description of the Related Art FIG. 1 shows the principle of an optical printer having an optical printer head. On the surface of the cylindrical photosensitive drum 2,
Photoconductive materials (photoconductors) such as amorphous Si are manufactured. This drum rotates at the speed of the print. The surface of the photosensitive member of the rotating drum is uniformly charged by the charger 4. Then, light of the dot image to be printed is irradiated on the photoreceptor by the optical printer head 6 to neutralize the charging at the place where the light is applied. Subsequently, toner is applied to the photoconductor by the developing device 8 according to the charged state on the photoconductor. Then, the transfer device 10 transfers the toner onto the paper 14 sent from the cassette 12. The paper is fixed by applying heat or the like in a fixing device 16 and sent to a stacker 18. On the other hand, the drum on which the transfer has been completed is the erase lamp 2
At 0, the charge is neutralized over the entire surface, and the remaining toner is removed by the cleaner 22.

【0003】光プリンタヘッド6の構造を図2に示す。
光プリンタヘッドは発光素子アレイ24とロッドレンズ
アレイ26で構成され、レンズの焦点が感光ドラム2上
に結ぶようになっている。
FIG. 2 shows the structure of the optical printer head 6.
The optical printer head includes a light emitting element array 24 and a rod lens array 26, and the lens focuses on the photosensitive drum 2.

【0004】[0004]

【発明が解決しようとする課題】発光素子アレイが、線
状に配列された発光素子よりなる場合、各発光素子の発
光光量が同じならば、光プリンタにより得られる、発光
素子の配列方向の画像濃度分布にムラは生じないはずで
ある。しかし、発光素子アレイの構造によっては、ムラ
を生じることがある。
When the light-emitting element array is composed of light-emitting elements arranged in a line, if the light-emitting amount of each light-emitting element is the same, an image in the light-emitting element arrangement direction obtained by an optical printer is obtained. No unevenness should occur in the density distribution. However, unevenness may occur depending on the structure of the light emitting element array.

【0005】本出願の発明者は、その原因を究明したと
ころ、次のことが判明した。すなわち、発光素子アレイ
24からの光をロッドレンズアレイ26を介して取り出
そうとするとき、発光素子からの光の一部は、ロッドレ
ンズの透過率が高くないのでロッドレンズのレンズ面で
反射し、発光素子アレイが形成されたチップの表面を照
射する。チップ表面の金属配線は、光の反射率が高いの
で、光は金属配線により反射される。この反射された光
が、ロッドレンズに再び入射し、これが感光ドラム2上
の光量ムラ、すなわち画像濃度のムラを生じることがわ
かった。
[0005] The inventors of the present application have investigated the cause and found the following. That is, when light from the light emitting element array 24 is to be extracted through the rod lens array 26, part of the light from the light emitting element is reflected by the lens surface of the rod lens because the transmittance of the rod lens is not high, The surface of the chip on which the light emitting element array is formed is irradiated. Since the metal wiring on the chip surface has a high light reflectance, the light is reflected by the metal wiring. It has been found that the reflected light again enters the rod lens, which causes unevenness in the amount of light on the photosensitive drum 2, that is, unevenness in image density.

【0006】このように、ロッドレンズから取り出され
る光は、発光素子の発光点からの光出力のほかに、ロッ
ドレンズのレンズ面で反射された光がチップ表面の金属
配線でさらに反射された光とが重畳されたものである。
As described above, the light extracted from the rod lens is not only the light output from the light emitting point of the light emitting element, but also the light reflected by the lens surface of the rod lens and further reflected by the metal wiring on the chip surface. Are superimposed.

【0007】このような画像濃度ムラは、金属配線の繰
り返し周期が発光点の繰り返し周期と一致する場合は、
目立ちにくいが、発光点の繰り返し周期と異なる場合
は、ムラが目立つということもわかった。
[0007] Such image density unevenness occurs when the repetition cycle of the metal wiring coincides with the repetition cycle of the light emitting point.
It was found that it was not noticeable, but when it was different from the repetition period of the light emitting point, unevenness was noticeable.

【0008】金属配線の繰り返し周期が発光点の繰り返
し周期と一致する場合の例としては、例えば1個の発光
点に対しこれを駆動する外部駆動回路への接続のための
ボンディングパッドが1個対応して設けられているよう
な発光素子アレイがある。
As an example of the case where the repetition period of the metal wiring coincides with the repetition period of the light emitting point, for example, one light emitting point has one bonding pad for connection to an external drive circuit for driving it. There is a light emitting element array provided as such.

【0009】また、金属配線の繰り返し周期が発光点の
繰り返し周期と異なる場合の例としては、本出願人が既
に提案している自己走査型発光素子アレイ装置がある
(特開平2−263668号公報参照)。この自己走査
型発光素子アレイ装置は、スイッチ素子アレイをシフト
レジスタとして、発光素子アレイと分離した構造の自己
走査型発光素子アレイ装置である。
As an example of the case where the repetition period of the metal wiring is different from the repetition period of the light emitting point, there is a self-scanning light emitting element array device already proposed by the present applicant (Japanese Patent Laid-Open No. Hei 2-263668). reference). This self-scanning light-emitting element array device is a self-scanning light-emitting element array device having a structure in which a switch element array is used as a shift register and is separated from the light-emitting element array.

【0010】図3に、この自己走査型発光素子アレイ装
置の等価回路図を示す。この自己走査型発光素子アレイ
装置は、シフトレジスタを構成するスイッチ素子アレイ
T(−1)〜T(2)、書き込み用発光素子アレイL
(−1)〜L(2)からなる。隣接するスイッチ素子の
ゲート電極間は、ダイオードを用いて接続している。ス
イッチ素子の各アノード電極は交互に転送クロックライ
ンφ1 ,φ2 に接続されている。スイッチ素子のゲート
電極G-1〜G1 は、書き込み用発光素子のゲートにも接
続される。書き込み用発光素子のアノード電極には、書
き込み信号Sinが加えられている。初段のスイッチ素子
のゲート電極には、スタートパルスφs が印加され、ス
イッチ素子がオン状態にされる。
FIG. 3 shows an equivalent circuit diagram of the self-scanning light-emitting element array device. This self-scanning light emitting element array device includes switch element arrays T (-1) to T (2) constituting a shift register, and a light emitting element array L for writing.
(-1) to L (2). The gate electrodes of adjacent switch elements are connected using a diode. Each anode electrode of the switch element is alternately connected to transfer clock lines φ 1 and φ 2 . The gate electrodes G −1 to G 1 of the switch element are also connected to the gate of the light emitting element for writing. The write signal S in is applied to the anode electrode of the light emitting element for writing. The gate electrode of the first-stage switching element, a start pulse phi s is applied to the switching element is turned on.

【0011】いま、スイッチ素子T(0)がオン状態に
あるとすると、ゲート電極G0 の電圧は、電源電圧VGK
(ここでは5ボルトとする)より低下し、ほぼ零ボルト
となる。したがって、書き込み信号Sinの電圧が、PN
接合の拡散電位(約1ボルト)以上であれば、発光素子
L(0)の発光状態とすることができる。
Assuming now that the switching element T (0) is in the ON state, the voltage of the gate electrode G 0 is equal to the power supply voltage V GK
(Here, 5 volts), and becomes almost zero volts. Therefore, the voltage of the write signal S in becomes PN
If the junction diffusion potential (about 1 volt) or higher, the light emitting element L (0) can be in a light emitting state.

【0012】これに対し、ゲート電極G-1は約5ボルト
であり、ゲート電極G1 は約1ボルト(ダイオードD0
の順方向立上り電圧)となる。したがって、発光素子L
(−1)の書き込み電圧は約6ボルト、発光素子L
(1)の書き込み電圧は約2ボルトとなる。これから、
発光素子L(0)のみに書き込める書き込み信号Sin
電圧は、1〜2ボルトの範囲となる。発光素子L(0)
がオン、すなわち発光状態に入ると、書き込み信号Sin
ラインの電圧は約1ボルトに固定されてしまうので、他
の発光素子が選択されてしまう、というエラーは防ぐこ
とができる。
[0012] In contrast, the gate electrode G -1 is about 5 volts, the gate electrode G 1 is about 1 volt (diode D0
In the forward rise voltage). Therefore, the light emitting element L
The write voltage of (-1) is about 6 volts, and the light emitting element L
The write voltage of (1) is about 2 volts. from now on,
Voltage of the write signal S in which can write only in the light emitting element L (0) is a range of 1-2 volts. Light emitting element L (0)
Is turned on, that is, enters the light emitting state, the write signal S in
Since the line voltage is fixed at about 1 volt, an error that another light emitting element is selected can be prevented.

【0013】発光強度は書き込み信号Sinに流す電流量
で決められ、任意の強度にて画像書き込みが可能とな
る。また、発光状態を次の発光素子に転送するために
は、書き込み信号Sinラインの電圧を一度零ボルトまで
おとし、発光している発光素子をいったんオフにしてお
く必要がある。
The light emission intensity is determined by the amount of current flowing in the write signal Sin, and an image can be written at an arbitrary intensity. Further, in order to transfer the light emitting state to the next light emitting element, it is necessary to once lower the voltage of the write signal S in line to zero volt and to temporarily turn off the light emitting element which emits light.

【0014】このような発光素子アレイ装置を光プリン
タ等に応用する場合、ある一定数のスイッチ素子および
発光素子を集積した1つの発光チップの形として発光素
子アレイ装置を構成し、この発光チップを例えば一列に
配列し、所定のサイズの線状光源を形成する。
When such a light emitting device array device is applied to an optical printer or the like, the light emitting device array device is formed in the form of one light emitting chip in which a certain number of switch elements and light emitting devices are integrated, and this light emitting chip is used. For example, they are arranged in a line to form a linear light source of a predetermined size.

【0015】1つの発光チップの全体像を図4に示す。
1チップの中には、128個のスイッチ素子アレイT
(1)〜T(128)と、128個の発光素子アレイL
(1)〜L(128)とが配列され、スイッチ素子アレ
イ中に、φs ,φ1 ,φ2 ,V GK,Sin用のボンディン
グパッドが配列されている。
FIG. 4 shows an overall image of one light emitting chip.
In one chip, 128 switch element arrays T
(1) to T (128) and 128 light emitting element arrays L
(1) to L (128) are arranged, and the switch element array
During b, φs, Φ1, ΦTwo, V GK, SinBondin for
Pad is arranged.

【0016】図5は、図4の発光チップの具体的な配線
パターンのレイアウト図を示す。図中、28はボンディ
ングパッドを示す。このようなボンディングパッドを含
む金属配線は、発光部30の繰り返し周期と異なるた
め、画像濃度のムラが目立つ。
FIG. 5 is a layout diagram of a specific wiring pattern of the light emitting chip of FIG. In the figure, 28 indicates a bonding pad. Since the metal wiring including such a bonding pad is different from the repetition period of the light emitting unit 30, unevenness in image density is conspicuous.

【0017】図6は、図5に示した発光チップにより構
成された発光素子アレイ装置を用いた光プリンタヘッド
による画像濃度分布を示す。図6において、横軸は発光
素子アレイの配列方向の位置(mm)を、縦軸は画像濃
度を示している。図6に示す画像濃度のムラは、約1m
mの周期で繰り返していることがわかる。この周期は、
ボンディングパッドの配列周期に一致している。すなわ
ち、ボンディングパッドにより反射された光により画像
濃度のムラが生じていることがわかった。
FIG. 6 shows an image density distribution by an optical printer head using the light emitting element array device constituted by the light emitting chips shown in FIG. In FIG. 6, the horizontal axis represents the position (mm) of the light emitting element array in the arrangement direction, and the vertical axis represents the image density. The unevenness of the image density shown in FIG.
It can be seen that it is repeated at a period of m. This cycle is
It matches the arrangement cycle of the bonding pads. That is, it was found that unevenness in image density occurred due to light reflected by the bonding pad.

【0018】本発明の目的は、発光素子アレイが形成さ
れたチップの表面の光反射率の分布が均一になるように
して、ロッドレンズアレイから出力される光量にムラが
ないようにした発光素子アレイ装置を提供することにあ
る。
An object of the present invention is to provide a light emitting element in which the distribution of light reflectance on the surface of a chip on which a light emitting element array is formed is uniform, so that the amount of light output from a rod lens array is not uneven. An object of the present invention is to provide an array device.

【0019】[0019]

【課題を解決するための手段】カラープリンタ用の光プ
リンタヘッドに関しては、視覚の色度空間周波数特性
は、明暗周波数特性の1/5以下の分解能である(テレ
ビジョン・画像工学ハンドブックp.50図1・76/
テレビジョン学会編(S.55))。このため、反射光
による目立った光量のムラは、発光素子アレイ発光点ピ
ッチΛの5倍を一辺とする正方形に囲まれた領域の反射
光で決まると考えられる。
With respect to an optical printer head for a color printer, the visual chromaticity spatial frequency characteristic has a resolution of 1/5 or less of the light and dark frequency characteristic (Television and Image Engineering Handbook, p. 50). Fig. 1.76 /
Edited by the Institute of Television Engineers of Japan (S. 55)). For this reason, it is considered that the conspicuous unevenness in the amount of light due to the reflected light is determined by the reflected light in a region surrounded by a square whose one side is five times the light emitting element array light emitting point pitch Λ.

【0020】図5には、発光点ピッチΛの5倍を一辺と
する正方形の領域を、A,Bで示す。Aはスイッチ素子
アレイの金属配線部分における領域を、Bはボンディン
グパッド28を含む金属配線部分における正方形の領域
を示している。
In FIG. 5, A and B indicate square areas each having a side of five times the light emitting point pitch Λ. A indicates a region in the metal wiring portion of the switch element array, and B indicates a square region in the metal wiring portion including the bonding pad 28.

【0021】領域Bは金属配線のない部分が多いので、
領域Aに比べて反射率は低い。そこで、本発明では、領
域Aの反射率が領域Bの反射率と同程度となるように、
領域Aを光吸収膜や反射防止膜で隠すようにする。
Since the region B has many portions without metal wiring,
The reflectance is lower than that of the area A. Therefore, in the present invention, the reflectance of the area A is substantially equal to the reflectance of the area B.
The region A is hidden by a light absorbing film or an anti-reflection film.

【0022】本発明は、発光素子が1次元または2次元
に配列され、金属配線が形成された複数個のチップより
なり、発光素子からの光がロッドレンズアレイを介して
取り出される発光素子アレイ装置において、チップ表面
の反射率が均一に分布しない場合に、高い反射率の領域
上に低反射化膜を設けて、均一化したことを特徴とする
発光素子アレイ装置である。
According to the present invention, there is provided a light-emitting element array device comprising a plurality of chips in which light-emitting elements are arranged one-dimensionally or two-dimensionally and on which metal wiring is formed, and in which light from the light-emitting elements is extracted through a rod lens array. A light-emitting element array device characterized in that, when the reflectance on the chip surface is not uniformly distributed, a low-reflection film is provided on a high-reflectance region to make it uniform.

【0023】前記低反射化膜は、光吸収膜または反射防
止膜とするのが好適である。
The low reflection film is preferably a light absorption film or an antireflection film.

【0024】[0024]

【発明の実施の形態】以下、本発明の実施例を説明す
る。
Embodiments of the present invention will be described below.

【0025】[0025]

【第1の実施例】図7は、第1の実施例である発光素子
アレイ装置32の平面図、図8は、図7のX−Y線断面
図である。この発光素子アレイ装置32は、図5に示し
た自己走査型発光素子アレイ装置の表面に光吸収膜を設
けたものである。
First Embodiment FIG. 7 is a plan view of a light emitting element array device 32 according to a first embodiment, and FIG. 8 is a sectional view taken along line XY of FIG. This light-emitting element array device 32 has a light-absorbing film provided on the surface of the self-scanning light-emitting element array device shown in FIG.

【0026】この発光素子アレイ装置32は、GaAs
基板34上にエピタキシャル膜(pnpn構造)36お
よび層間絶縁膜38を介して、金属配線40が形成され
ている発光素子アレイ本体を備えている。この発光素子
アレイ本体上に、ボンディングパッド28上と発光部3
0上とを除いて、光吸収膜44が全面に形成されてい
る。光吸収膜44の表面より入射した光は、金属配線4
0で反射し、再び表面から出てくる。したがって、光は
光吸収膜44の2倍の膜厚の光路を通る。この間の吸収
率によって、領域Aの総合的な反射率が低下して、領域
Bの反射率に同じになるようにする。例えば、光吸収膜
を設けない領域Bの反射率を0.8,領域Aの反射率を
0.6とすると、光吸収膜の往復分で光が約25%吸収
されるように設定すればよい。
The light emitting element array device 32 is made of GaAs.
A light emitting element array main body having a metal wiring 40 formed on a substrate 34 via an epitaxial film (pnpn structure) 36 and an interlayer insulating film 38 is provided. On the light emitting element array main body, the bonding pad 28 and the light emitting section 3
The light absorbing film 44 is formed on the entire surface except for the area above zero. Light incident from the surface of the light absorbing film 44 is
Reflects at 0 and emerges again from the surface. Therefore, the light passes through an optical path having a thickness twice that of the light absorbing film 44. The absorptance during this time lowers the overall reflectivity of the area A to be equal to the reflectivity of the area B. For example, assuming that the reflectance of the area B where the light absorbing film is not provided is 0.8 and the reflectance of the area A is 0.6, the light is absorbed so that about 25% is absorbed by the reciprocating movement of the light absorbing film. Good.

【0027】一例として、膜厚1μmのポリイミドを光
吸収膜として形成した。使用したポリイミドはRN−8
12(日産化学)であり、3430rpmで30sec
間のスピンコートにより形成し、180℃で30分焼成
した。これに、フォトレジスト1400−27(シプレ
ー)を塗布し、露光し、MF319(シプレー)現像液
で、レジスト現像およびポリイミドエッチングを同時に
行った。できあがった膜の発光波長780nmでの透過
率は、0.86であった。前述したように光は膜厚の2
倍の光路を通るので、吸収率は0.862 =0.75と
なり、光吸収膜が設けられた領域Aの実質的な反射率は
0.8×(0.86)2 =0.59となり、ほぼ0.6
に等しくなる。
As an example, a polyimide film having a thickness of 1 μm was formed as a light absorbing film. The polyimide used was RN-8
12 (Nissan Chemical), 30 sec at 3430 rpm
And baked at 180 ° C. for 30 minutes. A photoresist 1400-27 (shipley) was applied thereto, exposed to light, and resist development and polyimide etching were simultaneously performed using an MF319 (shipley) developer. The transmittance of the resulting film at an emission wavelength of 780 nm was 0.86. As described above, light has a thickness of 2
Since the light passes through the double optical path, the absorption is 0.86 2 = 0.75, and the substantial reflectance of the region A provided with the light absorbing film is 0.8 × (0.86) 2 = 0.59. Becomes almost 0.6
Is equal to

【0028】光吸収膜の材料としては、上記の他に、炭
素粒子を分散させた光加工性の樹脂(富士写真製カラー
モザイクシステム(商品名))、Cr−SiOやAu−
SiOといったサーメットや、高抵抗のアモルファスシ
リコン薄膜を用いてもよい。
As the material of the light absorbing film, in addition to the above, a photo-processable resin in which carbon particles are dispersed (Color Mosaic System (trade name) manufactured by Fuji Photo), Cr-SiO or Au-
A cermet such as SiO or a high-resistance amorphous silicon thin film may be used.

【0029】[0029]

【第2の実施例】図9は、第2の実施例である発光素子
アレイ装置46の平面図、図10は、図9のX−Y線断
面図である。なお図10には発光部の拡大図をも含んで
いる。この発光素子アレイ装置42は、図5に示した自
己走査型発光素子アレイ装置の表面に反射防止膜を設け
たものである。
Second Embodiment FIG. 9 is a plan view of a light emitting element array device 46 according to a second embodiment, and FIG. 10 is a sectional view taken along line XY of FIG. FIG. 10 also includes an enlarged view of the light emitting unit. This light emitting element array device 42 is obtained by providing an antireflection film on the surface of the self-scanning light emitting element array device shown in FIG.

【0030】この発光素子アレイ装置46は、第1の実
施例と同様に、GaAs基板34上にエピタキシャル膜
(pnpn構造)36および層間絶縁膜38を介して、
金属配線40が形成されている発光素子アレイ本体を備
えている。この発光素子アレイ本体上に、ボンディング
パッド28上を除いて、反射防止膜48が全面に形成さ
れている。
In the light emitting element array device 46, as in the first embodiment, an epitaxial film (pnpn structure) 36 and an interlayer insulating film 38 are formed on a GaAs substrate 34.
The light-emitting element array main body on which the metal wiring 40 is formed is provided. An anti-reflection film 48 is formed on the entire surface of the light-emitting element array body except on the bonding pads 28.

【0031】層間絶縁膜38の厚さをt1 ,反射防止膜
48の厚さをt2 とし、層間絶縁膜と反射防止膜とを同
じSiO2 で形成すると、発光部30から出てくる光に
とっての膜厚は、t1 +t2 となり、チップで反射され
る光にとっての膜厚はt2 となる。すなわち、t1 +t
2 を透過率最大に、また、t2 を反射率最小に独立に設
定できる。透過率極大の条件は、
When the thickness of the interlayer insulating film 38 is t 1 , the thickness of the anti-reflection film 48 is t 2 , and the interlayer insulating film and the anti-reflection film are formed of the same SiO 2 , light emitted from the light emitting section 30 is obtained. Is t 1 + t 2 , and the light thickness reflected by the chip is t 2 . That is, t 1 + t
2 can be independently set to the maximum transmittance, and t 2 can be independently set to the minimum reflectance. The condition of the transmittance maximum is

【0032】[0032]

【数1】 (Equation 1)

【0033】であり、反射率極小の条件はおよそThe condition for the minimum reflectance is approximately

【0034】[0034]

【数2】 (Equation 2)

【0035】である。但し、nS はSiO2 の屈折率、
λは発光波長である。
Is as follows. Where n S is the refractive index of SiO 2 ,
λ is the emission wavelength.

【0036】いま、SiO2 の屈折率nS =1.46と
し、発光波長λを780nmとすると、N=3のとき、
1 +t2 =670nmであり、また、M=1のときの
2=134nmとなる。この厚さにおける反射防止膜
48の反射率は、シミュレーションによれば、反射防止
膜が無いときの約91%になる。
Now, assuming that the refractive index n S of SiO 2 is 1.46 and the emission wavelength λ is 780 nm, when N = 3,
t 1 + t 2 = 670 nm, and when M = 1, t 2 = 134 nm. According to the simulation, the reflectivity of the antireflection film 48 at this thickness is about 91% when no antireflection film is provided.

【0037】図5の領域Aの反射率が約0.6,領域B
の反射率が約0.8であったので、反射防止膜48が設
けられた領域Aの実質的な反射率は0.8×0.91=
0.73となり、0.6に近付けることができた。
The reflectivity of the area A in FIG.
Is about 0.8, the substantial reflectance of the area A where the antireflection film 48 is provided is 0.8 × 0.91 =
It was 0.73, which was close to 0.6.

【0038】なお、反射防止膜の膜厚は、反射率が極小
となる膜厚の±20%以内に選ぶのが好適である。
It is preferable that the thickness of the antireflection film be selected within ± 20% of the thickness at which the reflectivity is minimized.

【0039】反射防止膜の他の材料としては、SiO2
以外に、SiN,Ta2 5 ,Al 2 3 ,TiO2
用いることができる。反射防止膜は、これらの材料より
なる単層膜、あるいはこれらの材料を組み合わせた多層
膜とすることができる。
As another material of the antireflection film, SiO 2Two
Besides, SiN, TaTwoOFive, Al TwoOThree, TiOTwoTo
Can be used. Anti-reflective coatings are better than these materials
Single-layer film, or multiple layers combining these materials
It can be a membrane.

【0040】以上の各実施例は、自己走査型発光素子ア
レイ装置について説明したが、本発明は、自己走査型発
光素子アレイ装置に限定されるものではなく、発光素子
が1次元あるいは2次元に配列された発光素子アレイに
ついて、金属配線からの反射光が、ロッドレンズから出
射される光量にムラを生じさせるような発光素子アレイ
装置に適用できることは明らかである。
In each of the embodiments described above, the self-scanning light-emitting element array device has been described. However, the present invention is not limited to the self-scanning light-emitting element array device. It is apparent that the arranged light emitting element array can be applied to a light emitting element array device in which reflected light from metal wiring causes unevenness in the amount of light emitted from a rod lens.

【0041】[0041]

【発明の効果】本発明によれば、金属配線の上に金属配
線を低反射化する膜を設けているので、チップの表面反
射分布を実効上小さくでき、チップ表面反射による画像
への悪影響を減らすことができる。
According to the present invention, since the film for lowering the reflection of the metal wiring is provided on the metal wiring, the surface reflection distribution of the chip can be effectively reduced, and the adverse effect on the image due to the chip surface reflection can be reduced. Can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】光プリンタヘッドを備える光プリンタの原理を
示す図である。
FIG. 1 is a diagram illustrating the principle of an optical printer including an optical printer head.

【図2】光プリンタヘッドの構造を示す図である。FIG. 2 is a diagram illustrating a structure of an optical printer head.

【図3】自己走査型発光素子アレイ装置の等価回路を示
す図である。
FIG. 3 is a diagram showing an equivalent circuit of a self-scanning light-emitting element array device.

【図4】発光チップの全体像を示す図である。FIG. 4 is a diagram showing an overall image of a light emitting chip.

【図5】発光チップの具体的なレイアウトを示す図であ
る。
FIG. 5 is a diagram showing a specific layout of a light emitting chip.

【図6】図5に示した発光チップにより構成された発光
素子アレイ装置を用いた光プリンタヘッドによる画像濃
度分布を示す図である。
6 is a diagram showing an image density distribution by an optical printer head using a light emitting element array device constituted by the light emitting chips shown in FIG.

【図7】第1の実施例である発光素子アレイ装置の平面
図である。
FIG. 7 is a plan view of the light emitting element array device according to the first embodiment.

【図8】図7のX−Y線断面図である。FIG. 8 is a sectional view taken along line XY of FIG. 7;

【図9】第2の実施例である発光素子アレイ装置の平面
図である。
FIG. 9 is a plan view of a light emitting element array device according to a second embodiment.

【図10】図9のX−Y線断面図である。FIG. 10 is a sectional view taken along line XY of FIG. 9;

【符号の説明】[Explanation of symbols]

28 ボンディングパッド 30 発光部 32,46 発光素子アレイ装置 34 GaAs基板 36 エピタキシャル膜 38 層間絶縁膜 40 金属配線 44 光吸収膜 48 反射防止膜 28 Bonding pad 30 Light emitting section 32, 46 Light emitting element array device 34 GaAs substrate 36 Epitaxial film 38 Interlayer insulating film 40 Metal wiring 44 Light absorbing film 48 Antireflection film

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】発光素子が1次元または2次元に配列さ
れ、金属配線が形成された複数個のチップよりなり、発
光素子からの光がロッドレンズアレイを介して取り出さ
れる発光素子アレイ装置において、 チップ表面の反射率が均一に分布しない場合に、高い反
射率の領域上に低反射化膜を設けて、均一化したことを
特徴とする発光素子アレイ装置。
1. A light-emitting element array device comprising a plurality of chips in which light-emitting elements are arranged one-dimensionally or two-dimensionally and on which metal wiring is formed, wherein light from the light-emitting elements is extracted via a rod lens array. A light-emitting element array device characterized in that, when the reflectance on the chip surface is not uniformly distributed, a low-reflection film is provided on a high-reflectance region to make it uniform.
【請求項2】前記低反射化膜は、光吸収膜であることを
特徴とする発光素子アレイ装置。
2. The light-emitting element array device according to claim 1, wherein said low-reflection film is a light-absorbing film.
【請求項3】前記光吸収膜は、炭素粒子を分散させた光
加工性の樹脂,ポリイミド,サーメット,またはアモル
ファスシリコンよりなることを特徴とする請求項2記載
の発光素子アレイ装置。
3. The light-emitting element array device according to claim 2, wherein said light-absorbing film is made of a photo-processable resin in which carbon particles are dispersed, polyimide, cermet, or amorphous silicon.
【請求項4】前記低反射化膜は、反射防止膜であること
を特徴とする請求項1記載の発光素子アレイ装置。
4. The light-emitting element array device according to claim 1, wherein said low-reflection film is an anti-reflection film.
【請求項5】前記反射防止膜は、SiO2 ,SiN,Ta
2 5 ,Al2 3 ,TiO2 の単層膜、またはこれら
の多層膜よりなることを特徴とする請求項4記載の発光
素子アレイ装置。
5. The antireflection film is made of SiO 2 , SiN, Ta.
5. The light emitting element array device according to claim 4, comprising a single layer film of 2 O 5 , Al 2 O 3 , TiO 2 or a multilayer film of these.
【請求項6】前記発光素子アレイ装置は、 スイッチング動作のためのしきい電圧またはしきい電流
の制御電極を有するスイッチ素子を複数個配列し、各ス
イッチ素子の前記制御電極をその近傍に位置する少なく
とも1つのスイッチ素子の制御電極に、接続用抵抗また
は電気的に一方向性を有する電気素子を介して接続する
とともに、各スイッチ素子の制御電極に電源ラインを負
荷抵抗を介して接続し、かつ各スイッチ素子にクロック
パルスラインを接続して形成したスイッチ素子アレイ
と、 発光動作のためのしきい電圧またはしきい電流の制御電
極を有する発光素子を複数個配列した発光素子アレイと
からなり、 前記発光素子アレイの各制御電極を前記スイッチ素子の
制御電極と電気的手段にて接続し、各発光素子に発光の
ための電流を供給するラインを設けた自己走査型発光装
置であることを特徴とする請求項1〜5のいずれかに記
載の発光素子アレイ装置。
6. The light emitting element array device according to claim 1, wherein a plurality of switch elements each having a control electrode of a threshold voltage or a threshold current for a switching operation are arranged, and the control electrode of each switch element is located near the switch elements. Connecting to a control electrode of at least one switch element via a connection resistor or an electrically unidirectional electric element, connecting a power supply line to a control electrode of each switch element via a load resistor, and A switch element array formed by connecting a clock pulse line to each switch element; and a light emitting element array in which a plurality of light emitting elements having a control electrode for a threshold voltage or a threshold current for a light emitting operation are arranged. Each control electrode of the light emitting element array is connected to the control electrode of the switch element by electrical means, and a current for light emission is supplied to each light emitting element. Light-emitting element array according to claim 1, characterized in that it is a self-scanning light-emitting device provided with a line for.
JP19740899A 1999-07-12 1999-07-12 Light emitting device array device Expired - Lifetime JP4359964B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19740899A JP4359964B2 (en) 1999-07-12 1999-07-12 Light emitting device array device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19740899A JP4359964B2 (en) 1999-07-12 1999-07-12 Light emitting device array device

Publications (2)

Publication Number Publication Date
JP2001024231A true JP2001024231A (en) 2001-01-26
JP4359964B2 JP4359964B2 (en) 2009-11-11

Family

ID=16374028

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19740899A Expired - Lifetime JP4359964B2 (en) 1999-07-12 1999-07-12 Light emitting device array device

Country Status (1)

Country Link
JP (1) JP4359964B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026688A (en) * 2003-06-30 2005-01-27 Osram Opto Semiconductors Gmbh Radiation emission semiconductor chip, manufacturing method therefor, and method for adjusting and setting brightness thereof
JP2014229822A (en) * 2013-05-24 2014-12-08 スタンレー電気株式会社 Semiconductor light emitting element array, and semiconductor light emitting element array manufacturing method

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263668A (en) * 1988-11-10 1990-10-26 Nippon Sheet Glass Co Ltd Light emitter
JPH0353858U (en) * 1989-09-29 1991-05-24
JPH04243170A (en) * 1991-01-17 1992-08-31 Eastman Kodak Japan Kk Light emitting diode
JPH058445A (en) * 1991-06-29 1993-01-19 Kyocera Corp Imaging device
JPH05294008A (en) * 1992-04-21 1993-11-09 Kyocera Corp Optical printer head
JPH0691934A (en) * 1992-07-30 1994-04-05 Kyocera Corp Image forming device
JPH06151960A (en) * 1992-10-30 1994-05-31 Kyocera Corp Image element array
JPH09289338A (en) * 1996-04-20 1997-11-04 Ricoh Co Ltd Led array head

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02263668A (en) * 1988-11-10 1990-10-26 Nippon Sheet Glass Co Ltd Light emitter
JPH0353858U (en) * 1989-09-29 1991-05-24
JPH04243170A (en) * 1991-01-17 1992-08-31 Eastman Kodak Japan Kk Light emitting diode
JPH058445A (en) * 1991-06-29 1993-01-19 Kyocera Corp Imaging device
JPH05294008A (en) * 1992-04-21 1993-11-09 Kyocera Corp Optical printer head
JPH0691934A (en) * 1992-07-30 1994-04-05 Kyocera Corp Image forming device
JPH06151960A (en) * 1992-10-30 1994-05-31 Kyocera Corp Image element array
JPH09289338A (en) * 1996-04-20 1997-11-04 Ricoh Co Ltd Led array head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026688A (en) * 2003-06-30 2005-01-27 Osram Opto Semiconductors Gmbh Radiation emission semiconductor chip, manufacturing method therefor, and method for adjusting and setting brightness thereof
JP2014229822A (en) * 2013-05-24 2014-12-08 スタンレー電気株式会社 Semiconductor light emitting element array, and semiconductor light emitting element array manufacturing method

Also Published As

Publication number Publication date
JP4359964B2 (en) 2009-11-11

Similar Documents

Publication Publication Date Title
US6768507B2 (en) Led print head for electrophotographic printer
JP2807910B2 (en) Light emitting element array
US20100231682A1 (en) Light-emitting device, print head and image forming apparatus
US6844888B2 (en) Image writing device, light source, light source unit, microlens and fabrication method for microlens
TW562753B (en) Optical printer head and method of lighting up optical printer head
US20090225150A1 (en) Light-emitting head and printing apparatus using the same
JP4359964B2 (en) Light emitting device array device
JP4281237B2 (en) Self-scanning light emitting device array chip
JP4972976B2 (en) Self-scanning light-emitting element array chip, method for manufacturing self-scanning light-emitting element array chip, and optical writing head
JPH11227248A (en) Minute reflection optical element array
JP4574006B2 (en) Image forming apparatus
JP4625996B2 (en) Optical device using light emitting element array
JP2007324235A (en) Light-emitting element, method of manufacturing the same, optical print head, and image forming apparatus
JP2001024232A (en) Light emitting array device
JP2009076324A (en) Light-emitting element array, and exposure apparatus and image forming apparatus using the same
JP4755520B2 (en) Optical transfer array device and manufacturing method thereof, light emitting device, and image forming apparatus
JP4578195B2 (en) Light emitting device and image recording device
JPH11330541A (en) End face light emitting element
JPS6099672A (en) Printer using light emitting diode
JP4631248B2 (en) Optical writing head, optical printer, and light quantity correction method
JPH11216897A (en) Optical device
JPH11216898A (en) Semiconductor light emitting element array
JP2004034541A (en) Exposure device
JPH11330560A (en) Driving method of optical print head
JPH11227247A (en) Minute light-guide element array

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060217

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070409

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070409

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070410

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090120

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090310

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4359964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

EXPY Cancellation because of completion of term