JP2001024014A - モールド装置およびそれを用いた半導体装置の製造方法 - Google Patents

モールド装置およびそれを用いた半導体装置の製造方法

Info

Publication number
JP2001024014A
JP2001024014A JP11190174A JP19017499A JP2001024014A JP 2001024014 A JP2001024014 A JP 2001024014A JP 11190174 A JP11190174 A JP 11190174A JP 19017499 A JP19017499 A JP 19017499A JP 2001024014 A JP2001024014 A JP 2001024014A
Authority
JP
Japan
Prior art keywords
mold
sealing portion
molding
semiconductor device
elastic member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11190174A
Other languages
English (en)
Inventor
Haruhiko Harada
晴彦 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP11190174A priority Critical patent/JP2001024014A/ja
Publication of JP2001024014A publication Critical patent/JP2001024014A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 成形金型の製造コストを抑えるとともに、半
導体装置などの製品の信頼性および歩留りの向上を図
る。 【解決手段】 一対の第１金型３と第２金型４とを備
え、かつ型締め時にＣＳＰのモールド部の形状に対応し
たキャビティ６を形成する成形金型と、前記ＣＳＰの前
記モールド部の底面に対応して前記成形金型の第２金型
４に設けられ、かつモールド時に前記ＣＳＰの前記モー
ルド部の前記底面とこの底面に配置された前記ＣＳＰの
アウタリード１９ｃおよびダイパッド１９ｄとに密着す
る導電性ゴム部材１８とからなり、モールド時に、前記
モールド部の前記底面とアウタリード１９ｃとダイパッ
ド１９ｄとに導電性ゴム部材１８を密着させてモールド
を行って、アウタリード１９ｃの露出面へのモールド樹
脂２２の回り込みを阻止してアウタリード１９ｃへのレ
ジンバリの付着を防止する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、モールド樹脂の半導体装置の封止部の底面
側への回り込み防止に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】モールドタイプの半導体装置のうち、チッ
プ支持基板の裏面（底面）側に外部端子であるバンプ電
極を設けるタイプのものとして、ＢＧＡ（Ball Grid Ar
ray)と呼ばれる半導体装置が知られている。
【０００４】このモールドタイプのＢＧＡでは、モール
ド後に、チップ支持基板であるＢＧＡ基板の裏面にバン
プ電極を取り付けている。
【０００５】したがって、ＢＧＡ基板の裏面にはモール
ド樹脂を付着させたくないため、モールド時に、モール
ド樹脂が裏面に回り込まないようにしなければならな
い。
【０００６】そこで、モールド樹脂のＢＧＡ基板の裏面
側への回り込みを阻止する技術として、フィルムを用い
てモールドを行うフィルムモールド（ラミネートモール
ドともいう）がある。
【０００７】このフィルムモールドは、モールド装置の
成形金型のキャビティに、製品リリース用のリリースフ
ィルムを配置して、製品の封止部をキャビティに接触さ
せずにモールドを行うものである。
【０００８】すなわち、モールド時には、封止部の底面
（裏面）とフィルムとを密着させるものであり、これを
ＢＧＡのモールドに用いる。ＢＧＡ基板を用いたＢＧＡ
は、片面モールドであるため、ＢＧＡ基板の裏面とフィ
ルムとを密着させてモールドを行うことにより、ＢＧＡ
基板の裏面へのモールド樹脂の回り込みを阻止できる。
【０００９】また、フィルムモールドが行われる半導体
装置の他の例として、リードフレームを用いて組み立て
るとともに、封止部の底面側にアウタリードやダイパッ
ド（タブ）を露出させて配置する小形のボトムリードタ
イプのＣＳＰ（Chip Size Package)などがある。
【００１０】このボトムリードタイプのＣＳＰでは、実
装基板への電気的接続上、封止部の裏面においてアウタ
リード（ダイパッドも含む）をこの裏面より僅かに突出
させなければならず（スタンドオフを設けるため）、し
たがって、成形金型のキャビティにフィルムを配置し、
モールド時に、アウタリードをフィルムにめり込ませて
モールドを行い、これによって、アウタリードを封止部
の底面より僅かに突出させている。
【００１１】なお、成形金型のキャビティにフィルムを
配置してモールドを行う技術については、例えば、特開
平８−１４２１１６号公報にその記載がある。
【００１２】
【発明が解決しようとする課題】ところが、前記した技
術のフィルムモールドにおいては、モールド装置にリリ
ースフィルム機構が必要となるうえ、成形金型にもリリ
ースフィルムの吸着用の孔部が必要となる。
【００１３】その結果、モールド装置に対して大幅な構
造変更を行わなければならず、設備投資が増加して組み
立てコストが増えることが問題となる。
【００１４】さらに、モールド装置が大形化し、スペー
スの有効活用ができないことが問題となる。
【００１５】本発明の目的は、成形金型の製造コストを
抑えるとともに、アウタリードやチップ支持基板の裏面
へのモールド樹脂の回り込みを防止して製品の信頼性お
よび歩留りの向上を図るモールド装置およびそれを用い
た半導体装置の製造方法を提供することにある。
【００１６】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１７】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１８】すなわち、本発明のモールド装置は、一対
の第１金型と第２金型とを備え、前記第１金型に形成さ
れた封止部形成面と前記第２金型に形成された封止部形
成面とによって型締め時に前記半導体装置の封止部の形
状に対応したキャビティを形成する成形金型と、前記半
導体装置の前記封止部の底面またはチップ支持部材の底
面に対応して前記成形金型の前記封止部形成面に設けら
れ、モールド時に前記半導体装置の前記封止部の底面ま
たは前記チップ支持部材の底面に密着する弾性部材とを
有し、モールド時に、前記封止部の底面およびこの底面
に配置された前記半導体装置のアウタリードに前記弾性
部材を密着させて、または前記チップ支持部材の底面に
前記弾性部材を密着させてモールドを行うものである。
【００１９】これにより、モールド時に封止部の底面ま
たはチップ支持基板の裏面（底面）に弾性部材が密着す
るため、それぞれにモールド樹脂を接触させずにモール
ドを行うことができる。
【００２０】したがって、モールド時にチップ支持基板
の裏面と弾性部材との間にモールド樹脂が入り込まない
ため、チップ支持基板の裏面へのレジンバリの付着を防
止できる。
【００２１】これにより、チップ支持基板の裏面に外部
端子であるバンプ電極を接続不良などを発生させること
なく取り付けることができ、その結果、製品の信頼性お
よび歩留りの向上を図ることができる。
【００２２】また、本発明の半導体装置の製造方法は、
前記半導体装置の封止部を形成する封止部形成面をそれ
ぞれに有した第１金型と第２金型とを備えた成形金型の
前記封止部形成面に弾性部材が設けられたモールド装置
において、前記第１金型または前記第２金型の前記封止
部形成面の上方に半導体チップを搭載したチップ支持部
材を配置する工程と、前記第１金型および前記第２金型
を型締めして、前記半導体装置の外部端子または前記チ
ップ支持部材の底面に前記弾性部材を密着させて前記第
１金型および前記第２金型のそれぞれの前記封止部形成
面によって前記半導体装置の前記封止部の形状に対応し
たキャビティを形成する工程と、モールド樹脂を前記キ
ャビティに供給して前記半導体装置の前記封止部を形成
する工程とを有するものである。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００２４】（実施の形態１）図１は本発明のモールド
装置であるトランスファーモールド装置の構造の実施の
形態１の一例を示す斜視図、図２は図１に示すトランス
ファーモールド装置における樹脂成形部の構造を示す部
分断面図、図３は図２に示す樹脂成形部の成形金型の下
金型の構造を示す平面図、図４は図３に示す下金型の要
部構造を示す図であり、（ａ）は図３のＡ部の拡大部分
平面図、（ｂ）は（ａ）のＢ−Ｂ断面を示す部分断面
図、図５は本発明の半導体装置の製造方法によって製造
される半導体装置の構造の実施の形態１の一例を示す図
であり、（ａ）は平面図、（ｂ）は側面図、（ｃ）は底
面図、図６は図５に示す半導体装置の構造を示す断面
図、図７は図５に示す実施の形態１の半導体装置の製造
方法のモールド工程におけるモールド状態の一例を示す
拡大部分断面図、図８は図５に示す半導体装置の製造手
順の一例を示す製造プロセスフロー図である。
【００２５】図１に示す本実施の形態１のモールド装置
は、マルチポット型のトランスファーモールド装置であ
り、例えば、図６に示す半導体チップ２０およびこの半
導体チップ２０と電気的に接続されたインナリード１９
ａなどを図７に示すモールド樹脂２２によって封止する
ために使用されるものである。
【００２６】さらに、本実施の形態１のトランスファー
モールド装置は、その上金型もしくは下金型のキャビテ
ィ６の形成箇所に弾性部材が組み込まれ、この弾性部材
によって被モールド製品の凹凸箇所や非モールド箇所
（モールド樹脂２２と接触させたくない箇所）にモール
ド樹脂２２を回り込ませないようにするものであり、モ
ールド時には、前記被モールド製品の前記凹凸箇所や前
記非モールド箇所に前記弾性部材を密着させてモールド
を行う。
【００２７】本実施の形態１では、半導体装置の一例と
して図６に示すＣＳＰ１９を取り上げ、その封止部であ
るモールド部２１の底面（裏面）２１ａにアウタリード
１９ｃとダイパッド１９ｄとを露出させ、特に、このア
ウタリード１９ｃのスタンドオフを設けるために、弾性
部材にアウタリード１９ｃおよびダイパッド１９ｄをめ
り込ませてモールドを行うものである。
【００２８】まず、図１に示す前記トランスファーモー
ルド装置の全体構造について説明すると、上金型である
第１金型３と、これと一対を成す下金型である第２金型
４と、第１金型３および第２金型４を備えた樹脂成形部
５と、ワーク（ここでは、ダイボンディングとワイヤボ
ンディングとを終えたリードフレーム）を樹脂成形部５
に搬入するローダ１と、前記ワークを樹脂成形部５から
取り出すアンローダ２とを有しており、前記トランスフ
ァーモールド装置において、半導体チップ２０がダイボ
ンディングされたリードフレームは、ローダ１から樹脂
成形部５に搬入され、その後、この樹脂成形部５で半導
体チップ２０などが樹脂封止される。なお、樹脂成形を
終了した前記ワークは、アンローダ２に搬出されてここ
に収容される。
【００２９】さらに、図２に示す前記トランスファーモ
ールド装置の主要部の構成は、一対の第１金型３と第２
金型４とを備え、かつ第１金型３に形成された図７に示
す封止部形成面３ａと第２金型４に形成された封止部形
成面４ａとによって型締め時にＣＳＰ１９（図５参照）
のモールド部２１の形状に対応したキャビティ６を形成
する成形金型１７と、ＣＳＰ１９のモールド部２１の底
面２１ａに対応して成形金型１７の第２金型４の封止部
形成面４ａに設けられ、かつモールド時にＣＳＰ１９の
モールド部２１の底面２１ａとこの底面２１ａに配置さ
れたＣＳＰ１９のアウタリード１９ｃおよびダイパッド
１９ｄとに密着する導電性ゴム部材（弾性部材）１８と
からなり、モールド時に、モールド部２１の底面２１ａ
とアウタリード１９ｃとダイパッド１９ｄとに導電性ゴ
ム部材１８を密着させてモールドを行う。
【００３０】本実施の形態１の下金型である第２金型４
には、図３、図４に示すように、それぞれのキャビティ
６にＣＳＰ１９のモールド部２１の底面２１ａの大きさ
とほぼ同じ大きさ（面積）の板状の導電性ゴム部材１８
が埋め込まれ、これにより、モールド時には、ＣＳＰ１
９のモールド部２１の底面２１ａとアウタリード１９ｃ
とダイパッド１９ｄとにこの導電性ゴム部材１８を密着
させる。
【００３１】さらに、図４（ｂ）に示すように、導電性
ゴム部材１８は、図２に示す成形金型１７の第２金型４
のキャビティ６の封止部形成面４ａ（ここでは、第２金
型４の合わせ面）より僅かに突出して設けられている。
【００３２】これにより、型締め時、モールド部２１の
底面２１ａとアウタリード１９ｃとダイパッド１９ｄと
に導電性ゴム部材１８を確実に密着させることができ
る。
【００３３】また、弾性部材として、例えば、シリコン
などからなる導電性ゴム部材１８を用いることにより、
弾性部材上での帯電を防止することができる。
【００３４】次に、本実施の形態１のトランスファーモ
ールド装置における樹脂成形部５の詳細構造について説
明する。
【００３５】図２に示す樹脂成形部５には、図６に示す
ＣＳＰ１９のモールド部２１に対応した形状のキャビテ
ィ６と、カル７と、ランナ８と、ポット９と、プランジ
ャ１０と、エジェクタプレート１１，１５と、エジェク
タピン１２，１６と、ゲート１３と、エアベント１４と
が設けられている。
【００３６】また、第２金型４には、半導体チップ２０
が配置される所定形状のキャビティ６が複数箇所に形成
され、図３に示すように、それぞれのキャビティ６に導
電性ゴム部材１８が埋め込まれている。
【００３７】なお、図２、図３に示すように、第２金型
４の所定の位置には、タブレットなどのモールド部２１
がセットされるシリンダ状のポット９が複数貫通して形
成され、ポット９に対応する第１金型３のそれぞれの部
分には、カル７が設けられている。
【００３８】さらに、このカル７からは、複数のキャビ
ティ６に連通した複数のランナ８が分岐して形成されて
おり、第１金型３と第２金型４とが密着された状態にお
いて、ポット９の上辺がカル７によって閉止されるとと
もに、カル７およびランナ８を介してポット９が複数の
キャビティ６に連通されるようになっている。なお、キ
ャビティ６の外側には、キャビティ６のエアーを外部に
逃がして樹脂の充填を完全にするためのエアベント１４
が形成されている。
【００３９】次に、本実施の形態１のトランスファーモ
ールド装置（モールド装置）によってモールドが行われ
て組み立てられるＣＳＰ１９（半導体装置）の構造につ
いて説明する。
【００４０】図５に示すＣＳＰ１９は、ボトムリードタ
イプの小形のパッケージであるとともに、図５（ｃ）に
示すように、ダイパッド１９ｄがモールド部２１の底面
２１ａに露出している構造のものである。
【００４１】したがって、ＣＳＰ１９におけるダイパッ
ド１９ｄは、放熱効果を高める機能も有している。
【００４２】また、アウタリード１９ｃとダイパッド１
９ｄとの露出面には、半田めっき層が形成されるが、こ
の半田めっき層は、ＣＳＰ１９組み立て前のリードフレ
ームの段階で、予め形成されていてもよい。
【００４３】また、半導体チップ２０は、図６に示すよ
うに、ダイボンド剤などの接合材１９ｅによってダイパ
ッド１９ｄに固着され、これにより、ダイパッド１９ｄ
によって支持されている。
【００４４】さらに、半導体チップ２０の表面電極であ
る電極パッド２０ａは、ボンディングワイヤ１９ｂによ
ってインナリード１９ａと電気的に接続されている。
【００４５】なお、モールド部２１は、例えば、熱硬化
性エポキシ樹脂などのモールド樹脂２２（モールドレジ
ンまたは単にレジンともいう）を固めたものである。
【００４６】次に、本実施の形態１の半導体装置の製造
方法を図８に示す製造プロセスフロー図にしたがって説
明する。
【００４７】前記半導体装置の製造方法は、そのモール
ド工程において、本実施の形態１のトランスファーモー
ルド装置（モールド装置）を用いてモールドを行うもの
である。
【００４８】まず、インナリード１９ａ、アウタリード
１９ｃおよびダイパッド１９ｄなどを備えたリードフレ
ームを準備し（ステップＳ１）、さらに、これに半導体
チップ２０の供給を行って（ステップＳ２）、接合材１
９ｅを用いてチップマウント（ダイボンドともいう）を
行う（ステップＳ３）。
【００４９】続いて、図６に示すように、半導体チップ
２０の電極パッド２０ａと、これに対応するインナリー
ド１９ａとをボンディングワイヤ１９ｂによってワイヤ
ボンディングで電気的に接続する（ステップＳ４）。
【００５０】その後、ステップＳ５に示すモールドを行
う。
【００５１】すなわち、半導体チップ２０、ボンディン
グワイヤ１９ｂおよびインナリード１９ａなどをモール
ドによって樹脂封止してモールド部２１を形成する。
【００５２】ここでは、ＣＳＰ１９のモールド部２１を
形成する封止部形成面３ａ，４ａを有した上金型である
第１金型３と下金型である第２金型４とを備えた成形金
型１７の第２金型４側の封止部形成面４ａに導電性ゴム
部材１８（弾性部材）が設けられた図１に示すトランス
ファーモールド装置において、図３、図４に示すよう
に、第２金型４の封止部形成面４ａに埋め込まれた導電
性ゴム部材１８の上方に、チップマウント済みの前記リ
ードフレームにおけるダイパッド１９ｄを配置する。
【００５３】その後、第１金型３および第２金型４を型
締めして、ＣＳＰ１９の外部端子であるアウタリード１
９ｃおよびダイパッド１９ｄを導電性ゴム部材１８にめ
り込ませた状態とし（図７参照）、この型締めにより、
第１金型３の封止部形成面３ａおよび第２金型４の封止
部形成面４ａによってＣＳＰ１９のモールド部２１の形
状に対応したキャビティ６を形成する。
【００５４】続いて、図７に示すように、キャビティ６
にモールド樹脂２２を供給してＣＳＰ１９のモールド部
２１を形成する。
【００５５】モールド終了後、型開きを行ってワークで
あるモールド済みのリードフレームを成形金型１７から
取り出す。
【００５６】本実施の形態１では、モールド時に、アウ
タリード１９ｃおよびダイパッド１９ｄを導電性ゴム部
材１８にめり込ませてモールドを行ったことにより、モ
ールド部２１の底面２１ａからアウタリード１９ｃおよ
びダイパッド１９ｄを突出させることができる。
【００５７】その後、アウタリード１９ｃの実装面には
んだめっき層を形成する（ステップＳ６）。
【００５８】続いて、リードフレームからアウタリード
１９ｃを切断分離（ステップＳ７）し、その後、所定の
検査を行ってＣＳＰ１９の完成とする（ステップＳ
８）。
【００５９】本実施の形態１のトランスファーモールド
装置（モールド装置）およびそれを用いた半導体装置
（ＣＳＰ１９）の製造方法によれば、以下のような作用
効果が得られる。
【００６０】すなわち、ＣＳＰ１９のモールド部２１の
底面２１ａに対応して導電性ゴム部材１８が成形金型１
７における第２金型４の封止部形成面４ａに設けられた
ことにより、モールド時に、モールド部２１の底面２１
ａとこの底面２１ａに配置されたＣＳＰ１９のアウタリ
ード１９ｃおよびダイパッド１９ｄを導電性ゴム部材１
８にめり込ませてモールドを行うことができる。
【００６１】その結果、モールド時に、ＣＳＰ１９のモ
ールド部２１の底面２１ａからアウタリード１９ｃおよ
びダイパッド１９ｄを突出させて配置することができ
る。
【００６２】これにより、アウタリード１９ｃの底面２
１ａにモールド樹脂２２が回り込まないため、アウタリ
ード１９ｃの底面２１ａへのレジンバリ（モールド樹脂
２２のバリ）の付着を防止できる。
【００６３】つまり、導電性ゴム部材１８が、モールド
部２１の底面２１ａのアウタリード１９ｃやダイパッド
１９ｄなどの凹凸箇所に倣ってフレキシブルに応じてこ
れらに密着することにより、モールド時に底面２１ａ側
にモールド樹脂２２が回り込むことを阻止できる。
【００６４】その結果、モールド部２１の底面２１ａ側
（裏面側）ではレジンバリは形成されず、レジンバリの
発生を防止できる。
【００６５】したがって、このＣＳＰ１９を実装基板な
どに実装する際には、接続不良などを発生させることな
く取り付けることができる。
【００６６】これにより、ＣＳＰ１９（製品）の信頼性
および歩留りの向上を図ることができる。
【００６７】また、導電性ゴム部材１８を成形金型１７
の第２金型４の封止部形成面４ａに設ける際には、導電
性ゴム部材１８を成形金型１７の第２金型４のキャビテ
ィ６に組み込むだけであり、トランスファーモールド装
置および成形金型１７の大幅な構造変更は不要となる。
【００６８】これにより、既存のトランスファーモール
ド装置での対応が可能になるため、成形金型１７の製造
コストを抑えることができ、その結果、成形金型１７を
含むトランスファーモールド装置を低コストで製造でき
る。
【００６９】（実施の形態２）図９は本発明の半導体装
置の製造方法によって製造される半導体装置の構造の実
施の形態２の一例を示す図であり、（ａ）は平面図、
（ｂ）は断面図、図１０は図９に示す実施の形態２の半
導体装置の構造の一例を示す底面図、図１１は図９に示
す実施の形態２の半導体装置の製造方法のモールド工程
におけるモールド状態の一例を示す拡大部分断面図、図
１２は図９に示す半導体装置の製造手順の一例を示す製
造プロセスフロー図である。
【００７０】本実施の形態２では、実施の形態１のトラ
ンスファーモールド装置（モールド装置）に対しての構
造の重複箇所の説明は省略し、その構造の相違点のみを
説明する。
【００７１】本実施の形態２のトランスファーモールド
装置は、図９、図１０に示すＢＧＡ（半導体装置）２３
のモールド部２１を形成するものであり、実施の形態１
と同様に、図１１に示すように、成形金型１７（図２参
照）の下金型である第２金型４のキャビティ６のＢＧＡ
基板（チップ支持部材）２３ｄの底面２３ｅ（裏面）に
対応した箇所に弾性部材である導電性ゴム部材１８が組
み込まれ、この導電性ゴム部材１８によって被モールド
製品（ＢＧＡ２３）の非モールド箇所（モールド樹脂２
２と接触させたくない箇所）にモールド樹脂２２を回り
込ませないようにするものである。
【００７２】なお、ここでの前記非モールド箇所は、Ｂ
ＧＡ基板２３ｄの底面２３ｅである。
【００７３】つまり、ＢＧＡ基板２３ｄの裏面である底
面２３ｅには、図９（ｂ）、図１０に示すように、外部
端子である複数のバンプ電極２３ｃを設けるため、この
底面２３ｅにレジンバリなどを付着させたくない。
【００７４】したがって、ＢＧＡ基板２３ｄの底面２３
ｅを前記非モールド箇所とするものであり、これによ
り、モールド時には、ＢＧＡ２３におけるＢＧＡ基板２
３ｄの前記非モールド箇所である底面２３ｅに導電性ゴ
ム部材１８を密着させてモールド樹脂２２をＢＧＡ２３
の底面２３ｅに接触させずにモールドを行う。
【００７５】なお、ＢＧＡ２３において、図９（ｂ）に
示すフレーム部材２３ｆは、リードフレームのフレーム
部と同様の機能を有するものであり、ＢＧＡ基板２３ｄ
を支持している。
【００７６】また、半導体チップ２０は、ダイボンド剤
を介してＢＧＡ基板２３ｄに固着され、その表面電極で
ある電極パッド２０ａがボンディングワイヤ２３ｂによ
ってＢＧＡ基板２３ｄの基板側リード２３ａと電気的に
接続されている。
【００７７】次に、本実施の形態２の半導体装置の製造
方法を図１２に示す製造プロセスフロー図にしたがって
説明する。
【００７８】まず、ＢＧＡ基板２３ｄが貼り付けられた
フレーム部材２３ｆを準備し（ステップＳ１１）、さら
に、これに半導体チップ２０の供給を行って（ステップ
Ｓ１２）、ダイボンド剤を用いてチップマウント（ダイ
ボンドともいう）を行う（ステップＳ１３）。
【００７９】続いて、図９（ｂ）に示すように、半導体
チップ２０の電極パッド２０ａと、これに対応するＢＧ
Ａ基板２３ｄの基板側リード２３ａとをボンディングワ
イヤ２３ｂによってワイヤボンディングで電気的に接続
する（ステップＳ１４）。
【００８０】その後、ステップＳ１５に示すモールドを
行う。
【００８１】すなわち、半導体チップ２０、ボンディン
グワイヤ２３ｂ、フレーム部材２３ｆおよびＢＧＡ基板
２３ｄをモールドによって樹脂封止してモールド部２１
を形成する。
【００８２】その際、第１金型３および第２金型４を型
締めしてＢＧＡ基板２３ｄの底面２３ｅ（裏面）に導電
性ゴム部材１８を密着させるとともに、この型締めによ
り、第１金型３の封止部形成面３ａおよび第２金型４の
封止部形成面４ａによってＢＧＡ２３のモールド部２１
の形状に対応したキャビティ６（図１１参照）を形成す
る。
【００８３】続いて、図１１に示すように、キャビティ
６にモールド樹脂２２を供給してＢＧＡ２３のモールド
部２１を形成する。
【００８４】モールド終了後、型開きを行ってワークで
あるモールド済みのワーク（ここでは、ＢＧＡ基板２３
ｄを支持したフレーム部材２３ｆ）リードフレームを成
形金型１７から取り出す。
【００８５】本実施の形態２では、モールド時に、チッ
プ支持基板であるＢＧＡ基板２３ｄ（チップ支持部材）
の底面２３ｅに導電性ゴム部材１８を密着させてモール
ドを行ったことにより、ＢＧＡ基板２３ｄの底面２３ｅ
にモールド樹脂２２を接触させずにモールドすることが
できる。
【００８６】その後、フレーム部材２３ｆを所望の位置
で切断するフレーム部材切断を行う（ステップＳ１
６）。
【００８７】続いて、ＢＧＡ基板２３ｄの底面２３ｅの
所定箇所に、転写または印刷などによって複数のバンプ
電極（外部端子）２３ｃの形成であるボール形成を行う
（ステップＳ１７）。
【００８８】その後、所定の検査を行ってＢＧＡ２３の
完成とする（ステップＳ１８）。
【００８９】本実施の形態２のトランスファーモールド
装置（モールド装置）およびそれを用いた半導体装置
（ＢＧＡ２３）の製造方法によれば、以下のような作用
効果が得られる。
【００９０】すなわち、ＢＧＡ２３のＢＧＡ基板２３ｄ
の底面２３ｅ（裏面）に対応して導電性ゴム部材１８が
成形金型１７の第２金型４のキャビティ６の封止部形成
面４ａに設けられたことにより、モールド時に、ＢＧＡ
基板２３ｄの底面２３ｅに導電性ゴム部材１８を密着さ
せてＢＧＡ基板２３ｄの底面２３ｅにモールド樹脂２２
を接触させずにモールドを行うことができる。
【００９１】これにより、モールド時にＢＧＡ基板２３
ｄの底面２３ｅと導電性ゴム部材１８との間にモールド
樹脂２２が入り込まないため、ＢＧＡ基板２３ｄの底面
２３ｅへのレジン（モールド樹脂２２）バリの付着を防
止できる。
【００９２】したがって、ＢＧＡ基板２３ｄの底面２３
ｅに外部端子であるバンプ電極２３ｃを接続不良などを
発生させることなく取り付けることができる。
【００９３】これにより、ＢＧＡ２３（製品）の信頼性
および歩留りの向上を図ることができる。
【００９４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【００９５】例えば、前記実施の形態１，２において
は、下金型である第２金型４のキャビティ６に弾性部材
である導電性ゴム部材１８を取り付ける場合を説明した
が、前記下金型全体を前記弾性部材によって形成しても
よい（例えば、樹脂性ゴム型など）。
【００９６】また、前記実施の形態２で説明したＢＧＡ
２３などにおいては、例えば、下金型に前記弾性部材を
取り付けるのではなく、製品そのもの、すなわち、ＢＧ
Ａ２３におけるＢＧＡ基板２３ｄの底面２３ｅ（裏面）
に前記弾性部材を取り付けてモールドを行ってもよい。
【００９７】この場合、モールド終了後に前記弾性部材
をＢＧＡ基板２３ｄから取り外すことになる。
【００９８】また、前記実施の形態１，２においては、
第１金型３を上金型とし、第２金型４を下金型とした
が、前記下金型を第１金型３として、前記上金型を第２
金型４としてもよい。
【００９９】さらに、モールド時に前記弾性部材を密着
させる箇所は、ＣＳＰ１９のモールド部２１の底面２１
ａやＢＧＡ２３のＢＧＡ基板２３ｄの底面２３ｅに限定
されるものではなく、被モールド製品の凹凸箇所や非モ
ールド箇所（モールド樹脂２２と接触させたくない箇
所）であれば、ＣＳＰ１９やＢＧＡ２３以外の被モール
ド製品であってもよい。
【０１００】したがって、前記実施の形態１，２で説明
した半導体装置についても、ＣＳＰ１９やＢＧＡ２３に
限定されるものではなく、弾性部材を密着させてモール
ドを行う必要のある構造のものであれば、ＣＳＰ１９や
ＢＧＡ２３以外のものであってもよい。
【０１０１】また、前記実施の形態１，２では、弾性部
材が導電性ゴム部材１８の場合について説明したが、前
記弾性部材は、導電性の部材に限定されるものではな
く、例えば、絶縁性の弾性部材であってもよい。
【０１０２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１０３】（１）．半導体装置のチップ支持基板の裏
面に対応して弾性部材が成形金型に設けられたことによ
り、モールド時に、チップ支持基板の裏面に弾性部材を
密着させてチップ支持基板の底面にモールド樹脂を接触
させずにモールドを行うことができる。これにより、チ
ップ支持基板の裏面へのモールド樹脂のバリの付着を防
止できる。
【０１０４】（２）．前記（１）により、チップ支持基
板の裏面に外部端子であるバンプ電極を接続不良などを
発生させることなく取り付けることができる。その結
果、製品（半導体装置）の信頼性および歩留りの向上を
図ることができる。
【０１０５】（３）．半導体装置の封止部の底面に対応
して弾性部材が成形金型に設けられたことにより、モー
ルド時に、半導体装置のアウタリードおよびダイパッド
を弾性部材にめり込ませてモールドを行うことができ
る。その結果、アウタリードの底面へのレジンバリの付
着を防止できる。
【０１０６】（４）．前記（３）により、前記半導体装
置を実装基板などに実装する際には、接続不良などを発
生させることなく取り付けることができる。これによ
り、製品（半導体装置）の信頼性および歩留りの向上を
図ることができる。
【０１０７】（５）．弾性部材を成形金型に設ける際に
は、弾性部材を成形金型のキャビティの封止部形成面に
組み込むだけであり、モールド装置および成形金型の大
幅な構造変更は不要となる。これにより、成形金型の製
造コストを抑えることができ、その結果、成形金型を含
むモールド装置を低コストで製造できる。
【図面の簡単な説明】
【図１】本発明のモールド装置であるトランスファーモ
ールド装置の構造の実施の形態１の一例を示す斜視図で
ある。
【図２】図１に示すトランスファーモールド装置におけ
る樹脂成形部の構造を示す部分断面図である。
【図３】図２に示す樹脂成形部の成形金型の下金型の構
造を示す平面図である。
【図４】（ａ),（ｂ）は図３に示す下金型の要部の構造
を示す図であり、（ａ）は図３のＡ部の拡大部分平面
図、（ｂ）は（ａ）のＢ−Ｂ断面を示す部分断面図であ
る。
【図５】（ａ),（ｂ),（ｃ）は本発明の半導体装置の製
造方法によって製造される半導体装置の構造の実施の形
態１の一例を示す図であり、（ａ）は平面図、（ｂ）は
側面図、（ｃ）は底面図である。
【図６】図５に示す半導体装置の構造を示す断面図であ
る。
【図７】図５に示す実施の形態１の半導体装置の製造方
法のモールド工程におけるモールド状態の一例を示す拡
大部分断面図である。
【図８】図５に示す半導体装置の製造手順の一例を示す
製造プロセスフロー図である。
【図９】（ａ),（ｂ) は本発明の半導体装置の製造方法
によって製造される半導体装置の構造の実施の形態２の
一例を示す図であり、（ａ）は平面図、（ｂ）は断面図
である。
【図１０】図９に示す実施の形態２の半導体装置の構造
の一例を示す底面図である。
【図１１】図９に示す実施の形態２の半導体装置の製造
方法のモールド工程におけるモールド状態の一例を示す
拡大部分断面図である。
【図１２】図９に示す半導体装置の製造手順の一例を示
す製造プロセスフロー図である。
【符号の説明】
１ ローダ ２ アンローダ ３ 第１金型 ３ａ 封止部形成面 ４ 第２金型 ４ａ 封止部形成面 ５ 樹脂成形部 ６ キャビティ ７ カル ８ ランナ ９ ポット １０ プランジャ １１，１５ エジェクタプレート １２，１６ エジェクタピン １３ ゲート １４ エアベント １７ 成形金型 １８ 導電性ゴム部材（弾性部材） １９ ＣＳＰ（半導体装置） １９ａ インナリード １９ｂ ボンディングワイヤ １９ｃ アウタリード（外部端子） １９ｄ ダイパッド（チップ支持部材） １９ｅ 接合材 ２０ 半導体チップ ２０ａ 電極パッド ２１ モールド部（封止部） ２１ａ 底面 ２２ モールド樹脂 ２３ ＢＧＡ（半導体装置） ２３ａ 基板側リード ２３ｂ ボンディングワイヤ ２３ｃ バンプ電極（外部端子） ２３ｄ ＢＧＡ基板（チップ支持部材） ２３ｅ 底面 ２３ｆ フレーム部材
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 23/50 Ｈ０１Ｌ 23/50 Ｇ // Ｂ２９Ｌ 31:34 Ｆターム(参考） 4F202 AD03 AJ05 AJ09 AM03 AM33 CA12 CB12 CB17 CD21 CK87 CQ01 4F206 AD03 AJ05 AJ09 AM03 AM33 JA02 JB12 JB17 JF05 JQ07 JQ81 5F061 AA01 BA03 CA21 DA06 EA02 5F067 AA09 BC13 DE01 DE14

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置の封止部を形成
    するモールド装置であって、 一対の第１金型と第２金型とを備え、前記第１金型に形
    成された封止部形成面と前記第２金型に形成された封止
    部形成面とによって型締め時に前記半導体装置の前記封
    止部の形状に対応したキャビティを形成する成形金型
    と、 前記半導体装置の前記封止部の底面またはチップ支持部
    材の底面に対応して前記成形金型の前記封止部形成面に
    設けられ、モールド時に前記半導体装置の前記封止部の
    底面または前記チップ支持部材の底面に密着する弾性部
    材とを有し、 モールド時に、前記封止部の底面およびこの底面に配置
    された前記半導体装置のアウタリードに前記弾性部材を
    密着させて、または前記チップ支持部材の底面に前記弾
    性部材を密着させてモールドを行うことを特徴とするモ
    ールド装置。
  2. 【請求項２】 樹脂封止形の半導体装置の封止部を形成
    するモールド装置であって、 一対の第１金型と第２金型とを備え、前記第１金型に形
    成された封止部形成面と前記第２金型に形成された封止
    部形成面とによって型締め時に前記半導体装置の前記封
    止部の形状に対応したキャビティを形成する成形金型
    と、 前記半導体装置のチップ支持部材であるチップ支持基板
    の底面に対応して前記成形金型の前記封止部形成面に設
    けられ、モールド時に前記半導体装置の前記チップ支持
    基板の底面に密着する弾性部材とを有し、 モールド時に、前記チップ支持基板の前記底面に前記弾
    性部材を密着させて前記チップ支持基板の前記底面にモ
    ールド樹脂を接触させずにモールドを行うことを特徴と
    するモールド装置。
  3. 【請求項３】 樹脂封止形の半導体装置の封止部を形成
    するモールド装置であって、 一対の第１金型と第２金型とを備え、前記第１金型に形
    成された封止部形成面と前記第２金型に形成された封止
    部形成面とによって型締め時に前記半導体装置の前記封
    止部の形状に対応したキャビティを形成する成形金型
    と、 前記半導体装置の前記封止部の底面に対応して前記成形
    金型の前記封止部形成面に設けられ、モールド時に前記
    半導体装置の前記封止部の底面とこの底面に配置された
    前記半導体装置のアウタリードおよびダイパッドとに密
    着する弾性部材とを有し、 モールド時に、前記封止部の前記底面と前記アウタリー
    ドと前記ダイパッドとに前記弾性部材を密着させてモー
    ルドを行うことを特徴とするモールド装置。
  4. 【請求項４】 請求項１，２または３記載のモールド装
    置であって、前記弾性部材として、導電性ゴム部材が設
    けられていることを特徴とするモールド装置。
  5. 【請求項５】 請求項１，２，３または４記載のモール
    ド装置であって、前記弾性部材が、前記成形金型の前記
    封止部形成面より突出して設けられていることを特徴と
    するモールド装置。
  6. 【請求項６】 樹脂封止形の半導体装置の製造方法であ
    って、 前記半導体装置の封止部を形成する封止部形成面をそれ
    ぞれに有した第１金型と第２金型とを備えた成形金型の
    前記封止部形成面に弾性部材が設けられたモールド装置
    において、前記第１金型または前記第２金型の前記封止
    部形成面の上方に半導体チップを搭載したチップ支持部
    材を配置する工程と、 前記第１金型および前記第２金型を型締めして、前記半
    導体装置の外部端子または前記チップ支持部材の底面に
    前記弾性部材を密着させて前記第１金型および前記第２
    金型のそれぞれの前記封止部形成面によって前記半導体
    装置の前記封止部の形状に対応したキャビティを形成す
    る工程と、 モールド樹脂を前記キャビティに供給して前記半導体装
    置の前記封止部を形成する工程とを有することを特徴と
    する半導体装置の製造方法。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 前記半導体装置の封止部を形成する封止部形成面をそれ
    ぞれに有した第１金型と第２金型とを備えた成形金型の
    前記封止部形成面に弾性部材が設けられたモールド装置
    において、前記第１金型または前記第２金型の前記封止
    部形成面の上方に半導体チップを搭載したチップ支持部
    材であるチップ支持基板を配置する工程と、 前記第１金型および前記第２金型を型締めして、前記チ
    ップ支持基板の底面に前記弾性部材を密着させて前記第
    １金型および前記第２金型のそれぞれの前記封止部形成
    面によって前記半導体装置の前記封止部の形状に対応し
    たキャビティを形成する工程と、 モールド樹脂を前記キャビティに供給して前記半導体装
    置の前記封止部を形成する工程と、 モールド後、前記チップ支持基板の前記底面に複数の外
    部端子を設ける工程とを有し、 モールド時に、前記チップ支持基板の前記底面に前記弾
    性部材を密着させて前記チップ支持基板の前記底面に前
    記モールド樹脂を接触させずにモールドすることを特徴
    とする半導体装置の製造方法。
  8. 【請求項８】 樹脂封止形の半導体装置の製造方法であ
    って、 前記半導体装置の封止部を形成する封止部形成面をそれ
    ぞれに有した第１金型と第２金型とを備えた成形金型の
    前記封止部形成面に弾性部材が設けられたモールド装置
    において、前記第１金型または前記第２金型の前記封止
    部形成面の上方に半導体チップを搭載したチップ支持部
    材であるダイパッドを配置する工程と、 前記第１金型および前記第２金型を型締めして、前記半
    導体装置の外部端子であるアウタリードおよび前記ダイ
    パッドを前記弾性部材にめり込ませて前記第１金型およ
    び前記第２金型のそれぞれの前記封止部形成面によって
    前記半導体装置の前記封止部の形状に対応したキャビテ
    ィを形成する工程と、 モールド樹脂を前記キャビティに供給して前記半導体装
    置の前記封止部を形成する工程とを有し、 モールド時に、前記アウタリードおよび前記ダイパッド
    を前記弾性部材にめり込ませてモールドして前記封止部
    の底面から前記アウタリードおよび前記ダイパッドを突
    出させることを特徴とする半導体装置の製造方法。
JP11190174A 1999-07-05 1999-07-05 モールド装置およびそれを用いた半導体装置の製造方法 Pending JP2001024014A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11190174A JP2001024014A (ja) 1999-07-05 1999-07-05 モールド装置およびそれを用いた半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11190174A JP2001024014A (ja) 1999-07-05 1999-07-05 モールド装置およびそれを用いた半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2001024014A true JP2001024014A (ja) 2001-01-26

Family

ID=16253682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11190174A Pending JP2001024014A (ja) 1999-07-05 1999-07-05 モールド装置およびそれを用いた半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2001024014A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147305A1 (ja) * 2017-02-08 2018-08-16 信越エンジニアリング株式会社 樹脂封止装置及び樹脂封止方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018147305A1 (ja) * 2017-02-08 2018-08-16 信越エンジニアリング株式会社 樹脂封止装置及び樹脂封止方法

Similar Documents

Publication Publication Date Title
US6498055B2 (en) Semiconductor device, method of manufacturing semiconductor device, resin molding die, and semiconductor manufacturing system
US6332766B1 (en) Apparatus for encasing array packages
US20060172464A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
JP3194917B2 (ja) 樹脂封止方法
JPH07321139A (ja) 半導体装置およびその製造方法
US6677665B2 (en) Dual-die integrated circuit package
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2008545254A (ja) モールド・フラッシュを低減させるための磁気支援製造、及びヒートスラグ・アッセンブリを用いる支援
US5382546A (en) Semiconductor device and method of fabricating same, as well as lead frame used therein and method of fabricating same
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP3879823B2 (ja) 薄型半導体装置のモールド方法及びそのモールド金型
JP3129660B2 (ja) Ｓｏｎパッケージの樹脂封止方法及び樹脂封止装置
US7781259B2 (en) Method of manufacturing a semiconductor using a rigid substrate
JP2596615B2 (ja) 樹脂封止用回路基板
JP3139981B2 (ja) チップサイズパッケージの樹脂封止方法及び樹脂封止装置
US6120301A (en) Semiconductor device and method of manufacturing the same
US20010042912A1 (en) Dual-die integrated circuit package
JP2001024014A (ja) モールド装置およびそれを用いた半導体装置の製造方法
JPH0936155A (ja) 半導体装置の製造方法
JP5377807B2 (ja) 型、封入装置及び封入法
TWI294680B (ja)
JP2000176967A (ja) 樹脂封止装置
JP2000252310A (ja) モールド方法および装置ならびにそれを用いた半導体装置の製造方法
JP2005081695A (ja) 樹脂成形用金型
JP3839408B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040301

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040301

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041019

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050315