JP2001015621A - Manufacture of semiconductor chip and semiconductor device - Google Patents
Manufacture of semiconductor chip and semiconductor deviceInfo
- Publication number
- JP2001015621A JP2001015621A JP11188819A JP18881999A JP2001015621A JP 2001015621 A JP2001015621 A JP 2001015621A JP 11188819 A JP11188819 A JP 11188819A JP 18881999 A JP18881999 A JP 18881999A JP 2001015621 A JP2001015621 A JP 2001015621A
- Authority
- JP
- Japan
- Prior art keywords
- forming
- semiconductor device
- semiconductor wafer
- thinning
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
- H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
- H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
- H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/13144—Gold [Au] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電子機器の製造分
野において適用される超薄型半導体デバイスチップの製
造方法、及び該半導体デバイスチップをプリント配線基
板にフリップチップ実装する工程を有する半導体デバイ
スの製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing an ultra-thin semiconductor device chip applied in the field of manufacturing electronic equipment, and a method for flip-chip mounting the semiconductor device chip on a printed wiring board. It relates to a manufacturing method.
【0002】[0002]
【従来の技術】近年の電子機器においては益々小型化が
進み、電子機器の小型化をより進展させるためには、実
装密度を如何に向上させるかが重要な課題となってい
る。そして、半導体集積回路(半導体IC)が搭載され
た電子機器についても、かかる小型化を図るべく、ボン
ディングワイヤとリードフレームとを用いた従来のパッ
ケージ実装技術の代替として、LSIベアチップを直接
実装基板上の導体パターンに接続するワイヤレスボンデ
ィング法の研究・開発が盛んである。2. Description of the Related Art In recent years, electronic devices have been increasingly miniaturized, and in order to further reduce the size of electronic devices, it has become an important issue how to increase the mounting density. In order to reduce the size of electronic devices on which a semiconductor integrated circuit (semiconductor IC) is mounted, an LSI bare chip is directly mounted on a mounting substrate as an alternative to the conventional package mounting technology using bonding wires and lead frames. Research and development of a wireless bonding method for connecting to the conductor pattern of the above is active.
【0003】中でも、デバイスチップの素子形成面側に
すべての電極部とこれに対応する接続端子を形成してお
き、この素子形成面を下向きにして、該電極部の電極パ
ッドと実装基板の導体パターンとを直接的に接続する方
法は、フリップチップボンディング法と呼ばれ、アセン
ブリ工程が合理化できることからハイブリッドICの実
装や大型コンピュータ等の用途に広く利用拡大が図られ
ている。In particular, all the electrode portions and the corresponding connection terminals are formed on the device forming surface side of the device chip, and the device forming surface is turned downward, and the electrode pads of the electrode portions and the conductors of the mounting board are mounted. A method of directly connecting a pattern is called a flip-chip bonding method, and its use is widely expanded for mounting a hybrid IC, a large-sized computer, and the like because the assembly process can be rationalized.
【0004】このようなフリップチップ型の半導体装置
の実装を行う方法としては、例えば半導体LSIのアル
ミニウム電極パッド上にハンダバンプを形成して、半導
体LSIのチップの各接続端子をこのハンダバンプ上に
当接させ、このものを直接にプリント配線板の導体パタ
ーンに接続する方法がある。As a method of mounting such a flip-chip type semiconductor device, for example, a solder bump is formed on an aluminum electrode pad of a semiconductor LSI, and each connection terminal of the semiconductor LSI chip is brought into contact with the solder bump. Then, there is a method of connecting this directly to the conductor pattern of the printed wiring board.
【0005】しかしながら、この方法は主に二次元方向
での小型化をめざしたものであって、薄型化には限界が
あり、例えば、ICカード、携帯電話、PDA(Per
sonal Digital Assistant)等
をはじめとする携帯電子機器においては、デバイス実装
スペースをさらに少なくする必要がある。However, this method mainly aims at miniaturization in the two-dimensional direction, and there is a limit to thinning. For example, an IC card, a mobile phone, a PDA (Per
In portable electronic devices such as a personal digital assistant, etc., it is necessary to further reduce the device mounting space.
【0006】従って、これまで主としてめざしてきた二
次元的な小型化に加えて、高さ方向にも更なる薄型化が
可能となる半導体デバイスの実装技術を確立する必要が
ある。[0006] Therefore, in addition to the two-dimensional miniaturization which has been mainly pursued until now, it is necessary to establish a mounting technology of a semiconductor device which can further reduce the thickness in the height direction.
【0007】かかる薄型化半導体デバイス部品の実装技
術の一つとして、LSI形成後のシリコンウェーハの表
面に保護テープを貼って、ウェーハ裏面から機械研削や
化学的機械研磨等の手法で、従来よりさらに薄型化加工
することが考えられる。As one of the mounting techniques for such a thinned semiconductor device component, a protective tape is attached to the surface of a silicon wafer after forming an LSI, and a method such as mechanical grinding or chemical mechanical polishing is applied to the back surface of the wafer. Thinning may be considered.
【0008】以下、この方法による半導体デバイスの製
造例を、図面を参照しながら説明する。図11に示すの
は、(S31)LSI・アルミニウム電極パッド形成工
程、(S32)アンダーバンプメタル層形成工程、(S
33)ハンダバンプ形成工程、(S34)ウェーハ薄型
化加工工程、及び(S35)フリップチップ実装工程か
らなる従来法による製造工程フローチャート図である。Hereinafter, an example of manufacturing a semiconductor device by this method will be described with reference to the drawings. FIG. 11 shows (S31) an LSI / aluminum electrode pad forming step, (S32) an under bump metal layer forming step,
It is a manufacturing process flowchart figure by the conventional method which consists of 33) solder bump formation process, (S34) wafer thinning process, and (S35) flip chip mounting process.
【0009】先ず、例えば、シリコン半導体ウェーハ3
01の表面層にLSI(図示を省略)を形成する。次い
で、このLSIを構成する各素子を接続するアルミニウ
ム配線層(図示を省略)及び外部接続端子としてアルミ
ニウム電極パッド(Al電極パッド)302を形成す
る。更に基体(LSI、アルミニウム配線層、Al電極
パッドが形成された半導体ウェーハ)全面を、例えば窒
化シリコンやポリイミドからなる表面保護膜304によ
って被覆した後、Al電極パッド302上の表面保護膜
304を選択的に除去して、Al電極パッド302表面
を露出させる(S31)。以上のようにして図12
(a)に示す構造を作得る。First, for example, a silicon semiconductor wafer 3
An LSI (not shown) is formed on the surface layer 01 of FIG. Next, an aluminum wiring layer (not shown) for connecting each element constituting the LSI and an aluminum electrode pad (Al electrode pad) 302 as an external connection terminal are formed. Further, after covering the entire surface of the substrate (the semiconductor wafer on which the LSI, the aluminum wiring layer, and the Al electrode pad are formed) with a surface protective film 304 made of, for example, silicon nitride or polyimide, the surface protective film 304 on the Al electrode pad 302 is selected. Then, the surface of the Al electrode pad 302 is exposed (S31). As described above, FIG.
The structure shown in FIG.
【0010】次いで、図12(b)に示すように、Al
電極パッド302の露出された部分を覆うように、例え
ばスパッタリング法により、Cr,Cu,Au等からな
る金属多層膜、所謂BLM(Ball Limitti
ng Metal)膜303を形成する(S32)。こ
のBLM層303は、アンダーバンプメタル層と称せら
れ、ハンダバンプとアルミニウム電極との接着強度の向
上や拡散による金属間化合物の生成を防ぐ等の目的のた
めに形成される。Next, as shown in FIG.
A metal multilayer film made of Cr, Cu, Au, or the like, a so-called BLM (Ball Limiti) is formed by, for example, a sputtering method so as to cover the exposed portion of the electrode pad 302.
ng Metal) film 303 is formed (S32). The BLM layer 303 is called an under bump metal layer, and is formed for the purpose of improving the adhesive strength between the solder bump and the aluminum electrode, preventing the formation of an intermetallic compound due to diffusion, and the like.
【0011】次に、図12(c)に示すように、BLM
膜303の領域に開口部を有するレジスト膜305を形
成し、図13(d)に示すように、レジスト膜305
上、及び開口部C内の表面保護膜304及びBLM膜3
03上に、ハンダ蒸着膜306’を成膜する。その後、
図13(e)に示すように、レジスト膜305のリフト
オフにより、不要な部分のハンダ蒸着膜306’を除去
し、所望のパターンのハンダ蒸着膜306’を形成す
る。Next, as shown in FIG.
A resist film 305 having an opening in the region of the film 303 is formed, and as shown in FIG.
Upper surface protection film 304 and BLM film 3 in opening C
03, a solder vapor deposition film 306 ′ is formed. afterwards,
As shown in FIG. 13E, unnecessary portions of the solder-deposited film 306 ′ are removed by lift-off of the resist film 305 to form a solder-deposited film 306 ′ having a desired pattern.
【0012】続いて、図13(f)に示すように、熱処
理を加えることにより、ハンダ蒸着膜306’を溶融さ
せることにより、溶融ハンダの表面張力に基づいて、ほ
ぼ球状のハンダバンプ306を形成する(S33)。な
お、この例ではハンダ蒸着膜306’をいわゆるリフト
オフ法により形成しているが、他の方法でもかまわな
い。[0013] Subsequently, as shown in FIG. 13 (f), a heat treatment is applied to melt the solder vapor deposition film 306 ′, thereby forming a substantially spherical solder bump 306 based on the surface tension of the molten solder. (S33). In this example, the solder deposition film 306 'is formed by a so-called lift-off method, but another method may be used.
【0013】次いで、得られた半導体ウェーハ(以下、
単に「ウェーハ」という。)の裏面研削(バックグライ
ンド)を次のようにして行う。即ち、先ず、図14
(a)に示すように、ウェーハの表面(ハンダバンプ3
06が形成されている面)に、粘着剤層313とテープ
基材314からなる表面保護テープ312を貼り付け
る。Then, the obtained semiconductor wafer (hereinafter, referred to as
Simply referred to as a "wafer." ) Is performed as follows. That is, first, FIG.
As shown in (a), the surface of the wafer (solder bump 3
A surface protection tape 312 composed of an adhesive layer 313 and a tape base material 314 is attached to the surface (the surface on which No. 06 is formed).
【0014】次いで、図14(b)に示すように、表面
保護テープ312が貼り付けられたウェーハの反対側の
面(裏面)を機械研削装置にセットし、ウェーハの裏面
研削加工を行う。以下にこの機械研削の具体的な条件の
一例を示す。Next, as shown in FIG. 14B, the opposite surface (back surface) of the wafer to which the surface protection tape 312 has been attached is set in a mechanical grinding device, and the back surface of the wafer is ground. An example of specific conditions of the mechanical grinding is shown below.
【0015】 砥石送り速度 :150μm/min 砥石回転数 :2500rpm ウェーハ削り代 :約225μm 研削後のウェーハ厚:400μmWheel speed: 150 μm / min Wheel rotation speed: 2500 rpm Wafer cutting allowance: about 225 μm Wafer thickness after grinding: 400 μm
【0016】このときウェーハの裏面研削によるダメー
ジ、例えば、浅い研削キズやヘアラインクラック等が新
たに加わり、この研削ダメージがウェーハの機械的強度
の低下を招く要因となるので、これを除く必要がある。At this time, damage due to the grinding of the back surface of the wafer, such as shallow grinding flaws and hairline cracks, is newly added, and this grinding damage causes a decrease in the mechanical strength of the wafer. .
【0017】このため、ウェーハ裏面に、CMP(Ch
emical Mechanical Polishi
ng)装置を用いるポリッシュ研磨による仕上げ加工処
理を行う。以下にこのポリッシュ研磨の具体的な条件の
一例を示す。For this reason, the CMP (Ch)
electrical Mechanical Polish
ng) A finishing process is performed by polishing using a device. The following is an example of specific conditions for this polishing.
【0018】 ウェーハの回転速度:80rpm 研磨圧力 :400g/cm2 揺動速度 :2mm/sec スラリー供給速度 :40ml/min 削り代 :10μmWafer rotation speed: 80 rpm Polishing pressure: 400 g / cm 2 Oscillation speed: 2 mm / sec Slurry supply speed: 40 ml / min Shaving allowance: 10 μm
【0019】この結果、図14(c)に示すように、ウ
ェーハの裏面に形成されていた研削キズを研削除去をす
ることができ、ウェーハの機械的強度を向上させること
ができる。なお、図14(a)及び図14(c)におい
ては、ウェーハ表面上のアルミニウム配線層、Al電極
パッド302、表面保護膜304及びハンダバンプ30
6の図示を省略している。As a result, as shown in FIG. 14C, grinding flaws formed on the back surface of the wafer can be removed by grinding, and the mechanical strength of the wafer can be improved. 14A and 14C, the aluminum wiring layer on the wafer surface, the Al electrode pad 302, the surface protection film 304, and the solder bump 30
6 is omitted.
【0020】その後は、得られたウェーハから表面保護
テープ312を剥がし、ダイシングして半導体デバイス
チップを切り出し、この半導体デバイスチップ(図15
(d)参照)のハンダボール306と、プリント配線基
板310のCuランド308に接続する(フリップチッ
プ実装)ことにより、図15(e)に示すような、薄型
化された半導体デバイスを製造することができる。Thereafter, the surface protection tape 312 is peeled off from the obtained wafer, and dicing is performed to cut out a semiconductor device chip.
By connecting (flip-chip mounting) the solder balls 306 of (d) to the Cu lands 308 of the printed wiring board 310, a thinned semiconductor device as shown in FIG. Can be.
【0021】[0021]
【発明が解決しようとする課題】以上のように、本発明
者らが提案した製造技術を用いてバンプ電極が形成され
た薄型半導体デバイスチップをプリント配線板にフリッ
プチップ実装することで、従来のモールド樹脂でパッケ
ージングされたデバイスを実装した場合に比べて、様々
な電子機器の小型軽量化を図ることができる。As described above, a conventional semiconductor device chip having bump electrodes formed thereon is flip-chip mounted on a printed wiring board by using the manufacturing technique proposed by the present inventors. Various electronic devices can be reduced in size and weight as compared with the case where a device packaged with a mold resin is mounted.
【0022】しかしながら、上述した方法には、ハンダ
バンプ電極付きの半導体デバイスチップに対して、前述
したような薄型化加工を行う際には、ウェーハ表面のデ
バイスを保護するために、ウェーハ表面を表面保護テー
プで覆っておく必要があるが、表面保護テープ312と
ハンダバンプ電極付きのデバイスチップとの間で密着強
度が十分に得られないという問題がある。However, according to the above-described method, when the semiconductor device chip with the solder bump electrodes is subjected to the above-mentioned thinning processing, the wafer surface is protected to protect the device on the wafer surface. Although it is necessary to cover with a tape, there is a problem that sufficient adhesion strength cannot be obtained between the surface protection tape 312 and the device chip with the solder bump electrodes.
【0023】即ち、図14(b)に示すように、ウェー
ハ表面にバンプ電極が形成されているために、ウェーハ
表面の段差が急峻となっており、表面保護テープ312
とハンダバンプ電極付きのデバイスチップとの間で密着
強度が十分に得られず、研削処理や研磨処理を行ってい
る間に、表面保護テープ312が剥がれたり、表面保護
テープ312とウェーハ301表面との間の隙間から水
や研磨溶剤が浸入して、ウェーハ表面のデバイスにダメ
ージを与えてしまうといった問題が生じる場合があっ
た。That is, as shown in FIG. 14B, since bump electrodes are formed on the wafer surface, the steps on the wafer surface are steep, and the surface protection tape 312
The adhesion strength between the surface protection tape 312 and the device chip with the solder bump electrode is not sufficiently obtained, and the surface protection tape 312 is peeled off during the grinding process or the polishing process. In some cases, water or a polishing solvent may enter through gaps between the gaps and damage devices on the wafer surface.
【0024】かかる問題を解決するために、ハンダバン
プの高さを低くすることも考えられるが、フリップチッ
プ実装後の接合強度や接続信頼性を確保するためには、
ハンダバンプの高さをある程度以下には低くすることが
できない。In order to solve such a problem, it is conceivable to reduce the height of the solder bump. However, in order to secure the bonding strength and connection reliability after mounting the flip chip,
The height of the solder bump cannot be reduced below a certain level.
【0025】従って、これらの問題を解決して、ハンダ
バンプ電極付きの薄型半導体デバイスチップを安定して
製造することができる手段を確立することが必要となっ
ている。Therefore, it is necessary to solve these problems and establish means for stably manufacturing a thin semiconductor device chip with solder bump electrodes.
【0026】本発明はかかる実情に鑑みてなされたもの
であり、その目的とするところは、半導体デバイスの超
薄型実装を高い信頼性で実現できる半導体デバイスチッ
プ、及び該半導体デバイスチップを配線基板にフリップ
チップ実装する半導体デバイスの製造方法を提供するこ
とにある。The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a semiconductor device chip capable of realizing ultra-thin mounting of a semiconductor device with high reliability, and a method of connecting the semiconductor device chip to a wiring board. And a method of manufacturing a semiconductor device to be flip-chip mounted on the semiconductor device.
【0027】[0027]
【課題を解決するための手段】上記課題を解決すべく、
本発明は、第1に、電極部を有する半導体ウェーハの当
該電極部が形成されている面の反対側の面を、前記半導
体ウェーハが所定の厚みとなるように薄型化加工する工
程と、前記電極パッド上に、直接又はその他の導電層を
介して、接合端子を形成する工程を有する半導体デバイ
スチップの製造方法を提供する。Means for Solving the Problems In order to solve the above problems,
The present invention is, first, a step of thinning a surface of a semiconductor wafer having an electrode portion opposite to a surface on which the electrode portion is formed so that the semiconductor wafer has a predetermined thickness; Provided is a method for manufacturing a semiconductor device chip including a step of forming a bonding terminal directly or via another conductive layer on an electrode pad.
【0028】前記第1の発明においては、前記半導体ウ
ェーハを、所定の厚みとなるように薄型化加工する工程
は、好適には、前記半導体ウェーハを、50μm〜40
0μmの厚さとなるように薄型化加工する工程を有す
る。In the first aspect, the step of thinning the semiconductor wafer to have a predetermined thickness preferably includes the step of reducing the thickness of the semiconductor wafer to 50 μm to 40 μm.
And a step of thinning to a thickness of 0 μm.
【0029】前記第1の発明において、前記接合端子と
しては、ハンダボールバンプ、Auスタッドバンプ、N
i/Auメッキバンプ、異方性導電膜、導電性ペースト
等の接合手段を例示することができる。これらのうち、
本発明においては、ハンダボールバンプを形成するのが
好ましい。In the first aspect of the present invention, the bonding terminals include a solder ball bump, an Au stud bump,
Examples of bonding means such as an i / Au plated bump, an anisotropic conductive film, and a conductive paste can be given. Of these,
In the present invention, it is preferable to form solder ball bumps.
【0030】前記第1の発明においては、前記半導体ウ
ェーハを薄型化加工する工程の前、又は前記半導体ウェ
ーハを薄型化加工する工程の後で、接合端子を形成する
工程の前に、前記電極パッド上に、前記その他の導電層
として、アンダーバンプメタル層を形成する工程をさら
に有するのが好ましい。In the first invention, the electrode pad is formed before the step of thinning the semiconductor wafer or after the step of thinning the semiconductor wafer and before the step of forming a bonding terminal. It is preferable that the method further includes a step of forming an under bump metal layer as the other conductive layer.
【0031】前記半導体ウェーハを所定の厚みとなるよ
うに薄型化加工する工程は、好適には、前記半導体ウェ
ーハの電極部が形成されている面の反対側の面を、機械
研削法、化学的機械研磨法及びエッチング法から選ばれ
るいずれかの方法により、前記半導体ウェーハが所定の
厚さとなるように薄型化加工する工程を有する。In the step of thinning the semiconductor wafer to have a predetermined thickness, preferably, the surface of the semiconductor wafer opposite to the surface on which the electrode portion is formed is formed by a mechanical grinding method or a chemical grinding method. A step of thinning the semiconductor wafer to a predetermined thickness by any one of a mechanical polishing method and an etching method.
【0032】ここで、機械研削法とは、機械研削加工装
置を用いて機械研削(グラインド)することにより、ウ
ェーハの裏面を研削する薄型化加工技術をいい、化学的
機械研磨法とは、CMP装置を用いてウェーハの裏面を
研磨する薄型化加工技術をいう。また、エッチング法と
は、エッチング装置を用いて、ウェーハの裏面をエッチ
ング液によるウェットエッチング又はエッチングガスに
よるドライエッチングする薄型化加工技術をいう。Here, the mechanical grinding method refers to a thinning technique for grinding the back surface of a wafer by mechanical grinding (grinding) using a mechanical grinding apparatus, and the chemical mechanical polishing method refers to a CMP method. A thinning technology for polishing the back surface of a wafer using an apparatus. The etching method refers to a thinning technique in which the back surface of a wafer is wet-etched with an etchant or dry-etched with an etching gas using an etching apparatus.
【0033】また、本発明は、第2に、電極部を有する
半導体ウェーハの当該電極部の電極パッド上に、電極パ
ッド再配置のための配線パターンを形成する工程と、前
記配線パターン上に表面保護膜を形成する工程と、前記
表面保護膜中に、前記電極パッドに達する開口部を形成
する工程と、前記半導体ウェーハの当該電極部が形成さ
れている面の反対側の面を、前記半導体ウェーハを、所
定の厚さとなるように薄型化加工する工程と、前記配線
パターン上に、直接又はその他の導電層を介して、接合
端子を形成する工程を有する半導体デバイスチップの製
造方法を提供する。Further, the present invention provides, secondly, a step of forming a wiring pattern for electrode pad rearrangement on an electrode pad of the electrode portion of a semiconductor wafer having an electrode portion; A step of forming a protective film, a step of forming an opening reaching the electrode pad in the surface protective film, and a step of forming the semiconductor wafer on a surface opposite to a surface on which the electrode portion is formed by the semiconductor. Provided is a method for manufacturing a semiconductor device chip, comprising: a step of thinning a wafer so as to have a predetermined thickness; and a step of forming bonding terminals on the wiring pattern directly or through another conductive layer. .
【0034】前記第2の発明は、前記接合端子を形成す
る前に、ウェーハの裏面を薄型化加工する点で前記第1
の発明と共通するが、ウェーハの電極パッドから接合端
子の形成が可能な位置まで電極パッドの再配線のための
配線パターンを形成する工程を有する点で相違する。The second invention is characterized in that the back surface of the wafer is thinned before forming the bonding terminals.
However, the present invention is different from the first embodiment in that a step of forming a wiring pattern for rewiring the electrode pads from the electrode pads on the wafer to a position where the bonding terminals can be formed is provided.
【0035】前記第2の発明においては、前記半導体ウ
ェーハを所定の厚みとなるように薄型化加工する工程
は、好適には、前記半導体ウェーハを、50μm〜40
0μmの厚さとなるように薄型化加工する工程を有す
る。In the second aspect, the step of thinning the semiconductor wafer so as to have a predetermined thickness preferably includes the step of reducing the thickness of the semiconductor wafer to 50 μm to 40 μm.
And a step of thinning to a thickness of 0 μm.
【0036】また、前記第2の発明において、前記接合
端子としては、ハンダボールバンプ、Auスタッドバン
プ、Ni/Auメッキバンプ、異方性導電膜、導電性ペ
ースト等の接合手段を例示することができるが、ハンダ
ボールバンプを形成するのが好ましい。In the second aspect of the present invention, examples of the bonding terminals include bonding means such as solder ball bumps, Au stud bumps, Ni / Au plated bumps, anisotropic conductive films, and conductive pastes. Although it is possible, it is preferable to form solder ball bumps.
【0037】前記第2の発明は、前記開口部を形成する
工程の後で、前記半導体ウェーハを薄型化加工する工程
の前、又は前記半導体ウェーハを薄型化加工する工程の
後、接合端子を形成する工程の前に、前記電極パッド上
にアンダーバンプメタル層を形成する工程をさらに有す
るのが好ましい。In the second invention, the bonding terminal is formed after the step of forming the opening, before the step of thinning the semiconductor wafer, or after the step of thinning the semiconductor wafer. It is preferable that the method further includes a step of forming an under bump metal layer on the electrode pad before the step of forming the under bump metal layer.
【0038】また、前記半導体ウェーハを所定の厚みと
なるように薄型化加工する工程は、前記半導体ウェーハ
の電極部が形成されている面の反対側の面を、機械研削
法、化学的機械研磨法及びエッチング法から選ばれるい
ずれかの方法により、前記半導体ウェーハが所定の厚さ
となるように薄型化加工する工程を有するのが好まし
い。In the step of thinning the semiconductor wafer to a predetermined thickness, the surface of the semiconductor wafer opposite to the surface on which the electrode portions are formed is formed by mechanical grinding, chemical mechanical polishing, or the like. It is preferable that the method further includes a step of thinning the semiconductor wafer to have a predetermined thickness by any one of a method selected from an etching method and an etching method.
【0039】さらに本発明は、第3に、電極部を有する
半導体ウェーハの当該電極部が形成されている面の反対
側の面を、前記半導体ウェーハが所定の厚さとなるよう
に薄型化加工する工程と、前記電極部の電極パッド上
に、直接又はその他の導電層を介して、接合端子を形成
することにより半導体デバイスチップを得る工程と、得
られた半導体デバイスチップの前記接合端子と、導体パ
ターンを有する配線基板の当該導体パターンとを接続す
る工程を有する半導体デバイスの製造方法を提供する。Further, in the present invention, thirdly, the surface of the semiconductor wafer having the electrode portion opposite to the surface on which the electrode portion is formed is thinned so that the semiconductor wafer has a predetermined thickness. A step of obtaining a semiconductor device chip by forming a bonding terminal directly or via another conductive layer on the electrode pad of the electrode portion, and the bonding terminal of the obtained semiconductor device chip, and a conductor Provided is a method for manufacturing a semiconductor device, comprising a step of connecting a wiring board having a pattern with the conductor pattern.
【0040】即ち、前記第3の発明は、前記第1の発明
により得られる半導体デバイスチップの接合端子と、導
体パターンを有する配線基板の当該導体パターンとを直
接接続する工程を有する半導体デバイスの製造方法であ
る。That is, the third invention provides a method of manufacturing a semiconductor device, comprising the step of directly connecting the bonding terminal of the semiconductor device chip obtained by the first invention to the conductor pattern of the wiring board having the conductor pattern. Is the way.
【0041】さらにまた、本発明は、第4に、電極部を
有する半導体ウェーハの当該電極部の電極パッド上に、
電極パッド再配置のための配線パターンを形成する工程
と、前記配線パターン上に表面保護膜を形成する工程
と、前記表面保護膜中に、前記電極パッドに達する開口
部を形成する工程と、前記半導体ウェーハの前記電極部
が形成されている面の反対側の面を、前記半導体ウェー
ハが所定の厚さとなるように薄型化加工する工程と、前
記配線パターン上に、直接又はその他の導電層を介し
て、接合端子を形成することにより半導体デバイスチッ
プを得る工程と、得られた半導体デバイスチップの前記
接合端子と、導体パターンを有する配線基板の当該導体
パターンとを接続する工程を有する半導体デバイスの製
造方法を提供する。Still further, the present invention fourthly provides a semiconductor wafer having an electrode portion on an electrode pad of the electrode portion.
Forming a wiring pattern for electrode pad rearrangement, forming a surface protection film on the wiring pattern, forming an opening reaching the electrode pad in the surface protection film; A step of thinning the surface of the semiconductor wafer opposite to the surface on which the electrode portions are formed so that the semiconductor wafer has a predetermined thickness, and directly or other conductive layers on the wiring pattern. A step of obtaining a semiconductor device chip by forming a bonding terminal, and a step of connecting the bonding terminal of the obtained semiconductor device chip to the conductor pattern of a wiring board having a conductor pattern. A manufacturing method is provided.
【0042】即ち、前記第4の発明は、前記第1の発明
により得られる半導体デバイスチップの前記接合端子
と、導体パターンを有する配線基板の当該導体パターン
とを直接接続する工程を有する半導体デバイスの製造方
法である。That is, the fourth invention is directed to a semiconductor device having a step of directly connecting the bonding terminal of the semiconductor device chip obtained by the first invention to the conductor pattern of a wiring board having the conductor pattern. It is a manufacturing method.
【0043】半導体デバイスチップの薄型化を図るため
には、LSI形成後のシリコンウェーハの状態で薄型化
加工することが効率的である。また、ウェーハを薄型化
する程、ウェーハが割れ易くなるため、薄型化加工はウ
ェーハの最終工程で行うことが望ましい。In order to reduce the thickness of a semiconductor device chip, it is efficient to reduce the thickness of the silicon wafer after forming the LSI. Further, the thinner the wafer, the more easily the wafer is broken. Therefore, it is desirable to perform the thinning process in the final step of the wafer.
【0044】しかしながら、フリップチップ実装のため
のハンダバンプ等の接合端子が表面に形成された状態
で、半導体デバイスウェーハの裏面を薄型化加工する場
合には、ウェーハ表面の凹凸が急峻となり、表面保護テ
ープと接合端子付き半導体ウェーハとの間で密着強度が
十分に得られない。従って、研削処理や研磨処理を行っ
ている間に、表面保護テープが剥がれたり、表面保護テ
ープとウェーハ表面との間にできた隙間から水や研磨溶
剤が浸入してきて、ウェーハ表面のデバイスにダメージ
を与えてしまうといった問題が頻繁に生じていた。However, when the back surface of the semiconductor device wafer is thinned while the bonding terminals such as solder bumps for flip-chip mounting are formed on the front surface, the unevenness of the wafer surface becomes steep, and the surface protection tape is formed. Sufficient adhesion strength cannot be obtained between the semiconductor wafer and the bonding terminal. Therefore, during the grinding or polishing process, the surface protection tape peels off, or water or polishing solvent enters through the gap formed between the surface protection tape and the wafer surface, damaging the devices on the wafer surface. Problems often occur.
【0045】そこで、本発明者は、接合端子付き薄型半
導体デバイスチップの製造技術を鋭意検討した結果、従
来のように、接合端子まで形成した後に薄型化加工を行
う場合には、ウェーハ裏面の薄型化加工中に、ウェーハ
表面の半導体デバイスを完全に保護することは技術的に
非常に困難であるとの結論に達し、その改善策を鋭意検
討した。Accordingly, the present inventor has conducted intensive studies on the manufacturing technology of a thin semiconductor device chip with a junction terminal. During the lithographic processing, it was concluded that it was technically very difficult to completely protect the semiconductor devices on the wafer surface, and intensive studies were made on measures for improvement.
【0046】その結果、半導体ウェーハに電極パッドを
形成後、好適には、該電極パッド上にバンプ電極の下地
となるアンダーバンプメタル層のパターン形成乃至は電
極再配線パターン形成を行った後、接合端子を形成する
前に、薄型化加工することが有効であることを見い出
し、前記第1及び第2の発明を完成したものである。As a result, after the electrode pads are formed on the semiconductor wafer, preferably, a pattern of an under-bump metal layer serving as a base of a bump electrode or an electrode rewiring pattern is formed on the electrode pads, and then the bonding is performed. It has been found that thinning is effective before forming the terminal, and the first and second inventions have been completed.
【0047】即ち、電極パッド形成若しくはアンダーバ
ンプメタル層のパターン形成後、又は電極再配線パター
ン形成後のウェーハ表面は、接合端子等の大きな突起物
がなく、比較的平坦に保たれており、表面保護テープを
ウェーハ面に良好に密着させることができる。That is, the surface of the wafer after the formation of the electrode pads or the pattern of the under-bump metal layer, or the formation of the electrode rewiring pattern is relatively flat without large projections such as bonding terminals. The protective tape can be satisfactorily adhered to the wafer surface.
【0048】従って、研削処理や研磨処理などによって
ウェーハ裏面を薄型化加工する際に、表面保護テープが
剥がれたり、表面保護テープとウェーハ表面の間の隙間
から水や研磨溶剤が浸入して、ウェーハ表面のデバイス
にダメージを与えることがない。Therefore, when the back surface of the wafer is thinned by a grinding process or a polishing process, the surface protection tape is peeled off, or water or a polishing solvent enters through a gap between the surface protection tape and the wafer surface. No damage to surface devices.
【0049】また、接合端子の下地となるアンダーバン
プメタル層を形成した場合には、該アンダーバンプメタ
ル層の最表面は、通常、腐食に強く化学的に安定なAu
等の耐腐食性金属で構成されているために、半導体ウェ
ーハ裏面の薄型化加工を行う際のデバイス表面へのダメ
ージを大幅に低減することができる。In the case where an under bump metal layer serving as a base of the bonding terminal is formed, the outermost surface of the under bump metal layer is usually made of Au which is resistant to corrosion and chemically stable.
Therefore, damage to the device surface when performing thinning of the back surface of the semiconductor wafer can be greatly reduced.
【0050】従って、前記第1及び第2の発明によれ
ば、電極パッド形成後若しくはアンダーバンプメタル層
のパターン形成後、又は電極再配線後、接合端子形成前
に、ウェーハ裏面に薄型化加工を施すことにより、小型
化、軽量化が実現された高性能、高信頼性の半導体デバ
イスチップを得ることができる。Therefore, according to the first and second aspects of the present invention, after the formation of the electrode pads or the pattern of the under-bump metal layer, or after the re-wiring of the electrodes, and before the formation of the bonding terminals, the back surface of the wafer is thinned. By doing so, a high-performance, highly-reliable semiconductor device chip with reduced size and weight can be obtained.
【0051】さらに、前記第2の発明によれば、所定の
大きさの接合端子を保ちつつ、隣接する接合端子との接
触が防止され、かつ、ウェーハの超薄型化が実現された
半導体デバイスチップを製造することができる。Further, according to the second aspect of the present invention, a semiconductor device is provided in which a contact terminal with an adjacent joint terminal is prevented while maintaining a predetermined size of the joint terminal, and an ultra-thin wafer is realized. Chips can be manufactured.
【0052】前記第3の及び第4の発明によれば、前記
第1又は第2の発明で得られた接合端子付き薄型半導体
デバイスウェーハから、ダイシングによってチップを切
り出し、このものを半導体デバイスチップとし、モール
ド樹脂を使ったパッケージを組むことなくベアチップの
状態で、該半導体デバイスチップの接合端子と、導体パ
ターンを有する配線基板の当該導体パターンとを接続す
ることにより、半導体デバイスの超薄型実装が可能とな
り、最終的な電子機器の製品セットを一層小型軽薄化す
ることが出来る。According to the third and fourth aspects of the present invention, a chip is cut out from the thin semiconductor device wafer with junction terminals obtained in the first or second aspect of the invention by dicing, and this is used as a semiconductor device chip. By connecting the bonding terminal of the semiconductor device chip and the conductor pattern of the wiring board having the conductor pattern in a bare chip state without assembling a package using a mold resin, ultra-thin mounting of the semiconductor device can be achieved. This makes it possible to further reduce the size and weight of the final electronic device product set.
【0053】[0053]
【発明の実施の形態】次に、本発明の実施の形態を図面
を参照しながら詳細に説明する。なお、以下に示す内容
はあくまで一実施形態であり、用いる半導体ウェーハの
種類、半導体ウェーハの構造、接合端子の種類、プロセ
ス処理装置、プロセス条件、配線基板の種類等、本発明
の主旨を逸脱しない範囲で適宜選択・変更が可能であ
る。Next, embodiments of the present invention will be described in detail with reference to the drawings. In addition, the content shown below is just one embodiment, and does not depart from the gist of the present invention, such as the type of semiconductor wafer to be used, the structure of the semiconductor wafer, the type of bonding terminal, the processing apparatus, the process conditions, and the type of wiring board. Selection and change can be appropriately made within the range.
【0054】第1実施形態 本実施形態は、半導体デバイスの製造に前記第1及び第
3の発明を適用したものである。図1に示すのは、(S
11)LSI・アルミニウム電極パッド形成工程、(S
12)アンダーバンプメタル層形成工程、(S13)ウ
ェーハ薄型化加工工程、、(S14)バンプ電極形成工
程、及び(S15)実装工程からなる本実施形態の半導
体デバイスの製造法の製造工程フローチャートである。
また、図2(a)に本実施形態により得られる半導体デ
バイスチップ、及び図2(b)半導体デバイスの構造断
面図を示す。 First Embodiment In the present embodiment, the first and third inventions are applied to the manufacture of a semiconductor device. FIG. 1 shows (S
11) LSI / aluminum electrode pad forming step, (S
12 is a manufacturing process flowchart of the semiconductor device manufacturing method according to the present embodiment, which includes an under bump metal layer forming process, (S13) a wafer thinning process, (S14) a bump electrode forming process, and (S15) a mounting process. .
FIG. 2A is a structural cross-sectional view of a semiconductor device chip obtained according to the present embodiment, and FIG. 2B is a semiconductor device.
【0055】図2(a)に示す半導体デバイスチップ
は、図示しないLSIが形成された半導体ウェーハ10
1と、該ウェーハ101上に、絶縁膜102を介して、
LSIと電気的に接続された電極パッド103が規則的
に配列された電極部と、電極パッド上に形成されたアン
ダーバンプメタル層104と、絶縁膜102上に形成さ
れ、アンダーバンプメタル層104上開口部を有する表
面保護膜105と、アンダーバンプメタル層104上に
形成されてなり、配線基板の導体パターンと接合される
接合端子(ハンダバンプ電極)106とを有している。The semiconductor device chip shown in FIG. 2A has a semiconductor wafer 10 on which an LSI (not shown) is formed.
1 and on the wafer 101 via an insulating film 102,
An electrode portion in which electrode pads 103 electrically connected to the LSI are regularly arranged; an under-bump metal layer 104 formed on the electrode pad; and an insulating film 102 formed on the under-bump metal layer 104 It has a surface protection film 105 having an opening and a bonding terminal (solder bump electrode) 106 formed on the under bump metal layer 104 and bonded to a conductor pattern of a wiring board.
【0056】また、図2(b)に示す半導体デバイス
は、図2(a)に示す半導体デバイスチップの接合端子
106部分と、配線基板(例えば、プリント配線基板)
110の導体パターン(例えば、Cuランド)108と
が接合され(いわゆるフリップチップ実装)、当該接合
部分が封止樹脂109で固められた構造を有している。Further, the semiconductor device shown in FIG. 2B has a junction terminal 106 portion of a semiconductor device chip shown in FIG. 2A and a wiring board (for example, a printed wiring board).
The conductor pattern 110 (for example, Cu land) 108 is bonded (so-called flip chip mounting), and the bonding portion is fixed with a sealing resin 109.
【0057】以下、図2に示す半導体デバイスチップ及
び半導体デバイスの製造例を、図面を参照しながら説明
する。先ず、図3(a)に示すように、例えば、シリコ
ン半導体ウェーハ101の表面層にLSI(図示を省
略)を形成する。次いで、このLSIを構成する各素子
を接続するアルミニウム配線層(図示を省略)、及び外
部接続端子として電極パッド(例えば、Al電極パッ
ド)103を形成する(S11)。更に基体(LSI、
アルミニウム配線層、電極パッドが形成された半導体ウ
ェーハ)全面を、例えば窒化シリコン等からなる絶縁膜
102で被覆した後、さらにその上に、ポリイミド等か
らなる表面保護膜105を成膜した後、電極パッド10
3上の絶縁膜102及び表面保護膜105を選択的に除
去して、電極パッド103表面に開口部Aを形成する。Hereinafter, an example of manufacturing the semiconductor device chip and the semiconductor device shown in FIG. 2 will be described with reference to the drawings. First, as shown in FIG. 3A, for example, an LSI (not shown) is formed on the surface layer of the silicon semiconductor wafer 101. Next, an aluminum wiring layer (not shown) for connecting each element constituting the LSI and an electrode pad (for example, an Al electrode pad) 103 as an external connection terminal are formed (S11). Further, the substrate (LSI,
After the entire surface of the semiconductor wafer on which the aluminum wiring layer and the electrode pads are formed) is covered with an insulating film 102 made of, for example, silicon nitride, a surface protective film 105 made of polyimide or the like is further formed thereon. Pad 10
The opening A is formed on the surface of the electrode pad 103 by selectively removing the insulating film 102 and the surface protection film 105 on the third electrode 3.
【0058】次いで、Al電極パッド103の開口部A
を覆うように、アンダーバンプメタル層〔BLM(Ba
ll Limitting Metal)膜ともい
う。〕104を形成する(S12)。このアンダーバン
プメタル層104は、例えば、図2(b)に示すよう
に、表面保護膜105上に、レジストパターン111を
成膜し、図3(c)に示すように、エッチングによって
開口部Aにテーパー形状を設け(成膜前処理)を行い、
図3(d)に示すように、レジスト111及びAl電極
パッド103上に、例えばスパッタリング法により、C
r,Cu,Au等からなる金属多層膜を順次積層し、次
いで、図3(e)に示すように、レジスト膜111を除
去することにより余分な金属を除去して形成することが
できる。Next, the opening A of the Al electrode pad 103 is formed.
To cover the under bump metal layer [BLM (Ba
11 Limiting Metal) film. ] 104 is formed (S12). The under bump metal layer 104 is formed, for example, by forming a resist pattern 111 on the surface protection film 105 as shown in FIG. 2B and etching the opening A by etching as shown in FIG. To provide a tapered shape (pre-deposition treatment)
As shown in FIG. 3D, a resist is formed on the resist 111 and the Al electrode pad 103 by, for example, a sputtering method.
A metal multilayer film made of r, Cu, Au, or the like is sequentially laminated, and then, as shown in FIG.
【0059】このアンダーバンプメタル層104は、接
合端子(ハンダバンプ)とアルミニウム電極との接着強
度の向上や拡散による金属間化合物の生成を防ぐ等の目
的のために形成される。The under-bump metal layer 104 is formed for the purpose of improving the bonding strength between the bonding terminal (solder bump) and the aluminum electrode and preventing the formation of intermetallic compounds due to diffusion.
【0060】次に、このようにして得られたウェーハ
(以下、単に「ウェーハ」という。)101の裏面研削
(バックグラインド)を次のようにして行う。先ず、図
4(a)に示すように、ウェーハ101の表面(Al電
極パッドやアンダーバンプメタル層等が形成されている
側の面)に、粘着剤層113及びテープ基材層114か
らなる表面保護テープ112を貼り付ける。図4(b)
からも明らかなように、半導体ウェーハ上に接合端子等
の大きな突起物がないので、比較的平坦な面上に、表面
保護テープ112を密着させることができる。なお、図
4(a)及び(c)においては、ウェーハ101表面上
のアルミニウム配線層、電極パッド103、アンダーバ
ンプメタル層104及び表面保護膜105等の図示を省
略している。Next, the back surface grinding (back grinding) of the wafer 101 thus obtained (hereinafter simply referred to as “wafer”) is performed as follows. First, as shown in FIG. 4A, a surface composed of an adhesive layer 113 and a tape base layer 114 is formed on the surface of the wafer 101 (the surface on which the Al electrode pad and the under bump metal layer are formed). The protection tape 112 is attached. FIG. 4 (b)
As is clear from FIG. 7, since there are no large protrusions such as bonding terminals on the semiconductor wafer, the surface protection tape 112 can be closely attached to a relatively flat surface. 4A and 4C, the illustration of the aluminum wiring layer on the surface of the wafer 101, the electrode pads 103, the under bump metal layer 104, the surface protection film 105, and the like is omitted.
【0061】次いで、図4(c)に示すように、表面保
護テープ112が貼り付けられたウェーハ101の反対
側の面(裏面)を、図5に示すような機械研削装置1に
セットし、ウェーハ101の裏面研削加工を行う。即
ち、ウェーハ101を、ウェーハ裏面を上にして回転台
12上にセットし、回転台12を回転(この回転速度が
砥石送り速度となる。)させながら、砥石11を回転台
12の回転方向とは逆の方向に回転(砥石回転数)させ
ることによって、ウェーハ101裏面を研削するもので
ある。Next, as shown in FIG. 4C, the opposite surface (back surface) of the wafer 101 to which the surface protection tape 112 has been attached is set in the mechanical grinding device 1 as shown in FIG. The back surface grinding of the wafer 101 is performed. That is, the wafer 101 is set on the turntable 12 with the back surface of the wafer facing upward, and the grindstone 11 is rotated with the rotation direction of the turntable 12 while rotating the turntable 12 (this rotation speed is the grindstone feed speed). Is to grind the back surface of the wafer 101 by rotating in the opposite direction (the number of rotations of the grindstone).
【0062】この機械研削の具体的な条件の一例は次の
通りである。 砥石送り速度 :150μm/min 砥石回転数 :2500rpm ウェーハ削り代 :約525μm 研削後のウェーハ厚:110μmAn example of specific conditions of the mechanical grinding is as follows. Wheel feed speed: 150 μm / min Wheel rotation speed: 2500 rpm Wafer cutting allowance: about 525 μm Wafer thickness after grinding: 110 μm
【0063】このウェーハ101の裏面研削によって、
それまでの工程によってウェーハの裏面に形成されたキ
ズB(図4(a)参照)を除去することができるが、こ
の裏面研削によるダメージ、例えば、浅い研削キズやヘ
アラインクラック等が新たに加わり、この研削ダメージ
がウェーハ101の機械的強度の低下を招く要因となる
ので、これを除く必要がある。By grinding the back surface of the wafer 101,
Scratches B (see FIG. 4A) formed on the back surface of the wafer by the previous steps can be removed, but damage due to this back surface grinding, for example, shallow grinding flaws and hairline cracks are newly added, Since the grinding damage causes a decrease in the mechanical strength of the wafer 101, it is necessary to remove the grinding damage.
【0064】このため、ウェーハ101裏面に、図6に
示すようなCMP(Chemical Mechani
cal Polishing)装置2を用いるポリッシ
ュ研磨による仕上げ加工処理を行う。即ち、ウェーハ1
01をウェーハ101の裏面を下にしてウェーハキャリ
ア21にセットし、定盤24上にセットされた研磨クロ
ス23と研磨スラリー22を用いて、一定の圧力を加え
ながら、ウェーハ101裏面のポリッシング研磨を行
う。For this reason, a CMP (Chemical Mechanical) as shown in FIG.
(Cal Polishing) Finishing processing by polishing using the apparatus 2 is performed. That is, wafer 1
01 is set on the wafer carrier 21 with the back surface of the wafer 101 facing down, and polishing polishing of the back surface of the wafer 101 is performed while applying a constant pressure using the polishing cloth 23 and the polishing slurry 22 set on the surface plate 24. Do.
【0065】このポリッシュ研磨の具体的な条件の一例
は以下の通りである。 ウェーハの回転速度:80rpm 回転速度 :80rpm 研磨圧力 :400g/cm2 揺動速度 :2mm/sec スラリー供給速度 :40ml/min 削り代 :10μmOne example of specific conditions for this polishing is as follows. Wafer rotation speed: 80 rpm Rotation speed: 80 rpm Polishing pressure: 400 g / cm 2 Oscillation speed: 2 mm / sec Slurry supply speed: 40 ml / min Cutting allowance: 10 μm
【0066】この結果、図4(c)に示すように、ウェ
ーハ101の裏面に形成されていた研削キズが除去さ
れ、厚さ100μmまで薄型化加工され、かつ、機械的
強度が向上されたウェーハ101を得ることができる
(S13)。As a result, as shown in FIG. 4C, the grinding scratches formed on the back surface of the wafer 101 were removed, the wafer was thinned to a thickness of 100 μm, and the mechanical strength was improved. 101 can be obtained (S13).
【0067】本実施形態では、ウェーハ裏面研削後の最
終的なウェーハの厚みを約100μmとなるように設定
しているが、機械研削及び化学的機械研磨の条件を適宜
設定することにより、ウェーハの厚みを自由に設定する
ことができる。研削後のウェーハの厚みは、400μm
以下、好ましくは、50μm〜200μm程度の値とな
るように設定する。400μm以上では、薄型化加工の
効果に乏しく、50μm以下の厚みとすると、ウェーハ
自体の機械的強度が不足し、ウェーハが割れやすくなる
などの不都合を生じる。In the present embodiment, the final wafer thickness after the wafer back surface grinding is set to be about 100 μm. However, by appropriately setting the conditions of the mechanical grinding and the chemical mechanical polishing, the wafer thickness can be reduced. The thickness can be set freely. Wafer thickness after grinding is 400 μm
Hereinafter, it is preferably set to a value of about 50 μm to 200 μm. If the thickness is 400 μm or more, the effect of the thinning process is poor. If the thickness is 50 μm or less, the mechanical strength of the wafer itself is insufficient, and the wafer is liable to be broken.
【0068】次に、図7(f)に示すように、表面保護
テープ112を除去した後、アンダーバンプメタル膜1
04の領域に開口部Cを有するレジスト膜115を形成
し、図7(g)に示すように、レジスト膜115の上,
及び開口部C内全体にハンダ蒸着膜106’を蒸着させ
る。Next, as shown in FIG. 7F, after removing the surface protection tape 112, the under bump metal film 1 is removed.
Then, a resist film 115 having an opening C is formed in the region 04, and as shown in FIG.
Then, a solder vapor deposition film 106 ′ is vapor-deposited on the entire inside of the opening C.
【0069】その後、図7(h)に示すように、レジス
ト膜115のリフトオフにより、不要な部分のハンダ蒸
着膜106’を除去し、所望のパターンのハンダ蒸着膜
106’を形成する。Thereafter, as shown in FIG. 7 (h), an unnecessary portion of the solder deposited film 106 'is removed by lift-off of the resist film 115, and a desired pattern of the solder deposited film 106' is formed.
【0070】続いて、図7(i)に示すように、ハンダ
蒸着膜106’に熱処理を加えて溶融させることによ
り、溶融ハンダの表面張力に基づいて、ほぼ球状のハン
ダバンプ106を形成することができる(S14)。Subsequently, as shown in FIG. 7 (i), a substantially spherical solder bump 106 can be formed based on the surface tension of the molten solder by applying heat treatment to the solder vapor-deposited film 106 'and melting it. Yes (S14).
【0071】なお、本実施形態では、ハンダ蒸着及びリ
フトオフする方法によりハンダバンプを形成している
が、その他、例えば、ソルダーペースト印刷法、ハ
ンダボール法、メッキ法、微細打ち抜き法、ソル
ダインジェクション法、ボールボンディング法等の各
種公知のバンプ形成法により、バンプ電極を形成するこ
とができる(例えば、「電子材料」1996年9月号p
p34〜38等の記載参照)。In the present embodiment, the solder bumps are formed by a method of solder vapor deposition and lift-off, but other methods such as a solder paste printing method, a solder ball method, a plating method, a fine punching method, a solder injection method, A bump electrode can be formed by various known bump forming methods such as a bonding method (for example, “Electronic Materials”, September 1996, p.
p34-38 etc.).
【0072】その後は、得られたウェーハ101をダイ
シングして、半導体デバイスチップとして切り出す。こ
のようにして、図2(a)に示すような薄型加工された
本実施形態の半導体デバイスチップを得ることができ
る。Thereafter, the obtained wafer 101 is diced and cut out as semiconductor device chips. In this manner, the semiconductor device chip of the present embodiment, which has been thinned as shown in FIG. 2A, can be obtained.
【0073】次いで、この半導体デバイスチップのハン
ダボール106と、プリント配線基板110の導体パタ
ーン(例えば、Cuランド)108とを接合する(フリ
ップチップ実装)ことにより、図2(b)に示すような
半導体デバイスを製造することができる。なお、前記導
体パターン108は、配線基板上にCu,Al,Au,
W等の金属及びこれらの合金等から形成することができ
る。Next, the solder balls 106 of the semiconductor device chip and the conductor patterns (for example, Cu lands) 108 of the printed wiring board 110 are joined (flip chip mounting), as shown in FIG. Semiconductor devices can be manufactured. The conductor pattern 108 is formed on a wiring board by Cu, Al, Au,
It can be formed from metals such as W and alloys thereof.
【0074】本実施形態の半導体デバイスチップ及び半
導体デバイスは、ウェーハの厚みが100μm程度の超
薄型加工が実現されており、最終的には各種電子機器、
例えば、ICカード、携帯電話、PDA等を始めとする
携帯電子機器に搭載することができ、これら電子機器の
小型軽薄化の実現に大いに貢献することができる。In the semiconductor device chip and the semiconductor device of this embodiment, ultra-thin processing with a wafer thickness of about 100 μm is realized.
For example, it can be mounted on portable electronic devices such as an IC card, a mobile phone, a PDA, etc., and can greatly contribute to the realization of small and light electronic devices.
【0075】第1実施形態によれば、研削処理や研磨処
理などによってウェーハ裏面を薄型化加工する際に、表
面保護テープが剥がれたり、表面保護テープとウェーハ
表面の間の隙間から水や研磨溶剤が浸入して、ウェーハ
表面のデバイスにダメージを与えることがない。According to the first embodiment, when thinning the back surface of the wafer by grinding or polishing, the surface protection tape is peeled off or water or polishing solvent is removed from the gap between the surface protection tape and the wafer surface. Does not penetrate and damage devices on the wafer surface.
【0076】また、接合端子であるハンダバンプ106
の下地としてアンダーバンプメタル層104を形成する
場合には、該アンダーバンプメタル層104の最表面
は、腐食に強く化学的に安定なAu等の耐腐食性金属で
構成されているために、半導体ウェーハ裏面の薄型化加
工を行う際のデバイス表面へのダメージを大幅に低減す
ることができる。The solder bumps 106 serving as bonding terminals are provided.
When the under-bump metal layer 104 is formed as an underlayer, the outermost surface of the under-bump metal layer 104 is made of a corrosion-resistant metal such as Au which is resistant to corrosion and chemically stable. Damage to the device surface when thinning the back surface of the wafer can be significantly reduced.
【0077】従って、本実施形態によれば、電極パッド
103形成後若しくはアンダーバンプメタル層104の
パターン形成後に、ウェーハ裏面に薄型化加工を施すこ
とにより、小型化、軽量化が実現された高性能、高信頼
性の半導体デバイスチップを得ることができる。Therefore, according to the present embodiment, after the formation of the electrode pads 103 or the formation of the pattern of the under-bump metal layer 104, the back surface of the wafer is subjected to a thinning process, thereby realizing a compact and lightweight high performance. Thus, a highly reliable semiconductor device chip can be obtained.
【0078】さらに、前記第2の発明によれば、所定の
高さの接合端子を保ちつつ、隣接する接合端子との接触
が防止され、かつ、ウェーハの超薄型化が図られた半導
体デバイスチップを製造することができる。Further, according to the second aspect of the present invention, a semiconductor device in which contact with an adjacent joint terminal is prevented while maintaining a joint terminal of a predetermined height, and an ultra-thin wafer is achieved. Chips can be manufactured.
【0079】また、得られた接合端子(ハンダバンプ電
極)付き薄型半導体デバイスチップとし、モールド樹脂
を使ったパッケージを組むことなくベアチップの状態
で、該半導体デバイスチップの接合端子と、導体パター
ンを有する配線基板の当該導体パターンとを直接接続さ
せることにより、半導体デバイスの超薄膜実装が可能と
なり、最終的な電子機器の製品セットを一層小型軽薄化
することが出来る。Further, the obtained thin semiconductor device chip with bonding terminals (solder bump electrodes) is formed, and in a bare chip state without assembling a package using a mold resin, the bonding terminals of the semiconductor device chip and a wiring having a conductor pattern are formed. By directly connecting the conductor pattern to the substrate, ultra-thin mounting of the semiconductor device becomes possible, and the product set of the final electronic device can be further reduced in size and weight.
【0080】第2実施形態 本実施形態は、半導体デバイスチップ及び半導体デバイ
スの製造に、本願の前記第2及び第4の発明を適用した
ものであり、所望の大きさのハンダバンプを互いに接触
することなく、規則正しく基板上に配置させるために、
LSIの電極パッドからアンダーバンプメタルによっ
て、電極パッドを再配置させた状態の半導体ウェーハの
裏面を、機械研削及びエッチングによって薄型化加工
し、接合端子付き薄型半導体デバイスチップを得、さら
にこのものを、プリント配線基板にフリップチップ実装
する例である。 Second Embodiment In this embodiment, the second and fourth inventions of the present application are applied to the manufacture of a semiconductor device chip and a semiconductor device, and solder bumps of a desired size are brought into contact with each other. To place them on the board regularly,
The back surface of the semiconductor wafer in a state where the electrode pads are rearranged by the under bump metal from the electrode pads of the LSI is thinned by mechanical grinding and etching to obtain a thin semiconductor device chip with bonding terminals. This is an example of flip-chip mounting on a printed wiring board.
【0081】図8に、(S21)LSI・電極パッド形
成工程、(S22)電極パッド再配置工程、(S23)
アンダーバンプメタル層形成工程、(S24)ウェーハ
薄型化加工工程、(S25)バンプ電極形成工程,(S
26)実装工程からなる本実施形態の製造工程フローチ
ャートを示す。FIG. 8 shows (S21) an LSI / electrode pad formation step, (S22) an electrode pad rearrangement step, and (S23).
Under bump metal layer forming step, (S24) wafer thinning processing step, (S25) bump electrode forming step, (S24)
26) A manufacturing process flowchart of this embodiment including a mounting process is shown.
【0082】また、図9(g)に本実施形態により得ら
れる半導体デバイスチップの構造断面図を示す。以下、
本実施形態の半導体デバイスチップ及び半導体デバイス
の製造方法を図面を参照しながら説明する。FIG. 9G is a structural sectional view of a semiconductor device chip obtained according to the present embodiment. Less than,
A semiconductor device chip and a method of manufacturing a semiconductor device according to the present embodiment will be described with reference to the drawings.
【0083】先ず、図9(a)に示すように、半導体ウ
ェーハ201上に形成されたLSI(図示を省略)と接
続するAl電極パッド202を形成する(S21)。First, as shown in FIG. 9A, an Al electrode pad 202 connected to an LSI (not shown) formed on a semiconductor wafer 201 is formed (S21).
【0084】次いで、Al電極パッド202から、アン
ダーバンプメタル(ウェーハ面側からCr/Cu/Au
からなる積層体)を用いて、Al電極パッド202の再
配置を行う。この再配置は次のように行う。Then, from the Al electrode pad 202, the under bump metal (Cr / Cu / Au
The Al electrode pad 202 is rearranged by using a stacked body composed of). This rearrangement is performed as follows.
【0085】即ち、先ず、図9(b)に示すように、例
えば、CVD(ChemicalVapor Depo
sition)法により、窒化シリコン膜203を全面
に成膜した後、第1層目のポリイミド膜204を、例え
ば、スピンコート法により成膜し、フォトリソグラフィ
ーとエッチングの技術により、Al電極パッド202上
を開口する。That is, first, as shown in FIG. 9B, for example, CVD (Chemical Vapor Depo)
After a silicon nitride film 203 is formed on the entire surface by a (sition) method, a first-layer polyimide film 204 is formed by, for example, a spin coat method, and is formed on the Al electrode pad 202 by a photolithography and etching technique. Open.
【0086】次いで、図9(c)に示すように、所定の
再配線パターンを有するレジスト膜205を成膜して、
Al電極202の再配置のためのパターニングを行い、
例えば、真空蒸着法により、レジスト膜205及び開口
部D内にCr,Cu及びAu(206)を順次積層す
る。Next, as shown in FIG. 9C, a resist film 205 having a predetermined rewiring pattern is formed.
Patterning for rearrangement of the Al electrode 202;
For example, Cr, Cu and Au (206) are sequentially stacked in the resist film 205 and the opening D by a vacuum deposition method.
【0087】次いで、図9(d)に示すように、レジス
ト膜205を除去して、レジスト膜205上の余分なア
ンダーバンプメタル206を除去することにより、所定
のアンダーバンプメタルによるAl電極パッド202の
再配線パターン206を形成する。Next, as shown in FIG. 9D, the resist film 205 is removed, and an extra under-bump metal 206 on the resist film 205 is removed, so that the Al electrode pad 202 with a predetermined under-bump metal is formed. Is formed.
【0088】その後、図9(e)に示すように、第2層
目のポリイミド膜207を、例えば、スピンコート法に
より成膜し、ハンダバンプ電極形成領域を開口する。Thereafter, as shown in FIG. 9E, a second-layer polyimide film 207 is formed by, for example, a spin coating method, and a solder bump electrode formation region is opened.
【0089】続いて、図4(a)に示すように、得られ
た半導体ウェーハ201の表面に,表面保護テープ21
2を貼り付けし、該ウェーハ201を、図5に示すよう
な機械研削装置にセットし、半導体ウェーハ裏面を、前
記第1の実施形態と同様にして研削(バックグライン
ド)加工した。このときの研削条件の一例を下記に示
す。Subsequently, as shown in FIG. 4A, a surface protection tape 21 is
2, the wafer 201 was set in a mechanical grinding device as shown in FIG. 5, and the back surface of the semiconductor wafer was ground (back-ground) in the same manner as in the first embodiment. An example of the grinding conditions at this time is shown below.
【0090】 砥石送り速度 :150μm/min 砥石回転数 :2500rpm 研削後のウェーハ厚:150μm 削り代 :約475μmWheel feed speed: 150 μm / min Wheel rotation speed: 2500 rpm Wafer thickness after grinding: 150 μm Cutting allowance: about 475 μm
【0091】この研削によって、シリコンウェーハ裏面
に形成されたキズが除去されながら、シリコンウェーハ
の厚みが150μm程度にまで薄型化加工された。しか
し、研削後においては、ここまでの数多くの工程におい
て、ウェーハの裏面には多くのキズが不可避的に形成さ
れている。By this grinding, the silicon wafer was thinned to a thickness of about 150 μm while removing flaws formed on the back surface of the silicon wafer. However, after the grinding, many scratches are inevitably formed on the back surface of the wafer in many steps so far.
【0092】そこで、得られた薄型半導体ウェーハ20
1を、例えば、図10に示すようなチャンバー31、デ
ィスペンサー32及び排気管33等からなる公知のスピ
ンエッチング装置3によりエッチングを行う。即ち、ウ
ェーハ201をプロセスチャンバー31内に、ウェーハ
裏面を上にしてセットし、ディスペンサー(Dispe
nser)32からエッチング液を供給しながら、ウェ
ットエッチングを行うことにより、ウェーハの裏面の仕
上げ処理を行う。Then, the obtained thin semiconductor wafer 20
1 is etched by, for example, a known spin etching apparatus 3 including a chamber 31, a dispenser 32, an exhaust pipe 33, and the like as shown in FIG. That is, the wafer 201 is set in the process chamber 31 with the back surface of the wafer facing upward, and a dispenser (Dispe
nser) 32, while performing the wet etching while supplying the etchant, to perform the finishing process on the back surface of the wafer.
【0093】ウェーハ裏面のエッチングは、例えば、以
下の条件にて行うことができる。 ウェーハ回転速度 :2000rpm エッチング液組成 :HF:HNO3 =1:9 エッチング液供給量:40l/min ウェーハ削り代 :50μmThe etching of the back surface of the wafer can be performed, for example, under the following conditions. Wafer rotation speed: 2000 rpm Etching solution composition: HF: HNO 3 = 1: 9 Etching solution supply amount: 40 l / min Wafer shaving allowance: 50 μm
【0094】この結果、ウェーハ201裏面の研削工程
により新たに形成されていた細かな研削ダメージが除去
され、前記第1実施形態の場合と同様に、厚さ100μ
mまで薄型化加工された半導体ウェーハの機械的強度を
向上させることができる。As a result, fine grinding damage newly formed in the grinding process of the back surface of the wafer 201 is removed, and the thickness is reduced to 100 μm as in the case of the first embodiment.
m, the mechanical strength of the semiconductor wafer that has been thinned to m.
【0095】本実施形態では、ウェーハ裏面研削後の該
ウェーハの厚みを約100μmとなるように設定してい
るが、機械研削及びエッチングの条件を適宜設定するこ
とにより、ウェーハの厚みを自由に設定することができ
る。研削後のウェーハの厚みは、400μm以下、好ま
しくは、50μm〜200μm程度の値となるように設
定する。400μm以上では、薄型化加工の効果に乏し
く、50μm以下の厚みとすると、ウェーハ自体の機械
的強度が不足し、ウェーハが割れやすくなるなどの不都
合を生じる。In the present embodiment, the thickness of the wafer after grinding the back surface of the wafer is set to be about 100 μm. However, the thickness of the wafer can be freely set by appropriately setting the conditions of mechanical grinding and etching. can do. The thickness of the wafer after grinding is set to a value of 400 μm or less, preferably about 50 μm to 200 μm. If the thickness is 400 μm or more, the effect of the thinning process is poor. If the thickness is 50 μm or less, the mechanical strength of the wafer itself is insufficient, and the wafer is liable to be broken.
【0096】また、本実施形態においても、表面保護テ
ープ212を貼着する際における半導体ウェーハの電極
パッド203等が形成された側の面(表面)には大きな
突起物がなく、比較的平坦な構造となっている。従っ
て、表面保護テープ212を、隙間なくウェーハ201
表面に貼り付けることができ、研削及びエッチング工程
において、表面保護テープ212が剥がれたり、表面保
護テープ212とウェーハ201表面の隙間から水やエ
ッチング液が浸入して、ウェーハ201表面のデバイス
にダメージを与えることなく、半導体ウェーハの薄型化
加工を行うことができる。Also in this embodiment, the surface (surface) on the side of the semiconductor wafer on which the electrode pads 203 and the like are formed when the surface protection tape 212 is adhered has no large projections and is relatively flat. It has a structure. Therefore, the surface protection tape 212 can be attached to the wafer 201 without any gap.
It can be attached to the surface, and in the grinding and etching processes, the surface protection tape 212 is peeled off, or water or an etching solution enters through a gap between the surface protection tape 212 and the surface of the wafer 201, thereby damaging devices on the surface of the wafer 201. Without giving, the semiconductor wafer can be thinned.
【0097】次いで、図9(g)に示すように、薄型加
工された半導体ウェーハ上の再配線パターンの第2のポ
リイミド膜207の開口部上に、ボール転写法によって
ハンダボール208を形成することにより、再配置され
たハンダバンプ電極208を有する半導体ウェーハを製
造することができる。Next, as shown in FIG. 9G, a solder ball 208 is formed by a ball transfer method on the opening of the second polyimide film 207 of the rewiring pattern on the thinned semiconductor wafer. Accordingly, a semiconductor wafer having the rearranged solder bump electrodes 208 can be manufactured.
【0098】なお、本実施形態では、ハンダボール法
(ハンダボール転写法)によりハンダバンプを形成して
いるが。その他、例えば、ソルダーペースト印刷法、メ
ッキ法、微細打ち抜き法、ソルダインジェクション法、
ボールボンディング法等の各種公知のバンプ形成法によ
り、バンプ電極を形成することができる(例えば、「電
子材料」1996年9月号pp34〜38等参照)。In this embodiment, the solder bumps are formed by the solder ball method (solder ball transfer method). Other, for example, solder paste printing method, plating method, fine punching method, solder injection method,
Bump electrodes can be formed by various known bump forming methods such as a ball bonding method (for example, see “Electronic Materials”, September 1996, pp. 34 to 38).
【0099】その後は、得られた半導体デバイスウェー
ハをダイシングして、半導体デバイスチップとして切り
出し、この半導体デバイスチップのハンダボール208
と、プリント配線基板の導体パターン(例えば、Cuラ
ンド)に接続する(フリップチップ実装)ことにより、
図2(b)に示すのと同様な構造を有する半導体デバイ
スを製造することができる。なお、前記導体パターン
は、配線基板上にCu,Al,Au,W等の金属及びこ
れらの合金等から形成することができる。Thereafter, the obtained semiconductor device wafer is diced and cut out as semiconductor device chips, and the solder balls 208 of the semiconductor device chips are cut out.
By connecting (flip chip mounting) to a conductor pattern (for example, Cu land) of a printed wiring board,
A semiconductor device having a structure similar to that shown in FIG. 2B can be manufactured. The conductor pattern can be formed on a wiring board from a metal such as Cu, Al, Au, W, or an alloy thereof.
【0100】このようにして得られる超薄型実装が実現
された半導体デバイスは、最終的には、各種電子機器、
例えば、ICカード、携帯電話、PDA等を始めとする
携帯電子機器に搭載することができ、これら電子機器の
小型軽薄化の実現に大いに貢献することができる。The semiconductor device having the ultra-thin package obtained as described above is ultimately used for various electronic devices,
For example, it can be mounted on portable electronic devices such as an IC card, a mobile phone, a PDA, etc., and can greatly contribute to the realization of small and light electronic devices.
【0101】第2実施形態は、電極パッドの再配線パタ
ーン形成後にウェーハ裏面に薄型化加工を施すものであ
る。電極パッドの再配線パターン形成後の段階では、ウ
ェーハ201表面には大きな突起部はなく、比較的平坦
に保たれており、表面保護テープ212をウェーハ20
1面と良好に密着させることができる。従って、研削処
理や研磨処理などによってウェーハ201裏面を薄型化
加工する際に、表面保護テープ212が剥がれたり、表
面保護テープ212とウェーハ201との隙間等から水
や研磨溶剤が浸入して、ウェーハ201表面のデバイス
にダメージを与えることがない。In the second embodiment, after the rewiring pattern of the electrode pads is formed, the back surface of the wafer is thinned. At the stage after the formation of the rewiring pattern of the electrode pads, the surface of the wafer 201 has no large protrusions and is kept relatively flat.
Good contact with one surface can be achieved. Therefore, when thinning the back surface of the wafer 201 by a grinding process or a polishing process, the surface protection tape 212 is peeled off, or water or a polishing solvent enters through a gap between the surface protection tape 212 and the wafer 201, and the wafer There is no damage to the device on the surface of 201.
【0102】また、通常、再配線パターンの最表面層を
腐食に強く化学的に安定なAu等の耐腐食性金属で構成
しているので、半導体ウェーハ裏面の薄型化加工を行う
際のデバイス表面へのダメージを大幅に低減することが
できる。Also, since the outermost layer of the rewiring pattern is usually made of a corrosion-resistant metal such as Au which is resistant to corrosion and chemically stable, the device surface when thinning the back surface of the semiconductor wafer is processed. Can greatly reduce damage.
【0103】さらに、前記第2の実施形態によれば、所
定の大きさのバンプ電極を保ちつつ、隣接するバンプと
の接触が防止され、かつ、ウェーハの超薄型化が図られ
た半導体デバイスチップを製造することができる。Further, according to the second embodiment, a semiconductor device in which contact with an adjacent bump is prevented while maintaining a predetermined size of a bump electrode, and an ultra-thin wafer is achieved. Chips can be manufactured.
【0104】従って、本実施形態によれば、小型化、軽
量化が実現された高性能、高信頼性の半導体デバイスチ
ップを得ることができる。Therefore, according to the present embodiment, it is possible to obtain a high-performance and highly-reliable semiconductor device chip that is reduced in size and weight.
【0105】また、本実施形態によれば、作製した接合
端子付き薄型半導体デバイスチップから、モールド樹脂
を使ったパッケージを組むことなく、ベアチップの状態
でプリント配線基板にフリップチップ実装することによ
り、半導体デバイスの超薄膜実装が可能となり、最終的
な電子機器の製品セットを一層小型軽薄化することが出
来る。Further, according to the present embodiment, the semiconductor device can be flip-chip mounted on the printed wiring board in a bare chip state without assembling a package using a molding resin from the thin semiconductor device chip with the bonding terminals manufactured. The device can be mounted in an ultra-thin film, and the product set of the final electronic device can be further reduced in size and weight.
【0106】[0106]
【発明の効果】以上説明したように、本発明の前記第1
及び第2の発明によれば、電極パッド形成、アンダーバ
ンプメタル層のパターン形成後あるいは電極再配線パタ
ーン形成後の段階では、該ウェーハ表面には大きな突起
物がなく、比較的平坦に保たれており、表面保護テープ
をウェーハ面と良好に密着させることができる。As described above, the first aspect of the present invention is described above.
According to the second aspect, at the stage after the formation of the electrode pad, the pattern of the under-bump metal layer, or the formation of the electrode rewiring pattern, the wafer surface has no large protrusions and is kept relatively flat. As a result, the surface protection tape can be brought into close contact with the wafer surface.
【0107】従って、研削処理や研磨処理などによって
ウェーハ裏面を薄型化加工する際に、表面保護テープが
剥がれたり、表面保護テープとウェーハとの隙間等から
水や研磨溶剤が浸入して、ウェーハ表面のデバイスにダ
メージを与えることがない。Therefore, when the back surface of the wafer is thinned by a grinding process or a polishing process, the surface protection tape is peeled off, or water or a polishing solvent intrudes from a gap between the surface protection tape and the wafer, and the wafer surface is removed. No damage to any device.
【0108】また、接合端子の下地となるアンダーバン
プメタル層を形成した場合、又は電極パッドの再配線パ
ターンを形成した場合には、これらの層の最表面は、通
常、腐食に強く化学的に安定なAu等の耐腐食性金属で
構成されているために、半導体ウェーハ裏面の薄型化加
工を行う際のデバイス表面へのダメージを大幅に低減す
ることができる。When an under-bump metal layer serving as a base of a bonding terminal is formed or a rewiring pattern of an electrode pad is formed, the outermost surfaces of these layers are usually resistant to corrosion and chemically. Since it is made of a stable corrosion-resistant metal such as Au, it is possible to greatly reduce damage to the device surface when thinning the back surface of the semiconductor wafer.
【0109】さらに、前記第2の発明によれば、所定の
大きさの接合端子(バンプ電極)を保ちつつ、隣接する
接合端子(バンプ電極)との接触が防止され、かつ、ウ
ェーハの超薄型化が図られた半導体デバイスチップを製
造することができる。Further, according to the second aspect of the present invention, the contact with the adjacent bonding terminal (bump electrode) is prevented while maintaining the predetermined size of the bonding terminal (bump electrode), and the ultra-thin wafer is formed. It is possible to manufacture a semiconductor device chip in which a mold is achieved.
【0110】従って、前記第1及び第2の発明によれ
ば、電極パッド形成後、アンダーバンプメタル層のパタ
ーン形成後又は電極再配線後に、半導体ウェーハの裏面
に薄型化加工を施すことにより、小型化、軽量化が実現
された高性能、高信頼性の半導体デバイスチップを得る
ことができる。Therefore, according to the first and second aspects of the present invention, after the formation of the electrode pad, the formation of the pattern of the under bump metal layer, or the rewiring of the electrode, the back surface of the semiconductor wafer is subjected to a thinning process, thereby achieving a small size. Thus, a high-performance and highly-reliable semiconductor device chip with reduced size and weight can be obtained.
【0111】前記第3の及び第4の発明によれば、前記
第1又は第2の発明で作製したバンプ電極付き薄型半導
体デバイスウェーハから、ダイシングによって半導体デ
バイスチップとして切り出し、モールド樹脂を使ったパ
ッケージを組むことなく、ベアチップの状態で、該半導
体デバイスチップの接合端子と導体パターンを有する配
線基板の該導体パターンとを直接接合させることによっ
て半導体デバイスの超薄膜実装が可能となり、最終的な
電子機器の製品セットを一層小型軽薄化することが出来
るようになる。According to the third and fourth inventions, a semiconductor device chip is cut out from the thin semiconductor device wafer with bump electrodes manufactured in the first or second invention by dicing, and a package using a mold resin is prepared. By bonding the bonding terminals of the semiconductor device chip and the conductor pattern of the wiring board having the conductor pattern directly in a bare chip state without assembling the semiconductor device, it becomes possible to mount an ultra-thin film of the semiconductor device. Can be further reduced in size and weight.
【0112】従って本発明は、高性能、高信頼性、小
型、軽量が要求される今後の半導体デバイス装置の製造
に極めて有効である。Therefore, the present invention is extremely effective for the manufacture of future semiconductor device devices requiring high performance, high reliability, small size and light weight.
【図1】図1は、本発明の半導体デバイスの製造工程の
フローチャート図である。FIG. 1 is a flowchart of a manufacturing process of a semiconductor device of the present invention.
【図2】図2は、本発明の半導体デバイスチップ及び半
導体デバイスの製造方法により得られる半導体デバイス
チップ及び半導体デバイスの構造断面図である。FIG. 2 is a structural sectional view of a semiconductor device chip and a semiconductor device obtained by a method of manufacturing a semiconductor device chip and a semiconductor device according to the present invention.
【図3】図3は、本発明の半導体デバイスチップの製造
方法の主要工程断面図である。FIG. 3 is a sectional view of a main step of the method for manufacturing a semiconductor device chip of the present invention.
【図4】図4は、本発明の半導体デバイスチップの製造
方法のウェーハ裏面研削工程の工程断面図である。FIG. 4 is a process sectional view of a wafer back surface grinding process in the method of manufacturing a semiconductor device chip according to the present invention.
【図5】図5は、本発明の半導体デバイスチップの製造
方法のウェーハ裏面研削工程における、機械研削装置を
用いる機械研削研磨の概念図である。FIG. 5 is a conceptual diagram of mechanical grinding and polishing using a mechanical grinding device in a wafer back surface grinding step of the method for manufacturing a semiconductor device chip of the present invention.
【図6】図6は、本発明の半導体デバイスチップの製造
方法のウェーハ裏面研削工程における、化学的機械研磨
装置を用いるポリッシング研磨の概念図である。FIG. 6 is a conceptual diagram of polishing and polishing using a chemical mechanical polishing apparatus in a wafer back surface grinding step of the method for manufacturing a semiconductor device chip of the present invention.
【図7】図7は、本発明の半導体デバイスチップの製造
方法の主要工程断面図である。FIG. 7 is a sectional view showing main steps of a method for manufacturing a semiconductor device chip according to the present invention.
【図8】図8は、本発明の半導体デバイスの製造工程の
フローチャート図である。FIG. 8 is a flowchart of a manufacturing process of the semiconductor device of the present invention.
【図9】図9は、本発明の半導体デバイスチップの製造
方法の主要工程断面図である。FIG. 9 is a sectional view of a main step of the method for manufacturing a semiconductor device chip of the present invention.
【図10】図10は、本発明の半導体デバイスチップの
製造方法のウェーハ裏面研削工程における、スピンエッ
チング装置を用いるエッチングの概念図である。FIG. 10 is a conceptual diagram of etching using a spin etching apparatus in a wafer back surface grinding step of the method for manufacturing a semiconductor device chip of the present invention.
【図11】図11は、従来の半導体デバイスの製造工程
のフローチャート図である。FIG. 11 is a flowchart of a conventional semiconductor device manufacturing process.
【図12】図12は、従来の半導体デバイスチップの製
造方法の主要工程断面図である。FIG. 12 is a sectional view of a main step in a conventional method for manufacturing a semiconductor device chip.
【図13】図13は、従来の半導体デバイスチップの製
造方法の主要工程断面図である。FIG. 13 is a sectional view of a main step in a conventional method for manufacturing a semiconductor device chip.
【図14】図14は、従来の半導体デバイスチップの製
造方法のウェーハ裏面研削工程の工程断面図である。FIG. 14 is a process cross-sectional view of a wafer back surface grinding process in a conventional method for manufacturing a semiconductor device chip.
【図15】図15は、従来の半導体デバイスチップ及び
半導体デバイスの製造方法により得られる半導体デバイ
スチップ及び半導体デバイスの構造断面図である。FIG. 15 is a structural sectional view of a semiconductor device chip and a semiconductor device obtained by a conventional method of manufacturing a semiconductor device chip and a semiconductor device.
1…機械研削装置、2…化学的機械研磨(CMP)装
置、3…スピンエッチング装置、11…砥石、12…回
転台、21…ウェーハキャリア、22…研磨スラリー、
23…研磨クロス、24…定盤、31…チャンバー、3
2…ディスペンサー、33…排気管、101、201,
301…半導体ウェーハ、102,203,304…絶
縁膜、103,202,302…電極パッド、104,
303…アンダーバンプメタル層(BLM膜)、10
5、204,207,305…表面保護膜、106,2
08,306…接合端子(ハンダバンプ)、106’,
306’…ハンダ蒸着膜、108,308…配線基板の
導体パターン(Cuランド)、109,309…封止樹
脂、110,310…配線基板、111.115,20
5,305…レジスト膜、112,312…表面保護テ
ープ、113,313…粘着層、114,314…テー
プ基材、206…電極の最配線パターン(アンダーバン
プメタル)、A,C,D…開口部、B,E…ウェーハ裏
面のキズDESCRIPTION OF SYMBOLS 1 ... Mechanical grinding apparatus, 2 ... Chemical mechanical polishing (CMP) apparatus, 3 ... Spin etching apparatus, 11 ... Whetstone, 12 ... Rotating table, 21 ... Wafer carrier, 22 ... Polishing slurry,
23: polishing cloth, 24: platen, 31: chamber, 3
2 ... dispenser, 33 ... exhaust pipe, 101, 201,
Reference numeral 301: semiconductor wafer, 102, 203, 304 ... insulating film, 103, 202, 302 ... electrode pad, 104,
303: Under bump metal layer (BLM film), 10
5, 204, 207, 305: surface protective film, 106, 2
08, 306: joining terminal (solder bump), 106 ',
306 ': Solder deposited film, 108, 308: Conductor pattern (Cu land) of wiring board, 109, 309: Sealing resin, 110, 310 ... Wiring board, 111.115, 20
5,305 ... resist film, 112,312 ... surface protection tape, 113,313 ... adhesive layer, 114,314 ... tape base material, 206 ... most electrode wiring pattern (under bump metal), A, C, D ... opening Part, B, E: scratches on the back of the wafer
Claims (24)
部が形成されている面の反対側の面を、前記半導体ウェ
ーハが所定の厚みとなるように薄型化加工する工程と、 前記電極部の電極パッド上に、直接又はその他の導電層
を介して、接合端子を形成する工程を有する、 半導体デバイスチップの製造方法。A step of thinning a surface of a semiconductor wafer having an electrode portion opposite to a surface on which the electrode portion is formed so that the semiconductor wafer has a predetermined thickness; A method for manufacturing a semiconductor device chip, comprising a step of forming a bonding terminal directly on an electrode pad or through another conductive layer.
うに薄型化加工する工程は、前記半導体ウェーハを、5
0μm〜400μmの厚さとなるように薄型化加工する
工程を有する、 請求項1記載の半導体デバイスチップの製造方法。2. The step of thinning the semiconductor wafer so as to have a predetermined thickness comprises:
The method for manufacturing a semiconductor device chip according to claim 1, further comprising a step of performing a thinning process so as to have a thickness of 0 μm to 400 μm.
パッド上に、直接又はその他の導電層を介して、ハンダ
バンプを形成する工程を有する、 請求項1記載の半導体デバイスチップの製造方法。3. The method of manufacturing a semiconductor device chip according to claim 1, wherein the step of forming the bonding terminal includes a step of forming a solder bump on the electrode pad directly or via another conductive layer.
の前に、前記電極パッド上にアンダーバンプメタル層を
形成する工程をさらに有する、 請求項1記載の半導体デバイスチップの製造方法。4. The method for manufacturing a semiconductor device chip according to claim 1, further comprising a step of forming an under bump metal layer on said electrode pad before said step of thinning said semiconductor wafer.
の後、接合端子を形成する工程の前に、前記電極パッド
上にアンダーバンプメタル層を形成する工程をさらに有
する、 請求項1記載の半導体デバイスチップの製造方法。5. The semiconductor according to claim 1, further comprising a step of forming an under bump metal layer on the electrode pad after the step of thinning the semiconductor wafer and before the step of forming a bonding terminal. Device chip manufacturing method.
うに薄型化加工する工程は、前記半導体ウェーハの電極
部が形成されている面の反対側の面を、機械研削法、化
学的機械研磨法及びエッチング法から選ばれるいずれか
の方法により、前記半導体ウェーハを、所定の厚さとな
るように薄型化加工する工程を有する、 請求項1記載の半導体デバイスチップの製造方法。6. The step of thinning the semiconductor wafer so as to have a predetermined thickness includes the steps of: mechanical grinding, chemical mechanical polishing, a surface opposite to a surface on which the electrode portion of the semiconductor wafer is formed. 2. The method of manufacturing a semiconductor device chip according to claim 1, further comprising a step of thinning the semiconductor wafer to have a predetermined thickness by any one of a method selected from an etching method and an etching method. 3.
部の電極パッド上に、電極パッド再配置のための配線パ
ターンを形成する工程と、 前記配線パターン上に表面保護膜を形成する工程と、 前記表面保護膜中に、前記電極パッドに達する開口部を
形成する工程と、 前記半導体ウェーハの当該電極部が形成されている面の
反対側の面を、前記半導体ウェーハが所定の厚さとなる
ように薄型化加工する工程と、 前記配線パターン上に接合端子を形成する工程を有す
る、 半導体デバイスチップの製造方法。7. A step of forming a wiring pattern for electrode pad rearrangement on an electrode pad of the electrode section of a semiconductor wafer having an electrode section; and a step of forming a surface protection film on the wiring pattern. A step of forming an opening reaching the electrode pad in the surface protective film; and forming a semiconductor wafer having a predetermined thickness on a surface of the semiconductor wafer opposite to a surface on which the electrode portion is formed. A method of manufacturing a semiconductor device chip, comprising: a step of thinning; and a step of forming a bonding terminal on the wiring pattern.
うに薄型化加工する工程は、前記半導体ウェーハを、5
0μm〜400μmの厚さとなるように薄型化加工する
工程を有する、 請求項7記載の半導体デバイスチップの製造方法。8. The step of thinning the semiconductor wafer so as to have a predetermined thickness comprises:
The method of manufacturing a semiconductor device chip according to claim 7, further comprising a step of performing a thinning process so as to have a thickness of 0 μm to 400 μm.
パッド上に、直接又はその他の導電層を介して、ハンダ
バンプを形成する工程を有する、 請求項7記載の半導体デバイスチップの製造方法。9. The method of manufacturing a semiconductor device chip according to claim 7, wherein the step of forming the bonding terminal includes a step of forming a solder bump on the electrode pad directly or via another conductive layer.
導体ウェーハを薄型化加工する工程の前に、前記電極パ
ッド上にアンダーバンプメタル層を形成する工程をさら
に有する、 請求項7記載の半導体デバイスチップの製造方法。10. The method according to claim 7, further comprising a step of forming an under bump metal layer on the electrode pad after the step of forming the opening and before the step of thinning the semiconductor wafer. A method for manufacturing a semiconductor device chip.
程の後、接合端子を形成する工程の前に、前記電極パッ
ド上にアンダーバンプメタル層を形成する工程をさらに
有する、 請求項7記載の半導体デバイスチップの製造方法。11. The semiconductor according to claim 7, further comprising a step of forming an under bump metal layer on the electrode pad after the step of thinning the semiconductor wafer and before the step of forming a bonding terminal. Device chip manufacturing method.
ように薄型化加工する工程は、前記半導体ウェーハの電
極部が形成されている面の反対側の面を、機械研削法、
化学的機械研磨法及びエッチング法から選ばれるいずれ
かの方法により、前記半導体ウェーハを、所定の厚さと
なるように薄型化加工する工程を有する、 請求項7記載の半導体デバイスチップの製造方法。12. The step of thinning the semiconductor wafer so as to have a predetermined thickness, the surface of the semiconductor wafer opposite to the surface on which the electrode portion is formed is subjected to a mechanical grinding method.
The method for manufacturing a semiconductor device chip according to claim 7, further comprising a step of thinning the semiconductor wafer to a predetermined thickness by any one of a chemical mechanical polishing method and an etching method.
極部が形成されている面の反対側の面を、前記半導体ウ
ェーハが所定の厚さとなるように薄型化加工する工程
と、 前記電極部の電極パッド上に、直接又はその他の導電層
を介して、接合端子を形成することにより半導体デバイ
スチップを得る工程と、 得られた半導体デバイスチップの前記接合端子と、導体
パターンを有する配線基板の当該導体パターンとを接続
する工程を有する、 半導体デバイスの製造方法。13. A step of thinning a surface of a semiconductor wafer having an electrode portion opposite to a surface on which the electrode portion is formed so that the semiconductor wafer has a predetermined thickness; A step of obtaining a semiconductor device chip by forming a bonding terminal directly or via another conductive layer on the electrode pad; and a step of forming the bonding terminal of the obtained semiconductor device chip and a wiring board having a conductive pattern. A method for manufacturing a semiconductor device, comprising a step of connecting to a conductor pattern.
ように薄型化加工する工程は、前記半導体ウェーハを、
50μm〜400μmの厚さとなるように薄型化加工す
る工程を有する、 請求項13記載の半導体デバイスの製造方法。14. The step of thinning the semiconductor wafer so as to have a predetermined thickness,
The method for manufacturing a semiconductor device according to claim 13, further comprising a step of performing a thinning process so as to have a thickness of 50 μm to 400 μm.
極パッド上に、直接又はその他の導電層を介して、ハン
ダバンプを形成する工程を有する、 請求項13記載の半導体デバイスの製造方法。15. The method of manufacturing a semiconductor device according to claim 13, wherein the step of forming the bonding terminal includes a step of forming a solder bump on the electrode pad directly or via another conductive layer.
程の前に、前記電極パッド上にアンダーバンプメタル層
を形成する工程をさらに有する、 請求項13記載の半導体デバイスの製造方法。16. The method for manufacturing a semiconductor device according to claim 13, further comprising a step of forming an under-bump metal layer on said electrode pad before said step of thinning said semiconductor wafer.
程の後、接合端子を形成する工程の前に、前記電極パッ
ド上にアンダーバンプメタル層を形成する工程をさらに
有する、 請求項13記載の半導体デバイスの製造方法。17. The semiconductor according to claim 13, further comprising a step of forming an under bump metal layer on the electrode pad after the step of thinning the semiconductor wafer and before the step of forming a joint terminal. Device manufacturing method.
ように薄型化加工する工程は、前記半導体ウェーハの電
極パッドが形成されている面の反対側の面を、機械研削
法、化学的機械研磨法及びエッチング法から選ばれるい
ずれかの方法により、前記半導体ウェーハを、所定の厚
さとなるように薄型化加工する工程を有する、 請求項13記載の半導体デバイスの製造方法。18. The step of thinning the semiconductor wafer to have a predetermined thickness includes the steps of: mechanical grinding, chemical mechanical polishing, a surface opposite to a surface of the semiconductor wafer on which electrode pads are formed. The method of manufacturing a semiconductor device according to claim 13, further comprising a step of thinning the semiconductor wafer to a predetermined thickness by any one of a method selected from an etching method and an etching method.
極部の電極パッド上に、電極パッド再配置のための配線
パターンを形成する工程と、 前記配線パターン上に表面保護膜を形成する工程と、 前記表面保護膜中に、前記電極パッドに達する開口部を
形成する工程と、 前記半導体ウェーハの当該電極部が形成されている面の
反対側の面を、前記半導体ウェーハが所定の厚さとなる
ように薄型化加工する工程と、 前記電極パッド上に、直接又はその他の導電層を介し
て、接合端子を形成することにより半導体デバイスチッ
プを得る工程と、 得られた半導体デバイスチップの前記接合端子と、導体
パターンを有する配線基板の当該導体パターンとを接続
する工程を有する、 半導体デバイスの製造方法。19. A step of forming a wiring pattern for electrode pad rearrangement on an electrode pad of the electrode section of a semiconductor wafer having an electrode section, and a step of forming a surface protection film on the wiring pattern. A step of forming an opening reaching the electrode pad in the surface protective film; and forming a semiconductor wafer having a predetermined thickness on a surface of the semiconductor wafer opposite to a surface on which the electrode portion is formed. A step of forming a bonding terminal directly or via another conductive layer on the electrode pad to obtain a semiconductor device chip; and a step of forming a bonding terminal on the obtained semiconductor device chip. A method of manufacturing a semiconductor device, comprising: connecting a wiring board having a conductor pattern to the conductor pattern.
ように薄型化加工する工程は、前記半導体ウェーハを、
50μm〜400μmの厚さとなるように薄型化加工す
る工程を有する、 請求項19記載の半導体デバイスの製造方法。20. The step of thinning the semiconductor wafer so as to have a predetermined thickness,
20. The method of manufacturing a semiconductor device according to claim 19, further comprising a step of performing a thinning process so as to have a thickness of 50 μm to 400 μm.
線パターン上にハンダバンプを形成する工程を有する、 請求項19記載の半導体デバイスの製造方法。21. The method of manufacturing a semiconductor device according to claim 19, wherein the step of forming the bonding terminal includes the step of forming a solder bump on the wiring pattern.
導体ウェーハを薄型化加工する工程の前に、前記配線パ
ターン上にアンダーバンプメタル層を形成する工程をさ
らに有する、 請求項19記載の半導体デバイスの製造方法。22. The method according to claim 19, further comprising a step of forming an under bump metal layer on the wiring pattern after the step of forming the opening and before the step of thinning the semiconductor wafer. A method for manufacturing a semiconductor device.
程の後、接合端子を形成する工程の前に、前記電極パッ
ド上にアンダーバンプメタル層を形成する工程をさらに
有する、 請求項19記載の半導体デバイスの製造方法。23. The semiconductor according to claim 19, further comprising a step of forming an under bump metal layer on the electrode pad after the step of thinning the semiconductor wafer and before the step of forming a bonding terminal. Device manufacturing method.
ように薄型化加工する工程は、前記半導体ウェーハの電
極部が形成されている面の反対側の面を、機械研削法、
化学的機械研磨法及びエッチング法から選ばれるいずれ
かの方法により、前記半導体ウェーハを、所定の厚さと
なるように薄型化加工する工程を有する、 請求項19記載の半導体デバイスの製造方法。24. The step of thinning the semiconductor wafer so as to have a predetermined thickness, the surface of the semiconductor wafer opposite to the surface on which the electrode portion is formed is formed by a mechanical grinding method.
20. The method of manufacturing a semiconductor device according to claim 19, further comprising a step of reducing the thickness of the semiconductor wafer to a predetermined thickness by any one of a chemical mechanical polishing method and an etching method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18881999A JP4103255B2 (en) | 1999-07-02 | 1999-07-02 | Semiconductor device chip and semiconductor device manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18881999A JP4103255B2 (en) | 1999-07-02 | 1999-07-02 | Semiconductor device chip and semiconductor device manufacturing method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001015621A true JP2001015621A (en) | 2001-01-19 |
JP4103255B2 JP4103255B2 (en) | 2008-06-18 |
Family
ID=16230381
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18881999A Expired - Fee Related JP4103255B2 (en) | 1999-07-02 | 1999-07-02 | Semiconductor device chip and semiconductor device manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4103255B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004282035A (en) * | 2003-02-25 | 2004-10-07 | Sanyo Electric Co Ltd | Method of manufacturing semiconductor device |
WO2010064382A1 (en) | 2008-12-02 | 2010-06-10 | 昭和電工株式会社 | Semiconductor device and semiconductor device manufacturing method |
-
1999
- 1999-07-02 JP JP18881999A patent/JP4103255B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004282035A (en) * | 2003-02-25 | 2004-10-07 | Sanyo Electric Co Ltd | Method of manufacturing semiconductor device |
JP4544876B2 (en) * | 2003-02-25 | 2010-09-15 | 三洋電機株式会社 | Manufacturing method of semiconductor device |
US7981807B2 (en) | 2003-02-25 | 2011-07-19 | Sanyo Electric Co., Ltd. | Manufacturing method of semiconductor device with smoothing |
WO2010064382A1 (en) | 2008-12-02 | 2010-06-10 | 昭和電工株式会社 | Semiconductor device and semiconductor device manufacturing method |
US8513674B2 (en) | 2008-12-02 | 2013-08-20 | Showa Denko K.K. | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
JP4103255B2 (en) | 2008-06-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4547728B2 (en) | Semiconductor device and manufacturing method thereof | |
US7727875B2 (en) | Grooving bumped wafer pre-underfill system | |
US7074703B2 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
CN101740415B (en) | Integrated circuit structure and method of forming same | |
US7642629B2 (en) | Methods and apparatus for packaging integrated circuit devices | |
US7838391B2 (en) | Ultra thin bumped wafer with under-film | |
US8785317B2 (en) | Wafer level packaging of semiconductor chips | |
US20080153286A1 (en) | Semiconductor chip and method of manufacturing semiconductor chip | |
JP2019535135A (en) | Wafer level package and method | |
TW201639112A (en) | Semiconductor device and method of manufactures | |
JP2001176899A (en) | Manufacturing method for semiconductor device | |
JP3459234B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2011129767A (en) | Manufacturing method for semiconductor device | |
US6426283B1 (en) | Method for bumping and backlapping a semiconductor wafer | |
JP2000340736A (en) | Semiconductor device, packaging structure thereof and manufacturing method of them | |
JP4103255B2 (en) | Semiconductor device chip and semiconductor device manufacturing method | |
US8148254B2 (en) | Method of manufacturing semiconductor device | |
JP2000124177A (en) | Manufacture of semiconductor device | |
JP4211149B2 (en) | Manufacturing method of semiconductor device | |
JP2001168268A (en) | Semiconductor module and electronic circuit device | |
JP2000228412A (en) | Manufacture of semiconductor device | |
JP3975592B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3362574B2 (en) | Method of forming barrier metal | |
JP2000183095A (en) | Manufacture of chip-size package | |
JP2007134635A (en) | Semiconductor device, and method of manufacturing same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |