JP2001014874A - Non-volatile semiconductor memory - Google Patents
Non-volatile semiconductor memoryInfo
- Publication number
- JP2001014874A JP2001014874A JP18696399A JP18696399A JP2001014874A JP 2001014874 A JP2001014874 A JP 2001014874A JP 18696399 A JP18696399 A JP 18696399A JP 18696399 A JP18696399 A JP 18696399A JP 2001014874 A JP2001014874 A JP 2001014874A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor memory
- nonvolatile
- limit value
- nonvolatile semiconductor
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電気的に消去およ
び書き込みが可能な不揮発性半導体メモリ装置に関し、
特に、消去および書き込み回数の保証回数の限界値が記
録された不揮発性半導体メモリ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an electrically erasable and writable nonvolatile semiconductor memory device.
In particular, the present invention relates to a nonvolatile semiconductor memory device in which a guaranteed value of the number of times of erasing and writing is recorded.
【0002】[0002]
【従来の技術】電気的に消去および書き込みが可能な不
揮発性半導体メモリ装置は、高電圧を印加して、データ
の消去および書き込みを行なうので、高電圧によるスト
レスが不揮発性半導体メモリに累積し、このストレスが
一定値を超えると、データの消去および書き込みを行な
うことができなくなる。ここで、このストレスは高電圧
を印加した時間の総和に比例し、この高電圧を印加した
時間の総和は、一回当たりのデータ消去時間と消去処理
回数との積と、一回当たりのデータ書き込み時間と書き
込み処理回数との積との和に等しい。2. Description of the Related Art An electrically erasable and writable nonvolatile semiconductor memory device performs erasing and writing of data by applying a high voltage. Therefore, stress due to the high voltage is accumulated in the nonvolatile semiconductor memory. If this stress exceeds a certain value, data cannot be erased or written. Here, this stress is proportional to the total time during which a high voltage is applied, and the total time during which the high voltage is applied is the product of the data erasing time and the number of times of erasing, and the data per time. It is equal to the sum of the product of the write time and the number of write operations.
【0003】従来、このような特性を有する不揮発性半
導体メモリ装置に対して、特開平1−220300号に
て開示された技術として、不揮発性半導体メモリに累積
されるストレスが一定値(以下、適宜、ストレス値と略
称する。)を超えないように、外部から消去および書き
込みの処理回数をモニタする技術が開発されている。Conventionally, for a nonvolatile semiconductor memory device having such characteristics, a technique disclosed in Japanese Patent Application Laid-Open No. 1-220300 discloses a technique in which the stress accumulated in a nonvolatile semiconductor memory is a constant value (hereinafter, referred to as appropriate). , A stress value has been abbreviated as a stress value.
【0004】この従来例における不揮発性半導体メモリ
装置について、図面を参照して説明する。図5は、従来
例における不揮発性半導体メモリ装置の概略ブロック図
を示している。同図において、10cは不揮発性半導体
メモリ装置であり、不揮発性半導体メモリ1,カウンタ
2,不揮発性記憶部3,消去回路4a,限界値保持不揮
発性メモリ6及びコンパレータ5を有する構成としてあ
る。A conventional nonvolatile semiconductor memory device will be described with reference to the drawings. FIG. 5 is a schematic block diagram of a conventional nonvolatile semiconductor memory device. In the figure, reference numeral 10c denotes a nonvolatile semiconductor memory device having a configuration including a nonvolatile semiconductor memory 1, a counter 2, a nonvolatile storage unit 3, an erasing circuit 4a, a limit value retaining nonvolatile memory 6, and a comparator 5.
【0005】不揮発性半導体メモリ1は、電気的に消去
可能な不揮発性半導体メモリであり、データの書き込み
および消去を行なうことができるが、上述したように、
無制限に書き込みおよび消去を行なうことができない。
つまり、データの書き込みおよび消去の処理回数は有限
である。[0005] The nonvolatile semiconductor memory 1 is an electrically erasable nonvolatile semiconductor memory and can perform data writing and erasing.
Unlimited writing and erasing cannot be performed.
That is, the number of times of data writing and erasing is finite.
【0006】このため、不揮発性半導体メモリ装置10
cは、製品仕様に基づいて設定されたデータの書き込み
および消去の処理回数に対する保証回数を限界値とし
て、予め、この限界値が限界値保持不揮発性メモリ6に
記憶してある。具体的には、不揮発性半導体メモリ装置
10cにおける限界値として、例えば、製品仕様の保証
回数が10万回であれば、10万回が記憶してある。な
お、限界値保持不揮発性メモリ6は、不揮発性半導体メ
モリ1と同じ種類の不揮発性半導体メモリとしてある。Therefore, the nonvolatile semiconductor memory device 10
As for c, the number of guarantees for the number of times of data writing and erasing set based on the product specification is set as a limit value, and this limit value is stored in the limit value holding nonvolatile memory 6 in advance. Specifically, for example, if the guaranteed number of product specifications is 100,000, 100,000 is stored as the limit value in the nonvolatile semiconductor memory device 10c. The limit value holding nonvolatile memory 6 is the same type of nonvolatile semiconductor memory as the nonvolatile semiconductor memory 1.
【0007】内部端子41は消去回路4aと接続してあ
り、消去回路4aは、内部端子41から信号を入力し
て、初期化信号42を不揮発性記憶部3のEr(消去)
端子に出力して不揮発性記憶部3を初期化する。この初
期化は、不揮発性半導体メモリ1の書き込みおよび消去
回数を記憶する不揮発性記憶部3に対して、不揮発性半
導体メモリ1を駆動する前に一回のみ行なわれる。一般
的には、この初期化により、不揮発性記憶部3に、0
(ゼロ)値が記憶される。なお、不揮発性記憶部3は、
不揮発性半導体メモリ1と同じ種類の不揮発性半導体メ
モリとしてある。The internal terminal 41 is connected to the erasing circuit 4a. The erasing circuit 4a receives a signal from the internal terminal 41 and outputs an initialization signal 42 to the nonvolatile storage unit 3 by Er (erase).
Output to the terminal to initialize the nonvolatile storage unit 3. This initialization is performed only once before the nonvolatile semiconductor memory 1 is driven with respect to the nonvolatile storage unit 3 that stores the number of times of writing and erasing of the nonvolatile semiconductor memory 1. Generally, by this initialization, 0 is stored in the nonvolatile storage unit 3.
The (zero) value is stored. Note that the non-volatile storage unit 3
This is a nonvolatile semiconductor memory of the same type as the nonvolatile semiconductor memory 1.
【0008】不揮発性記憶部3は、Dout端子がカウ
ンタ2のIn端子と接続してあり、初期化されたゼロ値
を、不揮発性記憶部3のDout端子からカウンタ2の
In端子にnビット信号(nは自然数とする。)として
出力する。カウンタ2は、このゼロ値に対して不揮発性
半導体メモリ1が書き込みおよび消去されるたびにカウ
ントアップし、このカウントアップされた数値(適宜、
カウント値と略称する。)は、Out端子からコンパレ
ータ5にnビットのカウントアップ信号52として出力
される。ここで、不揮発性半導体メモリ1が消去されて
も、不揮発性記憶部3が消去されないことは勿論であ
る。The nonvolatile storage unit 3 has a Dout terminal connected to the In terminal of the counter 2, and transfers an initialized zero value from the Dout terminal of the nonvolatile storage unit 3 to the In terminal of the counter 2 using an n-bit signal. (N is a natural number). The counter 2 counts up each time the nonvolatile semiconductor memory 1 is written and erased with respect to the zero value.
Abbreviated as count value. ) Is output from the Out terminal to the comparator 5 as an n-bit count-up signal 52. Here, it goes without saying that even if the nonvolatile semiconductor memory 1 is erased, the nonvolatile storage unit 3 is not erased.
【0009】カウンタ2は、電源がオフになったことを
検出して、カウンタ2のカウント値をOut端子から不
揮発性記憶部3のDin端子に出力し、不揮発性記憶部
3はカウント値を記憶する。また、不揮発性記憶部3
は、電源がオンになったことを検出した場合は、記憶し
ている数値を同様にカウンタ2に出力する。そして、カ
ウンタ2は、不揮発性記憶部3から入力した数値に対し
て同様にカウントアップし、このカウント値を、同様に
コンパレータ5にカウントアップ信号52として出力す
る。The counter 2 detects that the power has been turned off, and outputs the count value of the counter 2 from the Out terminal to the Din terminal of the nonvolatile storage unit 3, and the nonvolatile storage unit 3 stores the count value. I do. In addition, the nonvolatile storage unit 3
Detects that the power has been turned on, outputs the stored numerical value to the counter 2 in the same manner. Then, the counter 2 similarly counts up the numerical value input from the nonvolatile storage unit 3 and outputs the count value to the comparator 5 as a count-up signal 52 in the same manner.
【0010】このようにして、不揮発性半導体メモリ1
に対する総書き込み回数と総消去回数の和である書き込
みおよび消去の処理回数が不揮発性メモリ3に記憶され
るとともに、この書き込みおよび消去の処理回数はカウ
ントアップ信号52として、コンパレータ5に出力され
る。ここで、消去回数を書き込み回数としてカウントア
ップすることもでき、このようにすると、書き込み回数
だけをカウントアップすれば良いので、回路構成を単純
化することができる。In this manner, the nonvolatile semiconductor memory 1
The number of times of writing and erasing, which is the sum of the total number of times of writing and erasing, is stored in the nonvolatile memory 3, and the number of times of writing and erasing is output to the comparator 5 as a count-up signal 52. Here, the number of times of erasing can be counted up as the number of times of writing. In this case, only the number of times of writing needs to be counted up, so that the circuit configuration can be simplified.
【0011】コンパレータ5は、限界値保持不揮発性メ
モリ6からnビットの限界値信号51として入力した限
界値と、カウントアップ信号52として入力した累積書
き込みおよび消去回数とを比較して、累積書き込みおよ
び消去回数が限界値と等しくなったときに、外部出力信
号53をモニタ用の出力端子26に出力する。このよう
に、従来例における不揮発性半導体メモリ装置10cに
おいては、累積書き込みおよび消去回数が限界値を超え
たことをモニタすることができるので、不揮発性半導体
メモリ1の書き込みおよび消去が電気的に有効であるこ
とを保証することができる。The comparator 5 compares the limit value input as the n-bit limit value signal 51 from the limit value holding nonvolatile memory 6 with the cumulative writing and erasing times input as the count-up signal 52 to determine the cumulative writing and erasing times. When the number of times of erasure becomes equal to the limit value, the external output signal 53 is output to the output terminal 26 for monitoring. As described above, in the conventional nonvolatile semiconductor memory device 10c, it is possible to monitor that the cumulative number of times of writing and erasing has exceeded the limit value, so that writing and erasing of the nonvolatile semiconductor memory 1 are electrically effective. Can be guaranteed.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、近年の
不揮発性半導体メモリ装置の高性能化にともない、製造
工程においては、微妙な製造条件のばらつきにより、不
揮発性半導体メモリ装置の書き込み・消去特性が変化
し、書き込みおよび消去に要する時間が長くなることが
ある。このように、不揮発性半導体メモリ装置は、一回
の書き込みおよび消去に要する時間が長くなると、不揮
発性半導体メモリに高電圧が長時間印加され、一回当た
り多くのストレスが蓄積されるので、製品仕様の保証回
数を満足することができなくなり、検査不合格品とな
る。However, with the recent increase in the performance of the nonvolatile semiconductor memory device, the write / erase characteristics of the nonvolatile semiconductor memory device change due to slight variations in the manufacturing conditions in the manufacturing process. However, the time required for writing and erasing may be long. As described above, in the nonvolatile semiconductor memory device, when the time required for one writing and erasing is long, a high voltage is applied to the nonvolatile semiconductor memory for a long time, and a large amount of stress is accumulated at one time. The guaranteed number of times of the specification cannot be satisfied, and the product fails the inspection.
【0013】ここで、例えば、顧客が、保証回数が8万
回の不揮発性半導体メモリ装置を必要とする場合には、
本来の製品仕様の保証回数が10万回の不揮発性半導体
メモリ装置に対して、試験結果が9万回の保証回数しか
ない不揮発性半導体メモリ装置であっても、限界値を8
万回とすれば十分使用することができる。Here, for example, if a customer needs a nonvolatile semiconductor memory device whose number of guarantees is 80,000,
For a non-volatile semiconductor memory device whose original product specifications are guaranteed 100,000 times, the limit value is 8 even for a non-volatile semiconductor memory device whose test result is only guaranteed 90,000 times.
If it is 10,000 times, it can be used enough.
【0014】ところが、従来例における不揮発性半導体
メモリ装置10cにおいては、限界値保持不揮発性メモ
リに限界値として10万回が記憶されており、この限界
値を変更することができない。このため、書き込みおよ
び消去の処理回数が9万回から10万回までの書き込み
および消去に対して、電気的に有効な書き込みおよび消
去であることを保証することができないこととなり、こ
れらの不揮発性半導体メモリ装置は検査不合格品となっ
て利用できずに廃棄処分されるといった問題があった。However, in the conventional nonvolatile semiconductor memory device 10c, the limit value holding nonvolatile memory stores 100,000 times as the limit value, and this limit value cannot be changed. For this reason, it is not possible to guarantee that the writing and erasing are performed electrically for 90,000 to 100,000 times. There is a problem that the semiconductor memory device is discarded because it cannot be used because it has failed the inspection.
【0015】本発明は、上記の問題を解決すべくなされ
たものであり、限界値保持不揮発性メモリに、試験結果
に基づいて設定される保証回数を限界値として入力する
ことによって、当初の製品仕様の保証回数を満足しなく
とも、保証回数が低い不揮発性半導体メモリ装置として
利用することができる不揮発性半導体メモリ装置の提供
を目的とする。The present invention has been made in order to solve the above-mentioned problem. By inputting a guaranteed number of times set based on a test result as a limit value to a limit value holding nonvolatile memory, the original product is provided. It is an object of the present invention to provide a nonvolatile semiconductor memory device that can be used as a nonvolatile semiconductor memory device having a low guaranteed number of times even if the guaranteed number of times of the specifications is not satisfied.
【0016】なお、本発明に関連する技術として、特開
平10−64290号公報において開示されているEE
PROMの書き込み保証方法及びマイコンシステムの技
術がある。しかし、この技術は、書き込み回数が書き込
み保証回数を超えたとき、警告を発し、新たな書き込み
を禁止する技術であり、本発明の課題を解決することは
できない。As a technique related to the present invention, EE disclosed in Japanese Patent Application Laid-Open No. H10-64290 is disclosed.
There are PROM write guarantee methods and microcomputer system technologies. However, this technique issues a warning when the number of times of writing exceeds the guaranteed number of times of writing, and prohibits new writing, and cannot solve the problem of the present invention.
【0017】また、本発明に関連する技術として、特開
平6−236695号公報において開示されている交換
表示機能付不揮発性半導体メモリ装置の技術がある。し
かし、この技術は、書き込み回数が書き込み保証回数と
なったとき、交換時期表示が行われる技術であり、本発
明の課題を解決することはできない。Further, as a technique related to the present invention, there is a technique of a nonvolatile semiconductor memory device with an exchange display function disclosed in Japanese Patent Application Laid-Open No. 6-236695. However, this technique is a technique for displaying a replacement time when the number of times of writing reaches the guaranteed number of times of writing, and cannot solve the problem of the present invention.
【0018】また、本発明に関連する技術として、特開
平10−207784号公報において開示されているフ
ラッシュメモリを使用した記憶システムの技術がある。
しかし、この技術は、データの過消去などに対する技術
であり、本発明の課題を解決することはできない。Further, as a technique related to the present invention, there is a technique of a storage system using a flash memory disclosed in Japanese Patent Application Laid-Open No. 10-207784.
However, this technique is a technique for over-erasing data, and cannot solve the problem of the present invention.
【0019】[0019]
【課題を解決するための手段】上記目的を達成するため
に、本発明における請求項1記載の不揮発性半導体メモ
リ装置は、データの書き込みおよび消去の処理回数が有
限な不揮発性半導体メモリと、この処理回数をカウント
アップするカウンタと、このカウントアップされた前記
処理回数を記憶する不揮発性記憶部と、有限な前記処理
回数に対する保証回数を限界値として記憶する限界値保
持不揮発性メモリと、カウントアップされた前記処理回
数がこの記憶された限界値と等しくなると外部出力信号
を出力するコンパレータとを少なくとも有する不揮発性
半導体メモリ装置において、前記不揮発性記憶部および
前記限界値保持不揮発性メモリを初期化し、かつ、前記
限界値保持不揮発性メモリに前記限界値を書き込む消去
・書き込み回路を備え、前記限界値を、前記不揮発性半
導体メモリの試験結果に基づいて設定する構成としてあ
る。In order to achieve the above object, a nonvolatile semiconductor memory device according to claim 1 of the present invention comprises a nonvolatile semiconductor memory having a finite number of times of data writing and erasing, and A counter that counts up the number of times of processing, a nonvolatile storage unit that stores the counted number of times of processing, a limit value holding nonvolatile memory that stores a guaranteed number of times for the finite number of times of processing as a limit value, A nonvolatile semiconductor memory device having at least a comparator that outputs an external output signal when the number of times of processing performed becomes equal to the stored limit value, wherein the nonvolatile storage unit and the limit value holding nonvolatile memory are initialized. And an erasing / writing circuit for writing the limit value in the limit value holding nonvolatile memory. For example, there the limit value, as a set based on the test results of the non-volatile semiconductor memory.
【0020】このように、限界値保持不揮発性メモリ
に、試験結果に基づいて設定される保証回数を限界値と
して入力することによって、当初の製品仕様の保証回数
を満足しない不揮発性半導体メモリ装置であっても、保
証回数が低い不揮発性半導体メモリ装置として利用する
ことができるので、不揮発性半導体メモリ装置の歩留ま
りを向上させることができる。As described above, by inputting the guaranteed number of times set based on the test result as the limit value into the limit value holding nonvolatile memory, the nonvolatile semiconductor memory device which does not satisfy the guaranteed number of times in the original product specification can be used. Even if the number of guarantees is low, the yield of the nonvolatile semiconductor memory device can be improved because it can be used as a nonvolatile semiconductor memory device having a low guaranteed number of times.
【0021】本発明における請求項2記載の発明は、デ
ータの書き込みおよび消去の処理回数が有限な不揮発性
半導体メモリと、この処理回数をカウントアップするカ
ウンタと、有限な前記処理回数に対する保証回数を限界
値として記憶する限界値保持不揮発性メモリと、カウン
トアップされた前記処理回数がこの記憶された限界値と
等しくなると外部出力信号を出力するコンパレータとを
少なくとも有する不揮発性半導体メモリ装置において、
前記不揮発性記憶部および前記限界値保持不揮発性メモ
リを初期化し、かつ、前記限界値保持不揮発性メモリに
前記限界値を書き込むとともに、分割信号を出力する消
去・書き込み回路と、前記消去・書き込み回路から分割
信号を入力すると、前記不揮発性半導体メモリを複数の
ブロックに分割して、このブロックごとに前記データの
書き込みおよび消去を行なう書き込み回路と、カウント
アップされた前記処理回数を記憶する、前記複数のブロ
ックと同数の不揮発性記憶部とを備え、前記消去・書き
込み回路が前記分割信号を出力すると、全ての前記不揮
発性記憶部がカウントアップされた前記処理回数を記憶
し、前記限界値保持不揮発性メモリに書き込まれる前記
限界値を、前記不揮発性半導体メモリの試験結果に基づ
いて設定する構成としてある。According to a second aspect of the present invention, there is provided a nonvolatile semiconductor memory in which the number of times of data writing and erasing is finite, a counter for counting up the number of times of processing, and a guaranteed number of times for the finite number of times of processing. In a nonvolatile semiconductor memory device having at least a limit value holding nonvolatile memory to store as a limit value and a comparator that outputs an external output signal when the counted number of processes is equal to the stored limit value,
An erase / write circuit that initializes the nonvolatile storage unit and the limit value holding nonvolatile memory, and writes the limit value to the limit value holding nonvolatile memory and outputs a divided signal; and the erase / write circuit. When the division signal is input from the above, the nonvolatile semiconductor memory is divided into a plurality of blocks, and a write circuit for writing and erasing the data for each block, and storing the counted number of processes, When the erase / write circuit outputs the divided signal, all of the nonvolatile storage units store the counted number of times of processing and store the limit value holding nonvolatile memory. Setting the limit value written to the nonvolatile memory based on a test result of the nonvolatile semiconductor memory Are you.
【0022】このようにすることにより、例えば、不揮
発性半導体メモリが10kバイトのメモリ容量であっ
て、かつ、試験結果が合格値である10万回の保証回数
より少なく9万回の保証回数しかない不揮発性半導体メ
モリ装置であっても、限界値を9万回とすることによ
り、あるいは、メモリ容量が5kバイトであって、か
つ、保証回数が18万回の不揮発性半導体メモリ装置と
して利用することができ、不揮発性半導体メモリ装置の
歩留まりをより向上させることができる。By doing so, for example, the nonvolatile semiconductor memory has a memory capacity of 10 kbytes and the test result is less than the guaranteed value of 100,000 times, which is a passing value, and is only 90,000 times. Even a non-volatile semiconductor memory device having no memory is used as a non-volatile semiconductor memory device having a limit value of 90,000 times or a memory capacity of 5 Kbytes and a guaranteed number of times of 180,000 times. Therefore, the yield of the nonvolatile semiconductor memory device can be further improved.
【0023】請求項3記載の発明は、請求項1に記載の
不揮発性半導体メモリ装置において、前記不揮発性記憶
部を、二つの不揮発性記憶部で形成し、カウントアップ
された前記処理回数を交互に書き換えて記憶する構成と
してある。According to a third aspect of the present invention, in the nonvolatile semiconductor memory device according to the first aspect, the nonvolatile storage unit is formed of two nonvolatile storage units, and the number of times of processing counted up is alternated. Is stored.
【0024】これにより、通常、不揮発性記憶部は、不
揮発性半導体メモリと同じ種類の不揮発性半導体メモリ
としてあるので、例えば、不揮発性半導体メモリの試験
結果が合格値の10万回の保証回数より少なく9万回の
保証回数であった場合であっても、不揮発性記憶部を二
つ有することにより、カウントアップを18万回まで確
実に行うことができるので、カウントアップの信頼性を
向上することができる。Thus, the non-volatile memory section is usually a non-volatile semiconductor memory of the same type as the non-volatile semiconductor memory. For example, the test result of the non-volatile semiconductor memory is less than the pass value of 100,000 guarantees. Even if the number of guarantees is at least 90,000, the count-up can be reliably performed up to 180,000 by providing two non-volatile storage units, thereby improving the reliability of the count-up. be able to.
【0025】請求項4記載の発明は、請求項1〜請求項
3のいずれかに記載の不揮発性半導体メモリ装置におい
て、前記不揮発性半導体メモリへの書き込みおよび消去
に要した時間を、前記不揮発性半導体メモリの試験結果
とした構成としてある。According to a fourth aspect of the present invention, in the non-volatile semiconductor memory device according to any one of the first to third aspects, the time required for writing and erasing the non-volatile semiconductor memory is reduced by the non-volatile memory. The configuration is a test result of a semiconductor memory.
【0026】このようにすることにより、不揮発性半導
体メモリに累積する高電圧によるストレスを、正確にシ
ミュレーションすることができるので、信頼性の高い書
き込みおよび消去の保証回数を求めることができる。In this manner, since the stress due to the high voltage accumulated in the nonvolatile semiconductor memory can be accurately simulated, it is possible to obtain a reliable number of times of writing and erasing with high reliability.
【0027】請求項5記載の発明は、請求項1〜請求項
4のいずれかに記載の不揮発性半導体メモリ装置におい
て、前記書き込み回路が、前記コンパレータおよび前記
不揮発性メモリと接続され、前記計数値がカウントアッ
プされ前記限界値に達したときに前記コンパレータから
出力される信号を入力し、前記不揮発性メモリに新たな
書き込みおよび消去を禁止する信号を出力する構成とし
てある。According to a fifth aspect of the present invention, in the nonvolatile semiconductor memory device according to any one of the first to fourth aspects, the write circuit is connected to the comparator and the nonvolatile memory, and Is counted up and reaches the limit value, a signal output from the comparator is input, and a signal for inhibiting new writing and erasing is output to the nonvolatile memory.
【0028】このようにすること、書き込みおよび消去
の処理回数が限界値に達したときに、自動的に不揮発性
メモリに新たな書き込みおよび消去を禁止するので、使
用上好適である。In this way, when the number of times of writing and erasing reaches the limit value, new writing and erasing are automatically prohibited in the nonvolatile memory, which is preferable for use.
【0029】請求項6記載の発明は、請求項1〜請求項
5のいずれかに記載の不揮発性半導体メモリ装置におい
て、前記不揮発性半導体メモリをフラッシュPROMと
した構成としてある。According to a sixth aspect of the present invention, in the nonvolatile semiconductor memory device according to any one of the first to fifth aspects, the nonvolatile semiconductor memory is a flash PROM.
【0030】このようにすることにより、生産工程にお
ける管理条件の厳しいフラッシュPROMの歩留まりを
向上させることができる。By doing so, it is possible to improve the yield of flash PROMs under strict management conditions in the production process.
【0031】[0031]
【発明の実施の形態】以下、本発明の各実施形態におけ
る不揮発性半導体メモリ装置について、図面を参照して
説明する。先ず、第一実施形態における不揮発性半導体
メモリ装置の構造および作用について説明する。図1
は、本発明の第一実施形態における不揮発性半導体メモ
リ装置の概略ブロック図を示している。同図において、
10は不揮発性半導体メモリ装置であり、不揮発性半導
体メモリ1,カウンタ2,不揮発性記憶部3,消去・書
き込み回路4,限界値保持不揮発性メモリ6,コンパレ
ータ5及び書き込み回路7を有する構成としてある。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a nonvolatile semiconductor memory device according to each embodiment of the present invention will be described with reference to the drawings. First, the structure and operation of the nonvolatile semiconductor memory device according to the first embodiment will be described. FIG.
1 shows a schematic block diagram of a nonvolatile semiconductor memory device according to a first embodiment of the present invention. In the figure,
Reference numeral 10 denotes a nonvolatile semiconductor memory device, which includes a nonvolatile semiconductor memory 1, a counter 2, a nonvolatile storage unit 3, an erase / write circuit 4, a limit value holding nonvolatile memory 6, a comparator 5, and a write circuit 7. .
【0032】不揮発性半導体メモリ1は、電気的に消去
可能な不揮発性半導体メモリであり、無制限にデータの
書き込みおよび消去を行なうことができない。ここで、
具体的には、不揮発性半導体メモリ装置10は、EEP
ROM、フラッシュPROMなどである。The nonvolatile semiconductor memory 1 is an electrically erasable nonvolatile semiconductor memory, and cannot perform writing and erasing of data without limitation. here,
More specifically, the nonvolatile semiconductor memory device 10
ROM, flash PROM and the like.
【0033】内部端子41は消去・書き込み回路4と接
続してあり、消去・書き込み回路4は、不揮発性記憶部
3のEr端子および限界値保持不揮発性メモリ6と接続
してある。ここで、内部端子41から信号を入力した消
去・書き込み回路4は、初期化信号42を出力して、不
揮発性記憶部3および限界値保持不揮発性メモリ6を初
期化することができる。The internal terminal 41 is connected to the erasing / writing circuit 4, and the erasing / writing circuit 4 is connected to the Er terminal of the nonvolatile storage unit 3 and the limit value holding nonvolatile memory 6. Here, the erasing / writing circuit 4 which has received a signal from the internal terminal 41 can output the initialization signal 42 to initialize the nonvolatile storage unit 3 and the limit value holding nonvolatile memory 6.
【0034】不揮発性記憶部3は、Dout端子がカウ
ンタ2のIn端子と接続しており、カウンタ2は、Ou
t端子が不揮発性記憶部3のDin端子およびコンパレ
ータ5と接続してある。ここで、不揮発性記憶部3は、
初期化されたゼロ値を、不揮発性記憶部3のDout端
子からカウンタ2のIn端子にnビット信号として出力
して、カウンタ2は、不揮発性半導体メモリ1が書き込
みおよび消去されるたびにカウントアップし、このカウ
ント値を、Out端子からコンパレータ5にnビットの
カウントアップ信号52として出力する。In the nonvolatile storage unit 3, the Dout terminal is connected to the In terminal of the counter 2, and the counter 2
The t terminal is connected to the Din terminal of the nonvolatile storage unit 3 and the comparator 5. Here, the nonvolatile storage unit 3
The initialized zero value is output from the Dout terminal of the nonvolatile storage unit 3 to the In terminal of the counter 2 as an n-bit signal, and the counter 2 counts up each time the nonvolatile semiconductor memory 1 is written and erased. Then, the count value is output from the Out terminal to the comparator 5 as an n-bit count-up signal 52.
【0035】限界値保持不揮発性メモリ6は、コンパレ
ータ5と接続され、コンパレータ5は、出力端子26お
よび書き込み回路7と接続してある。ここで、限界値保
持不揮発性メモリ6は、消去・書き込み回路4から試験
結果に基づく書き込みおよび消去の処理回数についての
保証回数を限界値書き込み信号61として入力し記憶す
る。The nonvolatile memory 6 for holding the limit value is connected to the comparator 5, and the comparator 5 is connected to the output terminal 26 and the write circuit 7. Here, the limit value holding nonvolatile memory 6 inputs and stores the guaranteed number of times of the number of times of writing and erasing based on the test result from the erasing / writing circuit 4 as the limit value writing signal 61.
【0036】また、コンパレータ5は、限界値保持不揮
発性メモリ6からnビットの限界値信号62として入力
した限界値と、カウントアップ信号52として入力した
累積書き込みおよび消去回数とを比較して、累積書き込
みおよび消去回数が限界値と等しくなったときに、外部
出力信号53をモニタ用の出力端子26および書き込み
回路7に出力する。The comparator 5 compares the limit value input as the n-bit limit value signal 62 from the limit value holding non-volatile memory 6 with the cumulative number of times of writing and erasing input as the count-up signal 52 to determine the cumulative number. When the number of times of writing and erasing becomes equal to the limit value, an external output signal 53 is output to the monitor output terminal 26 and the writing circuit 7.
【0037】書き込み回路7は、不揮発性半導体メモリ
1と接続してあり、外部出力信号53を入力すると、不
揮発性半導体メモリ1が新たに書き込みおよび消去する
ことを禁止する禁止信号72を不揮発性半導体メモリ1
に出力する。その他の構造と作用については、従来例の
不揮発性半導体メモリ装置10cと同様としてある。The write circuit 7 is connected to the non-volatile semiconductor memory 1 and, when an external output signal 53 is input, outputs a prohibition signal 72 for prohibiting the non-volatile semiconductor memory 1 from newly writing and erasing. Memory 1
Output to Other structures and operations are the same as those of the conventional nonvolatile semiconductor memory device 10c.
【0038】次に、第一実施形態における不揮発性半導
体メモリ装置10の動作について説明する。先ず、内部
端子41から信号が消去・書き込み回路4に入力され、
消去・書き込み回路4が駆動する。消去・書き込み回路
4は、不揮発性記憶部3に初期化信号42を出力しカウ
ント値を初期化するとともに、限界値保持不揮発性メモ
リ6に初期化信号42を出力し限界値を初期化する。Next, the operation of the nonvolatile semiconductor memory device 10 according to the first embodiment will be described. First, a signal is input from the internal terminal 41 to the erase / write circuit 4,
The erase / write circuit 4 is driven. The erase / write circuit 4 outputs an initialization signal 42 to the nonvolatile storage unit 3 to initialize the count value, and outputs an initialization signal 42 to the limit value holding nonvolatile memory 6 to initialize the limit value.
【0039】ここで、好ましくは、内部端子41から消
去・書き込み回路4に入力される信号は、一定の条件、
例えば、テストモードや、特殊レジスタなどにより制御
される安定した信号とすると良い。このようにすること
により、誤動作などをより確実に防止することができ
る。また、カウント値を記憶する不揮発性記憶部3と書
き込みおよび消去の処理回数の限界値を保持する限界値
保持不揮発性メモリ6は、不揮発性半導体メモリ1を消
去しても消去されないことは勿論である。Here, preferably, a signal input from the internal terminal 41 to the erasing / writing circuit 4 is set under a certain condition,
For example, a stable signal controlled by a test mode or a special register may be used. This makes it possible to more reliably prevent a malfunction or the like. In addition, the nonvolatile storage unit 3 that stores the count value and the limit value holding nonvolatile memory 6 that holds the limit value of the number of times of writing and erasing are not erased even if the nonvolatile semiconductor memory 1 is erased. is there.
【0040】次に、不揮発性半導体メモリ1の消去試験
と書き込み試験に基づいて算出した不揮発性半導体メモ
リ1に対する限界値を限界値保持不揮発性メモリ6へ書
き込む。ここで、不揮発性半導体メモリ1は、消去や書
き込みが行われるときに、高電圧にさらされ、高電圧に
さらされる時間が長ければ長いほど、高電圧によるスト
レスが累積され寿命が短くなるので、この特性に基づい
て、不揮発性半導体メモリ1の書き込み回数と消去回数
の限界値を算出することができる。Next, the limit value for the nonvolatile semiconductor memory 1 calculated based on the erase test and the write test of the nonvolatile semiconductor memory 1 is written to the limit value holding nonvolatile memory 6. Here, the nonvolatile semiconductor memory 1 is exposed to a high voltage when erasing or writing is performed, and the longer the exposure time to the high voltage, the more the stress due to the high voltage is accumulated and the shorter the life is. Based on this characteristic, the limit value of the number of times of writing and the number of times of erasing of the nonvolatile semiconductor memory 1 can be calculated.
【0041】具体的には、予め、書き込み時間および消
去時間と書き込み回数および消去回数の相関について統
計データを収集しておき、この統計データより書込み時
間および消去時間の測定結果に対する書き込み回数およ
び消去回数の保証値を算出し、この保証値を限界値とす
る。そして、この限界値は内部端子41に入力され、こ
の信号を入力した消去・書き込み回路4は、限界値保持
不揮発性メモリ6に限界値書き込み信号61を出力し、
限界値は、限界値保持不揮発性メモリ6に書き込まれ
る。More specifically, statistical data is collected in advance on the correlation between the writing time and the erasing time and the number of writings and the erasing times, and the number of writings and the erasing times for the measurement results of the writing time and the erasing time are collected from the statistical data. Is calculated, and this guaranteed value is set as the limit value. Then, this limit value is inputted to the internal terminal 41, and the erasing / writing circuit 4 which has inputted this signal outputs a limit value writing signal 61 to the limit value holding nonvolatile memory 6,
The limit value is written to the limit value holding nonvolatile memory 6.
【0042】次に、不揮発性記憶部3は、電源がオンに
なったことを検出したときは、記憶していた値(初期化
したときは、ゼロ値)を、カウンタ2へ出力する。ここ
で、この信号はnビットの信号としてある。カウンタ2
は、不揮発性半導体メモリ1への消去と書込みを行うた
びにカウントアップを行う。Next, when detecting that the power is turned on, the non-volatile storage section 3 outputs the stored value (zero value when initialized) to the counter 2. Here, this signal is an n-bit signal. Counter 2
Counts up each time erasing and writing to the nonvolatile semiconductor memory 1 are performed.
【0043】その後、電源がオフになったことを検出し
たときは、カウンタ2の内容を不揮発性記憶部3に書き
込む。また、電源がオンになったことを検出したら、不
揮発性記憶部3の内容をカウンタ2に出力する。このよ
うにして、不揮発性半導体メモリ1を消去および書き込
みを行うたびに一回ずつカウンタアップし、不揮発性半
導体メモリ1に対する総消去および書き込み回数、すな
わち累積消去および書き込み回数が不揮発性メモリ3に
記憶される。Thereafter, when it is detected that the power has been turned off, the contents of the counter 2 are written into the nonvolatile storage unit 3. When detecting that the power has been turned on, the contents of the nonvolatile storage unit 3 are output to the counter 2. In this way, the counter is incremented once each time the nonvolatile semiconductor memory 1 is erased and written, and the total number of times of erasing and writing to the nonvolatile semiconductor memory 1, that is, the cumulative number of times of erasing and writing is stored in the nonvolatile memory 3. Is done.
【0044】また、最新の累積された消去回数と書き込
み回数はカウンタ2に入っているが、この値が限界値保
持不揮発性メモリ6の限界値と等しくなったときは、コ
ンパレータ5の出力が変化し、この変化を外部出力信号
53として出力端子26に出力する。そして、出力端子
26からの外部出力信号53をモニタすれば容易に外部
から知ることができる。The latest accumulated erase count and write count are stored in the counter 2. When this value becomes equal to the limit value of the limit value holding nonvolatile memory 6, the output of the comparator 5 changes. Then, this change is output to the output terminal 26 as an external output signal 53. Then, if the external output signal 53 from the output terminal 26 is monitored, it can be easily known from the outside.
【0045】ここで、好ましくは、コンパレータ5の外
部出力信号53を書き込み回路7に入力し、書き込み回
路7を駆動して不揮発性半導体メモリ1の書き込みおよ
び消去動作を停止させることで、限界値を超える書き込
みおよび消去を自動的に禁止することができる。その他
の動作については、従来例の不揮発性半導体メモリ装置
10cと同様としてある。Preferably, the limit value is set by inputting the external output signal 53 of the comparator 5 to the writing circuit 7 and driving the writing circuit 7 to stop the writing and erasing operations of the nonvolatile semiconductor memory 1. Excessive writing and erasing can be automatically prohibited. Other operations are the same as those of the conventional nonvolatile semiconductor memory device 10c.
【0046】上述したように、第一実施形態における不
揮発性半導体メモリ装置10は、限界値保持不揮発性メ
モリ6に、試験結果に基づいて算出される保証回数を限
界値として書き込むことによって、本来の製品仕様の保
証回数を満足しない不揮発性半導体メモリ装置10であ
っても、保証回数が少ない不揮発性半導体メモリ装置1
0として利用するができるので、不揮発性半導体メモリ
装置10の歩留まりを向上させることができる。また、
不揮発性半導体メモリ装置10が、フラッシュPROM
の場合には、フラッシュPROMの生産工程における管
理条件が厳しいので、不揮発性半導体メモリ装置10の
歩留まりを大幅に向上させることができる。As described above, the nonvolatile semiconductor memory device 10 according to the first embodiment writes the guaranteed number of times calculated based on the test result as the limit value in the limit value holding nonvolatile memory 6, thereby obtaining the original value. Even if the nonvolatile semiconductor memory device 10 does not satisfy the guaranteed number of times of the product specifications, the nonvolatile semiconductor memory device 1 with a small number of guaranteed times
Since it can be used as 0, the yield of the nonvolatile semiconductor memory device 10 can be improved. Also,
The nonvolatile semiconductor memory device 10 is a flash PROM
In the case of (1), since the management conditions in the production process of the flash PROM are strict, the yield of the nonvolatile semiconductor memory device 10 can be significantly improved.
【0047】次に、第二実施形態における不揮発性半導
体メモリ装置の構造および作用について説明する。図2
は、本発明の第二実施形態における不揮発性半導体メモ
リ装置の概略ブロック図を示している。同図において、
10aは不揮発性半導体メモリ装置であり、二つのブロ
ックに分割可能な不揮発性半導体メモリ1,この二つの
ブロックに対応する不揮発性記憶部3a、3b,カウン
タ2,消去・書き込み回路4,限界値保持不揮発性メモ
リ6,コンパレータ5及び書き込み回路7を有する構成
としてある。Next, the structure and operation of the nonvolatile semiconductor memory device according to the second embodiment will be described. FIG.
Shows a schematic block diagram of a nonvolatile semiconductor memory device according to a second embodiment of the present invention. In the figure,
Reference numeral 10a denotes a nonvolatile semiconductor memory device, which is a nonvolatile semiconductor memory that can be divided into two blocks, nonvolatile storage units 3a and 3b corresponding to the two blocks, a counter 2, an erase / write circuit 4, and a limit value holding. The configuration includes a nonvolatile memory 6, a comparator 5, and a writing circuit 7.
【0048】消去・書き込み回路4は、不揮発性記憶部
3a、3bのEr端子,限界値保持不揮発性メモリ6及
び書き込み回路7と接続してある。ここで、消去・書き
込み回路4は、不揮発性半導体メモリ1を分割して使用
する旨の信号を入力したときは、不揮発性記憶部3a、
3bに初期化信号42を出力し、限界値保持不揮発性メ
モリ6に初期化信号42と限界値書き込み信号61を出
力し、さらに、書き込み回路7に分割信号43を出力す
る。The erase / write circuit 4 is connected to the Er terminals of the nonvolatile storage sections 3a and 3b, the limit value holding nonvolatile memory 6, and the write circuit 7. Here, when the erasing / writing circuit 4 receives a signal indicating that the nonvolatile semiconductor memory 1 is to be divided and used, the nonvolatile memory section 3a,
3b, outputs an initialization signal 42 and a limit value write signal 61 to the limit value holding nonvolatile memory 6, and outputs a division signal 43 to the write circuit 7.
【0049】不揮発性半導体メモリ1は、分割信号43
を入力すると、書き込み回路7により、二つのブロック
に分割され、このブロックごとにデータの書き込みおよ
び消去が順に行なわれる。The nonvolatile semiconductor memory 1 stores the divided signal 43
Is input, the write circuit 7 divides the data into two blocks, and data writing and erasing are sequentially performed for each block.
【0050】つまり、分割信号43が書き込み回路7に
入力されると、例えば、不揮発性半導体メモリ1が10
kバイトの記憶容量を有するときは、各々5kバイトの
記憶容量を有するAブロック1aとBブロック1bとに
分割され、一回目の書き込みはAブロック1aに対して
行われ、二回目の書き込みはBブロック1bに対して行
われ、三回目の書き込みは再びAブロック1aに対して
行われるといったように、順に書き込みおよび消去が行
われる。That is, when the divided signal 43 is input to the write circuit 7, for example, the nonvolatile semiconductor memory 1
When it has a storage capacity of k bytes, it is divided into an A block 1a and a B block 1b each having a storage capacity of 5 k bytes, the first write is performed on the A block 1a, and the second write is performed on the B block 1b. Writing and erasing are performed in order, such as performed on the block 1b and the third write is performed on the A block 1a again.
【0051】また、不揮発性記憶部3aは、不揮発性半
導体メモリ1を分割して使用するときは、初期化信号4
2を入力して、分割された不揮発性半導体メモリ1のA
ブロック1aに対して、書き込みおよび消去のカウント
アップされた数値を記憶する。また、不揮発性記憶部3
bは、不揮発性半導体メモリ1を分割して使用するとき
は、初期化信号42を入力して、不揮発性半導体メモリ
1のBブロック1bに対して、書き込みおよび消去のカ
ウントアップされた数値を記憶する。When the non-volatile semiconductor memory 1 is divided and used, the non-volatile storage section 3a stores an initialization signal 4
2 of the nonvolatile semiconductor memory 1
For the block 1a, the counted up numerical values of the writing and erasing are stored. In addition, the nonvolatile storage unit 3
b, when the nonvolatile semiconductor memory 1 is divided and used, the initialization signal 42 is inputted, and the counted up number of writing and erasing is stored in the B block 1 b of the nonvolatile semiconductor memory 1. I do.
【0052】カウンタ2は、不揮発性半導体メモリ1を
分割して使用するときは、不揮発性記憶部3a、3bか
ら初期化されたカウント値を入力し、分割されたAブロ
ック1aおよびBブロック1bに対して書き込みおよび
消去によりカウントアップされたカウント値を、Out
端子からn+1ビットの信号として不揮発性記憶部3
a、3bに出力するとともに、コンパレータ5にnビッ
トのカウントアップ信号52として出力する。When the nonvolatile semiconductor memory 1 is divided and used, the counter 2 inputs the initialized count value from the nonvolatile storage units 3a and 3b and sends the divided count values to the divided A block 1a and B block 1b. On the other hand, the count value counted up by writing and erasing is represented by Out
From the terminal as a signal of n + 1 bits
a and 3b and to the comparator 5 as an n-bit count-up signal 52.
【0053】限界値保持不揮発性メモリ6は、不揮発性
半導体メモリ1が分割して使用されるときは、Aブロッ
ク1aとBブロック1bに対する二つの限界値からなる
限界値書き込み信号61を入力する。When the nonvolatile semiconductor memory 1 is divided and used, the limit value holding nonvolatile memory 6 inputs a limit value write signal 61 including two limit values for the A block 1a and the B block 1b.
【0054】コンパレータ5は、不揮発性半導体メモリ
1が分割して使用されるときは、限界値保持不揮発性メ
モリ6からの限界値信号62として入力した二つの限界
値と、カウントアップ信号52として入力した累積書き
込みおよび消去回数とを比較して、累積書き込みおよび
消去回数が二つの限界値と等しくなったときに、外部出
力信号53をモニタ用の出力端子26および書き込み回
路7に出力する。When the nonvolatile semiconductor memory 1 is divided and used, the comparator 5 receives the two limit values input as the limit value signal 62 from the limit value holding nonvolatile memory 6 and the count-up signal 52. When the cumulative writing and erasing times become equal to the two limit values, the external output signal 53 is output to the monitor output terminal 26 and the writing circuit 7.
【0055】書き込み回路7は、消去・書き込み回路4
から分割信号43を入力したときは、不揮発性半導体メ
モリ1をAブロック1aとBブロック1bに分割して、
交互に書き込みおよび消去を行なうとともに、外部出力
信号53を入力すると、Aブロック1aとBブロック1
bが新たに書き込みおよび消去することを禁止する。そ
の他の構造と作用については、第一実施形態の不揮発性
半導体メモリ装置10と同様としてある。The write circuit 7 includes an erase / write circuit 4
, The nonvolatile semiconductor memory 1 is divided into an A block 1a and a B block 1b.
When writing and erasing are performed alternately and the external output signal 53 is input, the A block 1a and the B block 1
b is prohibited from newly writing and erasing. Other structures and operations are the same as those of the nonvolatile semiconductor memory device 10 of the first embodiment.
【0056】次に、第二実施形態における不揮発性半導
体メモリ装置10aの動作について説明する。先ず、内
部端子41から信号が消去・書き込み回路4に入力さ
れ、この信号が不揮発性半導体メモリ1を分割して使用
しない旨の信号であるときは、消去・書き込み回路4が
駆動し、不揮発性記憶部3aのカウント値と限界値保持
不揮発性メモリ6の限界値を初期化する。そして、不揮
発性半導体メモリ装置10aは、不揮発性記憶部3bを
使用することなく、第一実施形態の不揮発性半導体メモ
リ装置10と同様の動作を行う。Next, the operation of the nonvolatile semiconductor memory device 10a according to the second embodiment will be described. First, a signal is input from the internal terminal 41 to the erasing / writing circuit 4, and when this signal is a signal indicating that the nonvolatile semiconductor memory 1 is not divided and used, the erasing / writing circuit 4 is driven, The count value of the storage unit 3a and the limit value of the limit value holding nonvolatile memory 6 are initialized. Then, the nonvolatile semiconductor memory device 10a performs the same operation as the nonvolatile semiconductor memory device 10 of the first embodiment without using the nonvolatile storage unit 3b.
【0057】次に、内部端子41から不揮発性半導体メ
モリ1を分割して使用する旨の信号が消去・書き込み回
路4に入力されたときは、消去・書き込み回路4が駆動
し、カウント値を記憶する不揮発性記憶部3a、3bの
カウント値と限界値保持不揮発性メモリ6の限界値を初
期化する。また、書き込み回路7に分割信号43を出力
し、書き込み回路7は、不揮発性半導体メモリ1をAブ
ロック1aとBブロック1bに分割し、かつ、交互に書
き込みおよび消去を行う。Next, when a signal indicating that the nonvolatile semiconductor memory 1 is to be divided and used is input to the erase / write circuit 4 from the internal terminal 41, the erase / write circuit 4 is driven and the count value is stored. The count value of the non-volatile storage units 3a and 3b and the limit value of the limit value holding non-volatile memory 6 are initialized. Further, a division signal 43 is output to the write circuit 7, and the write circuit 7 divides the nonvolatile semiconductor memory 1 into the A block 1a and the B block 1b, and performs writing and erasing alternately.
【0058】次に、不揮発性半導体メモリ1の消去試験
と書き込み試験に基づいて算出した、Aブロック1aと
Bブロック1bに対する二つの限界値を限界値保持不揮
発性メモリ6へ書き込む。ここで、通常、Aブロック1
aとBブロック1bの限界値は、同じ製造条件で製造さ
れているので同じ限界値となる。Next, the two limit values for the A block 1a and the B block 1b calculated based on the erase test and the write test of the nonvolatile semiconductor memory 1 are written to the limit value holding nonvolatile memory 6. Here, normally, A block 1
The limit values of a and B block 1b are the same since they are manufactured under the same manufacturing conditions.
【0059】次に、不揮発性記憶部3a、3bは、電源
がオンになったことを検出したときは、記憶していた値
(初期化したときは、ゼロ値)を、カウンタ2へ出力す
る。ここで、この信号はn+1ビットの信号としてあ
る。カウンタ2は、Aブロック1aとBブロック1bへ
の消去と書込みを行うたびにそれぞれカウントアップを
行う。Next, when the nonvolatile storage units 3a and 3b detect that the power is turned on, they output the stored value (zero value when initialized) to the counter 2. . Here, this signal is an n + 1 bit signal. The counter 2 counts up each time erasing and writing to the A block 1a and the B block 1b.
【0060】その後、電源がオフになったことを検出し
たときは、カウンタ2のカウント値を不揮発性記憶部3
a、3bにそれぞれ書き込む。また、電源がオンになっ
たことを検出したら、不揮発性記憶部3a、3bのカウ
ント値をカウンタ2に出力する。このようにして、Aブ
ロック1aとBブロック1bの消去および書き込みを行
うたびに一回ずつカウンタアップし、Aブロック1aと
Bブロック1bに対する総消去および書き込み回数、す
なわち累積消去および書き込み回数が不揮発性メモリ3
a、3bに記憶される。Thereafter, when it is detected that the power supply has been turned off, the count value of the counter 2 is stored in the nonvolatile storage unit 3.
a and 3b, respectively. When detecting that the power is turned on, the counter 2 outputs the count value of the nonvolatile storage units 3a and 3b to the counter 2. In this way, the counter is incremented once each time the A block 1a and the B block 1b are erased and written, and the total erase and write times for the A block 1a and the B block 1b, that is, the cumulative erase and write times are non-volatile. Memory 3
a and 3b.
【0061】また、最新の累積された消去および書き込
み回数はカウントアップ信号52としてカウンタ2に入
力されるが、この値が限界値保持不揮発性メモリ6に設
定した二つの限界値と等しくなったときは、コンパレー
タ5の出力が変化し、この変化を外部出力信号53とし
て出力端子26に出力する。そして、出力端子26から
の外部出力信号53をモニタすれば容易に外部から知る
ことができる。その他の動作については、第一実施形態
の不揮発性半導体メモリ装置10と同様としてある。The latest accumulated number of times of erasing and writing is input to the counter 2 as a count-up signal 52. When this value becomes equal to the two limit values set in the limit value holding nonvolatile memory 6, Changes the output of the comparator 5 and outputs the change to the output terminal 26 as an external output signal 53. Then, if the external output signal 53 from the output terminal 26 is monitored, it can be easily known from the outside. Other operations are the same as those of the nonvolatile semiconductor memory device 10 of the first embodiment.
【0062】上述したように、第二実施形態における不
揮発性半導体メモリ装置10aは、例えば、不揮発性半
導体メモリ1が10kバイトのメモリ容量であって、か
つ、試験結果が合格値である10万回の保証回数より少
なく9万回の保証回数しかない不揮発性半導体メモリ装
置1aであっても、限界値を9万回とすることにより、
メモリ容量が5kバイトであって、かつ、保証回数が1
8万回の不揮発性半導体メモリ装置1aとして利用する
ことができ、不揮発性半導体メモリ装置10aの歩留ま
りを向上させることができる。また、不揮発性半導体メ
モリ装置10aは、メモリ容量が10kバイトであっ
て、かつ、保証回数が9万回の不揮発性半導体メモリ装
置10aとして利用することができることは勿論であ
る。As described above, in the nonvolatile semiconductor memory device 10a according to the second embodiment, for example, the nonvolatile semiconductor memory 1 has a memory capacity of 10 kbytes and the test result is a pass value of 100,000 times. Even if the nonvolatile semiconductor memory device 1a has only 90,000 guarantees less than the guaranteed number of times, by setting the limit value to 90,000 times,
The memory capacity is 5 kbytes and the guaranteed number of times is 1
It can be used as the nonvolatile semiconductor memory device 1a for 80,000 times, and the yield of the nonvolatile semiconductor memory device 10a can be improved. Further, the nonvolatile semiconductor memory device 10a can be used as the nonvolatile semiconductor memory device 10a having a memory capacity of 10 kbytes and a guaranteed number of times of 90,000.
【0063】なお、試験結果が10万回の保証回数の場
合には、本来の製品仕様(メモリ容量10kバイト、か
つ、書き込みおよび消去の保証回数が10万回)の不揮
発性半導体メモリ装置として利用することができる。ま
た、第二実施形態として、不揮発性半導体メモリ1を二
つに分割したが、二つに限定するものではなく、三つ以
上に分割することもできる。If the test result is guaranteed 100,000 times, it is used as a non-volatile semiconductor memory device of the original product specification (memory capacity 10 kbytes and guaranteed write / erase 100,000 times). can do. Further, as the second embodiment, the nonvolatile semiconductor memory 1 is divided into two, but the present invention is not limited to two, and it can be divided into three or more.
【0064】次に、第三実施形態における不揮発性半導
体メモリ装置の構造および作用について説明する。図3
は、本発明の第三実施形態における不揮発性半導体メモ
リ装置の概略ブロック図を示している。同図において、
10bは不揮発性半導体メモリ装置であり、不揮発性半
導体メモリ1,不揮発性記憶部3c、3d,カウンタ
2,消去・書き込み回路4,限界値保持不揮発性メモリ
6,コンパレータ5及び書き込み回路7を有する構成と
してある。Next, the structure and operation of the nonvolatile semiconductor memory device according to the third embodiment will be described. FIG.
Shows a schematic block diagram of a nonvolatile semiconductor memory device according to a third embodiment of the present invention. In the figure,
Reference numeral 10b denotes a nonvolatile semiconductor memory device having a nonvolatile semiconductor memory 1, nonvolatile storage units 3c and 3d, a counter 2, an erase / write circuit 4, a limit value holding nonvolatile memory 6, a comparator 5, and a write circuit 7. There is.
【0065】消去・書き込み回路4は、不揮発性記憶部
3c、3dのEr端子及び限界値保持不揮発性メモリ6
と接続してある。ここで、内部端子41から信号を入力
した消去・書き込み回路4は、不揮発性記憶部3c、3
dに初期化信号42を出力し、限界値保持不揮発性メモ
リ6に初期化信号42と限界値書き込み信号61を出力
する。The erasing / writing circuit 4 includes the Er terminals of the nonvolatile storage units 3c and 3d and the limit value holding nonvolatile memory 6
Connected to Here, the erasing / writing circuit 4 to which a signal is input from the internal terminal 41 is connected to the non-volatile storage units 3c and 3c.
d, and outputs the initialization signal 42 and the limit value write signal 61 to the limit value holding nonvolatile memory 6.
【0066】不揮発性記憶部3c、3dは、Dout端
子,Din端子,Er端子及びCS端子を有しており、
各Dout端子およびCS端子は、それぞれカウンタ2
のIn1端子、In2端子およびCS1端子、CS2端
子と接続してある。また、不揮発性記憶部3c、3d
は、各Dout端子から、n+1ビット信号として、記
憶したカウント値をカウンタ2に出力する。また、不揮
発性記憶部3c、3dは、カウンタ2のCS1端子、C
S2端子から出力されるセレクト信号21をそれぞれの
CS端子に入力する。The nonvolatile storage units 3c and 3d have a Dout terminal, a Din terminal, an Er terminal, and a CS terminal.
Each Dout terminal and CS terminal are respectively connected to the counter 2
Are connected to the In1, In2, CS1, and CS2 terminals. In addition, the nonvolatile storage units 3c and 3d
Outputs the stored count value to the counter 2 from each Dout terminal as an n + 1 bit signal. In addition, the nonvolatile storage units 3c and 3d include a CS1 terminal of the counter 2,
The select signal 21 output from the S2 terminal is input to each CS terminal.
【0067】カウンタ2は、Out端子が不揮発性記憶
部3c、3dのDin端子およびコンパレータ5と接続
してあり、不揮発性半導体メモリ1が書き込みおよび消
去されるたびにカウントアップし、このカウント値を、
Out端子からコンパレータ5にnビットのカウントア
ップ信号52として出力するとともに、セレクト信号2
1により不揮発性記憶部3c、3dのいずれか一方にn
+1ビットのカウントアップ信号52として交互に出力
する。したがって、不揮発性記憶部3c、3dは、不揮
発性半導体メモリ1が2m回(mは自然数とする。)の
書き込みおよび消去が行われると、半分のm回の書き込
みおよび消去が行われる。The counter 2 has an Out terminal connected to the Din terminals of the nonvolatile storage units 3c and 3d and the comparator 5, counts up each time the nonvolatile semiconductor memory 1 is written or erased, and counts this count value. ,
From the Out terminal, an n-bit count-up signal 52 is output to the comparator 5 and the select signal 2 is output.
1, n is stored in one of the nonvolatile storage units 3c and 3d.
It is output alternately as a + 1-bit count-up signal 52. Therefore, in the nonvolatile storage units 3c and 3d, when the nonvolatile semiconductor memory 1 performs the writing and erasing 2m times (m is a natural number), the writing and the erasing are performed m times in half.
【0068】限界値保持不揮発性メモリ6は、消去・書
き込み回路4から試験結果に基づく書き込みおよび消去
の処理回数についての保証回数を一つの限界値として入
力し記憶する。The limit value holding nonvolatile memory 6 inputs and stores the guaranteed number of times of the number of times of writing and erasing based on the test result from the erasing / writing circuit 4 as one limit value.
【0069】コンパレータ5は、限界値保持不揮発性メ
モリ6からnビットの限界値信号62として入力した一
つの限界値と、nビットのカウントアップ信号52とし
て入力した累積書き込みおよび消去回数とを比較して、
累積書き込みおよび消去回数が限界値と等しくなったと
きに、外部出力信号53をモニタ用の出力端子26およ
び書き込み回路7に出力する。その他の構造と作用につ
いては、第一実施形態の不揮発性半導体メモリ装置10
と同様としてある。The comparator 5 compares one limit value input as the n-bit limit value signal 62 from the limit value holding nonvolatile memory 6 with the cumulative write and erase count input as the n-bit count-up signal 52. hand,
When the number of times of cumulative writing and erasing becomes equal to the limit value, an external output signal 53 is output to the output terminal 26 for monitoring and the writing circuit 7. Other structures and operations are described in the nonvolatile semiconductor memory device 10 of the first embodiment.
Same as
【0070】次に、第三実施形態における不揮発性半導
体メモリ装置10bの動作について説明する。内部端子
41から信号が消去・書き込み回路4に入力され、消去
・書き込み回路4が駆動し、不揮発性記憶部3c、3d
のカウント値と限界値保持不揮発性メモリ6の限界値を
初期化する。Next, the operation of the nonvolatile semiconductor memory device 10b according to the third embodiment will be described. A signal is input from the internal terminal 41 to the erasing / writing circuit 4, and the erasing / writing circuit 4 is driven, and the nonvolatile storage units 3c, 3d
And the limit value of the limit value holding nonvolatile memory 6 are initialized.
【0071】次に、不揮発性記憶部3c、3dは、電源
がオンになったことを検出したときは、記憶していた値
(初期化するときは、ゼロ値)を、カウンタ2へ出力す
る。カウンタ2は、不揮発性半導体メモリ1の書き込み
および消去が行われるたびに、不揮発性記憶部3c、3
dに交互に書き込みを行う。Next, when the nonvolatile storage units 3c and 3d detect that the power is turned on, they output the stored value (zero value when initializing) to the counter 2. . Each time the writing and erasing of the nonvolatile semiconductor memory 1 are performed, the counter 2 stores the data in the nonvolatile storage units 3c and 3c.
Writing is performed alternately on d.
【0072】この仕組みについて、図面を参照して説明
する。図4は、本発明の第三実施形態における不揮発性
半導体メモリ装置1bのカウント値の書込み制御を行う
概略回路図を示している。同図において、カウンタ2
は、カウンタ素子201,セレクタ素子202,EXN
OR(非排他的論理和)素子203,INV1(インバ
ータ1)素子204及びINV2(インバータ2)素子
205から構成してある。This mechanism will be described with reference to the drawings. FIG. 4 is a schematic circuit diagram for performing write control of the count value of the nonvolatile semiconductor memory device 1b according to the third embodiment of the present invention. In FIG.
Are the counter element 201, the selector element 202, and the EXN
An OR (non-exclusive OR) element 203, an INV1 (inverter 1) element 204, and an INV2 (inverter 2) element 205 are provided.
【0073】不揮発性メモリ3c、3dは、初期化によ
り全ビット値は0としてあり、不揮発性メモリ3c、3
dの切り替えを行うビットは最上位ビットのn+1ビット
目とする。また、不揮発性メモリ3cのDout端子か
ら出力されたn+1ビットの信号は、カウンタ2のIn
1端子に入力され、また、同様に、不揮発性メモリ3d
のDout端子から出力されたn+1ビットの信号は、
カウンタ2のIn2端子に入力される。In the nonvolatile memories 3c and 3d, all bit values are set to 0 by initialization, and the nonvolatile memories 3c and 3d
The bit for switching d is the n + 1th bit of the most significant bit. The (n + 1) -bit signal output from the Dout terminal of the nonvolatile memory 3 c
1 terminal, and similarly, the non-volatile memory 3d
N + 1 bit signal output from the Dout terminal of
It is input to the In2 terminal of the counter 2.
【0074】ここで、In1端子、In2端子に入力さ
れた信号の下位nビットは、それぞれセレクタ素子20
2と接続され、n+1ビット目の信号線105と信号線
106は非排他的論理和の論理素子の入力として、EX
NOR素子203と接続される。EXNOR出力107
が1のときは、In1端子に入力された信号の0〜nビ
ットの信号線が選ばれカウンタ素子201へ出力され、
カウントアップ動作を行い、EXNOR出力107が0
のときは、In2端子に入力された信号の0〜nビット
の信号線が選ばれカウンタ素子201へ出力され、カウ
ントアップ動作を行う。Here, the lower n bits of the signals input to the In1 terminal and the In2 terminal correspond to the selector element 20 respectively.
2 and the signal line 105 and the signal line 106 of the (n + 1) th bit are EX as inputs of a logical element of a non-exclusive OR.
Connected to NOR element 203. EXNOR output 107
Is 1, a signal line of 0 to n bits of the signal input to the In1 terminal is selected and output to the counter element 201,
A count-up operation is performed, and EXNOR output 107 becomes 0
In this case, a signal line of 0 to n bits of the signal input to the In2 terminal is selected and output to the counter element 201 to perform a count-up operation.
【0075】また、EXNOR出力107は、不揮発性
メモリ3dをセレクトするCS2端子に入力されるとと
もに、INV1素子204を介して反転された反転値が
CS1端子に入力される。さらに、In1端子に入力さ
れた信号のn+1ビット目の値はINV2素子205へ
入力されて、このINV2素子205の出力信号線10
8がカウンタ素子201からの出力109の最上位ビッ
トの値として各不揮発性記憶部3c、3dのn+1ビッ
ト目のデータとしてOut端子へ出力される。The EXNOR output 107 is input to the CS2 terminal for selecting the nonvolatile memory 3d, and the inverted value is input to the CS1 terminal via the INV1 element 204. Further, the value of the (n + 1) th bit of the signal input to the In1 terminal is input to the INV2 element 205, and the output signal line 10 of the INV2 element 205
8 is output to the Out terminal as the (n + 1) th bit data of each of the nonvolatile storage units 3c and 3d as the value of the most significant bit of the output 109 from the counter element 201.
【0076】つまり、最初に電源がオンになったとき
は、In1端子、In2端子に入力された信号のn+1
ビット目の値は双方とも0になっているため、EXNO
R素子203のEXNOR出力107は1となり、In
1端子に入力された信号の0〜nビットの値がカウンタ
素子201へ出力される。このとき、CS2端子がセレ
クトされるため、電源がオフになったときのカウント値
の書き込みは、不揮発性記憶部3dに書き込まれ、不揮
発性記憶部3dのn+1ビット目には、In1端子に入
力された信号のn+1ビット目の反転値0が書き込まれ
る。That is, when the power is turned on for the first time, n + 1 of the signals input to the In1 and In2 terminals
Since the value of the bit is both 0, EXNO
The EXNOR output 107 of the R element 203 becomes 1, and In
The value of 0 to n bits of the signal input to one terminal is output to the counter element 201. At this time, since the CS2 terminal is selected, the writing of the count value when the power is turned off is written to the nonvolatile storage unit 3d, and the (n + 1) th bit of the nonvolatile storage unit 3d is input to the In1 terminal. The inverted value 0 of the (n + 1) th bit of the signal thus written is written.
【0077】次に、電源がオンになったときは、In1
端子、In2端子に入力された信号のn+1ビット目の
値は、それぞれ0と1になるので、EXNOR素子20
3のEXNOR出力107は0となり、カウンタ素子2
01へは不揮発性記憶部3dの出力であるIn2端子に
入力された信号の値が読み込まれる。このとき、CS1
端子がセレクトされるため、電源がオフになったときの
カウント値の書き込みは不揮発性記憶部3cに書き込ま
れ、不揮発性記憶部3cのn+1ビット目には、In1
端子に入力された信号のn+1ビット目の反転値1が書
き込まれる。Next, when the power is turned on, In1
Since the value of the (n + 1) th bit of the signal input to the terminal and the terminal In2 becomes 0 and 1, respectively, the EXNOR element 20
The EXNOR output 107 of the counter element 3 becomes 0, and the counter element 2
In 01, the value of the signal input to the In2 terminal, which is the output of the nonvolatile storage unit 3d, is read. At this time, CS1
Since the terminal is selected, the writing of the count value when the power is turned off is written to the non-volatile storage unit 3c, and the In + 1 bit of the non-volatile storage unit 3c is In1.
The inverted value 1 of the (n + 1) th bit of the signal input to the terminal is written.
【0078】次に、電源がオンになったときは、In1
端子、In2端子に入力された信号のn+1ビット目の
値は、双方とも1になるので、EXNOR素子203の
EXNOR出力107は1となり、カウンタ素子201
へは不揮発性記憶部3cの出力であるIn1端子に入力
された信号の値が読み込まれる。このとき、CS2端子
がセレクトされるため、電源がオフしたときのカウント
値の書き込みは不揮発性記憶部3dに書き込まれ、不揮
発性記憶部3cのn+1ビット目には、In1端子に入
力された信号のn+1ビット目の反転値0が書き込まれ
る。Next, when the power is turned on, In1
Since the value of the (n + 1) th bit of the signal input to the terminal and the terminal In2 is both 1, the EXNOR output 107 of the EXNOR element 203 becomes 1, and the counter element 201
The value of the signal input to the In1 terminal, which is the output of the non-volatile storage unit 3c, is read into. At this time, since the CS2 terminal is selected, the writing of the count value when the power is turned off is written to the non-volatile storage unit 3d, and the n + 1th bit of the non-volatile storage unit 3c includes the signal input to the In1 terminal. Of the (n + 1) th bit is written.
【0079】次に、電源がオンになったときは、In1
端子、In2端子に入力された信号のn+1ビット目の
値は、それぞれ1と0になるので、EXNOR素子20
3のEXNOR出力107は0となり、カウンタ素子2
01へは不揮発性記憶部3dの出力であるIn2端子に
入力された信号の値が読み込まれる。このとき、CS1
端子がセレクトされるため、電源がオフになったときの
カウント値の書き込みは不揮発性記憶部3cに書き込ま
れ、不揮発性記憶部3cのn+1ビット目には、In1
端子に入力された信号のn+1ビット目の反転値1が書
き込まれる。Next, when the power is turned on, In1
Since the value of the (n + 1) th bit of the signal input to the terminal and the terminal In2 becomes 1 and 0, respectively, the EXNOR element 20
The EXNOR output 107 of the counter element 3 becomes 0, and the counter element 2
In 01, the value of the signal input to the In2 terminal, which is the output of the nonvolatile storage unit 3d, is read. At this time, CS1
Since the terminal is selected, the writing of the count value when the power is turned off is written to the non-volatile storage unit 3c, and the In + 1 bit of the non-volatile storage unit 3c is In1.
The inverted value 1 of the (n + 1) th bit of the signal input to the terminal is written.
【0080】このようにして、In1端子、In2端子
に入力された信号のn+1ビット目の値は、それぞれ、
0と0,0と1,1と1及び1と0の順に繰り返しとな
り、不揮発性記憶部3c、3dから交互にカウンタ素子
201へ読込まれるとともに、カウント値が不揮発性メ
モリ3c、3dへ書き込まれる。よって、不揮発性メモ
リ3c,3dに書き込まれる回数は、不揮発性半導体メ
モリ1に書き込まれる回数が2m回とすると、その半分
のm回となるので、カウント値の信頼性を向上すること
ができる。その他の動作は、第一実施形態における不揮
発性半導体メモリ装置10と同様としてある。Thus, the value of the (n + 1) th bit of the signal input to the In1 terminal and the In2 terminal is
The sequence is repeated in the order of 0 and 0, 0 and 1, 1 and 1 and 1 and 0, and is alternately read from the non-volatile storage units 3c and 3d to the counter element 201 and the count value is written to the non-volatile memories 3c and 3d. It is. Therefore, if the number of times of writing to the non-volatile memories 3c and 3d is 2m, the number of times of writing to the non-volatile semiconductor memory 1 is 2m, which is half of the number of times, and the reliability of the count value can be improved. Other operations are the same as those of the nonvolatile semiconductor memory device 10 according to the first embodiment.
【0081】上述したように、第三実施形態における不
揮発性半導体メモリ装置10bは、不揮発性記憶部3
c、3dへの書き込みおよび消去回数を不揮発性半導体
メモリ1への書き込みおよび消去の半分とすることがで
きるので、例えば、不揮発性半導体メモリの試験結果が
合格値の10万回の保証回数より少なく9万回の保証回
数であった場合であっても、不揮発性記憶部を二つ有す
ることにより、カウントアップを18万回まで確実に行
うことができるので、カウントアップの信頼性を向上す
ることができる。As described above, the nonvolatile semiconductor memory device 10b according to the third embodiment includes the nonvolatile memory 3
Since the number of times of writing and erasing to c and 3d can be reduced to half of the number of times of writing and erasing to the nonvolatile semiconductor memory 1, for example, the test result of the nonvolatile semiconductor memory is less than the guaranteed value of 100,000 times of the pass value. Even if the number of guarantees is 90,000, the count-up can be reliably performed up to 180,000 by having two non-volatile storage units, thereby improving the reliability of the count-up. Can be.
【0082】[0082]
【発明の効果】以上説明したように、本発明における不
揮発性半導体メモリ装置は、製造工程の管理条件のばら
つきにより、書き込みおよび消去の処理回数が本来の保
証回数より少ない場合であっても、保証回数の限界値を
試験結果に基づいて変更して利用できるので、不揮発性
半導体メモリ装置の歩留まりを向上することができる。As described above, the non-volatile semiconductor memory device according to the present invention is guaranteed even if the number of times of writing and erasing is smaller than the originally guaranteed number of times due to the dispersion of the management conditions in the manufacturing process. Since the limit value of the number of times can be changed and used based on the test result, the yield of the nonvolatile semiconductor memory device can be improved.
【0083】また、記憶容量は少なくなるが、書き込み
および消去の処理回数の限界値を多くすることができ、
利用範囲が広がるので、不揮発性半導体メモリ装置の歩
留まりをより向上させることができる。また、不揮発性
記憶部への書き込みおよび消去の処理回数を、不揮発性
半導体メモリへの書き込みおよび消去の処理回数より少
なくすることができるので、不揮発性記憶部の信頼性が
向上し、結果的に、不揮発性半導体メモリ装置の信頼性
を向上することができる。Although the storage capacity is reduced, the limit value of the number of times of writing and erasing can be increased.
Since the range of use is expanded, the yield of the nonvolatile semiconductor memory device can be further improved. Further, since the number of times of writing and erasing the nonvolatile memory unit can be made smaller than the number of times of writing and erasing the nonvolatile semiconductor memory, the reliability of the nonvolatile memory unit is improved, and as a result, In addition, the reliability of the nonvolatile semiconductor memory device can be improved.
【図1】図1は、本発明の第一実施形態における不揮発
性半導体メモリ装置の概略ブロック図を示している。FIG. 1 is a schematic block diagram of a nonvolatile semiconductor memory device according to a first embodiment of the present invention.
【図2】図2は、本発明の第二実施形態における不揮発
性半導体メモリ装置の概略ブロック図を示している。FIG. 2 is a schematic block diagram of a nonvolatile semiconductor memory device according to a second embodiment of the present invention.
【図3】図3は、本発明の第三実施形態における不揮発
性半導体メモリ装置の概略ブロック図を示している。FIG. 3 is a schematic block diagram of a nonvolatile semiconductor memory device according to a third embodiment of the present invention.
【図4】図4は、本発明の第三実施形態における不揮発
性半導体メモリ装置のカウント値の書込み制御を行う概
略回路図を示している。FIG. 4 is a schematic circuit diagram for performing write control of a count value in a nonvolatile semiconductor memory device according to a third embodiment of the present invention.
【図5】図5は、従来例における不揮発性半導体メモリ
装置の概略ブロック図を示している。FIG. 5 is a schematic block diagram of a conventional nonvolatile semiconductor memory device.
1 不揮発性半導体メモリ 1a Aブロック 1b Bブロック 2 カウンタ 3 不揮発性記憶部 3a 不揮発性記憶部 3b 不揮発性記憶部 3c 不揮発性記憶部 3d 不揮発性記憶部 4 消去・書き込み回路 4a 消去回路 5 コンパレータ 6 限界値保持不揮発性メモリ 7 書き込み回路 10 不揮発性半導体メモリ装置 10a 不揮発性半導体メモリ装置 10b 不揮発性半導体メモリ装置 10c 不揮発性半導体メモリ装置 26 出力端子 41 内部端子 42 初期化信号 43 分割信号 51 限界値信号 52 カウントアップ信号 53 外部出力信号 61 限界値書き込み信号 62 限界値信号 72 禁止信号 105 信号線 106 信号線 107 EXNOR出力 108 出力信号線 109 出力 201 カウンタ素子 202 セレクタ素子 203 EXNOR素子 204 INV1素子 205 INV2素子 Reference Signs List 1 nonvolatile semiconductor memory 1a A block 1b B block 2 counter 3 nonvolatile storage unit 3a nonvolatile storage unit 3b nonvolatile storage unit 3c nonvolatile storage unit 3d nonvolatile storage unit 4 erase / write circuit 4a erase circuit 5 comparator 6 limit Value holding nonvolatile memory 7 Write circuit 10 Nonvolatile semiconductor memory device 10a Nonvolatile semiconductor memory device 10b Nonvolatile semiconductor memory device 10c Nonvolatile semiconductor memory device 26 Output terminal 41 Internal terminal 42 Initialization signal 43 Divided signal 51 Limit value signal 52 Count-up signal 53 External output signal 61 Limit value write signal 62 Limit value signal 72 Inhibit signal 105 Signal line 106 Signal line 107 EXNOR output 108 Output signal line 109 Output 201 Counter element 202 Selector element 203 EX OR element 204 INV1 element 205 INV2 element
Claims (6)
が有限な不揮発性半導体メモリと、この処理回数をカウ
ントアップするカウンタと、このカウントアップされた
前記処理回数を記憶する不揮発性記憶部と、有限な前記
処理回数に対する保証回数を限界値として記憶する限界
値保持不揮発性メモリと、カウントアップされた前記処
理回数がこの記憶された限界値と等しくなると外部出力
信号を出力するコンパレータとを少なくとも有する不揮
発性半導体メモリ装置において、 前記不揮発性記憶部および前記限界値保持不揮発性メモ
リを初期化し、かつ、前記限界値保持不揮発性メモリに
前記限界値を書き込む消去・書き込み回路を備え、 前記限界値を、前記不揮発性半導体メモリの試験結果に
基づいて設定することを特徴とする不揮発性半導体メモ
リ装置。A nonvolatile semiconductor memory having a finite number of times of data writing and erasing, a counter for counting up the number of times of processing, a non-volatile memory for storing the counted number of times of processing, and a finite number of times. A non-volatile memory having at least a limit value holding nonvolatile memory for storing the guaranteed number of times for the number of processes as a limit value and a comparator for outputting an external output signal when the counted number of processes becomes equal to the stored limit value. The nonvolatile semiconductor memory device, comprising: an erasing / writing circuit that initializes the nonvolatile storage unit and the limit value holding nonvolatile memory, and writes the limit value to the limit value holding nonvolatile memory; The non-volatile memory is set based on a test result of the non-volatile semiconductor memory. Conductor memory device.
が有限な不揮発性半導体メモリと、この処理回数をカウ
ントアップするカウンタと、有限な前記処理回数に対す
る保証回数を限界値として記憶する限界値保持不揮発性
メモリと、カウントアップされた前記処理回数がこの記
憶された限界値と等しくなると外部出力信号を出力する
コンパレータとを少なくとも有する不揮発性半導体メモ
リ装置において、 前記不揮発性記憶部および前記限界値保持不揮発性メモ
リを初期化し、かつ、前記限界値保持不揮発性メモリに
前記限界値を書き込むとともに、分割信号を出力する消
去・書き込み回路と、 前記消去・書き込み回路から分割信号を入力すると、前
記不揮発性半導体メモリを複数のブロックに分割して、
このブロックごとに前記データの書き込みおよび消去を
行なう書き込み回路と、 カウントアップされた前記処理回数を記憶する、前記複
数のブロックと同数の不揮発性記憶部とを備え、 前記消去・書き込み回路が前記分割信号を出力すると、
全ての前記不揮発性記憶部がカウントアップされた前記
処理回数を記憶し、 前記限界値保持不揮発性メモリに書き込まれる前記限界
値を、前記不揮発性半導体メモリの試験結果に基づいて
設定することを特徴とする不揮発性半導体メモリ装置。2. A nonvolatile semiconductor memory having a finite number of data write and erase processes, a counter for counting up the number of processes, and a limit value holding nonvolatile memory for storing a guaranteed number of times for the finite number of processes as a limit value. A nonvolatile memory having at least a nonvolatile memory and a comparator that outputs an external output signal when the counted up number of processes becomes equal to the stored limit value, wherein the nonvolatile storage unit and the limit value holding nonvolatile An erase / write circuit that initializes a volatile memory, and writes the limit value to the limit value holding nonvolatile memory, and outputs a divided signal; and inputs a divided signal from the erase / write circuit, the nonvolatile semiconductor memory. Divide memory into multiple blocks,
A write circuit for writing and erasing the data for each of the blocks; and a nonvolatile storage unit for storing the counted number of times of processing, the same number of the plurality of blocks as the plurality of blocks, When the signal is output,
All the nonvolatile storage units store the counted number of times of processing, and the limit value written to the limit value holding nonvolatile memory is set based on a test result of the nonvolatile semiconductor memory. Nonvolatile semiconductor memory device.
モリ装置において、 前記不揮発性記憶部を、二つの不揮発性記憶部で形成
し、カウントアップされた前記処理回数を交互に書き換
えて記憶することを特徴とする不揮発性半導体メモリ装
置。3. The non-volatile semiconductor memory device according to claim 1, wherein the non-volatile storage section is formed of two non-volatile storage sections, and the counted number of processes is alternately rewritten and stored. A nonvolatile semiconductor memory device characterized by the above-mentioned.
載の不揮発性半導体メモリ装置において、 前記不揮発性半導体メモリへの書き込みおよび消去に要
した時間を、前記不揮発性半導体メモリの試験結果とし
たことを特徴とする不揮発性半導体メモリ装置。4. The nonvolatile semiconductor memory device according to claim 1, wherein a time required for writing and erasing the nonvolatile semiconductor memory is determined by a test result of the nonvolatile semiconductor memory. A nonvolatile semiconductor memory device characterized by the following.
載の不揮発性半導体メモリ装置において、 前記書き込み回路が、前記コンパレータおよび前記不揮
発性メモリと接続され、前記計数値がカウントアップさ
れ前記限界値に達したときに前記コンパレータから出力
される信号を入力し、前記不揮発性メモリに新たな書き
込みおよび消去を禁止する信号を出力することを特徴と
する不揮発性半導体メモリ装置。5. The nonvolatile semiconductor memory device according to claim 1, wherein said write circuit is connected to said comparator and said nonvolatile memory, and said count value is counted up. A non-volatile semiconductor memory device, wherein a signal output from the comparator is input when a limit value is reached, and a signal for inhibiting new writing and erasing is output to the non-volatile memory.
載の不揮発性半導体メモリ装置において、 前記不揮発性半導体メモリをフラッシュPROMとした
ことを特徴とする不揮発性半導体メモリ装置。6. The non-volatile semiconductor memory device according to claim 1, wherein said non-volatile semiconductor memory is a flash PROM.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18696399A JP2001014874A (en) | 1999-06-30 | 1999-06-30 | Non-volatile semiconductor memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18696399A JP2001014874A (en) | 1999-06-30 | 1999-06-30 | Non-volatile semiconductor memory |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001014874A true JP2001014874A (en) | 2001-01-19 |
Family
ID=16197800
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18696399A Pending JP2001014874A (en) | 1999-06-30 | 1999-06-30 | Non-volatile semiconductor memory |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001014874A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011186553A (en) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | Memory management device |
US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
-
1999
- 1999-06-30 JP JP18696399A patent/JP2001014874A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9280466B2 (en) | 2008-09-09 | 2016-03-08 | Kabushiki Kaisha Toshiba | Information processing device including memory management device managing access from processor to memory and memory management method |
JP2011186553A (en) * | 2010-03-04 | 2011-09-22 | Toshiba Corp | Memory management device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8661318B2 (en) | Memory management in a non-volatile solid state memory device | |
KR101125390B1 (en) | Nonvolatile memory, memory control unit, memory control system, and nonvolatile memory controlling method | |
EP0492106B1 (en) | Endurance management for solid state files | |
US9141476B2 (en) | Method of storing system data, and memory controller and memory storage apparatus using the same | |
US7257668B2 (en) | Method and system for enhancing the endurance of memory cells | |
US8365026B2 (en) | Methods for performing fail test, block management, erasing and programming in a nonvolatile memory device | |
US7394688B2 (en) | Nonvolatile memory | |
US20080114949A1 (en) | Method for controlling semiconductor memory device | |
US20040141580A1 (en) | Method for counting beyond endurance limitations of non-volatile memories | |
JP3204379B2 (en) | Nonvolatile semiconductor memory device | |
CN114296634B (en) | Method and device for detecting and storing and distributing memory resource utilization rate | |
KR100866626B1 (en) | Nonvolatile memory device including spare array and block erasing method in the same | |
US9177672B2 (en) | Methods of operating memory involving identifiers indicating repair of a memory cell | |
US7660155B2 (en) | Non-volatile memory device and method of driving the same | |
JP2001014874A (en) | Non-volatile semiconductor memory | |
JP2003196165A (en) | Nonvolatile memory and data updating method therefor | |
EP3428921A1 (en) | Memory sector retirement in a non-volatile memory | |
JPH08203292A (en) | Nonvolatile memory | |
CN113870931A (en) | Data writing method, data reading method, data writing device, data reading device, electronic equipment and storage medium | |
KR100486132B1 (en) | Nonvolatile semiconductor memory with fast data programming and erasing using ECC | |
CN111009274A (en) | Flash memory storage device and operation method thereof | |
CN216647862U (en) | Solid state disk flash memory array erasing current detection circuit comprising main control chip | |
JP4332108B2 (en) | Memory controller, flash memory system, and flash memory control method | |
JP3525472B2 (en) | Semiconductor nonvolatile storage device | |
JPH11260074A (en) | Memory device using eeprom |