JP2001014287A - シリアル通信装置、シリアル通信方法および記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 電子機器本体の電源を切らずに当該電子機器
に設置されたオプションユニットを取り外した場合であ
っても、その後のシリアル通信を正常に行うことが可能
なシリアル通信装置、シリアル通信方法および記憶媒体
を提供する。 【解決手段】 ステップＳ１〜Ｓ４のループにより、メ
モリに格納された下位４ビットのデータのうちビット２
の状態が、"１"である従局の配列順番をスキャンして検
索し、初期化通信処理後の最初の通常通信処理でないと
きには、検索された従局の配列順番とメモリに記憶され
た従局の配列順番とを比較し（ステップＳ３→Ｓ５→Ｓ
７）、両者間にずれが生じているときには、再度初期化
通信処理を実行するように要求する（ステップＳ８）。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子機器内に設け
られた中央処理ユニットおよび複数の電気ユニット間の
情報通信をシリアルで行うシリアル通信装置、シリアル
通信方法および記憶媒体に関する。

【０００２】

【従来の技術】電子機器内に設けられた中央処理ユニッ
トおよび複数の電気ユニット間の情報通信をシリアルで
行うシリアル通信装置は、従来より知られている。

【０００３】かかるシリアル通信装置は、当該電子機器
内の中央処理ユニットが有する主局と称されるシリアル
通信のためのメイン装置と、当該電子機器内に点在する
複数の電気ユニットが有する従局と称されるシリアル通
信のためのサブ装置によって構成され、このメイン装置
とサブ装置との間で情報交換を実行するもので、電子機
器の組み立て易さと製造コストを抑制することを目的と
して多くの電子機器で利用されている。

【０００４】シリアル通信装置による情報交換は、基本
的には、中央処理ユニットであるＣＰＵに付随する主局
が発生する情報交換要求に応じて実行されるシリアル通
信によりなされていた。したがって、従局が情報交換を
行いたい場合には、通信要求信号を主局に送信し、この
信号を主局が受信すると、これに応じて主局はシリアル
通信を実行することで、従局からの情報更新を実施し
て、双方の情報交換が行われていた。この情報交換は、
あくまでも主局と従局とが１対１で実施されるため、主
局から発生される転送情報は特定の従局に対して転送さ
れたものであり、且つ、従局から返送される転送情報は
主局によって特定される従局からのものであるというこ
とを、主局と従局双方が認識していなければならなかっ
た。

【０００５】このため、従来のシリアル通信装置の多く
は、転送情報に従局を指定する識別子情報を添付して転
送していた。したがって、この転送方法では、伝送路に
接続可能なすべての従局を識別子情報で区別する必要が
あるため、従局の最大数を限定した上で成り立ってい
た。つまり、従局へ転送されるデータ（転送情報＋識別
子情報）のデータ長（ビット数）は、伝送路に存在可能
な最大従局数に応じて決定されるため、最大従局数を限
定しないと、その通信プロトコルやデータ処理装置を設
計することができないという意味である。

【０００６】このように、従来のシリアル通信装置で
は、予め接続可能な従局数を定める必要があるために、
従局数を現実に必要な数より多めに取って、その通信プ
ロトコルやデータ処理装置を設計しなければならず、シ
リアル通信装置を製造するためのコストが増大してい
た。

【０００７】さらに、電子機器内の従局数の構成が変更
され、これに応じて設計変更する場合には、基本となる
転送データのデータ長が変更されるため、少なくともデ
ータ処理装置部分は再設計する必要があった。

【０００８】そこで、近年では一つの従局へ転送される
データ（転送情報＋識別子情報）のデータ長（転送情報
ビット数＋識別子情報ビット数）を固定にしたままで、
半無限の数の従局を接続可能にする通信プロトコルおよ
びこの通信プロトコルに基づいてデータ処理を行うデー
タ処理装置で構成されるシリアル通信装置が開発される
ようになった。これにより、電子機器内に設けられる従
局数に拘わらず、同一のシリアル通信装置を最適な従局
数構成で使用できるようになり、したがって、途中の設
計変更にも簡単に対応できるようになるとともに、上記
従来のシリアル通信装置に比べて製造コストを削減する
ことができるようになった。

【０００９】以下、この転送情報ビット数と識別子情報
ビット数を固定にしたままで、半無限の数の従局を接続
可能にするシリアル通信装置を、図６〜図１３に基づい
て詳細に説明するが、その前に、このシリアル通信装置
の概要を説明する。

【００１０】本シリアル通信装置では、主局が所定デー
タ長の転送情報を作成して、各従局が有するシフトレジ
スタ回路（その構成ビット数は、説明の都合上、たとえ
ば４ビットとするが、特にこのビット数に限定されるも
のではない）に、転送クロックと共に主局からの従局並
列出力情報をシフト転送し、この主局によるシフト転送
の前に予め、シフトレジスタ回路に主局へ返送すべき従
局並列入力情報をロードさせることで、主局が実行する
シフト転送で主局と各従局との情報交換が行われるよう
に構成されている。

【００１１】また、各従局は、それぞれ位相制御カウン
タ回路を備え、この位相制御カウンタ回路のカウント値
で指示される動作を実行するように構成されている。そ
して、主局が、この位相制御カウンタのカウント値を操
作することにより、当該従局の、たとえばシフトレジス
タ回路などに対する動作制御を行うことができるように
なっている。この各従局の位相制御カウンタ回路を制御
するために、主局も位相制御カウンタを備え、従局側の
位相制御カウンタ回路と同様に動作制御させることで、
従局の動作状況をそのカウント値にて把握できるように
して伝送路中の各従局の動作制御を実行してシリアル通
信を行うようにしている。

【００１２】一方、主局は、伝送路に接続され得る半無
限の数の従局を、固定された識別子情報ビット数で認識
して１対１の情報交換を実施するために、二種類のシリ
アル通信を独立して実行するように構成されている。

【００１３】一つは、伝送路に存在する従局を認識する
ことを目的とした通信であり、本シリアル通信装置では
「初期化通信」と称している。この初期化通信では、各
従局が有する識別子情報を受信し、この識別子情報に基
づいて伝送路中の従局配列順番を認識する。

【００１４】もう一つは、初期化通信で認識された従局
配列順番に従ったシフト転送データを作成して、転送す
る通信であり、本シリアル通信装置では「通常通信」と
称している。この通常通信では、各従局との情報交換が
１対１で行われる。つまり、現状の伝送路に接続された
従局配列順番は、初期化通信で一度認識されれば、不変
であるため、その従局配列順番に従って作成されたデー
タを主局が各従局へシフト転送すれば、同様に、各従局
からは、その従局配列順番に従って作成された返送情報
データがシフト返送されるため、容易に情報交換が行わ
れる。

【００１５】ここで、固定された識別子情報ビット数で
表現できる従局数以上の従局数を認識するための基本的
考えを説明する。なお、この固定された識別子情報ビッ
ト数は、たとえば４ビットとして説明するが、これは説
明の都合上であって、特に限定されたものではない。

【００１６】まず、前提として、本シリアル通信装置が
適用される電子機器の構成を基に従局を２種類に区別す
る。

【００１７】一つは、電子機器本体の動作にとって必須
のユニットとして使用される従局を「本体ユニット」と
呼び、識別子情報を固定値コードで割り振る。

【００１８】もう一つは、電子機器本体の動作にとって
必須でない、いわゆる拡張ユニットとなるオプションと
して使用される従局を「オプションユニット」と呼び、
それぞれ、固定値コードを割り振った後の残りのコード
で識別子情報を割り振る。つまり、オプションユニット
の識別子情報は、オールゼロ（００００Ｂ）、オール１
（１１１１Ｂ）、本体ユニット用の固定値（たとえば、
１１０１Ｂに設定する）以外のコード値で、１（０００
１Ｂ）から順に割り振られる。ここで、“Ｂ”は、その
前の数値が２進数（ｂｉｎａｒｙ）であることを示す記
号である。

【００１９】そして、本体ユニットの構成だけで伝送路
の配列順番を考えると、その配列順番は、本体ユニット
が必須のユニットであるが故に不変的な配列順番とな
る。つまり、設定された本体ユニット用の従局配列は、
本体ユニットだけで配列された場合には不変であるた
め、伝送路に配列された順番に従ってメモリマップ化す
ればよい。

【００２０】次に、この本体ユニット従局配列順番を基
に接続可能なオプションユニット用従局について説明す
る。

【００２１】従局がオプションユニットの場合には、当
該従局が伝送路に接続されているか否かが不明であるた
め、識別子情報は順番に割り振るが、配列順番が本体ユ
ニット配列で確定している本体ユニットを利用して、各
本体ユニット間に存在する複数のオプションユニットを
一つのグループとして、同一グループ内では、重複しな
い識別子情報で順番に１、２、３…と割り振る。そし
て、これらグループを異なる各本体ユニット間で構成す
る。つまり、オプションユニットが割り振られる識別子
情報は、グループが異なれば、重複してもかまわないの
である。

【００２２】この方法により、従局の数を半無限で構成
しても、４ビット構成の識別子情報で区別できるように
なる。具体的には、一番目と二番目の本体ユニット間に
最大１３（オール０、オール１および本体ユニットの固
定値コードを除くため）のオプションユニットを重複し
ないコード値で割り振ることができるため、本体ユニッ
トが、たとえば５つ存在すれば、４×１３＝５２個のオ
プションユニットが１対１に識別できるようになる。逆
に、必要とされるオプションユニット数に応じた本体ユ
ニットをダミーも含めて用意すれば、伝送路の電気的伝
達能力の許容範囲内で、半無限の数の従局を認識するこ
とができる。

【００２３】以上説明した半無限の数の従局を接続可能
な本シリアル通信措置が実際に通信を実行する場合の全
体動作は、次の通りである。

【００２４】まず、主局が、本シリアル通信装置の適用
された電子機器において、シリアル通信伝送路に接続可
能な全従局数とその配列順番を予め設定して、従局並列
入出力情報内容を記憶するために主局側に設けられたメ
モリにマップ化する。

【００２５】次に、主局は、初期化通信を実行すること
で、実際の伝送路に接続されている従局配列順番に従っ
た識別子情報を受信し、前記メモリに登録してある従局
の有無を設定することで、マップ化した従局配列順番を
現状の伝送路に存在する従局配列順番に再設定する。こ
れにより、主局は、伝送路に存在する従局配列順番を把
握でき、以降、この再設定されたメモリマップが示す従
局配列順番に従ってシフト転送データを構成して出力す
るとともに、入力されたシフト転送データを、この再設
定されたメモリマップが示す従局配列順番に従ってメモ
リにストアすることでシリアル通信を実行する。このと
きのシリアル通信が「通常通信」であり、この通常通信
が、シリアル通信の大部分を占めている。

【００２６】このように、所定の従局数に対応する情報
ビット数のデータを用意して、各従局に返送データをロ
ードさせた後、シフト動作を実行すれば、主局からは各
従局に、各従局からは主局に、各々情報を転送できるの
で、通信に費やされる時間が必要最小限になり、また、
信号処理がより簡素化されて、従局の回路構成が簡略化
されるので、製造コストが低減化される。

【００２７】さらに、通常通信では、情報交換するシフ
ト転送を一巡した後、再び同じ内容の情報で二巡目のシ
フト転送を行って、１回分のシリアル通信動作とするこ
とにより、二度送りによる情報交換動作を行い、一巡目
の情報内容と二巡目の情報内容とを比較することによ
り、情報内容の精度を容易な構成で向上できて、情報の
誤伝達を防止できる。

【００２８】次に、本シリアル通信装置の詳細な構成を
説明する。

【００２９】図６は、本シリアル通信装置を適用した電
子機器の概略構成を示すブロック図であり、本電子機器
は、１つの主局ｍと複数（図示例では１２個）の従局ｓ
１〜ｓ１２とにより構成されている。なお、図６は、接
続可能なすべての従局を図示したものであって、この中
から任意に選択した従局によって電子機器を構成するこ
とができる。

【００３０】図７は、図６の従局ｓ１〜ｓ１２のいずれ
か１つの従局の詳細な構成を示すブロック図であり、各
従局ｓ１〜ｓ１２はいずれも同一構成をなしている。

【００３１】図７において、入力セレクタ回路１には、
並列入力情報と識別子入力情報とが入力され、入力セレ
クタ回路１は、従局から主局に返送する情報として、並
列入力情報または識別子入力情報のいずれか一方を選択
して、入力ラッチ回路２および排他的論理和回路Ａ（以
下、「ＥＸＯＲ回路Ａ」という）３に出力する。入力ラ
ッチ回路２は、この選択された情報を一回分のシリアル
通信の実行期間だけラッチして保持し、ＥＸＯＲ回路Ａ
３およびシフトレジスタ回路４に出力する。

【００３２】ＥＸＯＲ回路Ａ３は、入力ラッチ回路２へ
の入力情報（入力セレクタ回路１からの出力情報）と、
入力ラッチ回路２からの出力情報とをビット毎に比較
し、その結果を多入力ゲートで一つの信号にまとめて出
力するもので、この信号は、いずれか１ビットでも変化
があるときにオン（“１”）され、それ以外のときにオ
フ（“０”）されて、デコード回路Ｂ１２に出力され
る。

【００３３】シフトレジスタ回路４は、従局がシフト転
送を実行するためのものであり、転送クロックに同期し
て、シフトイン信号を読み込むとともに、すでに格納さ
れている情報をシフトアウト信号として出力する。さら
に、シフトレジスタ回路４は、その格納されている情報
を二度読みラッチ回路５およびＥＸＯＲ回路Ｂ６に出力
する。

【００３４】二度読みラッチ回路５は、シフト転送の一
巡目の情報をラッチして保持し、ＥＸＯＲ回路Ｂ６およ
び出力ラッチ回路７に出力する。

【００３５】ＥＸＯＲ回路Ｂ６は、二巡目のシフト転送
での情報内容と二度読みラッチ回路５でラッチされ保持
された情報内容とをビット毎に比較し、その結果を多入
力ゲートで一つの信号にまとめて出力するもので、この
信号は、いずれか１ビットでも不一致であるときにオン
（“１”）され、それ以外のときにオフ（“０”）され
て、デコード回路Ｂ１２に出力される。

【００３６】出力ラッチ回路７は、ＥＸＯＲ回路Ｂ６が
オン出力した信号に対してデコード回路Ｂ１２が出力し
たラッチ信号に応じて、ラッチ保持動作を実行し、従局
の並列出力として外部に出力する。

【００３７】ゲート回路８は、入力セレクタ回路１に対
して、選択すべき情報の種類を指示するためのものであ
り、転送クロックとソフトリセット信号をその入力源と
して、これに基づいて選択指示信号を出力する。ここ
で、ソフトリセット信号とは、主局が出力する２ビット
の従局指示コード化信号に基づいてデコード回路Ａ９が
分類した３種類の信号（ソフトリセット信号、強制リセ
ット信号およびカウント指示信号）のうちの１信号であ
る。

【００３８】転送クロックは、前記シフトレジスタ回路
４、クロック数カウンタ回路１０および位相制御カウン
タ回路１１に入力される。クロック数カウンタ回路１０
は、この転送クロックをカウントし、所定の値毎にタイ
ミングパルスを出力し、位相制御カウンタ回路１１は、
デコード回路Ａ９によって分類されたカウント指示信号
に応じて、カウント動作やカウント停止保持動作などを
行う。

【００３９】なお、主局も、この位相制御カウンタ回路
１１と同様に動作する主局位相制御カウンタ回路を備
え、シフト転送を制御している。

【００４０】デコード回路Ｂ１２は、位相制御カウンタ
回路１１のカウント結果であるＱ出力を入力源として、
制御位相タイミングを基に各回路に対して動作指示を行
ったり、各回路からの入力信号を制御位相タイミングを
基に返送位相信号として主局に出力したりする。

【００４１】シフトレジスタ回路４は、基本的に、主局
が出力する従局指示コード化信号によって操作される位
相制御カウンタ回路１１のカウント値に応じて、動作制
御される。このように、従局は、主局主導により制御さ
れる。具体的には、この位相制御カウンタ回路１１のカ
ウント値（以下、単に「制御カウント値」と略して言
う）は、主局が出力する従局指示コード化信号に応じて
位相制御カウンタ回路１１が転送クロックをクロック源
とするカウント動作（カウントアップ、停止、制御カウ
ント値リセットなどの動作）を行うことでカウントされ
る。そして、この制御カウント値は、次段のデコード回
路Ｂ１２に入力され、デコード回路Ｂ１２は、直接、各
従局動作を実行する回路にタイミング指示信号を出力す
る。

【００４２】以下、シフト転送を中心に従局の動作処理
を説明する。

【００４３】従局指示コード化信号によってソフトリセ
ットが指示されると、制御カウンタ値は００Ｈ（“Ｈ”
は、その前の数値が１６進数（ｈｅｘａｄｅｃｉｍａ
ｌ）であることを示す記号である）にリセットされる。
ソフトリセット中は、転送クロックを受信しても制御カ
ウント値は不変であることを利用して、入力セレクタ回
路１の入力情報選択を実行する。ゲート回路８は、ソフ
トリセット中に転送クロックを受信するか否かで入力セ
レクタ回路１の選択指示信号を切り換えるように構成さ
れている。これにより、入力セレクタ回路１は、並列入
力または識別子入力のいずれかの情報を選択して入力ラ
ッチ回路２に情報伝達する。その後、ソフトリセットが
解除され、新たに転送クロックが受信されると、入力ラ
ッチ回路２は入力情報をラッチして保持するとともに、
情報をシフトレジスタ回路４のシフトイン並列入力にア
クセスする。

【００４４】一方、入力ラッチ回路２にはデコード回路
Ｂ１２からラッチ信号が供給され、ＥＸＯＲ回路Ａ３
は、入力ラッチ回路２のラッチ入力と出力とをビット毎
に比較するとともに、ゲート回路で一つの信号にまとめ
てデコード回路Ｂ１２へ供給する。この信号は、従局が
発生する通信要求信号の源であって、所定の制御カウン
ト値のとき（本シリアル通信装置では、０ＥＨ時のタイ
ミングで有効とされる）に返送位相信号から主局に伝送
される。

【００４５】次に、引続き制御カウント値を０１Ｈにす
るよう主局が操作指示すると、シフトレジスタ回路４に
入力ラッチ回路２の出力情報がシフトロードされ、転送
クロックが受信されるに従ってシフト転送動作が開始さ
れる。このときから、主局は、後述する初期化通信処理
で把握した伝送路中の従局数に応じたビット数の転送デ
ータと転送クロックを発生して、従局指示コード化信号
により、所望のタイミングで制御カウント値を操作しな
がら、シフト転送を一巡させるシフト終了タイミングに
制御カウント値が０６Ｈになるように指示制御する。

【００４６】そして、従局は、制御カウント値が０６Ｈ
になると一巡目のシフト動作が終了したと判断して、デ
コード回路Ｂ１２から二度読みラッチ回路５にシフトレ
ジスタ回路４のシフトデータをラッチ保持させるための
ラッチパルスを出力する。一方、シフトレジスタ回路４
は、制御カウント値が００Ｈになったときにラッチ保持
された入力ラッチ回路２の情報をアクセス可能状態にな
っている。なお、この入力ラッチ回路２にラッチ保持さ
れた情報内容は、制御カウント値が００Ｈになるとき以
外は更新されないため、制御カウント値が０６Ｈの段階
では、直前の情報内容と同じ情報内容が保持されてい
る。

【００４７】そして、主局は、制御カウント値を０７Ｈ
にして、シフト転送の二巡目を開始する。シフトレジス
タ回路４は、０７Ｈでシフトデータを再びロードしてシ
フト動作を開始する。一方、主局も同様にシフト転送一
巡目と同じ情報内容をロードさせて、伝送路の従局数に
応じたビット数の転送データと転送クロックを発生させ
る。そして、一巡目と同様な操作を実行して、シフト転
送の終了タイミングに合わせて今度は、制御カウント値
が０ＣＨになるように指示制御する。

【００４８】従局は、制御カウント値が０ＣＨになると
二巡目のシフト転送が終了したと判断して、ＥＸＯＲ回
路Ｂ６で一巡目のデータを保持している二度読みラッチ
回路５の出力と二巡目のデータが格納されているシフト
レジスタ回路４の出力とをビット毎に比較する。その結
果、ＥＸＯＲ回路Ｂ６は、全ての内容がビット毎に一致
しているときにはオフ信号を出力し、いずれか１ビット
でも不一致のときにはオン信号を出力する。

【００４９】そして、制御カウント値が０ＤＨになった
ときにデコード回路Ｂ１２は、二度読み結果が一致して
いる場合には、出力ラッチ回路７にラッチ保持パルスを
出力して、二度読み結果に不一致があった場合には、出
力ラッチ回路７にラッチ保持パルスを出力せずに、返送
位相信号をオン出力する。この０ＤＨ時に返送位相信号
がオン出力されると、主局は、通信異常によるシフト転
送失敗と判断し、通信エラーと認識する。この場合、主
局の説明で後述するが、ソフトリセット信号で制御カウ
ント値を００Ｈに戻し、シリアル通信のリトライとし
て、再び、上述のシリアル通信を実行する。なお、所定
回数のリトライ通信を実行してもエラーとなる場合に
は、シリアル通信故障として機器装置全体の動作を停止
し、サービスマンコールなどの所定状態を維持して終了
する。

【００５０】一方、０ＤＨでシフト転送が成功すれば、
従局への転送情報が従局並列出力として出力され、シフ
ト転送作業は終了する。これにより、主局は、入力した
従局からのシフト転送データを同様に二度読み比較し
て、全て一致したときに所定のメモリに情報内容を更新
する一方、二度読み比較して、不一致が１ビットでもあ
れば、同様にソフトリセット後にリトライ通信を実施す
る。

【００５１】主局も無事シフト転送が成功したと判断す
ると、制御カウント値を０ＥＨになるように操作して、
今度は、各従局からの従局通信要求信号の有無を判断す
るために返送位相信号の状態を検出する。この０ＥＨの
状態は、少なくとも一つの従局、または、主局での通信
要求が発生するまで維持され、通信要求があれば、直ち
に制御カウンタ値を００Ｈにして、再びシリアル通信の
実行に移る。つまり、主局は、制御カウンタ値が０ＤＨ
時の返送位相信号は転送エラー判断として利用するが、
０ＥＨ時の返送位相信号は従局通信要求として判断す
る。

【００５２】このように、返送位相信号出力は、制御カ
ウント値に応じて、その意味を区別して主局により読み
取られる。したがって、主局は、制御カウント値に応じ
て種々な内容で判定できるように必要に応じて構成さ
れ、制御カウント値の操作タイミングを工夫することに
より、多種な意味を示す返送信号を部類分けできる。

【００５３】一方、従局は、制御カウント値が０ＥＨに
なると、デコード回路Ｂ１２によりＥＸＯＲ回路Ａ３の
出力状態を返送位相信号として出力する。この制御カウ
ント値が０ＥＨの間は、従局通信要求の有無を伝送し、
上述したように、シフト転送した従局並列入力情報をラ
ッチ保持する入力ラッチ回路２のラッチ内容に対して、
入力ラッチ回路２の入力端子にアクセスされる現状での
従局並列情報内容が１ビットでも更新されると直ちに主
局に情報交換の実施を要求する従局通信要求として出力
される。この信号により、本来は、主局からの単方向性
シリアル通信構成でも、双方向性シリアル通信構成と同
様な作用を得ることができる。

【００５４】次に、図８〜図１４を参照して、主局が実
行する制御処理をさらに詳細に説明する。

【００５５】図８は、前記図６の電子機器からオプショ
ンとして設置される従局をいくつか省略して構成した電
子機器の一例を示すブロック図である。なお、ここで言
うオプションと称される電気ユニット（従局）は、ユー
ザが設置するオプションだけに限定されず、たとえば、
工場での組み立て時に設置される電気ユニットも含んで
いる。

【００５６】図６において、主局は同図に示す順番に割
り振られた従局配列順番を基本に制御を実行する。な
お、この基本となる伝送路の従局配列順番は、使用する
電子機器の構成に応じて決定されるが、仕様変更などで
従局配列順番が入れ替わった場合には、その内容に応
じ、基本となる従局配列順番を変更する。

【００５７】図６および図８では、主局ｍを起点とし
て、従局ｓ１〜ｓ１２からなるリング状の伝送路が設け
られている。

【００５８】図９および図１０は、本シリアル通信装置
が情報交換を実施する際に利用されるメモリマップの一
例を示す図であり、主局のみが有する記憶メモリ（図示
せず）のメモリマップの推移を示している。すなわち、
図９の従局並列出力情報（ａ）と従局並列入力情報
（ｂ）が、図６の基本となる伝送路での従局配列順番を
マップ化したものであり、図１０の従局並列出力情報
（ａ）と従局並列入力情報（ｂ）が、後述する初期化通
信によって現状の、すなわち図８の伝送路における従局
配列順番をマップ化したものであり、メモリマップが再
設定された状態を示すものである。

【００５９】そして、図１０の再設定されたメモリマッ
プでの従局配列順番を基に、通常通信で各従局との情報
交換が実行され、データ内容が更新される。一方、本シ
リアル通信装置の適用された電子機器は、本メモリマッ
プを読み書き操作することで装置制御を実行する。

【００６０】なお、図１０中、“Ｘ”，“Ｚ”で表現す
るビットは、通常通信実行に伴って更新される情報内容
を示している。

【００６１】図１１は、本シリアル通信装置が実行する
シリアル通信処理の手順を示すフローチャートであり、
図１２は、図１１中の初期化通信処理の詳細な手順を示
すフローチャートである。また、図１３および図１４
は、図１１中の通常通信処理の詳細な手順を示すフロー
チャートである。

【００６２】なお、通常通信の場合は、シリアル通信動
作を実行するシフト転送を二巡して、一巡目と二巡目と
の情報内容を比較する、いわゆる二度送り、二度読み形
態を実行するように制御しているが、初期化通信の場合
は、シリアル通信動作を実行するシフト転送を一巡した
段階でソフトリセットをかけることで通信動作を強制的
に終了させるように制御している。これは、少しでも早
く、メモリマップの再設定を終了させて、通常通信に移
行できるように構成したからである。この処理により、
電子機器全体をできるだけ早い時間で立上げることがで
きるようにしている。したがって、初期化通信の場合は
シフト転送によるメモリマップの再設定は一巡のシフト
転送で切り上げて、一回分のシリアル通信として、次の
通常通信に移行して行く。

【００６３】以降、主局を中心とした本シリアル通信装
置が実行する制御処理を、図１１〜図１４を参照して詳
細に説明する。

【００６４】電源が投入され、ＣＰＵ（図示せず）のリ
セット後にＣＰＵが有するメモリ（図示せず）の初期化
設定処理が実行されて、主局が有するメモリ部分に基本
となる伝送路に接続可能な全従局の配列順番がマップ化
されると、ＣＰＵ動作による電子機器の制御プログラム
が起動され、同時に、主局の制御処理であるシリアル通
信処理（図１１）も起動される。主局は、各従局との情
報交換を実行する、通常通信と称される通信を行う前
に、まず、現状の伝送路に存在する従局配列順番を確定
すべき通信、すなわち初期化通信を行う。その際、主局
が有するメモリ状態は、図９に示すメモリマップとなっ
ている。

【００６５】シリアル通信処理が起動されると、まず、
ステップＳ１０１でリトライカウンタ値をチェックして
所定値以下か否かを判断する。最初は、リトライカウン
タ値はゼロであるため、ステップＳ１０２に進む。

【００６６】ステップＳ１０２では、メモリマップ再設
定フラグがセット（“１”）されているか否かを判断
し、セットされていないときにはステップＳ１０３に進
み、メモリマップの再設定作業を初期化通信処理で実行
する。

【００６７】図１２の初期化通信処理において、まず、
ステップＳ１２１で、図７の従局の有する入力セレクタ
回路１に従局の識別子情報をアクセスさせる操作であ
る、転送クロック１発の空転送を実行する。（なお、転
送クロックの空転送を実行しない場合には、従局の有す
る入力セレクタ回路１に従局の情報内容をアクセスさせ
る操作となる。）次に、ステップＳ１２２では、メモリ
マップの再設定に使用するメモリポインタと通信結果の
異常を登録する通信異常フラグを初期化して、ステップ
Ｓ１２３以降の初期化通信の実行を開始する。

【００６８】ステップＳ１２３では、メモリポインタを
インクリメントして０１Ｈにし、ステップＳ１２４で
は、予め従局配列順番が登録されている従局配列出力情
報のメモリマップの先頭値アドレス：ＭＴＯとメモリポ
インタ値を加算した値で示されるメモリアドレスが、予
め従局配列順番が登録されている従局並列出力情報のメ
モリマップの最終値アドレス：ＭＴＥに一致しているか
否かを判断する。

【００６９】ステップＳ１２４で、一致していれば、メ
モリマップのスキャンが終了したことになる。今は、一
致していないとしてステップＳ１２５に進み、シフト転
送する転送データの出力準備をする。

【００７０】なお、この初期化通信処理では、オールゼ
ロの内容をシフト転送するが、これに限定されるもので
はなく、シリアル通信装置の利用具合でオールゼロ以外
をシフト転送してもよい。

【００７１】次に、ステップＳ１２６〜Ｓ１２８で、従
局の回路構成に合わせて４ビット分のシフト転送を実行
する。すなわち、１ビットのシフトアウト信号および１
発の転送クロックを出力するとともに、クロック数カウ
ンタをインクリメントし（ステップＳ１２６）、１ビッ
トのシフトイン信号を入力し（ステップＳ１２７）、４
ビット分のシフト転送を終了したか否かを判断し（ステ
ップＳ１２８）、終了しないときには終了するまで、ス
テップＳ１２６およびステップＳ１２７の処理を繰り返
す。

【００７２】そして、４ビット分のシフト転送を終了す
るとステップＳ１２９に移り、シフト転送によって主局
に返送される第１番目の従局からの識別子情報を処理す
る。すなわち、基本となるメモリマップの従局並列出力
情報であるメモリマップの先頭値アドレス：ＭＴＯとメ
モリポインタ値を加算した値で示されるメモリアドレス
の内容をピックアップして、その上位４ビット内容をア
クセスする。そして、この上位４ビットの内容と、ステ
ップＳ１２８で入力終了と判断されたときの４ビット構
成のビット構成の識別子情報とを比較し（ステップＳ１
３０）、一致していれば、基本となるメモリマップの従
局並列出力情報に登録された識別子情報の従局が存在す
ると判断して前記ステップＳ１２３に戻り、次のシフト
転送による識別子情報から同様に従局の有無を判断す
る。一方、不一致の場合には、基本となるメモリマップ
の従局並列出力情報に登録された識別子情報の従局が存
在しないと判断して、ステップＳ１３１で、その該当従
局の上位４ビットで示される識別子情報内容を、「従局
無し」を意味するオールゼロ（００Ｈ）にクリアして再
登録し、続くステップＳ１３２で、メモリポインタをイ
ンクリメントして、基本となるメモリマップの従局並列
出力情報の次に位置する登録された識別子情報の従局を
指定して、前記ステップＳ１２９に戻り、同様に該当従
局の存在を判断する。つまり、存在しない従局のメモリ
エリアは、００Ｈにして登録を抹消して、存在する従局
のメモリエリアは、既に登録されている識別子情報をそ
のまま残すことで、現状での従局配列順番が再設定され
る。

【００７３】以上の処理を繰り返して、基本となるメモ
リマップの従局配列順番を再設定すると、ステップＳ１
２４で、登録従局のスキャンを終了すべきと判断するア
ドレス値ＭＴＥにスキャンアドレスが達するため、ステ
ップＳ１３３に移り、初期化通信実行で実際にシフト転
送出力した転送クロック総数をカウントするために主局
が有するクロック数カウンタのカウント値を一従局構成
ビット数である４ビットで除算して、現状の伝送路に存
在する従局総数を算出し、再設定されたメモリマップ上
で有りと判断された従局総数と比較することにより、こ
の初期化通信で再設定された従局配列順番が正常になさ
れたか否かを判定する自己診断を実施する。

【００７４】ステップＳ１３３で、一致した場合には、
正常に再設定されたと判断してステップＳ１３４に移
り、再設定フラグをセットした後に、本初期化通信処理
を終了する。

【００７５】一方、ステップＳ１３３で、不一致であっ
た場合には、正常ではない再設定であったと判断して再
設定フラグをリセットのまま、ステップＳ１３５に移
り、リトライカウンタをインクリメントして、一旦本初
期化通信処理を終了する。

【００７６】図１１に戻り、この初期化通信処理を終了
すると、一旦シリアル通信処理を終了する。

【００７７】そして、再びシリアル通信処理が起動され
ると、前記ステップＳ１０１でリトライカウンタ値をチ
ェックした上で、ステップＳ１０２でメモリマップが再
設定されているか否かを判断し、再設定に成功していれ
ば、ステップＳ１０５に移り、以下で説明する通常通信
の実行動作に進む一方、再設定に失敗していれば、再び
ステップＳ１０３に移って、初期化通信処理をリトライ
する。

【００７８】なお、初期化通信処理が一回でも成功すれ
ば、ステップＳ１０５以降の通常通信に移るが、失敗し
続けた場合には、図２のステップＳ１３５でリトライカ
ウンタ値がインクリメントされることによりそのカウン
ト値が所定値を越えるようになり、図１１のステップＳ
１０１で、通信動作不能と判断されてステップＳ１０４
に移り、通信故障処理を実行する。なお、この通信故障
処理は、装置故障として、電子機器全体の動作を停止す
るもので、サービスマン対応が要求されるものである。

【００７９】以上が初期化通信の主局制御であるが、こ
こで、図８〜図１０を用いて、具体的な初期化通信動作
をシリアル通信装置全体の動きから簡単に説明する。

【００８０】初期化シリアル通信によるメモリマップの
再設定は、図９に示す基本となる従局配列順番のメモリ
マップを基に実施される。主局は始めに、基本となる従
局配列順番のメモリマップの従局並列出力情報の下位４
ビット列の情報内容を各従局に対しシフト転送して従局
並列出力状態を初期化する。

【００８１】なお、本シリアル通信装置では、従局並列
状態を初期化するためにオールゼロを設定しているが、
これに特に限定されるものではなく、初期化情報内容
は、基本となる従局配列順番のメモリマップを作成する
ときに予め設定しておけばよい。

【００８２】そして、主局は、上述のように、各従局に
ソフトリセット信号を出力し、転送クロックを操作する
ことにより従局識別子入力内容をシフトレジスタ回路４
にロードさせる。その後、従局並列出力状態を初期化す
る従局並列出力情報をシフト転送する。その結果、各従
局には初期化する従局並列出力情報内容が並列出力端子
に出力されるとともに、主局には、順次、伝送路の従局
配列順番に識別子情報内容が返送されて来る。主局はこ
の識別子情報内容を４ビット毎に区切り、基本となる従
局配列順番のメモリマップに登録された識別子情報内容
の順番と比較しながら、現状の伝送路の従局配列順番を
再設定する。

【００８３】次に、識別子情報についての取り決めを簡
単に説明する。

【００８４】識別子情報は、電子機器の構成に必要とさ
れる電気ユニットを本体ユニットと称して、固定の値を
割り振り、電子機器の構成でなくても動作が実行できる
電気ユニットをオプションユニットと称して、順番に値
を割り振っている。但し、このオプションユニットの場
合は、単に１から順番に割り振るのではない。つまり、
本体ユニットは、必ず装置内に存在するため、予め設定
された伝送路順番の位置にあることを確認できればよ
く、したがって、識別子情報は固定値で設定できる。そ
して、オプションユニットは、既に位置順番が決定して
いる本体ユニット間に必ず存在するため、一つの本体ユ
ニットを基準とし、順番に番号を振る。したがって、オ
プションユニットの識別子情報は、一つの本体ユニット
間では重複する識別子情報内容は存在しないが、異なる
組みの本体ユニット間においては重複することが許され
るのであって、その識別判定も可能になる。図９では、
その識別子情報の割り振りの一例が従局並列出力情報の
上位４ビットに示されている。

【００８５】このような取り決めによる識別子情報の定
義に基づいて、図８に示す伝送路を例にメモリマップの
再設定処理を説明する。なお、このメモリ設定は、一般
的なＣＰＵのメモリ操作と同様に実行されるものであっ
て、以下に一例として説明するが、特にこれに限定され
たものではない。

【００８６】メモリを操作する手段として、メモリの先
頭位置アドレス（図９中、ＭＴＯで示す）とメモリポイ
ンタカウンタがあり、メモリの先頭位置アドレスが示す
メモリ内容を基準カウンタとして利用する。そして、シ
フト転送された識別子情報が本体ユニットの場合には、
メモリの先頭位置アドレスが示すメモリ内容の基準カウ
ンタ値をインクリメントし、オプションユニットの場合
には、メモリポインタカウンタ値をインクリメントす
る。

【００８７】主局には、まず、チェッカの識別子情報
（本体ユニット）がシフト転送される。この場合は、本
体ユニットであるため、基準カウンタ値がインクリメン
トされて０１Ｈになる。一方、メモリポインタカウンタ
値はインクリメントされず００Ｈのままである。そし
て、基本とされるメモリマップの先頭位置アドレスから
スキャンして、基準カウンタ値が示す順番に位置する本
体ユニットの識別子情報内容が登録されているアドレス
位置を該基本とされるメモリマップから割り出し（この
場合には０１Ｈであるため、最初に位置する本体ユニッ
トであるチェッカが割り出される）、そのアドレス位
置に基準カウンタアドレスを設定する。

【００８８】次に、基準カウンタ値とメモリポインタカ
ウンタ値との加算結果が示すアドレスのメモリの上位４
ビットとシフト転送された識別子情報内容とを比較す
る。この場合には、１番目に位置する本体ユニットの０
番目のメモリ内容（図９中、チェッカとなっている）
と、転送されたチェッカの識別子情報内容とを比較す
るため一致する。一致した場合には、該当従局有りと判
定し、基本となるメモリマップの設定された上位４ビッ
トはそのまま残して、従局有りという状態にしておく。

【００８９】次に、ソータの識別子情報（オプションユ
ニット）がシフト転送される。この場合には、オプショ
ンユニットであるため、基準カウンタ値がインクリメン
トされず０１Ｈのままで、メモリポインタカウンタ値が
インクリメントされて０１Ｈになる。その結果、１番目
に位置する本体ユニット後の１番目に示されるメモリ
（図９中、ソータとなっている）と、転送されたソータ
の識別子情報内容とを比較するため一致する。したがっ
て、同様に従局有りと処理される。

【００９０】次にシフト転送される識別子情報は、図８
より、高圧赤（オプションユニット）となる。この場合
には、本体ユニットではないため、メモリポインタカウ
ンタ値がインクリメントされて０２Ｈになる。一方、基
準カウンタ値は０１Ｈのままである。したがって、１番
目に位置する本体ユニット後の２番目に位置されるメモ
リ（図９中、スイッチバックとなっている）と、転送さ
れたソータの識別子情報内容とを比較する。その結果、
不一致となり、まず、１番目に位置する本体ユニット後
の２番目に位置されるメモリであるスイッチバックメモ
リの上位４ビットをオールゼロに再設定し、該当従局無
しにする。

【００９１】次に、再度メモリポインタカウンタ値をイ
ンクリメントし、０３Ｈとして、次のメモリマップに位
置する内容と比較する。つまり、１番目に位置する本体
ユニット後の３番目に位置されるメモリと比較する。同
様にこの場合には、不一致と判断され、一致するまで、
不一致のメモリは該当従局無しと設定して比較を続け
る。

【００９２】この場合には、メモリポインタカウンタ値
が０４Ｈのとき、つまり、１番目に位置する本体ユニッ
ト後の４番目に位置されるメモリと比較したときに一致
し、このメモリの従局を有りと設定する。

【００９３】次は、図８に示されるように、高圧１の識
別子情報（本体ユニット）がシフト転送される。本体ユ
ニットの識別子情報内容を受信すると、まず、基準カウ
ンタ値とメモリポインタカウンタ値とが示す以降のメモ
リから始まり、基準カウンタ値がインクリメントされた
値で示される本体ユニット間に登録されたオプションユ
ニットのメモリ内容を全て該当従局無しに設定する。こ
の場合は、高圧黄（オプションユニット）がそれに該当
する。次に、インクリメントされた基準カウンタ値を基
に、上述のように、基本となるメモリマップの再設定を
続ける。なお、基準カウンタがインクリメントされると
きは、メモリポインタカウンタ値はクリアされ００Ｈに
戻すようになる。

【００９４】そして、上記動作を基本とされるメモリマ
ップ全てに対し実行することで、メモリの再設定が図１
０（ａ）に示すように実行されるのである。つまり、こ
のメモリ操作は、基本的に、何番目に位置する本体ユニ
ット後の何番目に位置されるオプションユニットという
形態で操作され、メモリ内容の設定がなされる。

【００９５】以下、図１１のステップＳ１０５〜Ｓ１１
２で示される通常通信を説明する。

【００９６】同図において、上述の初期化通信処理をス
テップＳ１０３で実行すると、メモリマップ再設定フラ
グがセットされる。その結果、メモリマップは、図１０
（ａ）の従局並列出力情報の上位４ビットに示すよう
に、基本となるメモリマップでの従局配列順番から、現
状の伝送路に存在する従局の従局配列順番に再設定され
る。通常通信は、この従局配列順番の状態を基に実行さ
れる。

【００９７】ステップＳ１０２からステップＳ１０５に
移ると、リトライフラグをチェックしてリトライ通信の
有無を判断する。このリトライ通信は、初期化通信で説
明した処理と同様に、一回のシリアル通信が失敗したと
きに、リトライカウンタをインクリメントして、そのカ
ウント値が所定値以内の場合には再通信を実行するもの
で、通常通信制御にも存在する。

【００９８】なお、このリトライ通信手段の構成は、本
シリアル通信装置の２種類の通信手段である、初期化通
信と通常通信とが同時進行しないために、同じ手段構成
を利用し合う。つまり、リトライ通信で所定値を越えて
エラーとなるときには、初期化通信も通常通信もステッ
プＳ１０１からステップＳ１０４に移って、通信故障処
理ルーチンで処理される。一方、リトライ通信を実行す
るときには、初期化通信の場合は、前述したように、図
１２のステップＳ１３５でリトライカウンタのインクリ
メント処理を行い、再設定フラグをリセットのまま、図
１１のステップＳ１０２に到達し、再設定フラグが未設
定ということでリトライ通信が実行される。また、通常
通信の場合は、通常通信実行後のステップＳ１１２でリ
トライフラグのリセット処理を行い、このステップＳ１
０５によって、リトライ通信実行の判断がなされる。つ
まり、初期化通信と通常通信とでのリトライ通信制御は
別々に制御されるが、エラー処理ルーチンや処理に必要
なフラグ、カウンタ類は共用している。

【００９９】メモリマップの再設定を終えると、ステッ
プＳ１０５でリトライ通信なしと判断して、ステップＳ
１０６およびＳ１０７で主局での要求フラグか、また
は、従局での通信要求信号かのどちらかで通常通信の実
行要求を待機する。なお、初期化通信を終えたときに
は、従局の位相制御カウンタ１１も主局位相制御カウン
ト手段での制御カウント値も共に通信ソフトリセットで
００Ｈになっているために、ステップＳ１０７での従局
通信要求信号は無効である。したがって、主局は、特に
図示していないが、初期化通信を終えた直後に主局通信
要求フラグをセットして、ステップＳ１０６で通常通信
の実行を指示する。一方、通常通信を一回でも実行して
いると制御カウント値は０ＥＨとなっていて、上述した
ように、通常通信の実行指示を待機する。すなわち、ス
テップＳ１０７からステップＳ１１２に移り、リトライ
や故障などの処理信号をリセットして、本シリアル通信
処理を一旦終了して再び、ステップＳ１０５〜Ｓ１０７
のループにより待機して通常通信の実行指示を検知す
る。そして、通常通信の実行指示を受けるとステップＳ
１０８に移り、通常通信処理を実行する。

【０１００】図１３の通常通信処理において、まず、ス
テップＳ１４１で、通信ソフトリセットを実行して通信
実行の同期を取る。

【０１０１】次に、ステップＳ１４２で、通信実行のた
めのフラグや各カウンタ値をリセットする。

【０１０２】そして、ステップＳ１４３では、メモリ操
作のためのメモリポインタをインクリメントし、ステッ
プＳ１４４およびＳ１４５では、主局の位相制御カウン
タから制御カウンタ値をロードしてチェックし、予め登
録した所定値であるか否かを判断する。この場合では、
従局からシフト転送される従局入力情報を選択したとき
の００Ｈと、シフト転送を一巡実行したときの０６Ｈの
２ポイントを判定している。さらに、シフト転送を二巡
実行した後の二度読み比較結果のときを０ＤＨに設定
し、図１４のステップＳ１６０およびＳ１６１で判定し
ている。一方、従局通信要求信号の有効期間を０ＥＨと
設定しているが、ここでは、特にタイミング判定の実行
はしていないものの、通常通信での通信動作を終了し
て、次回通信実行可能状態を０ＥＨにするように制御し
ている。

【０１０３】ステップＳ１４５で、制御カウンタ値が上
記所定値（００Ｈ，０６Ｈ）であれば、ステップＳ１４
６に移り、返送位相信号のオンチェックを行う一方、ス
テップＳ１４５で、制御カウンタ値が上記所定値でなけ
れば、図１４のステップＳ１４７に移り、返送位相信号
のオフチェックを行う。

【０１０４】そして、ステップＳ１４６で返送位相信号
のオンチェックのときにオン、または、ステップＳ１４
７で返送位相信号のオフチェックのときにオフであれ
ば、正常に位相タイミングの同期が取れていると判断し
て、ステップＳ１５０に移る。一方、ステップＳ１４６
で返送位相信号のオンチェックのときにオフ、またはス
テップＳ１４７で返送位相信号のオフチェックのときに
オンであれば、位相タイミングの同期がずれていると判
断し、図１４のステップＳ１４８で通信異常フラグの位
相エラービットをセットし、ステップＳ１４９で通信ソ
フトリセットを実行して、現在実行している通常通信を
キャンセルする。この場合、図１１のステップＳ１０９
で異常と判断されて、ステップＳ１１０に移り、通信異
常フラグ解析が実行されて、ステップＳ１１１で、リト
ライ通信を指示するためにリトライフラグをセットし、
さらにリトライカウンタをインクリメントする。

【０１０５】なお、通信異常フラグ解析ルーチンの実行
は、特に図示しないが各種異常状態に応じて、各々対応
した複数のフラグから構成されている。そして、異常状
態内容が軽いとされるフラグがセット（ここで言う異常
状態内容は、予め、軽度の部類と重度の部類とに識別さ
れて設定されているものである）されているときには、
リトライカウンタ値を次のステップＳ１１１でインクリ
メント（＋１）処理して、リトライ通信の実行を指示す
る。一方、異常状態内容が重いとされるフラグがセット
されているときには、リトライカウンタ値をその場でエ
ラーとなる所定値にダイレクトにセットするように予め
部類分けされているために、次にステップＳ１１１でイ
ンクリメント（＋１）処理することで、一旦本シリアル
通信処理を終了した後のステップＳ１０１の判断でリト
ライ通信は実行されず、即、ステップＳ１０１からステ
ップＳ１０４に移って、通信故障処理ルーチンで通信動
作および電子機器の動作が停止される。

【０１０６】図１３のステップＳ１４６および図１４の
ステップＳ１４７で、返送位相信号状態が正常と判断さ
れると、ステップＳ１５０に移り、通常通信の実行に入
る。

【０１０７】まず、メモリポインタ値と従局並列出力情
報に示す再設定終了したメモリマップの先頭値アドレ
ス：ＭＴＯとの加算値がメモリマップの最終値アドレ
ス：ＭＴＥになっているか否かを判断し、等しい場合に
は、シフト転送するデータ一巡がスキャン終了したこと
を意味するため、ステップＳ１６０に移り、通常通信実
行後の後処理に入る。一方、等しくない場合、すなわち
シフト転送が終了していない場合には、ステップＳ１５
１およびＳ１５２に移り、メモリポインタ値とメモリマ
ップの先頭値アドレス：ＭＴＯとの加算値のアドレスが
示すメモリ内容の上位４ビットをチェックする。

【０１０８】ステップＳ１５２で、上位４ビットが００
Ｈであれば、再設定で登録従局なしとされているため、
再びステップＳ１４３に戻り、メモリポインタ値をイン
クリメントして、メモリマップの次の従局におけるシフ
ト転送の実行に移る。そして、再びステップＳ１５２に
到ると、同様にしてメモリ内容の上位４ビットをチェッ
クする。このとき、上位４ビットが００Ｈであれば、同
じ動作を繰り返し、００Ｈでなければ、そのメモリ内容
の下位４ビットをステップＳ１５３でアクセスし、ステ
ップＳ１５４でシフト転送のための１ビットシフトを実
行する。さらに、ステップＳ１５５で主局が有するクロ
ック数カウンタ手段が所定値か否かを判断して、主局お
よび従局が各々有する位相制御カウンタの制御カウント
値の制御を実行する。

【０１０９】そして、ステップＳ１５７でシフト転送に
よる１ビットの返送信号を入力し、ステップＳ１５８で
一つの従局分である４ビット分のシフト転送が終了した
か否かを判断する。ステップＳ１５８でまだの場合に
は、ステップＳ１５４に戻って同じ動作を繰り返す一
方、４ビット分のシフト転送が終了すれば、ステップＳ
１５９に移って、その４ビットデータを該当する従局で
ある図１０（ｂ）に示すメモリマップの従局並列入力情
報にストアする。具体的には、メモリポインタ値と従局
並列入力情報のメモリマップの先頭値アドレス：ＭＴＩ
との加算値アドレスが示すメモリ内容の下位４ビットに
ストアして情報内容を更新する。

【０１１０】そして、次の従局のシフト転送を実行する
ために以上動作を繰り返すために、再びステップＳ１４
３に戻る。

【０１１１】上述したように、ステップＳ１５０で、シ
フト転送する従局のデータスキャンが一巡して終了した
と判断したときには、図１４のステップＳ１６０に移
り、主局の位相制御カウンタの制御カウント値を０ＤＨ
にして、各従局からの二度読み結果を判定する。ステッ
プＳ１６１で、返送位相信号がオンしていれば、いずれ
かの従局で二度読み比較にエラーがあったことを意味す
るために、ステップＳ１６３に進み、通信異常フラグの
二度読み比較エラービットをセットして、ステップＳ１
６４でリトライ通信を実行するための通信ソフトリセッ
トを実行する。この後、再び図１１のステップＳ１０９
に戻り、上述のように、ステップＳ１０９からステップ
Ｓ１１０へ移って、リトライ通信の実行要求処理がなさ
れる。

【０１１２】一方、ステップＳ１６１で、返送信号がオ
ンされていない場合には、全ての従局で二度読み比較に
エラーがなかったことを意味するために、ステップＳ１
６２に進み、主局の位相制御カウンタの制御カウント値
を０ＥＨにして、各従局からの通信要求信号を有効に設
定して、無事、通常通信を終了したものとして図１１の
ステップＳ１０９に戻る。そして、通常異常フラグは０
０Ｈのまま、ステップＳ１１２でリトライフラグとリト
ライカウンタをリセットして一回の通常通信を終える。
これにより、次回の通信実行では、ステップＳ１０６お
よびＳ１０７で、主局または従局からの通信要求がある
まで通信待機状態を続け、要求がない限り通信実行は基
本的になされない。

【０１１３】以上が通常通信の主局制御であるが、この
通常通信は、初期化通信の実行で現状の伝送路に存在す
る従局の配列順番を再設定できた後に実施されるもの
で、再設定された伝送路に存在する従局の配列順番が変
化した場合には、直ちに初期化通信を実行してメモリの
再設定を実行しなければならない。

【０１１４】なお、主局通信要求の発生部分は、特に図
示していないが、電子機器本体の制御を司るＣＰＵが各
従局に情報更新が必要と判断する主局通信要求フラグを
各制御タスク中にセットする。したがって、主局は、シ
リアル通信処理の通常通信を制御する部分（図１１のス
テップＳ１０６）で主局通信要求フラグをチェックし
て、通常通信実行の有無を判断する。

【０１１５】このように、通常通信の実行は、再設定さ
れたメモリマップの従局並列出力情報で有効とされる下
位４ビット情報内容を順次シフト転送するとともに、返
送される情報内容を順次、従局並列入力情報の下位４ビ
ットに格納するだけでよい。つまり、一旦メモリの再設
定を実施すれば、主局は単にメモリ内容を転送するよう
な簡単な制御で各従局との情報交換を行うことができ
る。またさらに、通常通信を実行する所要時間は、情報
交換するデータビット数のみのシフト転送で済むために
最小時間で処理できる。

【０１１６】

【発明が解決しようとする課題】しかしながら、上記従
来のシリアル通信装置では、次のような問題があった。

【０１１７】すなわち、このシリアル通信装置では、伝
送路に存在する複数の従局は電子機器本体から着脱でき
ない本体ユニット用の従局と電子機器本体から着脱可能
なオプションユニット用の従局とで構成され、さらにオ
プションユニットは、ユーザレベルで着脱可能なものと
そうでないものとがある。

【０１１８】ユーザレベルで着脱可能なオプションユニ
ットは、電子機器の取扱い説明書などで、その着脱実行
の際は必ず電源を切るようにと記載されているととも
に、ユーザに対する指導を徹底しているが、場合によっ
ては、今まで利用していたユーザレベルで着脱可能なオ
プションユニットの利用を止める際に、電子機器本体の
電源を切らずに、単にそのオプションユニットを取り外
すだけで、継続して電子機器を使うことが極くまれに生
じたりする。

【０１１９】また、特に、電子写真装置のように紙搬送
中に発生する紙詰まり現象（一般的には「ジャム」と呼
ばれているもので、以下、単に「ジャム」と略して言
う）などが発生すると、装置によっては、ジャム処理の
ためにユーザレベルで着脱可能なオプションユニットを
装置から外して、ジャム処理を実行する必要があったり
する。その結果、装置本体の電源を切らずにオプション
ユニットを外し、ジャム処理後にオプションユニットを
接続し忘れ、そのまま継続して機器装置を使うことが極
くまれに生じたりもする。

【０１２０】このシリアル通信装置は、上述したよう
に、初期化通信により伝送路に存在する従局の配列順番
をメモリに再設定し、登録された従局に対応する情報内
容のみで構成されるシフト転送情報を通常通信によりシ
フト転送し、主局は複数の従局との情報交換を実行する
ものであるが故に、電子機器本体の電源を切らずにオプ
ションユニットを外し、継続して電子機器を使うことが
あると、初期化通信によって認識している伝送路に存在
する従局の配列順番に狂いを生じてしまう。つまり、伝
送路に存在する従局の配列順番をメモリに再設定する初
期化通信を実行した後の通常通信実行中では、確定した
従局の配列順番を基に構成されたシフト転送情報で通信
実行をするために、一つの従局接続が実際になくなるこ
とにより、伝送路に実際に接続されている従局配列と主
局のメモリに登録されている従局配列との間に狂いが生
じてしまう。

【０１２１】したがって、電子機器本体の電源を切って
オプションユニットを外す場合には、その後のオプショ
ンユニットの接続の有無に関係なく電源投入後に実行す
る初期化通信により再び従局の配列順番が更新されるの
で問題はないが、電子機器本体の電源を切らずに、一つ
の従局が外され継続して電子機器が使われる場合には、
実際の伝送路に接続される従局の配列順番と以前の初期
化通信で確定した、主局のメモリに保持した従局の配列
順番に狂いが生じ、本来、ある従局に伝達したい情報内
容が別の従局に誤伝達してしまう等、誤伝達に気付くこ
となく、通常通信による情報交換が継続され実行される
ため、シリアル通信そのものが成立できなくなる。

【０１２２】本発明は、この点に着目してなされたもの
であり、電子機器本体の電源を切らずに当該電子機器に
設置されたオプションユニットを取り外した場合であっ
ても、その後のシリアル通信を正常に行うことが可能な
シリアル通信装置、シリアル通信方法および記憶媒体を
提供することを目的とする。

【０１２３】

【課題を解決するための手段】上記目的を達成するた
め、本発明のシリアル通信装置は、一つの主局および複
数の従局をループ状に接続する伝送路と、前記複数の従
局の前記伝送路上の配列順番を記憶する記憶手段と、前
記主局の要求に応じて前記各従局がそれぞれ前記伝送路
を介してシリアル返送する識別子情報に基づいて、前記
伝送路上に現在配列されている従局の配列順番を前記記
憶手段に再設定する初期化通信手段と、該初期化通信手
段によって再設定された従局の配列順番に基づき、前記
伝送路を介して、前記主局から前記各従局へ情報をシリ
アル転送するとともに、前記各従局から前記主局へ情報
をシリアル転送し、該主局へシリアル転送された情報を
前記記憶手段の当該従局に対応する位置に記憶する通常
通信手段と、第１の従局と第２の従局に分類された前記
伝送路上に存在する複数の従局のうち、前記第１の従局
に対しては、前記主局へ転送される情報中、予め設定さ
れた少なくとも１つ以上のビットを第１の固定値に設定
し、前記第２の従局に対しては、前記ビットを前記第１
の固定値とは状態の異なる第２の固定値に設定する設定
手段と、前記記憶手段に記憶された前記主局へ転送され
た情報中前記ビットに設定された固定値の状態と、その
配列順番とを比較することにより、両者間にずれが生じ
ているか否かを判定する判定手段と、該判定の結果、ず
れが生じているときには、前記初期化通信手段による処
理を再度実行させるように制御する制御手段とを有する
ことを特徴とする。

【０１２４】好ましくは、前記第１の従局の個数は、前
記第２の従局の個数に比較して極めて少なく選択される
ことを特徴とする。

【０１２５】また、好ましくは、前記判定手段は、前記
記憶手段に記憶された前記主局へ転送された情報中、前
記第１の固定値が設定された情報と、その配列順番とを
比較することを特徴とする。

【０１２６】さらに、好ましくは、前記判定手段は、前
記通常通信手段による処理が前記複数の従局すべてに対
して１通り終了した後に、ずれ判定を行うことを特徴と
する。

【０１２７】また、さらに好ましくは、前記判定手段
は、前記通常通信手段による処理が前記複数の従局のそ
れぞれに対して終了する度に、ずれ判定を行うことを特
徴とする。

【０１２８】上記目的を達成するため、本発明のシリア
ル通信方法は、一つの主局および複数の従局をループ状
に接続する伝送路と、前記複数の従局の前記伝送路上の
配列順番を記憶する記憶手段とを備えた電子機器におけ
るシリアル通信方法であって、前記主局の要求に応じて
前記各従局がそれぞれ前記伝送路を介してシリアル返送
する識別子情報に基づいて、前記伝送路上に現在配列さ
れている従局の配列順番を前記記憶手段に再設定する初
期化通信工程と、該初期化通信工程によって再設定され
た従局の配列順番に基づき、前記伝送路を介して、前記
主局から前記各従局へ情報をシリアル転送するととも
に、前記各従局から前記主局へ情報をシリアル転送し、
該主局へシリアル転送された情報を前記記憶手段の当該
従局に対応する位置に記憶する通常通信工程と、第１の
従局と第２の従局に分類された前記伝送路上に存在する
複数の従局のうち、前記第１の従局に対しては、前記主
局へ転送される情報中、予め設定された少なくとも１つ
以上のビットを第１の固定値に設定し、前記第２の従局
に対しては、前記ビットを前記第１の固定値とは状態の
異なる第２の固定値に設定する設定工程と、前記記憶手
段に記憶された前記主局へ転送された情報中前記ビット
に設定された固定値の状態と、その配列順番とを比較す
ることにより、両者間にずれが生じているか否かを判定
する判定工程と、該判定の結果、ずれが生じているとき
には、前記初期化通信工程による処理を再度実行させる
ように制御する制御工程とを有することを特徴とする。

【０１２９】好ましくは、前記第１の従局の個数は、前
記第２の従局の個数に比較して極めて少なく選択される
ことを特徴とする。

【０１３０】また、好ましくは、前記判定工程では、前
記記憶手段に記憶された前記主局へ転送された情報中、
前記第１の固定値が設定された情報と、その配列順番と
を比較することを特徴とする。

【０１３１】さらに、好ましくは、前記判定工程では、
前記通常通信工程による処理が前記複数の従局すべてに
対して１通り終了した後に、ずれ判定を行うことを特徴
とする。

【０１３２】また、さらに好ましくは、前記判定工程で
は、前記通常通信工程による処理が前記複数の従局のそ
れぞれに対して終了する度に、ずれ判定を行うことを特
徴とする。

【０１３３】上記目的を達成するため、本発明の記憶媒
体は、一つの主局および複数の従局をループ状に接続す
る伝送路と、前記複数の従局の前記伝送路上の配列順番
を記憶する記憶手段とを備えた電子機器におけるシリア
ル通信モジュールを含む、コンピュータが実現できるプ
ログラムを格納した記憶媒体であって、前記シリアル通
信モジュールは、前記主局の要求に応じて前記各従局が
それぞれ前記伝送路を介してシリアル返送する識別子情
報に基づいて、前記伝送路上に現在配列されている従局
の配列順番を前記記憶手段に再設定する初期化通信モジ
ュールと、該初期化通信モジュールによって再設定され
た従局の配列順番に基づき、前記伝送路を介して、前記
主局から前記各従局へ情報をシリアル転送するととも
に、前記各従局から前記主局へ情報をシリアル転送し、
該主局へシリアル転送された情報を前記記憶手段の当該
従局に対応する位置に記憶する通常通信モジュールと、
第１の従局と第２の従局に分類された前記伝送路上に存
在する複数の従局のうち、前記第１の従局に対しては、
前記主局へ転送される情報中、予め設定された少なくと
も１つ以上のビットを第１の固定値に設定し、前記第２
の従局に対しては、前記ビットを前記第１の固定値とは
状態の異なる第２の固定値に設定する設定モジュール
と、前記記憶手段に記憶された前記主局へ転送された情
報中前記ビットに設定された固定値の状態と、その配列
順番とを比較することにより、両者間にずれが生じてい
るか否かを判定する判定モジュールと、該判定の結果、
ずれが生じているときには、前記初期化通信モジュール
による処理を再度実行させるように制御する制御モジュ
ールとを有することを特徴とする。

【０１３４】好ましくは、前記第１の従局の個数は、前
記第２の従局の個数に比較して極めて少なく選択される
ことを特徴とする。

【０１３５】また、好ましくは、前記判定モジュールで
は、前記記憶手段に記憶された前記主局へ転送された情
報中、前記第１の固定値が設定された情報と、その配列
順番とを比較することを特徴とする。

【０１３６】さらに、好ましくは、前記判定モジュール
では、前記通常通信モジュールによる処理が前記複数の
従局すべてに対して１通り終了した後に、ずれ判定を行
うことを特徴とする。

【０１３７】また、さらに好ましくは、前記判定モジュ
ールでは、前記通常通信モジュールによる処理が前記複
数の従局のそれぞれに対して終了する度に、ずれ判定を
行うことを特徴とする。

【０１３８】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。

【０１３９】図１は、本発明の第１の実施の形態に係る
シリアル通信装置を適用した電子機器の概略構成を示す
ブロック図であり、前記図８に対応するものである。

【０１４０】図８では、伝送路に接続される全ての従局
が有する複数の並列入力端子は全ビットとも主局への返
送情報として利用するように構成されていたが、本実施
の形態では、図１に示すように、伝送路に接続される全
ての従局が有する複数の並列入力端子のうち、ビット２
が、予め設定される所定ビットの情報内容に固定される
ように構成されている。この所定ビットは、特に限定さ
れるのものではなく、一つの従局の１ビットが割り振ら
れていればよい。そして、所定のビット２は、本実施の
形態では、従局ｓ２のみが第１の固定値状態（ハイレベ
ル）に設定され、その他の従局は、第２の固定値状態
（ロウレベル）に設定されるという従局構成で伝送路に
混在している。

【０１４１】なお、この伝送路での従局構成は、本発明
の趣旨をできる限り容易に説明するために、最も簡単な
ものを例示しているに過ぎず、予め設定される所定ビッ
トの構成は複数ビット構成でもよいし、また、第１の固
定値状態と第２の固定値状態は区別がつけばどのような
ものを採用してもよく、たとえばコード化されていても
よい。さらには、一つの従局のみが第１の固定値状態と
してなくてもよく、第１の固定値状態と第２の固定値状
態が適当な数で伝送路中に混在するように構成してもよ
いことは言うまでもない。

【０１４２】本実施の形態では、図１に示すように、従
局ｓ２のみが第１の固定値状態であるハイレベルに設定
されているため、通常通信処理を実行すると主局に返送
される情報内容を記憶保持する図９（ｂ）および１０
（ｂ）に示すメモリの従局並列入力情報は、下位４ビッ
トのビット２が所定ビットとなり、通常通信処理が正常
に実行されると、従局ｓ２である手差しユニット（本体
ユニット列に属する）の下位４ビットのビット２に”
１”が入力されて、それ以外の下位４ビットのビット２
が”０”となるのである。そして、初期化通信処理によ
って再設定された従局の配列順番に狂いが生じると、こ
の手差しユニットの下位４ビットのビット２が”０”に
なり、”０”となるべき従局が”１”を示すことにな
る。したがって、図２に示す制御を実行することで、本
発明の特徴である配列順番ずれ補正自己診断処理を実現
することができる。

【０１４３】以下、本実施の形態のシリアル通信装置が
実行する制御処理を、図２および図３を参照して説明す
る。

【０１４４】なお、本発明は上記従来のシリアル通信装
置を基に配列順番ずれ補正自己診断を実行できるように
したものであるが、本発明が意図する制御処理を実行可
能なシリアル通信装置であれば、特にシリアル通信装置
は限定されない。また、本実施の形態の説明で、上述し
た従来例と重複する説明内容と図面については、説明を
容易にするため省略する。

【０１４５】図２および図３は、本実施の形態のシリア
ル通信装置、特に主局ｍのＣＰＵが実行する制御処理の
一部である通常通信処理の手順を示すフローチャートで
あり、前記図１３および図１４に対応している。

【０１４６】ここで、この通常通信処理を説明する前
に、主局のＣＰＵが実行するプログラムの構成について
簡単に説明する。

【０１４７】このプログラムは、タスク形式の並列処理
によって構成されている。つまり、各独立した制御プロ
グラムが複数のタスクを構成し、電源投入後のＣＰＵリ
セットでメモリやポートの初期化設定などを実行して、
モニタプログラムと呼ばれる各タスクの起動動作を制御
するプログラムが実行される。

【０１４８】各タスクは、並列処理されてリアルタイム
で実行される。図２および図３に示すシリアル通信タス
ク中の通常通信タスク（処理）もモニタプログラムによ
り起動され、所定処理動作を実行すると一旦モニタプロ
グラムに戻るが、再び起動されると、前回の続きからプ
ログラム実行がなされる。同様に、別のタスクも所定処
理動作を実行して一旦停止するが、再び起動されて続き
の制御動作を実行する。これにより、各タスクは所定処
理動作を順次実行することで並列処理がなされ、装置全
体の動作が制御される。

【０１４９】また、各タスク間の連携は、各タスクによ
りアクセスされるメモリによってなされている。

【０１５０】以下、本実施の形態について説明するが、
以下で述べるプログラムも同様に並列処理されるタスク
ではあるが、説明を容易にするために一つのつながった
プログラム処理のようにして説明する。

【０１５１】モニタプログラムにより、前記図１１で説
明したシリアル通信タスク（処理）が起動されると、従
来例で述べたように、ステップＳ１０３で、初期化通信
処理により現状の通信伝送路に接続される従局配列順番
のメモリ再設定が実行される。

【０１５２】そして、メモリの再設定が終了すると、初
期化通信処理後の初めての通常通信が、ステップＳ１０
６またはＳ１０７からステップＳ１０８の通常通信処理
に移行される。

【０１５３】この通常通信処理に移ると、従来例で述べ
たように、シフト転送制御が順次実行され、メモリに伝
送路中に存在する全従局からの並列入力情報が格納され
る。そして、ステップＳ１５０でシフト転送動作が終了
したと判断されると、図３のステップＳ１に移り、予め
設定される所定ビット（本実施の形態では、ビット２）
が第１の固定値状態で設定される従局の配列順番を認識
し、その配列順番を記憶保持する、基本となる従局の配
列順番を認識する制御を実行する。これにより、初期化
通信後の初めての通常通信で、基本となる従局の配列順
番を認識し、以降に実行する通常通信毎に、認識した基
本となる従局の配列順番を監視することで本発明の特徴
である配列順番ずれ補正自己診断を実施する。

【０１５４】初期化通信後の初めての通常通信で全従局
からの並列入力情報がメモリに格納されると、ステップ
Ｓ１〜Ｓ４のループにより、メモリに格納された所定ビ
ットであるビット２の状態が、”１”（オン状態）であ
る従局の配列順番をスキャンして検索する。なお、本実
施の形態では、一つの従局のみが”１”（オン状態）で
あるため、ビット２がオンと判断できる従局が見つかれ
ば、スキャン検索を終了できるのであって、ビット２が
オンと判断できる従局が複数あれば、メモリに存在する
全ての従局のビット２のスキャン検索を実行する。

【０１５５】そして、ステップＳ３でビット２がオンと
判断すると、ステップＳ５で順番フラグをチェックし、
リセットされているときには、初期化通信後の初めての
通常通信ということで、ステップＳ６に移って、その従
局の配列順番をカウンタＢ（図示せず）に記憶保持する
とともに、基本となる従局の配列順番を認識したという
ことで順番フラグをセットして、ステップＳ１６０以降
の通常通信の後処理を、従来例で述べたように実行す
る。

【０１５６】このように、メモリに格納された情報内容
をスキャン検索し、カウンタＢにその該当する従局の配
列順番を記憶保持する処理が所定状態検索記憶処理であ
る。

【０１５７】そして、順番フラグがセットされている
間、カウンタＢに記憶保持された従局の配列順番は維持
されて、次に説明するように、通常通信の実行毎に検出
される従局の配列順番と比較される。

【０１５８】次に、初期化通信後の初めての通常通信の
実行が終了して、その後の通常通信が実行されると、メ
モリに格納された情報内容が更新されて、同様にステッ
プＳ１に移ってくる。そして、所定状態検索記憶処理の
スキャン検索ルーチン（ステップＳ２〜Ｓ４）を利用
し、更新された情報内容のうち、所定ビットがオンされ
ている従局の配列順番を割り出すための信号状態判断処
理を実行する。

【０１５９】なお、本実施の形態では、所定状態検索記
憶処理のスキャン検索ルーチンを利用したが、後述する
第２の実施の形態のように、信号状態判断処理を独自に
設けてもよい。

【０１６０】信号状態判断処理の実行の結果、ステップ
Ｓ５で順番フラグを判断してステップＳ７に移る。ステ
ップＳ７では、カウンタＢに記憶された、従局の配列順
番と現シフト転送で得た所定ビットがオンされている従
局の配列順番とを比較する該当従局順番判定処理を実行
し、一致した場合には、従来例と同様に、ステップＳ１
６０以降の通常通信の後処理を実行する。つまり、伝送
路に存在する従局の配列順番に狂いがなかったと判定さ
れたことになる。

【０１６１】一方、ステップＳ７で不一致と判断する
と、ステップＳ８で初期化通信を再度実行させるため
に、メモリマップの再設定フラグをリセットするととも
に、その後の所定状態検索記憶処理の実行のために順番
フラグもリセットする。そして、ステップＳ８からステ
ップＳ１６４に移り、従来例で述べたように、通信ソフ
トリセットを実行して、シリアル通信処理の実行で伝送
路に接続される従局の配列順番を再度設定させるように
処理する。

【０１６２】このように、本実施の形態では、所定状態
検索記憶処理で、基本となる従局の配列順番を認識して
記憶し、信号状態判断処理で、その後に実行する通信毎
に基本となる従局の配列順番を確認し、該当従局順番判
定処理で、基本となる従局の配列順番のズレを確認し、
ずれていると判定すると直ちに、実行した通信による情
報交換内容をソフトリセットして、従局の配列順番を再
び認識する初期化通信を実行させる配列順番ずれ補正自
己診断処理を行うようにしたので、何等かの原因で生じ
る伝送路に存在する従局の配列順番の狂いを、情報交換
を実行しながらにして検出するとともに、配列順番ずれ
を補正する自己診断機能をコストアップせずに、従来の
制御動作を利用して、容易に実現できる。

【０１６３】次に、本発明の第２の実施の形態に係るシ
リアル通信装置を説明する。

【０１６４】本実施の形態のシリアル通信装置は、上記
第１の実施の形態のシリアル通信装置と同様に、図１に
示す従局構成の伝送路において、基本となる従局の配列
順番のズレを確認し、ずれていると判定すると直ちに、
実行した通信による情報交換内容をソフトリセットし
て、従局の配列順番を再び認識する初期化通信を実行さ
せる配列順番ずれ補正自己診断処理を行うが、前記第１
の実施の形態では、所定状態検索記憶処理で基本となる
従局の配列順番を認識して記憶した後、信号状態判断処
理でメモリに更新された情報内容をスキャン検索し、所
定ビットがオンとなる従局の配列順番を見い出す該当従
局順番判定処理で基本となる従局の配列順番のズレを確
認するのに対して、本実施の形態では、所定状態検索記
憶処理で基本となる従局の配列順番を認識し記憶した後
に実行する通常通信において、順次返送される従局から
の情報内容を各従局毎に、所定ビットの状態を判断する
ことにより、所定ビットがオフとなる従局はオフである
か、所定ビットがオンとなる従局はオンであるかを判定
し、いずれの場合でも異なる判定であると、基本となる
従局の配列順番にズレがあると判定するようにした点が
異なっている。

【０１６５】本実施の形態でも説明を容易にするため
に、前提となる伝送路に接続される従局構成は、図１に
おける伝送路の従局のブロック図を用いることにする。
また、従来例および第１の実施例と同様な部分は同符号
で示して、その説明は省略する。

【０１６６】図４および図５は、本実施の形態のシリア
ル通信装置、特に主局ｍのＣＰＵが実行する制御処理の
一部である通常通信処理の手順を示すフローチャートで
ある。

【０１６７】モニタプログラムにより、前記図１１のシ
リアル通信タスクが起動されると、上述したように、ス
テップＳ１０３で初期化通信による現状の通信伝送路に
接続される従局配列順番のメモリ再設定が実行される。
メモリの再設定が終了すると、初期化通信後の初めての
通常通信がステップＳ１０８で実行される。このときの
通常通信では、第１の実施の形態と同様に、順番フラグ
はリセットのままであるため、ステップＳ１４２からス
テップＳ１５９、そしてステップＳ２１からステップＳ
１４３へ従来例で述べたように、メモリに従局から返送
される情報内容を格納し、ステップＳ１５０でシフト転
送の終了判断をすると、図５のステップＳ１１に移り所
定状態検索記憶処理を実行する。この所定状態検索記憶
処理は、第１の実施の形態と同様に、ステップＳ１１〜
Ｓ１４のループによって、メモリに格納された所定ビッ
トであるビット２の状態が、”１”（オン状態）である
従局の配列順番をスキャンして検索する。そして、ステ
ップＳ１３でビット２がオンと判断すると、ステップＳ
１５に移りその従局の配列順番をカウンタＢに記憶保持
するとともに、基本となる従局の配列順番を認識したと
いうことで、順番フラグをセットして、ステップＳ１６
０以降の通常通信の後処理を、従来例で述べたように実
行することで、初期化通信後の初めての通常通常手段を
終了する。

【０１６８】次に、所定状態検索記憶処理でカウンタＢ
に記憶された、基本となる従局の配列順番を基に順番フ
ラグがセットされた後での通常通信での処理について説
明する。なお、このカウンタＢの内容は、初期化通信後
の初めての通常通信で実行される所定状態検索記憶処理
にて更新されるが、それ以外では更新されずに記憶保持
される。

【０１６９】本実施の形態では、従局から返送される情
報内容毎に、その従局の配列順番と所定ビットの状態を
随時チェックして、異常があると引続きの通信動作は即
キャンセルされ、それだけ早く配列順番ずれ補正自己診
断処理による従局の配列順番のリカバリーが実行され
る。通常通信処理では、従来例で述べたように、一つの
従局毎に返送情報を所定のメモリに格納しながら、全従
局の返送情報を処理する。つまり、図４のステップＳ１
４３からステップＳ１５９までの一回の実行で一従局が
処理されて、ステップＳ１５０で全従局の処理が終了し
たと判断するまで、ステップＳ１４３からステップＳ１
５９を繰り返し実行する。そこで、一従局毎に所定ビッ
トの状態を判定するのが本実施の形態である。

【０１７０】したがって、ステップＳ１５９を終えると
ステップＳ２１に移って、順番フラグを判断することで
初期化通信後の初めての通常通信でないことを確認し
て、ステップＳ２２に移る。そして、ステップＳ２２
で、今ステップＳ１５９で格納した従局のメモリポイン
タ値と、カウンタＢに記憶されたメモリポインタ値とを
比較する該当従局順番判定処理で該当従局か否かを判定
する。カウンタＢに登録される従局以外の従局は、ここ
で該当従局でないためにステップＳ２４に移って、信号
状態判断処理で所定ビットがオフであることを判断す
る。また、カウンタＢに登録される従局のときは、ここ
で該当従局であるためにステップＳ２３に移り、信号状
態判断処理で所定ビットがオンであることを判断する。

【０１７１】このステップＳ２３およびＳ２４では、所
定ビットがオフであるべき従局はオフであって、所定ビ
ットがオンであるべき従局はオンであることを判断し、
問題ないときには、ステップＳ１４３に戻って次の従局
に対して同様に返送情報のメモリへの格納、所定ビット
チェックが実行され、全従局が終了するまで繰り返され
る。

【０１７２】一方、このステップＳ２３およびＳ２４
で、所定ビットがオフであるべき従局がオンであったと
き、または、所定ビットがオンであるべき従局はオフで
あると判断すると伝送路の従局の配列順番に狂いが発生
したと判断し、即、ステップＳ２５で順番フラグをリセ
ットするとともに、初期化通信の実行を指示し、図５の
ステップＳ１６４で通信ソフトリセットを実行してタス
クを一旦終了する。つまり、通常通信の実行中であって
も、従局の配列順番に異常があると判断すれば、通信を
中断して、できるだけ早く初期化通信を実行させて、従
局の配列順番の再度の設定を実行させることができる。

【０１７３】このように、本実施の形態では、所定状態
検索記憶処理で所定ビットがオンとなる基本の従局の配
列順番をメモリから検索して記憶させて、次の通常通信
の実行以降、該当従局順番判定処理で入力される返送情
報を従局毎に随時、該当従局であるかを判断して、その
結果に対応する所定ビットの信号状態かを信号状態判断
処理で判断することで、従局の配列順番のズレを確認
し、従局の配列順番にズレがあると判定すると通信動作
を即時中断して初期化通信の実行に切り換えることで、
従局の配列順番の再度の設定を実行させるので、配列順
番ずれを補正する自己診断機能をコストアップせずに、
従来の制御動作を利用して容易に構成できるとともに、
本シリアル通信装置のような、通信形態における情報交
換の信頼性をさらに高めることができる。

【０１７４】なお、上述した実施の形態の機能を実現す
るソフトウェアのプログラムコードを記録した記憶媒体
を、システムまたは装置に供給し、そのシステムまたは
装置のコンピュータ（またはＣＰＵやＭＰＵ）が記憶媒
体に格納されたプログラムコードを読出し実行すること
によっても、本発明の目的が達成されることは言うまで
もない。

【０１７５】この場合、記憶媒体から読出されたプログ
ラムコード自体が本発明の新規な機能を実現することに
なり、そのプログラムコードを記憶した記憶媒体は本発
明を構成することになる。

【０１７６】プログラムコードを供給するための記憶媒
体としては、たとえば、フロッピーディスク、ハードデ
ィスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、
ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯ
Ｍ６などを用いることができる。また、通信ネットワー
クを介してサーバコンピュータからプログラムコードが
供給されるようにしてもよい。

【０１７７】また、コンピュータが読出したプログラム
コードを実行することにより、上述した実施の形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳなどが
実際の処理の一部または全部を行い、その処理によって
上述した実施の形態の機能が実現される場合も含まれる
ことは言うまでもない。

【０１７８】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって上述した実施の形態の機能が実現される
場合も含まれることは言うまでもない。

【０１７９】

【発明の効果】以上説明したように、請求項１，６また
は１１に記載の発明によれば、第１の従局と第２の従局
に分類された伝送路上に存在する複数の従局のうち、前
記第１の従局に対しては、主局へ転送される情報中、予
め設定された少なくとも１つ以上のビットが第１の固定
値に設定され、前記第２の従局に対しては、前記ビット
が前記第１の固定値とは状態の異なる第２の固定値に設
定され、記憶手段に記憶された前記主局へ転送された情
報中前記ビットに設定された固定値の状態と、その配列
順番とを比較することにより、両者間にずれが生じてい
るか否かが判定され、判定の結果、ずれが生じていると
きには、初期化通信による処理が再度実行されるので、
たとえば、ユーザが何らかの事情で電子機器本体の電源
を切らずに一つの従局を本体から外し、そのまま機器本
体の動作を継続させたときでも、従局の配列順番が狂っ
たことを認識せずにシリアル通信を実行して誤動作を誘
発することはなく、直ちに従局の配列順番を自動的に再
設定し、その後の機器本体の動作に支障を与えないシリ
アル通信を行うことができ、したがって、このような形
態の電子機器における情報交換の信頼をさらに向上させ
ることができる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係るシリアル通信
装置を適用した電子機器の概略構成を示すブロック図で
ある。

【図２】図１のシリアル通信装置、特に主局のＣＰＵが
実行する制御処理の一部である通常通信処理の手順を示
すフローチャートである。

【図３】図２の通常通信処理の続きを示すフローチャー
トである。

【図４】本発明の第２の実施の形態に係るシリアル通信
装置、特に主局のＣＰＵが実行する制御処理の一部であ
る通常通信処理の手順を示すフローチャートである。

【図５】図４の通常通信処理の続きを示すフローチャー
トである。

【図６】従来のシリアル通信装置を適用した電子機器の
概略構成を示すブロック図である。

【図７】図６のいずれかの従局の詳細な構成を示すブロ
ック図である。

【図８】図６の電子機器からオプションとして設置され
る従局をいくつか省略して構成した電子機器の一例を示
すブロック図である。

【図９】図６のシリアル通信装置が情報交換を実施する
際に利用するメモリマップの一例を示す図である。

【図１０】図９のメモリマップを初期化通信によって再
設定した後のメモリマップを示す図である。

【図１１】図６のシリアル通信装置が実行するシリアル
通信処理の手順を示すフローチャートである。

【図１２】図１１中の初期化通信処理の詳細な手順を示
すフローチャートである。

【図１３】図１１中の通常通信処理の詳細な手順を示す
フローチャートである。

【図１４】図１３の通常通信処理の続きを示すフローチ
ャートである。

【符号の説明】

１ 入力セレクタ回路 ２ 入力ラッチ回路 ３ ＥＸＯＲ回路Ａ ４ シフトレジスタ回路 ５ 二度読みラッチ回路 ６ ＥＸＯＲ回路Ｂ ７ 出力ラッチ回路 ８ ゲート回路 ９ デコード回路Ａ １０ クロック数カウンタ回路 １１ 位相制御カウンタ回路 １２ デコード回路Ｂ ｍ 主局 ｓ１〜ｓ１２ 従局

フロントページの続き Ｆターム(参考） 5B021 AA01 BB10 CC06 5B045 BB31 BB42 HH06 JJ45 5B077 NN02 5K031 AA10 BA01 CB06 CB09 DA02 DA16 EA07 EC01 5K034 AA05 CC06 DD02 DD04 EE05 HH01 HH02 HH08 HH09 HH11 HH14 HH17 HH26 LL01 LL03 MM01 MM03 MM39 NN26 RR01 TT01 TT02

Claims (15)

【特許請求の範囲】
1. 【請求項１】 一つの主局および複数の従局をループ状
   に接続する伝送路と、 前記複数の従局の前記伝送路上の配列順番を記憶する記
   憶手段と、 前記主局の要求に応じて前記各従局がそれぞれ前記伝送
   路を介してシリアル返送する識別子情報に基づいて、前
   記伝送路上に現在配列されている従局の配列順番を前記
   記憶手段に再設定する初期化通信手段と、 該初期化通信手段によって再設定された従局の配列順番
   に基づき、前記伝送路を介して、前記主局から前記各従
   局へ情報をシリアル転送するとともに、前記各従局から
   前記主局へ情報をシリアル転送し、該主局へシリアル転
   送された情報を前記記憶手段の当該従局に対応する位置
   に記憶する通常通信手段と、 第１の従局と第２の従局に分類された前記伝送路上に存
   在する複数の従局のうち、前記第１の従局に対しては、
   前記主局へ転送される情報中、予め設定された少なくと
   も１つ以上のビットを第１の固定値に設定し、前記第２
   の従局に対しては、前記ビットを前記第１の固定値とは
   状態の異なる第２の固定値に設定する設定手段と、 前記記憶手段に記憶された前記主局へ転送された情報中
   前記ビットに設定された固定値の状態と、その配列順番
   とを比較することにより、両者間にずれが生じているか
   否かを判定する判定手段と、 該判定の結果、ずれが生じているときには、前記初期化
   通信手段による処理を再度実行させるように制御する制
   御手段とを有することを特徴とするシリアル通信装置。
2. 【請求項２】 前記第１の従局の個数は、前記第２の従
   局の個数に比較して極めて少なく選択されることを特徴
   とする請求項１に記載のシリアル通信装置。
3. 【請求項３】 前記判定手段は、前記記憶手段に記憶さ
   れた前記主局へ転送された情報中、前記第１の固定値が
   設定された情報と、その配列順番とを比較することを特
   徴とする請求項２に記載のシリアル通信装置。
4. 【請求項４】 前記判定手段は、前記通常通信手段によ
   る処理が前記複数の従局すべてに対して１通り終了した
   後に、ずれ判定を行うことを特徴とする請求項１から３
   のいずれかに記載のシリアル通信装置。
5. 【請求項５】 前記判定手段は、前記通常通信手段によ
   る処理が前記複数の従局のそれぞれに対して終了する度
   に、ずれ判定を行うことを特徴とする請求項１から３の
   いずれかに記載のシリアル通信装置。
6. 【請求項６】 一つの主局および複数の従局をループ状
   に接続する伝送路と、前記複数の従局の前記伝送路上の
   配列順番を記憶する記憶手段とを備えた電子機器におけ
   るシリアル通信方法であって、 前記主局の要求に応じて前記各従局がそれぞれ前記伝送
   路を介してシリアル返送する識別子情報に基づいて、前
   記伝送路上に現在配列されている従局の配列順番を前記
   記憶手段に再設定する初期化通信工程と、 該初期化通信工程によって再設定された従局の配列順番
   に基づき、前記伝送路を介して、前記主局から前記各従
   局へ情報をシリアル転送するとともに、前記各従局から
   前記主局へ情報をシリアル転送し、該主局へシリアル転
   送された情報を前記記憶手段の当該従局に対応する位置
   に記憶する通常通信工程と、 第１の従局と第２の従局に分類された前記伝送路上に存
   在する複数の従局のうち、前記第１の従局に対しては、
   前記主局へ転送される情報中、予め設定された少なくと
   も１つ以上のビットを第１の固定値に設定し、前記第２
   の従局に対しては、前記ビットを前記第１の固定値とは
   状態の異なる第２の固定値に設定する設定工程と、 前記記憶手段に記憶された前記主局へ転送された情報中
   前記ビットに設定された固定値の状態と、その配列順番
   とを比較することにより、両者間にずれが生じているか
   否かを判定する判定工程と、 該判定の結果、ずれが生じているときには、前記初期化
   通信工程による処理を再度実行させるように制御する制
   御工程とを有することを特徴とするシリアル通信方法。
7. 【請求項７】 前記第１の従局の個数は、前記第２の従
   局の個数に比較して極めて少なく選択されることを特徴
   とする請求項６に記載のシリアル通信方法。
8. 【請求項８】 前記判定工程では、前記記憶手段に記憶
   された前記主局へ転送された情報中、前記第１の固定値
   が設定された情報と、その配列順番とを比較することを
   特徴とする請求項７に記載のシリアル通信方法。
9. 【請求項９】 前記判定工程では、前記通常通信工程に
   よる処理が前記複数の従局すべてに対して１通り終了し
   た後に、ずれ判定を行うことを特徴とする請求項６〜８
   のいずれかに記載のシリアル通信方法。
10. 【請求項１０】 前記判定工程では、前記通常通信工程
    による処理が前記複数の従局のそれぞれに対して終了す
    る度に、ずれ判定を行うことを特徴とする請求項６〜８
    のいずれかに記載のシリアル通信方法。
11. 【請求項１１】 一つの主局および複数の従局をループ
    状に接続する伝送路と、前記複数の従局の前記伝送路上
    の配列順番を記憶する記憶手段とを備えた電子機器にお
    けるシリアル通信モジュールを含む、コンピュータが実
    現できるプログラムを格納した記憶媒体であって、 前記シリアル通信モジュールは、 前記主局の要求に応じて前記各従局がそれぞれ前記伝送
    路を介してシリアル返送する識別子情報に基づいて、前
    記伝送路上に現在配列されている従局の配列順番を前記
    記憶手段に再設定する初期化通信モジュールと、 該初期化通信モジュールによって再設定された従局の配
    列順番に基づき、前記伝送路を介して、前記主局から前
    記各従局へ情報をシリアル転送するとともに、前記各従
    局から前記主局へ情報をシリアル転送し、該主局へシリ
    アル転送された情報を前記記憶手段の当該従局に対応す
    る位置に記憶する通常通信モジュールと、 第１の従局と第２の従局に分類された前記伝送路上に存
    在する複数の従局のうち、前記第１の従局に対しては、
    前記主局へ転送される情報中、予め設定された少なくと
    も１つ以上のビットを第１の固定値に設定し、前記第２
    の従局に対しては、前記ビットを前記第１の固定値とは
    状態の異なる第２の固定値に設定する設定モジュール
    と、 前記記憶手段に記憶された前記主局へ転送された情報中
    前記ビットに設定された固定値の状態と、その配列順番
    とを比較することにより、両者間にずれが生じているか
    否かを判定する判定モジュールと、 該判定の結果、ずれが生じているときには、前記初期化
    通信モジュールによる処理を再度実行させるように制御
    する制御モジュールとを有することを特徴とする記憶媒
    体。
12. 【請求項１２】 前記第１の従局の個数は、前記第２の
    従局の個数に比較して極めて少なく選択されることを特
    徴とする請求項１１に記載の記憶媒体。
13. 【請求項１３】 前記判定モジュールでは、前記記憶手
    段に記憶された前記主局へ転送された情報中、前記第１
    の固定値が設定された情報と、その配列順番とを比較す
    ることを特徴とする請求項７に記載の記憶媒体。
14. 【請求項１４】 前記判定モジュールでは、前記通常通
    信モジュールによる処理が前記複数の従局すべてに対し
    て１通り終了した後に、ずれ判定を行うことを特徴とす
    る請求項１１〜１３のいずれかに記載の記憶媒体。
15. 【請求項１５】 前記判定モジュールでは、前記通常通
    信モジュールによる処理が前記複数の従局のそれぞれに
    対して終了する度に、ずれ判定を行うことを特徴とする
    請求項１１〜１３のいずれかに記載の記憶媒体。