JP2001007400A - Semiconductor light emitting element - Google Patents

Semiconductor light emitting element

Info

Publication number
JP2001007400A
JP2001007400A JP17583099A JP17583099A JP2001007400A JP 2001007400 A JP2001007400 A JP 2001007400A JP 17583099 A JP17583099 A JP 17583099A JP 17583099 A JP17583099 A JP 17583099A JP 2001007400 A JP2001007400 A JP 2001007400A
Authority
JP
Japan
Prior art keywords
emitting device
light emitting
semiconductor light
layer
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP17583099A
Other languages
Japanese (ja)
Inventor
Tadashi Mitsui
正 三井
Hideki Yao
秀樹 八尾
Akihiko Saegusa
明彦 三枝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP17583099A priority Critical patent/JP2001007400A/en
Publication of JP2001007400A publication Critical patent/JP2001007400A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor light emitting element improved so as to suppress spread of structural defects. SOLUTION: A substrate a light emitting semiconductor layer 3, having a light emitting area at the upper surface, is provided. Partitions 4a for partitioning the light emitting region into a plurality of sections. A thin film electrode 5 is provided for injecting a current, so as to cover the partitions 4a and contact the light emitting semiconductor layer 3 surface.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、一般に半導体発
光素子に関するものであり、より特定的には、構造欠陥
および点欠陥の拡大を抑制することができるように改良
された半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention generally relates to a semiconductor light emitting device, and more particularly to a semiconductor light emitting device improved so as to suppress the expansion of structural defects and point defects.

【0002】[0002]

【従来の技術】図40は、従来の発光素子の構造(a)
と発光機構(b)を示す図である。
2. Description of the Related Art FIG. 40 shows a structure (a) of a conventional light emitting device.
It is a figure which shows the light emission mechanism (b).

【0003】図40を参照して、発光ダイオード(Ligh
t-Emitting Diode:LED)は、pおよびn型半導体結
晶が隣り合って構成するpn接合部での少数キャリア注
入と、これに続く発光再結合現象を利用した電気−光変
換型の半導体発光素子である。
Referring to FIG. 40, a light emitting diode (Ligh
The t-Emitting Diode (LED) is an electro-optical conversion type semiconductor light emitting device utilizing minority carrier injection at a pn junction formed by adjacent p and n type semiconductor crystals and subsequent light emission recombination. It is.

【0004】素子そのものが、0.3mm角程度の半導
体結晶材料でできており、図40(a)に示すように、
基本構造はSi整流素子と変わるところがない。
[0004] The element itself is made of a semiconductor crystal material of about 0.3 mm square, and as shown in FIG.
The basic structure is the same as the Si rectifier.

【0005】p型結晶に正、n型結晶の負の順方向電圧
を印加すると、図40(b)に示すように、p領域には
電子が、n領域には正孔が注入される。これらの少数キ
ャリアの一部が多数キャリアと発光再結合することによ
って光を生ずる。
When a positive forward voltage is applied to the p-type crystal and a negative forward voltage is applied to the n-type crystal, electrons are injected into the p region and holes are injected into the n region, as shown in FIG. Some of these minority carriers emit light by radiative recombination with majority carriers.

【0006】[0006]

【発明が解決しようとする課題】ところで、このような
半導体発光素子は、劣化が激しいというのが1つの問題
点である。特に、ZnSe系化合物半導体発光素子にお
いて、劣化しやすい。このような劣化は、注入電流によ
り、「バグ」と呼ばれる点欠陥クラスタが転位や積層欠
陥等の構造欠陥に沿って、駆動され、構造欠陥の端部に
蓄積し、構造欠陥が拡大することに基づくという報告が
なされている(Appl. Phys. Lett. 63(1993)3
107)。
One problem is that such a semiconductor light-emitting device is severely deteriorated. In particular, the ZnSe-based compound semiconductor light emitting device is easily deteriorated. Such degradation is caused by the fact that point current clusters called "bugs" are driven along with structural defects such as dislocations and stacking faults by the injection current, accumulate at the ends of the structural defects, and the structural defects are enlarged. Has been reported (Appl. Phys. Lett. 63 (1993) 3).
107).

【0007】さて、初期欠陥の密度を低減させること
は、技術的にかなり困難である上、結晶の品位を上昇さ
せることはコストを増加させる。
Now, it is technically difficult to reduce the density of initial defects, and increasing the quality of a crystal increases the cost.

【0008】これを改良するため、図41を参照して、
ウェハから切り出す素子の大きさを小さくし(360μ
m→50μm)、初期欠陥を全く含まない素子のみを利
用するという提案がなされている。しかし、このような
方法では、素子を切り分けるときに、へき開部から欠陥
や歪みが入る。また、発光面積が小さいため実効電流が
大きくなり、寿命が短くなる。さらに、小さい素子を実
装したり、多数の素子を結合するハンドリングにコスト
がかかるという問題点を抱えている。
In order to improve this, referring to FIG.
Reduce the size of the element cut out from the wafer (360μ
m → 50 μm), and proposals have been made to use only devices that do not contain any initial defects. However, in such a method, when the element is cut, a defect or distortion is generated from the cleavage. In addition, since the light emitting area is small, the effective current increases, and the life is shortened. Furthermore, there is a problem in that mounting a small element or handling a large number of elements is expensive.

【0009】この発明は上記のような問題点を解決する
ためになされたもので、コストをかけずに、構造欠陥が
増殖しないように改良された半導体発光素子を提供する
ことを主要な目的とする。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its main object to provide a semiconductor light emitting device improved so that structural defects do not multiply without increasing the cost. I do.

【0010】[0010]

【課題を解決するための手段】請求項1に係る半導体発
光素子は、基板を備える。上記基板の上に、その上表面
が発光面となる発光性半導体層が設けられている。上記
発光性半導体層の上に、上記発光面を複数の部分に間仕
切り、その直下の発光性半導体層部分に電流が流れるの
を阻止する間仕切り手段が設けられている。上記間仕切
り手段を被覆し、かつ上記発光性半導体層の表面に接触
するように、上記基板の上に電流を注入するための薄膜
電極が設けられている。
A semiconductor light emitting device according to claim 1 includes a substrate. A light-emitting semiconductor layer whose upper surface is a light-emitting surface is provided on the substrate. On the light-emitting semiconductor layer, there is provided partition means for partitioning the light-emitting surface into a plurality of portions and for preventing a current from flowing to a portion of the light-emitting semiconductor layer immediately below the light-emitting surface. A thin film electrode for injecting a current is provided on the substrate so as to cover the partitioning means and contact the surface of the light emitting semiconductor layer.

【0011】請求項2に係る発明においては、上記基板
周縁上に、上記薄膜電極がその上を被覆している台座電
極が設けられている。上記間仕切り手段は、上記台座電
極と同じ材料で形成されている。
In the invention according to claim 2, a pedestal electrode on which the thin-film electrode covers the periphery of the substrate is provided. The partitioning means is made of the same material as the pedestal electrode.

【0012】請求項3に係る半導体発光素子において
は、上記薄膜電極は、上記発光性半導体層とオーミック
接触を果たし得る材料で形成されている。
In the semiconductor light emitting device according to the third aspect, the thin film electrode is formed of a material capable of achieving ohmic contact with the light emitting semiconductor layer.

【0013】請求項4に係る発光素子においては、上記
薄膜電極は、光透過性の材料で形成されている。
[0013] In the light emitting device according to the fourth aspect, the thin film electrode is formed of a light transmissive material.

【0014】請求項5に係る半導体発光素子において
は、上記薄膜電極は、Au、Pd、NiおよびITO
(In23−5wt%SnO2)からなる群より選ばれ
た材料で形成されている。
In a semiconductor light emitting device according to a fifth aspect, the thin film electrode is made of Au, Pd, Ni and ITO.
(In 2 O 3 -5 wt% SnO 2 ).

【0015】請求項6に係る半導体発光素子において
は、上記間仕切り手段は、その直下の半導体層に電流が
流れないような層構造を有している。
In the semiconductor light emitting device according to the present invention, the partitioning means has a layer structure such that no current flows through the semiconductor layer immediately below the partitioning means.

【0016】請求項7に係る半導体発光素子において
は、上記間仕切り手段は、半導体層とオーミック接触を
果たし得ない材料で形成されている。
In the semiconductor light emitting device according to the present invention, the partition means is made of a material which cannot make ohmic contact with the semiconductor layer.

【0017】請求項8に係る半導体発光素子において
は、上記間仕切り手段は、Ti、Al、ZnS、Al2
3、Ni、SiO2、およびSiNからなる群より選ば
れた材料で形成されている。
In the semiconductor light emitting device according to the present invention, the partitioning means may include Ti, Al, ZnS, Al 2
It is formed of a material selected from the group consisting of O 3 , Ni, SiO 2 , and SiN.

【0018】請求項9に係る半導体発光素子において
は、上記間仕切り手段は、光透過性の導電体で形成され
た上層と、絶縁体で形成された下層とからなる。
In the semiconductor light emitting device according to the ninth aspect, the partitioning means comprises an upper layer formed of a light-transmitting conductor and a lower layer formed of an insulator.

【0019】請求項10に係る半導体発光素子において
は、上記絶縁体は、SiO2、SiN、Al23、ダイ
ヤモンド、エポキシ樹脂およびアクリル樹脂からなる群
より選ばれた材料で形成されている。
In a tenth aspect of the present invention, the insulator is made of a material selected from the group consisting of SiO 2 , SiN, Al 2 O 3 , diamond, epoxy resin and acrylic resin.

【0020】請求項11に係る半導体発光素子において
は、上記光透過性導電体は、ITO、有機電導体および
BEDT−TTFからなる群より選ばれた材料で形成さ
れている。
In the semiconductor light emitting device according to the eleventh aspect, the light transmissive conductor is formed of a material selected from the group consisting of ITO, an organic conductor, and BEDT-TTF.

【0021】請求項12に係る半導体発光素子において
は、上記発光性半導体層は、その上層に超格子コンタク
ト層を含む。上記間仕切り手段の直下において、上記超
格子コンタクト層の一部が除去されている。上記間仕切
り手段は、上記超格子コンタクト層の上記除去された部
分に埋込まれるように設けられている。
In a twelfth aspect of the present invention, the light emitting semiconductor layer includes a superlattice contact layer as an upper layer. Immediately below the partitioning means, a part of the superlattice contact layer is removed. The partitioning means is provided so as to be embedded in the removed portion of the superlattice contact layer.

【0022】請求項13に係る半導体発光素子において
は、上記発光性半導体層は、p型の超格子コンタクト層
と、その下に形成されたp型半導体層と、該p型の超格
子コンタクト層と上記p型半導体層との間であって、上
記間仕切り手段の下方に設けられた、該仕切り手段の下
部に電流を流さない別の半導体層とを含む。
In the semiconductor light emitting device according to the thirteenth aspect, the light emitting semiconductor layer includes a p-type superlattice contact layer, a p-type semiconductor layer formed thereunder, and the p-type superlattice contact layer. A separate semiconductor layer provided between the first and second p-type semiconductor layers and below the partitioning means and not passing current under the partitioning means.

【0023】請求項14に係る半導体発光素子において
は、上記別の半導体層は、上記薄膜電極とオーミック接
触を果たし得ない材料で形成されている。
In the semiconductor light emitting device according to the present invention, the another semiconductor layer is formed of a material that cannot make ohmic contact with the thin film electrode.

【0024】請求項15に係る半導体発光素子において
は、上記間仕切り手段は、平面形状で、格子型になるよ
うに形成されている。
In the semiconductor light emitting device according to a fifteenth aspect, the partitioning means is formed to have a planar shape and a lattice shape.

【0025】請求項16に係る半導体発光素子において
は、上記間仕切り手段は、平面形状で、櫛型になるよう
に形成されている。
In the semiconductor light emitting device according to the sixteenth aspect, the partitioning means is formed in a planar shape and in a comb shape.

【0026】請求項17に係る半導体発光素子において
は、上記間仕切り手段は、平面形状で、対角格子型にな
るように形成されている。
In a semiconductor light-emitting device according to a seventeenth aspect, the partitioning means is formed to have a planar shape and a diagonal lattice type.

【0027】請求項18に係る半導体発光素子において
は、上記間仕切り手段は、平面形状で、ハニカム格子型
になるように形成されている。
In the semiconductor light emitting device according to the eighteenth aspect, the partitioning means is formed to have a planar shape and a honeycomb lattice type.

【0028】[0028]

【発明の実施の形態】本発明は、上述の問題点を解決す
るために、電極構造を改良したものであり、以下に述べ
るように、電気的な間仕切りを入れ、素子を実際に切り
分けずに同一の効果を得ることにより解決を図ることを
特徴としている。電気的間仕切りを用いて、欠陥の拡大
を抑制する原理についての概念図を、図1と図2に示
す。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention is an improvement of the electrode structure in order to solve the above-mentioned problems. As will be described below, an electric partition is provided so that the elements can be separated without actually separating them. The solution is characterized by achieving the same effect. FIGS. 1 and 2 are conceptual diagrams showing the principle of suppressing the expansion of defects by using an electric partition.

【0029】図1は、間仕切りがない場合の半導体発光
素子の断面図である。図1(a)を参照して、単結晶基
板1の裏面に、In電極2が設けられている。単結晶基
板1の上に、発光性半導体層であるエピタキシャル層3
が形成されている。エピタキシャル層3の上であって、
その外周部に、台座電極4が設けられている。エピタキ
シャル層3に接触し、かつ台座電極4を被覆するよう
に、単結晶基板1の上に薄膜電極5が設けられている。
台座電極4の上の部分でリード線6が薄膜電極5に接続
されている。単結晶基板1は、In電極2を介在させ
て、素子架台50の上に載せられている。エピタキシャ
ル層3中には、通常、初期欠陥8が存在する。
FIG. 1 is a sectional view of a semiconductor light emitting device without a partition. Referring to FIG. 1A, an In electrode 2 is provided on the back surface of single crystal substrate 1. Epitaxial layer 3 which is a light emitting semiconductor layer on single crystal substrate 1
Are formed. On the epitaxial layer 3,
A pedestal electrode 4 is provided on the outer periphery. A thin film electrode 5 is provided on single crystal substrate 1 so as to be in contact with epitaxial layer 3 and to cover pedestal electrode 4.
A lead wire 6 is connected to the thin film electrode 5 at a position above the pedestal electrode 4. The single crystal substrate 1 is mounted on an element mount 50 with an In electrode 2 interposed. Initial defects 8 usually exist in the epitaxial layer 3.

【0030】さて、素子の劣化は、電流を注入すること
により進行することが明らかになっている。すなわち電
流9が薄膜電極5からIn電極2へと流されると、初期
欠陥8から欠陥が拡大し、図1(b)に示すように、最
終的に、欠陥が素子全体に広がる。欠陥が素子全体に広
がると、発光素子は光らなくなる。なお、この場合、台
座電極4の直下には電流が流れないので、台座電極4の
下のエピタキシャル層3には欠陥が広がらないことが認
められている。
It has been clarified that the deterioration of the element progresses by injecting a current. That is, when a current 9 flows from the thin film electrode 5 to the In electrode 2, the defect expands from the initial defect 8, and finally the defect spreads over the entire element as shown in FIG. If the defect spreads over the entire device, the light emitting device will not glow. In this case, since no current flows directly below the pedestal electrode 4, it is recognized that the defect does not spread to the epitaxial layer 3 under the pedestal electrode 4.

【0031】図2は、本願発明の特徴である、電気的な
間仕切りがある場合の半導体発光素子の断面図である。
図2において、図1に示す半導体発光素子と同一または
相当する部分には、同一の参照番号を付し、その説明は
繰返さない。
FIG. 2 is a cross-sectional view of a semiconductor light-emitting device having an electric partition, which is a feature of the present invention.
2, the same or corresponding portions as those of the semiconductor light emitting device shown in FIG. 1 are denoted by the same reference numerals, and description thereof will not be repeated.

【0032】図1(a)に示す半導体発光素子と図2
(a)に示す本願発明に係る半導体発光素子の異なる点
は、以下のとおりである。すなわち、発光性半導体層3
の上に発光面を複数の部分に間仕切りする間仕切り手段
4aが設けられている。間仕切り手段4aを被覆し、発
光性半導体層の表面に接触するように、電流を注入する
ための薄膜電極層5が設けられている。間仕切り手段4
aは、台座電極5と同じ材料で形成されている。間仕切
り手段4aの下では、電流がエピタキシャル層3中に注
入されない。電流を注入する領域と注入しない領域を、
このように効果的に配置すれば、素子に電気的な間仕切
りを入れることが可能となる。電流を注入しない領域で
は劣化が進まない。
The semiconductor light emitting device shown in FIG.
The differences of the semiconductor light emitting device according to the present invention shown in FIG. That is, the light emitting semiconductor layer 3
Partitioning means 4a for partitioning the light emitting surface into a plurality of parts is provided on the light emitting device. A thin-film electrode layer 5 for injecting current is provided so as to cover the partitioning means 4a and come into contact with the surface of the light-emitting semiconductor layer. Partitioning means 4
“a” is formed of the same material as the pedestal electrode 5. No current is injected into the epitaxial layer 3 under the partitioning means 4a. The region where current is injected and the region where no current is injected
With such an effective arrangement, it becomes possible to provide an electrical partition in the element. Deterioration does not proceed in a region where no current is injected.

【0033】したがって、このように電気的な間仕切り
を入れることにより、初期欠陥8から拡大する欠陥は、
図2(b)を参照して、エピタキシャル層3の一部3a
にとどまり、素子全体には広がらない。このように構成
することによって、半導体発光素子の寿命が著しく延び
ることが認められた。
Therefore, by providing an electric partition in this way, the defect that expands from the initial defect 8 is:
Referring to FIG. 2B, part 3a of epitaxial layer 3
And does not spread over the entire device. It has been recognized that such a configuration significantly extends the life of the semiconductor light emitting device.

【0034】次に、本発明に係る半導体発光素子の構造
をさらに詳細に説明する。図3(a)は間仕切りのない
発光素子の斜視図である。まず、分解斜視図である図3
(b)を参照して、活性層を含む基板1と、台座電極4
と薄膜電極5を組合せたものが、図3(a)に示す半導
体発光素子である。
Next, the structure of the semiconductor light emitting device according to the present invention will be described in more detail. FIG. 3A is a perspective view of a light-emitting element without a partition. First, FIG. 3 which is an exploded perspective view
Referring to (b), a substrate 1 including an active layer and a pedestal electrode 4
The semiconductor light emitting device shown in FIG.

【0035】これに対して、図4(a)は間仕切りのあ
る半導体発光素子の斜視図である。分解斜視図である図
4(b)を参照して、台座電極4は、発光面を複数の部
分に間仕切りする間仕切り手段4aを含む。このような
台座電極4と基板1と薄膜電極5とを組合せたものが図
4(a)に示す半導体発光素子である。
FIG. 4A is a perspective view of a semiconductor light emitting device having partitions. Referring to FIG. 4B which is an exploded perspective view, pedestal electrode 4 includes partitioning means 4a for partitioning the light emitting surface into a plurality of portions. A combination of the pedestal electrode 4, the substrate 1, and the thin film electrode 5 is a semiconductor light emitting device shown in FIG.

【0036】なお、台座電極4は、ワイヤボンディング
等で外部から電流を注入するための電線を接続する部分
であるため、基板への密着性が強い、機械的強度のある
もが選ばれる。しかし、間仕切り部4aを含む台座電極
4は、直下の半導体層とはオーミック接触を果たし得な
い材料でできており、台座電極4の直下には電流は注入
されない。
Since the pedestal electrode 4 is a portion for connecting an electric wire for injecting a current from the outside by wire bonding or the like, a material having high adhesion to the substrate and high mechanical strength is selected. However, the pedestal electrode 4 including the partition portion 4a is made of a material that cannot make ohmic contact with the semiconductor layer immediately below, and no current is injected directly below the pedestal electrode 4.

【0037】次に、本発明の効果について説明する。図
5(a)は間仕切りがない場合の平面図であり、図5
(b)は間仕切りがある場合の平面図である。これらの
図では、初期欠陥8から線状に広がる“Dark Line Defe
cts(DLD)”と呼ばれる欠陥の場合について示して
いる。
Next, the effects of the present invention will be described. FIG. 5A is a plan view when there is no partition, and FIG.
(B) is a plan view when there is a partition. In these figures, the “Dark Line Defe
cts (DLD) ".

【0038】図5(a)を参照して、間仕切りがない場
合は、DLDが素子の外縁部まで広がってしまう。一
方、図5(b)を参照して、間仕切りがある場合は、間
仕切りのところで欠陥の拡大が停止する。このDLDの
長さは、平均的には、素子を分割した数の逆数で表わさ
れると考えられる(この場合は9分の1)。それゆえ、
理論上、欠陥密度は分割した数で割った数、寿命は掛け
た数に倍加される。
Referring to FIG. 5A, if there is no partition, the DLD extends to the outer edge of the element. On the other hand, referring to FIG. 5B, if there is a partition, the enlargement of the defect stops at the partition. It is considered that the length of this DLD is, on average, represented by the reciprocal of the number of divided elements (in this case, 1/9). therefore,
Theoretically, the defect density is multiplied by the number divided, and the life is multiplied by the multiplied number.

【0039】図5(a)(b)では、間仕切りを格子型
に入れた場合について示したが、この発明はこれに限ら
れるものでない。
FIGS. 5 (a) and 5 (b) show the case where the partitions are arranged in a lattice shape, but the present invention is not limited to this.

【0040】図6(a)は、格子型に間仕切りを行なっ
た例であり、図6(b)は櫛型に間仕切りを行なった場
合の例であり、図6(c)は対角格子型に間仕切りを行
なった場合の例であり、図6(d)はハニカム格子型に
間仕切りを行なった例である。これらは、用途により使
い分けることが可能である。たとえば、欠陥が素子の対
角線方向に広がる結晶であれば、図6(c)のように、
格子の向きをそれを合せて変えることも可能である。た
だし、電流が流れるように図6(d)のように幾何学的
に効率的な配置をする必要がある。
FIG. 6A shows an example in which a partition is formed in a lattice pattern, FIG. 6B shows an example in which a partition is formed in a comb form, and FIG. FIG. 6D shows an example in which partitioning is performed in a honeycomb lattice type. These can be used properly depending on the application. For example, if the defect is a crystal extending in the diagonal direction of the element, as shown in FIG.
It is also possible to change the orientation of the grid accordingly. However, it is necessary to provide a geometrically efficient arrangement as shown in FIG.

【0041】図7は、電流注入制限領域がDLDの拡大
・伸長を抑制していることを示すエレクトロルミネッセ
ンス像(ELI)の概略図である。これは、LEDを切
り出す前の試料を裏面から観察した像であり、図7
(a)が劣化前、図7(b)が劣化後のELIの概略図
である。これらの図を比較して、図7(a)中で“A”
で示された台座電極部(電流注入制限領域)で、
“B”,“C”で示された薄膜電極部(電流注入領域)
から伸長しているDLDの伸長が止まっていることがわ
かる。このことから、台座電極と同一材料で形成された
間仕切り部分が、電気的間仕切りとして有効に働いてい
ることがわかる。尚、このときDLDが電流注入制限領
域に進入する距離は約10μmである。この値は多くの
試料でもほぼ一定である。このことから、反対側(Bに
対してC,Cに対してB)から伸長してくるDLDを考
慮すれば、間仕切り用の電流注入制限領域の幅は約20
〜30μmあればよいことになる。
FIG. 7 is a schematic diagram of an electroluminescence image (ELI) showing that the current injection restriction region suppresses enlargement / extension of the DLD. This is an image obtained by observing the sample from the back surface before cutting out the LED.
FIG. 7A is a schematic diagram of the ELI before deterioration, and FIG. 7B is a schematic diagram of the ELI after deterioration. By comparing these figures, “A” in FIG.
In the pedestal electrode section (current injection limiting area) indicated by,
Thin-film electrode parts indicated by “B” and “C” (current injection area)
It can be seen from FIG. 7 that the elongation of the DLD that has been extended has stopped. This indicates that the partition portion formed of the same material as the pedestal electrode effectively functions as an electrical partition. In this case, the distance at which the DLD enters the current injection restriction region is about 10 μm. This value is almost constant in many samples. From this, considering the DLD extending from the opposite side (C for B and B for C), the width of the current injection limiting region for the partition is about 20
-30 μm is sufficient.

【0042】本発明では、LEDの形状は通常のLED
素子と何ら変わるところはない。電流注入用の電極の改
良のみなので、既に確立されている低コストのLED素
子作製技術をそのまま応用することが可能である。一般
的に、LEDの改良において、電極構造は「電流が流せ
て、光が透過すればよい」程度の認識しかされておら
ず、発光構造層やクラッド層の材料開発にのみ注目され
ていた。本発明は、この電極がその下にあるLEDに与
える効果を積極的に利用したものである。
In the present invention, the shape of the LED is a normal LED.
There is no difference from the element. Since only the electrode for current injection is improved, it is possible to directly apply the already established low-cost LED element manufacturing technology. In general, in the improvement of the LED, the electrode structure has been recognized only to the extent that "the current can flow and the light can be transmitted", and attention has been paid only to the development of the material of the light emitting structure layer and the cladding layer. The present invention positively utilizes the effect of this electrode on the underlying LED.

【0043】[0043]

【実施例】次に、具体的な実施例について図について説
明する。
Next, a specific embodiment will be described with reference to the drawings.

【0044】実施例1 本実施例は、ZnSe基板上に、ZnCdSe系青緑色
発光素子が形成されたものの上に、格子型電極を形成し
た半導体発光素子にかかるものである。基板として、n
型ZnSe基板(ドーパント:アルミニウム)と、エピ
タキシャル発光構造としてZnSeを母体とする混晶か
らなる積層構造を採用した。ZnSe基板は厚さ700
μmのものを使用した。
Embodiment 1 The present embodiment relates to a semiconductor light emitting device in which a ZnCdSe blue-green light emitting device is formed on a ZnSe substrate and a lattice type electrode is formed on the ZnCdSe blue light emitting device. As a substrate, n
A stacked structure composed of a type ZnSe substrate (dopant: aluminum) and a mixed crystal having ZnSe as a base material was employed as an epitaxial light emitting structure. ZnSe substrate has a thickness of 700
μm was used.

【0045】本基板上に、発光ピークが493.0nm
(室温)であるような青緑色の発光構造を、ホモエピタ
キシャル技術を用いて、分子線エピタキシ(MBE)法
により形成した。このエピタキシャル発光構造は、p型
にドープされたZnTeとZnSeの積層超格子構造か
らなるp型コンタクト層、p型にドープされたZn0. 85
Mg0.150.10Se0.90層からなるp型クラッド層、Z
nSe層とZn0.88Cd0.1 2Se層の積層構造からな
る多重量子井戸活性層、n型にドープされたZn0.85
0.150.10Se0.90層からなるn型クラッド層とから
なる。
On this substrate, the emission peak was 493.0 nm.
A blue-green light-emitting structure (room temperature) was formed by molecular beam epitaxy (MBE) using a homoepitaxial technique. The epitaxial emission structure, p-type contact layer laminated made of super lattice structure of ZnTe and ZnSe doped with p-type, Zn 0. 85 doped with p-type
P-type cladding layer composed of Mg 0.15 S 0.10 Se 0.90 layer, Z
nSe layer and Zn 0.88 Cd 0.1 2 Se layer multiple quantum well active layer having a laminated structure of, n-type doped the Zn 0.85 M
g 0.15 S 0.10 Se 0.90 layer and an n-type clad layer.

【0046】このエピタキシャルウェハのコンタクト層
上に、Au/Tiからなる格子状のパターンp型電極
(光取出し部、内枠360μm×360μm角)を形成
し、さらに20nmの厚みからなる薄膜全面Au電極を
形成し、基板裏面側にはInからなるn型電極を形成し
た。
On the contact layer of this epitaxial wafer, a lattice-shaped pattern p-type electrode (light extraction portion, inner frame 360 μm × 360 μm square) made of Au / Ti is formed, and further a thin-film Au electrode having a thickness of 20 nm is formed. Was formed, and an n-type electrode made of In was formed on the back surface side of the substrate.

【0047】格子型電極の具体的なパターンを図8に示
す。図8を参照して、参照番号4で示す領域(間仕切り
部を含む)が、間仕切り部を含む台座電極部(電流注入
制限領域)である。参照番号5で示す部分が、薄膜電極
部(電流注入領域)である。光取出し部は360μm×
360μmの正方形の領域である。幅20μmの電気的
間仕切り用の台座電極部は格子型をしている。活性層で
発光した光は、一辺100μm〜110μmの長方形の
領域から取出される。幅20μmという値は、線状の欠
陥の伸長を停止させる距離10μm×2(格子の両側か
ら伸びることを考慮)から決定した。
FIG. 8 shows a specific pattern of the grid electrode. Referring to FIG. 8, a region indicated by reference numeral 4 (including a partition portion) is a pedestal electrode portion (current injection restriction region) including the partition portion. The portion indicated by reference numeral 5 is a thin film electrode portion (current injection region). Light extraction part is 360μm ×
This is a 360 μm square area. The pedestal electrode portion for electric partitioning having a width of 20 μm has a lattice shape. Light emitted from the active layer is extracted from a rectangular region having a side of 100 μm to 110 μm. The value of 20 μm in width was determined based on a distance of 10 μm × 2 (considering extension from both sides of the lattice) at which the extension of the linear defect was stopped.

【0048】図8中の点線で示された部分がへき開を行
なう部分である。この部分でへき開を行ない、500μ
m×500μm角のチップとする。電極形成後のエピタ
キシャルウェハを500μm×500μm角のサイズに
切り出し、チップ化したものを素子架台(ステム)に固
定し、LEDとした。
The portion indicated by the dotted line in FIG. 8 is a portion where cleavage is performed. Cleave at this part, 500μ
The chip is an m × 500 μm square chip. After the electrodes were formed, the epitaxial wafer was cut into a size of 500 μm × 500 μm square, and a chip was fixed to an element mount (stem) to obtain an LED.

【0049】このLEDを定電流モードで測定したとこ
ろ、高輝度の青緑光を得ることができた。典型的な発光
強度は、20mAで1.5mWであった。素子寿命は約
200時間で、従来のZnSeを使った青緑色LED素
子と比べて約5倍近くに延びた。また、この素子では、
電流注入制限領域が欠陥の拡大を抑制するため、初期欠
陥分布の偏在の影響を受けにくい。それゆえ、各素子間
の特性にばらつきが少なく、量産時の不良品発生率が減
少した。
When this LED was measured in the constant current mode, it was possible to obtain blue-green light of high luminance. Typical emission intensity was 1.5 mW at 20 mA. The device life was about 200 hours, which was nearly five times longer than that of a conventional blue-green LED device using ZnSe. In this element,
Since the current injection restriction region suppresses the expansion of defects, it is less susceptible to the uneven distribution of the initial defect distribution. Therefore, there is little variation in the characteristics between the elements, and the occurrence rate of defective products during mass production is reduced.

【0050】実施例2 本実施例は、ZnSe基板上に、ZnCdAe系白色発
光素子を形成し、その上に、対角格子型電極を形成した
半導体発光素子にかかる。
Embodiment 2 This embodiment relates to a semiconductor light emitting device in which a ZnCdAe-based white light emitting device is formed on a ZnSe substrate, and a diagonal lattice type electrode is formed thereon.

【0051】基板として、n型ZnSe基板(ドーパン
ト:アルミニウム)、エピタキシャル発光構造としてZ
nSeを母体とする混晶からなる積層構造を採用した。
ZnSe基板は厚さ700μmのものを使用した。本基
板上に、発光ピークが481.0nm(室温)であるよ
うな青色の発光構造をホモエピタキシャル技術を用い
て、分子線エピタキシ(MBE)法により形成した。本
エピタキシャル発光構造は、p型にドープされたZnT
eとZnSeの積層超格子構造からなるp型コンタクト
層、p型にドープされたZn0.85Mg0.150.10Se
0.90層からなるp型クラッド層、ZnSe層とZn0.88
Cd0.12Se層の積層構造からなる多重量子井戸活性
層、n型にドープされたZn0.85Mg0.150.10Se
0.90層からなるn型クラッド層とからなる。
The substrate is an n-type ZnSe substrate (dopant: aluminum), and the epitaxial light emitting structure is Z
A laminated structure composed of a mixed crystal having nSe as a base was employed.
A ZnSe substrate having a thickness of 700 μm was used. On this substrate, a blue light-emitting structure having a light emission peak of 481.0 nm (room temperature) was formed by molecular beam epitaxy (MBE) using a homoepitaxial technique. This epitaxial light emitting structure is a p-doped ZnT
p-type contact layer having a stacked superlattice structure of e and ZnSe, p-type doped Zn 0.85 Mg 0.15 S 0.10 Se
0.90 p-type cladding layer, ZnSe layer and Zn 0.88
Multiple quantum well active layer having a laminated structure of Cd 0.12 Se layer, Zn 0.85 Mg 0.15 S 0.10 Se doped to n-type
And an n-type cladding layer composed of 0.90 layers.

【0052】多重量子井戸活性層から出た青色光は、基
板の発光中心を励起し、発光ピークが590nm(室
温)であるような黄色の光を発光させる。この2つの光
が重なることにより、白色光が得られる。
The blue light emitted from the multiple quantum well active layer excites the emission center of the substrate and emits yellow light having an emission peak at 590 nm (room temperature). When these two lights overlap, white light is obtained.

【0053】本エピタキシャルウェハ上に、Au/Ti
からなる対角格子状のパターンp型電極(光取出し部、
内枠360μm×360μm角)を形成し、さらに、2
0nmの厚みからなる薄膜全面Au電極を形成し、基板
裏面側にはInからなるn型電極を形成した。
On this epitaxial wafer, Au / Ti
Diagonal lattice pattern p-type electrode (light extraction part,
An inner frame (360 μm × 360 μm square) is formed.
An Au electrode was formed on the entire surface of the thin film having a thickness of 0 nm, and an n-type electrode made of In was formed on the back surface of the substrate.

【0054】対角格子型電極の具体的なパターンを図9
に示す。図中、4は間仕切り部分を含む台座電極部(電
流注入制限領域)で、5は薄膜電極部(電流注入領域)
である。光取出し部は360μm×360μmの正方形
の領域である。正方形の領域に、幅20μmの電気的間
仕切り用の台座電極が、対角格子型に渡されている。電
気的間仕切り用の台座電極は360μm×360μmの
正方形の各辺に対して45°の角度をなしている。本エ
ピタキシャルウェハで対角格子状パターンを採用した理
由は、本エピタキシャルウェハで使用している活性層
(Zn0.88Cd0.12Se)では、<100>晶体軸方向
にDLDが伸長することにより劣化が進むことが既にわ
かっているからである。活性層および基板から発光した
光は、図9において、白で示された三角形および四角
形、五角形の部分から取出される。電気的間仕切り用の
台座電極の幅を20μmとした理由は、実施例1と同じ
である。
FIG. 9 shows a specific pattern of the diagonal lattice type electrode.
Shown in In the figure, 4 is a pedestal electrode portion (current injection restriction region) including a partition portion, and 5 is a thin film electrode portion (current injection region).
It is. The light extraction part is a square area of 360 μm × 360 μm. A pedestal electrode for electric partitioning having a width of 20 μm is provided in a square area in a diagonal lattice pattern. The pedestal electrode for electrical partitioning forms an angle of 45 ° with respect to each side of a 360 μm × 360 μm square. The reason why the diagonal lattice pattern is adopted in the present epitaxial wafer is that in the active layer (Zn 0.88 Cd 0.12 Se) used in the present epitaxial wafer, the deterioration proceeds due to the DLD extending in the <100> crystal axis direction. Because we already know that. Light emitted from the active layer and the substrate is extracted from triangular, square, and pentagonal portions shown in white in FIG. The reason why the width of the pedestal electrode for electric partitioning is set to 20 μm is the same as in the first embodiment.

【0055】図9中の点線で示された部分がへき開を行
なう部分である。この部分でへき開を行ない、500μ
m×500μm角のチップとする。電極形成後のエピタ
キシャルウェハを500μm×500μm角のサイズに
切り出し、チップ化したものを素子架台(ステム)に固
定し、LEDとした。このLEDを定電流モードで測定
したところ、高輝度の白色光を得ることができた。典型
的な発光強度は、20mAで1.1mWであった。素子
寿命は約280時間で、従来のZnSeを使った青緑色
LED素子と比べて、約7倍近くに延びた。
The portion shown by the dotted line in FIG. 9 is the portion where cleavage is performed. Cleave at this part, 500μ
The chip is an m × 500 μm square chip. After the electrodes were formed, the epitaxial wafer was cut into a size of 500 μm × 500 μm square, and a chip was fixed to an element mount (stem) to obtain an LED. When this LED was measured in the constant current mode, white light with high luminance could be obtained. Typical emission intensity was 1.1 mW at 20 mA. The device lifetime was about 280 hours, which was nearly seven times longer than that of a conventional blue-green LED device using ZnSe.

【0056】実施例3 本実施例は、ZnSe基板上にZnSe系青色発光素子
を形成し、その上に、ハニカム格子型電極を形成した半
導体発光素子にかかる。
Embodiment 3 This embodiment relates to a semiconductor light emitting device in which a ZnSe-based blue light emitting device is formed on a ZnSe substrate and a honeycomb lattice type electrode is formed thereon.

【0057】基板として、n型ZnSe基板(ドーパン
ト:アルミニウム)、エピタキシャル発光構造としてZ
nSeを母体とする混晶からなる積層構造を採用した。
ZnSe基板は厚さ700μmのものを使用した。本基
板上に発光ピークが462.0nm(室温)であるよう
な青色の発光構造を、ホモエピタキシャル技術を用い
て、分子線エピタキシ(MBE)法により形成した。本
エピタキシャル発光構造は、p型にドープされたZnT
eとZnSeの積層超格子構造からなるp型コンタクト
層、p型にドープされたZn0.74Mg0.260.34Se
0.66層からなるp型ガイド層、ZnSe層からなるp型
ガイド層、ZnSe層からなる活性層、n型にドープさ
れたZn0.74Mg0.260.34Se0.66層からなるn型ガ
イド層とからなる。
The substrate is an n-type ZnSe substrate (dopant: aluminum), and the epitaxial light emitting structure is Z
A laminated structure composed of a mixed crystal having nSe as a base was employed.
A ZnSe substrate having a thickness of 700 μm was used. A blue light emission structure having a light emission peak of 462.0 nm (room temperature) was formed on the substrate by molecular beam epitaxy (MBE) using a homoepitaxial technique. This epitaxial light emitting structure is a p-doped ZnT
p-type contact layer having a stacked superlattice structure of e and ZnSe, p-type doped Zn 0.74 Mg 0.26 S 0.34 Se
It comprises a p-type guide layer composed of a 0.66 layer, a p-type guide layer composed of a ZnSe layer, an active layer composed of a ZnSe layer, and an n-type guide layer composed of an n-type doped Zn 0.74 Mg 0.26 S 0.34 Se 0.66 layer.

【0058】本エピタキシャルウェハのコンタクト層上
に、Au/Tiからなるハニカム格子状のパターンp型
電極(光取出し部、内枠360μm×360μm角)を
形成し、さらに20nmの厚みからなる薄膜全面Au電
極を形成し、基板裏面側にはInからなるn型電極を形
成した。
On the contact layer of this epitaxial wafer, a honeycomb lattice-shaped pattern p-type electrode (light extraction portion, inner frame 360 μm × 360 μm square) made of Au / Ti is formed, and a thin film Au having a thickness of 20 nm is further formed. An electrode was formed, and an n-type electrode made of In was formed on the back surface of the substrate.

【0059】ハニカム格子型電極の具体的なパターンを
図10に示す。図中、4が、台座電極部(電流注入制限
領域)で、5で示された白色領域が薄膜電極部(電流注
入領域)である。
FIG. 10 shows a specific pattern of the honeycomb lattice type electrode. In the figure, reference numeral 4 denotes a pedestal electrode portion (current injection restriction region), and a white region indicated by 5 is a thin film electrode portion (current injection region).

【0060】光取出し部は360μm×360μmの正
方形の領域である。正方形の領域に、20μmの幅を持
つ正六角形の電気的間仕切り用の台座電極が、ハニカム
格子型に配置されている。正六角形の電気的間仕切り電
極は、図示されたように、各頂点で120度の角度を持
っている。
The light extraction portion is a square area of 360 μm × 360 μm. A regular hexagonal pedestal electrode for electric partitioning having a width of 20 μm is arranged in a square area in a honeycomb lattice pattern. The regular hexagonal electrical partition electrode has an angle of 120 degrees at each apex as shown.

【0061】本エピタキシャルウェハで、ハニカム格子
状パターンを採用した理由は、本エピタキシャルウェハ
で使用している活性層(ZnSe)では、点状の欠陥が
エピ面に平行な方向(面方向、全方位)に拡大もしくは
拡散することにより劣化が進行するからである。ハニカ
ム格子(六方格子)は、隙間を作ることなく電流注入領
域と電源注入制限領域を配置することができ、さらに外
枠の台座電極に供給される電流を、格子の台座電極を介
して、LEDの中心部分まで導く上で、円形や楕円形と
比べて短くすることができ、その部分での無駄な電力消
費を抑えることが可能であるからである。
The reason for adopting the honeycomb lattice pattern in the present epitaxial wafer is that, in the active layer (ZnSe) used in the present epitaxial wafer, the point-like defects are parallel to the epitaxial plane (plane direction, omnidirectional). This is because the deterioration progresses by expanding or diffusing into ()). The honeycomb lattice (hexagonal lattice) can arrange the current injection region and the power injection restriction region without forming a gap, and further supplies the current supplied to the pedestal electrode of the outer frame to the LED through the pedestal electrode of the lattice. This is because it is possible to reduce the length of the lead to the central portion of the portion as compared with a circular or elliptical shape, and to suppress unnecessary power consumption at that portion.

【0062】活性層および基板から発光した光を取出す
領域は、実施例1および実施例2と同じく、図10にお
いて、白で示された部分から取出される。電気的間仕切
り用の台座電極の幅を20μmとした理由も、実施例1
および2と同じである。
The region from which the emitted light is extracted from the active layer and the substrate is extracted from the portion shown in white in FIG. 10, as in the first and second embodiments. The reason why the width of the pedestal electrode for electrical partitioning was set to 20 μm is also described in Example 1.
And 2.

【0063】図10中の点線で示された部分でへき開を
行ない、500μm×500μm角のチップとする。電
極形成後のエピタキシャルウェハを500μm×500
μm角のサイズに切り出し、チップ化したものを素子架
台(ステム)に固定し、LEDとした。
Cleavage is performed at the portion indicated by the dotted line in FIG. 10 to obtain a chip of 500 μm × 500 μm square. 500 μm × 500 epitaxial wafer after electrode formation
It was cut into a size of μm square, chipped, and fixed to an element pedestal (stem) to obtain an LED.

【0064】本LEDを定電流モードで測定したとこ
ろ、20mAの通電電流において0.2mWの青色光を
得ることができた。素子寿命の延伸が見られた。典型的
な素子寿命は約2000時間で、従来のZnSeを使っ
た青色LED素子と比べて約4倍近くに延びた。
When this LED was measured in a constant current mode, 0.2 mW of blue light could be obtained at a current of 20 mA. Extension of the device life was observed. A typical device life is about 2000 hours, which is nearly four times longer than a conventional blue LED device using ZnSe.

【0065】実施例4 図11は、実施例4にかかるZnSe系化合物半導体発
光素子の断面図である。図11は、たとえば図8におけ
るX1−X1線に沿う断面図である。
Example 4 FIG. 11 is a sectional view of a ZnSe-based compound semiconductor light emitting device according to Example 4. FIG. 11 is a cross-sectional view along a line X1-X1 in FIG. 8, for example.

【0066】導電性ZnSe単結晶基板31の上に、1
μm厚のn型ZnSeバッファ層32、1μm厚のn型
ZnMgSeクラッド層33、ZnSe/ZnCdSe
多重量子井戸活性層34、1μm厚のp型ZnMgSS
eクラッド層35、0.2μm厚のp型ZnSe層3
6、ZnTeとZnSeの積層超格子構造からなるp型
コンタクト層37が順次設けられている。最上部には、
60nm厚のp型ZnTe層38が設けられている。p
型コンタクト層37とp型ZnTe層38の一部がエッ
チングにより除去され、それによって、金属電極とオー
ミック接触を果たし得ないp型ZnSe層36が露出し
ている。p型ZnSe層36の露出部に、Au/Tiか
らなる電気的間仕切り部41(台座電極も含む)が接触
している。
On the conductive ZnSe single crystal substrate 31, 1
μm thick n-type ZnSe buffer layer 32, 1 μm thick n-type ZnMgSe cladding layer 33, ZnSe / ZnCdSe
Multiple quantum well active layer 34, 1 μm thick p-type ZnMgSS
e cladding layer 35, p-type ZnSe layer 3 having a thickness of 0.2 μm
6. A p-type contact layer 37 having a stacked superlattice structure of ZnTe and ZnSe is sequentially provided. At the top,
A 60 nm thick p-type ZnTe layer 38 is provided. p
The mold contact layer 37 and part of the p-type ZnTe layer 38 are removed by etching, thereby exposing the p-type ZnSe layer 36 that cannot make ohmic contact with the metal electrode. The exposed portion of the p-type ZnSe layer 36 is in contact with an electrical partition 41 (including a pedestal electrode) made of Au / Ti.

【0067】透光性のAu電極40は、電気的間仕切り
部41を被覆するように、発光性半導体層の表面に接触
するように設けられている。
The translucent Au electrode 40 is provided so as to cover the electric partition 41 so as to be in contact with the surface of the light emitting semiconductor layer.

【0068】このように構成することにより、電気的間
仕切り部41の直下に電流が流れるのを完全に阻止して
いる。このように構成することによって、さらに素子寿
命が延びた。
With this configuration, it is possible to completely prevent a current from flowing immediately below the electric partition 41. With this configuration, the life of the device is further extended.

【0069】次に、図11に示すZnSe系化合物半導
体発光素子の製造方法について説明する。
Next, a method of manufacturing the ZnSe-based compound semiconductor light emitting device shown in FIG. 11 will be described.

【0070】図12を参照して、n型電極42が形成さ
れたZnSe単結晶基板31を準備する。
Referring to FIG. 12, a ZnSe single crystal substrate 31 on which an n-type electrode 42 is formed is prepared.

【0071】図13を参照して、単結晶基板31の上
に、n型ZnSeバッファ層32、n型ZnMgSeク
ラッド層33、ZnSe/ZnCdSe多重量子井戸活
性層34およびp型ZnMgSSeクラッド層35を順
次形成する。図14を参照して、クラッド層35の上
に、p型ZnSe層36、p型コンタクト層37および
p型ZnTe層38を形成する。
Referring to FIG. 13, an n-type ZnSe buffer layer 32, an n-type ZnMgSe cladding layer 33, a ZnSe / ZnCdSe multiple quantum well active layer 34 and a p-type ZnMgSSe cladding layer 35 are sequentially formed on a single crystal substrate 31. Form. Referring to FIG. 14, a p-type ZnSe layer 36, a p-type contact layer 37, and a p-type ZnTe layer 38 are formed on cladding layer 35.

【0072】図15を参照して、p型ZnTe層38の
上に、電気的間仕切り部および台座電極を形成する部分
に開口部を有するレジストパターン50を形成する。
Referring to FIG. 15, on p-type ZnTe layer 38, a resist pattern 50 having an opening at a portion where an electric partition portion and a pedestal electrode are to be formed is formed.

【0073】図16を参照して、レジストパターン50
をマスクにして、p型ZnTe層38、p型コンタクト
層37およびp型ZnSe層36の一部を、イオンミリ
ングによりエッチングする。
Referring to FIG. 16, resist pattern 50
Is used as a mask, a part of the p-type ZnTe layer 38, the p-type contact layer 37, and a part of the p-type ZnSe layer 36 are etched by ion milling.

【0074】図17を参照して、レジストパターン50
をマスクにして、Tiを蒸着し、その後Auを蒸着す
る。これによって、Au/Tiからなる台座電極と電気
的間仕切り部41が形成される。
Referring to FIG. 17, resist pattern 50
Is used as a mask, Ti is deposited, and then Au is deposited. As a result, the pedestal electrode made of Au / Ti and the electric partition 41 are formed.

【0075】図17と図18を参照して、レジストパタ
ーン50を除去する。図19を参照して、台座電極41
およびp型ZnTe層38に接触するように、基板1の
上に薄膜Au電極を形成すると、図11に示す半導体発
光素子が完成する。
Referring to FIGS. 17 and 18, resist pattern 50 is removed. Referring to FIG. 19, pedestal electrode 41
When a thin-film Au electrode is formed on the substrate 1 so as to be in contact with the p-type ZnTe layer 38, the semiconductor light emitting device shown in FIG. 11 is completed.

【0076】実施例5 図20は、実施例5にかかるZnSe系化合物半導体発
光素子の断面図である。
Example 5 FIG. 20 is a sectional view of a ZnSe-based compound semiconductor light emitting device according to Example 5.

【0077】導電性のZnSe単結晶基板31の上に、
1μm厚のn型ZnSeバッファ層32、1μm厚のn
型ZnMgSSeクラッド層33、ZnSeとZnCd
Seの多重量子井戸活性層34、1μm厚のp型ZnM
gSSeクラッド層35、p型ZnSe層36が設けら
れている。p型ZnSe層36の上であって、電気的間
仕切り部41(台座電極を含む)の下に、電気的間仕切
り部の下部に電流を流さない別の半導体層39が設けら
れている。別の半導体層39を被覆するように、p型Z
nSe層の上に、積層超格子構造37およびp型ZnT
e層38をが形成されている。p型ZnTe層38の上
に、電気的間仕切り部41および台座電極が形成されて
いる。電気的間仕切り部41を被覆するように、基板の
上に透光性Au電極40が設けられている。
On the conductive ZnSe single crystal substrate 31,
1 μm thick n-type ZnSe buffer layer 32, 1 μm thick n
Type ZnMgSSe cladding layer 33, ZnSe and ZnCd
Se multiple quantum well active layer 34, 1 μm thick p-type ZnM
A gSSe cladding layer 35 and a p-type ZnSe layer 36 are provided. On the p-type ZnSe layer 36 and below the electrical partition 41 (including the pedestal electrode), another semiconductor layer 39 that does not allow a current to flow under the electrical partition is provided. P-type Z so as to cover another semiconductor layer 39
On the nSe layer, a laminated superlattice structure 37 and p-type ZnT
An e-layer 38 is formed. On the p-type ZnTe layer 38, an electric partition 41 and a pedestal electrode are formed. A translucent Au electrode 40 is provided on the substrate so as to cover the electric partition 41.

【0078】実施例6によれば、台座電極41の下に、
台座電極の下部に電流を流さない別の半導体層39が設
けられているので、電気的間仕切り部の直下には電流は
流れない。ひいては、欠陥が増殖しない。
According to the sixth embodiment, below the pedestal electrode 41,
Since another semiconductor layer 39 that does not allow current to flow is provided below the pedestal electrode, no current flows immediately below the electrical partition. Consequently, the defect does not grow.

【0079】次に、図20に示す半導体発光素子の製造
方法について説明する。図21を参照して、裏面にn型
電極42を有する導電性ZnSe単結晶基板31の上
に、n型ZnSeバッファ層32、n型ZnMgSeク
ラッド層33、多重量子井戸活性層34、クラッド層3
5を順次形成する。クラッド層35の上に、p型ZnS
e層36を形成する。
Next, a method of manufacturing the semiconductor light emitting device shown in FIG. 20 will be described. Referring to FIG. 21, an n-type ZnSe buffer layer 32, an n-type ZnMgSe cladding layer 33, a multiple quantum well active layer 34, a cladding layer 3 are formed on a conductive ZnSe single crystal substrate 31 having an n-type electrode 42 on the back surface.
5 are sequentially formed. On the cladding layer 35, p-type ZnS
An e-layer 36 is formed.

【0080】図22を参照して、p型ZnSe層36を
電気的間仕切り部および台座電極部を形成する部分に開
口部を有するレジストパターン50を形成する。
Referring to FIG. 22, a p-type ZnSe layer 36 is formed with a resist pattern 50 having an opening at a portion where an electrical partition portion and a pedestal electrode portion are to be formed.

【0081】図23を参照して、レジストパターン50
をマスクにして、p型ZnSe層36の上に、n型層ま
たはオーミックコンタクトしない半導体層39を形成す
る。
Referring to FIG. 23, resist pattern 50
Is used as a mask to form an n-type layer or a semiconductor layer 39 without ohmic contact on the p-type ZnSe layer 36.

【0082】図23と図24を参照して、レジストパタ
ーン50を除去する。図25を参照して、p型ZnSe
層36の上に、p型コンタクト層37およびp型ZnT
e38を再成長させる。
Referring to FIGS. 23 and 24, resist pattern 50 is removed. Referring to FIG. 25, p-type ZnSe
On the layer 36, a p-type contact layer 37 and p-type ZnT
Regrow e38.

【0083】図26を参照して、電気的間仕切り部およ
び台座電極を形成する領域に開口部を有するレジストパ
ターン51を形成する。
Referring to FIG. 26, a resist pattern 51 having an opening in a region where an electric partition portion and a pedestal electrode are to be formed is formed.

【0084】図27を参照して、レジストパターン51
をマスクにして、p型ZnTe層38の上に、Tiを蒸
着し、つづいてAuを蒸着し、電気的間仕切り部41
(台座電極も含む)を形成する。
Referring to FIG. 27, resist pattern 51
Is used as a mask, Ti is vapor-deposited on the p-type ZnTe layer 38, and then Au is vapor-deposited.
(Including a pedestal electrode).

【0085】図27と図28を参照して、レジストパタ
ーン51を除去する。図29を参照して、台座電極41
を被覆するように、薄膜金電極40を形成すると、図2
0に示す半導体発光素子が完成する。
Referring to FIGS. 27 and 28, resist pattern 51 is removed. Referring to FIG. 29, pedestal electrode 41
When the thin-film gold electrode 40 is formed so as to cover
0 is completed.

【0086】実施例6 本実施例は、図20に示す半導体発光素子の他の製造方
法に係る。
Embodiment 6 This embodiment relates to another manufacturing method of the semiconductor light emitting device shown in FIG.

【0087】図30を参照して、n型電極42を有する
ZnSe単結晶基板31の上に、バッファ層32、クラ
ッド層33、多重量子井戸活性層34およびクラッド層
35、p型ZnSe層36を形成する。
Referring to FIG. 30, a buffer layer 32, a clad layer 33, a multiple quantum well active layer 34, a clad layer 35, and a p-type ZnSe layer 36 are formed on a ZnSe single crystal substrate 31 having an n-type electrode 42. Form.

【0088】図31を参照して、P型ZnSe層36の
上に、n型層またはオーミックコンタクトしない半導体
層12を形成する。
Referring to FIG. 31, an n-type layer or a semiconductor layer 12 not in ohmic contact is formed on P-type ZnSe layer 36.

【0089】図32を参照して、電気的間仕切り部およ
び台座電極を形成する部分をマスクするように、レジス
トパターン50を形成する。
Referring to FIG. 32, a resist pattern 50 is formed so as to mask a portion where an electric partition portion and a pedestal electrode are to be formed.

【0090】図33を参照して、レジストパターン50
をマスクにして、n型層またはオーミックコンタクトし
ない半導体層12をイオンミリングする。
Referring to FIG. 33, resist pattern 50
Is used as a mask to ion-mill the n-type layer or the semiconductor layer 12 not in ohmic contact.

【0091】図33と図34を参照して、レジストパタ
ーン50を除去する。図35を参照して、p型ZnSe
層36の上に、p型コンタクト層37およびp型ZnT
e層38を再成長させる。
Referring to FIGS. 33 and 34, resist pattern 50 is removed. Referring to FIG. 35, p-type ZnSe
On the layer 36, a p-type contact layer 37 and p-type ZnT
The e-layer 38 is regrown.

【0092】図36を参照して、電気的間仕切り部およ
び台座電極を形成する部分に開口部を有するレジストパ
ターン51を形成する。
Referring to FIG. 36, a resist pattern 51 having an opening at a portion where an electric partition portion and a pedestal electrode are to be formed is formed.

【0093】図37を参照して、レジストパターン51
をマスクにして、p型ZnTe層38の上に、Tiを蒸
着し、さらにAuを蒸着し、電気的間仕切り部41(台
座電極も含む)を形成する。
Referring to FIG. 37, resist pattern 51
Is used as a mask, Ti is vapor-deposited on the p-type ZnTe layer 38, and Au is further vapor-deposited to form an electric partition 41 (including a pedestal electrode).

【0094】図37と図38を参照して、レジストパタ
ーン51を除去する。図39を参照して、電気的間仕切
り部41を被覆するように、基板の上に薄膜金電極40
を形成すると、図2に係る半導体発光素子が完成する。
Referring to FIGS. 37 and 38, resist pattern 51 is removed. Referring to FIG. 39, a thin-film gold electrode 40 is formed on the substrate so as to cover the electrical partition 41.
Is formed, the semiconductor light emitting device according to FIG. 2 is completed.

【0095】以上述べた、電流注入用と電流注入領域を
制限するための電極を効果的に配置することにより電気
的な間仕切りを入れ、素子注入欠陥の拡大を抑え、素子
の劣化を抑制するという原理は、LEDに限られること
はなく、他の多くのデバイスおよび材料についても応用
が可能である。そのような例として、有機EL素子、液
晶表示素子、半導体演算素子(コンデンサ等)、磁気記
憶素子等がある。
As described above, by effectively arranging the electrodes for current injection and for limiting the current injection region, an electric partition is provided to suppress the expansion of element injection defects and suppress the deterioration of the element. The principle is not limited to LEDs, but can be applied to many other devices and materials. Examples of such a device include an organic EL device, a liquid crystal display device, a semiconductor operation device (such as a capacitor), and a magnetic storage device.

【0096】また、上記の技術を用いれば、発光構造層
の品位を上げたり、相対的欠陥密度を下げるために素子
を小さく切り分けたりすることなく、従来と同様の構造
のLEDで、これまで実現されていなかった素子寿命お
よび発光効率を持つLEDを作製することができる。さ
らに、電極の作製技術自体も従来と変わりがないので、
低コストで高性能のLEDを作製することができる。
Further, if the above technique is used, the LED having the same structure as the conventional one can be realized without increasing the quality of the light emitting structure layer or cutting the element into small pieces in order to reduce the relative defect density. An LED having a device life and luminous efficiency that has not been obtained can be manufactured. Furthermore, the electrode fabrication technology itself is the same as before,
A high-performance LED can be manufactured at low cost.

【0097】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
The embodiments disclosed this time are to be considered in all respects as illustrative and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

【0098】[0098]

【発明の効果】以上説明したとおり、本発明によれば、
簡単で低コストなプロセスにより、従来にない長寿命の
LED光源を作製することができる。本発明により低コ
ストで長寿命のLED光源が大量生産することが可能に
なるので、これまでLED光源の主要な用途とされてき
た表示用途、装飾用途にとどまらず、照明用途にも大き
な需要が期待できる。LED光源が照明用途に用いられ
た場合、その機械的強度の高さ、軽量性、コンパクト
性、エネルギ変換効率の高さにより、地球環境への負荷
を減らすことができる。
As described above, according to the present invention,
With a simple and low-cost process, an unprecedented long-life LED light source can be manufactured. The present invention enables low-cost, long-life LED light sources to be mass-produced. Therefore, there is a great demand not only for display applications and decoration applications, which have been the main applications of LED light sources, but also for lighting applications. Can be expected. When an LED light source is used for lighting, its load on the global environment can be reduced due to its high mechanical strength, light weight, compactness, and high energy conversion efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】参考例に係る半導体発光素子の作用を説明する
ための、半導体発光素子の断面図である。
FIG. 1 is a cross-sectional view of a semiconductor light-emitting device for explaining an operation of a semiconductor light-emitting device according to a reference example.

【図2】本発明の実施の形態に係る半導体発光素子の作
用を説明するための図である。
FIG. 2 is a diagram for explaining an operation of the semiconductor light emitting device according to the embodiment of the present invention.

【図3】参考例に係る半導体発光素子の構造を説明する
ための図である。
FIG. 3 is a diagram for explaining a structure of a semiconductor light emitting device according to a reference example.

【図4】実施の形態に係る半導体発光素子の構造を説明
するための図である。
FIG. 4 is a diagram illustrating a structure of a semiconductor light emitting device according to an embodiment.

【図5】電気的間仕切りを行なった場合の効果を説明す
るための図である。
FIG. 5 is a diagram for explaining an effect when an electric partition is performed.

【図6】電極パターンの具体例を示す図である。FIG. 6 is a diagram showing a specific example of an electrode pattern.

【図7】電気的間仕切り部が電気的間仕切りとして働い
ていることを示すELIである。
FIG. 7 is an ELI showing that the electrical partition is working as an electrical partition.

【図8】格子型電極の具体的なパターンを示す平面図で
ある。
FIG. 8 is a plan view showing a specific pattern of a grid electrode.

【図9】対角格子型電極の具体的なパターンを示す平面
図である。
FIG. 9 is a plan view showing a specific pattern of a diagonal grid electrode.

【図10】ハニカム格子型電極の具体的なパターンを示
す平面図である。
FIG. 10 is a plan view showing a specific pattern of a honeycomb lattice type electrode.

【図11】実施例4に係る半導体発光素子の断面図であ
る。
FIG. 11 is a sectional view of a semiconductor light emitting device according to Example 4.

【図12】実施例4に係る半導体発光素子の製造方法の
順序の第1の工程における半導体発光素子の断面図であ
る。
FIG. 12 is a cross-sectional view of the semiconductor light-emitting device in a first step of the sequence of the method for manufacturing the semiconductor light-emitting device according to the fourth embodiment.

【図13】実施例4に係る半導体発光素子の製造方法の
順序の第2の工程における半導体発光素子の断面図であ
る。
FIG. 13 is a cross-sectional view of the semiconductor light emitting device in a second step in the sequence of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図14】実施例4に係る半導体発光素子の製造方法の
順序の第3の工程における半導体発光素子の断面図であ
る。
FIG. 14 is a cross-sectional view of the semiconductor light emitting device in a third step in the sequence of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図15】実施例4に係る半導体発光素子の製造方法の
順序の第4の工程における半導体発光素子の断面図であ
る。
FIG. 15 is a sectional view of the semiconductor light emitting device in a fourth step in the order of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図16】実施例4に係る半導体発光素子の製造方法の
順序の第5の工程における半導体発光素子の断面図であ
る。
FIG. 16 is a sectional view of the semiconductor light emitting device in a fifth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図17】実施例4に係る半導体発光素子の製造方法の
順序の第6の工程における半導体発光素子の断面図であ
る。
FIG. 17 is a sectional view of the semiconductor light emitting device in a sixth step in the order of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図18】実施例4に係る半導体発光素子の製造方法の
順序の第7の工程における半導体発光素子の断面図であ
る。
FIG. 18 is a sectional view of the semiconductor light emitting device in a seventh step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図19】実施例4に係る半導体発光素子の製造方法の
順序の第8の工程における半導体発光素子の断面図であ
る。
FIG. 19 is a sectional view of the semiconductor light emitting device in an eighth step of the order of the method for manufacturing the semiconductor light emitting device according to the fourth embodiment.

【図20】実施例5に係る半導体発光素子の断面図であ
る。
FIG. 20 is a sectional view of a semiconductor light emitting device according to Example 5.

【図21】実施例5に係る半導体発光素子の製造方法の
順序の第1の工程における半導体発光素子の断面図であ
る。
FIG. 21 is a cross-sectional view of the semiconductor light-emitting device in a first step of the sequence of the method for manufacturing the semiconductor light-emitting device according to the fifth embodiment.

【図22】実施例5に係る半導体発光素子の製造方法の
順序の第2の工程における半導体発光素子の断面図であ
る。
FIG. 22 is a sectional view of the semiconductor light emitting device in a second step in the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図23】実施例5に係る半導体発光素子の製造方法の
順序の第3の工程における半導体発光素子の断面図であ
る。
FIG. 23 is a cross-sectional view of the semiconductor light-emitting element in a third step of the sequence of the method for manufacturing the semiconductor light-emitting element according to the fifth embodiment.

【図24】実施例5に係る半導体発光素子の製造方法の
順序の第4の工程における半導体発光素子の断面図であ
る。
FIG. 24 is a cross-sectional view of the semiconductor light-emitting device in a fourth step in the sequence of the method for manufacturing the semiconductor light-emitting device according to the fifth embodiment.

【図25】実施例5に係る半導体発光素子の製造方法の
順序の第5の工程における半導体発光素子の断面図であ
る。
FIG. 25 is a sectional view of the semiconductor light emitting device in a fifth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図26】実施例5に係る半導体発光素子の製造方法の
順序の第6の工程における半導体発光素子の断面図であ
る。
FIG. 26 is a sectional view of the semiconductor light emitting device in a sixth step in the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図27】実施例5に係る半導体発光素子の製造方法の
順序の第7の工程における半導体発光素子の断面図であ
る。
FIG. 27 is a sectional view of the semiconductor light emitting device in a seventh step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図28】実施例5に係る半導体発光素子の製造方法の
順序の第8の工程における半導体発光素子の断面図であ
る。
FIG. 28 is a sectional view of the semiconductor light emitting device in an eighth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図29】実施例5に係る半導体発光素子の製造方法の
順序の第9の工程における半導体発光素子の断面図であ
る。
FIG. 29 is a sectional view of the semiconductor light emitting device in a ninth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the fifth embodiment.

【図30】実施例6に係る半導体発光素子の製造方法の
順序の第1の工程における半導体発光素子の断面図であ
る。
FIG. 30 is a cross-sectional view of the semiconductor light-emitting element in a first step in the sequence of the method for manufacturing the semiconductor light-emitting element according to the sixth embodiment.

【図31】実施例6に係る半導体発光素子の製造方法の
順序の第2の工程における半導体発光素子の断面図であ
る。
FIG. 31 is a sectional view of the semiconductor light emitting device in a second step in the order of the method for manufacturing the semiconductor light emitting device according to the sixth embodiment.

【図32】実施例6に係る半導体発光素子の製造方法の
順序の第3の工程における半導体発光素子の断面図であ
る。
FIG. 32 is a cross-sectional view of the semiconductor light-emitting element in a third step in the sequence of the method for manufacturing the semiconductor light-emitting element according to the sixth embodiment.

【図33】実施例6に係る半導体発光素子の製造方法の
順序の第4の工程における半導体発光素子の断面図であ
る。
FIG. 33 is a cross-sectional view of the semiconductor light-emitting device in a fourth step in the sequence of the method for manufacturing the semiconductor light-emitting device according to the sixth embodiment.

【図34】実施例6に係る半導体発光素子の製造方法の
順序の第5の工程における半導体発光素子の断面図であ
る。
FIG. 34 is a cross-sectional view of the semiconductor light-emitting device in a fifth step of the sequence of the method for manufacturing the semiconductor light-emitting device according to the sixth embodiment.

【図35】実施例6に係る半導体発光素子の製造方法の
順序の第6の工程における半導体発光素子の断面図であ
る。
FIG. 35 is a sectional view of the semiconductor light emitting device in a sixth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the sixth embodiment.

【図36】実施例6に係る半導体発光素子の製造方法の
順序の第7の工程における半導体発光素子の断面図であ
る。
FIG. 36 is a sectional view of the semiconductor light emitting device in a seventh step of the sequence of the method for manufacturing the semiconductor light emitting device according to the sixth embodiment.

【図37】実施例6に係る半導体発光素子の製造方法の
順序の第8の工程における半導体発光素子の断面図であ
る。
FIG. 37 is a sectional view of the semiconductor light emitting device in an eighth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the sixth embodiment.

【図38】実施例6に係る半導体発光素子の製造方法の
順序の第9の工程における半導体発光素子の断面図であ
る。
FIG. 38 is a sectional view of the semiconductor light emitting device in a ninth step of the sequence of the method for manufacturing the semiconductor light emitting device according to the sixth embodiment.

【図39】実施例6に係る半導体発光素子の製造方法の
順序の第10の工程における半導体発光素子の断面図で
ある。
FIG. 39 is a cross-sectional view of the semiconductor light-emitting element in a tenth step of the sequence of the method for manufacturing the semiconductor light-emitting element according to Example 6.

【図40】従来の発光素子の構造と発光機構を示す図で
ある。
FIG. 40 is a diagram showing a structure and a light emitting mechanism of a conventional light emitting element.

【図41】従来の半導体発光素子の製造工程を説明する
ための図である。
FIG. 41 is a view illustrating a manufacturing step of a conventional semiconductor light emitting device.

【符号の説明】[Explanation of symbols]

3 エピタキシャル層 4 台座電極 4a 間仕切り部 5 薄膜電極 Reference Signs List 3 epitaxial layer 4 pedestal electrode 4a partition part 5 thin film electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 三枝 明彦 大阪市此花区島屋一丁目1番3号 住友電 気工業株式会社大阪製作所内 Fターム(参考) 5F041 AA41 AA44 CA05 CA41 CA43 CA49 CA57 CA66 CA77 CA82 CA83 CA92 CA93 CA98 DA12 DA19 FF01 FF11 5F103 AA04 DD23 DD30 HH03 JJ01 JJ03 LL01 LL02 LL16 LL17 PP11 RR10  ────────────────────────────────────────────────── ─── Continuation of front page (72) Inventor Akihiko Saegusa 1-3-1 Shimaya, Konohana-ku, Osaka City F-term in Osaka Works, Sumitomo Electric Industries, Ltd. 5F041 AA41 AA44 CA05 CA41 CA43 CA49 CA57 CA66 CA77 CA82 CA83 CA92 CA93 CA98 DA12 DA19 FF01 FF11 5F103 AA04 DD23 DD30 HH03 JJ01 JJ03 LL01 LL02 LL16 LL17 PP11 RR10

Claims (18)

【特許請求の範囲】[Claims] 【請求項1】 基板と、 前記基板の上に設けられ、その上表面が発光面となる発
光性半導体層と、 前記発光性半導体層の上に設けられ、前記発光面を複数
の部分に間仕切り、その直下の発光性半導体層部分に電
流が流れるのを阻止する間仕切り手段と、 前記間仕切り手段を被覆し、かつ前記発光性半導体層の
表面に接触するように前記基板の上に設けられた、電流
を注入するための薄膜電極と、を備えた半導体発光素
子。
A light-emitting semiconductor layer provided on the substrate and having an upper surface serving as a light-emitting surface; and a light-emitting surface provided on the light-emitting semiconductor layer and partitioning the light-emitting surface into a plurality of portions. Partitioning means for preventing a current from flowing to the light-emitting semiconductor layer portion immediately below the partitioning means, and covering the partitioning means, and provided on the substrate so as to contact the surface of the light-emitting semiconductor layer, A semiconductor light emitting device comprising: a thin film electrode for injecting a current.
【請求項2】 前記基板周縁上に設けられ、前記薄膜電
極がその上を被覆している台座電極を備え、 前記間仕切り手段は、前記台座電極と同じ材料で形成さ
れている、請求項1に記載の半導体発光素子。
2. The apparatus according to claim 1, further comprising a pedestal electrode provided on the periphery of the substrate, wherein the thin-film electrode covers the pedestal electrode, and the partitioning means is formed of the same material as the pedestal electrode. The semiconductor light-emitting device according to claim 1.
【請求項3】 前記薄膜電極は、前記発光性半導体層と
オーミック接触を果たし得る材料で形成されている、請
求項1に記載の半導体発光素子。
3. The semiconductor light emitting device according to claim 1, wherein said thin film electrode is formed of a material capable of achieving ohmic contact with said light emitting semiconductor layer.
【請求項4】 前記薄膜電極は、光透過性の材料で形成
されている、請求項1に記載の半導体発光素子。
4. The semiconductor light emitting device according to claim 1, wherein said thin film electrode is formed of a light transmissive material.
【請求項5】 前記薄膜電極は、Au、Pd、Niおよ
びITOからなる群より選ばれる請求項4に記載の半導
体発光素子。
5. The semiconductor light emitting device according to claim 4, wherein said thin film electrode is selected from the group consisting of Au, Pd, Ni and ITO.
【請求項6】 前記間仕切り手段は、その直下の半導体
層に電流が流れないようにされた層構造を有する、請求
項1に記載の半導体発光素子。
6. The semiconductor light emitting device according to claim 1, wherein said partitioning means has a layer structure in which current does not flow in a semiconductor layer immediately below said partitioning means.
【請求項7】 前記間仕切り手段は、その直下の半導体
層とオーミック接触を果たし得ない材料で形成されてい
る、請求項1に記載の半導体発光素子。
7. The semiconductor light emitting device according to claim 1, wherein said partitioning means is made of a material that cannot make ohmic contact with a semiconductor layer immediately below said partitioning means.
【請求項8】 前記間仕切り手段は、Ti、Al、Zn
S、Al23、Ni、SiO2およびSiNからなる群
より選ばれた材料で形成されている、請求項1に記載の
半導体発光素子。
8. The partitioning means includes Ti, Al, Zn.
S, Al 2 O 3, Ni , and is formed of a material selected from the group consisting of SiO 2 and SiN, a semiconductor light-emitting device according to claim 1.
【請求項9】 前記間仕切り手段は、光透過性の導電体
で形成された上層と、絶縁体で形成された下層とからな
る、請求項6に記載の半導体発光素子。
9. The semiconductor light emitting device according to claim 6, wherein said partitioning means comprises an upper layer formed of a light transmitting conductor and a lower layer formed of an insulator.
【請求項10】 前記絶縁体は、SiO2、SiN、A
23、ダイヤモンド、エポキシ樹脂およびアクリル樹
脂からなる群より選ばれた材料で形成されている、請求
項9に記載の半導体発光素子。
10. The insulator is made of SiO 2 , SiN, A
l 2 O 3, diamond, and is formed of a material selected from the group consisting of epoxy resins and acrylic resins, semiconductor light-emitting device according to claim 9.
【請求項11】 前記光透過性導電体は、ITO、有機
電導体およびBEDT−TTFからなる群より選ばれた
材料から形成されている、請求項9に記載の半導体発光
素子。
11. The semiconductor light emitting device according to claim 9, wherein said light transmitting conductor is formed of a material selected from the group consisting of ITO, an organic conductor, and BEDT-TTF.
【請求項12】 前記発光性半導体層は、その上層に超
格子コンタクト層を含み、 前記間仕切り手段の直下において、前記超格子コンタク
ト層の一部が除去されており、 前記間仕切り手段は、前記超格子コンタクト層の前記除
去された部分に埋込まれるように設けられている、請求
項1に記載の半導体発光素子。
12. The light-emitting semiconductor layer includes a superlattice contact layer as an upper layer, a part of the superlattice contact layer is removed immediately below the partitioning means, and the partitioning means includes a superlattice contact layer. The semiconductor light emitting device according to claim 1, wherein the semiconductor light emitting device is provided so as to be embedded in the removed portion of the lattice contact layer.
【請求項13】 前記発光性半導体層は、p型の超格子
コンタクト層と、その下に形成されたp型半導体層と、
該p型超格子コンタクト層と前記p型半導体層との間で
あって、前記間仕切り手段の下方に設けられた、該仕切
り手段の下部に電流を流さない別の半導体層とを含む、
請求項1に記載の半導体発光素子。
13. The light-emitting semiconductor layer, comprising: a p-type superlattice contact layer; a p-type semiconductor layer formed thereunder;
A further semiconductor layer provided between the p-type superlattice contact layer and the p-type semiconductor layer and below the partitioning means, wherein no current flows under the partitioning means.
The semiconductor light emitting device according to claim 1.
【請求項14】 前記別の半導体層は、前記薄膜電極と
オーミック接触を果たし得ない材料で形成されている、
請求項1に記載の半導体発光素子。
14. The another semiconductor layer is formed of a material that cannot make ohmic contact with the thin film electrode.
The semiconductor light emitting device according to claim 1.
【請求項15】 前記間仕切り手段は、平面形状で、格
子型になるように形成されている、請求項1に記載の半
導体発光素子。
15. The semiconductor light emitting device according to claim 1, wherein said partitioning means is formed in a planar shape and in a lattice shape.
【請求項16】 前記間仕切り手段は、平面形状で、櫛
型になるように形成されている、請求項1に記載の半導
体発光素子。
16. The semiconductor light emitting device according to claim 1, wherein said partitioning means has a planar shape and is formed in a comb shape.
【請求項17】 前記間仕切り手段は、平面形状で、対
角格子型になるように形成されている、請求項1に記載
の半導体発光素子。
17. The semiconductor light emitting device according to claim 1, wherein said partitioning means is formed in a planar shape and in a diagonal lattice shape.
【請求項18】 前記間仕切り手段は、平面形状で、ハ
ニカム格子型になるように形成されている、請求項1に
記載の半導体発光素子。
18. The semiconductor light emitting device according to claim 1, wherein said partitioning means is formed in a planar shape and has a honeycomb lattice shape.
JP17583099A 1999-06-22 1999-06-22 Semiconductor light emitting element Withdrawn JP2001007400A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17583099A JP2001007400A (en) 1999-06-22 1999-06-22 Semiconductor light emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17583099A JP2001007400A (en) 1999-06-22 1999-06-22 Semiconductor light emitting element

Publications (1)

Publication Number Publication Date
JP2001007400A true JP2001007400A (en) 2001-01-12

Family

ID=16002972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17583099A Withdrawn JP2001007400A (en) 1999-06-22 1999-06-22 Semiconductor light emitting element

Country Status (1)

Country Link
JP (1) JP2001007400A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2428520A (en) * 2005-07-13 2007-01-31 Avago Tech Ecbu Ip LED with defect confinement mechanism
JP2007027417A (en) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
WO2017174730A1 (en) * 2016-04-08 2017-10-12 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2428520A (en) * 2005-07-13 2007-01-31 Avago Tech Ecbu Ip LED with defect confinement mechanism
GB2428520B (en) * 2005-07-13 2010-05-26 Avago Tech Ecbu Ip Light emitting diode and methods of manufacture of such a diode
JP2007027417A (en) * 2005-07-15 2007-02-01 Sanken Electric Co Ltd Nitride semiconductor device and manufacturing method thereof
WO2017174730A1 (en) * 2016-04-08 2017-10-12 Osram Opto Semiconductors Gmbh Method for producing optoelectronic semiconductor components and optoelectronic semiconductor component
US10903392B2 (en) 2016-04-08 2021-01-26 Osram Oled Gmbh Method of producing optoelectronic semiconductor components and optoelectronic semiconductor component

Similar Documents

Publication Publication Date Title
US6716654B2 (en) Light-emitting diode with enhanced brightness and method for fabricating the same
US7993943B2 (en) GaN based LED with improved light extraction efficiency and method for making the same
EP2410582B1 (en) Nano rod type light emitting diode and method for fabricating a nano rod type light emitting diode
US8507923B2 (en) Light emitting diode package
US7265374B2 (en) Light emitting semiconductor device
US7015054B2 (en) Semiconductor light emitting device and method
KR101386817B1 (en) Led semiconductor element, and use thereof
US7271417B2 (en) Light-emitting element with porous light-emitting layers
JP2002319705A (en) Led device
TW201503411A (en) A light emitting diode component
JPH0614564B2 (en) Semiconductor light emitting element
TWI614916B (en) Optoelectronic device and method for manufacturing the same
KR100646636B1 (en) Luminous device and method of manufacturing the same
CN113871520A (en) Semiconductor light-emitting element and manufacturing method thereof
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP2001148511A (en) Semiconductor light-emitting diode
JP2001015810A (en) Light emitting diode and manufacture thereof
KR100558134B1 (en) AlGaInN LIGHT EMITTING DIODE
KR101171326B1 (en) Luminescence device and Method of manufacturing the same
JP2001007400A (en) Semiconductor light emitting element
JP2020109819A (en) Multiple wavelength light-emitting diode epitaxial structure
JP4255710B2 (en) Semiconductor light emitting device
JP4031611B2 (en) Light emitting diode, lamp, and manufacturing method thereof
JP2001015812A (en) Semiconductor light-emitting element and manufacture thereof
KR102268107B1 (en) Light emitting device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905