JP2000505566A - 周波数補正されたウェーブテーブル・データを備えるｐｃオーディオシステム - Google Patents

Abstract

(57)【要約】 説明されるＰＣオーディオ回路（１０）は、中央プロセッサ、システムメモリおよびシステムバスを含む種類のホストパーソナルコンピュータにインターフェイスしかつこれをオーディオ面で向上させる。ＰＣオーディオ回路（１０）は、複数の音声に対し、ウェーブテーブル・データを処理しかつデジタルオーディオ信号を発生するためのデジタル信号プロセッサ（ＤＳＰ）（１６）を含む。ウェーブテーブル・データは、ホストコンピュータのシステムメモリ内に記憶され、ＤＳＰ（１６）の必要に応じて、ＰＣオーディオ回路（１０）に含まれるより小さい低コストキャッシュメモリ（２２）に部分的に転送される。ＤＳＰ（１６）は他の音声を処理する前にある活性の音声に対するデータサンプルのいくつかのフレームを処理する。この態様での処理によって、システムバス帯域幅の使用割合および最大許容可能システムバス待ち時間についての懸念が緩和される。これらの懸念はさらに、周波数補正されたウェーブテーブル・データを導出し、かつ高周波数比を有するデジタルオーディオ信号を発生するためＤＳＰ（１６）により引出されるようにシステムメモリ内にこれを記憶することにより、緩和される。活性の音声各々に対して発生されたデジタルオーディオ信号はキャッシュメモリ（２２）内に蓄積される。すべての活性の音声に対するデジタルオーディオ信号が蓄積されてしまったときは、キャッシュメモリ（２２）から外部デジタル−アナログ変換器に蓄積されたデータが伝送される。ウェーブテーブル・データはシステムメモリ内に記憶されるので、キャッシュメモリ（２２）は先行技術によるＰＣオーディオ回路内のローカルメモリよりも小さくかつより低価格である。したがって、ここに説明するＰＣオーディオ回路（１０）は全体コストがより低くなる。

Description

【発明の詳細な説明】 周波数補正されたウェーブテーブル・データを備えるＰＣオーディオシステム この出願は、１９９５年８月１７日に出願された出願連続番号第０８／５１６ ，０５２号の一部継続出願である。 発明の背景 １．発明の分野 この発明は、ウェーブテーブル・オーディオ・シンセサイザと周波数補正され たウェーブテーブル・データを供給するメモリとを含むＰＣオーディオシステム に関する。より特定的には、この発明は、周波数補正されたウェーブテーブル・ データを供給するＰＣシステムメモリとインターフェイスする、ウェーブテーブ ル・オーディオ・シンセサイザとウェーブテーブル・キャッシュとを含む、ＰＣ オーディオシステムに関する。 ２．関連技術の簡単な説明 いくつかの種類のデジタル「シンセサイザ」、すなわち、オーディオデジタル 信号処理を通じて音を発生する装置が現在利用可能である。現代のデジタルシン セサイザの一種が、ウェーブテーブル・シンセサイザである。ウェーブテーブル ・シンセサイザは、ウェーブテーブル・メモリ内に記憶されるデジタル化された 音の波形の部分またはデジタル化された音の波形全体のデジタル処理を通じて音 を発生する。ここに引用により援用される、ノリス（Norris）他による「ウェー ブテーブル・オーディオ・シンセサイザのためのデジタル信号プロセッサアーキ テクチャ（Digital signal Processor Architecture for Wavetable Audio Synt hesizer）」と題された米国特許出願連続番号第０８／３３４，４６１号を参照 されたい。 ウェーブテーブル・シンセサイザは、特定のデジタル化された波形をウェーブ テーブル・メモリからデジタル−アナログ変換器（ＤＡＣ）へ「プレイバック」 することにより、音を発生する。ウェーブテーブル・データのアドレス指定速度 が、アナログ出力の周波数またはピッチを制御する。ウェーブテーブル・データ のビット幅は、発生される音の分解能に影響する。たとえば、８ビット幅のデー タに対し、１６ビット幅のデータの方が、より良好な分解能を達成できる。当業 界では１６ビットデジタルオーディオが標準となりつつある。 ウェーブテーブル・シンセサイザは、パーソナルコンピュータに応用される。 パーソナルコンピュータは、ごく限られたオーディオ能力を備えるよう製造され るのが典型的である。こうした限られた能力は、アラームまたは他のユーザ警告 信号などのさまざまな簡単な機能に関し、ユーザに可聴信号を提供するようモノ フォニックの（モノラルの）音色（トーン）発生を行なう。典型的なパーソナル コンピュータシステムは、マルチメディアアプリケーションおよびビデオゲーム アプリケーション用に所望の改良である、ステレオの高品質オーディオを提供す る能力を有さず、また、音楽または他の複雑な音を発生または合成する内蔵能力 も持たない。外部装置において、またはアナログスピーカを通じておよびマルチ メディア（ＣＤ−ＲＯＭ）アプリケーションにおいて、再生されるよう、コンピ ュータを通じ音を生成または記録するため、ユーザが音楽構成アプリケーション の使用を所望するとき、音楽合成能力が必須である。 さらに、時にユーザは、彼らのコンピュータを通じて記録またはプレイバック （再生）する前に、ステレオ装置、マイクロホン、および非ＭＩＤＩ電気装置な どの外部アナログ音源をデジタル方式で記録しおよび／またはデジタル源と混合 するよう、これら外部アナログ音源を使用する能力を所望する。これらの要求を 満足させるために、いくつかのアッドオン製品が開発されている。このような製 品ラインの１つは、当業界ではサウンドカードと呼ばれる。これらサウンドカー ドは、いくつかの集積回路を搭載した回路板であり、多くの場合、ウェーブテー ブル・シンセサイザ、ウェーブテーブル・メモリおよびコンピュータ製造業者に より提供される拡張スロット内にユーザがインストールする他の関連する回路を 含む。拡張スロットは、システムバスへのインターフェイスを提供し、これによ り、ホストプロセッサが、音発生にアクセスし、アプリケーションソフトウェア の制御下にあるボード上の機能を制御することができる。典型的なサウンドカー ドはまた、キーボードおよびゲーム用ジョイスティックなどのＭＩＤＩ装置から の入力を受付けるよう、ＭＩＤＩインターフェイスおよびゲームポートを備える 。 先行技術によるサウンドカードの一例は、アドバンスト・グラビス・アンド・ フォルテ（Advanced Gravis and Forte）がウルトラサウンド（Ultrasound）の 名称で提供しているものである。このサウンドカードは、ウェーブテーブル・シ ンセサイザ、ＭＩＤＩおよびゲームインターフェイス、ＤＭＡ制御ならびにアド リブ・サウンド・ブラスタ互換性論理を１つのチップ（「ＧＦ−１）に組入れた 、拡張スロット用実現例である。このＡＳＩＣに加え、ウルトラサウンドカード は、ウェーブテーブル・データ用のオンボードＤＲＡＭ（１メガバイト）と、ア ドレスデコード用チップと、アナログ入力およびアナログ出力とインターフェイ スするための別個のアナログ回路と、別個のプログラマブルＩＳＡバスインタフ ェースチップと、介入ＰＡＬチップと、別個のデジタル−アナログ／アナログ− デジタル変換器チップとを含む。ここに引用により援用される、トラバース（Tr avers）他による「ウェーブ・テーブル・シンセサイザ（Wave Table Synthesize r）」と題された米国特許出願連続番号第０７２，８３８号を参照されたい。 オンボードサウンドカードメモリは典型的には、２分の１から４メガバイトの 間の大きさを有し、音楽を合成するために使用されるすべてのウェーブテーブル ・データを記憶する。１メガバイト当り約２５ドルのコストであり、サウンドカ ードメモリのコストはサウンドカードの全体のコストにおいて重要な要因である 。したがって、ウェーブテーブル・データを供給するためにもしＰＣシステムメ モリを使用でき、したがって、サウンドカードメモリの必要をなくすかまたは減 じれば、サウンドカードのコストが下がるであろう。 しかし、ウェーブテーブル・データの記憶のためにＰＣシステムメモリを利用 するといくつかの懸念が出る。懸念の１つは、利用可能なＰＣシステムメモリが 限られており、ウェーブテーブル・データ用に割くことができないという点であ る。しかし、より大きなシステムメモリを含みウェーブテーブル・データ用に利 用可能なスペースを有するはずであると予測される将来の最先端ＰＣにおいては このような懸念は減じられるはずである。システムメモリの使用についての他の 懸念は、先行技術によるシンセサイザが必要とする数多くのメモリへのアクセス である。たとえば、３２個の個別の音声（すなわち楽器の音）を合成できる先行 技術のウェーブテーブル・シンセサイザは、必要なデータサンプルを引出すため ２２．７マイクロ秒ごとに３２回メモリにアクセスせねばならない。もしシステ ムメモリに対しこれだけの数のアクセスがなされれば、容認できないほど高い割 合のシステムバスの帯域幅がシンセサイザの動作のために使用され、ＰＣの他の 動作のために使用できるバスの帯域幅が少なくなるであろう。 またさらなる懸念は、シンセサイザが、システムメモリからウェーブテーブル ・データを受けとるよりも速く（すなわち、システムの最大バス待ち時間よりも 速く）ウェーブテーブル・データを処理するのではないかという点である。この ような状況では、処理されたデータがギャップを有するかもしれず、合成された 音楽が再生される間に不所望のポップが生じるかもしれないので、このような状 況は容認できないであろう。 したがって、システムメモリにより供給されるウェーブテーブル・データから 音楽を合成するが、容認できない割合のバス帯域幅を利用しない、ＰＣオーディ オシステムが必要である。さらに、少なくともデータを処理する速度と同じ速さ でシステムメモリからデータを獲得する（すなわち、最大バス待ち時間がＰＣオ ーディオシステムのデータ処理速度以下である）ＰＣオーディオシステムが必要 である。 発明の概要 この発明のＰＣオーディオ回路は、中央プロセッサ、システムメモリおよびシ ステムバスを含む種類のホストパーソナルコンピュータとインターフェイスし、 これをオーディオ面で向上させるよう設計される。ＰＣオーディオ回路は、大き さおよびコストが著しく減じられ一度にウェーブテーブル・データ全体の部分の みを記憶することができるキャッシュメモリを含む。代わりに、すべてのウェー ブテーブル・データは、ホストＰＣのシステムメモリ内に記憶され、ＰＣオーデ ィオ回路の必要に応じてキャッシュメモリに部分で転送される。ＰＣオーディオ 回路はデータを処理し、音楽またはサウンドエフェクトなどのデジタルオーディ オ信号を発生する。キャッシュメモリは大きさおよびコストが減じられているの で、ＰＣオーディオ回路の全体としてのコストは先行技術によるシステムよりも 低くなる。 先行技術のＰＣオーディオシステムとは異なり、この発明のＰＣオーディオ回 路は、次に指定された音声を処理する前に、音声に対するデータサンプルのいく つかのフレームを処理する。したがって、所与の音声に対するいくつかのウェー ブテーブル・データサンプルを一度にシステムメモリから引出し、キャッシュメ モリ内で利用可能にすることができ、これによって、必要とされるメモリへのア クセス総数を減じ、システムバスの帯域幅の使用割合を減じる。また、この態様 でデータサンプルを処理すると、ある並列処理動作が可能になる。たとえば、活 性の音声に対し複数のデータサンプルが処理されている間に、データサンプルの 他のグループをシステムメモリから引出し、キャッシュメモリ内での処理のため 利用可能にすることができる。これにより確実にデータが連続して供給され、最 大許容可能システムバスアクセス待ち時間についての懸念が減じられる。 この発明のＰＣオーディオ回路は、一度にいくつかのウェーブテーブル・デー タサンプルを引出すので、音声のデータサンプルがシステムメモリ内でブロック として合せて組織化されていることが好ましい。したがって、もしデータサンプ ルの連続した列が要求されたならば、ブロックになったデータサンプル全体に対 し増分していくシステムメモリのページモードを使用してこれらにアクセスする ことができる。好ましくは、システムメモリとＰＣオーディオ回路との間のバス はＰＣＩバスであり、したがって、ページモードを通じてアクセスされるデータ をＰＣオーディオ回路へバーストモードで伝送することを可能にする。 好ましい実施例において、この発明のＰＣオーディオ回路は、ＰＣＩバスイン タフェースブロック、内部アドレスデータバス、デジタル信号プロセッサ、出力 制御ステートマシン、内部バスアービタおよびキャッシュメモリを含む。ＰＣオ ーディオ回路は、キャッシュメモリを含むか、または集積回路の外部にあるキャ ッシュメモリを備える、モノリシック集積回路上に形成できる。システムメモリ 内のデータは、ＰＣＩバスをわたって、ＰＣＩインターフェイスブロックを通り 、内部バスをわたり、キャッシュメモリへと伝送される。 デジタル信号プロセッサ（ＤＳＰ）は、キャッシュメモリ内のデータサンプル を所望のアナログオーディオ信号への変換に適したデジタルオーディオ信号に翻 訳するための計算および他の処理を行なう。好ましくは、ＤＳＰは４４．１ＫＨ ｚのフレーム速度で、３２個までの個別のデジタルオーディオ信号または音声を 発生することができる。 ＤＳＰにより各音声に対して発生されたデジタルオーディオ信号は、外部デジ タル−アナログ変換器（ＤＡＣ）へのそれらの出力の準備ができるまで、キャッ シュメモリ内に蓄積されるかまたは別個のキャッシュメモリ内に蓄積されうる。 出力制御ステートマシン（ＯＣＳＭ）は、４４．１ＫＨｚのサンプル速度でのキ ャッシュから外部ＤＡＣへの蓄積されたデータの伝送を制御する。内部バスアー ビタ（ＩＢＡ）は、ＯＣＳＭ、キャッシュ、ＰＣＩインターフェイスブロックお よびＤＳＰを含む、内部バスにアクセスするであろうさまざまなブロック間のト ラフィックの方向付けの責任を持つ。内部バスは、ＰＣＩ規格の部分として提供 されるクロックにより、ほとんどの論理とともに、３３ＭＨｚで動作する。 キャッシュは、約８から３２キロバイトの容量を有する低コストＳＲＡＭであ ることが好ましい。キャッシュ内の利用可能なメモリは、データサンプル記憶装 置、累算器記憶装置およびＤＳＰ用一般記憶装置に割当てることができる。デー タサンプルはデータ待ち行列ＡおよびＢ内に記憶することができ、一方、ＤＳＰ により発生されたデジタルオーディオ信号は累算器待ち行列ＡおよびＢ内に記憶 することができる。適切な実現例においては、データ待ち行列ＡおよびＢは、各 々、３２個の音声の各々に対し６４個の１６ビットデータサンプルまで記憶し、 一方、累算器待ち行列ＡおよびＢは各々、３２個までの音声に対し発生されたデ ータサンプルを蓄積する。発生されたデータサンプルは、６４個１組の１６ビッ トデータサンプルとして累算器待ち行列ＡまたはＢ内に合せて蓄積される。 ＰＣＩインターフェイスブロックは、キャッシュのデータサンプルを更新する 必要があるときを検出し、バスマスタ要求を開始する。そこからデータサンプル が引出されるはずのシステムメモリ内のアドレスは、ＰＣＩインターフェイスブ ロックからＰＣＩアドレスバスヘ送られる。ＰＣＩインターフェイスブロックの 制御下で、システムメモリから引出されたデータサンプルは内部データバスを通 ってキャッシュへと伝送される。 ＰＣオーディオ回路の好ましい実施例の立上げ時には、活性の音声各々に対し 、 １２８個のデータサンプルがキャッシュ内にロードされる（データ待ち行列Ａお よびＢの各々の中に６４個のデータサンプルずつ）。一旦データ待ち行列Ａおよ びＢにデータがロードされると、ＤＳＰは、第１の活性の音声に対するデータ待 ち行列の一方の中のデータサンプルを処理する。他方のデータ待ち行列はこの時 点では不活性である。次に、ＤＳＰは次に指定された活性の音声に対してのデー タサンプルを処理する。ＤＳＰがこれらのデータサンプルを処理すると同時に、 ＤＳＰにより発生されたばかりのデータサンプルが累算器待ち行列の一方の中に 蓄積される。この処理は、すべての活性の音声が処理されるまで続き、それから 累算器待ち行列はトグルし、第１の累算器待ち行列内に蓄積されたデータサンプ ルを外部ＤＡＣに出力できる間、他方の累算器待ち行列は発生されるデータサン プルを蓄積するであろう。 一旦、データ待ち行列内の活性の音声各々に対するデータサンプルが処理され てしまうと、ＰＣＩインターフェイスブロックは、システムメモリからの付加的 なデータサンプルに対する要求をＰＣＩバス上で送る。システムメモリから引出 されたデータサンプルは第１のデータ待ち行列内に記憶されるため、処理された ばかりのデータサンプルの上に重ね書きされる。これらのデータサンプルが引出 される間に、ＤＳＰは他の待ち行列内のデータサンプルを処理する。それから、 データ待ち行列はトグルし、そして処理は継続し同時に６４個までのデータサン プルを処理することを可能にする。 もし、ＤＳＰが、元のオーディオ信号のアナログ−デジタル変換（記録）の間 に使用されるサンプリング周波数と同じ周波数でデータサンプルを処理するので あれば、ＤＳＰにより発生されたオーディオ信号がアナログに変換され再生され るとき、結果として得られるオーディオ信号はデータサンプルを作るために使用 された元のオーディオ信号と同じように聞こえるであろう（すなわち同じ周波数 を有するであろう）。再生されるオーディオ信号の周波数が記録周波数と同じで あるとき、その周波数比（Ｆ_c）は１に等しい。もしＦ_c＞１であれば発生された オーディオ信号は記録された信号よりも高いピッチを有するであろう。もし活性 の音声各々に対しＦ_c＝１であれば、最大の許容可能ＰＣＩバス待ち時間は、こ れが４４．１ＫＨｚのフレーム速度でデータサンプルの６４個のフレームを処理 するのにかかる時間に等しい。しかし、１つまたは２つ以上の活性の音声に対し てＦ_c＞１であれば、ＤＳＰは音声当りフレーム当り２つ以上のデータサンプル を処理することになるので、最大許容可能ＰＣＩバス待ち時間は減じられる。Ｆ_c が約２．０に等しければ、最大許容可能バス待ち時間の減少が問題になるであ ろう。 Ｆ_c＞２の場合の待ち時間の問題は、処理されるであろうデータサンプルのみ を引出しＤＳＰによりスキップされるであろうデータサンプルは引出さないＰＣ オーディオ回路を有することにより回避できる。このようにすると、引出されて データ待ち行列内に記憶されるすべてのデータサンプルが処理されるであろう。 この特徴は、活性の音声に対するＦ_cの値にアクセスし、かつ次に現在のシステ ムメモリアドレスおよびＦ_cの値に基づき所与の音声についてデータサンプルを 引出すための次のシステムメモリアドレスを計算するための手段を、ＰＣＩイン ターフェイスブロック内に設けることにより実現される。Ｆ_c＞１のときに活性 の音声各々に対して選択されたサンプルのみを引出すことにより、データサンプ ルを伝送するためにバーストモードが使用できないため、利用可能なＰＣＩ帯域 幅が減じられる。たとえバーストモードが使用されないとしても、ＰＣオーディ オ回路の帯域幅使用割合は容認可能なものかもしれないが、使用割合はやや望ま しくないものになるであろう。 この発明の好ましい実施例において、ＰＣオーディオシステムは、システムメ モリ内に記憶されバーストモードにおいてキャッシュメモリに伝送することがで きるウェーブテーブル・データのパッチまたは周波数補正されたファイルの作成 を容易にするドライバソフトウェアを含み、これによってＰＣＩバス帯域幅要求 を減じる。周波数補正されたファイルまたはパッチは、Ｆ_c＞２を有する音声に 対しＤＳＰにより実際に処理されるであろうデータサンプルのみを含む。たとえ ば、Ｆ_c＝４を有する活性の音声に対しては、ＤＳＰはこの活性の音声に関連す るウェーブテーブル・データのパッチ（「元のパッチ」）内の４番目ごとのデー タサンプルのみを処理すればよい。ドライバソフトウェアは４番目ごとのサンプ ルのみを含む、元のパッチの周波数補正されたものの作成を容易にする。この周 波数補正されたファイルまたはパッチはシステムメモリ内に記憶され、バースト モードにおいて、ＤＳＰによる処理のためＰＣオーディオ回路に伝送することが できる。 適切なＰＣオーディオシステムは、上述のような種類のＰＣオーディオ回路、 ドライバソフトウェアおよびＭＩＤＩまたは比較可能ファイルを含む。ＭＩＤＩ ファイルは、ＰＣオーディオ回路により発生されるであろう歌または他のオーデ ィオ信号を定義するパラメータを含む。ドライバソフトウェアは、ファイル内に 含まれるパラメータを通訳し、かつ、システムメモリ内のウェーブテーブル・デ ータから所望のオーディオ信号を発生するようＰＣオーディオ回路をプログラミ ングする機能を行なう。以下に説明するように、ドライバソフトウェアは、また 、Ｆ_cの高い音声に対する周波数補正されたパッチを導出する機能を制御する命 令を含む。 システムＣＰＵは、所与の音声に対し、その音声に対しての所望の周波数の、 音声に関連するシステムメモリ内のデータの記録周波数に対する比を決定する。 Ｆ_c＞２．０の場合は、ＣＰＵは以下に説明するように周波数補正されたパッチ を導出する。 周波数補正されたパッチはいくつかの方策で導出することができる。必要とす るＣＰＵの処理が最も少ない一方策は、その音声に対しての元のパッチからウェ ーブテーブル・データサンプルの小部分をシステムメモリ内に記憶されるパッチ または新しいファイルにコピーまたは転置することである。新しいパッチに転置 されるデータサンプルの小部分は、システムＣＰＵにより計算されるＦ_cの値に 基づく。周波数補正されたパッチは、元のパッチの周波数よりも高い周波数を有 する。たとえば、周波数補正されたパッチを作成するために元のパッチから４番 目ごとにデータサンプルがコピーされたのであれば、周波数補正されたパッチの 周波数は元のパッチの周波数の４倍となる。そして、周波数補正されたパッチの 有効周波数（Ｆ_eff）は４に等しい。 ＰＣオーディオ回路がデータサンプルのパッチの記録周波数の２倍を超える周 波数でオーディオ信号を発生するときバス待ち時間の問題が生ずるので、周波数 補正されたパッチを導出するときの目標は、ＰＣオーディオ回路が所望のオーデ ィオ信号を発生するためパッチの周波数を２倍よりも高くする必要がない、十分 に高い有効パッチ周波数を提供することである。 周波数補正されたパッチを導出するもう１つの方策は、ウェーブテーブル・デ ータサンプルの元のパッチをデジタル方式でフィルタリングすることである。デ ジタル方式でのフィルタリングのためにはより多くのＣＰＵ処理が必要であるが 、デジタル方式でのフィルタリングはウェーブテーブル・データの高周波数成分 を除去し、発生されるデジタルオーディオ信号はノイズが少なくなるので、上述 の技術よりも好ましい。デジタルフィルタリング技術の一例は、ｎ番目ごとのサ ンプルの平均を取ることである。さらなる例は、さらに多くのＣＰＵ処理パワー を必要とするが、移動平均の平均を計算することである。 システムＣＰＵは、ドライバソフトウェアにより、（１）ＰＣオーディオ回路 がＭＩＤＩファイルを処理する直前に必要な周波数補正されたパッチをすべて導 出するか、または、（２）ＰＣオーディオ回路がファイルを通じて処理を行なう とともに各パッチを導出するかのいずれかに方向付けることができる。 ＰＣオーディオ回路が周波数補正されたパッチを処理するときには、パッチの より高い周波数に対処するため調整を行なわねばならない。ドライバソフトウェ アが、ＰＣオーディオ回路をこれらの調整を行なうようプログラミングする。た とえば、もしＰＣオーディオ回路がもともとＦ_c＝８でデジタルオーディオ信号 を発生するようプログラミングされているが、ＰＣオーディオ回路がＦ_eff=４の 周波数補正されたパッチを処理するのであれば、ＰＣオーディオ回路はデータが Ｆ_c＝２で処理されるよう、データを処理するための周波数比を４で割るようプ ログラミングされる。デジタル回路においては２の因数で除算を行なう方が容易 なので、周波数補正されたファイルは好ましくは２の因数である有効周波数を有 するべきである。 図面の簡単な説明 以下の図面に関連して好ましい実施例および代替的な実施例の以下の詳細な説 明を考慮するとき、この発明のより良い理解を得ることができる。 図１は、ホストコンピュータのシステムバスとインターフェイスする、この発 明のＰＣオーディオ回路のブロック図である。 図２は、どのようにメモリをこの発明のキャッシュメモリ内に割当てることが できるかを示す図である。 図３は、システムバスおよび内部バスとインターフェイスする、この発明のＰ ＣＩバスインタフェースブロックのブロック図である。 図４は、内部バスとインターフェイスする、この発明の出力制御ステートマシ ンのブロック図である。 図５は、この発明により周波数補正されたウェーブテーブル・データを提供す るＰＣオーディオシステムのブロック図である。 詳細な説明 Ｉ．ＰＣオーディオ回路の概観 以下の説明は、モノリシック集積回路上に形成できるＰＣオーディオ回路の好 ましい実施例および代替的実施例を示す。ＰＣオーディオ回路は、中央プロセッ サ、システムメモリおよびシステムバスを含む種類のホストパーソナルコンピュ ータにインターフェイスし、これにオーディオ面の向上を行なうよう設計される 。この発明のＰＣオーディオ回路と先行技術によるＰＣオーディオ回路との根本 的な違いは、ローカルメモリの大きさが著しく減じられており（たとえば８−３ ２キロバイトであり）、同時にウェーブテーブル・データ全体の部分しか記憶で きない点である。代わって、ウェーブテーブル・データすべて（たとえば１−４ メガバイト）はホストＰＣのシステムメモリ内に記憶され、ＰＣオーディオ回路 の必要に応じて、キャッシュメモリとしても知られるＰＣオーディオ回路のロー カルメモリに部分的に転送される。ＰＣオーディオ回路は、データを使用して、 音楽またはサウンドエフェクトなどのデジタルオーディオ信号を発生する。 「発明の背景」で説明したように、もしシステムメモリがウェーブテーブル・ データの記憶のために利用されそれによってローカルメモリの大きさが減じられ るのであれば、ＰＣオーディオ回路の全体としてのコストが減じられるであろう 。しかし、システムメモリを使用すると、（ｉ）容認できない割合のシステムバ スの帯域幅が使用されるのではないか、および（ii）ＰＣオーディオ回路がホス トコンピュータの最大バス待ち時間よりも高速でウェーブテーブル・データを処 理 するのではないか、という懸念が生じる。この発明のＰＣオーディオ回路は、こ れらの懸念を緩和するよう設計される。 オーディオ用の典型的なフレーム速度は、４４．１ＫＨｚである。このフレー ム速度では、各フレームは約２２．７マイクロ秒である。したがって、もし先行 技術のＰＣオーディオ回路が１フレームの間に３２個の音声を発生するのであれ ば、この短い時間期間の間にメモリに対し３２回のデータアクセスが行なわれな ければならない。もしデータアクセスがローカルメモリに対するものであればこ れは問題とならない。しかし、もしこの数のアクセスがシステムメモリに対して 行なわれるのであれば、バスの帯域幅使用およびバス待ち時間が懸念となってく る。 先行技術のシステムとは異なり、この発明のＰＣオーディオ回路は、次に指定 された音声を処理する前に、音声に対するデータサンプルのいくつかのフレーム を処理する。したがって、所与の音声に対するいくつかのウェーブテーブル・デ ータサンプルを一度にシステムメモリから引出し、キャッシュメモリ内で利用可 能にすることができ、これによって、必要とされるメモリへのアクセス総数を減 じ、バス帯域幅の使用割合を減じる。また、この態様でデータサンプルを処理す ると、ある並行処理動作が可能になる。たとえば、活性の音声に対し複数のデー タサンプルが処理されている間に、データサンプルの他のグループをシステムメ モリから引出し、ＰＣオーディオ回路のキャッシュメモリ内での処理のために利 用可能にすることができる。これにより確実にデータが連続的に供給され、バス アクセスの待ち時間に関しての懸念が減じられる。 この発明のＰＣオーディオ回路は、一度にいくつかのウェーブテーブル・デー タサンプルを引出すので、音声のデータサンプルがシステムメモリ内でブロック として合せて組織化されていることが好ましい。したがって、もし連続したデー タサンプルの列が要求されたならば、ブロックになったデータサンプル全体に対 し増分していくシステムメモリのページモードを使用してこれらにアクセスする ことができる。もし、システムメモリとＰＣオーディオ回路との間のバスがＰＣ Ｉバス（すなわちより高性能のバス）であれば、ページモードを通じてアクセス されたデータをバーストモードで（すなわちより高速で）ＰＣオーディオ回路に 伝送することができる。バーストモードの使用により、最大バス待ち時間および 帯域幅使用割合が減じられる。 II．ＰＣオーディオ回路アーキテクチャ 図１は、ＰＣオーディオ回路の好ましいアーキテクチャを示す。図示するよう に、ＰＣオーディオ回路１０は、ＰＣＩバスインタフェースブロック１２、内部 アドレスデータバス１４、デジタル信号プロセッサ１６、出力制御ステートマシ ン１８、内部バスアービタ２０およびキャッシュメモリ２２を含む。データは、 ＰＣＩバス２４からＰＣＩインターフェイスブロック１２を通り内部バス１４を わたってキャッシュ２２へとわたされる。キャッシュ２２を含むＰＣオーディオ 回路１０は、モノリシック集積回路上に形成することができる。図１の破線のボ ックスは、このような集積回路の好ましい実施例の外辺を表わす。代替的に、キ ャッシュ２２は回路の外部にあってもよい。 デジタル信号プロセッサ（ＤＳＰ）１６は、ここに引用により援用されるノリ ス他による米国特許出願連続番号第０８／３３４，４６１号に開示されるウェー ブテーブル・シンセサイザＤＳＰと同じようにデータに対して動作する。言換え ると、この発明のＤＳＰ１６は、生のウェーブテーブル・データを所望のアナロ グオーディオ信号への変換に適したデジタルオーディオ信号に翻訳するため、計 算および他の処理を行なう。ＤＳＰ１６は、ＲＯＭコード２６内に記憶される命 令によって動作し、好ましくは４４．１ＫＨｚのフレーム速度で３２個までの個 別のデジタルオーディオ信号または音声を発生することができる。しかし、上に 引用した特許出願に開示されるウェーブテーブル・シンセサイザとは異なり、こ の発明のＤＳＰ１６は、フレームごと音声ごとに１つのデータサンプルではなく 、音声ごとにウェーブテーブル・データサンプルのいくつかのフレームを処理す る。ＤＳＰ１６の実現の詳細は、当業者の有する技量のレベル内にある。 ＤＳＰ１６により各音声に対して発生されたデジタルオーディオ信号は、外部 オーディオデジタル−アナログ変換器（ＤＡＣ）へポート２８を通つて出力され る準備ができるまで、キャッシュ２２内に蓄積されるかまたは、別個のキャッシ ュメモリ内に蓄積されうる。出力制御ステートマシン（ＯＣＳＭ）１８は、４４ ．１ＫＨｚのサンプル速度でのキャッシュ２２から外部ＤＡＣへの蓄積されたデ ー タの伝送の責任を持つ。ＯＣＳＭ１８は、確実にサンプル速度と同期するよう、 それ自身の１６．９３４４ＭＨｚクロック３０を利用する。内部バスアービタ（ ＩＢＡ）２０は、ＯＣＳＭ１８、キャッシュ２２、ＰＣＩインターフェイスブロ ック（ＰＣＩ Ｉ／Ｆブロック）１２およびＤＳＰ１６を含む、内部バス１４に アクセスするであろうさまざまなブロック間でのトラフィックの方向付けの責任 を持つ。内部バス１４は、ＰＣＩ規格の部分として提供されるクロック３２によ り、ほとんどの論理とともに、３３ＭＨｚで動作する。 内部バス 内部バス１４は３２ビットデータバスおよび１６ビットアドレスバ スを有する。内部バスのアドレスマップは以下のとおりである。 ＰＣＩバス ＰＣＩバスは、標準ＰＣＩプラグアンドプレイ回路を通じて２５ ６個のＩ／Ｏ（バイト幅の）アドレスのブロックを割当てられる。これらのアド レスは、システムの中央プロセッサにより以下のように使用される。 ウェーブテーブル・キャッシュＲＡＭ キャッシュ２２は、約８から３２キロ バイトの容量を有する低コストＳＲＡＭであることが好ましい。キャッシュ２２ 内の利用可能なメモリは、データサンプル記憶装置、累算器記憶装置およびＤＳ Ｐ１６用の一般記憶装置に割当てることができる。図２は、どのように利用可能 なメモリをデータサンプル記憶装置および累算器記憶装置の間で適切に割当てる ことができるかを示している。データサンプルはデータ待ち行列「Ａ」および「 Ｂ」内に記憶することができ、一方、ＤＳＰ１６により発生されたデジタルオー ディオ信号（発生されたデータサンプル）は累算器待ち行列「Ａ」および「Ｂ」 内に記憶することができる。図２を参照されたい。データ待ち行列ＡおよびＢは 各々、３２個の音声の各々に対する６４個の１６ビットデータサンプルまで記憶 することができる。累算器待ち行列ＡおよびＢは各々、３２個までの音声に対し 発生されたデータサンプルを蓄積することができる。発生されたデータサンプル は、１組の１６ビットデータサンプルとして待ち行列ＡまたはＢ内に合せて蓄積 される。１組の中に６４個までのデータサンプルが存在し得る。 データ待ち行列ＡおよびＢは合せて８キロバイトまで記憶でき、一方累算器待 ち行列ＡおよびＢは合せて２５６バイトまで記憶できる。一般的ＤＳＰ記憶装置 用にキャッシュ２２内に付加的なメモリを設けることができる。 好ましくは、音声のための２つのデータ待ち行列の一方が、システムメモリか らデータサンプルが引出されるに従ってデータサンプルを記憶するために使用さ れ、一方、他方のデータ待ち行列はデータサンプルをＤＳＰ１６に供給する。し たがって、もしデータ待ち行列ＡがデータサンプルをＤＳＰ１６に供給するので あれば、データ待ち行列Ｂがシステムメモリから引出されるデータサンプルを記 憶する。データ待ち行列Ｂは、ＤＳＰ１６により処理されるべきデータサンプル の次の組で占められ、ＤＳＰがデータ待ち行列Ａ内のデータサンプルの処理を完 了する前にいっぱいにならなければならない。さもなければ、発生されるデジタ ルオーディオ信号内に不所望のギャップができるであろう。データ待ち行列Ａ内 のすべてのデータサンプルが処理されてしまったとき、データ待ち行列Ａおよび Ｂはトグルし、ＤＳＰ１６はデータ待ち行列Ｂ内に記億されたデータサンプルを 処理し、システムメモリから引出されるデータサンプルはデータ待ち行列Ａ内に 記憶される。このプロセスがＤＳＰ１６がデータサンプルを処理し続ける限り続 く。 同様に、累算器待ち行列の一方が、外部ＤＡＣに、蓄積されたデータサンプル を供給するために使用され一方、他方の累算器はＤＳＰ１６により発生されたデ ータサンプルを蓄積する。したがって、もし累算器待ち行列Ａが蓄積されたデー タサンプルを供給するのであれば、累算器待ち行列Ｂがデータサンプルを蓄積す る。活性の音声のすべてに対して、発生されたデータサンプルは、累算器待ち行 列Ａ内のデータサンプルがすべて外部ＤＡＣに伝送されてしまうよりも前に、累 算器待ち行列Ｂ内に蓄積されねばならない。さもなければ、アナログ信号内にギ ャップができるであろう。累算器待ち行列Ａ内のデータサンプルがすべて外部Ｄ ＡＣに伝送されてしまったとき、累算器待ち行列ＡおよびＢはトグルし、データ 待ち行列Ｂ内に蓄積されたデータサンプルが外部ＤＡＣに伝送され、発生された データサンプルがデータ待ち行列Ａ内に蓄積される。この発明の全体動作を以下 にさらに説明する。 この発明に適したウェーブテーブル・キャッシュのためのアドレスマップは以 下のとおりである。 ＰＣＩインターフェイス 図３は、ＰＣＩインターフェイスブロック１２のブ ロック図を示す。ＰＣＩインターフェイスブロック１２は、ＰＣＩインターフェ イスコントローラ３４、バッファ３６および３８、内部バスアドレスレジスタ４ ０ならびにＰＣＩ Ｉ／Ｆブロックレジスタ４２を含む。図示するように、ＰＣ Ｉコントローラ３４は、ＰＣＩアドレスバス、バッファ３６および３８、内部バ スアドレスレジスタ４０ならびにＰＣＩ Ｉ／Ｆブロックレジスタ４２に接続さ れる。バッファ３６は、ＰＣＩデータバス、ＰＣＩコントローラ３４、内部バス アドレスレジスタ４０および内部データバスに接続し、一方、バッファ３８は、 ＰＣＩアドレスバス、ＰＣＩコントローラ３４およびＰＣＩ Ｉ／Ｆブロックレ ジスタ４２に接続する。内部バスアドレスレジスタ４０は、ＰＣＩコントローラ ３４、内部アドレスバス、内部データバスおよびバッファ３６に接続する。最後 にＰＣＩ Ｉ／Ｆブロックレジスタ４２は、バッファ３８、ＰＣＩコントローラ ３４ならびに内部データバスおよびアドレスバスに接続される。 ＰＣＩ Ｉ／Ｆブロックレジスタ４２は、どの音声が、キャッシュ内への付加 的なデータサンプルの記憶およびシステムメモリ内のアドレスのデータサンプル の獲得を必要としているかを示す、状態およびアドレス情報を含む。これらのレ ジスタの詳細な説明は、内部バスのための先述のアドレスマップに示す。内部バ スアドレスレジスタ４０は、システム中央プロセッサによって、内部バス上のＰ Ｃオーディオ回路レジスタにアクセスするため使用される。たとえば、中央プロ セッサは、ウェーブテーブル・データ記憶位置を示すシステムメモリアドレスを 書込むために、ＰＣＩ Ｉ／Ｆブロックレジスタへのアクセスを必要とするであ ろう。内部バスアドレスレジスタ４０はまた、システムメモリからのウェーブテ ーブル・データサンプルがそこに記憶されているキャッシュ２２のアドレスを記 憶する。先述のＩ／Ｏアドレステーブル内に示すように、中央プロセッサは、内 部バスアドレスレジスタ４０内にバッファ３６を介してそのアドレスを書込むこ とによって、内部バスを通じてレジスタにアクセスする。特定のレジスタへの書 込または読出アクセスは、上の表に特定するポートを通じて行なわれる。 ＰＣＩ Ｉ／Ｗブロックレジスタ４２内に記憶される状態情報に基づき、ＰＣ Ｉインターフェイスコントローラ３４はデータサンプルでキャッシュ２２を更新 する必要があるときを検出し、バスマスタ要求を開始する。ＰＣＩインターフェ イスコントローラ３４の制御下で、そこからデータサンプルが引出されるはずの システムメモリ内のアドレスが、ＰＣＩインターフェイスブロックレジスタ４２ からバッファ３８を通じてＰＣＩアドレスバスに送られる。システムメモリから 引出されたデータサンプルはＰＣＩデータバス上でバッファ３６へと送られる。 ＰＣＩインターフェイスコントローラ３４の制御下で、バッファ３６内のデータ サンプルは内部データバス上でキャッシュ２２へと伝送される。データサンプル を記憶するためのキャッシュ２２内のアドレスは、内部バスアドレスレジスタ４ ０内に含まれ、内部アドレスバス上で伝送される。好ましくは、ＰＣＩインター フェイスブロック１２は、一度に２つ以上の活性の音声に対するデータサンプル を要求できる。 ＰＣＩコントローラ３４は、どの音声が更新中であるか、待ち行列ＡまたはＢ が更新中であるか、そして待ち行列のどの３２ビットワードが更新中であるかを 決定することによって、データサンプルを記憶するためのキャッシュアドレスを 計算する。ＰＣＩコントローラ３４は、待ち行列内のどのサンプルが次にＰＣＩ インターフェイスブロック１２により更新されるべきであるかを決定するため、 各音声に対して１つずつ、３２個の５ビットカウンタを含む。ＰＣＩインターフ ェイスブロックレジスタ４２は、各音声がどの待ち行列を現在使用しているかを 示すため、各音声に対し１つずつ３２個の１ビットトグルレジスタを含む。これ らのレジスタは、待ち行列がＰＣＩインターフェイスブロック１２によりいっぱ いになるごとにトグルする。ＰＣＩコントローラ３４は、計算されたキャッシュ アドレスを内部バスアドレスレジスタ４０内に記憶し、それらが内部アドレスバ スに出力されるときを制御する。ＰＣＩインターフェイスブロック１２の実現の 詳細は、当業者の有する技量のレベル内にある。 出力制御ステートマシン 図４は、ＯＣＳＭ１８のブロック図を示す。図示す るように、ＯＣＳＭ１８は、バッファを備える制御ブロック４６と、アドレスデ コードおよび制御ブロック４８と、７ビットカウンタ５０と、２２．６６マイク ロ秒タイマ５４とを含む。図示するように、制御ブロック４６は、内部アドレス バスおよび内部データバス、アドレスデコードおよび制御ブロック４８、７ビッ トカウンタ５０ならびにＦＩＦＯ５２に接続される。アドレスデコードおよび制 御ブロック４８は、内部アドレスバス、制御ブロック４６、７ビットカウンタ５ ０およびタイマ５４に接続される。７ビットカウンタ５０は、アドレスデコード および制御ブロック４８、制御ブロック４６およびＦＩＦＯ５２に接続される。 ７ビットカウンタは、上述の内部バスのためのアドレスマップ内に説明されてお り、ＯＣＳＭサンプルカウントレジスタと呼ばれる。ＦＩＦＯ５２は、一方を頂 部位置に他方を底部位置に、２つのデータサンプルを記憶でき、制御ブロック４ ６、７ビットカウンタ５０、タイマ５４および外部ＤＡＣに接続される。タイマ ５４は、アドレスデコードおよび制御ブロック４８、ＦＩＦＯ５２およびクロッ ク発生器３０に接続する。 ＤＳＰ１６は、その制御レジスタに書込することによりＯＣＳＭ１８を可能化 する。一旦ＯＣＳＭ１８が可能化されると、制御ブロック４６の制御下で、キャ ッシュ２２内の累算器待ち行列から内部データバス上で制御ブロック４６内のバ ッファを通りＦＩＦＯ５２へと２つのデータサンプルが伝送される。タイマ５４ により示されるように、２２．６６マイクロ秒ごとに、ＦＩＦＯ５２は底部位置 にあるデータサンプルを頂部位置にシフトし、それによって、そのデータサンプ ルの外部ＤＡＣへの出力を可能化する。その前に頂部位置にあったデータサンプ ルは廃棄される。同時に、他のデータサンプルがキャッシュ２２から引出されＦ ＩＦＯ５２の底部位置に記憶され、アドレスデコードおよび制御ブロック４８の 制御下で７ビットカウンタ５０が増分される。アドレスデコードおよび制御ブロ ック４８は、７ビットカウンタ５０および内部アドレスバス上で供給されるキャ ッシュアドレス情報から、キャッシュ２２から引出されるべきデータサンプルの アドレスを計算する。これらの計算されたアドレスは制御ブロック４６に送られ 、そこでキャッシュ２２から特定のデータサンプルを要求するために使用される 。ＯＣＳＭ１８の実現の詳細は、当業者の有する技量のレベル内にある。ＤＳＰ １６は、データサンプルの次のグループの蓄積を開始する時期を決定するため、 カウンタ５０のビット７を監視できる。 内部バスアービタ 内部バスアービタ２０は、（ｉ）ＤＳＰ１６（最低優先順 位）、（ii）ＰＣＩバスインタフェースブロック１２（中間優先順位）および（ iii）ＯＣＳＭ１８（最高優先順位）からのバス要求に対し固定された優先順位 を有する簡単なアービタである。アービタ２０は、最高優先順位を有する要求し てきた装置に対しバスアクセスを認め、この時点で、この装置は自由にアドレス バスおよびＲＥＡＤまたはＷＲＩＴＥ信号のいずれかを駆動する。もしアクセス が読出であれば、優先順位のある装置は、データバスからのデータをつかまえる かまたは使用するであろう。もしアクセスが書込であれば、優先順位のある装置 はデータバスを駆動するであろう。アービタ２０の実現の詳細は、当業者の有す る技量のレベル内にある。 III．ＰＣオーディオシステムの動作 ＰＣオーディオ回路１０の好ましい実施例の立上がりにおいて、活性の音声各 々に対し、１２８個のデータサンプルがキャッシュ２２内にロードされる（デー タ待ち行列ＡおよびＢの各々に対し６４個のデータサンプル）。３２個の活性の 音声があると仮定すれば、これは必要とされるメモリに対しての最悪の場合であ る。 （３２個の音声）（１２８個のサンプル／音声）（２バイト／サンプル）＝８ キロバイト さらに、キャッシュ２２は各々６４個のデータサンプル容量を有する累算器待ち 行列ＡおよびＢを必要とする。したがって、付加的に必要とされるメモリは、 （２個の待ち行列）（６４個のサンプル／待ち行列）（２バイト／サンプル） ＝２５６バイト 先述したように、付加的なメモリが、一般ＤＳＰ動作のために設けられても良い 。 一旦データ待ち行列ＡおよびＢにデータがロードされると、ＤＳＰ１６は、第 １の活性の音声（たとえば、音声０）に対するデータ待ち行列の一方の中のデー タサンプルを処理する。他方のデータ待ち行列はこの時点では不活性である。次 に、ＤＳＰ１６は、次に指定された活性の音声（たとえば、音声１）に対しての データサンプルを処理する。ＤＳＰ１６がこれらのデータサンプルを処理すると 同時にＤＳＰ１６により発生されたばかりのデータサンプルが累算器待ち行列の 一方の中に蓄積される。この処理は、すべての活性の音声が処理されてしまうま で続き、それから累算器待ち行列はトグルし、第１の累算器待ち行列内に蓄積さ れたデータサンプルを外部ＤＡＣに出力できる間、他方の累算器待ち行列は発生 されるデータサンプルを蓄積するであろう。 また、一旦、第１のデータ待ち行列内の活性の音声各々に対するデータサンプ ルが処理さてしまうと、ＰＣＩインターフェイスブロック１２は、システムメモ リからの付加的なデータサンプルに対する要求をＰＣＩバス上で送る。システム メモリから引出されたデータサンプルは第１のデータ待ち行列内に記憶されるた め処理されたばかりのデータサンプルの上に重ね書きされる。これらの付加的な データサンプルが引出される間に、ＤＳＰ１６は他の待ち行列内のデータサンプ ルを処理する。それから、データ待ち行列はトグルし、そして処理は継続し同時 に６４個までのデータサンプルを処理することを可能にする。 もし、ＤＳＰ１６が、元のオーディオ信号のアナログ−デジタル変換（記録） の間に使用されるサンプリング周波数と同じ周波数でデータサンプルを処理する のであれば、ＤＳＰにより発生されたオーディオ信号がアナログに変換され再生 されるとき、結果として得られるオーディオ信号はデータサンプルを作るために 使用された元のオーディオ信号と同じように聞こえるであろう（すなわち同じ周 波数を有するであろう）。再生されるオーディオ信号の周波数が記録周波数と同 じであるとき、その周波数比（Ｆ_c）は１に等しい。たとえば、もし、ピアノの 中央ハ音（中央ハ＝４４０Ｈｚ）が記録され、かつＦ_c＝１であれば、発生また は再生されるオーディオ信号は記録された信号と同じ周波数であり同じように聞 こえるであろう。もしＦ_c＞１であれば、発生されたオーディオ信号はより高い ピッチを有するであろう。Ｆ_c＝４の場合には、発生されるオーディオ信号は、 記録された信号のサンプリング周波数よりも２オクターブ高くなる。 もし活性の音声各々に対しＦ_c＝１であれば、最大許容可能ＰＣＩバス待ち時 間は、これが４４．１ＫＨｚのフレーム速度でデータサンプルの６４個のフレー ムを処理するのにかかる時間に等しい。 ６４フレーム×１／４４１００秒＝１．４５ミリ秒 しかし、もし、１つまたは２つ以上の活性の音声に対してＦ_c＞１であれば、Ｄ ＳＰ１６は音声当りフレーム当り２つ以上のデータサンプルを処理することにな るので、最大許容可能ＰＣＩバス待ち時間が減じられる。言換えると、特定の音 声に対するデータ待ち行列内のデータサンプルは、Ｆ_c＝１の場合よりも速く消 費される。たとえば、Ｆ_c＝２であれば、ＤＳＰ１６はデータ待ち行列内のデー タサンプルを１つおきにスキップする。Ｆ_cが約２．０よりも大きい場合は、最 大許容可能バス待ち時間の減少が問題になるであろう。 Ｆ_c＞２の場合の待ち時間の問題は、処理されるであろうデータサンプルのみ を引出しＤＳＰ１６によりスキップされるであろうデータサンプルは引出さない ＰＣオーディオ回路１０を有することにより回避できる。このようにすると、引 出されてキャッシュ２２のデータ待ち行列内に記憶されるすべてのデータサンプ ルが処理されるであろう。この特徴は、活性の音声に対するＦ_cの値にアクセス し、かつ次に現在のシステムメモリアドレスおよびＦ_cの値に基づき所与の音声 についてデータを引出すための次のシステムメモリアドレスを計算するための手 段を、ＰＣＩインターフェイスブロック１２内に設けることにより実現される。 たとえば、もし、所与の活性の音声に対しＦ_c＝４であれば、次のシステムメモ リアドレス＝現在アドレス＋４である。この特徴の実現の詳細は、当業者の有す る技量のレベル内にある。 Ｆ_c＞１のときに活性の音声各々に対して選択されたデータサンプルを引出す と、データサンプルの伝送のためにバーストモードを使用することができないた め、利用可能なＰＣＩ帯域幅が減じられる。しかし、バーストモードを使用しな いとしても、帯域幅の使用割合は通常容認可能なものであると予測される。 ＰＣＩバスがバーストモードにあるときは、これは典型的には６０ｎｓ／３２ ビットで動作し、必要とされる帯域幅は、 である（２音声＝３２ビットであることに注意）。４．２％という帯域幅使用は 極めて容認可能である。もしＰＣＩバスがバーストモードになければ、これは典 型的には４分の１の速さで動作し、帯域幅使用は１７％である。１７％という帯 域幅使用は容認可能ではあろうが、あまり望ましくなく、過剰な量のＰＣＩバス 帯域幅が使用される危険性を増加させる。 IV．周波数補正されたウェーブテーブル・データの提供によるＰＣＩバス帯域幅 要求の低減 先述したように、１つまたは２つ以上の活性の音声に対しＦ_c＞２であるとき 、ＤＳＰ１６がデータサンプルをスキップし、Ｆ_c＝１であるときよりも速くデ ータサンプルを消費するため、バス待ち時間の問題が生じるであろう。スキップ されるであろうデータサンプルではなく処理されるであろうデータサンプルのみ を引出すＰＣオーディオ回路１０を備えることによって、このバス待ち時間の問 題を回避できる。しかし、選択されたデータサンプルのみがシステムメモリから 引出されるときは、バーストモードを使用することができず、このためＰＣＩバ ス帯域幅使用割合が増加する。この発明の好ましい実施例において、ＰＣオーデ ィオシステムは、システムメモリ内に記憶されバーストモードにおいてキャッシ ュメモリ２２に伝送することができるウェーブテーブル・データのパッチまたは 周波数補正されたファイルの作成を容易にするドライバソフトウェアを含み、こ れによってＰＣＩバス帯域幅要求を減じる。周波数補正されたファイルまたはパ ッチは、Ｆ_c＞２を有する音声に対しＤＳＰ１６により実際に処理されるであろ うデータサンプルのみを含む。たとえば、Ｆ_c＝４を有する活性の音声に対して は、ＤＳＰ１６はこの活性の音声に関連するウェーブテーブル・データのパッチ （「元のパッチ」）内の４番目ごとのデータサンプルのみを処理すればよい。ド ライバソフトウェアは４番目ごとのサンプルのみを含む、元のパッチの周波数補 正されたものの作成を容易にする。この周波数補正されたファイルまたはパッチ はシステムメモリ内に記憶され、バーストモードにおいて、ＤＳＰ１６による処 理のためＰＣオーディオ回路に伝送することができる。 図５は、先述したように周波数補正されたパッチを提供できるＰＣオーディオ システムのブロック図を示す。ＰＣオーディオシステムは、前述したような種類 のＰＣオーディオ回路１０と、ドライバソフトウェア６２と、ＭＩＤＩまたは比 較可能ファイル６４とを含む。ＰＣオーディオ回路１０は、ＰＣＩバス２４を通 じてシステムメモリ６０に接続される。ファイル６４は、ＰＣオーディオ回路１ ０により発生されるであろう歌または他のオーディオ信号を規定するパラメータ を含む。ドライバソフトウェア６２は、ファイル６４内に含まれるパラメータの 翻訳機能およびシステムメモリ内のウェーブテーブル・データから所望のオーデ ィオ信号を発生するためのＰＣオーディオ回路１０のプログラミング機能を行な う。以下に説明するように、ドライバソフトウェア６２はまた、Ｆ_cの高い音声 に対し周波数補正されたパッチを提供する機能を制御する命令を含む。 ドライバソフトウェア６２内の命令の実行に際し、システムＣＰＵは以下のス テップを行なう。 ステップ１：ファイル６４内の音色または音声のためのパラメータを引出す。 ステップ２：これらのパラメータから音声の所望のＦ_cおよび音声に関連するシ ステムメモリ内のウェーブテーブル・データの周波数を計算する。 ステップ３：もしＦ_c＞２．０であれば、音声に関連するシステムメモリ内に記 憶されたウェーブテーブル・データのパッチから周波数補正されたパッチを導出 する。周波数補正されたパッチはシステムメモリ内に記憶される。 ステップ１および２において、システムＣＰＵは、ファイル６４内の所与の音声 について、その音声がその音声に対するシステムメモリ内のウェーブテーブル・ データの周波数よりも高周波数で再生されるのか否かを決定する。所望の周波数 の、システムメモリ内のデータの周波数に対する比は、その音声に対するＦ_cを 決定する。ＣＰＵは次にＦ_cの値を２．０と比較する。Ｆ_c＞２．０であれば、Ｃ ＰＵは以下に説明するように周波数補正されたパッチを導出する。ステップ１か ら３がファイル６４内の各音声について繰返される。 周波数補正されたパッチはいくつかの方策で導出することができる。必要とす るＣＰＵの処理が最も少ない一方策は、その音声に対しての元のパッチからウェ ーブテーブル・データサンプルの小部分をシステムメモリ内に記憶されるパッチ または新しいファイルにコピーまたは転置することである。新しいパッチに転置 されるデータサンプルの小部分は、システムＣＰＵにより計算されるＦ_cの値に 基づく。周波数補正されたパッチは、元のパッチの周波数よりも高い周波数を有 する。たとえば、周波数補正されたパッチを作成するために元のパッチから４番 目ごとにデータサンプルがコピーされたのであれば、周波数補正されたパッチの 周波数は元のパッチの周波数の４倍となる。そして、周波数補正されたパッチの 有効周波数（Ｆ_eff）は４に等しい。 ＰＣオーディオ回路１０がデータサンプルのパッチの記録周波数の２倍を超え る周波数（Ｆ_c＞２）でオーディオ信号を発生するときバス待ち時間の問題が生 ずるので、周波数補正されたパッチを導出するときの目標は、ＰＣオーディオ回 路１０が所望のオーディオ信号を発生するためパッチの周波数を２倍よりも高く する必要がない、十分に高い有効パッチ周波数を提供することである。たとえば 、もしＦ_c＝８であれば、システムＣＰＵはデータサンプルを４番目ごとに新し いファイルまたはパッチにコピーしなければならない。新しいファイルまたはパ ッチは、「周波数補正」されており、有効周波数は４（Ｆ_eff＝４）である。し たがって、ＰＣオーディオ回路１０は、Ｆ_c＝８のオーディオ信号を提供するた めにこの周波数補正されたパッチを周波数のたった２倍で処理することができる 。もし、ＰＣオーディオ回路１０がそうではなくてウェーブテーブル・データの 元のパッチを処理するのであれば、ＰＣオーディオ回路は所望のオーディオ信号 を発生するために記録周波数の８倍（Ｆ_c＝８）でデータを処理しなければなら ないであろうから、バス待ち時間の問題が発生する。 周波数補正されたパッチを導出する他の方策は、ウェーブテーブル・データサ ンプルの元のパッチをデジタル方式でフィルタリングすることである。デジタル 方式のフィルタリングにはより多くのＣＰＵ処理が必要であるが、ウェーブテー ブル・データサンプルの小部分をパッチ内に転置する先述した技術よりも好まし い。上述の技術において、ウェーブテーブル・データのパッチの高周波数成分が 周波数補正されたパッチ内のノイズに翻訳される。デジタル方式でのフィルタリ ングにより高周波数成分が除去され、したがってよりクリアな音を提供する周波 数補正されたパッチが得られる。デジタルフィルタリング技術の一例は、ｎ番目 ごとのサンプルの平均を取るというものである。たとえば、Ｆ_c＝８の音声につ いては、ＣＰＵは周波数補正されたパッチを導出するため、４番目ごとのサンプ ルの平均をとることができよう。デジタルフィルタリング技術のさらなる例は、 さらに多くのＣＰＵ処理パワーを必要とするものだが、移動平均の平均を計算す るものである。 システムＣＰＵは、ドライバソフトウェア６２によって、（１）ＰＣオーディ オ回路１０がＭＩＤＩファイル６４を処理する直前に必要とされる周波数補正さ れたパッチをすべて導出するか、または（２）ＰＣオーディオ回路１０がファイ ル６４を通じて処理を行なうとともに各パッチを導出するかのいずれかに方向付 けることができる。前者の技術においては、周波数補正されたパッチすべてがＰ Ｃオーディオ回路１０による処理の前に導出されシステムメモリ内に記憶される のでより多くのメモリが必要である。前者の技術はまた、ＭＩＤＩファイル６４ を再生できるようになるまでに遅延を生ずる。もしＣＰＵがファイル６４の処理 に伴う必要な計算を行なうために十分なパワーおよび余剰時間を有するのであれ ば、後者の技術が好ましい。 ＰＣオーディオ回路１０が周波数補正されたパッチを処理するときには、パッ チのより高い周波数に対処するため調整を行なわなければならない。たとえば、 もし音声に対してはＦ_c＝８であり、かつ、周波数補正されたパッチに対しては Ｆ_eff=４であれば、ＰＣオーディオ回路１０は、Ｆ_c＝８のデジタルオーディオ 信号を発生するため、この周波数の８倍ではなくこの周波数の２倍でパッチを処 理するだけでよい。ドライバソフトウェア６４が、ＰＣオーディオ回路１０をこ れらの調整を行なうようプログラミングする。たとえば、もしＰＣオーディオ回 路１０がもともとＦ_c＝８でデジタルオーディ.オ信号を発生するようプログラミ ングされているが、ＰＣオーディオ回路がＦ_eff＝４の周波数補正されたパッチ を処理するのであれば、ＰＣオーディオ回路はデータがＦ_c＝２で処理されるよ う、データを処理するための周波数比を４で割るようプログラミングされる。デ ジタル回路においては２の因数で除算を行なう方が容易なので、周波数補正され たファイルは好ましくは２の因数である有効周波数を有するべきである。 上の議論は、ＰＣＩバス帯域幅要求を減じるための周波数補正されたパッチの 使用に焦点を当てているが、周波数補正されたパッチは、システムメモリからで はなくローカルメモリからウェーブテーブル・データを獲得するＰＣオーディオ システムにおいても応用される。先に延べたように、ウェーブテーブル・データ のパッチをデジタル方式でフィルタリングすることで、パッチが記録周波数より も高い周波数で再生されるとき（たとえば、Ｆ_c＞２）ノイズに翻訳される高周 波数がフィルタにより取除かれる。ローカルメモリ内に記憶され、高周波数比の デジタルオーディオ信号を発生するためウェーブテーブル・シンセサイザにより 使用されるはずのウェーブテーブル・データは、シンセサイザがきれいなデジタ ルオーディオ信号を発生するよう、上述のデジタルフィルタリング技術により前 処理できる。 したがって、この発明は、この目的の実現によく適応し、ここに説明した目標 および利点ならびにこの開示から明らかとなる他の目標および利点を達成する。 開示を目的として、この発明の好ましい実施例を説明してきたが、ここに説明し たこれらの実施例に対する多くの変更および修正は、当業者には明らかであり、 この発明の精神および添付した請求の範囲の範囲内に包含される。

───────────────────────────────────────────────────── 【要約の続き】 にシステムメモリ内にこれを記憶することにより、緩和 される。活性の音声各々に対して発生されたデジタルオ ーディオ信号はキャッシュメモリ（２２）内に蓄積され る。すべての活性の音声に対するデジタルオーディオ信 号が蓄積されてしまったときは、キャッシュメモリ（２ ２）から外部デジタル−アナログ変換器に蓄積されたデ ータが伝送される。ウェーブテーブル・データはシステ ムメモリ内に記憶されるので、キャッシュメモリ（２ ２）は先行技術によるＰＣオーディオ回路内のローカル メモリよりも小さくかつより低価格である。したがっ て、ここに説明するＰＣオーディオ回路（１０）は全体 コストがより低くなる。

Claims (1)

1. 【特許請求の範囲】 １．第１の周波数で記録されメモリ内に記憶されるウェーブテーブル・データの 第１のパッチの周波数補正されたものを提供する方法であって、前記周波数補正 されたパッチは前記メモリ内に記憶され、前記第１のパッチまたは前記周波数補 正されたパッチのいずれかがデジタルウェーブテーブル・オーディオ・シンセサ イザにより前記メモリからアクセスされ、かつ前記第１の周波数よりも高い第２ の周波数を有するデジタルオーディオ信号を発生するため使用され、前記周波数 補正されたパッチから発生されるデジタルオーディオ信号は、前記第１のパッチ から発生されるデジタルオーディオ信号よりもノイズが少なく、前記方法は、 （ａ） 前記メモリからウェーブテーブル・データの前記第１のパッチにアク セスするステップと、 （ｂ） ウェーブテーブル・データの前記第１のパッチから、ウェーブテーブ ル・データの前記第１パッチのデジタル方式でフィルタリングされたものを表わ しかつ前記第１の周波数よりも大きい第３の周波数を有するウェーブテーブル・ データのパッチを導出するステップとを含み、ウェーブテーブル・データの前記 導出されたパッチは前記周波数補正されたパッチを含み、前記方法はさらに、 （ｃ） 前記第２の周波数を有するデジタルオーディオ信号の発生における前 記デジタル・オーディオ・シンセサイザによる使用のために前記周波数補正され たパッチを前記メモリ内に記憶するステップとを含む、ウェーブテーブル・デー タの第１のパッチの周波数補正されたものを提供する方法。 ２．デジタルウェーブテーブル・オーディオ・シンセサイザのシステムバス帯域 幅要求を減じるため、ウェーブテーブル・データの周波数補正されたパッチを提 供する方法であって、前記シンセサイザは、中央プロセッサと第１の周波数で記 録されたウェーブテーブル・データの１つまたは２つ以上のパッチを記憶するシ ステムメモリとシステムバスとを含む種類のホストパーソナルコンピュータをオ ーディオ面で向上させ、前記シンセサイザは、システムメモリ内に記憶されたウ ェーブテーブル・データのパッチを処理しかつ第２の周波数を有するデジタルオ ーディオ信号を発生するようプログラミングされ、前記方法は、 （ａ） システムメモリ内に記憶されたウェーブテーブル・データの第１のパ ッチについて、前記第２の周波数の前記第１の周波数に対する比を計算するステ ップと、 （ｂ） もし前記比が予め定められた値よりも大きければ、前記システムメモ リからウェーブテーブル・データの前記第１のパッチにアクセスするステップと 、 （ｃ） システムメモリからアクセスされたウェーブテーブル・データの前記 第１のパッチから、ウェーブテーブル・データの前記第１のパッチのデジタル方 式でフィルタリングされたものを表わしかつ前記第１の周波数よりも大きい第３ の周波数を有するウェーブテーブル・データのパッチを導出するステップとを含 み、ウェーブテーブル・データの前記導出されたパッチは前記周波数補正された パッチを含み、前記方法はさらに、 （ｄ） 前記第２の周波数を有するデジタルオーディオ信号の発生における前 記デジタルウェーブテーブル・オーディオ・シンセサイザによる使用のために、 システムメモリ内にウェーブテーブル・データの前記周波数補正されたパッチを 記憶するステップとを含む、ウェーブテーブル・データの周波数補正されたパッ チを提供する方法。 ３．前記予め定められた値は約２．０よりも大きい、請求項２に記載のウェーブ テーブル・データの周波数補正されたパッチを提供する方法。 ４．前記第２の周波数の前記第３の周波数に対する比は、約２．０以下である、 請求項３に記載のウェーブテーブル・データの周波数補正されたパッチを提供す る方法。 ５．デジタルウェーブテーブル・オーディオ・シンセサイザのシステムバス帯域 幅要求を減じるため、ウェーブテーブル・データの周波数補正されたパッチを提 供する方法であって、前記シンセサイザは、中央プロセッサと、第１の周波数で 記録されたウェーブテーブル・データの１つまたは２つ以上のパッチを記憶する システムメモリと、システムバスとを含む種類のホストパーソナルコンピュータ をオーディオ面で向上させ、前記シンセサイザは、システムメモリ内に記憶され たウェーブテーブル・データのパッチを処理しかつ第２の周波数を有するデジタ ルオーディオ信号を発生するようプログラミングされ、前記方法は、 （ａ） システムメモリ内に記憶されたウェーブテーブル・データの第１のパ ッチについて、前記第２の周波数の前記第１の周波数に対する比を計算するステ ップと、 （ｂ） もし前記比が予め定められた値よりも大きければ、前記システムメモ リからウェーブテーブル・データの前記第１のパッチにアクセスするステップと 、 （ｃ） システムメモリからアクセスされた前記第１のパッチ内のデータサン プルの小部分を転置するステップとを含み、データサンプルの前記小部分は前記 周波数補正されたパッチを含み、かつ前記第１の周波数よりも大きい第３の周波 数を有し、前記方法はさらに、 （ｄ） 前記第２の周波数を有するデジタルオーディオ信号の発生における前 記デジタルウェーブテーブル・オーディオ・シンセサイザによる使用のために、 システムメモリ内にウェーブテーブル・データの前記周波数補正されたパッチを 記憶するステップとを含む、ウェーブテーブル・データの周波数補正されたパッ チを提供する方法。 ６．前記予め定められた値は約２．０よりも大きい、請求項５に記載のウェーブ テーブル・データの周波数補正されたパッチを提供する方法。 ７．前記第２の周波数の前記第３の周波数に対する比は、約２．０以下である、 請求項６に記載のウェーブテーブル・データの周波数補正されたパッチを提供す る方法。