JP2000502811A - ウエハ・スケール高密度プローブ・アセンブリ、その使用装置、および製造方法 - Google Patents

ウエハ・スケール高密度プローブ・アセンブリ、その使用装置、および製造方法

Info

Publication number
JP2000502811A
JP2000502811A JP10513933A JP51393398A JP2000502811A JP 2000502811 A JP2000502811 A JP 2000502811A JP 10513933 A JP10513933 A JP 10513933A JP 51393398 A JP51393398 A JP 51393398A JP 2000502811 A JP2000502811 A JP 2000502811A
Authority
JP
Japan
Prior art keywords
sheet
probe
ball
substrate
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10513933A
Other languages
English (en)
Other versions
JP3206922B2 (ja
Inventor
ビーマン、ブライアン、サミュエル
フォーゲル、キース、エドワード
ローロ、ポール、アルフレッド
ユアン シー、ダー
Original Assignee
インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン filed Critical インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン
Publication of JP2000502811A publication Critical patent/JP2000502811A/ja
Application granted granted Critical
Publication of JP3206922B2 publication Critical patent/JP3206922B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733Geometry aspects
    • G01R1/0675Needle-like
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

(57)【要約】 表面を有する基板と、前記基板から延びる複数の細長い電気導体とを含む構造であって、各前記細長い電気導体が前記表面に付着された第1の端部と前記表面から突き出た第2の端部とを有し、前記第2の端部が複数あり、前記構造が、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動することができるようにする手段を含む構造。

Description

【発明の詳細な説明】 ウエハ・スケール高密度プローブ・アセンブリ、 その使用装置、および製造方法 本出願は、1996年9月13日に出願された米国仮特許出願60/0260 88号からの優先権を主張する。関連出願 本出願と同日に出願されたブライアンS.ビーマン(Brian S.Beaman)等の 「INTEGRATED COMPLIANT PROBE FOR WAFER LEVEL TEST AND BURNIN」という名称 の米国特許出願PCT/US97/16265号の教示、および本出願と同日に 出願されたブライアンS.ビーマン等の「PROBE STRUCTURE HAVING A PLURALITY OF DISCRETE INSULATED PROBE TIPS PROJECTING FROM A SUPPORT SURFACE,APP ARATUS FOR USE THEREOF AND METHODS OF FABRICATION THEREOF」という名称の 米国特許出願PCT/US97/13698号の教示は、参照により本明細書に 組み込まれる。発明の分野 本発明は、集積回路デバイスおよびその他の電子構成要素との電気相互接続の テストのためのプローブとして有用な構造に関し、詳細には、剛性相互接続パッ ドを備えた集積回路 デバイスおよび高密度相互接続パッドを備えたマルチチップ・モジュール・パッ ケージのテストに関する。発明の背景 集積回路(IC)デバイスおよびその他の電子構成要素は、通常、デバイスの 電気的機能を検証するためにテストされ、特定のデバイスは、それらのデバイス の早期寿命障害を促進するために高温バーンイン・テストを必要とする。ウエハ ・プローブは、一般に、単一チップ・サイトで25〜125℃の温度で行われる のに対し、バーンインは一般に、ダイシングされてパッケージ化されたチップ上 で80〜140℃の温度で行われる。最高200℃の高温でのウエハ・プローブ およびICチップ・バーンインにはいくつかの利点があり、半導体業界ではます ます重要になっている。単一ウエハ上の複数のチップを同時にテストすることに は、コストの低減と生産スループットの向上にとって明らかな利点があり、ウエ ハ全体のテストとバーンインにとって論理にかなった処置である。 このようなデバイスのテストに使用される様々なタイプの相互接続方法として は、永久、半永久、および一時的装着技法がある。一般的に使用されている永久 および半永久技法には、ファンアウト配線または金属リード・フレーム・パッケ ージによってICデバイスから基板への接続を行うはんだ付けとワイヤ・ボンデ ィングがある。一時的装着技法には、フ ァンアウト配線によりICデバイスを基板に接続するか、またはテスト装置と直 接接続するために使用される剛性プローブおよび柔軟性プローブが含まれる。 プラスチック・リード付きチップ・キャリヤのリードフレームへのワイヤ・ボ ンディングなどの、集積回路デバイスのテストに使用される永久装着技法は、一 般に、相互接続部が少ないデバイスに使用され、プラスチップ・リード付きチッ プ・キャリヤ・パッケージは比較的安価である。デバイスは、プラスチック・リ ード付きチップ・キャリヤのワイヤ・ボンドとリードを介してテストされ、テス ト・ソケットに差し込まれる。集積回路デバイスに障害がある場合、そのデバイ スとプラスチック・リード付きチップ・キャリヤは廃棄される。 セラミックまたはプラスチック・ピン・グリッド配列パッケージへのはんだボ ール装着など、集積回路デバイスのテストに使用される半永久装着技法は、一般 に、多くの相互接続部を有するデバイスに使用され、ピン・グリッド配列パッケ ージは比較的高価である。デバイスは、はんだボールおよび内部ファンアウト配 線と、テスト・ソケットに差し込まれるピン・グリッド配列パッケージのピンを 介してテストされる。集積回路デバイスに障害がある場合、はんだボールを融点 まで加熱することによってデバイスをピン・グリッド配列パッケージから取り外 すことができる。チップの加熱と取外しの処理コストは、ピン・グリッド配列パ ッケージを再使用するコスト節減によって相殺される。 集積回路デバイスのテストとバーンインのための最もコスト効果の高い技法は 、デバイス上のパッドと、テスト装置にハード結線されたプローブ・ソケットと の間に直接相互接続を設けることである。集積回路をテストする現行のプローブ は、製作コストが高く、損傷しやすい。個々のプローブは一般にリング状のプリ ント回路板と、回路板内の開口部の中央に向かって延びる支持カンチレバー状金 属ワイヤに取り付けられる。各プローブ・ワイヤは、テストする集積回路デバイ ス上の接触場所と位置合わせされなければならない。プローブ・ワイヤは一般に 、壊れやすく容易に変形または損傷する。このタイプのプロープ・フィクスチャ は、デバイスの周囲に接点を有する集積回路の試験に通常使用される。また、こ のタイプのプローブはテストするICデバイスよりもかなり大きく、高温テスト へのこのタイプのプローブの使用はプローブの構造と材料の組合せによって制限 される。 ICデバイスのテストに使用される他の技法には、金属バンプとファンアウト 配線を備える薄い柔軟性回路がある。バンプは、一般にはフォトリソグラフィ・ プロセスによって形成され、プローブ・アセンブリのために隆起した接点を形成 する。バンプは、ICデバイス上の平坦な、または凹んだアルミニウム・ボンド ・パッドと接触するように使用される。一般には、柔軟性回路の裏面と圧力板ま たは剛性回路板との間にエラストマー・パッドを使用して、プローブ接触面にコ ンプライアンスをもたせる。このタイプのプローブは、一般 には1層または2層の配線層を有する柔軟性膜基板材料に限定される。また、こ のタイプのプローブは低抵抗接続を保証するためのワイプ接触界面を生じさせな い。 高密度ICデバイス上のアルミニウム・ボンド・パッドは、一般に形状が矩形 であり、パッシベーション層の表面よりわずかに下に凹んでいる。高密度プロー ブのワイプ動作が制御されていない場合、プローブ接点が不正な方向に動き、隣 接するアルミニウム・ボンド・パッドに届かなかったり、プローブ接点がアルミ ニウム・ボンド・パッドから逸れてパッシベーション層の表面上に移動し、開接 触を生じさせることがある。 ICデバイスのテストとバーンインには金めっき接点が一般的に使用される。 高温テスト環境によって、プローブの母材が表面の金メッキ内に拡散することが ある。拡散プロセスによって、プローブ接点の表面に高抵抗酸化層が生じ、プロ ーブの寿命が短くなる。 プローブがICデバイス上の相互接続パッドに正確に位置合わせされるように 保証するために、プローブ・チップの位置を制御しなければならない。高温バー ンイン・テスト中、プローブ位置がバーンイン温度範囲にわたって大幅に変化し ないように保証するため、プローブ構造とICデバイスとの間の熱膨張不整合が 小さくなければならない。プローブ構造内の熱膨張不整合によって接触信頼性の 問題が起こることがある。 単一高密度集積回路デバイスをプローブする問題は、マルチチップおよび全ウ エハ・テストの応用分野ではさらに増大する。熱膨張および接点位置合わせの問 題にとって、プローブ製作技法と材料の選択が重要である。基板、ウエハ、およ びプローブ構成の熱膨張率のわずかな差によって、プローブ・チップとウエハ接 触パッドとの位置合わせ不良が生じる。もう一つの重要な要因は、プローブ構造 のコンプライアンスである。ウエハ・メタライゼーションのわずかな変動、ウエ ハの反り、およびプローブの高さのわずかな変動が、プローブ構造の全体的なコ ンプライアンス要件に影響を与える。 1993年1月5日にリュウ等に発行された米国特許第5177439号には 、ベアICチップをテストするための装着具が記載されている。この装着具は、 シリコン・ウエハ、または半導体プロセスに対応するその他の基板から製造され る。基板を化学的エッチングして、ベアICチップ上のI/Oパターンと整合す る複数の突起を形成する。この突起を導電材料で被覆し、個別の導電ファンアウ ト配線経路に接続して、外部テスト・システムへの接続を可能にする。この特許 明細書に記載されているプローブの幾何形状は、ICデバイス上のアルミニウム ・ボンド・パッドをテストするためのコンプライアント界面を形成せず、ワイプ 接触界面を形成しない。このプローブ取付け具の製作に使用される基板は、比較 的高価な半導体ウエハに限られる。ファンアウト配線を備えた様々な安価な基板 上に、制御されたワイプを備えた高密度 プローブを形成することができる。 IBM整理番号YO993028号(米国特許第5,635,846号)明細 書には、集積回路デバイス用の高密度テスト・プローブが記載されている。この 明細書に記載されているプローブ構造は、剛性基板上のファンアウト配線に一端 がボンディングされた短い金属ワイヤを使用する。ワイヤは、コンプライアント なポリマー材料に覆われ、圧力がかかるとプローブが集積回路デバイスに接して 縮むことができるようになっている。このワイヤ・プローブは、十分な長さでな ければならず、集積回路デバイスに接して圧迫される間に永久的に変形しないよ うな角度で形成されなければならない。この特許明細書に記載されているプロー ブ構造は、接触界面のワイプ動作の方向および距離を制御する手段を備えない。 IBM整理番号YO995−113号(米国特許第5,811,982号)明 細書には、アルミニウム・ボンド・パッドを備えた集積回路デバイス用の高密度 テスト・プローブが記載されている。この特許明細書に記載されているプローブ 構造は、金属ワイヤ導体と、ワイヤの周囲のエラストマー材料との間の熱膨張不 整合による接触信頼性問題が生じることがある。高温では、エラストマー材料は 、金属ワイヤ・プローブとICボンド・パッドとの間の開接続を起こすほど膨張 する。また、温度サイクルを繰り返した後、プローブ・ワイヤの端部が、ICデ バイス上のボンド・パッドとの後続の接触サイクル中に変形するほど、エラスト マー材料の表面上に 露出される。目的 本発明の目的は、相互接続手段としてボンド・パッドを使用する集積回路デバ イスおよびその他の電子構成要素をテストするプローブを提供することである。 本発明の他の目的は、電気導体の長さとプローブ界面の接触抵抗を最小限にす るように、テスト基板上のファンアウト配線またはその他のプリント配線手段の 一部として集積化されたプローブ構造を提供することである。 本発明の他の目的は、ICデバイス上の剛性ボンド・パッドの高さのわずかな 変動と、プローブ接点の高さの変動とを補償するように、コンプライアントな界 面を備えたプローブを提供することである。 本発明の他の目的は、ICデバイス上の凹んだ表面と接触するための隆起した プローブ・チップを提供することである。 本発明の他の目的は、接触ワイプの方向と距離が制御可能であるワイプ接触界 面を備えたプローブを提供することである。 本発明の他の目的は、高温でテストまたはバーンインされるICデバイスと整 合する熱膨張特性を有するプローブ構成を提供することである。 本発明の他の目的は、反復熱および機械サイクルに対する耐久性および信頼性 の高いプローブ構成を提供することであ る。 本発明の他の目的は、単一チップ・ウエハまたは複数チップ・ウエハのテスト に使用可能なプローブ構造を提供することである。発明の概要 本発明の広義の態様は、表面を有する基板と、前記基板から延びる複数の細長 い電気導体とを含む構造であって、各前記細長い電気導体が前記表面に付着され た第1の端部と前記表面から突き出た第2の端部とを有し、前記第2の端部が複 数あり、前記構造が、前記複数の第2の端部の各第2の端部が基準位置の周辺を 移動することができるようにする手段を有する構造である。 本発明による構造のより詳細な態様によると、移動を可能にする前記手段は、 前記第2の端部がそこを通って突き出る複数の開口部をその中に有する材料のシ ートであり、シート内の前記開口部の近傍に、電子デバイスを電気的にプローブ するために前記構造を使用するときに前記第2の端部が移動することができるよ うにする穿孔がある。 本発明のより詳細な態様によると、前記穿孔は前記スルーホールの各スルーホ ールの周囲の複数の独立した穿孔である。 本発明のより詳細な態様によると、前記スルーホールのそれぞれスルーホール の周囲の前記複数の相互接続された穿孔である。 本発明の他の広義の態様によると、本発明による前記構造は前記構造を保持す る手段と、前記第2の端部が前記電子デバイス上の電気接触場所と接触するよう に前記構造を前記電子デバイスに向かう方向と前記電子デバイスから離れる方向 とに引き込み可能に移動させる手段と、前記細長い電気導体に電気信号を供給す る手段とを有する電子デバイスをテストする装置に組み込まれる。 本発明の他の広義の態様は、表面を有する基板を設けるステップと、各細長い 電気導体が前記表面に固定された第1の端部と前記表面から突き出る複数の第2 の端部とを有する前記表面から延びる複数の細長い電気導体を形成するステップ と、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動することがで きるようにする手段を設けるステップとを含む方法である。 図面の簡単な説明 本発明の上記およびその他の目的、特徴、および利点は、以下の本発明の詳細 な説明を図面を参照しながら読んでさらに検討すれば明らかになろう。 第1図は、基板に装着され、集積回路デバイス上のアルミニウム・ボンド・パ ッドに接して圧せられる集積化カンチレバー・コンプライアント・テスト・プロ ーブの断面図である。 第2図は、カンチレバー状フラップの修正された構成を有する第1図と本質的 に同じ図である。 第3図から第6図は、ファンアウト配線基板上に集積化カンチレバー・テスト ・プローブを製作するために使用するプロセスを示す図である。 第7図は、集積化カンチレバー・コンプライアント・テスト・プローブを製作 するために使用する代替プロセスを示す図である。 第8図は、集積化カンチレバー・コンプライアント・テスト・プローブの好ま しい実施形態を示す上面図である。 第9図は、プローブの間隔をより狭くして製作することができるように修正さ れたカンチレバー状フラップ構成を有する集積化カンチレバー・コンプライアン ト・テスト・プローブの好ましい実施形態を示す上面図である。 第10図は、基板に装着され、集積回路デバイス上のアルミニウム・ボンド・ パッドに接して圧せられた集積化カンチレバー・コンプライアント・テスト・プ ローブの実施形態を示す断面図である。 第11図は、集積化カンチレバー・コンプライアント・テスト・プローブの実 施形態を示す上面図である。 第12図は、基板に装着され、集積回路デバイス上のアルミニウム・ボンド・ パッドに接して圧せられた集積化カンチレバー・コンプライアント・テスト・プ ローブの実施形態を示す断面図である。 第13図は、集積化カンチレバー・コンプライアント・テスト・プローブの実 施形態を示す上面図である。 第14図は、集積化カンチレバー・コンプライアント・テスト・プローブの実 施形態を示す断面図である。 第15図は、単一ウエハ上の複数のICデバイスをテストするための集積化カ ンチレバー・コンプライアント・テスト・プローブ配列を示す断面図である。 第16図は、単一ウエハ上のすべてのICデバイスをテストするための集積化 カンチレバー・コンプライアント・テスト・プローブ配列を示す上面図である。 第17図は、直線、折り曲げ直線、曲線、またはそれらの組合せなどの細長い 導体の様々な形状を示す図である。 第18図は、シート(20)を基板(11)の表面(12)から弾力的に離隔 して保持するばね手段を示す図である。弾性スペーサはばねまたはエラストマー 材料とすることができる。 第19図は、本発明のプローブ構造を組み込んだプローブ装置を示す略図であ る。好ましい実施形態の詳細な説明 好ましい実施形態 第1図に、本発明によるテスト基板(11)および集積化カンチレバー・コン プライアント・テスト・プローブ(10)の断面図を示す。テスト基板(11) は、プローブ(10)と、ピンまたはその他の相互接続手段のより大きなグリッ ドとのプローブ接点の高密度配列から、集積回路デバイスを電 気的にテストするために使用される装置へのファンアウト配線とを装着するため の剛性母材を提供する。ファンアウト基板は、厚膜または薄膜配線を備えた単一 または多層のセラミック、薄膜配線を備えたシリコン・ウエハ、または高密度銅 配線を備えたエポキシ・ガラス積層構成を含めて、様々な材料および構成で製作 することができる。テスト・プローブ(10)は基板(11)の第1の表面(1 2)に装着される。プローブは、電子デバイス、典型的には集積回路デバイス( 30)上のボンド・パッド(31)、典型的にはアルミニウム・ボンド・パッド と接触するために使用される。ボンド・パッド(31)は、典型的には電子デバ イス(30)のパッシベーション層(32)の表面よりわずかに下に凹んでいる 。集積化カンチレバー・コンプライアント・テスト・プローブ(10)の幾何形 状は、低抵抗接続を生じさせるために、ボンド・パッド(31)の表面上の酸化 層を突き破るワイプ接触界面を生じさせるように最適化されている。 第2図は、第1図と本質的に同じであるが、ポリマー材料のカンチレバー状フ ラップの修正された構成を有する。第1図および第2図において、テスト・プロ ーブ(10)は、プローブ界面の抵抗を最小限にするために、基板(11)の第 1の表面(12)上のファンアウト配線(13)に直接装着されている。プロー ブの幾何形状は、ワイプ動作の方向および距離を制御する柔軟性接触界面を形成 するように最適化されている。好ましくはプローブを囲むエラストマー材料(1 7)によって、コンプライアントな構造を形成し、薄いポリマー・シート(20 )内のカンチレバー状フラップ(23)を使用して、プローブ・チップ(16) がICデバイス(30)上のアルミニウム・ボンド・パッド(31)に接してワ イプすることができる方向および距離を制御する。プローブ・チップ(16)は 、適合するエポキシ材料(22)を使用してカンチレバー状フラップ(23)に 接着されている。高密度プローブ(10)がICデバイス(30)に対して押し つけられると、プローブ・ワイヤ(15)とカンチレバー状フラップ(23)が 回転し、プローブ・チップ(16)がICデバイス(30)のボンド・パッド( 31)の表面に沿ってスライドする。プローブ・チップ端部(16)は、プロー ブ・チップ端部が被験デバイスに対して押しつけられていないときに有する位置 である基準位置の周辺を移動する。 スライド動作またはワイプ動作の距離は、プローブ・ワイヤ(15)の角度お よび長さとシート(20)内のカンチレバー状フラップ(23)の長さによって 制限される。シート(20)はポリマー材料であることが好ましい。 第3図に、集積化カンチレバー・コンプライアント・テスト・プローブを製作 するために用いるプロセスを示す。超音波併用熱圧着ボンダ・ツールを使用して 剛性基板(11)の第1の表面(12)上のファンアウト配線(13)にボール ・ボンド(14)を接合する。このワイヤ・ボンダ・ツールは、第1のセラミッ ク・キャピラリ(40)を使用してボン ド・ワイヤ(41)のボール状の端部を基板(11)の第1の表面(12)に対 して押しつける。第1のキャピラリ(40)チップを介して圧迫力と超音波エネ ルギーを加え、ワイヤ・ボンダ・ステージから基板(11)を介して熱エネルギ ーを加えて、ボンド・ワイヤ(41)のボール状の端部を基板(11)の第1の 表面(12)上のファンアウト配線(13)に接着する。ボンド・ワイヤ(41 )は、角度をもたせて配置され、剪断ブレード(42)を使用してボンド・ワイ ヤ(41)を切断し、ボール・ボンド(14)から垂直に突き出たワイヤ(15 )の角をなす区分を形成する。このプロセス中、剛性基板(11)の表面に対し て直角のワイヤの短い直線部分(43)ができるように、セラミック・キャピラ リ(40)の動きを制御する。 第4図に、ワイヤ(15)の短い直線部分の端部を溶融してボール状の接点( 16)を形成するために使用するレーザ(50)(アルゴン・イオン・レーザが 好ましい)を示す。ボール状接点(16)の平滑な表面はワイプ界面にとって理 想的である。プローブの端部上のボール状接点(16)の大きさは、レーザ・パ ワー密度と直線ワイヤ部分(43)の先端からの焦点の位置合わせとによって制 御される。ワイヤの端部における形状は、たとえば有刺端部または尖った端部を 有するボール状、または尖った端部を有する軸状など、任意の形状の突起とする ことができる。 第5図に、高密度プローブの周囲に配置された成形ダム (60)を示す。成形ダム(60)は、液体エラストマー(61)を硬化するま で保持するために使用される。調整された量の液体エラストマー樹脂(61)を 空洞内に注入し、沈降させてから硬化させる。エラストマー材料(61)の高さ は、プローブのボール状端部(16)がエラストマー(61)の表面よりわずか に上になるように制御する。エラストマーが硬化したら、成形ダム(60)を除 去し、第6図に示すようにカンチレバー・フラップ(23)とそれに対応する開 口部とを有するシート(20)を、プローブのボール状端部(16)の上からか ぶせる。シート(20)はポリマー・シートであることが好ましい。ポリマー・ シート(20)内の開口部にエポキシ材料(22)を注入し、硬化させてプロー ブをカンチレバー状フラップ(23)に接着する。 第7図に、集積化カンチレバー・コンプライアント・テスト・プローブ(10 0)を製作するために使用する、本発明による他のプロセスを示す。この製作プ ロセスの順序は、レーザ・ボール形成プロセルの前にエラストマー樹脂を成形し 、硬化させるために変えてある。エラストマー(17)を成形し、硬化した後で 、プローブ場所に対応する小さな開口部(28)を有する薄いポリマー・シート (20)をプローブ・ワイヤ(43)の直線端部の上からかぶせる。プローブ場 所に対応する、より大きな開口部(53)を有するマスク(51)(好ましくは 薄い金属)も、プローブ・ワイヤ(43)の端部の上からかぶせる。レーザ(5 0)(アルゴン・ イオンが好ましい)を使用して、プローブ・ワイヤ上にボール状端部(16)を 形成した後、プローブ構造(100)の上面から金属マスク(51)を除去する 。マスク(51)は、ポリマー・シート(20)がレーザ光(50)にさらされ るのを防ぐ。マスク(51)は、金属、セラミック、ガラス、ポリマー、および これらの組合せなど、任意の光遮蔽材料とすることができる。 第8図に、テスト・プローブと、エラストマー材料(17)の層の上部に装着 されるシート(20)内のカンチレバー状フラップ(23)の上面図を示す。シ ート(20)内の開口部(21)はプローブのボール状端部(16)と位置合わ せされ、好ましくはエポキシ材料を使用してポリマー・シートに接着される。ボ ール状プローブ接点(16)の場所の確度は、ポリマー・シート(20)内の開 口部(21)の場所の確度によって決まる。シート(20)材料は、高温でテス トするデバイスまたはデバイスの他の基板材料の熱膨張率(TCE)と一致する ように選定することが好ましい。フラップ(23)は、第8図ではU字形である 穿孔(24)によって形成される。穿孔(24)は、三角形、円の区分、矩形、 多角形、およびこれらの組合せなど、任意の形状とすることができる。 第9図に、プローブをより狭い間隔で製作することができるように修正された カンチレバー状フラップ(23)構成を有する集積化カンチレバー・コンプライ アント・テスト・プ ローブの実施形態の上面図を示す。プローブ配列のコンプライアンス要件および 間隔要件を最適化するために、カンチレバー・フラップのその他の構成も可能で ある。開口部(22)のグループの周囲で相互接続された穿孔である穿孔(25 )によってフラップ(23)が形成される。 第10図に、集積化カンチレバー・コンプライアント・テスト・プローブ(8 0)の他の実施形態を示す。この実施形態(80)は、プローブ・ワイヤ(15 )を材料(20)内のカンチレバー・フラップ(23)に接着するのではなく、 カンチレバー状フラップ(23)内のスロット状開口部(26)を使用してプロ ーブ・チップ(16)の動きを制御する。カンチレバー・フラップ(23)内の スロット(26)の幅は、プローブ・ワイヤ(15)の直径よりもわずかに広い 。スロット(26)の幅が狭いことによって、プローブ構造の圧迫中にボール状 プローブ・チップ(16)が柔らかいエラストマー材料(17)中に沈み込むの が防止される。第11図に、第10図の実施形態の上面図を示す。この場合も、 U字形の穿孔(29)が図示されているが、これは任意の形状とすることができ る。 第12図および第13図に、集積化カンチレバー・コンプライアント・テスト ・プローブ(90)の他の実施形態を示す。この実施形態(90)の構造は、第 10図および第11図のテスト・プローブの実施形態(80)と類似している。 一方向のプローブ間の間隔が他方の方向よりもかなり離れて いる。この実施形態(90)は、単一のカンチレバー状フラップ(27)を使用 して数本のプローブ・ワイヤを制御する。穿孔(33)が開口部またはスロット (26)のグループを部分的に取り囲んでいる。 第14図に、テスト・プローブ(70)の他の実施形態を示す。テスト・プロ ーブのこの実施形態(70)は、カンチレバー状フラップを使用せず、プローブ の端部(16)は各プローブ・ワイヤ(15)を取り囲むカラー(25)によっ て制限されている。カラー(25)は、圧迫中にチップ(16)が柔らかいエラ ストマー材料(17)中に沈み込むのを防止するように、プローブ・チップ(1 6)のボール状端部より下に配置される。カラー(25)は、シート(20)内 の別個の開口部(24)内に配置され、プローブ・チップ(16)の垂直方向の 移動を可能にするが、横方向の移動を制限する。 第15図に、単一ウエハ上の複数のICデバイスをテストする集積化カンチレ バー・コンプライアント・テスト・プローブ配列(100)の断面図を示す。第 15図に示す集積化テスト・プローブ(100)は、ウエハ(130)上の個々 のICデバイスをテストするために使用される4つの別個のプローブ配列を含む 。各別個のプローブ配列の構成は第1図に示す構成と同じであるが、本明細書ま たは参照により本明細書に組み込まれる米国特許出願および特許明細書に記載の いずれの実施形態にもすることができる。テスト・プローブ を形成するための母材として使用される基板(110)は、上面(112)上に テストするウエハ(130)上の接点(131)のパターンと一致するパッド( 113)の配列を有する。テスト・プローブは、これらのパッド(113)に接 着され、第3図から第6図および第17図で示すように、角度を持たせるかまた はその他の適合する形状で形成される。プローブ端部上のボール状接点(116 )の正確な位置決めが保証されるように、ボンド・ワイヤ(115)の角度また は形状はすべて同じであることが好ましい。同様に、上部ポリマー・シート(1 20)のカンチレバー状部分(118)の幾何形状は、ウエハ(130)上の対 合接点パッド(131)に対する正確な位置合わせと均一なワイプが保証される ように同じでなければならない。プローブ配列の全面にわたって最適なコンプラ イアンスと垂直接触力を与えるために、エラストマー材料(117)の均一な材 料特性と高さが必要である。 第16図に、単一ウエハ(130)上のすべてのICデバイスをテストするた めの集積化カンチレバー・コンプライアント・テスト・プローブ配列(100) の上面図を示す。第16図に示す集積化テスト・プローブ(100)は、ウエハ (130)上のすべてのICデバイスをテストするために使用される12個の別 個のプローブ配列を含む。ウエハ(130)および個々のICデバイス(132 )が輪郭線で示されている。プローブの各配列の場所は、ウエハ(130)上の 個々のICデバイス(132)のそれぞれの上のパッドに対応する。テスト・プ ローブのボール状端部(116)場所は、薄いポリマー・シート(120)のカ ンチレバー状部分(118)内の開口部の場所によって制御される。 第17図に、直線、S字形のような曲線、折り曲げ直線、およびこれらの組合 せなど、本発明を実施するのに有用なプローブ・ワイヤの様々な形状を示す。 第18図に、プローブ・チップ位置決め構造(20)を所定の位置に維持し、 プローブ・チップ端部(16)が移動して電子デバイス・パッド(31)と係合 するときにプローブ・チップ端部の移動につれて移動するように支持する、コン プライアント・フレーム構造(17)の代替実施形態の略図を示す。 第19図に、プローブ構造10を電子デバイス204に向かう方向と電子デバ イス204から離れる方向に移動させ、それによってプローブ・チップ210が 電子デバイス204上の電気接点場所212と係合したりはずれたりするように する装置の略図を示す。プローブ10は、プローブ・チップ210に電力を供給 する手段214を有するホルダ200上に取り付けられている。電子デバイス2 04は基部206上に保持される。ホルダ200は支持材202に物理的に接続 され、ホルダ200はアーム208に切り換わり、アーム208は基部206に 切り換わる。支持材202は、上下移動用に調整される。支持および上下移動の ための手段を備える 装置の例は、米国特許第5439161号および米国特許第5132613号に 記載されており、その教示は参照により本明細書に組み込まれる。 以下の同時係属特許出願の教示が参照により本明細書に組み込まれる。 「THREE DIMENSIONAL HIGH PERFORMANCE INTERCONNECTION PACKAGE」という名称 の米国特許第5371654号、 「HIGH DENSITY CANTILEVERED PROBE FOR ELECTRONIC DEVICES」という名称の米 国特許出願第08/614417号、 「HIGH DENSITY TEST PROBE WITH RIGID SURFACE STRUCTURE」という名称の米国 特許出願第08/641667号、 「INTERCONNECTOR WITH CONTACT PADS HAVING ENHANCED DURABILITY」という名 称の米国特許出願第08/527733号、 「FOAMED ELASTOMERS FOR WAFER PROBING APPLICATIONS ANDINTERPOSER CONNECT ORS」という名称の米国特許出願第08/752469号、 「INTEGRAL RIGID CHIP TEST PROBE」という名称の米国特許出願第08/744 903号、 「HIGH TEMPERATURE CHIP TEST PROBE」という名称の米国特許出願第08/75 6831号、 「A HIGH DENSITY INTEGRAL TEST PROBE AND FABRICATION METHOD」という名称 の米国特許出願第08/756830号、 「HIGH DENSITY INTEGRATED CIRCUIT APPARATUS,TEST PROBE AND METHODS OF U SE THEREOF」という名称の米国特許出願 第08/754869号。 上述の実施形態は、本明細書の原理の単なる例示に過ぎないものと理解すべき である。本発明の原理を実施し、本発明の主旨および範囲に含まれる他の様々な 修正および変更を、当業者なら考案することができる。
【手続補正書】 【提出日】1999年3月12日(1999.3.12) 【補正内容】 請求の範囲 1.表面を有する基板と、 前記基板から延びる複数の細長い電気導体とを含む構造であって、 各前記細長い電気導体が前記表面に付着された第1の端部と前記表面から突き 出た第2の端部とを有し、 前記第2の端部が複数あり、 前記構造が、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動す ることができるようにする手段を含み、 移動を可能にする前記手段が前記第2の端部がその中を通って突き出る複数の スルーホールを有する材料のシートであり、前記シート内の前記開口部の近傍に 穿孔がある構造。 2.前記第1の端部が前記表面の電気接触場所に付着される、請求項1に記載の 構造。 3.前記シートが剛性である、請求項1に記載の構造。 4.前記穿孔が前記スルーホールのうちの少なくとも1つのスルーホールの周囲 にカンチレバー状フラップを形成する、請求項1に記載の構造。 5.前記シートが、剛性材料とコンプライアントな材料とから成るグループから 選択された材料で形成されている、請求項1に記載の構造。 6.前記シートが柔軟性支持材によって前記表面から離隔さ れている、請求項1に記載の構造。 7.前記柔軟性支持材がばねとエラストマー材料とから成るグループから選択さ れる、請求項6に記載の構造。 8.前記シートと前記柔軟性支持材が前記複数の細長い電気導体を含む空間を形 成し、前記空間が柔軟性材料で満たされた、請求項6に記載の構造。 9.前記柔軟性材料がエラストマー材料である請求項8に記載の構造。 10.前記複数の細長い電気導体が複数のグループに配分された、請求項1に記 載の構造。 11.各前記グループが複数の集積回路チップを含む基板上の前記集積回路チッ プに対応する、請求項10に記載の構造。 12.前記複数の集積回路チップを含む前記基板が前記集積回路チップのウエハ である、請求項11に記載の構造。 13.請求項1に記載の前記構造を使用して電子デバイスをテストする装置であ って、 請求項1に記載の前記構造を支持する手段と、請求項1に記載の前記構造を前 記電子デバイスに向かう方向と前記電子デバイスから離れる方向とに引き込み可 能に移動させ、それによって前記第2の端部が前記電子デバイス上の電気接触場 所と接触するようにする手段と、前記細長い電導体に電気信号を供給する手段と を含む装置。 14.集積回路デバイス上の複数のボンド・パッドとの電気的接触を行う装置で あって、 複数の接触場所を有する第1の表面を有する第1のファンアウト基板と、 前記複数の接触場所に装着された複数のボール・ボンドと、 ファンアウト基板上の前記第1の表面から、前記ボール・ボンドから外側に延 びる複数のワイヤと、 前記複数のワイヤの端部上の複数のボール状接点と、 前記複数のボール状接点の各ボール状接点が対応する基準位置の周辺を移動す ることができるようにする手段とを含む装置。 15.前記装置が複数の集積回路に同時に接触するプローブである、請求項14 に記載の装置。 16.前記クラスタ内の前記プローブを囲むエラストマー材料の層をさらに含む 、請求項14に記載の装置。 17.前記複数のボール状接点に対応する複数の開口部を備えたポリマー材料の シートを含む、請求項16に記載の装置。 18.表面を有する基板を設けるステップと、 前記表面から延びる複数の細長い電気導体を形成するステップとを含む方法で あって、 各前記細長い電気導体が前記表面に付着された第1の端部と前記表面から突き 出た第2の端部とを有し、 複数の前記第2の端部があり、 前記方法が、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動す ることができるようにする手段を設けるステップと、 前記第2の端部が前記基準点の周辺を移動する、前記第2の端部を移動して工 作品と接触させるステップを含む方法。 19.集積回路デバイス上の複数のアルミニウム・ボンド・パッドとの電気的接 触を行う装置であって、 複数の接触場所を有する第1の表面を有する第1のファンアウト基板と、 前記複数の接触場所に装着された複数のボール・ボンドと、 ファンアウト基板上の前記第1の表面から、前記ボール・ボンドから外側に延 びる複数のワイヤと、 前記複数のワイヤの端部上の複数のボール状接点とを含む装置。 20.複数のカンチレバー・フラップと前記複数のボール状接点に対応する開口 部とを備えたポリマー材料のシートを含む、請求項1に記載の構造。 21.前記複数のボール状接点をカンチレバー・フラップ内の対応する開口部に 接着するために使用されるエポキシ材料をさらに含む、請求項20に記載の構造 。 22.前記複数のプローブ・ワイヤ上に同心円状に配置され、前記エラストマー 材料の上面と前記プローブ・ワイヤの端部上のボール状接点との間に位置する複 数の円筒状カラーをさらに含む、請求項1に記載の構造。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ローロ、ポール、アルフレッド アメリカ合衆国ニューヨーク州ナヌエッ ト、ジェームズ・ドライブ 4、アパート メント デイ (72)発明者 シー、ダー ユアン アメリカ合衆国ニューヨーク州ポキプシ ー、ヴァーヴァレン・ドライブ 16

Claims (1)

  1. 【特許請求の範囲】 1.表面を有する基板と、 前記基板から延びる複数の細長い電気導体とを含む構造であって、 各前記細長い電気導体が前記表面に付着された第1の端部と前記表面から突き 出た第2の端部とを有し、 前記第2の端部が複数あり、 前記構造が、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動す ることができるようにする手段を含む構造。 2.前記第1の端部が前記表面の電気接触場所に付着される、請求項1に記載の 構造。 3.移動を可能にする前記手段が前記第2の端部がその中を通って突き出る複数 のスルーホールを有する材料のシートであり、前記シート内の前記開口部の近傍 に穿孔がある、請求項1に記載の構造。 4.前記穿孔が各前記スルーホールの周囲に複数の独立した穿孔を含む、請求項 3に記載の構造。 5.前記穿孔が、前記複数のスルーホールの少なくとも一部の周囲に複数の独立 した穿孔を含む、請求項3に記載の構造。 6.前記穿孔が隣接するスルーホールに結合された部分を含む、請求項3に記載 の構造。 7.前記穿孔が複数の前記スルーホールに隣接する、請求項 3に記載の構造。 8.前記穿孔が前記スルーホールのうちの少なくとも1つのスルーホールの周囲 にカンチレバー状フラップを形成する、請求項3に記載の構造。 9.前記穿孔が前記スルーホールのうちの複数のスルーホールの周囲にカンチレ バー状フラップを形成する、請求項3に記載の構造。 10.前記第2の端部に、球状突起と鋭いスパイクとから成るグループから選択 された構造が配置されている、請求項1に記載の構造。 11.前記シートが、剛性材料とコンプライアントな材料とから成るグループか ら選択された材料で形成されている、請求項3に記載の構造。 12.前記シートが、複数のスルーホールをその中に有する導電材料のシートを 含み、前記材料のシートが誘電材料を含んで前記細長い電気導体が導電材料の前 記シートと電気的に接触するのを防止する手段を与える、請求項3に記載の構造 。 13.前記シートが柔軟性支持材によって前記表面から離隔されている、請求項 3に記載の構造。 14.前記柔軟性支持材がばねとエラストマー材料とから成るグループから選択 される、請求項13に記載の構造。 15.前記細長い電気導体が、直線、折り曲げ線、曲線、およびそれらの組合せ から成るグループから選択された形状を有する、請求項1に記載の構造。 16.前記シートと前記柔軟性支持材が前記複数の細長い電気導体を含む空間を 形成する、請求項13に記載の構造。 17.前記空間が柔軟性材料で満たされた、請求項16に記載の構造。 18.前記柔軟性材料がエラストマー材料である請求項17に記載の構造。 19.前記シートが上面と下面を有し、前記スルーホールが側壁を有し、前記誘 電材料が前記上面と前記下面と前記側壁とを被覆する、請求項12に記載の構造 。 20.前記複数の細長い電気導体が複数のグループに配分された、請求項1に記 載の構造。 21.前記複数のグループが配列に構成された請求項20に記載の構造。 22.前記構造が電子デバイスのためのプローブである請求項1に記載の構造。 23.前記電子デバイスが、集積回路チップとパッケージ化基板とから成るグル ープから選択される、請求項22に記載の構造。 24.各前記グループが複数の集積回路チップを含む基板上の前記集積回路チッ プに対応する、請求項21に記載の構造。 25.前記複数の集積回路チップを含む前記基板が前記集積回路チップのウエハ である、請求項24に記載の構造。 26.請求項1に記載の前記構造を使用して電子デバイスをテストする装置であ って、 請求項1に記載の前記構造を支持する手段と、請求項1に記載の前記構造を前 記電子デバイスに向かう方向と前記電子デバイスから離れる方向とに引き込み可 能に移動させ、それによって前記第2の端部が前記電子デバイス上の電気接触場 所と接触するようにする手段と、前記細長い電導体に電気信号を供給する手段と を含む装置。 27.前記突起が球状である、請求項10に記載の構造。 28.前記シートが、複数の第1のスルーホールをその中に有する導電材料のシ ートと、複数の第2のスルーホールをその中に有する誘電材料のシートとを含み 、前記第1のスルーホールが前記第2のスルーホールに位置合わせされ、前記第 1のスルーホールが前記第2のスルーホールより小さい直径を有して前記細長い 電気導体が導電材料の前記シートと電気的に接触するのを防止する手段を与える 、請求項3に記載の構造。 29.シートまたは導電材料が第1の側と第2の側とを有し、誘電材料の前記シ ートが導電材料の前記シートの前記第1の側と前記第2の側のいずれかの側に配 置された、請求項28に記載の構造。 30.導電材料の前記シートの前記第1の側および前記第2の側に前記誘電材料 の層が配置された、請求項29に記載の構造。 31.前記シートが、複数のスルーホールをその中に有する剛性材料のシートを 含み、前記シートが誘電材料を含み、前 記細長い電気導体が導電材料の前記シートと電気的に接触するのを防止する手段 を与える、請求項3に記載の構造。 32.前記シートが、複数のスルーホールをその中に有する誘電材料のシートを 含み、前記シートが誘電材料の前記シートと接触して配置された剛性材料のシー トを含み、剛性材料の前記シートが、前記誘電材料を支持する手段を設けるため に複数の前記スルーホールを露出させる開口部をその中に有する、請求項3に記 載の構造。 33.前記シートが柔軟性支持材によって前記表面から離隔され、剛性材料の前 記シートが前記柔軟性支持材上に配置された、請求項31に記載の構造。 34.集積回路デバイス上の複数のボンド・パッドとの電気的接触を行う装置で あって、 複数の接触場所を有する第1の表面を有する第1のファンアウト基板と、 前記複数の接触場所に装着された複数のボール・ボンドと、 ファンアウト基板上の前記第1の表面から、前記ボール・ボンドから外側に延 びる複数のワイヤと、 前記複数のワイヤの端部上の複数のボール状接点と、 前記複数のボール状接点の各ボール状接点が対応する基準位置の周辺を移動す ることができるようにする手段とを含む装置。 35.前記ファンアウト基板タイプが、 厚膜配線を備えた多層セラミック基板と、 薄膜配線を備えた多層セラミック基板と、 薄膜配線を備えたメタライズ・セラミック基板と、 銅配線を備えたエポキシ・ガラス積層基板と、 薄膜配線を備えたシリコン基板とを含むがこれらには限定されない、請求項3 4に記載の装置。 36.前記プローブのクラスタ、グループ、または配列を囲む発泡エラストマー 材料の事前形成枠をさらに含む、請求項34に記載の装置。 37.前記クラスタ内の前記プローブを囲むエラストマー材料の層をさらに含む 、請求項36に記載の装置。 38.ポリマー材料の薄い被覆と、前記複数のボール状接点に対応する複数の開 口部とを有するアンバー材料のシートをさらに含む、請求項37に記載の装置。 39.前記複数のボール状接点に対応する複数の直径の大きい開口部を備えたア ンバー材料のシートをさらに含む、請求項37に記載の装置。 40.アンバー材料の前記シートの上に配置された前記複数のボール状接点に対 応する複数の直径の小さい開口部を備えたポリマー材料のシートをさらに含む、 請求項37に記載の装置。 41.前記複数のボール状接点に対応する複数の開口部を備えたポリマー材料の シートをさらに含む、請求項 に記載の装置。 42.前記複数のボール状接点に対応する前記複数の開口部 を備えたポリマー材料の前記シートに装着されたアンバー材料の枠をさらに含む 、請求項41に記載の装置。 43.ポリマー材料の前記薄い被覆と前記複数のボール状接点に対応する前記複 数の開口部とを備えたアンバー材料の前記シートに装着されたアンバー材料の厚 い枠をさらに含む、請求項38に記載の装置。 44.ウエハ上の複数のICデバイスの場所に対応する複数のプローブ配列をさ らに含む、請求項39に記載の装置。 45.ポリマー材料の薄い被覆と前記複数のボール状接点に対応する複数の開口 部とを有するアンバー材料のシートをさらに含む、請求項36に記載の装置。 46.表面を有する基板を設けるステップと、 前記表面から延びる複数の細長い電気導体を形成するステップとを含む方法で あって、 各前記細長い電気導体が前記表面に付着された第1の端部と前記表面から突き 出た第2の端部とを有し、 複数の前記第2の端部があり、 前記方法が、前記複数の第2の端部の各第2の端部が基準位置の周辺を移動す ることができるようにする手段を設けるステップを含む方法。 47.前記シートが形成され、材料がアンバー、Cu/アンバー/Cu、モリブ デン、ポリイミドから成るグループから選択される、請求項3に記載の構造。 48.前記シートが金属、ポリマー、半導体、および誘電体 から成るグループから選択された材料で形成される、請求項3に記載の構造。 49.前記誘電体がセラミックとガラスとから成るグループから選択される、請 求項42に記載の構造。 50.集積回路デバイス上の複数のアルミニウム・ボンド・パッドとの電気的接 触を行う装置であって、 複数の接触場所を有する第1の表面を有する第1のファンアウト基板と、 前記複数の接触場所に装着された複数のボール・ボンドと、 ファンアウト基板上の前記第1の表面から、前記ボール・ボンドから外側に延 びる複数のワイヤと、 前記複数のワイヤの端部上の複数のボール状接点とを含む装置。 51.前記ファンアウト基板タイプが、 厚膜配線を備えた多層セラミック基板と、 薄膜配線を備えた多層セラミック基板と、 薄膜配線を備えたメタライズ・セラミック基板と、 銅配線を備えたエポキシ・ガラス積層基板と、 薄膜配線を備えたシリコン基板とを含むがこれらには限定されない、請求項1 に記載の高密度プローブ。 52.前記プローブを囲むエラストマー材料の層をさらに含む、請求項1に記載 の構造。 53.複数のカンチレバー・フラップと前記複数のボール状接点に対応する開口 部とを備えたポリマー材料のシートをさ らに含む、請求項3に記載の構造。 54.前記複数のボール状接点をカンチレバー・フラップ内の対応する開口部に 接着するために使用されるエポキシ材料をさらに含む、請求項4に記載の構造。 55.前記複数のプローブを前記ICデバイス上の平坦な接点または凹んだ接点 に対合させる処置が、前記複数のボール状接点を前記IC接点に接してワイプさ せる請求項5に記載の構造。 56.前記複数のプローブ・ワイヤ上に同心円状に配置され、前記エラストマー 材料の上面と前記プローブ・ワイヤの端部上のボール状接点との間に位置する複 数の円筒状カラーをさらに含む、請求項3に記載の構造。 57.前記複数のプローブ・ワイヤ上に同心円状に配置された前記複数の円筒状 カラーに対応する複数の開口部を備えたポリマー材料のシートをさらに含む、請 求項7に記載の構造。 58.ウエハ上の複数のICデバイスの場所に対応する複数のプローブ配列をさ らに含む、請求項6に記載の構造。 59.移動を可能にする前記手段が、前記第2の端部がそこを通って突き出る複 数の開口部を有する材料のシートである、請求項1に記載の構造。 60.前記第2の端部が前記基準点の周辺を移動する、前記第2の端部を移動し て仕かけ品と接触させるステップをさらに含む、請求項46に記載の方法。
JP51393398A 1996-09-13 1997-09-12 ウエハ・スケール高密度プローブ・アセンブリ、その使用装置、および製造方法 Expired - Fee Related JP3206922B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US2608896P 1996-09-13 1996-09-13
US60/026,088 1996-09-13
PCT/US1997/016264 WO1998011449A1 (en) 1996-09-13 1997-09-12 Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof

Publications (2)

Publication Number Publication Date
JP2000502811A true JP2000502811A (ja) 2000-03-07
JP3206922B2 JP3206922B2 (ja) 2001-09-10

Family

ID=21829821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51393398A Expired - Fee Related JP3206922B2 (ja) 1996-09-13 1997-09-12 ウエハ・スケール高密度プローブ・アセンブリ、その使用装置、および製造方法

Country Status (4)

Country Link
EP (1) EP0925513B1 (ja)
JP (1) JP3206922B2 (ja)
DE (1) DE69739821D1 (ja)
WO (1) WO1998011449A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068249A (ja) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法
KR101785428B1 (ko) 2016-04-21 2017-10-16 (주) 마이크로프랜드 반도체소자 테스트소켓

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7172431B2 (en) 2004-08-27 2007-02-06 International Business Machines Corporation Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
KR100968184B1 (ko) 2004-12-16 2010-07-05 인터내셔널 비지네스 머신즈 코포레이션 금속화 엘라스토머 전기 접점
US7771208B2 (en) 2004-12-16 2010-08-10 International Business Machines Corporation Metalized elastomeric electrical contacts
US8832936B2 (en) 2007-04-30 2014-09-16 International Business Machines Corporation Method of forming metallized elastomeric electrical contacts
KR102489549B1 (ko) * 2014-11-20 2023-01-17 (주)테크윙 테스트핸들러용 테스트트레이와 테스터용 인터페이스보드
CN110943314A (zh) 2015-03-31 2020-03-31 恩普乐股份有限公司 电触头以及电子元件用插座
KR102165661B1 (ko) 2015-03-31 2020-10-14 가부시키가이샤 엔프라스 전기 부품용 소켓 및 그 제조 방법
KR102425878B1 (ko) * 2020-11-03 2022-07-28 주식회사 유씨에스 반도체 디바이스 테스트용 소켓

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3337915A1 (de) * 1982-10-21 1984-05-24 Feinmetall Gmbh, 7033 Herrenberg Kontaktiervorrichtung
US5177439A (en) * 1991-08-30 1993-01-05 U.S. Philips Corporation Probe card for testing unencapsulated semiconductor devices
JP2511621B2 (ja) * 1991-09-03 1996-07-03 エイ・ティ・アンド・ティ・コーポレーション ウェ―ハ検査装置
US5225777A (en) * 1992-02-04 1993-07-06 International Business Machines Corporation High density probe
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012068249A (ja) * 2010-09-22 2012-04-05 Palo Alto Research Center Inc 積層構造に少なくとも部分的に埋設された微細ばね、および、その製造方法
KR101785428B1 (ko) 2016-04-21 2017-10-16 (주) 마이크로프랜드 반도체소자 테스트소켓
US11231443B2 (en) 2016-04-21 2022-01-25 Micro Friend Co., Ltd Semiconductor device test socket

Also Published As

Publication number Publication date
JP3206922B2 (ja) 2001-09-10
EP0925513B1 (en) 2010-03-24
EP0925513A1 (en) 1999-06-30
WO1998011449A1 (en) 1998-03-19
DE69739821D1 (de) 2010-05-06

Similar Documents

Publication Publication Date Title
EP0925510B1 (en) Integrated compliant probe for wafer level test and burn-in
US9404942B2 (en) Coaxial probe structure of elongated electrical conductors projecting from a support structure
EP0925509B1 (en) Probe structure having a plurality of discrete insulated probe tips
US5914614A (en) High density cantilevered probe for electronic devices
US5811982A (en) High density cantilevered probe for electronic devices
US7332922B2 (en) Method for fabricating a structure for making contact with a device
US5785538A (en) High density test probe with rigid surface structure
US6329827B1 (en) High density cantilevered probe for electronic devices
KR100454546B1 (ko) 실리콘 핑거 콘택터를 구비한 콘택트 구조물과 이를이용한 토탈 스택-업 구조물
US6722032B2 (en) Method of forming a structure for electronic devices contact locations
KR101293348B1 (ko) 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법
JP2000512065A (ja) 超小型電子素子のコネクタ
US7172431B2 (en) Electrical connector design and contact geometry and method of use thereof and methods of fabrication thereof
JP3206922B2 (ja) ウエハ・スケール高密度プローブ・アセンブリ、その使用装置、および製造方法
US6525551B1 (en) Probe structures for testing electrical interconnections to integrated circuit electronic devices
US7282945B1 (en) Wafer scale high density probe assembly, apparatus for use thereof and methods of fabrication thereof

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070706

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080706

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees