JP2000502546A - 柔軟なフレーム構造を有する送信システム - Google Patents

Abstract

(57)【要約】 送信システムにおいて、送信機（２）は、ヘッダとペイロード部とを有するフレームを組み立てるためのフレーム・アセンブラ（８）を備えている。ヘッダ（２２−１）は、フレーム内のＡＴＭセルのシーケンスの正当性を示す正当性表示（ＳＳＳＳＳ）を備えている。正当なＡＴＭセルに対する正当性表示の値とは異なる正当性表示（ＳＳＳＳＳ）の値を使用することにより、ＡＴＭセルのシーケンスとは異なるフォーマットのデータを移送することが可能となる。

Description

【発明の詳細な説明】 柔軟なフレーム構造を有する送信システム 本発明は、送信媒体を介して少なくとも１つの受信機に結合されている送信機 を備えた送信システムに関する。この送信機は、制御部とＡＴＭセルのシーケン スとを含むフレームを組み立てるためのフレーム組立て手段を備えている。さら に、この送信機は、ＡＴＭセルのシーケンスの正当性に関して、制御部に正当性 表示を挿入するための正当性表示挿入手段を備えている。受信機は、正当性表示 が正当なＡＴＭセルを示しているならば、フレームからＡＴＭセルを抽出するた めのフレーム分解手段を備えている。 また、本発明は、送信機、受信機、送信方法および信号に関する。 本発明による送信システムは、ＤＡＶＩＣ１．１仕様書のパート８の改訂版３ ．０とは区別される。 ＤＡＶＩＣ（Digital Audio VIdeo Council ：デジタル・オーディオ・ビデオ 審議会）仕様書では、デジタル・エンハンスド同報通信チェーンを標準化するこ とが試みられている。これらの標準は、コンテント・プロバイダからサービス・ プロバイダを介してエンド・ユーザへの完全なチェーンをカバーする。ＤＡＶＩ Ｃによってカバーされる面は、たとえば、ビデオ符号化、セキュリティ、チャネ ル符号化、変調およびフレーム構造である。 ＤＡＶＩＣでは、ＭＰＥＧ−２移送ストリーム多重パケットを使用することが 提案されている。このパケットでは、１８７バイトのペイロード部が、制御部と ＡＴＭセルのシーケンスとを含むフレームを運ぶ。制御部は、パケットの優先度 、誤りフラグ、マルチフレーム・シーケンスの最初のフレームの表示のようない くつかの要素を運ぶことができる。また、ＡＴＭセルは、情報をぎっしり詰めて 送 信チャネルを満たすように導入されるので、制御部は、フレームで運ばれる現在 のＡＴＭセルのシーケンスが受信機において廃棄される必要があることを示す表 示を運ぶこともできる。 公知のシステムの問題は、ＡＴＭセルとは異なる他のフォーマットのデータの 移送に適していないということである。このようなフォーマットは、たとえば、 １２５μ秒の繰り返し速度を有する固定長データ・ワードを必要とするＳＴＭ、 またはイーサネット・パケットもしくはＩＰ（Internet Protocol ：インターネ ット・プロトコル）パケットのような可変長データ・フォーマットである。 本発明の目的は、前述したようなＡＴＭパケットを移送する可能性を失うこと なく、さまざまなタイプのデータ・フォーマットの移送を許容する前記序文によ る送信システムを提供することにある。 したがって、本発明による送信システムは、前記フレーム組立て手段が、ＡＴ Ｍセルのシーケンスとは異なるデータを前記フレームに挿入するようにも構成さ れており、前記正当性表示挿入手段が、前記正当性表示の異なる値によってＡＴ Ｍセルのシーケンスとは異なる前記データの識別子を導入するように構成されて おり、かつ、前記フレーム分解手段が、前記正当性表示がＡＴＭセルのシーケン スとは異なるデータを示しているならば、前記フレームからＡＴＭセルのシーケ ンスとは異なる前記データを抽出するように構成されている、ことを特徴とする 。 本発明は、ＡＴＭセルの現シーケンスの正当性を示すために使用される正当性 表示を、他のタイプのデータ・フォーマットを示すために使用することができる というアイデアに基づいている。そうすることにより、従来技術によるＡＴＭセ ルの移送はまったく影響を受けず、他のタイプのデータ・フォーマットを追加す る可能性のみが生み出される。ＤＡＶＩＣ標準では、制御部は、ＡＴＭセルの正 当性を示す５ビットの“１１１１０”を含んでいる。その結果、これらの５ビッ トの他の値を、他のデータ・フォーマットを示すために使用することができる。 本発明の一実施例は、ＡＴＭセルのシーケンスとは異なる前記データがパケッ トを含み、当該パケットが当該パケットの少なくとも１つの属性を示す識別部を 有する、ことを特徴とする。 セルの少なくとも１つの属性を識別部において指定することにより、このよう なセルを容易に識別することができ、したがって処理できることが得られる。 本発明の他の実施例は、前記少なくとも１つの属性が、前記パケットの長さを 含み、前記フレームが、当該フレーム内に、新たなパケットの開始位置を示すデ ータ部を含む、ことを特徴とする。 フレームの各パケットの長さを指定し、フレームのあるパケットの開始を指定 することにより、フレームの各パケットの位置を容易に決定することができる。 これにより、フレームからのパケットの抽出が容易となる。 本発明の他の実施例は、前記パケットの前記長さが１バイトより大きな基本デ ータ・ユニットの整数倍である、ことを特徴とする。 これらの基本データ・ユニットを導入することにより、パケットの長さは、限 られた数の値のみを有することができ、パケットの長さを符号化するのに要する ビット数を減少させることができる。 本発明は、以下において、図面を参照しながら説明される。 ここで、図１は、本発明による送信システムを示す。 図２は、２つのＭＰＥＧ移送ストリーム・フレームから構成される基本フレー ムの構造を示す。 図３は、ＩＥＥＥ８０２．１４の提案に従った識別子バイトを有するＡＴＭセ ルを含んだパケットを示す。 図４は、可変長セルを含むパケットを示す。 図５は、ＳＴＭセルを含むパケットを示す。 図６は、図３、図４および図５によるデータ・フォーマットを運ぶことができ るフレーム構造のためのコントローラ１８のブロック図である。 図１による送信システムにおいて、ＡＴＭ信号は、送信機２のマルチプレクサ ４の第１入力に与えられる。ＳＴＭ信号は、マルチプレクサ４の第２入力に与え られ、可変長セルのシーケンスは、マルチプレクサ４の第３入力に与えられる。 コントローラ６の第１出力は、マルチプレクサ４の制御入力に接続されている。 マルチプレクサ４の出力は、フレーム・アセンブラ８として参照されるフレーム 組立て手段の入力に接続されている。 コントローラ６の第２出力信号は、出力信号Ｖ−ＡＴＭを運び、正当性表示挿 入装置１０として参照される正当性表示挿入手段の第１入力に接続されている。 コントローラ６の第３出力は、出力信号Ｖ−ＳＴＭを運び、正当性表示挿入装置 １０の第２入力に接続されている。コントローラ６の第４出力は、出力信号Ｖ− ＶＬを運び、正当性表示挿入装置１０の第３入力に接続されている。 正当性表示挿入装置１０の出力は、フレーム・アセンブラ８の第２入力に接続 されている。フレーム・アセンブラ８の出力は、送信機２の出力に結合されてい る。 送信機２の出力は、送信媒体１２を介して受信機１４の入力に結合されている 。受信機１４の入力は、コントローラ１８の入力と、ここではフレーム・ディス アセンブラ１６であるフレーム分解手段の入力とに接続されている。コントロー ラ１８の出力は、フレーム・ディスアセンブラ１６の第２入力に接続されている 。フレーム・ディスアセンブラ１６の第１出力では、ＡＴＭフォーマットの出力 信号が利用可能である。フレーム・ディスアセンブラ１６の第２出力では、ＳＴ Ｍフォーマットの出力信号が利用可能である。フレーム・ディスアセンブラ１６ の第３出力では、可変長パケットを含む出力信号が利用可能である。 図１による送信システムは、ＡＴＭフォーマットおよびＳＴＭフォーマットの データを送信するように構成されている。また、この送信システムは、イーサネ ット・パケットまたはＴＣＰ／ＩＰパケットのような可変長パケットの送信もサ ポートする。異なるタイプのデータの基本ユニットは、いわゆるプロトコル・デ ータ・ユニット（ＰＤＵ：Protocol Data Unit）に梱包される。 コントローラ６は、マルチプレクサ４の入力信号のいずれをマルチプレクサ４ の出力に通過させるべきかを示す制御信号をマルチプレクサ４に与える。コント ローラ６とマルチプレクサ４との組合せは、入力の選択を高速に変更するように 構成されており、ＡＴＭセル、ＳＴＭデータおよび可変長パケットがインタリー ブされた出力ストリームを生成する可能性を導入する。 正当性表示挿入装置１０が、フレーム・アセンブラ８によって組み立てられる フレームに正当性表示を導入できるようにするために、コントローラ６は、マル チプレクサの入力における信号の正当性についての情報を提供する。正当性表示 を使用することにより、受信機は、ペイロード・データを運んでいるパケットか ら利用されていないパケットを区別することができる。ＤＡＶＩＣ仕様書におい てすでに規定されているもの以外の識別を使用することにより、他のタイプのデ ータ・フォーマットを識別することが可能になる。 フレーム・アセンブラ８は、マルチプレクサ４の出力データと正当性表示とを 含むフレームを組み立てる。データのフレームは、送信媒体１２を介して受信機 １４に送信される。 受信機１４において、コントローラは、フレームの開始を判断し、また、入力 信号がＡＴＭセルのストリームを運んでいるのか、異なるタイプの信号を運んで いるのかを正当性表示から判断する。この情報は、ディスアセンブラ１６を制御 するために使用される。ディスアセンブラ１６は、フレームから異なるデータ・ フォーマットを抽出し、受信機１４の対応する出力にそれらを出力する。ある受 信機は１つのタイプのデータのみを受信するように構成可能であることが分かる 。 このような場合には、その１つのタイプのデータが受信機１４の入力におけるフ レームに存在する場合にのみ、受信機の出力に信号が存在することとなる。 図２による信号は、２つの標準ＭＰＥＧ移送多重パケットからなる１つのシー ケンスを含んでいる。本発明によるフレームは、２つの連続したＭＰＥＧ移送ス トリーム・パケットの１８７バイトのペイロードによって運ばれる。これらのＭ ＰＥＧ移送多重パケットの１番目のものは、１バイトの同期信号２０と、１８７ バイトのペイロード２２と、１６バイトの誤り制御部２４とを備えている。これ らのＭＰＥＧ移送多重パケットの２番目のものは、１バイトの同期信号２４と、 １８７バイトのペイロード２６と、１６バイトの誤り制御部２８とを備えている 。同期信号は、２進数“０１０００１１１”の値を有する固定された８ビットの フィールドであり、フレーム同期のために使用される。フレームは、４つの制御 バイト２２−１（ＣＴＲＬ０）、２６−１（ＣＴＲＬ１）、２６−５（ＣＴＲＬ ２）および２２−６（ＣＴＲＬ３）、ならびにユーザ・データを運ぶスロットと も呼ばれる複数の基本データ・ユニット２２−２…２２−５、２６−２…２６− ５を備えている。これらのスロットは、整数倍のバイトを備えている。ＣＴＲＬ ０バイトの後からは新たなスロットが開始する必要はなく、前のフレームからの スロットを続けることも可能である。これは、利用されないスペースがフレーム には存在しないので、フレームの効率を増加させることになる。ＣＴＲＬ０バイ トは、現パケットが２つのＭＰＥＧ移送ストリーム・パケットからなるシーケン スの１番目のものであることを示す。ＣＴＲＬ０の値は、２進数Ｅ１ＰＳＳＳＳ Ｓである。ここで、Ｅ、ＰおよびＳビットは以下に定義される。ＣＴＲＬ１バイ トは、現パケットが２つのパケットからなるシーケンスの２番目のものであるこ とを示す。その値は２進数Ｅ０ＰＳＳＳＳＳである。ここで、Ｅ、ＰおよびＳビ ットは以下に定義される。 Ｅビットは１ビットの誤りフラグである。このビットが“１”に設定されてい ると、このビットは、関連する１８７バイトのペイロード内に少なくとも１ビッ トの訂正不可能な誤りが存在することを示している。このビットは、トランスポ ート層のエンティティによって“１”に設定されてもよい。このビットが“１” に設定されているとき、このビットは、誤っているビットの値が訂正されない限 り、“０”にリセットされない。 Ｐビットは、１ビットの優先度フラグである。このビットが“１”に設定され ていると、このビットは、関連するパケットが、優先度フラグが“０”に設定さ れているペイロードよりも高い優先度を有することを示している。 ５ビットのＳＳＳＳＳのフィールドは、正当性表示である。その値が２進数“ １１１１０”に等しいならば、それは、ＤＡＶＩＣ標準に従った正当なＡＴＭセ ルのストリームがペイロード内にあることを意味する。このような場合には、ス ロットは使用されない。１番目のＭＰＥＧ移送ストリーム・パケットは、５３バ イトからなる３つのＡＴＭセルと第４のＡＴＭセルの２７バイトとを含む。２番 目のＭＰＥＧ移送ストリーム・パケットは、第４のパケットの残りの２６バイト と３つの別のＡＴＭセルとを含む。この場合には、ＣＴＲＬ３バイトは存在しな い。 ＳＳＳＳＳ列が、別の値、たとえば“０１０１１”を有するならば、それは、 上述したＡＴＭストリームとは異なる信号がペイロード２２および２６内に存在 することを意味する。ＳＳＳＳＳ列によって、どのタイプの信号がペイロード内 にあるかを示すことができるが、ＳＳＳＳＳ列によって、ペイロードがＤＡＶＩ ＣのＡＴＭストリームとは異なるフォーマットを運ぶことのみを示すこともでき る。後者は、異なるタイプのデータがペイロード内でインタリーブされる可能性 を開く。このような場合には、このデータは、それ自身により識別情報を運ぶ必 要がある。 ＣＴＲＬ２バイトは予約されている。このバイトは、処理、管理および維持の 情報（ＯＡＭ：Operation，Administration and Maintenance）の運搬用に定義 されるであろう。 ＣＴＲＬ３バイトは、２番目のＭＰＥＧ移送パケットにおける新たなプロトコ ル・データ・ユニット（ＰＤＵ）の最初のバイトの位置を示す。新たな各ＰＤＵ は、新たなタイムスロットにより開始する。この情報を使用することにより、デ ィスアセンブラ１６は、フレームからＰＤＵを容易に抽出することができる。 図３は、ＩＥＥＥ８０２．１４標準（未公表）の草案に従ったＡＴＭセルのシ ーケンスである第１タイプのＰＤＵを示している。このシーケンスは、識別部が ここでは各ＡＴＭセルに先行する１バイトの識別子４０である点で、ＡＴＭセル の標準化されたＤＡＶＩＣシーケンスとは異なる。識別子バイト４０は、以下の 表により定義される３つのフィールドを有する。 フォーマットＩＤ４０−１フィールドはＰＤＵのタイプを示す。このフィール ドはすべてのＰＤＵに存在する。ＡＴＭのＰＤＵに対して、これらのビットは“ ００”に設定される。暗号化キー識別子ビット４０−２は、セキュリティを増大 するために、２つのセットの暗号化キーの間の切り換えを示すために使用される 。識別子４０の最後の５ビットからなる部分４０−３は、将来のフォーマットＩ Ｄを導入するために予備として確保されている。 図４は、可変長セルのＰＤＵである第２タイプのＰＤＵを示している。このタ イプのセルは、４つのフィールドを備えた識別子４４を有する。これらのフィー ルドは、以下の表に従った意味を有する。 フォーマットＩＤフィールド４４−１は、ＰＤＵのタイプを示すビットである 。これは値“１”に設定される。暗号化キー識別子４４−２は、図３を参照しな がらすでに説明したものと同じ意味を有する。シーケンス識別子４４−３は、１ ４３バイトよりも大きな可変長データ・ユニットを処理するために存在する。シ ーケンス識別子４４−３が２進数“１０”の値を有するならば、それは、現在の フラグメントがより大きなＶＬセルからの最初のフラグメントであることを意味 する。シーケンス識別子４４−３が２進数“００”の値を有するならば、それは 、現在のフラグメントがＶＬセル内のフラグメントであり、少なくとも１つのフ ラグメントが後続することを意味する。シーケンス識別子４４−３が２進数“０ １”の値を有するならば、それは、現在のフラグメントがＶＬセルの最後のセグ メントであることを意味する。シーケンス識別子４４−３が２進数“１１”の値 を有するならば、それは、現在のフラグメントがＶＬセルの唯一のフラグメント であることを意味する。シーケンス・フィールドは、複数のＶＬのＰＤＵから完 全なＶＬパケットを抽出するために使用される。サイズ識別子４４−４は、同じ ＰＤＵに対して続く９バイトのスロットの数を表す４ビットから構成される。 図５は、ＳＴＭデータを運ぶために用意されている第３タイプのＰＤＵを示し ている。ＳＴＭは、しばしば電話通信またはＩＳＤＮの分野用に、固定された６ ４Ｋｂｐｓのビットレートの接続をサポートするために使用される。ＳＴＭのＰ ＤＵは、１バイトのヘッダ４６と８バイトのＳＴＭセル４８とを備えている。そ の結果、ＳＴＭのＰＤＵは、正確に１スロットを満たす。ヘッダ４６は、以下の 表に従った３つのフィールド４６−１、４６−２および４６−３を備えている。 “０１”の値を有するフォーマットＩＤ４６−１は、ＳＴＭのＰＤＵが存在す ることを示す。下流側においてＳＴＭを実現するためのさまざまなオプションが ある。 ＳＴＭデータを移送する第１の方法は、単一のスロットのサイズを有するＰＤ Ｕを使用することである。また、ヘッダ・バイトは、セル・タイプ識別子である セル・タイプ情報と、ＳＴＭストリーム識別子とを含む。６４Ｋｂｐｓ接続ごと の１スロットにつき単一のバイトが割り当てられる。ここで、スロットは、互い に１２５Ｔ秒間隔でスケジューリングされる。１つの６４ｋｂｐｓの接続のみが アクティブな場合には、これは、約１．５％である３０Ｍｂｐｓストリームにお いて１２５Ｔ秒につき７バイトのオーバヘッドを生み出す。この方法は、下流側 の１つのキャリアにつき２５６個までの同時にアクティブとなる呼のアドレス指 定をサポートする。 図５によるＰＤＵで使用されるＳＴＭを移送する選択的な方法は、ＳＴＭセル のデータ用の実際のＳＴＭストリームを識別するための５ビットのストリーム識 別子を導入することである。ストリーム識別子のサイズのために、同時にアクテ ィブな呼の数は３２である。ＳＴＭセルは、１つのＳＴＭストリームからの連続 した８バイトを含む。これは、ＡＴＭストリームからの８バイトのバッファのた めに、８×１２５μ秒＝１ｍ秒の付加的な遅延になる。 図６による制御ユニット１８において、入力は、フレーム同期装置５１の入力 、制御バイト・セレクタ５２およびＰＤＵヘッダ・セレクタ５６に接続されてい る。フレーム同期装置５１の出力は、フレーム・バイト・カウンタ５０のリセッ ト入力の入力に接続されている。フレーム・バイト・カウンタ５０の出力は、フ レームの現在のバイトの番号を運び、論理ユニット５８の入力および制御バイト ・セレクタ５２の入力に接続されている。 制御バイト・セレクタ５２の第１出力は、ＡＴＭセル用の正当性表示ＳＳＳＳ Ｓを運び、論理ユニット５８に接続されている。制御バイト・セレクタ５２の第 ２出力は、リセット信号を運び、ＰＤＵバイト・カウンタ５４に接続されている 。ＰＤＵバイト・カウンタ５４の出力は、現在のＰＤＵの現在のバイトの番号を 運び、論理ユニット５８およびＰＤＵヘッダ・セレクタ５６に接続されている。 ＰＤＵヘッダ・セレクタの第１出力は、現在のＰＤＵのバイト数を運び、ＰＤＵ バイト・カウンタ５４の入力に接続されている。ＰＤＵヘッダ・セレクタ５６の 第２出力は、現在のＰＤＵのタイプを表す信号を運び、論理ユニット５８に接続 されている。論理ユニット５８の出力は、コントローラ１８の出力を構成する。 フレーム・バイト・カウンタ５０は、０から１８６までをカウントすることが できるカウンタである。このカウンタは、フレームの現在のバイトの番号を出力 する。フレーム同期装置５１は、１８７バイトの各フレームの開始を判断する。 フレーム同期装置５１は、各フレームの開始時に、リセット・パルスをフレーム ・バイト・カウンタ５０に発行し、このカウンタをリセットする。これにより、 フレーム・バイト・カウンタは、制御ユニット１８の入力におけるフレームと同 期する。 制御バイト・セレクタ５２は、制御バイトＣＴＲＬ０、ＣＴＲＬ１、ＣＴＲＬ ２およびＣＴＲＬ３を入力ストリームから抽出するように構成されている。制御 バイト・セレクタ５２は、フレーム・バイト・カウンタ５０が値０または値１５ ６を有するならば、入力におけるバイトを制御バイトとして選択するように構成 されている。フレーム・バイト・カウンタの位置０で検出される制御バイトの第 １ビットが値“１”を有するならば、前記制御バイトは、ＣＴＲＬ０バイトであ る。その値は記憶され、ビットＳＳＳＳＳの値は論理ユニット５８に渡される。 シーケンスＳＳＳＳＳが“１１１１０”に等しいならば、フレームは、ＤＡＶＩ Ｃ標準に従ったＡＴＭセルのシーケンスを含み、論理ユニット５８は、フレーム ・ディスアセンブラ１６（図１）にコマンドを発行し、すべてのペイロードをＡ ＴＭ出力に通過させる。シーケンスが“１１１１０”とは異なるならば、フレー ムは、ＰＤＵに基づくデータを含んでいる。 フレーム・バイト・カウンタ５０の位置１８６にある制御バイトは、ＣＴＲＬ ２またはＣＴＲＬ３バイトである場合がある。フレーム・バイト・カウンタ５０ の位置０にある同じフレームの制御バイトがＣＴＲＬ０バイトであったならば、 位置１８６にあるバイトはＣＴＲＬ３バイトである。そうでなければ、位置１８ ６にあるバイトは、ＣＴＲＬ２バイトである。 ＣＴＲＬ３バイトが存在する場合には、次のフレーム（すなわちフレームの一 部）の最初の新しいＰＤＵが開始するバイト番号を示すその内容は、後の使用の ために記憶される。 ＰＤＵバイト・カウンタ５４は、ＰＤＵバイトをカウントするように構成され ている。これは、あらかじめ設定された値から開始するダウン・カウンタとして 構成され、０にカウント・ダウンする。ＰＤＵバイト・カウンタ５４は、ＰＤＵ バイトがペイロードに存在する場合にのみディクリメントされる。このカウンタ は、ＣＴＲＬ０、ＣＴＲＬ１、ＣＴＲＬ２またはＣＴＲＬ３バイトの存在する間 はディクリメントされない。ＰＤＵバイト・カウンタは、フレーム・バイト・カ ウンタの値が前のＣＴＲＬ３バイトの値に対応するならば、制御バイト・セレク タ５２によって“０”にリセットされる。このリセットは、新たなＰＤＵの開始 を示す。ＰＤＵヘッダ・セレクタ５６は、ＰＤＵバイト・カウンタ５４が値“０ ”を有するならば、入力信号から現在のバイトを選択する。ＰＤＵヘッダ・セレ クタは、ヘッダに存在する情報から、ＰＤＵのタイプおよびＰＤＵの長さを判断 する。 ＡＴＭセルのＰＤＵは、ＰＤＵヘッダの最初の２ビットの値“００”によって 認識することができる。このようなＡＴＭのＰＤＵの長さは５４バイトである。 セル・タイプは、論理ユニット５８に渡され、ディスアセンブラ１６（図１）を 介して入力信号をＡＴＭ出力にルーティングすることを可能にする。論理ユニッ ト５８は、ＰＤＵカウンタの値が変更され、かつ、ＰＤＵバイト・カウンタの値 が０に等しくない場合にのみ、読み取りコマンドをディスアセンブラ１６に提供 するように構成されている。これは、ＣＴＲＬバイトおよびＰＤＵヘッダが受信 機の出力の１つに渡されることを防止するために行われる。ＣＴＲＬバイトが入 力にあるならば、ＰＤＵバイト・カウンタは進められない。したがって、ＣＴＲ Ｌバイトは、受信機の出力に渡されない。ＰＤＵヘッダが入力に存在するならば 、ＰＤＵバイト・カウンタは、０の値を有し、したがって、ＰＤＵヘッダは、受 信機の出力に渡されない。最初のＰＤＵバイト後のＰＤＵバイト数（＃ＰＤＵバ イト）は５３である。この数は、プログラム可能ＰＤＵバイト・カウンタ５４に ロードされる。ＰＤＵバイト・カウンタは、データのバイトが入力から読み込ま れるたびにディクリメントされる。ＰＤＵバイト・カウンタは、５３バイトが入 力から読み込まれた後に値ゼロを有する。つづいて、ＰＤＵヘッダ・セレクタは 、次のＰＤＵのヘッダを読み取る。 ＶＬのＰＤＵは、ＰＤＵヘッダの最初のビットの値“１”によって認識するこ とができる。最初のＰＤＵバイト後のＰＤＵバイトの数（＃ＰＤＵ）は、ＰＤＵ ヘッダの最後の４ビットによって表される長さ表示Ｌから、＃ＰＤＵバイト＝８ ＋Ｌ＊９に従って判断される。ＰＤＵのタイプは、論理ユニット５８にも渡され る。 ＳＴＭのＰＤＵは、ＰＤＵヘッダの最初の２ビットの値“０１”によって認識 することができる。このようなＰＤＵ（ヘッダを含む）の長さは、９バイトであ り、＃ＰＤＵバイトに対して８の値になる。ＰＤＵのタイプおよびストリーム識 別子は、ディスアセンブラ１６に渡される。後者は、現在のＰＤＵのバイトが属 するＳＴＭストリームを識別するために使用される。この情報は、ＳＴＭ信号を それらの最終目的地に正確にルーティングするために使用される。

Claims (1)

1. 【特許請求の範囲】 １． 送信媒体を介して少なくとも１つの受信機に結合された送信機を備えて いる送信システムであって、 前記送信機は、制御部とＡＴＭセルのシーケンスとを含むフレームを組み立て るためのフレーム組立て手段を備え、 前記送信機は、ＡＴＭセルの前記シーケンスの正当性に関して正当性表示を前 記制御部に挿入するための正当性表示挿入手段をさらに備え、 前記受信機は、前記正当性表示が正当なＡＴＭセルを示しているならば、前記 フレームから前記ＡＴＭセルを抽出するためのフレーム分解手段を備えるととも に、 前記フレーム組立て手段は、ＡＴＭセルのシーケンスとは異なるデータを前記 フレームに挿入するようにも構成されており、 前記正当性表示挿入手段は、前記正当性表示の異なる値によってＡＴＭセルの シーケンスとは異なる前記データの識別を導入するように構成されており、 前記フレーム分解手段は、前記正当性表示がＡＴＭセルのシーケンスとは異な るデータを示しているならば、前記フレームからＡＴＭセルのシーケンスとは異 なる前記データを抽出するように構成されている、 ことを特徴とする送信システム。 ２． ＡＴＭセルのシーケンスとは異なる前記データがパケットを含み、当該 パケットが当該パケットの少なくとも１つの属性を示す識別部を有する、 ことを特徴とする請求の範囲第１項に記載の送信システム。 ３． 前記少なくとも１つの属性が、前記パケットの長さを含み、 前記フレームが、当該フレーム内に、新たなパケットの開始位置を示すデータ 部を含む、 ことを特徴とする請求の範囲第２項に記載の送信システム。 ４． 前記パケットの前記長さが、１バイトより大きな基本データ・ユニット の整数倍である、 ことを特徴とする請求の範囲第３項に記載の送信システム。 ５． 制御部とＡＴＭセルのシーケンスとを含むフレームを組み立てるための フレーム組立て手段を備え、前記ＡＴＭセルの正当性に関して正当性表示を前記 制御部に挿入するための正当性表示挿入手段をさらに備えている送信機において 、 前記フレーム組立て手段は、ＡＴＭセルのシーケンスとは異なるデータを前記 フレームに挿入するようにも構成されており、 前記正当性表示挿入手段は、前記正当性表示の異なる値によって、ＡＴＭセル のシーケンスとは異なる前記データの識別を導入するように構成されている、 ことを特徴とする送信機。 ６． ＡＴＭセルのシーケンスとは異なる前記データがパケットを含み、当該 パケットが当該パケットの少なくとも１つの属性を示す識別部を有する、 ことを特徴とする請求の範囲第５項に記載の送信機。 ７． 制御部と、ＡＴＭセルのシーケンスとを、含むフレームを受信するため の受信機であって、 前記制御部は、ＡＴＭセルの正当性に関する正当性表示を含んでおり、 前記受信機は、前記正当性表示が正当なＡＴＭセルを示しているならば、前記 フレームから前記ＡＴＭセルを抽出するためのフレーム分解手段を備えていると ともに、 前記フレームは、ＡＴＭセルのシーケンスとは異なるデータを当該フレーム内 に運ぶこともでき、 前記正当性表示は、ＡＴＭセルのシーケンスとは異なる前記データの識別を含 み、かつ、 前記フレーム分解手段は、前記正当性表示がＡＴＭセルのシーケンスとは異な るデータを示しているならば、前記フレームからＡＴＭセルのシーケンスとは異 なる前記データを抽出するように構成されている、 ことを特徴とする受信機。 ８． ＡＴＭセルのシーケンスとは異なる前記データは、パケットを含み、当 該パケットは、当該パケットの少なくとも１つの属性を示す識別部を有する、 ことを特徴とする請求の範囲第７項に記載の受信機。 ９． ＡＴＭセルの正当性に関する正当性表示を含む制御部とＡＴＭセルのシ ーケンスとを有するフレームを組み立てる送信方法において、 前記フレームは、ＡＴＭセルのシーケンスとは異なるデータを含むこともでき 、 前記正当性表示は、ＡＴＭセルのシーケンスとは異なる前記データの識別を含 む、 ことを特徴とする送信方法。 １０． ＡＴＭセルの正当性に関する正当性表示を含む制御部と、ＡＴＭセル のシーケンスとを有するフレームを含む信号において、 前記フレームは、ＡＴＭセルのシーケンスとは異なるデータを含むこともでき 、 前記正当性表示は、ＡＴＭセルのシーケンスとは異なる前記データの識別を含 む、 ことを特徴とする信号。