JP2000500900A

JP2000500900A - Ｄｓｐオーディオ雑音低減装置

Info

Publication number: JP2000500900A
Application number: JP9519915A
Authority: JP
Inventors: マークスローラ; エムエンブレーポール
Original assignee: ソニーピクチャーズエンターテインメントインク
Priority date: 1995-11-22
Filing date: 1996-11-22
Publication date: 2000-01-25
Also published as: EP0862778B1; US5907623A; AU1023397A; DE69619124T2; WO1997019448A1; CA2238069C; DE69619124D1; CA2238069A1; US6807278B1; EP0862778A1

Abstract

(57)【要約】例えばドルビーＡ等のアナログ雑音低減技術によりエンコードされたオーディオ信号をデコードするデコーダをＤＳＰにより実現する。エンコードされた信号は、１又は複数のデジタルフィルタによりデコードされる。デコードされた信号は制御ブロックにフィードバックされてこれによりフィルタのパラメータが決定される。これにより、ドルビーＡデコーダ等の従来のアナログ雑音低減デコーダが正確にエミュレートされる。アナログ技術においてはフィードバックパスにフィルタを配設するが、本発明では１又は複数のデジタルフィルタを信号パスに配設しており、これによりアナログデコーダをデジタルデコーダに置き換えた際に生じる遅延による問題を解消する。

Description

【発明の詳細な説明】ＤＳＰオーディオ雑音低減装置技術分野本発明は、オーディオ信号のデジタル信号処理（ＤＳＰ）、特にオーディオ雑音低減装置におけるＤＳＰに関し、詳しくはアナログ式の雑音低減技術を用いてエンコードされたオーディオ信号をデコードするＤＳＰ技術に関する。背景技術オーディオ用のコンパクトディスク（ＣＤ）のように、例えば楽器音や人間の声等のオーディオ情報をデジタルフォーマットで記録することにより、様々な利点が得られることが知られている。最も重要な利点は、従来のアナログ技術を用いてオーディオ信号を録音、マスタリング及び再生する際には避けられないような雑音がデジタル処理においては発生しないという点である。当然ではあるが、オーディオ信号を精密にエンコードして数値化してしまえば、外来雑音によりコンテンツが劣化させられることはない。このように明らかな利点があるにも関わらず、例えば映画業界等の一部の業界では、アナログ記録が広く用いられている。その理由の１つとして、現存するアナログシステムにかなりの資本が投下されている背景が挙げられる。例えば、このような業界では、デジタル信号として記録されたオーディオ信号を再生できない再生機器が大量に使用されている。さらに、既にアナログフォーマットで録音された莫大な記録媒体があり、これらを再生するためのアナログフォーマットの再生装置が必要である。アナログオーディオ信号をコピーし、編集し、磁気テープに録音し、磁気テープから再生或いは送信する際、それら各処理段階において、アナログ信号に少なからぬ雑音が累積的に重畳する。そのため、録音の質を保ち、聴覚上影響のある雑音を低減するような様々な雑音低減装置が考案されている。代表的な雑音低減装置においては、捕捉したアナログオーディオ波形を、例えばオーディオ波形の一部の周波数スペクトルの振幅を増大する等して、特性の異なるオーディオ波形に変形する。この変形を「エンコード」という。このようにエンコードされたアナログ波形は、例えば磁気テープに記録され、或いは送信される。このエンコードされたアナログ波形は、再生時に再び変形、すなわち「デコード」される。このデコードは、エンコード時の変形と逆の処理を行うことにより、本来のスペクトル特性を有する元の波形を可能な限り正確に再現する処理である。このデコードにおける変形が、例えば低レベルの広帯域雑音等のある種の雑音の振幅を低減させるようなものであれば、上述の一連の処理により雑音が除去される。信号に雑音が重畳する前に信号の特定の周波数成分を増大させるエンコード処理を行った後に、このエンコード処理の逆の処理を行うことにより、増大された周波数成分の振幅は元に戻り、同時にエンコード処理を行った後にその帯域に重畳した雑音が同様のゲインで低減される。このような雑音低減装置として、例えば、レイ・ドルビー（Ray Dolby）氏により考案されたドルビーＡ装置が広く用いられている。これについては、１９６７年に発刊されたオーディオエンジニアリングソサイエティー１５Ｊ（15J.Audio Eng. Soc.383，）の「オーディオ雑音低減装置」（An Audio Noise Reduction System）に詳細に説明されており、この説明は本明細書に組み込まれるものとする。今日においても、映画業界では、オーディオ信号の録音、ミキシング、再生はアナログフォーマットで行われており、そこで使用されているオーディオ雑音低減装置においては、主にアナログ信号処理技術が用いられている（すなわち、抵抗器、コンデンサ、演算増幅器やその他のアナログ素子からなる回路が用いられている）。雑音低減処理をアナログフォーマットで実施する場合、様々な問題が生じる。例えば製造ロット、或いは温度変化により、抵抗器の抵抗値やコンデンサの容量が一定でなくなったり、演算増幅器のオフセット電圧やパラメータにばらつきが生じたりするといった問題がある。さらに、環境が変化するとこれらのパラメータも変化する。雑音低減装置では、このような変化によってエンコード回路とデコード回路との対応関係が失われ、この結果、元の入力信号の波形とデコードされた信号の波形の間に明らかな差異が生じる。このようなアナログ回路は柔軟性に乏しく、上述のような問題が生じた場合、回路や素子の更新、再設計及び特性の再設定が必要になる。ＤＳＰ装置は、過去数十年間で順調にそのコストが削減され、高性能となっている。以前はアナログ回路が用いた信号処理の多くが、現在は主にＤＳＰ技術により実現されている。ＤＳＰ技術を用いると、特に多くの信号処理機能が単一のＤＳＰプロセッサで実現できるので、製造コストを削減し、装置の小型化を図り、消費電力を下げることができる。ＤＳＰでは、アナログ信号処理回路ではコスト的に実施が困難と思われるような伝達関数のフィルタを実現することができる。ＤＳＰはまた、アナログ信号処理回路が有する多くの問題を解決する。例えば、上述した製造ロットや温度変化による特性のばらつきは、ＤＳＰでは起こらない。これは、ＤＳＰにおいては、フィルタの特性を決定する係数がデジタル量として記憶されているため、製造する量や温度変化で係数が変化することはないからである。さらに、ＤＳＰ装置は、非常に柔軟性に富んでおり、単にＤＳＰプロセッサを構成するプログラムを読み込ませるだけで、それを改良したり、型を変更したり、又は調節したりできる。既存のアナログ信号処理装置をデジタル的に実現するＤＳＰ装置を設計する技術が、当業者に知られているが、例えばドルビーＡ装置のような雑音低減装置については、単にアナログ素子をデジタル素子に置き換えるだけでは実現できない。実際、当業者間では、ドルビーＡのようなアナログ雑音低減装置におけるデコード処理は、デジタル的に実現することは困難であるといわれている。これは、ドルビーＡ装置及びこれに類似したアナログ装置おけるデコード処理の方法に原因がある。図１ａ及び図１ｂは、それぞれドルビーＡにおけるオーディオ信号のエンコード及びデコードを概念的に示す図である。エンコードされる信号Ｘ１０５は、エンコードブロック１１０に入力され、このエンコードブロック１１０から出力された信号と元の信号が加算器１１５で加算され、エンコードされたオーディオ信号Ｙ１２０が生成される。再生時には、オーディオ信号Ｙ_N１４５（これは、エンコードされた信号Ｙ１２０に上述したようなアナログ記録、ミキシング、再生処理時に発生する種々の雑音が、重畳した信号である。）は、デコードされ、記録、ミキシング等の処理中に生じた雑音が低減されて、元のオーディオ信号Ｘ１０５に基づくオーディオ信号Ｘ_n１３５が生成される。デコード処理は、元の信号Ｘ１０５をエンコードする際に用いたエンコードブロック１１０の伝達関数と同一の伝達関数を有するエンコードブロック１３０を用いて行われる。復元（すなわちデコード）された信号Ｘ_n１３５は、エンコードブロック１３０にフィードバックされ、エンコードブロック１３０は、復元された信号Ｘ_n１３５をエンコードして加算器１２５に供給し、加算器１２５は、この信号をエンコードされた信号Ｙ_N１４５から減算して元の信号を復元する。実際には、このデコーダは、復元される出力信号Ｘ_n１３５の好ましい波形を予測し、これを用いてエンコードブロック１３０から出力される信号を生成する。この信号は、信号Ｘ_n１３５の雑音以外のスペクトル成分においては、元の信号Ｘ１０５にエンコード時に加算された信号に等しい。この信号をエンコードされた信号Ｙ_N１４５から減算することによって、復元された信号Ｘ_n１３５が生成される。このような方式では、２つのエンコードブロック１１０、１３０に同じ設計のものが使えるという利点があり、エンコード処理からデコード処理の間において信号Ｙ１２０に重畳する雑音を無視すれば、デコードされた信号Ｘ_n１３５は、エンコードされる前の信号Ｘ１０５と同一であることが保証されている。この再生の方式は、本質的には、デコードされた信号Ｘ_n１３５をエンコードされる前の元の信号Ｘ１０５と同一なものとみなし、時間ｔ₁におけるデコードされた信号Ｘ_n１３５のサンプルを用いて、時間ｔ₁においてエンコードされた信号Ｙ_N１４５から減算されるべき信号１４０を算出し、元の信号に等しい信号を出力するものである。フィードバックループでの遅延は、アナログ回路を使うと最小になるため、このデコーダは、オーディオ帯域の周波数に対しては安定している。図１ｂの構造は、ＤＳＰへの単純な置き換えには適さない。図１ｂに示すデコーダを単純にＤＳＰに置き換えるならば、アナログエンコードブロック１３０を、伝達特性が近似するＤＳＰプロセッサに置換すればよい。当業者は、周知の技術を用いてアナログエンコードブロック１３０の伝達特性に近似するＤＳＰプロセッサのプログラミングを行うことができるが（例えば、アラン・ブイ・オッペンハイムとロナルド・ダブリュ・シャファー（Alan V．Oppenheim & Ronald W． Schafer）による「離散時間信号処理」（Discrete-Time Signal Processing sec .7.1(1989)）参照。）、このエンコードブロックをＤＳＰプロセッサに置き換えると、デコードされた信号１４５をサンプリングするのにかかる時間ｔ₁と、エンコードブロック１３０によってこのサンプルから数値を算出するのにかかる時間ｔ₁＋ｔ_Dとの間に遅延ｔ_Dが生じることは避けられない。この遅延のために、エンコードブロック１３０によってそのサンプルから算出された数値を、入力信号１４５のサンプルから減算することによって、デコードを行い信号１３５を生成するといった処理ができなくなってしまう。ここで、デコードを行って信号１３５を生成する唯一の実行可能な方法は、エンコードブロック１３０によって入力信号１４５の前のサンプルから算出された数値を入力信号１４５の現在のサンプルから減算するという方法である。これによって、図１ｂに示すデコーダのフィードバック処理時に、少なくとも１サンプル時間分の遅延が発生する。オーディオ信号の処理において、サンプリングレートは、通常４４．１ｋＨｚ、すなわち約２３μ秒毎のサンプリング処理が行われる。周知のように、フィードバックループに遅延が生じると装置の動作が不安定になる。例えば、図１ｂの構造をＤＳＰに置き換えた装置では、１サンプル時間分の遅延により、オーディオ帯域の周波数に対して不安定になり、装置の使用が困難になる。したがって、図１ｂに示すようなデコード処理をデジタル技術で実現するためには、上述のデジタル化による遅延を解決すための全く異なった手法を考案する必要がある。すなわち、アナログ回路を単に模倣するのではなくエミュレートする必要がある。すなわち、アナログ回路の単なるデジタル回路への置き換えは、好ましくないが、ＤＳＰを用いることによりコストを削減し、性能を向上させることができるため、ドルビーＡ及びそれに類似したデコーダをデジタル的にで実現する要望は強い。このためには、アナログ処理を単に模倣するのではなく、エミュレートして、既存のアナログデコーダの構造とは全く異なった構造を用いる必要がある。発明の開示本発明は、上述した実状に鑑みてなされたものであり、本発明の目的は、ドルビーＡ等のアナログ雑音低減装置をＤＳＰで実施する際にフィードバックループにおける遅延が生じても動作が不安定にならないデコーダを提供することである。また本発明の目的は、出力されるオーディオ信号が、アナログドルビーＡ雑音低減装置によって出力されるオーディオ信号に近似したものとなるよう、ドルビーＡ雑音低減装置のアナログデコーダの伝達関数を正確にエミュレートするＤＳＰデコーダを提供することである。これらの目的を達成するために、本発明では、エンコードされた信号の各サンプルを縦続接続された３つのバイクワドラティックフィルタ（biquadratic filt er）によりフィルタリングしてデコード処理を行う。また、このサンプルは制御ブロックに入力され、この制御ブロックは、エンコードされた信号の次のサンプルの処理に用いる３つのバイクワドラティックフィルタのパラメータを決定する。従来技術のアナログドルビーＡデコーダ同様、本発明のデコーダもデコードされる信号が通るフィードバックパスを備えている。しかし、このフィードバックパスにおいては、３つのバイクワドラティックフィルタの係数を生成するのみで、入力信号からの減算に用いる信号は生成しない。従来技術のアナログドルビーＡデコーダにおいて入力信号から減算される信号は、エンコードされた入力信号と同じ速度で変化する。一方、バイクワドラティックフィルタのパラメータの変化は、エンコードされた入力信号よりも遅い。本発明におけるフィードバックパスは、この変化の遅い信号のみを生成し、これによりアナログドルビーＡデコーダをＤＳＰ装置に置き換えた場合避けられないフィードバックループにおける信号の遅延ｔ_Dが、装置の動作に悪影響を及ぼさないようにしている。本発明は、望ましくは、フィードバックループでの全ての処理だけでなく、３つのバイクワドラティックフィルタを実現するためにプログラムされたＤＳＰを用いる。フィードバックループでは、まず、デコードされる信号が８０Ｈｚのローパスフィルタ、３ｋＨｚのハイパスフィルタ、そして９ｋＨｚのハイパスフィルタのそれぞれに入力され、３つの帯域制限された信号を生成する。また、デコードされる信号から８０Ｈｚのローパスフィルタの出力信号及び３ｋＨｚのハイパスフィルタの出力信号を減算して、帯域が８０Ｈｚから３ｋＨｚに制限された４番目の信号を生成する。これらの帯域制限された４つ信号は、それぞれデジタル方式のファーストアタックスローディケイ整流器に入力され、この整流器の出力信号に基づいてルックアップテーブルに登録されたゲインが選択される。ルックアップテーブルに登録されたゲインの値は、対応するアナログエンコーダに周波数及び振幅の異なる複数の信号を入力して得られる信号のゲインに基づいて経験的に決定されている。このゲインの値を用いて上述した３つのバイクワドラティックデジタルフィルタの伝達関数の係数が算出される。後述するように、この算出のための式が見出され、これにより３つのバイクワドラティックデジタルフィルタの伝達関数がアナログデコーダの伝達関数を完全にエミュレートしたものとなる。図面の簡単な説明図１ａ（従来技術）は、ドルビーＡ等の従来の雑音低減装置用のエンコーダの構造を概念的に示す図である。図１ｂ（従来技術）は、ドルビーＡ等の従来の雑音低減装置用のデコーダの構造を概念的に示す図である。図２ａ（先行技術）は、ドルビーＡ等の従来の雑音低減装置のエンコーダの構造を、線形フィルタ部及び制御部に分けて示す図である。図２ｂ（従来技術）は、ドルビーＡ等の従来の雑音低減装置のデコーダの構造を、線形フィルタ部及び制御部に分けて示す図である。図２ｃ（従来技術）は、従来の雑音低減装置の線形フィルタ部及び制御部からなるエンコーダ及びデコーダを、別の視点で捉えて示す図である。図３（従来技術）は、線形フィルタ部及び制御部からなる雑音低減装置の具体的な構成を示すブロック図である。図４は、本発明を適用したデコーダの構成を概念的に示す図である。図５は、本発明を適用したデコーダの具体的な構成を示すブロック図である。図６は、本発明を適用したデコーダにおいて用いられるルックアップテーブルに記憶されたゲイン値を示すグラフである。図７は、アナログドルビーＡエンコーダに信号を入力し、このエンコーダからの出力信号を本発明を適用したＤＳＰデコーダによりデコードして得られる出力信号の波形と元の入力信号の波形との差を示すグラフである。発明を実施するための最良の形態本発明では、既存の雑音低減装置（例えば、ドルビーＡ）のエンコーダ及びデコーダを、図２ａ及び図２ｂに示すように、機能的観点から線形フィルタ部と制御部により構成されているものとして扱う。図２ａに示すエンコーダにおいて、エンコードされる信号２０５は、線形フィルタ２１０と制御ブロック２３５とに入力される。線形フィルタ２１０は、エンコード用の信号を生成し、加算器２２０は、元の入力信号にこのエンコード用の信号を加算する。制御ブロック２３５は、線形フィルタ２１０のパラメータの変更に用いる制御信号２３０を生成する。制御信号２３０は、所定の時間における信号２０５の変化の平均値に応じて変化するように設計されており、そのため制御信号２３０の周波数は、エンコードされる信号２０５の周波数より遙かに低い。図２ｂに示すデコーダは、図１ｂに示す原理に対応するものであり、エンコードする際に用いられるものと同様の線形フィルタ２５５及び制御ブロック２６５とを備え、信号２４０から線形フィルタ２５５の出力信号を減算してデコードを行い、信号２５０を生成する。図２ｃに、線形フィルタと制御ブロックの配置を変更したエンコーダ及びデコーダの例を示す。このエンコーダにおいて、信号２７０は、第１の線形フィルタ２７６を通過する。この第１の線形フィルタから出力された信号は、第２の線形フィルタ２７８と制御ブロック２８０とに供給される。制御ブロック２８０は、前述の制御ブロックと同様に、線形フィルタ２７８のパラメータを決定し、線形フィルタ２７８からの出力信号と元の入力信号２７０とを加算することにより、エンコードされた出力信号２７４が生成される。デコーダも同様に、２つの線形フィルタ２８８及び２９０と、線形フィルタ２８８のパラメータを決定する制御ブロック２９２とを備える。ここでは、入力信号２８２から線形フィルタ２８８の出力信号を減算することにより、デコードされた出力信号２８６が生成される。図３は、アナログドルビーＡ雑音低減装置を機能別に線形フィルタ部と制御部とに分けてその具体的な構成を示す図である。出力信号３１５は、３つの線形フィルタ３３５（８０Ｈｚローパスフィルタ）、３７５（３ｋＨｚハイパスフィルタ）、３９５（９ｋＨｚハイパスフィルタ）のそれぞれに供給される。さらに、加算器３５５は、出力信号から８０Ｈｚローパスフィルタ３３５の出力信号及び３ｋＨｚハイパスフィルタ３７５の出力信号を減算し、８０Ｈｚから３ｋＨｚの周波数帯域の信号３５０を生成する。この信号３５０と、３つのフィルタ３３５、３７５、３９５を通過して帯域制限された各信号は、それぞれ制御ブロック３２５、３４５、３６５、３８５と、増幅器３２０、３４０、３６０、３８０とに入力される。各増幅器のゲインは、制御ブロックからの出力信号によって決定される。加算器３１０は、入力信号３０５から各増幅器の出力信号を減算し、出力信号３１５を生成する。このように、このドルビーＡ雑音低減装置は、図２に示すような線形フィルタと制御ブロックから構成されているとみなすことができる。ドルビーＡでは、制御ブロックが線形フィルタのパラメータを制御して、このパラメータにより（ａ）８０Ｈｚ以下の帯域、（ｂ）８０Ｈｚから３ｋＨｚまでの帯域、（ｃ）３ｋＨｚ以上の帯域、（ｄ）９ｋＨｚ以上の帯域という４つの周波数帯域におけるそれぞれのゲインが決定される。図４は、本発明を適用したデコーダを概念的に示すブロック図である。この図に示すように、本発明では、従来用いられている基本的なデコーダの構造を改善し、図２ｂに示すデコーダの線形フィルタをフィードバックパスではなく、信号パス上に直接設けている。すなわち、デコードされる信号４０５は、線形デジタルフィルタ４１０に直接入力され、線形デジタルフィルタ４１１から出力信号４１５が出力される。また、この出力信号４１５は、デジタル制御ブロック４２５にフィードバックされ、これに基づいてデジタル制御ブロック４２５は、線形デジタルフィルタ４１０のパラメータを制御する。制御信号４２０の変化は、出力信号４１５の変化より遅いため、このデコーダは、正常に動作する。すなわち、制御信号４２０が、フィードバックパスで少なくとも１つのサンプル分の時間だけ遅延するので、装置の動作は安定する。しかしながら、図４のような配置では、制御信号４２０により制御された線形フィルタ４１０のパラメータと、アナログドルビーＡ処理装置によるエンコード時の制御信号に基づくフィルタのパラメータは一致しない。すなわち、信号の遅延により装置が不安定になることを解決するためにデコーダの基礎的な構造を変更したことにより、線形フィルタ４１０の伝達関数がドルビーＡのエンコーダ及びデコーダの伝達関数に一致しなくなってしまった。したがって、後述のように、アナログデコーダの機能をＤＳＰデコーダでエミュレートするためには、線形フィルタのパラメータを制御する制御信号４２０を生成する制御ブロック４２５の設計を見直す必要がある。図５は、本発明の実施の形態の具体的な構成を示す図である。この図に示すように、本発明の実施の形態においては、図３に示すアナログデコーダの機能を正確にエミュレートするために図３に示すアナログデコーダに似た構成を用いている。すなわち、図３に示すデコーダと同様に、出力信号５２５は、８０Ｈｚローパスフィルタ５４５と、３ｋＨｚハイパスフィルタ５８０と、９ｋＨｚハイパスフィルタ５９８とに入力される。この実施の形態では、これらのフィルタは、２次のバタワースフィルタである。また、このデコーダは、アナログ加算器３５５に対応する加算器５６０を備え、この加算器５６０は、出力信号５２５の８０Ｈｚ乃至３ｋＨｚの帯域成分を取り出す。図３と同様に、帯域制限された４つの信号が、それぞれ制御回路内の４つのファーストアタックスローディケイ（ＦＡＳＤ）整流器５４０、５５５、５７５、５９５を介して、ゲイン算出ブロック５３５、５５０、５７０、５９０に供給される。さらに、図３におけるアナログデコーダと本発明を適用したデコーダの、重要な相違点を説明する。これは、図４に示すようにデコーダの構造を根本的に改善するとともに、遅延によってデコーダの動作が不安定になることを防ぐために必要な相違である。図３に示すデコーダの備える加算器３１０と増幅器３２０、３４０、３６０、３８０に対応して、図５に示すデコーダは、縦続接続された３つの線形フィルタ５１０、５１５、５２０を備える。図３では制御ブロックは、増幅器３２０、３４０、３６０、３８０のゲインを決定しているが、図５では、ゲイン算出ブロック５３５、５５０、５７０、５９０がゲインを算出し、この算出されたゲインが係数算出ブロック５３０、５６５、５８５に入力され、係数算出ブロック５３０、５６５、５８５は、３つの線形フィルタ５１０、５１５、５２０のそれぞれの伝達関数の係数を生成する。本発明の実施の形態では、図５に示す信号処理の全てを、アナログデバイス（ Analog Device）ＡＤＳＰ−２１０６２という単一のＤＳＰプロセッサをプログラミングして実現している。ＡＤＳＰ−２１０６２に関する詳細な説明は、ＡＤＳＰ−２１０６ｘの取扱説明書及びＡＤＳＰ−２１０６０／６２のデータシートに記載されている。ＡＤＳＰ−２１０６２は、各出力信号のサンプルに対して次のような処理を実行することにより、図５に示す信号処理を実施する。（１）出力信号のサンプルを、８０Ｈｚ、３ｋＨｚ、９ｋＨｚのデジタルフィルタによりフィルタリングし、ｘ₀、ｘ₂、ｘ₃を生成する。（２）出力信号のサンプルから８０Ｈｚのデジタルフィルタの出力信号と３ｋＨｚのデジタルフィルタの出力信号とを減算し、８０Ｈｚから３ｋＨｚの帯域成分の信号ｘ₁を生成する。（３）ｉを０から３の各整数として、ｘ_iをＦＡＦＤ整流器にかけ、次のようなサブステップでフィルタリングを行い、値ｙ_iを生成する。（ａ）記憶されているｙ_oldiから、前の出力信号のサンプルで算出されたｙ_iの値を読み出す。（ｂ）ｆをｉ及び|x_i|>y_oldi（整流器がアタック段階にあることを示す）であるか|x_i|≦y_oldi（整流器がディケイ段階にあることを示す）であるかにより決定されるフィルタ係数として y_i=f^*y_oldi+(1-f)^*|x_i|，の計算を行う。（４）ｉを０から３の各整数として、ｙ_iをインデックスとして用いてルックアップテーブルを参照しながらゲイン係数Ｇ_iを決定する。（ａ）ルックアップテーブルの単位と範囲に適合するように、ｙ_iのスケールを変更し、クリップする。（ｂ）スケールを変更しクリップしたｙ_iの値を丸めて整数ｊを得る。（ｃ）ｊをルックアップテーブルのインデックスとして用いて、Ｇ_iを決定する。（５）以下の式に基づいてフィルタ５１０、５１５、５２０の伝達関数H_A(z) 、H_B(z)、H_C(z)の係数を算出する。これらの式において、 a₁₁、a₁₂、K₁は、８０Ｈｚローパスフィルタの係数であり、その伝達関数H₈₀( z)は、K₁(1+z^-1)²/(1+a₁₁z^-1+a₁₂z^-2)であり、 a₂₁、a₂₂、K₂は、３ｋＨｚハイパスフィルタの係数であり、その伝達関数H_3k( z)は、K₂(1+z^-1)²/(1+a₂₁z^-1+a₂₂z^-2)であり、 a₃₁、a₃₂、K₃は、９ｋＨｚハイパスフィルタの係数であり、その伝達関数H_9k( z)は、K₃(1+z^-1)²/(1+a₃₁z^-1+a₃₂z^-2)であり、 K_1p=1/1+G₂+K₁(G₁-G₂))、 K_2p=1/1+G₂+K₂(G₃-G₂))、 G_3p=G₄/(1+G₃)、 K_3p=1/(1+G_3pK₃) である。これらの式から明らかなように、フィルタ５１０、５１５、５２０の伝達関数H( z)は、２次多項式であるX(z)を２次多項式Y(z)で割った商X(z)/Y(z)であるので、フィルタ５１０、５１５、５２０は４次のフィルタである。（６）新たな入力信号のサンプルを、これらの３つのフィルタ５１０、５１５、５２０によりフィルタリングし、新たな出力信号のサンプルを生成する。本発明の実施の形態では、上述したステップ（３）において用いられるフィルタ係数は、以下の通りである。ゲインG_iを決定するために上述したステップ（４）において用いたルックアップテーブルは、例えばアナログドルビーＡエンコーダ等の出力信号をデコードして雑音を低減するアナログエンコーダを用いて、経験的に作成される。すなわち、まずアナログエンコーダに所定の振幅を有する信号を供給し、デコーダで用いる４つの周波数帯域（８０Ｈｚ以下の帯域、８０Ｈｚから３ｋＨｚまでの帯域、３ｋＨｚ以上の帯域、９ｋＨｚ以上の帯域）に分割する。そして、アナログエンコーダから出力される信号をデジタルデコーダに入力する。デジタルデコーダのテーブルに登録された適切なエントリを調節してデジタルデコーダの出力信号がアナログエンコーダへの入力信号の振幅と等しくなるようにする。図６は、上述したステップ４（ｃ）において使われたルックアップテーブルに登録されているゲインの値を示すグラフである。このグラフに示すように、０ｄＢが、機器間で信号をやりとりする場合に適したオーディオ基準レベルである（プロオーディオ機器では４ｄＢｕ、民生用オーディオ機器では−１０ｄＢｕである）。ルックアップテーブルの数値Ｇ_i及び他のパラメータを適切に選択することで、本発明を適用したデコーダは、アナログドルビーＡデコーダの伝達関数特性を極めて正確にエミュレートすることができる。従来技術のアナログドルビーＡデコーダと本発明を適用したＤＳＰデコーダに同じテスト用の信号を入力したところ、出力信号における最大周波数成分のレベルの差は、２ｄＢ以内であった。図７は、アナログドルビーＡエンコーダによってデコードされた信号を、本発明を適用したＤＳＰデコーダでデコードして得られた出力信号と、元の入力信号との差を示すグラフである。入力波形と出力波形をより近似させるには、９ｋＨｚ以上の周波数帯域において別のルックアップテーブル用いるようＤＳＰデコーダを設計し直せばよい。上述した実施例は、特に、アナログドルビーＡ雑音低減装置によってエンコードされた信号をデコードするために設計されたものである。このデコーダは、パラメータをプログラムにより変更できるため、他の雑音低減装置に対して用いることもできるが、他の雑音低減装置によってエンコードされた信号をデコードする際は、望ましくは、例えば、ローパスフィルタ及びハイパスフィルタのカットオフ周波数を変更したり、フィルタの数や種類を変更したり、或いは他の方法により図５に示す構造を修正する。このような修正は、ＤＳＰ装置のプログラムを変更するだけで実現でき、ハードウェアを変更する必要はない。本発明のデコーダの制御部ついては、添付書類ＡのMatlabに記載されている。本発明の雑音低減装置は、最良の実施の形態を用いて説明してきたが、当業者は、これを様々に変更し応用することができる。これらの変更や応用は本発明の主旨及び思想の範囲内にある。本発明は、以下の請求の範囲の通りである。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＺ，ＵＧ)，ＵＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＨＵ，ＩＬ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＺ，ＶＮ

Claims

【特許請求の範囲】１．所定の信号圧縮雑音低減装置によりエンコードされたオーディオ信号をデコードするデジタルデコーダであって、信号パスに設けられ、伝達関数の特性を決定する１又は複数のパラメータを有し、上記エンコードされたオーディオ信号をデコードするデジタルフィルタと、上記デコードされた信号がフィードバックされ、該デコードされた信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを制御する適応型制御手段とを備えるデジタルデコーダ。２．上記オーディオ信号は、アナログ雑音低減装置によりエンコードされたオーディオ信号であることを特徴とする請求の範囲第１項記載のデジタルデコーダ。３．上記デジタルフィルタは、線形フィルタを備えることを特徴とする請求の範囲第２項記載のデジタルデコーダ。４．上記デジタルフィルタは、第１のフィルタ段及び最後のフィルタ段を有する複数のフィルタ段を備え、上記複数のフィルタ段は、上記最後のフィルタ段で上記デコードされた信号が生成されるように直列に接続されており、各フィルタ段は、それぞれのフィルタ段の特性を決定する１又は複数のパラメータを有することを特徴とする請求の範囲第１項記載のデジタルデコーダ。５．上記適応型制御手段は上記デコードされフィードバックされた信号に基づいて少なくとも１つのフィルタ段のパラメータを決定することを特徴とする請求の範囲第４項記載のデジタルデコーダ。６．上記適応型制御手段は、少なくとも１つのフィルタ段の１又は複数のパラメータの決定に用いるパラメータのテーブルを備えることを特徴とする請求の範囲第４項記載のデジタルデコーダ。７．上記適応型制御手段は、上記デコードされた信号に基づいて上記パラメータのテーブルから少なくとも１つのフィルタ段の１又は複数のパラメータを選択することを特徴とする請求の範囲第６項記載のデジタルデコーダ。８．上記エンコードされたオーディオ信号は、アナログ雑音低減装置によりエンコードされたオーディオ信号であることを特徴とする請求の範囲第７項記載のデジタルデコーダ。９．上記複数のデジタルフィルタ段は、それぞれ線形フィルタを備えることを特徴とする請求の範囲第８項記載のデジタルデコーダ。１０．上記エンコードされたオーディオ信号は、ドルビーＡ方式の雑音低減装置によりエンコードされたオーディオ信号であることを特徴とする請求の範囲第７項記載のデジタルデコーダ。１１．上記適応型制御手段は、上記デコードされてフィードバックされた信号を２以上の周波数帯域に分割するバンドパスフィルタを備え、上記フィードバックされた信号は、少なくとも２つのフィルタ段の１又は複数のパラメータを決定するために用いられることを特徴とする請求の範囲第５項記載のデジタルデコーダ。１２．上記エンコードされたオーディオ信号は、デジタルフィルタの特性を決定する１又は複数のパラメータを有し、元のオーディオ信号を信号パス上でエンコードするデジタルフィルタと、上記エンコードされた信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを決定する適応型制御手段とを備えるエンコーダを用いて元のオーディオ信号からエンコードされた信号であることを特徴とする請求の範囲第１項記載のデジタルデコーダ。１３．信号圧縮雑音低減装置により元のオーディオ信号をエンコードするデジタルエンコーダであって、伝達関数の特性を決定する１又は複数のパラメータを有し、上記元のオーディオ信号を信号パス上でエンコードするデジタルフィルタと、上記エンコードされた信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを決定する適応型制御手段とを備えるデジタルエンコーダ。１４．信号圧縮雑音低減装置によりエンコードされたオーディオ信号をデジタル的にデコードするデコード方法であって、伝達特性を決定する１又は複数のパラメータを有するデジタルフィルタを形成するステップと、上記エンコードされたオーディオ信号を信号パス上でデコードするステップと、上記デコードされた信号のフィードバック信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを適応的に決定するステップとを有するデコード方法。１５．上記オーディオ信号は、アナログ雑音低減装置によりエンコードされたオーディオ信号であることを特徴とする請求の範囲第１４項記載のデコード方法。１６．上記デジタルフィルタは、線形フィルタを備えることを特徴とする請求の範囲第１５項記載のデコード方法。１７．上記デジタルフィルタを準備するステップは、第１のフィルタ段及び最後のフィルタ段を含む複数のフィルタ段を準備するステップを有し、上記複数のフィルタ段は、上記最後のフィルタ段で上記デコードされた信号が生成されるように直列接続されおり、各フィルタ段が伝達関数を決定する１又は複数のパラメータを有することを特徴とする請求の範囲第１４項記載のデコード方法。１８．上記パラメータを適応的に決定するステップは、上記デコードされてフィードバックされた信号に基づいて少なくとも１つのフィルタ段のパラメータを決定するステップを有することを特徴とする請求の範囲第１７項記載のデコード方法。１９．上記パラメータを適応的に決定するステップは、パラメータのテーブルから、少なくとも１つのフィルタ段の１又は複数のパラメータを選択するステップを有することを特徴とする請求の範囲第１７項記載のデコード方法。２０．上記テーブルからパラメータを選択するステップは、上記デコードされた信号に基づいて上記パラメータのテーブルから少なくとも１つのフィルタ段の１又は複数のパラメータを選択するステップを有することを特徴とする請求の範囲第１９項記載のデコード方法。２１．上記エンコードされたオーディオ信号は、アナログ雑音低減装置によりエンコードされた信号であることを特徴とする請求の範囲第２０項記載のデコード方法。２２．上記各デジタルフィルタ段は、線形フィルタを備えることを特徴とする請求の範囲第２１項記載のデコード方法。２３．上記エンコードされたオーディオ信号は、ドルビーＡ方式の雑音低減装置によりエンコードされた信号であることを特徴とする請求の範囲第２０項記載のデコード方法。２４．上記パラメータを適応的に決定するステップは、上記デコードされフィードバックされた信号を２以上の周波数帯域のフィードバック信号に分割するステップを有し、上記フィードバックされた信号は、少なくとも２つのフィルタ段の１又は複数のパラメータを決定するために用いられることを特徴とする請求の範囲第１８項記載のデコード方法。２５．上記エンコードされたオーディオ信号は、デジタルフィルタの特性を決定する１又は複数のパラメータを有するデジタルフィルタを形成するステップと、元のオーディオ信号を信号パス上でエンコードするステップと、元のオーディオ信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを適応的に決定するステップとを有するエンコード方法によりエンコードされたオーディオ信号であることを特徴とする請求の範囲第１４項記載のデコード方法。２６．信号圧縮雑音低減方式により元のオーディオ信号をエンコードするエンコード方法であって、伝達関数の特性を決定する１又は複数のパラメータを有するデジタルフィルタを形成するステップと、上記元のオーディオ信号を信号パス上でエンコードするステップと、上記元の信号に基づいて、上記デジタルフィルタの１又は複数のパラメータを適応的に決定するステップとを有するエンコード方法。