JP2000357718A - プローブカード及びその製造方法 - Google Patents
プローブカード及びその製造方法Info
- Publication number
- JP2000357718A JP2000357718A JP11170254A JP17025499A JP2000357718A JP 2000357718 A JP2000357718 A JP 2000357718A JP 11170254 A JP11170254 A JP 11170254A JP 17025499 A JP17025499 A JP 17025499A JP 2000357718 A JP2000357718 A JP 2000357718A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- chips
- probe card
- test
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】 被検査ウエハに配列されたチップのうち少な
くとも複数のチップを同時にプローブ試験できるプロー
ブカード及びその製造方法を提供する。 【解決手段】 本発明に係るプローブカードは、複数の
半導体チップ２が配列された被検査ウエハ１において少
なくとも複数の半導体チップ２を同時に検査するもので
ある。このプローブカードは、シリコン基板１４と、前
記シリコン基板１４の一方の主面に実装された、前記少
なくとも複数の半導体チップ２に対応する複数の検査用
チップ８と、前記基板１４の他方の主面に形成された複
数の垂直プローブ針１１であって、前記検査用チップ８
に電気的に接続されたＳｉウィスカーからなる複数の垂
直プローブ針１１と、を具備するものである。
くとも複数のチップを同時にプローブ試験できるプロー
ブカード及びその製造方法を提供する。 【解決手段】 本発明に係るプローブカードは、複数の
半導体チップ２が配列された被検査ウエハ１において少
なくとも複数の半導体チップ２を同時に検査するもので
ある。このプローブカードは、シリコン基板１４と、前
記シリコン基板１４の一方の主面に実装された、前記少
なくとも複数の半導体チップ２に対応する複数の検査用
チップ８と、前記基板１４の他方の主面に形成された複
数の垂直プローブ針１１であって、前記検査用チップ８
に電気的に接続されたＳｉウィスカーからなる複数の垂
直プローブ針１１と、を具備するものである。
Description
【０００１】
【発明の属する技術分野】本発明は、プローブカード及
びその製造方法に関する。特には、複数の半導体チップ
が形成された被検査ウエハにおいて少なくとも複数の半
導体チップを同時に検査するプローブカード及びその製
造方法に関する。
びその製造方法に関する。特には、複数の半導体チップ
が形成された被検査ウエハにおいて少なくとも複数の半
導体チップを同時に検査するプローブカード及びその製
造方法に関する。
【０００２】
【従来の技術】図２（ａ）は、プローブカードを用いて
プローブ試験が行われる複数のチップを配列した半導体
ウエハを示す平面図であり、図２（ｂ）は、従来のプロ
ーブカードの概略構成を示す平面図であり、図２（ｃ）
は、図２（ｂ）に示すプローブカードを用いて図２
（ａ）に示す半導体ウエハにプローブ試験を行っている
様子を示す断面図である。このプローブカードは特開平
５−１９８６３２号公報に記載されている。
プローブ試験が行われる複数のチップを配列した半導体
ウエハを示す平面図であり、図２（ｂ）は、従来のプロ
ーブカードの概略構成を示す平面図であり、図２（ｃ）
は、図２（ｂ）に示すプローブカードを用いて図２
（ａ）に示す半導体ウエハにプローブ試験を行っている
様子を示す断面図である。このプローブカードは特開平
５−１９８６３２号公報に記載されている。
【０００３】図２（ａ）に示すように、半導体ウエハ１
には複数の半導体チップ２が配列されており、半導体チ
ップ２には複数のパッド３が設けられている。
には複数の半導体チップ２が配列されており、半導体チ
ップ２には複数のパッド３が設けられている。
【０００４】図２（ｂ）に示すように、板状の基体から
なるプローブカード４にはチップ２に見合う大きさの１
個の開口部５が設けられており、この開口部５の周縁に
は複数のプローブピン６が設けられている。プローブピ
ン６は、前記周縁から開口部５を突き抜けて先端が前記
パッド３の位置に整合するように配置されている。ま
た、プローブピン６はタングステン針により形成されて
いる。
なるプローブカード４にはチップ２に見合う大きさの１
個の開口部５が設けられており、この開口部５の周縁に
は複数のプローブピン６が設けられている。プローブピ
ン６は、前記周縁から開口部５を突き抜けて先端が前記
パッド３の位置に整合するように配置されている。ま
た、プローブピン６はタングステン針により形成されて
いる。
【０００５】そして、プローブ試験の際には、図２
（ｃ）に示すように、開口部５がテストされるチップ２
上に位置するように、ウエハ１上にプローブカード４を
位置合わせし、それぞれのプローブピン６をチップ２の
対応するパッド３に接触させて、そのチップ２のプロー
ブ試験を行う、という操作を各チップ２毎に繰り返す。
このようにして全てのチップ２についてプローブ試験を
行う。
（ｃ）に示すように、開口部５がテストされるチップ２
上に位置するように、ウエハ１上にプローブカード４を
位置合わせし、それぞれのプローブピン６をチップ２の
対応するパッド３に接触させて、そのチップ２のプロー
ブ試験を行う、という操作を各チップ２毎に繰り返す。
このようにして全てのチップ２についてプローブ試験を
行う。
【０００６】
【発明が解決しようとする課題】上述したように従来の
プローブカードでは、ウエハ１上に配列されたチップ２
の数だけプローブカード４の位置合わせを繰り返す必要
があり、プローブ試験の所要時間が長くなるという問題
があった。
プローブカードでは、ウエハ１上に配列されたチップ２
の数だけプローブカード４の位置合わせを繰り返す必要
があり、プローブ試験の所要時間が長くなるという問題
があった。
【０００７】これを解決する方法の一つとして、プロー
ブカードに複数の開口部を設け、これら開口部の周縁に
プローブピンを取り付けることにより、複数のチップを
同時に試験できるようにして試験の効率を上げたプロー
ブカードが提案されている。
ブカードに複数の開口部を設け、これら開口部の周縁に
プローブピンを取り付けることにより、複数のチップを
同時に試験できるようにして試験の効率を上げたプロー
ブカードが提案されている。
【０００８】しかし、このように同時に試験できるチッ
プ数を増やそうとしても、１台の検査装置においてプロ
ーブピンに信号を送るための信号配線数に制限があるた
め、１枚のプローブカードにおけるプローブピンの数を
十分に増やすことができない。つまり、１台の検査装置
に装備されている信号配線数の範囲内でしか同時に試験
できるチップ数を増やすことができない。具体的には、
試験を行うチップの端子数が例えば２５６で、検査装置
の信号配線数が例えば５１２である場合、同時に試験で
きるチップ数は２個ということになる。
プ数を増やそうとしても、１台の検査装置においてプロ
ーブピンに信号を送るための信号配線数に制限があるた
め、１枚のプローブカードにおけるプローブピンの数を
十分に増やすことができない。つまり、１台の検査装置
に装備されている信号配線数の範囲内でしか同時に試験
できるチップ数を増やすことができない。具体的には、
試験を行うチップの端子数が例えば２５６で、検査装置
の信号配線数が例えば５１２である場合、同時に試験で
きるチップ数は２個ということになる。
【０００９】一方、上記従来のプローブカードでは、プ
ローブピン６にタングステン針を用い、このタングステ
ン針をプローブカード４に半田付けすると共に樹脂で固
定して取り付けている。このため、パッド３の狭ピッチ
化が進んだチップ２に対応するプローブピン６をプロー
ブカード４に取り付けることが困難となりつつある。こ
の点からも、同時に複数のチップを試験できるプローブ
カードを製作することが困難である。
ローブピン６にタングステン針を用い、このタングステ
ン針をプローブカード４に半田付けすると共に樹脂で固
定して取り付けている。このため、パッド３の狭ピッチ
化が進んだチップ２に対応するプローブピン６をプロー
ブカード４に取り付けることが困難となりつつある。こ
の点からも、同時に複数のチップを試験できるプローブ
カードを製作することが困難である。
【００１０】本発明は上記のような事情を考慮してなさ
れたものであり、その目的は、被検査ウエハに配列され
たチップのうち少なくとも複数のチップを同時にプロー
ブ試験できるプローブカード及びその製造方法を提供す
ることにある。
れたものであり、その目的は、被検査ウエハに配列され
たチップのうち少なくとも複数のチップを同時にプロー
ブ試験できるプローブカード及びその製造方法を提供す
ることにある。
【００１１】
【課題を解決するための手段】上記課題を解決するた
め、本発明に係るプローブカードは、複数の半導体チッ
プが形成された被検査ウエハにおいて少なくとも複数の
半導体チップを同時に検査するプローブカードであっ
て、基板と、前記基板の一方の主面に実装された、前記
少なくとも複数の半導体チップに対応する複数の検査用
チップと、前記基板の他方の主面に形成された複数の垂
直プローブ針であって、前記検査用チップに電気的に接
続されたウィスカーからなる複数の垂直プローブ針と、
を具備することを特徴とする。また、前記基板がシリコ
ン基板であり、前記ウィスカーが、ＶＬＳ成長により形
成されたものであることが好ましい。また、前記検査用
チップにテスト信号を供給する信号供給手段をさらに含
むことが好ましい。
め、本発明に係るプローブカードは、複数の半導体チッ
プが形成された被検査ウエハにおいて少なくとも複数の
半導体チップを同時に検査するプローブカードであっ
て、基板と、前記基板の一方の主面に実装された、前記
少なくとも複数の半導体チップに対応する複数の検査用
チップと、前記基板の他方の主面に形成された複数の垂
直プローブ針であって、前記検査用チップに電気的に接
続されたウィスカーからなる複数の垂直プローブ針と、
を具備することを特徴とする。また、前記基板がシリコ
ン基板であり、前記ウィスカーが、ＶＬＳ成長により形
成されたものであることが好ましい。また、前記検査用
チップにテスト信号を供給する信号供給手段をさらに含
むことが好ましい。
【００１２】上記プローブカードでは、被検査ウエハに
形成された少なくとも複数の半導体チップに対応する検
査用チップを基板上に実装し、各検査用チップに電気的
に接続された垂直プローブ針を基板に形成することによ
り、これら検査用チップから垂直プローブ針を介して各
半導体チップにテスト信号を供給することができる。し
たがって、被検査ウエハの複数の半導体チップを同時に
検査することができる。
形成された少なくとも複数の半導体チップに対応する検
査用チップを基板上に実装し、各検査用チップに電気的
に接続された垂直プローブ針を基板に形成することによ
り、これら検査用チップから垂直プローブ針を介して各
半導体チップにテスト信号を供給することができる。し
たがって、被検査ウエハの複数の半導体チップを同時に
検査することができる。
【００１３】本発明に係るプローブカードの製造方法
は、複数の半導体チップが形成された被検査ウエハにお
いて少なくとも複数の半導体チップを同時に検査するプ
ローブカードの製造方法であって、基板を準備する工程
と、前記基板の一方の主面に複数の検査用チップを実装
する工程と、前記基板の他方の主面にＶＬＳ成長により
ウィスカーを形成することによって、前記基板の他方の
主面上に前記ウィスカーからなる垂直プローブ針を形成
する工程と、を具備することを特徴とする。
は、複数の半導体チップが形成された被検査ウエハにお
いて少なくとも複数の半導体チップを同時に検査するプ
ローブカードの製造方法であって、基板を準備する工程
と、前記基板の一方の主面に複数の検査用チップを実装
する工程と、前記基板の他方の主面にＶＬＳ成長により
ウィスカーを形成することによって、前記基板の他方の
主面上に前記ウィスカーからなる垂直プローブ針を形成
する工程と、を具備することを特徴とする。
【００１４】上記プローブカードの製造方法では、基板
の他方の主面にＶＬＳ成長によりウィスカーを形成する
ことによって、前記基板の他方の主面上に前記ウィスカ
ーからなる垂直プローブ針を形成する。このため、半導
体チップにおけるパッドの狭ピッチ化に対応した垂直プ
ローブ針をプローブカードに容易に形成することができ
る。
の他方の主面にＶＬＳ成長によりウィスカーを形成する
ことによって、前記基板の他方の主面上に前記ウィスカ
ーからなる垂直プローブ針を形成する。このため、半導
体チップにおけるパッドの狭ピッチ化に対応した垂直プ
ローブ針をプローブカードに容易に形成することができ
る。
【００１５】
【発明の実施の形態】以下、図面を参照して本発明の一
実施の形態について説明する。
実施の形態について説明する。
【００１６】図１（ａ）は、プローブカードを用いてプ
ローブ試験が行われる複数のチップを配列した半導体ウ
エハを示す平面図であり、図１（ｂ）は、本発明の実施
の形態によるプローブカードを示す平面図であり、図１
（ｃ）は、図１（ｂ）に示すプローブカードを用いて図
１（ａ）に示す半導体ウエハにプローブ試験を行ってい
る様子を示す断面図である。
ローブ試験が行われる複数のチップを配列した半導体ウ
エハを示す平面図であり、図１（ｂ）は、本発明の実施
の形態によるプローブカードを示す平面図であり、図１
（ｃ）は、図１（ｂ）に示すプローブカードを用いて図
１（ａ）に示す半導体ウエハにプローブ試験を行ってい
る様子を示す断面図である。
【００１７】図１（ａ）に示すように、半導体ウエハ
（被検査ウエハ）１には複数の半導体チップ２が配列さ
れており、半導体チップ２には複数のパッド３が設けら
れている。また、被検査ウエハ１には、検査の際に各半
導体チップ２に個別に電力を供給する電源配線が形成さ
れている。
（被検査ウエハ）１には複数の半導体チップ２が配列さ
れており、半導体チップ２には複数のパッド３が設けら
れている。また、被検査ウエハ１には、検査の際に各半
導体チップ２に個別に電力を供給する電源配線が形成さ
れている。
【００１８】図１（ｂ）、（ｃ）に示すように、プロー
ブカード１３はシリコン基板１４を有し、このシリコン
基板１４上には複数の検査用チップ（比較用良品チッ
プ）８が配置されている。シリコン基板１４の下面に
は、その面に垂直方向に延びたシリコンウィスカーから
なる垂直プローブ針１１が設けられている。垂直プロー
ブ針１１の先端は前記パッド３の位置に整合するように
配置されている。また、垂直プローブ針１１は前記検査
用チップ８に電気的に接続されている。
ブカード１３はシリコン基板１４を有し、このシリコン
基板１４上には複数の検査用チップ（比較用良品チッ
プ）８が配置されている。シリコン基板１４の下面に
は、その面に垂直方向に延びたシリコンウィスカーから
なる垂直プローブ針１１が設けられている。垂直プロー
ブ針１１の先端は前記パッド３の位置に整合するように
配置されている。また、垂直プローブ針１１は前記検査
用チップ８に電気的に接続されている。
【００１９】すなわち、シリコン基板１４上には電極パ
ッド（図示せず）が形成されており、この電極パッド上
にバンプ９を接続することにより検査用チップ８が実装
されている。これら検査用チップ８は被検査ウエハ１に
おける各々の半導体チップ２に対応しており、１つの半
導体チップ２に対して１つの検査用チップ８が配置され
ている。また、シリコン基板１４には、各バンプ９とそ
れに対応する垂直プローブ針１１を電気的に接続させる
手段が形成されている。
ッド（図示せず）が形成されており、この電極パッド上
にバンプ９を接続することにより検査用チップ８が実装
されている。これら検査用チップ８は被検査ウエハ１に
おける各々の半導体チップ２に対応しており、１つの半
導体チップ２に対して１つの検査用チップ８が配置され
ている。また、シリコン基板１４には、各バンプ９とそ
れに対応する垂直プローブ針１１を電気的に接続させる
手段が形成されている。
【００２０】シリコン基板１４には、複数の検査用チッ
プ８にテスト信号を共通に供給する信号供給配線（図示
せず）が設けられている。信号供給配線の一端は検査用
チップ８に電気的に接続されており、信号供給配線の他
端は信号入力用ランド（図示せず）に接続されている。
信号入力用ランドはシリコン基板１４の外周部に配置さ
れており、信号入力用ランドによって図示せぬテスター
（検査装置）からの信号入力を可能とする。これによ
り、テストモードにおいて、半導体チップ２を検査する
ための複数のテスト信号を検査用チップ８に前記信号供
給配線を介してシリアルに入力し、前記複数のテスト信
号を対応する半導体チップ２に順次供給できるようにな
っている。
プ８にテスト信号を共通に供給する信号供給配線（図示
せず）が設けられている。信号供給配線の一端は検査用
チップ８に電気的に接続されており、信号供給配線の他
端は信号入力用ランド（図示せず）に接続されている。
信号入力用ランドはシリコン基板１４の外周部に配置さ
れており、信号入力用ランドによって図示せぬテスター
（検査装置）からの信号入力を可能とする。これによ
り、テストモードにおいて、半導体チップ２を検査する
ための複数のテスト信号を検査用チップ８に前記信号供
給配線を介してシリアルに入力し、前記複数のテスト信
号を対応する半導体チップ２に順次供給できるようにな
っている。
【００２１】また、シリコン基板１４には、複数の検査
用チップ８に電力を共通に供給する電源配線（図示せ
ず）が設けられている。電源配線の一端は検査用チップ
８に電気的に接続されており、電源配線の他端は電源用
ランド（図示せず）に接続されている。電源用ランドは
シリコン基板１４の外周部に配置されている。
用チップ８に電力を共通に供給する電源配線（図示せ
ず）が設けられている。電源配線の一端は検査用チップ
８に電気的に接続されており、電源配線の他端は電源用
ランド（図示せず）に接続されている。電源用ランドは
シリコン基板１４の外周部に配置されている。
【００２２】次に、上記プローブカードを用いてプロー
ブ試験を行う手順について説明する。
ブ試験を行う手順について説明する。
【００２３】図２（ｃ）に示すように、まず、各検査用
チップ８が対応する半導体チップ２上に位置し、垂直プ
ローブ針１１が対応する半導体チップ２のパッド３に位
置するように、被検査ウエハ１上にプローブカード１３
を位置合わせし、それぞれの垂直プローブ針１１を対応
するチップ２のパッド３に接触させる。
チップ８が対応する半導体チップ２上に位置し、垂直プ
ローブ針１１が対応する半導体チップ２のパッド３に位
置するように、被検査ウエハ１上にプローブカード１３
を位置合わせし、それぞれの垂直プローブ針１１を対応
するチップ２のパッド３に接触させる。
【００２４】この後、比較用良品チップ８に電源を供給
すると共にテスターからテスト信号をシリアルに入力す
る。これにより、テスト信号が全ての比較用良品チップ
８に入力されると共に垂直プローブ針１１を介して前記
比較用良品チップ８に対応する半導体チップ２に入力さ
れ、比較用良品チップ８と半導体チップ２の内部回路が
比較される。そして、この比較結果から、良／不良の信
号を検査用チップ８から出力させ、半導体チップ２の良
／不良を判定する。このようにして、１回のプローブ試
験により全ての半導体チップ２について検査を行う。
すると共にテスターからテスト信号をシリアルに入力す
る。これにより、テスト信号が全ての比較用良品チップ
８に入力されると共に垂直プローブ針１１を介して前記
比較用良品チップ８に対応する半導体チップ２に入力さ
れ、比較用良品チップ８と半導体チップ２の内部回路が
比較される。そして、この比較結果から、良／不良の信
号を検査用チップ８から出力させ、半導体チップ２の良
／不良を判定する。このようにして、１回のプローブ試
験により全ての半導体チップ２について検査を行う。
【００２５】上記実施の形態によれば、被検査ウエハ１
に配列された全ての半導体チップ２に対応する検査用チ
ップ８をシリコン基板１４上に実装し、共通の信号供給
配線により検査用チップ８にテスト信号を供給する。こ
れにより、被検査ウエハ１の全ての半導体チップ２を同
時に検査することができる。その結果、プローブ試験の
所要時間を短縮できるので、検査効率を飛躍的に向上さ
せることができる。
に配列された全ての半導体チップ２に対応する検査用チ
ップ８をシリコン基板１４上に実装し、共通の信号供給
配線により検査用チップ８にテスト信号を供給する。こ
れにより、被検査ウエハ１の全ての半導体チップ２を同
時に検査することができる。その結果、プローブ試験の
所要時間を短縮できるので、検査効率を飛躍的に向上さ
せることができる。
【００２６】また、本実施の形態では、全ての半導体チ
ップ２に対応する検査用チップ８をシリコン基板１４上
に実装し、共通の信号供給配線によりテスト信号を供給
する構成としているため、従来の検査装置に比べてテス
ターを簡易なものに置き換えることができる。これによ
り、プローブ試験のコストダウンを図ることができる。
ップ２に対応する検査用チップ８をシリコン基板１４上
に実装し、共通の信号供給配線によりテスト信号を供給
する構成としているため、従来の検査装置に比べてテス
ターを簡易なものに置き換えることができる。これによ
り、プローブ試験のコストダウンを図ることができる。
【００２７】次に、上記プローブカードの製造方法につ
いて説明する。
いて説明する。
【００２８】まず、上述したシリコン基板１４を準備
し、このシリコン基板１４の一方の主面上に検査用チッ
プ（ＢＧＡ）８を実装する。
し、このシリコン基板１４の一方の主面上に検査用チッ
プ（ＢＧＡ）８を実装する。
【００２９】この後、シリコン基板１４の他方の主面上
に、その面に対して垂直方向に垂直プローブ針１１を形
成する。すなわち、シリコン基板１４上に例えばＡｕな
どの金属バンプを設け、その金属を構成物質に含む気相
（Ｖapor）中で加熱し、融液となった合金液相（Ｌiqui
d）を介して固相（Ｓolid）にＳｉを積層させる。これ
により、シリコン基板１４上には高強度単結晶体である
Ｓｉウィスカーが形成される。Ｓｉウィスカーは＜１１
１＞方向に成長するという特徴があるため、基板１４と
してＳｉ{１１１}を用いることにより、基板１４に対し
て垂直方向にウィスカーを成長させることができる。こ
のようにしてＳｉウィスカーからなる垂直プローブ針１
１を形成する。
に、その面に対して垂直方向に垂直プローブ針１１を形
成する。すなわち、シリコン基板１４上に例えばＡｕな
どの金属バンプを設け、その金属を構成物質に含む気相
（Ｖapor）中で加熱し、融液となった合金液相（Ｌiqui
d）を介して固相（Ｓolid）にＳｉを積層させる。これ
により、シリコン基板１４上には高強度単結晶体である
Ｓｉウィスカーが形成される。Ｓｉウィスカーは＜１１
１＞方向に成長するという特徴があるため、基板１４と
してＳｉ{１１１}を用いることにより、基板１４に対し
て垂直方向にウィスカーを成長させることができる。こ
のようにしてＳｉウィスカーからなる垂直プローブ針１
１を形成する。
【００３０】上記実施の形態によるプローブカードの製
造方法によれば、プローブピンにタングステン針を用い
る従来の製造方法に比べて、チップ２におけるパッド３
の狭ピッチ化に対応した垂直プローブ針１１をプローブ
カードに容易に形成することができる。
造方法によれば、プローブピンにタングステン針を用い
る従来の製造方法に比べて、チップ２におけるパッド３
の狭ピッチ化に対応した垂直プローブ針１１をプローブ
カードに容易に形成することができる。
【００３１】尚、本発明は上記実施の形態に限定され
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、被検査ウエハ１に配列された全ての
半導体チップ２に対応する検査用チップ８をシリコン基
板１４上に実装しているが、被検査ウエハ１に配列され
た半導体チップ２のうちの全てではないが複数の半導体
チップに対応する検査用チップをシリコン基板上に実装
することも可能である。
ず、種々変更して実施することが可能である。例えば、
本実施の形態では、被検査ウエハ１に配列された全ての
半導体チップ２に対応する検査用チップ８をシリコン基
板１４上に実装しているが、被検査ウエハ１に配列され
た半導体チップ２のうちの全てではないが複数の半導体
チップに対応する検査用チップをシリコン基板上に実装
することも可能である。
【００３２】また、本実施の形態では、シリコン基板１
４を用い、シリコン基板１４にＳｉウィスカーからなる
垂直プローブ針１１を形成しているが、シリコン基板以
外の基板を用い、その基板にウィスカーからなる垂直プ
ローブ針を形成することも可能である。
４を用い、シリコン基板１４にＳｉウィスカーからなる
垂直プローブ針１１を形成しているが、シリコン基板以
外の基板を用い、その基板にウィスカーからなる垂直プ
ローブ針を形成することも可能である。
【００３３】
【発明の効果】以上説明したように本発明によれば、被
検査ウエハに形成された少なくとも複数の半導体チップ
に対応する検査用チップを基板上に実装し、各検査用チ
ップに電気的に接続された垂直プローブ針を基板に形成
する。したがって、被検査ウエハに配列されたチップの
うち少なくとも複数のチップを同時にプローブ試験でき
るプローブカード及びその製造方法を提供することがで
きる。
検査ウエハに形成された少なくとも複数の半導体チップ
に対応する検査用チップを基板上に実装し、各検査用チ
ップに電気的に接続された垂直プローブ針を基板に形成
する。したがって、被検査ウエハに配列されたチップの
うち少なくとも複数のチップを同時にプローブ試験でき
るプローブカード及びその製造方法を提供することがで
きる。
【図１】図１（ａ）は、被検査ウエハを示す平面図であ
り、図１（ｂ）は、本発明の実施の形態によるプローブ
カードを示す平面図であり、図１（ｃ）は、プローブ試
験を行っている様子を示す断面図である。
り、図１（ｂ）は、本発明の実施の形態によるプローブ
カードを示す平面図であり、図１（ｃ）は、プローブ試
験を行っている様子を示す断面図である。
【図２】図２（ａ）は、半導体ウエハを示す平面図であ
り、図２（ｂ）は、従来のプローブカードの概略構成を
示す平面図であり、図２（ｃ）は、プローブ試験を行っ
ている様子を示す断面図である。
り、図２（ｂ）は、従来のプローブカードの概略構成を
示す平面図であり、図２（ｃ）は、プローブ試験を行っ
ている様子を示す断面図である。
１ 半導体ウエハ ２ 半導体チッ
プ ３ パッド ４ プローブカ
ード ５ 開口部 ６ プローブピ
ン ８ 検査用チップ（比較用良品チップ） ９ バンプ １１ 垂直プロー
ブ針 １３ プローブカード １４シリコン基
板
プ ３ パッド ４ プローブカ
ード ５ 開口部 ６ プローブピ
ン ８ 検査用チップ（比較用良品チップ） ９ バンプ １１ 垂直プロー
ブ針 １３ プローブカード １４シリコン基
板
Claims (4)
- 【請求項１】 複数の半導体チップが形成された被検査
ウエハにおいて少なくとも複数の半導体チップを同時に
検査するプローブカードであって、 基板と、 前記基板の一方の主面に実装された、前記少なくとも複
数の半導体チップに対応する複数の検査用チップと、 前記基板の他方の主面に形成された複数の垂直プローブ
針であって、前記検査用チップに電気的に接続されたウ
ィスカーからなる複数の垂直プローブ針と、 を具備することを特徴とするプローブカード。 - 【請求項２】 前記基板がシリコン基板であり、前記ウ
ィスカーが、ＶＬＳ成長により形成されたものであるこ
とを特徴とする請求項１記載のプローブカード。 - 【請求項３】 前記検査用チップにテスト信号を供給す
る信号供給手段をさらに含むことを特徴とする請求項１
記載のプローブカード。 - 【請求項４】 複数の半導体チップが形成された被検査
ウエハにおいて少なくとも複数の半導体チップを同時に
検査するプローブカードの製造方法であって、 基板を準備する工程と、 前記基板の一方の主面に複数の検査用チップを実装する
工程と、 前記基板の他方の主面にＶＬＳ成長によりウィスカーを
形成することによって、前記基板の他方の主面上に前記
ウィスカーからなる垂直プローブ針を形成する工程と、 を具備することを特徴とするプローブカードの製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170254A JP2000357718A (ja) | 1999-06-16 | 1999-06-16 | プローブカード及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11170254A JP2000357718A (ja) | 1999-06-16 | 1999-06-16 | プローブカード及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000357718A true JP2000357718A (ja) | 2000-12-26 |
Family
ID=15901542
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11170254A Withdrawn JP2000357718A (ja) | 1999-06-16 | 1999-06-16 | プローブカード及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000357718A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712561B1 (ko) | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
| JP2010540909A (ja) * | 2007-09-25 | 2010-12-24 | フォームファクター， インコーポレイテッド | シリアル制御された資源を使用して装置を検査するための方法及び装置 |
| CN115754388A (zh) * | 2022-10-19 | 2023-03-07 | 深圳锐盟半导体有限公司 | 一种探针卡、芯片测试方法、测试机及存储介质 |
-
1999
- 1999-06-16 JP JP11170254A patent/JP2000357718A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100712561B1 (ko) | 2006-08-23 | 2007-05-02 | 삼성전자주식회사 | 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치 |
| US7616015B2 (en) | 2006-08-23 | 2009-11-10 | Samsung Electronics Co., Ltd. | Wafer type probe card, method for fabricating the same, and semiconductor test apparatus having the same |
| JP2010540909A (ja) * | 2007-09-25 | 2010-12-24 | フォームファクター， インコーポレイテッド | シリアル制御された資源を使用して装置を検査するための方法及び装置 |
| JP2015232580A (ja) * | 2007-09-25 | 2015-12-24 | フォームファクター， インコーポレイテッド | シリアル制御された資源を使用して装置を検査するための方法及び装置 |
| CN115754388A (zh) * | 2022-10-19 | 2023-03-07 | 深圳锐盟半导体有限公司 | 一种探针卡、芯片测试方法、测试机及存储介质 |
| CN115754388B (zh) * | 2022-10-19 | 2023-09-29 | 深圳锐盟半导体有限公司 | 一种探针卡、芯片测试方法、测试机及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5532612A (en) | Methods and apparatus for test and burn-in of integrated circuit devices | |
| US6219908B1 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US6333635B1 (en) | Probe card for testing an integrated circuit chip | |
| US6763578B2 (en) | Method and apparatus for manufacturing known good semiconductor die | |
| US20090139965A1 (en) | Probe array and method of its manufacture | |
| US6784556B2 (en) | Design of interconnection pads with separated probing and wire bonding regions | |
| JPH1144732A (ja) | マルチチップモジュール | |
| US7102372B2 (en) | Apparatus and method for testing conductive bumps | |
| JP2000357718A (ja) | プローブカード及びその製造方法 | |
| US6828812B2 (en) | Test apparatus for testing semiconductor dice including substrate with penetration limiting contacts for making electrical connections | |
| KR100478261B1 (ko) | 반도체 기판 시험장치 | |
| JPH09127188A (ja) | 集積回路を作る方法およびウェハ上のダイを検査するためのシステム | |
| JP3522426B2 (ja) | プローブ試験用の電源パッドを有する半導体チップ及び半導体ウエハ | |
| KR20090075515A (ko) | 프로브 카드 및 이를 포함하는 테스트 장비 | |
| JPH06308155A (ja) | プローブ装置 | |
| US5220278A (en) | Fixing card for use with high frequency | |
| US6489673B2 (en) | Digital signal processor/known good die packaging using rerouted existing package for test and burn-in carriers | |
| JPH09330993A (ja) | 半導体装置 | |
| US20020075023A1 (en) | Method for electrically testing a wafer interposer | |
| JPH02106943A (ja) | 半導体集積回路の実装構造 | |
| TW478084B (en) | Flip-chip having test pad and the related method thereof | |
| JPH0945740A (ja) | 半導体基板の評価方法及びそれに用いるチェック用ボード | |
| JP2001291749A (ja) | プローブカード及びそれを用いたチップ領域ソート方法 | |
| KR200277293Y1 (ko) | 평판형 니들을 이용한 프루브 카드 | |
| JPH0980116A (ja) | 半導体チップ用ソケット |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060905 |