JP2000350453A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP2000350453A JP2000350453A JP2000153651A JP2000153651A JP2000350453A JP 2000350453 A JP2000350453 A JP 2000350453A JP 2000153651 A JP2000153651 A JP 2000153651A JP 2000153651 A JP2000153651 A JP 2000153651A JP 2000350453 A JP2000350453 A JP 2000350453A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage source
- voltage
- supply voltage
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 30
- 230000007423 decrease Effects 0.000 claims description 7
- 238000004804 winding Methods 0.000 abstract description 14
- 230000000153 supplemental effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 12
- 230000033228 biological regulation Effects 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- 230000003797 telogen phase Effects 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012840 feeding operation Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
- H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
- H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
- H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
- H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/33569—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
- H02M3/33576—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S323/00—Electricity: power supply or regulation systems
- Y10S323/901—Starting circuits
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Abstract
(57)【要約】
【課題】 この種のスイッチング電源において、部品の
損傷が生じないように、監視される投入接続および遮断
を保証し、同時にスタートフェーズ中の電力消費を低減
させることである。 【解決手段】 この課題は第１の給電電圧源を有し、キ
ャパシタを有し、第１の給電電圧源及びキャパシタに結
合された抵抗を有し、スイッチングパワートランジスタ
を有し、キャパシタに結合された給電端子を有する集積
回路を有し、閾値を生じる集積回路における基準電圧源
を有し、集積回路は初期化フェーズの間に所定の動作状
態に初期化され、初期化フェーズの後でスイッチングパ
ワートランジスタに対するスイッチング制御信号を発生
する制御回路を有し、初期化フェーズに続いて動作可能
な第３の給電電圧源を有することにより解決されてい
る。
損傷が生じないように、監視される投入接続および遮断
を保証し、同時にスタートフェーズ中の電力消費を低減
させることである。 【解決手段】 この課題は第１の給電電圧源を有し、キ
ャパシタを有し、第１の給電電圧源及びキャパシタに結
合された抵抗を有し、スイッチングパワートランジスタ
を有し、キャパシタに結合された給電端子を有する集積
回路を有し、閾値を生じる集積回路における基準電圧源
を有し、集積回路は初期化フェーズの間に所定の動作状
態に初期化され、初期化フェーズの後でスイッチングパ
ワートランジスタに対するスイッチング制御信号を発生
する制御回路を有し、初期化フェーズに続いて動作可能
な第３の給電電圧源を有することにより解決されてい
る。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング電源
に関する。
に関する。
【０００２】
【従来の技術】この種のスイッチング電源の場合、基本
的に、投入接続の際にまたは遮断の際に部品が、例えば
電力スイッチとして用いられるスイッチングトランジス
タが、不安定な状態により危険にさらされる。このこと
は例えば次の場合に当てはまる。即ちスイッチとして動
作するパワートランジスタに、コレクタ電圧とコレクタ
電流が同時に現われる時に、またはスイッチングトラン
ジスタが、コレクタ電圧が完全に加えられた際に完全に
は導通接続されない時に、当てはまる。
的に、投入接続の際にまたは遮断の際に部品が、例えば
電力スイッチとして用いられるスイッチングトランジス
タが、不安定な状態により危険にさらされる。このこと
は例えば次の場合に当てはまる。即ちスイッチとして動
作するパワートランジスタに、コレクタ電圧とコレクタ
電流が同時に現われる時に、またはスイッチングトラン
ジスタが、コレクタ電圧が完全に加えられた際に完全に
は導通接続されない時に、当てはまる。
【０００３】
【発明が解決しようとする課題】本発明の課題は、この
種のスイッチング電源において、部品の損傷が生じない
ように、監視される投入接続および遮断を保証し、同時
にスタートフェーズ中の電力消費を低減させることであ
る。
種のスイッチング電源において、部品の損傷が生じない
ように、監視される投入接続および遮断を保証し、同時
にスタートフェーズ中の電力消費を低減させることであ
る。
【０００４】
【課題を解決するための手段】この課題は第１の給電電
圧源を有し、キャパシタを有し、第１の給電電圧源及び
キャパシタに結合された抵抗を有し、この抵抗はキャパ
シタを充電するための電流を発生し、キャパシタに第２
の給電電圧源を発生し、スイッチングパワートランジス
タを有し、キャパシタに結合された給電端子を有する集
積回路を有し、閾値を生じる集積回路における基準電圧
源を有し、この基準電圧源はスタートフェーズの間に第
２の給電電圧源からの入力電流を阻止し、スタートフェ
ーズにおいて第２の給電電圧は閾値に到達するまで増大
し、基準電圧源は、第２の給電電圧が閾値を上回る初期
化フェーズの間に第２の給電電圧源からの入力電流をイ
ネーブルし、集積回路は前記初期化フェーズの間に所定
の動作状態に初期化され、第２の給電電圧は入力電流が
増大するにつれて減少し、初期化フェーズの後でスイッ
チングパワートランジスタに対するスイッチング制御信
号を発生する制御回路を有し、初期化フェーズに続いて
動作可能な第３の給電電圧源を有し、この第３の給電電
圧源は少なくとも部分的に第２の給電電圧源の代わりと
なるにより解決されている。
圧源を有し、キャパシタを有し、第１の給電電圧源及び
キャパシタに結合された抵抗を有し、この抵抗はキャパ
シタを充電するための電流を発生し、キャパシタに第２
の給電電圧源を発生し、スイッチングパワートランジス
タを有し、キャパシタに結合された給電端子を有する集
積回路を有し、閾値を生じる集積回路における基準電圧
源を有し、この基準電圧源はスタートフェーズの間に第
２の給電電圧源からの入力電流を阻止し、スタートフェ
ーズにおいて第２の給電電圧は閾値に到達するまで増大
し、基準電圧源は、第２の給電電圧が閾値を上回る初期
化フェーズの間に第２の給電電圧源からの入力電流をイ
ネーブルし、集積回路は前記初期化フェーズの間に所定
の動作状態に初期化され、第２の給電電圧は入力電流が
増大するにつれて減少し、初期化フェーズの後でスイッ
チングパワートランジスタに対するスイッチング制御信
号を発生する制御回路を有し、初期化フェーズに続いて
動作可能な第３の給電電圧源を有し、この第３の給電電
圧源は少なくとも部分的に第２の給電電圧源の代わりと
なるにより解決されている。
【０００５】
【発明の実施の形態】本発明の各種の構成が従属形式の
請求項に示されている。
請求項に示されている。
【０００６】本発明は４つの相続くフェーズから形成さ
れている。
れている。
【０００７】スタートフェーズのためには特徴部分ａ）
に示されている。
に示されている。
【０００８】ａ）ＩＣが次のように値が選定されてお
り、即ちＩＣは投入接続後の、スタート電圧がゼロから
閾値へ上昇するスタートフェーズの間中は電流が消費さ
れない様に、値が選定されている。この構成により達せ
られることは、充電抵抗を流れる電荷流全部がキャパシ
タの充電のために用いられて、この抵抗がＩＣまたはそ
の他の負荷に付加的な電流を供給する必要がなくなるこ
とである。このことは、充電抵抗に著しくわずかな損失
電力しか生ぜさせないためこの抵抗が安価になることを
意味する。
り、即ちＩＣは投入接続後の、スタート電圧がゼロから
閾値へ上昇するスタートフェーズの間中は電流が消費さ
れない様に、値が選定されている。この構成により達せ
られることは、充電抵抗を流れる電荷流全部がキャパシ
タの充電のために用いられて、この抵抗がＩＣまたはそ
の他の負荷に付加的な電流を供給する必要がなくなるこ
とである。このことは、充電抵抗に著しくわずかな損失
電力しか生ぜさせないためこの抵抗が安価になることを
意味する。
【０００９】初期化フェーズにおいては特徴部分ｂ）に
示されている。即ちｂ）該閾値を上回わると初期化フェ
ーズの間中にＩＣは、該ＩＣの全部のパラメータおよび
部品が所定の状態へ移行されて基準電圧源が投入接続さ
れるように、初期化される。この初期化フェーズ内に基
準電圧源が投入接続される。そのためこのフェーズは、
出発状態に依存することなく、全部の部品のための以後
の通常作動のための出発点として最適なかつ危険のない
一義的な所定の状態を形成するために用いられる。
示されている。即ちｂ）該閾値を上回わると初期化フェ
ーズの間中にＩＣは、該ＩＣの全部のパラメータおよび
部品が所定の状態へ移行されて基準電圧源が投入接続さ
れるように、初期化される。この初期化フェーズ内に基
準電圧源が投入接続される。そのためこのフェーズは、
出発状態に依存することなく、全部の部品のための以後
の通常作動のための出発点として最適なかつ危険のない
一義的な所定の状態を形成するために用いられる。
【００１０】この初期化フェーズの終りに特徴部分ｃ）
に示されている様に、ＩＣが定常状態の通常のパルス作
動へ切り換えられる。その利点は、パルス作動へのこの
切り換えが、部品の損傷のおそれを除去する所定の状態
かつ出発することである。
に示されている様に、ＩＣが定常状態の通常のパルス作
動へ切り換えられる。その利点は、パルス作動へのこの
切り換えが、部品の損傷のおそれを除去する所定の状態
かつ出発することである。
【００１１】通常作動の初期領域においては特徴部分
ｄ）に示されている。即ちｄ）通常の作動の初期領域に
おいて、ＩＣに加わるさらに低いスタート電圧が、別個
の電圧源からの作動により置き換えられるかまたは補完
される。このことは、充電抵抗を流れる電流だけでは定
常状態におけるＩＣの給電のためには十分でないことに
もとづく。充電抵抗から供給される電流は、別個の電圧
源から供給される電流に比較すると小さい。
ｄ）に示されている。即ちｄ）通常の作動の初期領域に
おいて、ＩＣに加わるさらに低いスタート電圧が、別個
の電圧源からの作動により置き換えられるかまたは補完
される。このことは、充電抵抗を流れる電流だけでは定
常状態におけるＩＣの給電のためには十分でないことに
もとづく。充電抵抗から供給される電流は、別個の電圧
源から供給される電流に比較すると小さい。
【００１２】投入接続の際の前述の相続くフェーズによ
り全体的に、スタート作動時の電力消費の低減化およ
び、パルス作動の開始時の全部の部品の所定の状態が、
部品が損傷されないように行われる。
り全体的に、スタート作動時の電力消費の低減化およ
び、パルス作動の開始時の全部の部品の所定の状態が、
部品が損傷されないように行われる。
【００１３】初期化フェーズは例えば第１の区間を有
し、この区間において、ＩＣの電流消費が充電電流より
も小さくなりそのため給電電圧がさらに上昇する状態が
設定される。初期化フェーズは、基準電圧源の投入接続
による全部の機能が作動する第２の区間を含む。この第
２の区間においてＩＣの電流消費は充電電流よりも大き
く、そのため給電電圧は低下する。ＩＣは、ツエナダイ
オードを有する振幅閾値回路を含む。このツエナダイオ
ードは閾値を下回わるとＩＣの電流消費を阻止する。
し、この区間において、ＩＣの電流消費が充電電流より
も小さくなりそのため給電電圧がさらに上昇する状態が
設定される。初期化フェーズは、基準電圧源の投入接続
による全部の機能が作動する第２の区間を含む。この第
２の区間においてＩＣの電流消費は充電電流よりも大き
く、そのため給電電圧は低下する。ＩＣは、ツエナダイ
オードを有する振幅閾値回路を含む。このツエナダイオ
ードは閾値を下回わるとＩＣの電流消費を阻止する。
【００１４】本発明の発展形態は３つの回路−および値
選定の構成を有する。
選定の構成を有する。
【００１５】特徴部分ａ）によれば、ａ）２次側で動作
電圧から得られる調整情報が、トランスの休止フェーズ
中に帰還電荷流の形式でトランスを介して１次側へ伝送
されて、ここで調整回路を介して、動作周波数の調整の
ために、およびスイッチングトランジスタの投入接続の
持続時間の調整のために用いられる。トランスの休止フ
ェーズの利用の下に、２次側から１次側への調整情報の
この種の伝送により、調整情報の伝送のための付加的な
部品が例えば別個のトランスが節約される。
電圧から得られる調整情報が、トランスの休止フェーズ
中に帰還電荷流の形式でトランスを介して１次側へ伝送
されて、ここで調整回路を介して、動作周波数の調整の
ために、およびスイッチングトランジスタの投入接続の
持続時間の調整のために用いられる。トランスの休止フ
ェーズの利用の下に、２次側から１次側への調整情報の
この種の伝送により、調整情報の伝送のための付加的な
部品が例えば別個のトランスが節約される。
【００１６】特徴部分ｂ）によれば、ｂ）伝送される小
さい電力の領域において、動作周波数が、伝送される電
力に比例して調整される。スイッチングトランジスタの
投入接続持続時間と遮断持続時間の同時の調整により、
達成可能な最大の調整領域が得られる。何故ならばスイ
ッチングトランジスタは、動作周波数の周期持続時間の
うちの約５０％の最大の投入接続持続時間まで、作動で
きるからである。
さい電力の領域において、動作周波数が、伝送される電
力に比例して調整される。スイッチングトランジスタの
投入接続持続時間と遮断持続時間の同時の調整により、
達成可能な最大の調整領域が得られる。何故ならばスイ
ッチングトランジスタは、動作周波数の周期持続時間の
うちの約５０％の最大の投入接続持続時間まで、作動で
きるからである。
【００１７】特徴部分ｃ）によれば、ｃ）伝送される大
きい電力の領域において、スイッチングトランジスタの
投入接続がトランスの休止フェーズの初期領域におい
て、常に、２次側から１次側へ伝送される調整情報の終
了時に直ちに行なわれる。この時点においてはスイッチ
ングトランジスタのコレクタ電圧はまだ小さく、そのた
めいわゆるスナバ（snubber）回路網における損失電力
が小さい値に維持される。この回路網における実質的な
損失電力は、スイッチングトランジスタの投入接続の時
点が特徴部分ｂ）のように固定的に定められない時は、
本来の調整情報の終了後に、トランスの休止フェーズ中
に生じてしまうであろう。そのため、トランスの休止フ
ェーズにおけるコレクタ電圧が高い時にまさにスイッチ
ングトランジスタが投入接続される実態が生じ得る。こ
の休止フェーズは、調整電圧を得る目的で調整情報の評
価のために必要とされる限り利用される。その直後にス
イッチングトランジスタが強制的に投入接続される。次
にスイッチングトランジスタの遮断持続時間が、高い動
作周波数を形成するために、必要な最小値へ制限され
る。
きい電力の領域において、スイッチングトランジスタの
投入接続がトランスの休止フェーズの初期領域におい
て、常に、２次側から１次側へ伝送される調整情報の終
了時に直ちに行なわれる。この時点においてはスイッチ
ングトランジスタのコレクタ電圧はまだ小さく、そのた
めいわゆるスナバ（snubber）回路網における損失電力
が小さい値に維持される。この回路網における実質的な
損失電力は、スイッチングトランジスタの投入接続の時
点が特徴部分ｂ）のように固定的に定められない時は、
本来の調整情報の終了後に、トランスの休止フェーズ中
に生じてしまうであろう。そのため、トランスの休止フ
ェーズにおけるコレクタ電圧が高い時にまさにスイッチ
ングトランジスタが投入接続される実態が生じ得る。こ
の休止フェーズは、調整電圧を得る目的で調整情報の評
価のために必要とされる限り利用される。その直後にス
イッチングトランジスタが強制的に投入接続される。次
にスイッチングトランジスタの遮断持続時間が、高い動
作周波数を形成するために、必要な最小値へ制限され
る。
【００１８】特徴部分ａ）〜ｃ）の組み合わせにより、
投入接続時の制御されるスタートが、部品の損傷の危険
なく、大きい調整領域、スナバ回路網におけるわずかな
損失電力および簡単な回路が、全体として形成される。
投入接続時の制御されるスタートが、部品の損傷の危険
なく、大きい調整領域、スナバ回路網におけるわずかな
損失電力および簡単な回路が、全体として形成される。
【００１９】
【実施例】次に本発明の実施例を図面を用いて説明す
る。第１図は本発明により構成されるスイッチング電源
の基本回路図、第２図は投入接続の際の相続くフェーズ
の図、第３図は障害時における遮断の際の相続くフェー
ズの図、第４図は第２図の個々のフェーズを形成するた
めの詳細な回路図、第５図は本発明の別の構成のスイッ
チング電源の回路図、第６図は第５図の回路の動作の説
明図、第７図は第５図のスイッチング電源の投入接続の
際の調整電圧の経過図を示す。
る。第１図は本発明により構成されるスイッチング電源
の基本回路図、第２図は投入接続の際の相続くフェーズ
の図、第３図は障害時における遮断の際の相続くフェー
ズの図、第４図は第２図の個々のフェーズを形成するた
めの詳細な回路図、第５図は本発明の別の構成のスイッ
チング電源の回路図、第６図は第５図の回路の動作の説
明図、第７図は第５図のスイッチング電源の投入接続の
際の調整電圧の経過図を示す。
【００２０】第１図において電源網端子１がブリッジ整
流器２の入力側へ接続されている。この整流器は出力側
において充電キャパシタＣＩに、スイッチング電源のた
めの動作電圧ＵＢを発生する。スイッチング電源によ
り、スイッチングトランジスタＴｓ、トランスＴｒの１
次巻線３，２次巻線４、および整流器５が示されてい
る。これはキャパシタＣ３に動作電圧＋Ｕ１に発生す
る。スイッチングトランジスタＴｓはＩＣ６により、ド
ライバ段７を介してパルス状電圧１１で制御される。
流器２の入力側へ接続されている。この整流器は出力側
において充電キャパシタＣＩに、スイッチング電源のた
めの動作電圧ＵＢを発生する。スイッチング電源によ
り、スイッチングトランジスタＴｓ、トランスＴｒの１
次巻線３，２次巻線４、および整流器５が示されてい
る。これはキャパシタＣ３に動作電圧＋Ｕ１に発生す
る。スイッチングトランジスタＴｓはＩＣ６により、ド
ライバ段７を介してパルス状電圧１１で制御される。
【００２１】第１図に示された回路の投入接続の際の過
程を、種々異なる相続くフェーズにより第２図を用いて
説明する。ｔ０で電源電圧が端子１へ加えられる。これ
により充電抵抗ＲＬを介して充電電流ｉＬがキャパシタ
Ｃ２へ流れる。そのためスタート電圧Ｖｃｃがキャパシ
タＣ２において直線的に上昇する。ＩＣ６は、その電流
消費ｉＩＣが最初はゼロであるように、値が選定されて
いる。ＲＬを介して流れる充電電流全体は、キャパシタ
Ｃ２の充電のためにだけ、即ち給電電圧Ｖｃｃの発生の
ためにだけ用いられる。ｔ０からｔ１までのこのスター
トフェーズの間中はＩＣ６では電流が消費されない。ｔ
１においてＩＣ６における閾値回路により電流消費ｉＩ
Ｃが開始される。そのためｉＬの一部がＩＣ６へ流入す
る。しかしこの成分は最初はｉＬよりもまだ小さい。そ
のため電圧Ｖｃｃが、減少された勾配で以後は上昇す
る。このフェーズｔ１−ｔ２の間中、ＩＣ６における全
部の部品および状態は所定の値へセットされる。しかし
ＩＣ６は最初はまだ作動せず、そのためまだパルス作動
を行なわない。Ｖｃｃが値Ｖｏｎに達すると、ＩＣ６に
おいて、バンドギャップとも称される基準電圧源が作動
される。そのためｔ２以後はＩＣ６の全部の機能が作動
される。ｔ３まではまだ初期化フェーズが持続するた
め、外部の電力スイッチがｔ２−ｔ３の間中は能動的に
遮断される。このバンドギャップの能動化により電流消
費ｉＩＣは、ｉＩＣがｉＬよりも大きくなるように上昇
する。このことはＶｃｃが低下することを意味する、何
故ならばＣ２が今や放電されるからである。そのため初
期化フェーズは時間間隔ｔ１−ｔ３の間中は持続し、こ
の間中にＶｃｃがＶｉｎｉｔよりも大きくなる。ｔ３で
初期化フェーズが終了されている。そのためＩＣ６は全
部の部品の所定の状態の際にパルス作動へ切り換えられ
て、パルス１１を発生する。このパルスはトランジスタ
Ｔｓを交番的に導通制御および遮断する。電流消費ｉＩ
Ｃが以後は上昇するため、Ｖｃｃは一層迅速に低下す
る。ＶｏｆｆでＩＣ６が再び遮断されるであろう。トラ
ンジスタＴｓが制御されるため、トランスＴｒはパルス
作動へ達する。これによりパルス電圧が巻線８にも生ず
る。このパルス電圧は整流器９を介して整流され、正の
電圧としてＩＣ６の端子１０に作用される。これはほぼ
時点ｔ４において行なわれる。そのため端子１０におけ
る電圧は巻線８により定められる。この巻線は、ＩＣ６
の著しく上昇された電流消費をカバーできる。そのため
ＶｃｃがＶｏｆｆに達することができる前に、定常的な
動作電圧Ｖｎが端子１０に設定される。このＶｎはＩＣ
６の申し分のない動作を保証する。充電電流ｉＬは、端
子１０における電圧の維持の目的でまだ寄与する。ＩＣ
６のための電流供給はｔ５以降は、巻線８および整流器
９を介していわば自己給電作動へ移行する。
程を、種々異なる相続くフェーズにより第２図を用いて
説明する。ｔ０で電源電圧が端子１へ加えられる。これ
により充電抵抗ＲＬを介して充電電流ｉＬがキャパシタ
Ｃ２へ流れる。そのためスタート電圧Ｖｃｃがキャパシ
タＣ２において直線的に上昇する。ＩＣ６は、その電流
消費ｉＩＣが最初はゼロであるように、値が選定されて
いる。ＲＬを介して流れる充電電流全体は、キャパシタ
Ｃ２の充電のためにだけ、即ち給電電圧Ｖｃｃの発生の
ためにだけ用いられる。ｔ０からｔ１までのこのスター
トフェーズの間中はＩＣ６では電流が消費されない。ｔ
１においてＩＣ６における閾値回路により電流消費ｉＩ
Ｃが開始される。そのためｉＬの一部がＩＣ６へ流入す
る。しかしこの成分は最初はｉＬよりもまだ小さい。そ
のため電圧Ｖｃｃが、減少された勾配で以後は上昇す
る。このフェーズｔ１−ｔ２の間中、ＩＣ６における全
部の部品および状態は所定の値へセットされる。しかし
ＩＣ６は最初はまだ作動せず、そのためまだパルス作動
を行なわない。Ｖｃｃが値Ｖｏｎに達すると、ＩＣ６に
おいて、バンドギャップとも称される基準電圧源が作動
される。そのためｔ２以後はＩＣ６の全部の機能が作動
される。ｔ３まではまだ初期化フェーズが持続するた
め、外部の電力スイッチがｔ２−ｔ３の間中は能動的に
遮断される。このバンドギャップの能動化により電流消
費ｉＩＣは、ｉＩＣがｉＬよりも大きくなるように上昇
する。このことはＶｃｃが低下することを意味する、何
故ならばＣ２が今や放電されるからである。そのため初
期化フェーズは時間間隔ｔ１−ｔ３の間中は持続し、こ
の間中にＶｃｃがＶｉｎｉｔよりも大きくなる。ｔ３で
初期化フェーズが終了されている。そのためＩＣ６は全
部の部品の所定の状態の際にパルス作動へ切り換えられ
て、パルス１１を発生する。このパルスはトランジスタ
Ｔｓを交番的に導通制御および遮断する。電流消費ｉＩ
Ｃが以後は上昇するため、Ｖｃｃは一層迅速に低下す
る。ＶｏｆｆでＩＣ６が再び遮断されるであろう。トラ
ンジスタＴｓが制御されるため、トランスＴｒはパルス
作動へ達する。これによりパルス電圧が巻線８にも生ず
る。このパルス電圧は整流器９を介して整流され、正の
電圧としてＩＣ６の端子１０に作用される。これはほぼ
時点ｔ４において行なわれる。そのため端子１０におけ
る電圧は巻線８により定められる。この巻線は、ＩＣ６
の著しく上昇された電流消費をカバーできる。そのため
ＶｃｃがＶｏｆｆに達することができる前に、定常的な
動作電圧Ｖｎが端子１０に設定される。このＶｎはＩＣ
６の申し分のない動作を保証する。充電電流ｉＬは、端
子１０における電圧の維持の目的でまだ寄与する。ＩＣ
６のための電流供給はｔ５以降は、巻線８および整流器
９を介していわば自己給電作動へ移行する。
【００２２】第３図は、遮断の際の相応の状態を示す。
ｔ０でＶｃｃが、第２図による通常の公称値Ｖｎを有す
る。ｔ１で過負荷がまたはそれ以外の障害が発生する。
まず最初にこの回路は、Ｔｓにおける電流持続時間のお
よびパルス１１の周波数の調整により、過負荷を調整除
去して電圧＋Ｕ１を一定に維持しようと試みる。過負荷
またはエラーの場合はこの調整はもはや除去できない。
何故ならば例えば最大周波数、最大投入接続持続時間
が、したがって最大の電流終値がトランジスタにおいて
達せられているからである。次にＶｃｃが低下しはじめ
る。ｔ２でＶｏｆｆに達するとＩＣ６が遮断されてパル
ス１１がもはや供給されない。そのためトランジスタＴ
ｓがもはやパルスにより制御されず、部品の損傷のおそ
れが回避される。ＩＣ６におけるバンドギャップと称さ
れるバイアス電圧源が制御される。しかしそれに代えて
時間間隔ｔ２−ｔ３の間中、トランジスタＴｓの所定の
能動的な遮断が行なわれる。このことは重要である、何
故ならばそうしないと、その都度の終状態に依存してト
ランジスタＴｓが損傷されるおそれがあるからである。
この種の能動的な遮断は例えば、Ｔｓのベースへ、電荷
キャリヤの迅速な空乏層化を作動する遮断電圧が加えら
れることにより行なわれる。この時間間隔の間中、給電
電圧Ｖｃｃをさらに低下させる目的で、ＩＣの電流消費
が意図的にｉＬよりも大きく維持される。次に電力消費
ｉＩＣがゼロになる。端子１０がＩＣ６によりもはや負
荷されないため、電圧Ｖｃｃはｔ３以降は再び上昇され
る。ｔ４でＶｃｃが値Ｖｉｎｉｔに達する。このことは
第２図に時点ｔ１に相応する。次にスイッチング電源は
前述のように再び投入接続される。この場合に重要なこ
とは、遮断と投入接続との間に所定の十分な時間が形成
されることである。その目的はエラー時に構成部品が、
繰り返されるスイッチング電源のオン、オフにより過負
荷にされないようにするためである。
ｔ０でＶｃｃが、第２図による通常の公称値Ｖｎを有す
る。ｔ１で過負荷がまたはそれ以外の障害が発生する。
まず最初にこの回路は、Ｔｓにおける電流持続時間のお
よびパルス１１の周波数の調整により、過負荷を調整除
去して電圧＋Ｕ１を一定に維持しようと試みる。過負荷
またはエラーの場合はこの調整はもはや除去できない。
何故ならば例えば最大周波数、最大投入接続持続時間
が、したがって最大の電流終値がトランジスタにおいて
達せられているからである。次にＶｃｃが低下しはじめ
る。ｔ２でＶｏｆｆに達するとＩＣ６が遮断されてパル
ス１１がもはや供給されない。そのためトランジスタＴ
ｓがもはやパルスにより制御されず、部品の損傷のおそ
れが回避される。ＩＣ６におけるバンドギャップと称さ
れるバイアス電圧源が制御される。しかしそれに代えて
時間間隔ｔ２−ｔ３の間中、トランジスタＴｓの所定の
能動的な遮断が行なわれる。このことは重要である、何
故ならばそうしないと、その都度の終状態に依存してト
ランジスタＴｓが損傷されるおそれがあるからである。
この種の能動的な遮断は例えば、Ｔｓのベースへ、電荷
キャリヤの迅速な空乏層化を作動する遮断電圧が加えら
れることにより行なわれる。この時間間隔の間中、給電
電圧Ｖｃｃをさらに低下させる目的で、ＩＣの電流消費
が意図的にｉＬよりも大きく維持される。次に電力消費
ｉＩＣがゼロになる。端子１０がＩＣ６によりもはや負
荷されないため、電圧Ｖｃｃはｔ３以降は再び上昇され
る。ｔ４でＶｃｃが値Ｖｉｎｉｔに達する。このことは
第２図に時点ｔ１に相応する。次にスイッチング電源は
前述のように再び投入接続される。この場合に重要なこ
とは、遮断と投入接続との間に所定の十分な時間が形成
されることである。その目的はエラー時に構成部品が、
繰り返されるスイッチング電源のオン、オフにより過負
荷にされないようにするためである。
【００２３】第４図は、第２図に示された過程を実現す
るための、ＩＣ６における詳細な回路を示す。次にこの
回路の動作を第２図における個々のフェーズの場合に順
次、説明する。
るための、ＩＣ６における詳細な回路を示す。次にこの
回路の動作を第２図における個々のフェーズの場合に順
次、説明する。
【００２４】スタートフェーズｔ０−ｔ１ この時間中はＶｃｃがツエナーダイオードＺのツエナー
電圧Ｖｚよりも小さい。抵抗Ｒ１，Ｒ２，Ｒ３を介して
電流が流れることが出来ないため、トランジスタＴ１，
Ｔ２，Ｔ３，Ｔ４，Ｔ５も遮断状態になる。次に電流消
費ｉＩＣは前述の様にゼロになる。Ｖｃｃが値Ｖｚに達
すると、まず最初に電流はＲ１，Ｒ２，Ｔ１を流れず遮
断状態に維持される。しかしＴ３は、Ｔ１，Ｔ２により
構成されるフリップフロップによりトリガされる前に既
に導通される。導通状態のトランジスタＴ３がトランジ
スタＴ４におけるベース電流を発生し、そのためＴ４が
導通する。これによりＲ４とＲ５の接続点から電圧がＴ
５のベースへ達し、そのためＴ５も導通する。これによ
り初期化電流ｉｎｉｔが発生され、この電流が第２図に
おけるｔ１−ｔ３の初期化を作動させる。電圧基準源と
して用いられる図示のバンドギャップ１２は、遮断され
たトランジスタＴ２にもとづいて持続時間ｔ１−ｔ２の
間中は最初はまだ遮断されている。この時間の間中は前
述の様に内部の状態が所定の様に設定される。上昇する
電圧ＶｃｃによりＲ１を流れる電流も上昇する。ｔ２で
フリップフロップＴ１／Ｔ２が投入接続され、Ｔ１とＴ
２が導通する。Ｒ７に、バンドギャップ１２を投入接続
する電圧Ｕｇが生ずる。これにもとづいてバンドギャッ
プは初期化フェーズの第２の部分ｔ２−ｔ３のための、
および通常の作動のための基準電圧Ｖｒｅｆを発生す
る。バンドギャップ１２の投入接続によりｉＩＣはｉＬ
よりも大きくなり、そのためＶｃｃが再び低下する。そ
のためＴ３を流れる電流が再び小さくなる。バンドギャ
ップ１２は一定の基準電圧Ｖｒｅｆｌを電流ミラー回路
１３へ供給する。ミラー回路はトランジスタＴ６の中に
一定の電流を生ぜさせる。Ｒ３を流れる電流が、電流ミ
ラー回路１３により供給される電流よりも小さくなる
と、Ｔ４はもはや制御されず、その結果、初期化電流ｉ
ｉｎｉｔは再び遮断される。これは、第２図における、
初期化フェーズの終りにおけるｔ３である。持続時間ｔ
２−ｔ３の間中、外部の電力トランジスタＴｓが能動的
に空乏層化される。この回路により保証されることは、
初期化フェーズがｔ３で終了される前に、ＩＣ６全体の
ための基準電圧を供給するバンドギャップ１２が投入接
続されることである。破線１４はＩＣ６の周縁を示す。
ＩＣ６の、巻線８および整流器９による電流供給の受け
入れは第２図に示された時間間隔ｔ４−ｔ５において、
ＩＣ６の外部で前述のように行なわれる。
電圧Ｖｚよりも小さい。抵抗Ｒ１，Ｒ２，Ｒ３を介して
電流が流れることが出来ないため、トランジスタＴ１，
Ｔ２，Ｔ３，Ｔ４，Ｔ５も遮断状態になる。次に電流消
費ｉＩＣは前述の様にゼロになる。Ｖｃｃが値Ｖｚに達
すると、まず最初に電流はＲ１，Ｒ２，Ｔ１を流れず遮
断状態に維持される。しかしＴ３は、Ｔ１，Ｔ２により
構成されるフリップフロップによりトリガされる前に既
に導通される。導通状態のトランジスタＴ３がトランジ
スタＴ４におけるベース電流を発生し、そのためＴ４が
導通する。これによりＲ４とＲ５の接続点から電圧がＴ
５のベースへ達し、そのためＴ５も導通する。これによ
り初期化電流ｉｎｉｔが発生され、この電流が第２図に
おけるｔ１−ｔ３の初期化を作動させる。電圧基準源と
して用いられる図示のバンドギャップ１２は、遮断され
たトランジスタＴ２にもとづいて持続時間ｔ１−ｔ２の
間中は最初はまだ遮断されている。この時間の間中は前
述の様に内部の状態が所定の様に設定される。上昇する
電圧ＶｃｃによりＲ１を流れる電流も上昇する。ｔ２で
フリップフロップＴ１／Ｔ２が投入接続され、Ｔ１とＴ
２が導通する。Ｒ７に、バンドギャップ１２を投入接続
する電圧Ｕｇが生ずる。これにもとづいてバンドギャッ
プは初期化フェーズの第２の部分ｔ２−ｔ３のための、
および通常の作動のための基準電圧Ｖｒｅｆを発生す
る。バンドギャップ１２の投入接続によりｉＩＣはｉＬ
よりも大きくなり、そのためＶｃｃが再び低下する。そ
のためＴ３を流れる電流が再び小さくなる。バンドギャ
ップ１２は一定の基準電圧Ｖｒｅｆｌを電流ミラー回路
１３へ供給する。ミラー回路はトランジスタＴ６の中に
一定の電流を生ぜさせる。Ｒ３を流れる電流が、電流ミ
ラー回路１３により供給される電流よりも小さくなる
と、Ｔ４はもはや制御されず、その結果、初期化電流ｉ
ｉｎｉｔは再び遮断される。これは、第２図における、
初期化フェーズの終りにおけるｔ３である。持続時間ｔ
２−ｔ３の間中、外部の電力トランジスタＴｓが能動的
に空乏層化される。この回路により保証されることは、
初期化フェーズがｔ３で終了される前に、ＩＣ６全体の
ための基準電圧を供給するバンドギャップ１２が投入接
続されることである。破線１４はＩＣ６の周縁を示す。
ＩＣ６の、巻線８および整流器９による電流供給の受け
入れは第２図に示された時間間隔ｔ４−ｔ５において、
ＩＣ６の外部で前述のように行なわれる。
【００２５】第５図はスイッチング電源の基本構成を示
す。このスイッチング電源は、電力スイッチとして動作
するスイッチングトランジスタＴｓ、電流測定抵抗１、
電圧ピーク減衰のために用いられる抵抗とダイオードと
キャパシタから成るいわゆるスナバ回路網２、および１
次巻線３と２次巻線４を有するトランジスタＴｒを備え
ている。２次巻線４は整流器５を介して端子６に正の動
作電圧＋Ｕ１を供給する。比較段７において電圧＋Ｕ１
が基準電圧Ｖｒｅｆ３と比較される。比較結果から調整
値Ｕｓが得れれる。ＵｓはスイッチＳ４を次の様に作動
する。即ちトランスＴｒの休止フェーズ−この間はＴｓ
とダイオード５が導通状態にない−の間中に、帰還電荷
流ｉＲがダイオード５を流れる電荷流ｉ５とは反対にト
ランスＴｒ中へ流入するように、作動する。この帰還電
荷流ｉＲは、Ｕ１の値に関する情報を内容とする。１次
側で、相応に誘起された電圧が選択的に評価されて、＋
Ｕ１の安定化の目的で、Ｔｓの投入接続持続時間および
動作周波数の調整のために用いられる。次に種々の作動
フェーズの場合のスイッチングトランジスタの制御を説
明する。
す。このスイッチング電源は、電力スイッチとして動作
するスイッチングトランジスタＴｓ、電流測定抵抗１、
電圧ピーク減衰のために用いられる抵抗とダイオードと
キャパシタから成るいわゆるスナバ回路網２、および１
次巻線３と２次巻線４を有するトランジスタＴｒを備え
ている。２次巻線４は整流器５を介して端子６に正の動
作電圧＋Ｕ１を供給する。比較段７において電圧＋Ｕ１
が基準電圧Ｖｒｅｆ３と比較される。比較結果から調整
値Ｕｓが得れれる。ＵｓはスイッチＳ４を次の様に作動
する。即ちトランスＴｒの休止フェーズ−この間はＴｓ
とダイオード５が導通状態にない−の間中に、帰還電荷
流ｉＲがダイオード５を流れる電荷流ｉ５とは反対にト
ランスＴｒ中へ流入するように、作動する。この帰還電
荷流ｉＲは、Ｕ１の値に関する情報を内容とする。１次
側で、相応に誘起された電圧が選択的に評価されて、＋
Ｕ１の安定化の目的で、Ｔｓの投入接続持続時間および
動作周波数の調整のために用いられる。次に種々の作動
フェーズの場合のスイッチングトランジスタの制御を説
明する。
【００２６】第６図はＴｓのコレクタにおける電圧ＶＣ
を、ＵＢのオーダの直流電圧成分で示す。トランスＴｒ
の付加巻線１４から電圧ＶＴが取り出される。ＶＴはＶ
Ｃと同じ経過を有するが、直流電圧成分は有していな
い。電圧ＶＴは評価段１３を介して端子ａへ達する。評
価段１３は、電圧ＶＴにより、時間的に相次いで電圧成
分ＶｐｒとＶｓｅｃを次のように評価するために、用い
られる。
を、ＵＢのオーダの直流電圧成分で示す。トランスＴｒ
の付加巻線１４から電圧ＶＴが取り出される。ＶＴはＶ
Ｃと同じ経過を有するが、直流電圧成分は有していな
い。電圧ＶＴは評価段１３を介して端子ａへ達する。評
価段１３は、電圧ＶＴにより、時間的に相次いで電圧成
分ＶｐｒとＶｓｅｃを次のように評価するために、用い
られる。
【００２７】スタート時間 端子ａにおける電圧Ｖｓは最初は存在しない、何故なら
ばトランスＴｒはまだパルス作動状態になくそのため電
圧ＶＴもまだ存在していないからである。そのため演算
増幅器ＯＰ１の（＋）入力側における基準電圧Ｖｒｅｆ
１にもとづいて、最初は高い電流がＲＣ素子９の中へ流
れる。そのため端子ｂにおける調整電圧Ｖｒｅｇが、ト
タンジスタＴ１のベース／エミッタ電圧から始めて上昇
する。このことは第３図におけるスタートフェーズＡＰ
により示されている。トタンジスタＴ１は、Ｖｒｅｇ
が、Ｖｓプラス、Ｔ１のベース／エミッタ電圧よりも大
きくならない様にさせる。そのため、スイッチングトタ
ンジスタＴｓにおける投入接続後に直ちに大きいコレク
タ電流が流れることが、阻止される。Ｖｓが電圧Ｖｒｅ
ｇ１に達すると、演算増幅器ＯＰ１が機能を、Ｖｒｅｇ
が、第３図に示された調整フェーズＲＰにおいて、Ｖｓ
の上昇につれて低下するように、引き受ける。調整電圧
Ｖｒｅｇは調整情報Ｖｓｅｃ−これは帰還電荷流ｉＲに
より１次側へ伝送される−に依存する。そのため調整情
報を内容とする調整電圧Ｖｒｅｇは演算増幅器ＯＰ２の
“−”入力側へ達する。その“＋”入力側にはバイアス
電圧Ｖｉが加えられている。Ｖｉは抵抗１を流れる電流
に依存する。
ばトランスＴｒはまだパルス作動状態になくそのため電
圧ＶＴもまだ存在していないからである。そのため演算
増幅器ＯＰ１の（＋）入力側における基準電圧Ｖｒｅｆ
１にもとづいて、最初は高い電流がＲＣ素子９の中へ流
れる。そのため端子ｂにおける調整電圧Ｖｒｅｇが、ト
タンジスタＴ１のベース／エミッタ電圧から始めて上昇
する。このことは第３図におけるスタートフェーズＡＰ
により示されている。トタンジスタＴ１は、Ｖｒｅｇ
が、Ｖｓプラス、Ｔ１のベース／エミッタ電圧よりも大
きくならない様にさせる。そのため、スイッチングトタ
ンジスタＴｓにおける投入接続後に直ちに大きいコレク
タ電流が流れることが、阻止される。Ｖｓが電圧Ｖｒｅ
ｇ１に達すると、演算増幅器ＯＰ１が機能を、Ｖｒｅｇ
が、第３図に示された調整フェーズＲＰにおいて、Ｖｓ
の上昇につれて低下するように、引き受ける。調整電圧
Ｖｒｅｇは調整情報Ｖｓｅｃ−これは帰還電荷流ｉＲに
より１次側へ伝送される−に依存する。そのため調整情
報を内容とする調整電圧Ｖｒｅｇは演算増幅器ＯＰ２の
“−”入力側へ達する。その“＋”入力側にはバイアス
電圧Ｖｉが加えられている。Ｖｉは抵抗１を流れる電流
に依存する。
【００２８】投入接続持続時間Ｔｓの調整 Ｕ１の安定化は、投入接続時間の調整と、Ｔｓの動作周
波数の変化により行なわれる。電流流通フェーズの始め
にはｉｓがしたがってＴｓのエミッタにおける電圧が小
さい。そのためＶｉも小さい。フリップフロップ１０の
リセット入力側Ｒは制御されない。そのためＱ出力側は
“１”へ維持される。その結果、トタンジスタＴｓが投
入接続されたままである。ｉｓにより上昇する電圧Ｖｉ
がＶｒｅｇよりも大きくなると、ＯＰ２の出力側にレベ
ル“１”が現われ、そのためフリップフロップ１０は入
力側Ｒでリセットされる。これによりＱ出力側は“０”
へ移行し、トタンジスタＴｓは遮断される。ｉｓの値−
この値でＴｓの遮断が行なわれる−はＶｒｅｇに依存す
るため、Ｖｓｅｃにおよび動作電圧Ｕ１にも依存する。
例えば端子６における高められた負荷により＋Ｕ１が小
さくなろうとすると、調整情報Ｖｓｅｃも低下し、第３
図に点Ａで示されている様に、休止フェーズＢＰにおい
てＶｒｅｇが上昇する。このことは最大値ｖｏｎもＰＯ
２の作用により上昇され、Ｔｒを介して伝送されるエネ
ルギが＋Ｕ１の安定化の目的で大きくなる。
波数の変化により行なわれる。電流流通フェーズの始め
にはｉｓがしたがってＴｓのエミッタにおける電圧が小
さい。そのためＶｉも小さい。フリップフロップ１０の
リセット入力側Ｒは制御されない。そのためＱ出力側は
“１”へ維持される。その結果、トタンジスタＴｓが投
入接続されたままである。ｉｓにより上昇する電圧Ｖｉ
がＶｒｅｇよりも大きくなると、ＯＰ２の出力側にレベ
ル“１”が現われ、そのためフリップフロップ１０は入
力側Ｒでリセットされる。これによりＱ出力側は“０”
へ移行し、トタンジスタＴｓは遮断される。ｉｓの値−
この値でＴｓの遮断が行なわれる−はＶｒｅｇに依存す
るため、Ｖｓｅｃにおよび動作電圧Ｕ１にも依存する。
例えば端子６における高められた負荷により＋Ｕ１が小
さくなろうとすると、調整情報Ｖｓｅｃも低下し、第３
図に点Ａで示されている様に、休止フェーズＢＰにおい
てＶｒｅｇが上昇する。このことは最大値ｖｏｎもＰＯ
２の作用により上昇され、Ｔｒを介して伝送されるエネ
ルギが＋Ｕ１の安定化の目的で大きくなる。
【００２９】周波数調整のためのＴｓの遮断持続時間の
調整 第６図においてｔ１でスイッチＳ１が持続時間Ｗｔ１の
間中は閉じられている。これによりキャパシタＣ１にお
ける電圧ＵＣ１がゼロに等しくなり、演算増幅器ＯＰ３
の出力側は“０”へ移行する。フリップフロップ１２の
リセット入力側Ｒは、時間ｔ１の間中はレベル“１”へ
置かれる。そのためフリップフロップ１２のＱ出力側は
“０”となり、スイッチＳ３が閉じられる。これにより
調整電圧Ｖｒｅｇが、キャパシタＣ２へおよび演算増幅
器ＯＰ４の“＋”入力側へ加えられる。この場合、最初
はＶｒｅｇはＯＰ４の“−”入力側におけるＶｆｍａｘ
よりも小さい。そのためＯＰ４の出力側には信号が現わ
れない。ｔ３で時間間隔ｔ２の間、スイッチＳ２が閉じ
られる。これによりＣ１が相応に大きい電流Ｉ１により
迅速に充電される。ＯＰ３の“＋”入力側におけるＵＣ
１は著しく迅速に“−”入力側におけるＶｒｅｆ２の値
に達し、ＯＰ３の出力側は“１”へ移る。これによりフ
リップフロップ１２は入力側Ｓにおいてセットされ、ス
イッチＳ３が開かれる。なお調整電圧Ｖｒｅｇを導びく
キャパシタＣ２はこれにより端子ｂにおけるＶｒｅｇへ
分離される。キャパシタＣ２は１μＡのオーダ（桁）の
小さい電流Ｉ３によりさらに充電される。Ｃ２における
電圧が値Ｖｆｍａｘに達すると、ＯＰ４の出力側は
“１”へ移行する。これによりフリップフロップ１０が
入力側Ｓにおいてセットされる。フリップフロップのＱ
出力側は“１”へ移行し、Ｔｓが再び投入接続される。
そのため投入接続時点ｔ４はＶｒｅｇに依存する、何故
ならばキャパシタＣ２がその都度に値ＶｒｅｇによりＩ
３により充電されるからである。
調整 第６図においてｔ１でスイッチＳ１が持続時間Ｗｔ１の
間中は閉じられている。これによりキャパシタＣ１にお
ける電圧ＵＣ１がゼロに等しくなり、演算増幅器ＯＰ３
の出力側は“０”へ移行する。フリップフロップ１２の
リセット入力側Ｒは、時間ｔ１の間中はレベル“１”へ
置かれる。そのためフリップフロップ１２のＱ出力側は
“０”となり、スイッチＳ３が閉じられる。これにより
調整電圧Ｖｒｅｇが、キャパシタＣ２へおよび演算増幅
器ＯＰ４の“＋”入力側へ加えられる。この場合、最初
はＶｒｅｇはＯＰ４の“−”入力側におけるＶｆｍａｘ
よりも小さい。そのためＯＰ４の出力側には信号が現わ
れない。ｔ３で時間間隔ｔ２の間、スイッチＳ２が閉じ
られる。これによりＣ１が相応に大きい電流Ｉ１により
迅速に充電される。ＯＰ３の“＋”入力側におけるＵＣ
１は著しく迅速に“−”入力側におけるＶｒｅｆ２の値
に達し、ＯＰ３の出力側は“１”へ移る。これによりフ
リップフロップ１２は入力側Ｓにおいてセットされ、ス
イッチＳ３が開かれる。なお調整電圧Ｖｒｅｇを導びく
キャパシタＣ２はこれにより端子ｂにおけるＶｒｅｇへ
分離される。キャパシタＣ２は１μＡのオーダ（桁）の
小さい電流Ｉ３によりさらに充電される。Ｃ２における
電圧が値Ｖｆｍａｘに達すると、ＯＰ４の出力側は
“１”へ移行する。これによりフリップフロップ１０が
入力側Ｓにおいてセットされる。フリップフロップのＱ
出力側は“１”へ移行し、Ｔｓが再び投入接続される。
そのため投入接続時点ｔ４はＶｒｅｇに依存する、何故
ならばキャパシタＣ２がその都度に値ＶｒｅｇによりＩ
３により充電されるからである。
【００３０】例えば電圧Ｕ１が端子６における高い負荷
により低下しようとすると、ＶＣないしＶＴにおける成
分Ｖｓｅｃが小さくなり、その結果、第３図における端
子ｂの休止フェーズＲＰにおけるＶｒｅｇが大きくな
る。キャパシタＣ２におけるＶｒｅｇは時点ｔ３におい
てＳ３が開かれる際に大きくなる。Ｉ３によるＣ２の後
続の充電の際にＯＰ４の応動がより早期に達せられる。
そのためＴｓがより早期に投入接続され、遮断持続時間
が低減され、そのため所望のように、端子６における高
められた負荷にもとづいて動作周波数が高められる。こ
の場合、Ｔｓの投入接続持続時間の調整による＋Ｕ１の
安定化が前述の様に不変に維持される。
により低下しようとすると、ＶＣないしＶＴにおける成
分Ｖｓｅｃが小さくなり、その結果、第３図における端
子ｂの休止フェーズＲＰにおけるＶｒｅｇが大きくな
る。キャパシタＣ２におけるＶｒｅｇは時点ｔ３におい
てＳ３が開かれる際に大きくなる。Ｉ３によるＣ２の後
続の充電の際にＯＰ４の応動がより早期に達せられる。
そのためＴｓがより早期に投入接続され、遮断持続時間
が低減され、そのため所望のように、端子６における高
められた負荷にもとづいて動作周波数が高められる。こ
の場合、Ｔｓの投入接続持続時間の調整による＋Ｕ１の
安定化が前述の様に不変に維持される。
【００３１】大きい電力の場合のＴｓの遮断持続時間の
調整 もしスイッチングトランジスタＴｓが例えば時点ｔ５
（Ｖｓｅｃ′）に投入接続されるとすると、大きい電力
の領域においてスナバ回路網２の抵抗で著しく大きい損
失電力が生ずるであろう。そのため大きい電力の場合、
前述の周波数調整をやめることによって、スイッチング
トランジスタＴｓが基本的に、調整のために必要とされ
る電圧成分Ｖｓｅｃの終りのｔ４に再び投入接続され
る。このことは第１図に示された回路において次のよう
にして達成される：大きい電力の場合、Ｖｆｍａｘは、
ＶｒｅｇがスイッチＳ３の閉成の際に既にＶｆｍａｘよ
りも大きくなるように設定される。そのため電流Ｉ３は
もはやＴｓの遮断持続時間の調整のための前述の作用を
有していない。むしろ所望の様にＴｓは遮断持続時間の
調整なしに、Ｖｓｅｃの終りのｔ４に投入接続される。
調整 もしスイッチングトランジスタＴｓが例えば時点ｔ５
（Ｖｓｅｃ′）に投入接続されるとすると、大きい電力
の領域においてスナバ回路網２の抵抗で著しく大きい損
失電力が生ずるであろう。そのため大きい電力の場合、
前述の周波数調整をやめることによって、スイッチング
トランジスタＴｓが基本的に、調整のために必要とされ
る電圧成分Ｖｓｅｃの終りのｔ４に再び投入接続され
る。このことは第１図に示された回路において次のよう
にして達成される：大きい電力の場合、Ｖｆｍａｘは、
ＶｒｅｇがスイッチＳ３の閉成の際に既にＶｆｍａｘよ
りも大きくなるように設定される。そのため電流Ｉ３は
もはやＴｓの遮断持続時間の調整のための前述の作用を
有していない。むしろ所望の様にＴｓは遮断持続時間の
調整なしに、Ｖｓｅｃの終りのｔ４に投入接続される。
【００３２】この場合、スイッチＳ６は次の意味を有す
る。即ち調整電圧ＶｒｅｇはＳ３の閉成によりｗｔ１の
間中にキャパシタＣ２に現われる。これによりＯＰ４の
出力側はそれ自体、フリップフロップ１０を既にｔ２の
後にセットしてＴｓを投入接続する。しかしこのことは
所望されていない、何故ならばＶｓｅｃはｔ３−ｔ４に
よりさらに評価されなければならないからである。その
ためスイッチＳ６は、時点ｔ３に現われる演算増幅器Ｏ
Ｐ３の“１”信号がｔ２だけ遅延されて時点ｔ４に現わ
れる時に、はじめて閉じられる。正しい時点におけるス
イッチＳ６の操作のためにさらに遅延段１５が設けられ
る。この遅延段は、フリップフロップ１２のセット入力
側Ｓからのスイッチング信号と時間ｗｔ２を遅延する。
フリップフロップ１０のセットはしたがってＴｓの投入
接続は、ＶｒｅｇがＳ３を介してＯＰ４の“＋”入力側
へ加わり、付加的にスイッチＳ６がＯＰ３により閉じら
れている時に、はじめて行なわれる。
る。即ち調整電圧ＶｒｅｇはＳ３の閉成によりｗｔ１の
間中にキャパシタＣ２に現われる。これによりＯＰ４の
出力側はそれ自体、フリップフロップ１０を既にｔ２の
後にセットしてＴｓを投入接続する。しかしこのことは
所望されていない、何故ならばＶｓｅｃはｔ３−ｔ４に
よりさらに評価されなければならないからである。その
ためスイッチＳ６は、時点ｔ３に現われる演算増幅器Ｏ
Ｐ３の“１”信号がｔ２だけ遅延されて時点ｔ４に現わ
れる時に、はじめて閉じられる。正しい時点におけるス
イッチＳ６の操作のためにさらに遅延段１５が設けられ
る。この遅延段は、フリップフロップ１２のセット入力
側Ｓからのスイッチング信号と時間ｗｔ２を遅延する。
フリップフロップ１０のセットはしたがってＴｓの投入
接続は、ＶｒｅｇがＳ３を介してＯＰ４の“＋”入力側
へ加わり、付加的にスイッチＳ６がＯＰ３により閉じら
れている時に、はじめて行なわれる。
【図１】第１図は本発明により構成されるスイッチング
電源の基本回路図である。
電源の基本回路図である。
【図２】第２図は投入接続の際の相続くフェーズの図で
ある。
ある。
【図３】第３図は障害時における遮断の際の相続くフェ
ーズの図である。
ーズの図である。
【図４】第４図は第２図の個々のフェーズを形成するた
めの詳細な回路図である。
めの詳細な回路図である。
【図５】第５図は本発明の別の構成のスイッチング電源
の回路図である。
の回路図である。
【図６】第６図は第５図の回路の動作の説明図である。
【図７】第７図は第５図のスイッチング電源の投入接続
の際の調整電圧の経過図を示す。
の際の調整電圧の経過図を示す。
１ 電源網端子 ２ ブリッジ整流器 ＣＩ 充電キャパシタ ＵＢ スイッチング電源のための動作電圧 Ｔｓ スイッチングトランジスタ Ｔｒ トランス ３ １次巻線 ４ ２次巻線 ５ 整流器 Ｃ３ キャパシタ ＋Ｕ１ 動作電圧 ７ ドライバ段 １１ パルス状電圧 ＲＬ 充電抵抗 ｉＬ 充電電流 Ｃ２ キャパシタ Ｖｃｃ スタート電圧 ｉＩＣ 電流消費 Ｖｎ 動作電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 シュテフェン レーア ドイツ連邦共和国 ファウエス−マールバ ッハ ヌスバウムシュトラーセ ２ (72)発明者 フォルカー ナイス ドイツ連邦共和国 ファウエス−フィリン ゲン ヴァイアーシュトラーセ ９ (72)発明者 ルードルフ コーブリッツ ドイツ連邦共和国 ファウエス−フィリン ゲン ヨット．ヨット．リーガーシュトラ ーセ 12アー (72)発明者 ホセ イ ロドリゲス−ドゥラン ドイツ連邦共和国 フィリンゲン ブレン トヴェーク 16
Claims (5)
- 【請求項１】 スイッチング電源において、 第１の給電電圧源を有し、 キャパシタを有し、 前記第１の給電電圧源及び前記キャパシタに結合された
抵抗を有し、該抵抗は前記キャパシタを充電するための
電流を発生し、前記キャパシタに第２の給電電圧源を発
生し、 スイッチングパワートランジスタを有し、 前記キャパシタに結合された給電端子を有する集積回路
を有し、 閾値を生じる前記集積回路における基準電圧源を有し、 該基準電圧源はスタートフェーズの間に前記第２の給電
電圧源からの入力電流を阻止し、前記スタートフェーズ
において前記第２の給電電圧は前記閾値に到達するまで
増大し、 前記基準電圧源は、前記第２の給電電圧が前記閾値を上
回る初期化フェーズの間に前記第２の給電電圧源からの
入力電流をイネーブルし、前記集積回路は前記初期化フ
ェーズの間に所定の動作状態に初期化され、前記第２の
給電電圧は前記入力電流が増大するにつれて減少し、 前記初期化フェーズの後で前記スイッチングパワートラ
ンジスタに対するスイッチング制御信号を発生する制御
回路を有し、 前記初期化フェーズに続いて動作可能な第３の給電電圧
源を有し、該第３の給電電圧源は少なくとも部分的に前
記第２の給電電圧源の代わりとなる、スイッチング電
源。 - 【請求項２】 前記初期化フェーズの第１の部分の間に
は、各段の前記所定の状態が確立され、前記給電電流は
前記充電電流よりも小さく、前記第２の給電電圧は増大
し、 前記初期化フェーズの第２の部分の間には基準電圧源が
投入接続され、前記パワートランジスタはアクティブに
遮断され、前記給電電流は前記充電電流よりも大きくな
り、この結果、前記第２の給電電圧はランプ的に減少す
る、請求項１記載の電源。 - 【請求項３】 前記制御回路は前記閾値レベルを確立す
るために前記第２の給電電圧に応答するツエナーダイオ
ードを有する、請求項１記載の電源。 - 【請求項４】 障害状態の結果として前記制御回路が動
作をしなくなる時に、前記キャパシタからの電流排出を
増大するための手段を有する、請求項１記載の電源。 - 【請求項５】 障害の場合には前記パワートランジスタ
をアクティブに遮断する遮断電圧を発生する手段を有す
る、請求項１記載の電源。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4111277.6 | 1991-04-08 | ||
| DE4111277A DE4111277A1 (de) | 1991-04-08 | 1991-04-08 | Anlaufschaltung fuer ein schaltnetzteil |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507136A Division JPH06509460A (ja) | 1991-04-08 | 1992-04-04 | スイッチング電源のためのスタート回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000350453A true JP2000350453A (ja) | 2000-12-15 |
| JP3281357B2 JP3281357B2 (ja) | 2002-05-13 |
Family
ID=6429036
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507136A Pending JPH06509460A (ja) | 1991-04-08 | 1992-04-04 | スイッチング電源のためのスタート回路 |
| JP2000153651A Expired - Lifetime JP3281357B2 (ja) | 1991-04-08 | 2000-05-24 | スイッチング電源 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4507136A Pending JPH06509460A (ja) | 1991-04-08 | 1992-04-04 | スイッチング電源のためのスタート回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5452195A (ja) |
| EP (2) | EP0526693A2 (ja) |
| JP (2) | JPH06509460A (ja) |
| DE (2) | DE4111277A1 (ja) |
| WO (1) | WO1992017934A2 (ja) |
| ZA (1) | ZA922545B (ja) |
Families Citing this family (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2103982C (en) * | 1993-08-12 | 1997-05-27 | Ivan Meszlenyi | Start-up and running circuit for resonant transition power converters |
| GB2283135A (en) * | 1993-10-20 | 1995-04-26 | Thomson Consumer Electronics | Switch mode power supply circuit |
| DE4401797C1 (de) * | 1994-01-22 | 1995-02-23 | Ant Nachrichtentech | Schaltregler |
| US5657218A (en) * | 1994-09-07 | 1997-08-12 | Deutsche Thomson Brandt Gmbh | Switch mode power supply circuit |
| GB2294164A (en) * | 1994-10-03 | 1996-04-17 | Thomson Consumer Electronics | Switch mode power supply circuit |
| KR960035197A (ko) * | 1995-03-31 | 1996-10-24 | 배순훈 | 스위칭 모드 파워 서플라이의 응답속도 개선 회로 |
| EP0914706B1 (en) * | 1997-04-25 | 2001-12-12 | Koninklijke Philips Electronics N.V. | Switched-mode power supply having an improved start-up circuit |
| GB9711630D0 (en) * | 1997-06-05 | 1997-07-30 | Switched Reluctance Drives Ltd | Off-time current controller |
| DE19742184A1 (de) * | 1997-09-24 | 1999-04-01 | Siemens Ag | Getaktetes Stromversorgungsgerät mit Anlaufschaltung |
| US5982639A (en) * | 1997-11-04 | 1999-11-09 | Power Integrations, Inc. | Two switch off-line switching converter |
| US6876181B1 (en) | 1998-02-27 | 2005-04-05 | Power Integrations, Inc. | Off-line converter with digital control |
| US6226190B1 (en) | 1998-02-27 | 2001-05-01 | Power Integrations, Inc. | Off-line converter with digital control |
| US6107851A (en) * | 1998-05-18 | 2000-08-22 | Power Integrations, Inc. | Offline converter with integrated softstart and frequency jitter |
| US6295217B1 (en) * | 1999-03-26 | 2001-09-25 | Sarnoff Corporation | Low power dissipation power supply and controller |
| DE10002325A1 (de) * | 2000-01-20 | 2001-08-09 | Infineon Technologies Ag | Verfahren zum Anlaufen eines Schaltnetzteiles und Schaltnetzteil mit einer Anlaufschaltung |
| US6259240B1 (en) * | 2000-05-19 | 2001-07-10 | Agere Systems Guardian Corp. | Power-up circuit for analog circuit |
| DE10031196A1 (de) * | 2000-06-27 | 2002-01-10 | Thomson Brandt Gmbh | Anlaufschaltung für ein Schaltnetzteil |
| FR2812475B1 (fr) * | 2000-07-28 | 2002-10-25 | Sagem | Dispositif d'alimentation a decoupage |
| US6525514B1 (en) | 2000-08-08 | 2003-02-25 | Power Integrations, Inc. | Method and apparatus for reducing audio noise in a switching regulator |
| US20040183769A1 (en) * | 2000-09-08 | 2004-09-23 | Earl Schreyer | Graphics digitizer |
| US6906934B2 (en) * | 2003-09-04 | 2005-06-14 | System General Corp. | Integrated start-up circuit with reduced power consumption |
| US7233504B2 (en) | 2005-08-26 | 2007-06-19 | Power Integration, Inc. | Method and apparatus for digital control of a switching regulator |
| US8446746B2 (en) * | 2006-05-23 | 2013-05-21 | Cambridge Semiconductor Limited | Switch mode power supply controller with feedback signal decay sensing |
| GB2438465B (en) * | 2006-05-23 | 2008-05-21 | Cambridge Semiconductor Ltd | Switch mode power supply controllers |
| US20080106917A1 (en) * | 2006-11-02 | 2008-05-08 | James Holt | Variable edge modulation in a switching regulator |
| US8018694B1 (en) | 2007-02-16 | 2011-09-13 | Fairchild Semiconductor Corporation | Over-current protection for a power converter |
| US8897039B2 (en) * | 2007-06-12 | 2014-11-25 | Bcd Semiconductor Manufacturing Limited | Method and system for pulse frequency modulated switching mode power supplies |
| US7719243B1 (en) | 2007-11-21 | 2010-05-18 | Fairchild Semiconductor Corporation | Soft-start system and method for power converter |
| US7872883B1 (en) | 2008-01-29 | 2011-01-18 | Fairchild Semiconductor Corporation | Synchronous buck power converter with free-running oscillator |
| US7723972B1 (en) | 2008-03-19 | 2010-05-25 | Fairchild Semiconductor Corporation | Reducing soft start delay and providing soft recovery in power system controllers |
| TWM351555U (en) * | 2008-05-06 | 2009-02-21 | Bcd Semiconductor Mfg Ltd | Method and apparatus for reducing standby power of switching mode power supplies |
| US8125799B2 (en) * | 2009-10-23 | 2012-02-28 | Bcd Semiconductor Manufacturing Limited | Control circuits and methods for switching mode power supplies |
| US8045348B2 (en) * | 2009-04-09 | 2011-10-25 | Bcd Semiconductor Manufacturing Limited | Switching mode power supply controller with high voltage startup circuits |
| US8427849B2 (en) * | 2009-05-15 | 2013-04-23 | Murata Power Solutions | Start-up circuit for power converters with wide input voltage range |
| CN102497107B (zh) | 2011-12-09 | 2015-04-01 | 上海新进半导体制造有限公司 | 开关电源控制器及开关电源 |
| CN102291000B (zh) | 2011-08-29 | 2014-09-10 | 上海新进半导体制造有限公司 | 开关电源集成电路 |
| DE102015207454A1 (de) * | 2015-04-23 | 2016-10-27 | Dr. Johannes Heidenhain Gmbh | Schaltnetzteil zur Versorgung eines Umrichters |
| US10256630B2 (en) | 2017-05-30 | 2019-04-09 | Infineon Technologies Austria Ag | Controller device for power electronics circuit |
| CN111525822B (zh) * | 2020-06-05 | 2021-08-06 | 上海晶丰明源半导体股份有限公司 | 开关电源控制器、开关电源系统及开关电源系统供电方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607907B2 (ja) * | 1977-07-25 | 1985-02-27 | ソニー株式会社 | スイツチングレギユレータ |
| US4277824A (en) * | 1979-09-12 | 1981-07-07 | Motorola, Inc. | Start-up circuit |
| DE3538693A1 (de) * | 1985-10-31 | 1987-05-07 | Blaupunkt Werke Gmbh | Schaltnetzteil |
| DE3732790A1 (de) * | 1987-09-29 | 1989-04-13 | Thomson Brandt Gmbh | Schaltnetzteil |
| DD265500A1 (de) * | 1987-10-05 | 1989-03-01 | Geraete & Regler Werke Veb | Schaltnetzteil |
| JP2773195B2 (ja) * | 1988-04-05 | 1998-07-09 | 松下電器産業株式会社 | スイッチング電源装置 |
| US4937504A (en) * | 1988-08-31 | 1990-06-26 | Honeywell Inc. | Time delay initialization circuit |
| US4887022A (en) * | 1989-06-01 | 1989-12-12 | Cherry Semiconductor Corporation | Under voltage lockout circuit for switching mode power supply |
| DE58907009D1 (de) * | 1989-09-29 | 1994-03-24 | Siemens Ag | Schaltungsanordnung für ein Sperrwandler-Schalnetzteil. |
-
1991
- 1991-04-08 DE DE4111277A patent/DE4111277A1/de not_active Withdrawn
-
1992
- 1992-04-04 JP JP4507136A patent/JPH06509460A/ja active Pending
- 1992-04-04 DE DE59209609T patent/DE59209609D1/de not_active Expired - Fee Related
- 1992-04-04 EP EP92105856A patent/EP0526693A2/de active Pending
- 1992-04-04 EP EP92907767A patent/EP0579653B1/de not_active Expired - Lifetime
- 1992-04-04 WO PCT/EP1992/000760 patent/WO1992017934A2/de active IP Right Grant
- 1992-04-08 ZA ZA922545A patent/ZA922545B/xx unknown
-
1993
- 1993-10-08 US US08/138,212 patent/US5452195A/en not_active Expired - Lifetime
-
2000
- 2000-05-24 JP JP2000153651A patent/JP3281357B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP0579653A1 (de) | 1994-01-26 |
| DE59209609D1 (de) | 1999-02-18 |
| EP0579653B1 (de) | 1999-01-07 |
| ZA922545B (en) | 1992-12-30 |
| JP3281357B2 (ja) | 2002-05-13 |
| US5452195A (en) | 1995-09-19 |
| DE4111277A1 (de) | 1992-10-15 |
| WO1992017934A2 (de) | 1992-10-15 |
| EP0526693A2 (de) | 1993-02-10 |
| EP0526693A3 (ja) | 1995-03-22 |
| JPH06509460A (ja) | 1994-10-20 |
| WO1992017934A3 (de) | 1992-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000350453A (ja) | スイッチング電源 | |
| US4323961A (en) | Free-running flyback DC power supply | |
| US6107851A (en) | Offline converter with integrated softstart and frequency jitter | |
| JP4972112B2 (ja) | 低雑音感度を維持しつつ高パルス幅変調を生成するスイッチ・モード電源のための方法および装置 | |
| US6597221B2 (en) | Power converter circuit and method for controlling | |
| EP0385546B1 (en) | Switched-mode power supply circuit including a starting circuit | |
| US6137702A (en) | Circuit and method of activating and de-activating a switching regulator at any point in a regulation cycle | |
| US4321662A (en) | Power supply circuit for electrical apparatus | |
| JPH03235660A (ja) | スイッチングレギュレータ | |
| EP1552596A2 (en) | Capacitively coupled power supply | |
| EP0386989B1 (en) | A switch mode power supply with burst mode standby operation | |
| CA1211502A (en) | D.c. voltage converter | |
| US5867373A (en) | Switched-mode power supply | |
| US6081433A (en) | Switching power supply apparatus | |
| KR100199542B1 (ko) | 텔레비젼 수상기용 스위치 모드 파워 서플라이 | |
| EP0008539A1 (en) | Regulated DC power supply circuits | |
| EP1459429A2 (en) | Switched mode power supply with delay-compensated current mode control | |
| JPH01298956A (ja) | スイッチング電源 | |
| JP3499057B2 (ja) | スイッチモード電源回路 | |
| JPH05211766A (ja) | 高デューティサイクル電流制御型ｐｗｍレギュレータの安定性を改善する回路 | |
| JPS5932220Y2 (ja) | リンギング・チヨ−ク・コンバ−タ | |
| JPH08280172A (ja) | スイッチング電源装置のダミー負荷回路 | |
| JPS60213265A (ja) | スイツチングレギユレ−タ制御回路 | |
| JPS643250Y2 (ja) | ||
| RU2006062C1 (ru) | Импульсный стабилизатор постоянного напряжения понижающего типа |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080222 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 11 |