JP2000349447A - Multilayer printed wiring board and manufacture thereof - Google Patents

Multilayer printed wiring board and manufacture thereof

Info

Publication number
JP2000349447A
JP2000349447A JP15918399A JP15918399A JP2000349447A JP 2000349447 A JP2000349447 A JP 2000349447A JP 15918399 A JP15918399 A JP 15918399A JP 15918399 A JP15918399 A JP 15918399A JP 2000349447 A JP2000349447 A JP 2000349447A
Authority
JP
Japan
Prior art keywords
conductive pad
printed wiring
wiring board
layer
multilayer printed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP15918399A
Other languages
Japanese (ja)
Inventor
Tokuichi Ozaki
徳一 尾崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP15918399A priority Critical patent/JP2000349447A/en
Publication of JP2000349447A publication Critical patent/JP2000349447A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To prevent a crack at an insulating member from reaching an inner layer circuit pattern by embedding a cracking preventive member in an insulating member corresponding to an outer part of a part mounting conductive pad. SOLUTION: Related to a multilayer printed wiring board 1, a plurality of conductor patterns 4 and insulating layers 6 are laminated on front and rear surfaces of a printed board 2 of a core member. A part mounting conductive pad 5 is provided on the front surface of the multi-layer printed wiring board 1, and the conductive pad 5 is connected to the conductor pattern 4 through an inter layer connection conductor 7. A cracking preventive member 3 is provided at the lower layer of the part mounting conductive pad 5 through the insulating layer 6 so that the outer edge part of the conductive pad 5 comes to nearly the center in the width of the crack preventive material 3. Thus, a crack at the insulating member corresponding to the outer edge part of the conductive pad 5 is prevented from reaching the inner-layer circuit pattern.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は多層プリント配線板の改
良に係り、特に部品搭載用導電パッドの下部にクラック
進行防止用の部材を設けた多層プリント配線板に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement of a multilayer printed wiring board, and more particularly to a multilayer printed wiring board provided with a member for preventing the progress of cracks below conductive pads for mounting components.

【0002】[0002]

【従来の技術】通常の多層プリント配線板は内層回路と
絶縁部材とを交互に複数枚重ね合わせ積層する製造方法
や、絶縁部材と内層回路とを交互に複数層積み上げるビ
ルドアップ製造方法等により製造されている。これら多
層プリント配線板の表面には電子部品、例えばMPU、
LSI、抵抗、コンデンサー等が搭載される。またプリ
ント配線板の回路特性を測定するために信号を取り出す
IOピンが搭載される。これら電子部品の端子、IOピ
ンを接続する導電パッドが多層プリント配線板の表面に
設けられている。そしてこの導電パッドは電子部品の端
子および、IOピンとハンダ接続される。
2. Description of the Related Art Ordinary multilayer printed wiring boards are manufactured by a method of alternately stacking and laminating a plurality of inner layer circuits and insulating members, or a build-up manufacturing method of alternately stacking a plurality of layers of insulating members and inner layer circuits. Have been. Electronic components such as MPU,
An LSI, a resistor, a capacitor and the like are mounted. Further, an IO pin for extracting a signal for measuring circuit characteristics of the printed wiring board is mounted. Conductive pads for connecting terminals and IO pins of these electronic components are provided on the surface of the multilayer printed wiring board. The conductive pad is soldered to the terminal of the electronic component and the IO pin.

【0003】[0003]

【発明が解決しようとする課題】ところで、上記のよう
に導電パッドは実装されるべき電子部品の端子および、
IOピンとハンダ接続されるので、この時の熱にて導電
パッドとその下の絶縁部材が加熱されることになる。し
かし、一般に導電パッドとそれが形成された絶縁部材と
は熱膨張率が異なるために導電パッドのエッジ部に対応
した位置から絶縁部材にクラックを生じることがある。
特に薄いポリイミド樹脂の絶縁層の最外層にホトリソ法
で微細なメタルパッドを形成したビルドアップ製法の基
板では、導電パッドの外周線下に応力が集中してポリイ
ミド樹脂にクラックを生じやすい傾向がある。絶縁部材
にクラックを生じると、そのクラックを通してプロセス
中の薬品や空気中の水分が浸透する。いわゆるマイグレ
ーション現象により導電パッドと内層回路の間の絶縁抵
抗が低下したりあるいは短絡したりする障害が起こり、
結果としてプリント配線板の信頼性を低下することにな
る。
By the way, as described above, the conductive pad is a terminal of an electronic component to be mounted, and
Since the IO pins are connected to the solder, the heat at this time heats the conductive pad and the insulating member thereunder. However, in general, the conductive pad and the insulating member on which the conductive pad is formed have different coefficients of thermal expansion, so that the insulating member may crack at a position corresponding to the edge of the conductive pad.
In particular, in the case of a build-up manufacturing substrate in which fine metal pads are formed on the outermost layer of a thin polyimide resin insulating layer by photolithography, stress tends to concentrate under the outer peripheral line of the conductive pad and cracks tend to occur in the polyimide resin. . When a crack occurs in the insulating member, chemicals during the process and moisture in the air permeate through the crack. The so-called migration phenomenon causes a failure that the insulation resistance between the conductive pad and the inner layer circuit is reduced or short-circuited,
As a result, the reliability of the printed wiring board is reduced.

【0004】従って本発明の目的は、多層プリント配線
板の最外層として設けられた導電パッドとその下の絶縁
部材との熱膨張率の差異により、当該導電パッドの外縁
部に対応した絶縁部材に生じるクラックが内層回路パタ
ーンに達するのを防止するにある。
Accordingly, an object of the present invention is to provide an insulating member corresponding to the outer edge of the conductive pad due to the difference in the coefficient of thermal expansion between the conductive pad provided as the outermost layer of the multilayer printed wiring board and the insulating member thereunder. The purpose is to prevent the resulting cracks from reaching the inner layer circuit pattern.

【0005】また本発明の別の目的は、絶縁部材に生じ
たクラックを通してのマイグレーション現象を抑制し
て、プリント配線板の信頼度向上を図る点にある。
Another object of the present invention is to improve the reliability of a printed wiring board by suppressing a migration phenomenon through a crack generated in an insulating member.

【0006】[0006]

【課題を解決するための手段】請求項1に記載の発明
は、多層プリント配線板の最外層として絶縁部材上に設
けられた部品搭載用導電パッドの少なくとも外縁部に対
応する前記絶縁部材中に、当該絶縁部材に生ずるクラッ
クの進行を防止するクラック進行防止部材を埋設して成
ることを特徴とする多層プリント配線板を提供する。従
って、多層プリント配線板の最外層として設けられた導
電パッドとその下の絶縁部材との熱膨張率の差異によ
り、当該導電パッドの外縁部に対応した絶縁部材に生じ
るクラックが内層回路パターンに達するのを防止でき
る。またその他に、絶縁部材に生じたクラックを通して
のマイグレーション現象を抑制して、プリント配線板の
信頼度向上を図ることができる。
According to a first aspect of the present invention, there is provided the insulating member corresponding to at least the outer edge of the component mounting conductive pad provided on the insulating member as the outermost layer of the multilayer printed wiring board. And a multilayer printed wiring board characterized in that a crack progress preventing member for preventing the progress of cracks generated in the insulating member is embedded. Therefore, due to the difference in the coefficient of thermal expansion between the conductive pad provided as the outermost layer of the multilayer printed wiring board and the insulating member thereunder, cracks generated in the insulating member corresponding to the outer edge of the conductive pad reach the inner layer circuit pattern. Can be prevented. In addition, the migration phenomenon through cracks generated in the insulating member can be suppressed, and the reliability of the printed wiring board can be improved.

【0007】請求項2に記載の発明は、請求項1記載の
クラック進行防止部材の幅Wは、前記部品搭載用導電パ
ッドとクラック進行防止部材との間隔Lとは W>L×
2×√3の関係を有していることを特徴とする多層プリ
ント配線板を提供する。従って、部品搭載用導電パッド
の外縁部の下部に発生したクラックはクラック進行防止
部材にて進行を防止される。
According to a second aspect of the present invention, the width W of the crack progress preventing member according to the first aspect is such that the distance L between the component mounting conductive pad and the crack progress preventing member is W> L ×
Provided is a multilayer printed wiring board having a relationship of 2 × 23. Accordingly, cracks generated below the outer edge of the component mounting conductive pad are prevented from progressing by the crack progress preventing member.

【0008】請求項3に記載の発明は、請求項1記載の
クラック進行防止部材が絶縁部材中に設けられた内層回
路と対応する位置にのみ設けられたことを特徴とする多
層プリント配線板を提供する。従って、部品搭載用導電
パッドの外縁部の下部に発生したクラックは中間層に設
けられた内層回路まで進行することがない。
According to a third aspect of the present invention, there is provided a multilayer printed wiring board, wherein the crack progress preventing member according to the first aspect is provided only at a position corresponding to an inner layer circuit provided in the insulating member. provide. Therefore, a crack generated below the outer edge of the component mounting conductive pad does not propagate to the inner layer circuit provided in the intermediate layer.

【0009】請求項4に記載の発明は、請求項1記載の
クラック進行防止部材が前記部品搭載用導電パッドと同
じ材料で作られたことを特徴とする多層プリント配線板
を提供する。従って、必要以上に多層プリント配線板材
料の種類、製造工程を増すことがない。
According to a fourth aspect of the present invention, there is provided a multilayer printed wiring board, wherein the crack progress preventing member according to the first aspect is made of the same material as that of the component mounting conductive pad. Therefore, the number of types of multilayer printed wiring board materials and manufacturing processes are not increased more than necessary.

【0010】請求項5に記載の発明は、多層プリント配
線板の製造方法において、内層回路を作る工程と、部品
搭載用導電パッドの少なくとも外縁部に対応する前記絶
縁部材中に当該絶縁部材に生ずるクラックの進行を防止
するクラック進行防止部材を埋設する工程とを経て製造
されることを特徴とする多層プリント配線板の製造方法
を提供する。従って、導電パッドとその下の絶縁部材と
の熱膨張率の差異により、当該導電パッドの外縁部に対
応した絶縁部材に生じるクラックが内層回路パターンに
達するのを防止するクラック進行防止部材を作ることが
できる。
According to a fifth aspect of the present invention, in the method of manufacturing a multilayer printed wiring board, a step of forming an inner layer circuit and the insulating member is formed in the insulating member corresponding to at least the outer edge portion of the component mounting conductive pad. And a step of embedding a crack progress preventing member for preventing the progress of cracks. Therefore, a crack progress preventing member for preventing a crack generated in the insulating member corresponding to the outer edge portion of the conductive pad from reaching the inner layer circuit pattern due to a difference in thermal expansion coefficient between the conductive pad and the insulating member thereunder is provided. Can be.

【0011】請求項6に記載の発明は、請求項5記載の
前記クラック進行防止部材の製造工程が前記内層回路の
製造工程と同じレジスト層形成、メッキ処理、レジスト
層剥離であることを特徴とする多層プリント配線板を提
供する。この結果、特別の製造工程を設けることなく一
貫した流れ作業の工程で製造できる。
According to a sixth aspect of the present invention, the step of manufacturing the crack progress preventing member according to the fifth aspect is the same as the step of manufacturing the inner layer circuit, that is, forming a resist layer, plating, and stripping the resist layer. To provide a multilayer printed wiring board. As a result, it is possible to manufacture in a consistent flow operation process without providing a special manufacturing process.

【0012】[0012]

【発明の実施の形態】本発明の実施例を図面に基づいて
説明する。
Embodiments of the present invention will be described with reference to the drawings.

【0013】図1は本発明の実施例の多層プリント配線
板の断面図である。1は多層プリント配線板、2はプリ
ント基板、3はクラック進行防止部材、4は導体パター
ン、5は部品搭載用導電パッド、6は絶縁層(絶縁部
材)、7は層間接続導体、8は層間接続導体相互を接続
する接続継手である。
FIG. 1 is a sectional view of a multilayer printed wiring board according to an embodiment of the present invention. 1 is a multilayer printed wiring board, 2 is a printed board, 3 is a crack progress preventing member, 4 is a conductor pattern, 5 is a conductive pad for mounting components, 6 is an insulating layer (insulating member), 7 is an interlayer connection conductor, and 8 is an interlayer. Connection joints for connecting the connection conductors.

【0014】通常の多層プリント配線板1はコア部材で
あるプリント基板2の表裏面に導体パターン4と絶縁層
6とを積層体として複数の積層体が設けられている。し
かし図1は理解を容易にするために、上面だけに複数の
積層体が設けられている。
In a general multilayer printed wiring board 1, a plurality of laminates are provided on the front and back surfaces of a printed board 2 which is a core member, with a conductor pattern 4 and an insulating layer 6 as laminates. However, in FIG. 1, a plurality of laminates are provided only on the upper surface for easy understanding.

【0015】多層プリント配線板1の表面に部品搭載用
導電パッド5が設けられている。この部品搭載用導電パ
ッド5に搭載される部品の端子およびIOピンをハンダ
接続する。そして中間層に導体パターン4を設けてい
る。この導体パターン4は信号、電源およびアース等で
ある。部品搭載用導電パッド5は図示しない導体パター
ン4と層間接続導体7を介して導通接続される。この層
間接続導体7相互を接続する接続継手9が接続面積を増
やす接続補強用の役割をする。そしてクラック進行防止
部材3の中心部と接続継手9および層間接続導体7の中
心部とを接続している。また絶縁層6は上下層の各導体
パターン4と部品搭載用導電パッド5とを絶縁してい
る。
A conductive pad 5 for mounting components is provided on the surface of the multilayer printed wiring board 1. The terminals of the components mounted on the component mounting conductive pads 5 and the IO pins are connected by soldering. The conductor pattern 4 is provided on the intermediate layer. The conductor pattern 4 is a signal, a power supply, a ground, and the like. The component mounting conductive pad 5 is electrically connected to a conductor pattern 4 (not shown) via an interlayer connection conductor 7. The connection joints 9 connecting the interlayer connection conductors 7 play a role of connection reinforcement for increasing the connection area. The central portion of the crack progress preventing member 3 is connected to the central portions of the connection joint 9 and the interlayer connection conductor 7. The insulating layer 6 insulates each of the upper and lower conductor patterns 4 from the component mounting conductive pad 5.

【0016】クラック進行防止部材3は部品搭載用導電
パッド5の下層に絶縁層6を介して設けられている。そ
して部品搭載用導電パッド5の外縁部がクラック進行防
止部材3の幅の略中心になるように設けられている。部
品搭載用導電パッド5の外縁部から発生したクラックは
角度θ120度の範囲内に進行することが判明してい
る。従って、クラック進行防止部材の幅Wは部品搭載用
導電パッド5とクラック進行防止部材3との間隔Lと次
式の関係を有している。
The crack progress preventing member 3 is provided below the component mounting conductive pad 5 with an insulating layer 6 interposed therebetween. The component mounting conductive pad 5 is provided so that the outer edge thereof is substantially at the center of the width of the crack progress preventing member 3. It has been found that the crack generated from the outer edge of the component mounting conductive pad 5 proceeds within the range of the angle θ120 degrees. Accordingly, the width W of the crack progress preventing member has the following relationship with the distance L between the component mounting conductive pad 5 and the crack progress preventing member 3.

【0017】W>L×2×√3 すなわち、クラック進行防止部材の幅Wは、部品搭載用
導電パッド5とクラック進行防止部材3との間隔Lの2
倍に、更に√3倍した値より大きくしている。従って、
部品搭載用導電パッド5の外縁部にクラックが発生して
もクラック進行防止部材3に阻止されて導体パターン4
まで進行できない。
W> L × 2 × √3 That is, the width W of the crack progress preventing member is 2 times the distance L between the component mounting conductive pad 5 and the crack progress preventing member 3.
It is twice as large as the value multiplied by √3. Therefore,
Even if a crack occurs at the outer edge of the component mounting conductive pad 5, the crack is prevented by the crack progress preventing member 3 and the conductive pattern 4 is prevented.
Unable to progress until.

【0018】図2は部品搭載用導電パッドとクラック進
行防止部材との位置関係を説明する平面図である。
FIG. 2 is a plan view for explaining the positional relationship between the component mounting conductive pad and the crack progress preventing member.

【0019】部品搭載用導電パッド5は円板状で、直径
d2約700μmmΦ、厚み約5μmmである。クラック進
行防止部材3は中空円板状で、外径d3約720μmm
Φ、内径d1約680μmmΦ、幅Wは約40μmm、厚み
約3μmmである。従ってクラック進行防止部材3の幅W
の中心に部品搭載用導電パッド5の外縁部が重畳して設
けられている。
The component mounting conductive pad 5 has a disk shape, a diameter d2 of about 700 μmmΦ, and a thickness of about 5 μmm. The crack progress preventing member 3 has a hollow disk shape and an outer diameter d3 of about 720 μmm.
Φ, inner diameter d1 about 680 μmmΦ, width W about 40 μmm, thickness about 3 μmm. Therefore, the width W of the crack progress preventing member 3
The outer edge of the component mounting conductive pad 5 is provided in a superimposed manner at the center.

【0020】本発明の実施例の部品搭載用導電パッド5
の形状は円板状で、クラック進行防止部材3は中空円板
状で説明した。しかし部品搭載用導電パッド5の形状は
如何様でもよく、クラック進行防止部材3と絶縁され、
部品搭載用導電パッド5の外縁部がクラック進行防止部
材3の領域と重畳していれば同様な効果を生じる。
The component mounting conductive pad 5 according to the embodiment of the present invention.
Has been described as a disk shape, and the crack progress preventing member 3 is a hollow disk shape. However, the shape of the component mounting conductive pad 5 may be any shape, and is insulated from the crack progress preventing member 3.
The same effect is obtained if the outer edge of the component mounting conductive pad 5 overlaps the region of the crack progress preventing member 3.

【0021】次に、本発明の多層プリント配線板の製造
方法を説明する。 <第1の実施例>図3と図4の工程図は本発明の多層プ
リント配線板の製造方法を説明する工程図である。下記
の各工程で以下の処理が行われる。
Next, a method for manufacturing a multilayer printed wiring board according to the present invention will be described. <First Embodiment> FIGS. 3 and 4 are process diagrams illustrating a method for manufacturing a multilayer printed wiring board according to the present invention. The following processing is performed in each of the following steps.

【0022】図3(a)の工程は、導体パターン4と接
続継手9と層間接続導体7とがコア材であるプリント基
板2の表面に設けられている。この導体パターン4、接
続継手9、層間接続導体7の厚みは約5μmmである。こ
の導体パターン4の上に絶縁樹脂、例えばポリイミド樹
脂をスピンコート製造法にて絶縁層6を設けている。更
に絶縁層6の上にスパッタ製造法で銅を蒸着して銅層1
1を形成する。この銅層11の厚みは約5000オング
ストロームである。この銅層11は次工程のメッキ工程
でメッキ用電極端子として使用される。
In the step shown in FIG. 3A, the conductor pattern 4, the connection joint 9, and the interlayer connection conductor 7 are provided on the surface of the printed circuit board 2 which is a core material. The thickness of the conductor pattern 4, the connection joint 9, and the interlayer connection conductor 7 is about 5 μm. An insulating layer 6 is provided on the conductor pattern 4 by spin coating of an insulating resin, for example, a polyimide resin. Further, copper is vapor-deposited on the insulating layer 6 by a sputtering method to form a copper layer 1.
Form one. The thickness of the copper layer 11 is about 5000 angstroms. This copper layer 11 is used as an electrode terminal for plating in the next plating step.

【0023】次に、図3(b)の工程は、感光性のエッ
チングレジスト材が銅層11の上面に厚み約10μmmに
塗布されている。このエッチングレジスト材は導体パタ
ーン4および接続継手9の形状に露光し、その後現像を
行い、レジスト層12を形成される。
Next, in the step of FIG. 3B, a photosensitive etching resist material is applied on the upper surface of the copper layer 11 to a thickness of about 10 μm. This etching resist material is exposed to the shape of the conductor pattern 4 and the connection joint 9 and then developed to form a resist layer 12.

【0024】更に、図3(c)の工程は、銅メッキ処理
を施され、この銅メッキは電極端子つまり銅層11の上
面のみに導体パターンと41と接続継手9とが形成され
る。この導体パターン41、接続継手9の厚みは約5μ
mmである。
Further, in the step of FIG. 3 (c), a copper plating process is performed, and in this copper plating, the conductor pattern, 41 and the connection joint 9 are formed only on the electrode terminals, that is, only on the upper surface of the copper layer 11. The thickness of the conductor pattern 41 and the connection joint 9 is about 5 μm.
mm.

【0025】次に、図3(d)の工程は、レジスト層1
2がエッチング液で剥離される。
Next, the step of FIG.
2 is removed by the etching solution.

【0026】更に、図3(e)の工程は、感光性のエッ
チングレジスト材が導体パターン41、接続継手9を設
けた銅層11の上に厚み約20μmmに塗布される。そし
てエッチングレジスト材は層間接続導体7の形状に露光
され、その後現像され、レジスト層13が形成される。
Further, in the step of FIG. 3E, a photosensitive etching resist material is applied on the copper layer 11 provided with the conductor pattern 41 and the connection joint 9 to a thickness of about 20 μm. Then, the etching resist material is exposed to the shape of the interlayer connection conductor 7 and then developed to form the resist layer 13.

【0027】更に、図3(f)の工程は、銅メッキ処理
を施され、そして銅メッキは電極端子つまり銅層11の
上のみに層間接続導体71が厚み約15μmmに形成され
る。その後にレジスト層13をエッチング液で剥離し、
後に表面に現れた導体パターン41と銅層11をエッチ
ングする。導体パターン41の下部の銅層11を除く銅
層11が消滅するまでエッチング処理される。つまり銅
層11の厚み約5000オングストロームは導体パター
ン41の厚み約5μmmと比べ非常に薄いために導体パタ
ーン41がエッチングされる前に銅層11のエッチング
が終了する。そして銅層11によって繋がっていた各導
体パターン41は分離される。
Further, in the step of FIG. 3 (f), a copper plating process is performed, and in the copper plating, an interlayer connection conductor 71 having a thickness of about 15 μm is formed only on the electrode terminals, that is, on the copper layer 11. After that, the resist layer 13 is peeled off with an etching solution,
The conductor pattern 41 and the copper layer 11 that later appeared on the surface are etched. The etching process is performed until the copper layer 11 excluding the copper layer 11 under the conductor pattern 41 disappears. That is, since the thickness of the copper layer 11 is about 5000 Å, which is very thin compared to the thickness of the conductor pattern 41 of about 5 μm, the etching of the copper layer 11 is completed before the conductor pattern 41 is etched. Then, the respective conductor patterns 41 connected by the copper layer 11 are separated.

【0028】次に、図3(g)の工程は、絶縁層61が
形成されている。この絶縁層61は層間接続導体71と
導体パターン41が充分にポリイミド樹脂で被覆される
厚み約20μmmにスピンコート製造法およびポリイミド
樹脂シート貼付け等で作られる。そして加熱キュアす
る。
Next, in the step of FIG. 3G, an insulating layer 61 is formed. The insulating layer 61 is formed by a spin coating method or a polyimide resin sheet attachment to a thickness of about 20 μm in which the interlayer connection conductor 71 and the conductor pattern 41 are sufficiently covered with the polyimide resin. Then, heat and cure.

【0029】更に、図4(h)の工程は、銅層111が
絶縁層61の上にスパッタ製造方法で形成されている。
そして前記と同様に、この銅層111の厚みは約500
0オングストロームである。この銅層111は次工程の
メッキ工程でメッキ用電極端子として使用される。
4H, the copper layer 111 is formed on the insulating layer 61 by a sputtering method.
As described above, the thickness of the copper layer 111 is about 500
0 Angstrom. This copper layer 111 is used as an electrode terminal for plating in the next plating step.

【0030】次に、図4(i)の工程は、感光性のエッ
チングレジスト材が銅層111の上面に塗布されてい
る。このエッチングレジスト材はクラック進行防止部材
3の形状に露光され、その後現像されて、レジスト層1
4を形成される。従ってレジスト層14に形成されたク
ラック進行防止部材3の形状は層間接続導体71の中心
を芯にした中空円板状で、外径d3約720μmmΦ、内
径d1約680μmmΦである。
Next, in the step of FIG. 4I, a photosensitive etching resist material is applied on the upper surface of the copper layer 111. This etching resist material is exposed to the shape of the crack progress preventing member 3 and then developed to form the resist layer 1.
4 is formed. Accordingly, the shape of the crack progress preventing member 3 formed on the resist layer 14 is a hollow disk centered on the center of the interlayer connection conductor 71 and has an outer diameter d3 of about 720 μmmΦ and an inner diameter d1 of about 680 μmmΦ.

【0031】更に、図4(j)の工程は、銅メッキ処理
を施され、そして銅メッキは電極端子つまり銅層111
の上面のみに設けられ、そしてクラック進行防止部材3
が形成される。このクラック進行防止部材3の厚みは約
3μmm程度である。その後にレジスト層111をエッチ
ング液で剥離し、その後クラック進行防止部材3と銅層
111をエッチングする。クラック進行防止部材3の下
部の銅層111を除く銅層111が消滅するまでエッチ
ングされる。前記と同様に銅層111の厚みは約500
0オングストロームと非常に薄いためにクラック進行防
止部材3がエッチングされる前に銅層112のエッチン
グが終了する。
Further, in the step of FIG. 4 (j), a copper plating process is performed, and the copper plating is applied to the electrode terminals, that is, the copper layer 111.
Provided only on the upper surface of the
Is formed. The thickness of the crack progress preventing member 3 is about 3 μmm. Thereafter, the resist layer 111 is peeled off with an etchant, and then the crack progress preventing member 3 and the copper layer 111 are etched. The etching is performed until the copper layer 111 excluding the copper layer 111 below the crack progress preventing member 3 disappears. As described above, the thickness of the copper layer 111 is about 500
The etching of the copper layer 112 is completed before the crack progress preventing member 3 is etched because it is very thin at 0 Å.

【0032】更に、図4(k)の工程は、感光性のエッ
チングレジスト材をクラック進行防止部材3を厚み約5
μmmに塗布して絶縁層611が形成される。そして加熱
キュアする。
Further, in the step of FIG. 4 (k), a photosensitive etching resist material is coated with a crack progress preventing member 3 having a thickness of about 5 mm.
The insulating layer 611 is formed by applying a thickness of μm. Then, heat and cure.

【0033】次に、図4(l)の工程は、絶縁層611
の表面を研磨して、層間接続導体71と絶縁層611を
同一面にされる。従ってクラック進行防止部材3の上面
に厚み約5μmmの絶縁層611が形成される。
Next, the step of FIG.
Is polished to make the interlayer connection conductor 71 and the insulating layer 611 on the same surface. Therefore, an insulating layer 611 having a thickness of about 5 μm is formed on the upper surface of the crack progress preventing member 3.

【0034】更に、図4(m)の工程は、この絶縁層6
11の上にスパッタ製造方法で銅が蒸着される。従って
銅層112が絶縁層611の上に形成される。この銅層
112の厚みは約5000オングストロームで次工程の
メッキ処理工程で電極端子として使用される。
Further, the step of FIG.
Copper is vapor-deposited on 11 by a sputter manufacturing method. Therefore, the copper layer 112 is formed on the insulating layer 611. This copper layer 112 has a thickness of about 5000 angstroms and is used as an electrode terminal in a plating process in the next process.

【0035】次に、図4(n)の工程は、感光性のエッ
チングレジスト材が銅層112の上面に厚み約10μmm
に塗布される。このエッチングレジスト材は部品搭載用
導電パッド5の形状に露光され、現像されて、そしてレ
ジスト層15を形成される。従ってレジスト層15に形
成された部品搭載用導電パッド5の形状は層間接続導体
71の中心を芯にした円板状で直径d2が約700μmm
Φである。
Next, in the step of FIG. 4 (n), a photosensitive etching resist material is coated on the upper surface of the copper layer 112 to a thickness of about 10 μm.
Applied to This etching resist material is exposed to the shape of the component mounting conductive pad 5, developed, and a resist layer 15 is formed. Therefore, the component mounting conductive pad 5 formed on the resist layer 15 has a disk shape centered on the center of the interlayer connection conductor 71 and a diameter d2 of about 700 μm.
Is Φ.

【0036】そして、最終工程としての、図1は銅メッ
キ処理を施され、そして銅メッキは電極端子つまり銅層
112の上面のみに部品搭載用導電パッド5が設けられ
る。その後レジスト層15はエッチング液で剥離され
る。次に部品搭載用導電パッド5と銅層112とをエッ
チングする。前記と同様に銅層112の厚みは約500
0オングストロームと非常に薄いために部品搭載用導電
パッド5がエッチングされる前に銅層112のエッチン
グが終了する。
In FIG. 1 as a final step, a copper plating process is performed. In the copper plating, the component mounting conductive pads 5 are provided only on the electrode terminals, that is, only on the upper surface of the copper layer 112. Thereafter, the resist layer 15 is peeled off with an etching solution. Next, the component mounting conductive pad 5 and the copper layer 112 are etched. As described above, the thickness of the copper layer 112 is about 500
The etching of the copper layer 112 is completed before the component mounting conductive pad 5 is etched because it is as thin as 0 Å.

【0037】このような製造方法を使用することで、多
層プリント配線板の最外層として絶縁部材上に設けられ
た部品搭載用導電パッドの少なくとも外縁部に対応する
前記絶縁部材中に、当該絶縁部材に生ずるクラックの進
行を防止するクラック進行防止部材を埋設して成る多層
プリント配線板をつくることができる。
By using such a manufacturing method, the insulating member corresponding to at least the outer edge portion of the component mounting conductive pad provided on the insulating member as the outermost layer of the multilayer printed wiring board is provided. In this case, a multilayer printed wiring board can be manufactured by burying a crack progress preventing member for preventing the progress of cracks.

【0038】結果として、多層プリント配線板の最外層
として設けられた導電パッドとその下の絶縁部材との熱
膨張率の差異により、当該導電パッドの外縁部に対応し
た絶縁部材に生じるクラックが内層回路パターンに達す
るのを防止できる。また、絶縁部材に生じたクラックを
通してのマイグレーション現象を抑制して、プリント配
線板の信頼度向上を図れる。 <第2の実施例>図5と図6の工程図は本発明の多層プ
リント配線板の第2の実施例を説明する工程図である。
As a result, due to the difference in the coefficient of thermal expansion between the conductive pad provided as the outermost layer of the multilayer printed wiring board and the insulating member thereunder, cracks generated in the insulating member corresponding to the outer edge of the conductive pad are generated in the inner layer. The circuit pattern can be prevented from reaching. In addition, it is possible to suppress the migration phenomenon through cracks generated in the insulating member, and to improve the reliability of the printed wiring board. <Second Embodiment> FIGS. 5 and 6 are process diagrams illustrating a second embodiment of the multilayer printed wiring board according to the present invention.

【0039】第2の実施例は、第1の実施例の図4の
(a)の工程から図4の(g)の工程と同じ処理を行う
ため説明を省略する。図4の(g)の工程以降に下記の
処理を行う。
In the second embodiment, the same processes as those of the first embodiment shown in FIG. 4 (a) to FIG. 4 (g) are performed, so that the description will be omitted. The following processing is performed after the step of FIG.

【0040】図5(o)の工程は、接続継手9上の層間
接続導体71と、導体パターン41上面の絶縁層61の
厚みとを約5μmmに研磨されている。従って層間接続導
体71と絶縁層61とは同一面にされている。
In the step of FIG. 5 (o), the thickness of the interlayer connection conductor 71 on the connection joint 9 and the thickness of the insulating layer 61 on the upper surface of the conductor pattern 41 are polished to about 5 μm. Therefore, the interlayer connection conductor 71 and the insulating layer 61 are on the same plane.

【0041】更に、図5(p)の工程は、銅層121が
絶縁層61の上にスパッタ製造方法で形成されている。
この銅層121の厚みは約5000オングストロームで
ある。この銅層121は次工程のメッキ工程でメッキ用
電極端子として使用される。
Further, in the step of FIG. 5 (p), the copper layer 121 is formed on the insulating layer 61 by a sputtering manufacturing method.
The thickness of this copper layer 121 is about 5000 angstroms. This copper layer 121 is used as an electrode terminal for plating in the next plating step.

【0042】次に、図5(q)の工程は、銅層121の
上面に感光性のエッチングレジスト材が塗布されてい
る。このエッチングレジスト材はクラック進行防止部材
3と接続継手9の形状に露光され、次に現像されて、そ
してレジスト層16が設けられる。その後、銅メッキ処
理を施す。銅メッキは電極端子としての銅層121の上
面のみに、クラック進行防止部材3と接続継手9とが厚
み約5μmmに設けられる。従ってレジスト層16に形成
されたクラック進行防止部材3の形状は接続継手9の中
心を芯にした中空円板状で、外径d3約720μmmΦ、
内径d1約680μmmΦである。
Next, in the step of FIG. 5 (q), a photosensitive etching resist material is applied on the upper surface of the copper layer 121. This etching resist material is exposed to the shape of the crack progress preventing member 3 and the connection joint 9, then developed, and a resist layer 16 is provided. Thereafter, a copper plating process is performed. In the copper plating, the crack progress preventing member 3 and the connection joint 9 are provided with a thickness of about 5 μm only on the upper surface of the copper layer 121 as an electrode terminal. Therefore, the shape of the crack progress preventing member 3 formed in the resist layer 16 is a hollow disk shape centered on the center of the connection joint 9 and has an outer diameter d3 of about 720 μmmΦ,
The inner diameter d1 is about 680 μmmΦ.

【0043】更に、図5(r)の工程は、レジスト層1
6はエッチング液で剥離される。
Further, the step of FIG.
6 is peeled off by an etching solution.

【0044】次に、図5(s)の工程は、感光性のエッ
チングレジスト材がクラック進行防止部材3、接続継手
9の上に塗布されている。このエッチングレジスト材は
層間接続導体71の形状に露光され、次に現像される。
従ってレジスト層16が設けられる。
Next, in the step of FIG. 5 (s), a photosensitive etching resist material is applied on the crack progress preventing member 3 and the connection joint 9. This etching resist material is exposed to the shape of the interlayer connection conductor 71 and then developed.
Therefore, a resist layer 16 is provided.

【0045】更に、図6(t)の工程は、銅メッキ処理
を施され、そして銅メッキは電極端子の銅層121の上
面のみに設けられ、層間接続導体71が形成される。そ
の後レジスト層17をエッチング液で剥離する。次にク
ラック進行防止部材3と銅層121をエッチングする。
前記と同様に銅層121の厚みは約5000オングスト
ロームと非常に薄いためにクラック進行防止部材3がエ
ッチングされる前に銅層111のエッチングが終了す
る。
Further, in the step of FIG. 6 (t), a copper plating process is performed, and the copper plating is provided only on the upper surface of the copper layer 121 of the electrode terminal, and the interlayer connection conductor 71 is formed. Thereafter, the resist layer 17 is peeled off with an etching solution. Next, the crack progress preventing member 3 and the copper layer 121 are etched.
Similarly to the above, since the thickness of the copper layer 121 is very thin, about 5,000 angstroms, the etching of the copper layer 111 is completed before the crack progress preventing member 3 is etched.

【0046】更に、図6(u)の工程は、ポリイミド樹
脂をスピンコータにてクラック進行防止部材3と層間接
続導体71を厚み約10μmmに塗布して絶縁層621を
設ける。そして加熱キュアする。
Further, in the step of FIG. 6 (u), the insulating layer 621 is provided by applying a crack progress preventing member 3 and an interlayer connecting conductor 71 to a thickness of about 10 μm using a polyimide coater with a spin coater. Then, heat and cure.

【0047】次に、図6(v)の工程は、絶縁層621
の表面を研磨して、層間接続導体71と絶縁層621を
同一面にする。この時クラック進行防止部材3上の絶縁
層621の厚みは約5μmmである。
Next, the step of FIG.
Is polished so that the interlayer connection conductor 71 and the insulating layer 621 are flush with each other. At this time, the thickness of the insulating layer 621 on the crack progress preventing member 3 is about 5 μmm.

【0048】更に、図6(w)の工程は、この絶縁層6
21の上にスパッタ製造方法で銅が蒸着される。従って
銅層122が形成される。上記記載と同じく次工程のメ
ッキ処理工程で電極端子として使用される。
Further, the step of FIG.
Copper is deposited on 21 by a sputter manufacturing method. Accordingly, a copper layer 122 is formed. As in the above description, it is used as an electrode terminal in the subsequent plating step.

【0049】次に、図6(x)の工程は、銅層122の
上面に感光性のエッチングレジスト材が塗布され、この
エッチングレジスト材は部品搭載用導電パッド5の形状
に露光され、現像され、そしてレジスト層18を設けら
れている。従ってレジスト層18に形成された部品搭載
用導電パッド5のの形状は層間接続導体71の中心を芯
にした円板状で直径d2が約700μmmΦである。
Next, in the step of FIG. 6 (x), a photosensitive etching resist material is applied on the upper surface of the copper layer 122, and this etching resist material is exposed to the shape of the component mounting conductive pad 5 and developed. , And a resist layer 18 is provided. Therefore, the component mounting conductive pad 5 formed on the resist layer 18 has a disk shape centered on the center of the interlayer connection conductor 71 and a diameter d2 of about 700 μmmΦ.

【0050】そして、最終工程として、図1は銅メッキ
処理を施され、そして銅メッキは銅層122と接する溝
内のみに設けられ、部品搭載用導電パッド5が形成され
る。その後レジスト層18はエッチング液で剥離され
る。次に、部品搭載用導電パッド5と銅層122をエッ
チングする。部品搭載用導電パッド5の下部の銅層12
2を除く銅層122が消滅するまでエッチング処理され
る。
As a final step, FIG. 1 is subjected to a copper plating process, and the copper plating is provided only in the groove in contact with the copper layer 122, and the component mounting conductive pad 5 is formed. Thereafter, the resist layer 18 is peeled off with an etching solution. Next, the component mounting conductive pad 5 and the copper layer 122 are etched. Copper layer 12 below conductive pad 5 for mounting components
The etching process is performed until the copper layer 122 excluding 2 disappears.

【0051】第1および2の実施例では2層構造プリン
ト配線板で説明したが、これ以外の多層プリント配線板
であっても同様の効果が得られる。またビルドアップ製
造方法で説明したが、内層回路と絶縁部材を交互に複数
積層する積層方法であってもかまわない。
Although the first and second embodiments have been described with respect to a two-layer printed wiring board, similar effects can be obtained with other multilayer printed wiring boards. Further, although the build-up manufacturing method has been described, a lamination method in which a plurality of inner layer circuits and insulating members are alternately laminated may be employed.

【0052】[0052]

【発明の効果】以上説明したとおり本発明のような、多
層プリント配線板の製造方法を採用することにより、多
層プリント配線板の最外層として設けられた導電パッド
とその下の絶縁部材との熱膨張率の差異により、当該導
電パッドの外縁部に対応した絶縁部材に生じるクラック
が内層回路パターンに達するのを防止できる。また、絶
縁部材に生じたクラックを通してのマイグレーション現
象を抑制して、プリント配線板の信頼度向上を図れる。
As described above, by employing the method for manufacturing a multilayer printed wiring board as in the present invention, the heat conduction between the conductive pad provided as the outermost layer of the multilayer printed wiring board and the insulating member thereunder can be improved. Due to the difference in expansion coefficient, it is possible to prevent cracks generated in the insulating member corresponding to the outer edge of the conductive pad from reaching the inner layer circuit pattern. In addition, it is possible to suppress the migration phenomenon through cracks generated in the insulating member, and to improve the reliability of the printed wiring board.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の多層プリント配線板の断面図、FIG. 1 is a sectional view of a multilayer printed wiring board according to the present invention;

【図2】 本発明の部品搭載用導電パッドとクラック進
行防止部材との位置関係を説明する平面図、
FIG. 2 is a plan view illustrating the positional relationship between the component mounting conductive pad of the present invention and a crack progress preventing member.

【図3】 第1の実施例の多層プリント配線板の製造方
法を説明する各工程図、
FIG. 3 is a process chart illustrating a method for manufacturing a multilayer printed wiring board according to the first embodiment;

【図4】 第1の実施例の多層プリント配線板の製造方
法を説明する各工程図、
FIG. 4 is a process chart illustrating a method for manufacturing a multilayer printed wiring board according to the first embodiment;

【図5】 第2の実施例の多層プリント配線板の製造方
法を説明する各工程図、
FIG. 5 is a process chart illustrating a method for manufacturing a multilayer printed wiring board according to a second embodiment;

【図6】 第2の実施例の多層プリント配線板の製造方
法を説明する各工程図である。
FIG. 6 is a process chart for explaining a method of manufacturing a multilayer printed wiring board according to a second embodiment.

【符号の説明】[Explanation of symbols]

1 多層プリント配線板 2 プリント基板 3 クラック進行防止部材 4 導体パターン 5 部品搭載用導電パッド 6 絶縁層 7 層間接続導体 REFERENCE SIGNS LIST 1 multilayer printed wiring board 2 printed board 3 crack progress preventing member 4 conductive pattern 5 conductive pad for component mounting 6 insulating layer 7 interlayer connection conductor

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E338 AA03 AA16 BB72 CC01 CD02 CD33 EE11 EE28 5E346 AA05 AA11 AA12 AA15 BB01 BB11 BB16 DD03 DD22 DD33 DD47 EE33 EE39 FF04 GG17 GG23 HH08 HH11  ──────────────────────────────────────────────────続 き Continuing on the front page F term (reference)

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 多層プリント配線板の最外層として絶縁
部材上に設けられた部品搭載用導電パッドの少なくとも
外縁部に対応する前記絶縁部材中に、当該絶縁部材に生
ずるクラックの進行を防止するクラック進行防止部材を
埋設して成ることを特徴とする多層プリント配線板。
1. A crack for preventing a crack from occurring in an insulating member in an insulating member corresponding to at least an outer edge portion of a component mounting conductive pad provided on an insulating member as an outermost layer of a multilayer printed wiring board. A multilayer printed wiring board comprising a progress preventing member embedded therein.
【請求項2】 請求項1記載のクラック進行防止部材の
幅Wは、前記部品搭載用導電パッドとクラック進行防止
部材との間隔Lとは次式の関係を有していることを特徴
とする多層プリント配線板。 W>L×2×√3
2. The crack progress preventing member according to claim 1, wherein the width W of the crack progress preventing member has the following relationship with the distance L between the component mounting conductive pad and the crack progress preventing member. Multilayer printed wiring board. W> L × 2 × √3
【請求項3】 請求項1記載のクラック進行防止部材は
絶縁部材中に設けられた内層回路と対応する位置にのみ
設けられたことを特徴とする多層プリント配線板。
3. The multilayer printed wiring board according to claim 1, wherein the crack progress preventing member is provided only at a position corresponding to the inner layer circuit provided in the insulating member.
【請求項4】 請求項1記載のクラック進行防止部材は
前記部品搭載用導電パッドと同じ材料で作られたことを
特徴とする多層プリント配線板。
4. The multilayer printed wiring board according to claim 1, wherein the crack progress preventing member is made of the same material as the component mounting conductive pad.
【請求項5】 多層プリント配線板の製造方法におい
て、内層回路を作る工程と、部品搭載用導電パッドの少
なくとも外縁部に対応する前記絶縁部材中に、当該絶縁
部材に生ずるクラックの進行を防止するクラック進行防
止部材を埋設する工程とを経て製造されることを特徴と
する多層プリント配線板の製造方法。
5. A method for manufacturing a multilayer printed wiring board, comprising: a step of forming an inner layer circuit; And a step of burying a crack progress preventing member.
【請求項6】 請求項5記載の前記クラック進行防止部
材の製造工程は前記内層回路の製造工程と同じレジスト
層形成、メッキ処理、レジスト層剥離であることを特徴
とする多層プリント配線板。
6. The multilayer printed wiring board according to claim 5, wherein the step of manufacturing the crack progress preventing member is the same as the step of manufacturing the inner layer circuit, including forming a resist layer, plating, and removing a resist layer.
JP15918399A 1999-06-07 1999-06-07 Multilayer printed wiring board and manufacture thereof Withdrawn JP2000349447A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15918399A JP2000349447A (en) 1999-06-07 1999-06-07 Multilayer printed wiring board and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15918399A JP2000349447A (en) 1999-06-07 1999-06-07 Multilayer printed wiring board and manufacture thereof

Publications (1)

Publication Number Publication Date
JP2000349447A true JP2000349447A (en) 2000-12-15

Family

ID=15688135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15918399A Withdrawn JP2000349447A (en) 1999-06-07 1999-06-07 Multilayer printed wiring board and manufacture thereof

Country Status (1)

Country Link
JP (1) JP2000349447A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492599B1 (en) * 1999-09-13 2002-12-10 Hoya Corporation Multilayer wiring board, manufacturing method thereof, and wafer block contact board
US7304248B2 (en) 2003-04-04 2007-12-04 Denso Corporation Multi-layer printed circuit board and method for manufacturing the same
US8803311B2 (en) 2012-05-09 2014-08-12 Samsung Electronics Co., Ltd. Wiring boards and semiconductor packages including the same
JP2017028061A (en) * 2015-07-21 2017-02-02 株式会社デンソー Electronic device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6492599B1 (en) * 1999-09-13 2002-12-10 Hoya Corporation Multilayer wiring board, manufacturing method thereof, and wafer block contact board
US7304248B2 (en) 2003-04-04 2007-12-04 Denso Corporation Multi-layer printed circuit board and method for manufacturing the same
US8803311B2 (en) 2012-05-09 2014-08-12 Samsung Electronics Co., Ltd. Wiring boards and semiconductor packages including the same
JP2017028061A (en) * 2015-07-21 2017-02-02 株式会社デンソー Electronic device

Similar Documents

Publication Publication Date Title
JP4558776B2 (en) Circuit board manufacturing method
JP2018504776A (en) High speed interconnects for printed circuit boards
JPH03246993A (en) Mounting board
US20120080401A1 (en) Method of fabricating multilayer printed circuit board
JP4687205B2 (en) Electronic components
US6629366B1 (en) Method of producing a multilayer wiring board
JP2002076576A (en) Forming method for wiring pattern and original plate used therefor
JP2001223460A (en) Packaging circuit board and its manufacturing method
JP2000349447A (en) Multilayer printed wiring board and manufacture thereof
WO2011132274A1 (en) Substrate with built-in component, multilayer substrate using same, and method for manufacturing substrate with built-in component
JP2749461B2 (en) Multilayer circuit board and method of manufacturing the same
JPH1079568A (en) Manufacturing method of printed circuit board
KR20060042723A (en) Method for manufacturing rigid-flexible printed circuit board
TWI829396B (en) Circuit board structure and manufacturing method thereof
JP3733644B2 (en) Two-layer wiring board and manufacturing method thereof
WO2023209902A1 (en) Component mounting substrate
WO2021100471A1 (en) Wiring circuit board
JPH0739258Y2 (en) Terminal structure at board edge
JPH0433396A (en) Multilayer printed ceramic board with air layer
JP2001044631A (en) Multilayer board
JP2007059777A (en) Multilayered printed circuit board and method for manufacturing the same
JP4443105B2 (en) Multilayer substrate with flying tail and method for producing multilayer laminate
JP2004179485A (en) Printed wiring board and method of manufacturing the same
JPH09270329A (en) Electronic part and manufacturing method thereof
JP2022138469A (en) Multilayer wiring board and method for manufacturing the same

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060905