JP2000347939A - メモリ管理システムおよびメモリ管理方法 - Google Patents
メモリ管理システムおよびメモリ管理方法Info
- Publication number
- JP2000347939A JP2000347939A JP11159378A JP15937899A JP2000347939A JP 2000347939 A JP2000347939 A JP 2000347939A JP 11159378 A JP11159378 A JP 11159378A JP 15937899 A JP15937899 A JP 15937899A JP 2000347939 A JP2000347939 A JP 2000347939A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- address
- memory management
- area
- virtual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】
【課題】 本発明は、メモリ管理動作の高速化、メモリ
使用の高効率化およびメモリアクセスのために保持する
アドレスの軽減化を図るメモリ管理システムおよびメモ
リ管理方法を提供することを課題とする。 【解決手段】 メモリ３０を使用する処理装置２０と、
可変長の主記憶領域を動的に確保／解放する際に、実際
のメモリ３０のアドレスと仮想アドレスを関連づけるメ
モリ管理ユニット１０を有する。
使用の高効率化およびメモリアクセスのために保持する
アドレスの軽減化を図るメモリ管理システムおよびメモ
リ管理方法を提供することを課題とする。 【解決手段】 メモリ３０を使用する処理装置２０と、
可変長の主記憶領域を動的に確保／解放する際に、実際
のメモリ３０のアドレスと仮想アドレスを関連づけるメ
モリ管理ユニット１０を有する。
Description
【０００１】
【発明の属する技術分野】本発明は、メモリ管理技術に
係り、特にメモリ管理動作の高速化、メモリ使用の高効
率化およびメモリアクセスのために保持するアドレスの
軽減化を図るメモリ管理システムおよびメモリ管理方法
に関する。
係り、特にメモリ管理動作の高速化、メモリ使用の高効
率化およびメモリアクセスのために保持するアドレスの
軽減化を図るメモリ管理システムおよびメモリ管理方法
に関する。
【０００２】
【従来の技術】近年、コンピュータによって実行される
プログラムが大きくなり、物理的に実装されている主記
憶の記憶容量を超えることが多くなってきている。特
に、マルチ・プログラミングを行う装置においては２つ
以上のプログラムを主記憶内に置くので、仮想記憶方式
という方法が取られるのが一般的である。仮想記憶方式
とは、主記憶の論理構造（中央処理装置からみた主記憶
アドレス、仮想アドレス）と物理構造（実際の主記憶ア
ドレス、実アドレス）とを分離し、仮想アドレスすなわ
ち、論理アドレスですべて指定できる主記憶が存在する
かのようにみせる主記憶制御方式である。仮想記憶方式
ではプログラムは全て実行時に仮想アドレスから実アド
レスに変換される。この変換には例えば、ページ方式な
どがある。この仮想記憶方式によって主記憶の最大記憶
容量や、他プログラムとの関係を意識せずにプログラム
の作成を可能にできるとともに、主記憶の断片化を防ぐ
ことができる。これに対し、仮想記憶を使用せず、物理
的な主記憶だけを用いて記憶する方式を実記憶方式とい
い、仮想記憶方式を採用した主記憶制御方式に比べて、
主記憶の断片化の問題が顕著になる。すなわち、仮想記
憶を持たない実記憶方式においては、主記憶へのメモリ
の獲得、開放、領域サイズの変更を頻繁にかつランダム
に行うようなプログラムを実行した際に、主記憶の外部
断片化、内部断片化が発生し、実際に使用できるメモリ
領域が少なくなり、システムがダウンするという問題が
生じる。
プログラムが大きくなり、物理的に実装されている主記
憶の記憶容量を超えることが多くなってきている。特
に、マルチ・プログラミングを行う装置においては２つ
以上のプログラムを主記憶内に置くので、仮想記憶方式
という方法が取られるのが一般的である。仮想記憶方式
とは、主記憶の論理構造（中央処理装置からみた主記憶
アドレス、仮想アドレス）と物理構造（実際の主記憶ア
ドレス、実アドレス）とを分離し、仮想アドレスすなわ
ち、論理アドレスですべて指定できる主記憶が存在する
かのようにみせる主記憶制御方式である。仮想記憶方式
ではプログラムは全て実行時に仮想アドレスから実アド
レスに変換される。この変換には例えば、ページ方式な
どがある。この仮想記憶方式によって主記憶の最大記憶
容量や、他プログラムとの関係を意識せずにプログラム
の作成を可能にできるとともに、主記憶の断片化を防ぐ
ことができる。これに対し、仮想記憶を使用せず、物理
的な主記憶だけを用いて記憶する方式を実記憶方式とい
い、仮想記憶方式を採用した主記憶制御方式に比べて、
主記憶の断片化の問題が顕著になる。すなわち、仮想記
憶を持たない実記憶方式においては、主記憶へのメモリ
の獲得、開放、領域サイズの変更を頻繁にかつランダム
に行うようなプログラムを実行した際に、主記憶の外部
断片化、内部断片化が発生し、実際に使用できるメモリ
領域が少なくなり、システムがダウンするという問題が
生じる。
【０００３】このような問題点を解決することを目的と
する従来技術としては、例えば、特開平７−１３８５１
号公報に記載のものがある。すなわち、従来技術は、メ
モリの外部断片化および内部断片化を起こりにくくし、
主記憶を効率的に使用することを目的とするものであっ
て、主記憶を実アドレスで管理する実記憶システムにお
いて、主記憶を一定容量の部分とその容量より少ないか
あるいは等しい容量の可変部分に分割し、主記憶に対し
て出されたメモリ獲得要求に対応して一定容量の部分と
可変部分の内から、メモリ獲得要求のメモリ容量に最も
近い容量の部分を選択してメモリ獲得要求に対して割り
当て、主記憶が２つの領域に分割され、両領域は容量の
等しい複数の部分から構成されるとともに、一方の領域
はより小さい容量の部分に細分化可能に構成され、主記
憶に対して出されたメモリ獲得要求に対して細分化可能
領域においてメモリ獲得要求を割り当てることができる
か否かを判別し、割り当てることができないと判別され
た場合は細分化可能領域を他方の領域に拡張して割り当
てるメモリ管理方法である。このようなメモリ管理方法
は、小さなメモリ要求に対する容量の小さい割り当て領
域と大きなメモリ要求に対する容量の大きい割り当て領
域を分けることにより、再利用されにくい小さな空き領
域が主記憶のいたるところで生成されるのを防ぐことが
でき、メモリの外部断片化および内部断片化を起こりに
くくすることができるとともに、主記憶を効率的に使用
することができるといった効果が開示されている。
する従来技術としては、例えば、特開平７−１３８５１
号公報に記載のものがある。すなわち、従来技術は、メ
モリの外部断片化および内部断片化を起こりにくくし、
主記憶を効率的に使用することを目的とするものであっ
て、主記憶を実アドレスで管理する実記憶システムにお
いて、主記憶を一定容量の部分とその容量より少ないか
あるいは等しい容量の可変部分に分割し、主記憶に対し
て出されたメモリ獲得要求に対応して一定容量の部分と
可変部分の内から、メモリ獲得要求のメモリ容量に最も
近い容量の部分を選択してメモリ獲得要求に対して割り
当て、主記憶が２つの領域に分割され、両領域は容量の
等しい複数の部分から構成されるとともに、一方の領域
はより小さい容量の部分に細分化可能に構成され、主記
憶に対して出されたメモリ獲得要求に対して細分化可能
領域においてメモリ獲得要求を割り当てることができる
か否かを判別し、割り当てることができないと判別され
た場合は細分化可能領域を他方の領域に拡張して割り当
てるメモリ管理方法である。このようなメモリ管理方法
は、小さなメモリ要求に対する容量の小さい割り当て領
域と大きなメモリ要求に対する容量の大きい割り当て領
域を分けることにより、再利用されにくい小さな空き領
域が主記憶のいたるところで生成されるのを防ぐことが
でき、メモリの外部断片化および内部断片化を起こりに
くくすることができるとともに、主記憶を効率的に使用
することができるといった効果が開示されている。
【０００４】また他の従来技術としては、例えば、特許
第２７０３４９４号公報に記載のものがある。すなわ
ち、この従来技術は、メモリ参照挙動に基づいて不連続
ページをブロックにグループ化するためのシステムを提
供することを目的とするものであって、複数の仮想ペー
ジと物理メモリとを含むデータ処理装置の仮想記憶シス
テム用の仮想ページのスワップ・ブロックを組み立てる
方法において、物理メモリに存在するすべての仮想ペー
ジを分けて、活動リストと非活動リストのどちらかに入
れる分離ステップと、非活動リストに割り当てられた仮
想ページを、各グループごとに単一の所有プロセスをも
つグループ別に編成するステップと、各グループ内で、
各仮想ページの最も最近の使用からの経過時間に基づい
て仮想ページをスワップ・ブロックに割り当てる割当ス
テップと、スワップ・ブロックを補助記憶装置にページ
・アウトするステップと、各グループ内で、補助記憶装
置に既にセーブされている仮想ページを識別するステッ
プと、識別するステップにより識別された仮想ページを
スワップ・ブロックに割り当てることなく、識別された
仮想ページが占めていた物理メモリの空間を解放するス
テップとを有し、分離ステップが、参照された仮想ペー
ジを活動リスト中に置くステップと、活動リストを定期
的に走査して、所定の期間内に参照されなかった仮想ペ
ージを非活動リストに移すステップとを含み、割当ステ
ップは、最も以前に使用された仮想ページと、仮想ペー
ジとの経過時間の差が所定の限界値よりも大きくない仮
想ページをスワップ・ブロックに割り当てるスワップ・
ブロック割当方法である。
第２７０３４９４号公報に記載のものがある。すなわ
ち、この従来技術は、メモリ参照挙動に基づいて不連続
ページをブロックにグループ化するためのシステムを提
供することを目的とするものであって、複数の仮想ペー
ジと物理メモリとを含むデータ処理装置の仮想記憶シス
テム用の仮想ページのスワップ・ブロックを組み立てる
方法において、物理メモリに存在するすべての仮想ペー
ジを分けて、活動リストと非活動リストのどちらかに入
れる分離ステップと、非活動リストに割り当てられた仮
想ページを、各グループごとに単一の所有プロセスをも
つグループ別に編成するステップと、各グループ内で、
各仮想ページの最も最近の使用からの経過時間に基づい
て仮想ページをスワップ・ブロックに割り当てる割当ス
テップと、スワップ・ブロックを補助記憶装置にページ
・アウトするステップと、各グループ内で、補助記憶装
置に既にセーブされている仮想ページを識別するステッ
プと、識別するステップにより識別された仮想ページを
スワップ・ブロックに割り当てることなく、識別された
仮想ページが占めていた物理メモリの空間を解放するス
テップとを有し、分離ステップが、参照された仮想ペー
ジを活動リスト中に置くステップと、活動リストを定期
的に走査して、所定の期間内に参照されなかった仮想ペ
ージを非活動リストに移すステップとを含み、割当ステ
ップは、最も以前に使用された仮想ページと、仮想ペー
ジとの経過時間の差が所定の限界値よりも大きくない仮
想ページをスワップ・ブロックに割り当てるスワップ・
ブロック割当方法である。
【０００５】さらに上記従来技術について図３を用いて
説明する。図３は従来のメモリ管理方法の動作説明図で
ある。図３を参照すると、上記従来技術では、フリーメ
モリを管理するために一般にキューを使用していた。固
定長の領域を管理する場合にはキューの使用で充分であ
るが、可変長の領域をキューで管理するには複数のブロ
ックをまとめて大きなサイズの領域を確保することにな
る。
説明する。図３は従来のメモリ管理方法の動作説明図で
ある。図３を参照すると、上記従来技術では、フリーメ
モリを管理するために一般にキューを使用していた。固
定長の領域を管理する場合にはキューの使用で充分であ
るが、可変長の領域をキューで管理するには複数のブロ
ックをまとめて大きなサイズの領域を確保することにな
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記従
来技術では、可変長の領域をキューで管理する場合に、
複数のブロックをまとめて大きなサイズの領域を確保
し、メモリ上のポインタによって次のブロックのアドレ
スを得るため、ブロックの境界ではアドレス取得のため
のメモリアクセスが発生してしまう結果、性能の低下が
発生してしまうという問題点があった。
来技術では、可変長の領域をキューで管理する場合に、
複数のブロックをまとめて大きなサイズの領域を確保
し、メモリ上のポインタによって次のブロックのアドレ
スを得るため、ブロックの境界ではアドレス取得のため
のメモリアクセスが発生してしまう結果、性能の低下が
発生してしまうという問題点があった。
【０００７】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、メモリ管理動作の
高速化、メモリ使用の高効率化およびメモリアクセスの
ために保持するアドレスの軽減化を図るメモリ管理シス
テムおよびメモリ管理方法を提供する点にある。
のであり、その目的とするところは、メモリ管理動作の
高速化、メモリ使用の高効率化およびメモリアクセスの
ために保持するアドレスの軽減化を図るメモリ管理シス
テムおよびメモリ管理方法を提供する点にある。
【０００８】
【課題を解決するための手段】請求項１に記載の発明の
要旨は、メモリ管理動作の高速化、メモリ使用の高効率
化およびメモリアクセスのために保持するアドレスの軽
減化を図るメモリ管理システムであって、メモリを使用
する処理装置と、可変長の主記憶領域を動的に確保／解
放する際に、実際のメモリのアドレスと仮想アドレスを
関連づけるメモリ管理ユニットを有することを特徴とす
るメモリ管理システムに存する。また請求項２に記載の
発明の要旨は、メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理システムであって、メモリ
を使用する処理装置と、可変長の領域をメモリ上に動的
に確保する必要がある処理装置からの要求に応じて、ア
ドレス変換手段を用いて仮想的に連続した空き領域を確
保するメモリ管理ユニットを有することを特徴とするメ
モリ管理システムに存する。また請求項３に記載の発明
の要旨は、前記メモリ管理ユニットは、可変長の領域を
メモリ上に動的に確保する必要がある処理装置からの要
求に応じて仮想的に連続した空き領域を確保するための
アドレス変換手段を有することを特徴とする請求項１ま
たは２に記載のメモリ管理システムに存する。また請求
項４に記載の発明の要旨は、前記アドレス変換手段は、
可変長の領域をメモリ上に動的に確保する必要がある処
理装置からの要求に応じて仮想的に連続した空き領域を
確保する処理を実行する制御装置と、前記仮想的に連続
した空き領域の確保する際に、実際のメモリのアドレス
と仮想アドレスを関連づけるアドレス変換テーブルを有
することを特徴とする請求項３に記載のメモリ管理シス
テムに存する。また請求項５に記載の発明の要旨は、前
記アドレス変換テーブルの各エントリに、基本ブロック
ごとに変換先アドレスおよび使用可能フラグを設定する
とともに、単位メモリ領域ごとに使用中フラグを設定す
ることを特徴とする請求項４に記載のメモリ管理システ
ムに存する。また請求項６に記載の発明の要旨は、前記
メモリ管理ユニットは、メモリアサイン要求に応じて、
前記制御装置が前記アドレス変換テーブルを操作し、実
際のメモリのアドレスと仮想アドレスを関連づけた後、
仮想的に連続したアドレスを返却して、当該メモリアサ
イン要求のためにアドレスを予約するように構成されて
いることを特徴とする請求項４または５に記載のメモリ
管理システムに存する。また請求項７に記載の発明の要
旨は、メモリ管理動作の高速化、メモリ使用の高効率化
およびメモリアクセスのために保持するアドレスの軽減
化を図るメモリ管理方法であって、メモリを使用する処
理工程と、可変長の主記憶領域を動的に確保／解放する
際に、実際のメモリのアドレスと仮想アドレスを関連づ
けるメモリ管理工程を有することを特徴とするメモリ管
理方法に存する。また請求項８に記載の発明の要旨は、
メモリ管理動作の高速化、メモリ使用の高効率化および
メモリアクセスのために保持するアドレスの軽減化を図
るメモリ管理方法であって、メモリを使用する処理工程
と、可変長の領域をメモリ上に動的に確保する必要があ
る処理工程からの要求に応じて、アドレス変換工程を用
いて仮想的に連続した空き領域を確保するメモリ管理工
程を有することを特徴とするメモリ管理方法に存する。
また請求項９に記載の発明の要旨は、前記メモリ管理工
程は、可変長の領域をメモリ上に動的に確保する必要が
ある処理工程からの要求に応じて仮想的に連続した空き
領域を確保するためのアドレス変換工程を有することを
特徴とする請求項７または８に記載のメモリ管理方法に
存する。また請求項１０に記載の発明の要旨は、前記ア
ドレス変換工程は、可変長の領域をメモリ上に動的に確
保する必要がある処理工程からの要求に応じて仮想的に
連続した空き領域を確保する処理を実行する制御工程
と、前記仮想的に連続した空き領域の確保する際に、実
際のメモリのアドレスと仮想アドレスを関連づけるアド
レス変換テーブル処理工程を有することを特徴とする請
求項９に記載のメモリ管理方法に存する。また請求項１
１に記載の発明の要旨は、前記アドレス変換テーブル処
理工程の各エントリに、基本ブロックごとに変換先アド
レスおよび使用可能フラグを設定するとともに、単位メ
モリ領域ごとに使用中フラグを設定することを特徴とす
る請求項１０に記載のメモリ管理方法に存する。また請
求項１２に記載の発明の要旨は、前記メモリ管理工程
は、メモリアサイン要求に応じて、前記制御工程が前記
アドレス変換テーブル処理工程を操作し、実際のメモリ
のアドレスと仮想アドレスを関連づけた後、仮想的に連
続したアドレスを返却して、当該メモリアサイン要求の
ためにアドレスを予約する工程を含むことを特徴とする
請求項１０または１１に記載のメモリ管理方法に存す
る。
要旨は、メモリ管理動作の高速化、メモリ使用の高効率
化およびメモリアクセスのために保持するアドレスの軽
減化を図るメモリ管理システムであって、メモリを使用
する処理装置と、可変長の主記憶領域を動的に確保／解
放する際に、実際のメモリのアドレスと仮想アドレスを
関連づけるメモリ管理ユニットを有することを特徴とす
るメモリ管理システムに存する。また請求項２に記載の
発明の要旨は、メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理システムであって、メモリ
を使用する処理装置と、可変長の領域をメモリ上に動的
に確保する必要がある処理装置からの要求に応じて、ア
ドレス変換手段を用いて仮想的に連続した空き領域を確
保するメモリ管理ユニットを有することを特徴とするメ
モリ管理システムに存する。また請求項３に記載の発明
の要旨は、前記メモリ管理ユニットは、可変長の領域を
メモリ上に動的に確保する必要がある処理装置からの要
求に応じて仮想的に連続した空き領域を確保するための
アドレス変換手段を有することを特徴とする請求項１ま
たは２に記載のメモリ管理システムに存する。また請求
項４に記載の発明の要旨は、前記アドレス変換手段は、
可変長の領域をメモリ上に動的に確保する必要がある処
理装置からの要求に応じて仮想的に連続した空き領域を
確保する処理を実行する制御装置と、前記仮想的に連続
した空き領域の確保する際に、実際のメモリのアドレス
と仮想アドレスを関連づけるアドレス変換テーブルを有
することを特徴とする請求項３に記載のメモリ管理シス
テムに存する。また請求項５に記載の発明の要旨は、前
記アドレス変換テーブルの各エントリに、基本ブロック
ごとに変換先アドレスおよび使用可能フラグを設定する
とともに、単位メモリ領域ごとに使用中フラグを設定す
ることを特徴とする請求項４に記載のメモリ管理システ
ムに存する。また請求項６に記載の発明の要旨は、前記
メモリ管理ユニットは、メモリアサイン要求に応じて、
前記制御装置が前記アドレス変換テーブルを操作し、実
際のメモリのアドレスと仮想アドレスを関連づけた後、
仮想的に連続したアドレスを返却して、当該メモリアサ
イン要求のためにアドレスを予約するように構成されて
いることを特徴とする請求項４または５に記載のメモリ
管理システムに存する。また請求項７に記載の発明の要
旨は、メモリ管理動作の高速化、メモリ使用の高効率化
およびメモリアクセスのために保持するアドレスの軽減
化を図るメモリ管理方法であって、メモリを使用する処
理工程と、可変長の主記憶領域を動的に確保／解放する
際に、実際のメモリのアドレスと仮想アドレスを関連づ
けるメモリ管理工程を有することを特徴とするメモリ管
理方法に存する。また請求項８に記載の発明の要旨は、
メモリ管理動作の高速化、メモリ使用の高効率化および
メモリアクセスのために保持するアドレスの軽減化を図
るメモリ管理方法であって、メモリを使用する処理工程
と、可変長の領域をメモリ上に動的に確保する必要があ
る処理工程からの要求に応じて、アドレス変換工程を用
いて仮想的に連続した空き領域を確保するメモリ管理工
程を有することを特徴とするメモリ管理方法に存する。
また請求項９に記載の発明の要旨は、前記メモリ管理工
程は、可変長の領域をメモリ上に動的に確保する必要が
ある処理工程からの要求に応じて仮想的に連続した空き
領域を確保するためのアドレス変換工程を有することを
特徴とする請求項７または８に記載のメモリ管理方法に
存する。また請求項１０に記載の発明の要旨は、前記ア
ドレス変換工程は、可変長の領域をメモリ上に動的に確
保する必要がある処理工程からの要求に応じて仮想的に
連続した空き領域を確保する処理を実行する制御工程
と、前記仮想的に連続した空き領域の確保する際に、実
際のメモリのアドレスと仮想アドレスを関連づけるアド
レス変換テーブル処理工程を有することを特徴とする請
求項９に記載のメモリ管理方法に存する。また請求項１
１に記載の発明の要旨は、前記アドレス変換テーブル処
理工程の各エントリに、基本ブロックごとに変換先アド
レスおよび使用可能フラグを設定するとともに、単位メ
モリ領域ごとに使用中フラグを設定することを特徴とす
る請求項１０に記載のメモリ管理方法に存する。また請
求項１２に記載の発明の要旨は、前記メモリ管理工程
は、メモリアサイン要求に応じて、前記制御工程が前記
アドレス変換テーブル処理工程を操作し、実際のメモリ
のアドレスと仮想アドレスを関連づけた後、仮想的に連
続したアドレスを返却して、当該メモリアサイン要求の
ためにアドレスを予約する工程を含むことを特徴とする
請求項１０または１１に記載のメモリ管理方法に存す
る。
【０００９】
【発明の実施の形態】以下に示す実施の形態の特徴は、
可変長の領域をメモリ上に動的に確保する必要がある処
理装置において、アドレス変換手段（制御装置およびア
ドレス変換テーブル）を用いて仮想的に連続した空き領
域を確保し、空き領域管理の効率化と高速なメモリアク
セスを実現できることにある。以下、本発明の実施の形
態を図面に基づいて詳細に説明する。
可変長の領域をメモリ上に動的に確保する必要がある処
理装置において、アドレス変換手段（制御装置およびア
ドレス変換テーブル）を用いて仮想的に連続した空き領
域を確保し、空き領域管理の効率化と高速なメモリアク
セスを実現できることにある。以下、本発明の実施の形
態を図面に基づいて詳細に説明する。
【００１０】図１は本発明の一実施の形態にかかるメモ
リ管理システム１００を説明するためのシステム構成
図、図２は本発明の一実施の形態にかかるメモリ管理方
法の動作説明図である。図１において、１０はメモリ管
理ユニット、２０は処理装置、３０はメモリ、１００は
メモリ管理システムを示している。図２において、１１
は制御装置、１２は使用中フラグ、１４は使用可能フラ
グ、１６は変換先アドレス、１８はアドレス変換テーブ
ルを示している。図１、図２を参照すると、本実施の形
態のメモリ管理システム１００は、メモリ管理ユニット
１０、制御装置１１、使用中フラグ１２、使用可能フラ
グ１４、変換先アドレス１６、アドレス変換テーブル１
８、処理装置２０、メモリ３０を備えている。
リ管理システム１００を説明するためのシステム構成
図、図２は本発明の一実施の形態にかかるメモリ管理方
法の動作説明図である。図１において、１０はメモリ管
理ユニット、２０は処理装置、３０はメモリ、１００は
メモリ管理システムを示している。図２において、１１
は制御装置、１２は使用中フラグ、１４は使用可能フラ
グ、１６は変換先アドレス、１８はアドレス変換テーブ
ルを示している。図１、図２を参照すると、本実施の形
態のメモリ管理システム１００は、メモリ管理ユニット
１０、制御装置１１、使用中フラグ１２、使用可能フラ
グ１４、変換先アドレス１６、アドレス変換テーブル１
８、処理装置２０、メモリ３０を備えている。
【００１１】図１を参照すると、本実施の形態のメモリ
管理システム１００は、メモリ管理ユニット１０、処理
装置２０およびメモリ３０を備えている。また、図２を
参照すると、メモリ管理ユニット１０は、アドレス変換
手段（制御装置１１およびアドレス変換テーブル１８）
を備えている。アドレス変換テーブル１８（アドレス変
換手段）の各エントリには、基本ブロックごとに変換先
アドレス１６および使用可能フラグ１４が設定されると
ともに、単位メモリ領域ごとに使用中フラグ１２が設定
されている。
管理システム１００は、メモリ管理ユニット１０、処理
装置２０およびメモリ３０を備えている。また、図２を
参照すると、メモリ管理ユニット１０は、アドレス変換
手段（制御装置１１およびアドレス変換テーブル１８）
を備えている。アドレス変換テーブル１８（アドレス変
換手段）の各エントリには、基本ブロックごとに変換先
アドレス１６および使用可能フラグ１４が設定されると
ともに、単位メモリ領域ごとに使用中フラグ１２が設定
されている。
【００１２】本実施の形態のメモリ管理ユニット１０に
おいて、メモリアサイン要求に応じて、制御装置１１
（アドレス変換手段）がアドレス変換テーブル１８（ア
ドレス変換手段）を操作し、実際のメモリ３０のアドレ
スと仮想アドレスを関連づけた後、仮想的に連続したア
ドレスを返却して、当該メモリアサイン要求のためにア
ドレスを予約するように構成されている。このように、
アドレス変換手段（制御装置１１およびアドレス変換テ
ーブル１８）を用いた仮想アドレス方式を空きメモリ空
間管理のために導入することにより、効率良くメモリ３
０上の空き領域を管理することができる。
おいて、メモリアサイン要求に応じて、制御装置１１
（アドレス変換手段）がアドレス変換テーブル１８（ア
ドレス変換手段）を操作し、実際のメモリ３０のアドレ
スと仮想アドレスを関連づけた後、仮想的に連続したア
ドレスを返却して、当該メモリアサイン要求のためにア
ドレスを予約するように構成されている。このように、
アドレス変換手段（制御装置１１およびアドレス変換テ
ーブル１８）を用いた仮想アドレス方式を空きメモリ空
間管理のために導入することにより、効率良くメモリ３
０上の空き領域を管理することができる。
【００１３】次にメモリ管理システム１００の動作（メ
モリ管理方法）について説明する。以下の説明では、図
１のメモリ管理ユニット１０の動作を中心に説明する。
図２を参照すると、まず最初に、メモリ３０を使用する
処理装置２０からのメモリアサイン要求をメモリ管理ユ
ニット１０が受け取ると、当該処理装置２０に対し連続
した領域を割り当てる目的で、アドレス変換テーブル１
８中の使用可能フラグ１４が全て立っている単位メモリ
領域を割り当てる。図中では使用可能フラグ１４が全て
立っている状態を×で表記している。当該割り当てた単
位メモリ領域の大きさは要求値の最大値と同じ値とす
る。割り当て済みとなった領域には使用中フラグ１２を
立てて（図中では使用中フラグ１２が立っている状態を
×で表記している）、割り当て処理のために予約する。
また、単位メモリ領域サイズよりも予約メモリサイズが
小さかった場合には、使用しない基本ブロックに割り当
てられていた物理アドレスは、再使用するために割り当
てをはずされ、メモリ管理ユニット１０はアドレス変換
テーブル１８（アドレス変換手段）中の使用可能フラグ
１４が立っているブロックの末尾から順にアドレス変換
テーブル１８（アドレス変換手段）に当該物理メモリア
ドレスを連続して書き込み、当該物理メモリアドレスを
書き込んだブロックの使用可能フラグ１４を立てて再使
用可能とする。
モリ管理方法）について説明する。以下の説明では、図
１のメモリ管理ユニット１０の動作を中心に説明する。
図２を参照すると、まず最初に、メモリ３０を使用する
処理装置２０からのメモリアサイン要求をメモリ管理ユ
ニット１０が受け取ると、当該処理装置２０に対し連続
した領域を割り当てる目的で、アドレス変換テーブル１
８中の使用可能フラグ１４が全て立っている単位メモリ
領域を割り当てる。図中では使用可能フラグ１４が全て
立っている状態を×で表記している。当該割り当てた単
位メモリ領域の大きさは要求値の最大値と同じ値とす
る。割り当て済みとなった領域には使用中フラグ１２を
立てて（図中では使用中フラグ１２が立っている状態を
×で表記している）、割り当て処理のために予約する。
また、単位メモリ領域サイズよりも予約メモリサイズが
小さかった場合には、使用しない基本ブロックに割り当
てられていた物理アドレスは、再使用するために割り当
てをはずされ、メモリ管理ユニット１０はアドレス変換
テーブル１８（アドレス変換手段）中の使用可能フラグ
１４が立っているブロックの末尾から順にアドレス変換
テーブル１８（アドレス変換手段）に当該物理メモリア
ドレスを連続して書き込み、当該物理メモリアドレスを
書き込んだブロックの使用可能フラグ１４を立てて再使
用可能とする。
【００１４】このように割り当てを受けた処理装置２０
は、割り当てられたアドレス空間を使用してメモリ３０
にアクセスする。メモリ３０を使用する処理装置２０の
アドレス出力は、上位ビットがアドレス変換テーブル１
８（アドレス変換手段）のブロックの指定に使用され、
それに対応する物理アドレスへのポインタがアドレス変
換テーブル１８（アドレス変換手段）から出力される。
当該出力されたポインタと元のアドレスの下位ビットを
組み合わせたものを実際のメモリ３０へアドレス出力と
して使用することにより、当該処理装置２０は仮想的に
連続したメモリ空間を使用することができる。
は、割り当てられたアドレス空間を使用してメモリ３０
にアクセスする。メモリ３０を使用する処理装置２０の
アドレス出力は、上位ビットがアドレス変換テーブル１
８（アドレス変換手段）のブロックの指定に使用され、
それに対応する物理アドレスへのポインタがアドレス変
換テーブル１８（アドレス変換手段）から出力される。
当該出力されたポインタと元のアドレスの下位ビットを
組み合わせたものを実際のメモリ３０へアドレス出力と
して使用することにより、当該処理装置２０は仮想的に
連続したメモリ空間を使用することができる。
【００１５】また、処理装置２０においてメモリ３０が
不要になった場合には、メモリ解放通知をメモリ管理ユ
ニット１０に対して発行する。当該メモリ解放通知通知
を受けたメモリ管理ユニット１０は、不要になったメモ
リ３０が属するメモリブロックの使用中フラグ１２およ
び使用可能フラグ１４をおろし（図中では空欄で表記し
ている）、当該メモリブロックのメモリアドレス空間を
使用不能にする。
不要になった場合には、メモリ解放通知をメモリ管理ユ
ニット１０に対して発行する。当該メモリ解放通知通知
を受けたメモリ管理ユニット１０は、不要になったメモ
リ３０が属するメモリブロックの使用中フラグ１２およ
び使用可能フラグ１４をおろし（図中では空欄で表記し
ている）、当該メモリブロックのメモリアドレス空間を
使用不能にする。
【００１６】また、メモリ管理ユニット１０は、アドレ
ス変換テーブル１８（アドレス変換手段）中の使用可能
フラグ１４が立っている領域の末尾に当該物理メモリア
ドレスを連続して書き込むとともに、当該メモリブロッ
クの使用可能フラグ１４を立てて使用可能とする。
ス変換テーブル１８（アドレス変換手段）中の使用可能
フラグ１４が立っている領域の末尾に当該物理メモリア
ドレスを連続して書き込むとともに、当該メモリブロッ
クの使用可能フラグ１４を立てて使用可能とする。
【００１７】また、アドレス変換テーブル１８（アドレ
ス変換手段）のエントリを末尾まで使い切った場合に
は、先頭に戻って再びエントリの使用を続ける。
ス変換手段）のエントリを末尾まで使い切った場合に
は、先頭に戻って再びエントリの使用を続ける。
【００１８】以上説明したように本実施の形態によれ
ば、以下に掲げる効果を奏する。まず第１の効果は、メ
モリ管理ユニット１０はメモリ３０にアクセスしなくて
も空きメモリのアドレスを得ることができるので、メモ
リ管理動作の高速化を図ることができることである。ま
た第２の効果は、メモリ３０を幾つかの基本ブロックに
分割して管理するので、効率良くメモリ３０を使用でき
ることである。そして第３の効果は、不連続なメモリア
ドレスをあたかも連続しているかのように使用できるの
で、メモリアクセスのために保持するアドレスが少なく
てすむことである。
ば、以下に掲げる効果を奏する。まず第１の効果は、メ
モリ管理ユニット１０はメモリ３０にアクセスしなくて
も空きメモリのアドレスを得ることができるので、メモ
リ管理動作の高速化を図ることができることである。ま
た第２の効果は、メモリ３０を幾つかの基本ブロックに
分割して管理するので、効率良くメモリ３０を使用でき
ることである。そして第３の効果は、不連続なメモリア
ドレスをあたかも連続しているかのように使用できるの
で、メモリアクセスのために保持するアドレスが少なく
てすむことである。
【００１９】なお、本発明が上記各実施の形態に限定さ
れず、本発明の技術思想の範囲内において、各実施形態
は適宜変更され得ることは明らかである。また上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
れず、本発明の技術思想の範囲内において、各実施形態
は適宜変更され得ることは明らかである。また上記構成
部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。また、各図において、同一構成要素に
は同一符号を付している。
【００２０】
【発明の効果】本発明は以上のように構成されているの
で、以下に掲げる効果を奏する。まず第１の効果は、メ
モリ管理ユニットはメモリにアクセスしなくても空きメ
モリのアドレスを得ることができるので、メモリ管理動
作の高速化を図ることができることである。また第２の
効果は、メモリを幾つかの基本ブロックに分割して管理
するので、効率良くメモリを使用できることである。そ
して第３の効果は、不連続なメモリアドレスをあたかも
連続しているかのように使用できるので、メモリアクセ
スのために保持するアドレスが少なくてすむことであ
る。
で、以下に掲げる効果を奏する。まず第１の効果は、メ
モリ管理ユニットはメモリにアクセスしなくても空きメ
モリのアドレスを得ることができるので、メモリ管理動
作の高速化を図ることができることである。また第２の
効果は、メモリを幾つかの基本ブロックに分割して管理
するので、効率良くメモリを使用できることである。そ
して第３の効果は、不連続なメモリアドレスをあたかも
連続しているかのように使用できるので、メモリアクセ
スのために保持するアドレスが少なくてすむことであ
る。
【図１】本発明の一実施の形態にかかるメモリ管理シス
テムを説明するためのシステム構成図である。
テムを説明するためのシステム構成図である。
【図２】本発明の一実施の形態にかかるメモリ管理方法
の動作説明図である。
の動作説明図である。
【図３】従来のメモリ管理方法の動作説明図である。
１０…メモリ管理ユニット １１…制御装置 １２…使用中フラグ １４…使用可能フラグ １６…変換先アドレス １８…アドレス変換テーブル ２０…処理装置 ３０…メモリ １００…メモリ管理システム
Claims (12)
- 【請求項１】 メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理システムであって、 メモリを使用する処理装置と、 可変長の主記憶領域を動的に確保／解放する際に、実際
のメモリのアドレスと仮想アドレスを関連づけるメモリ
管理ユニットを有することを特徴とするメモリ管理シス
テム。 - 【請求項２】 メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理システムであって、 メモリを使用する処理装置と、 可変長の領域をメモリ上に動的に確保する必要がある処
理装置からの要求に応じて、アドレス変換手段を用いて
仮想的に連続した空き領域を確保するメモリ管理ユニッ
トを有することを特徴とするメモリ管理システム。 - 【請求項３】 前記メモリ管理ユニットは、可変長の領
域をメモリ上に動的に確保する必要がある処理装置から
の要求に応じて仮想的に連続した空き領域を確保するた
めのアドレス変換手段を有することを特徴とする請求項
１または２に記載のメモリ管理システム。 - 【請求項４】 前記アドレス変換手段は、 可変長の領域をメモリ上に動的に確保する必要がある処
理装置からの要求に応じて仮想的に連続した空き領域を
確保する処理を実行する制御装置と、 前記仮想的に連続した空き領域の確保する際に、実際の
メモリのアドレスと仮想アドレスを関連づけるアドレス
変換テーブルを有することを特徴とする請求項３に記載
のメモリ管理システム。 - 【請求項５】 前記アドレス変換テーブルの各エントリ
に、基本ブロックごとに変換先アドレスおよび使用可能
フラグを設定するとともに、単位メモリ領域ごとに使用
中フラグを設定することを特徴とする請求項４に記載の
メモリ管理システム。 - 【請求項６】 前記メモリ管理ユニットは、メモリアサ
イン要求に応じて、前記制御装置が前記アドレス変換テ
ーブルを操作し、実際のメモリのアドレスと仮想アドレ
スを関連づけた後、仮想的に連続したアドレスを返却し
て、当該メモリアサイン要求のためにアドレスを予約す
るように構成されていることを特徴とする請求項４また
は５に記載のメモリ管理システム。 - 【請求項７】 メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理方法であって、 メモリを使用する処理工程と、 可変長の主記憶領域を動的に確保／解放する際に、実際
のメモリのアドレスと仮想アドレスを関連づけるメモリ
管理工程を有することを特徴とするメモリ管理方法。 - 【請求項８】 メモリ管理動作の高速化、メモリ使用の
高効率化およびメモリアクセスのために保持するアドレ
スの軽減化を図るメモリ管理方法であって、 メモリを使用する処理工程と、 可変長の領域をメモリ上に動的に確保する必要がある処
理工程からの要求に応じて、アドレス変換工程を用いて
仮想的に連続した空き領域を確保するメモリ管理工程を
有することを特徴とするメモリ管理方法。 - 【請求項９】 前記メモリ管理工程は、可変長の領域を
メモリ上に動的に確保する必要がある処理工程からの要
求に応じて仮想的に連続した空き領域を確保するための
アドレス変換工程を有することを特徴とする請求項７ま
たは８に記載のメモリ管理方法。 - 【請求項１０】 前記アドレス変換工程は、 可変長の領域をメモリ上に動的に確保する必要がある処
理工程からの要求に応じて仮想的に連続した空き領域を
確保する処理を実行する制御工程と、 前記仮想的に連続した空き領域の確保する際に、実際の
メモリのアドレスと仮想アドレスを関連づけるアドレス
変換テーブル処理工程を有することを特徴とする請求項
９に記載のメモリ管理方法。 - 【請求項１１】 前記アドレス変換テーブル処理工程の
各エントリに、基本ブロックごとに変換先アドレスおよ
び使用可能フラグを設定するとともに、単位メモリ領域
ごとに使用中フラグを設定することを特徴とする請求項
１０に記載のメモリ管理方法。 - 【請求項１２】 前記メモリ管理工程は、メモリアサイ
ン要求に応じて、前記制御工程が前記アドレス変換テー
ブル処理工程を操作し、実際のメモリのアドレスと仮想
アドレスを関連づけた後、仮想的に連続したアドレスを
返却して、当該メモリアサイン要求のためにアドレスを
予約する工程を含むことを特徴とする請求項１０または
１１に記載のメモリ管理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159378A JP2000347939A (ja) | 1999-06-07 | 1999-06-07 | メモリ管理システムおよびメモリ管理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11159378A JP2000347939A (ja) | 1999-06-07 | 1999-06-07 | メモリ管理システムおよびメモリ管理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000347939A true JP2000347939A (ja) | 2000-12-15 |
Family
ID=15692516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11159378A Pending JP2000347939A (ja) | 1999-06-07 | 1999-06-07 | メモリ管理システムおよびメモリ管理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000347939A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012095198A (ja) * | 2010-10-28 | 2012-05-17 | Denso Corp | 電子装置 |
| CN110413201A (zh) * | 2018-04-28 | 2019-11-05 | 伊姆西Ip控股有限责任公司 | 用于管理存储系统的方法、设备和计算机程序产品 |
-
1999
- 1999-06-07 JP JP11159378A patent/JP2000347939A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012095198A (ja) * | 2010-10-28 | 2012-05-17 | Denso Corp | 電子装置 |
| CN110413201A (zh) * | 2018-04-28 | 2019-11-05 | 伊姆西Ip控股有限责任公司 | 用于管理存储系统的方法、设备和计算机程序产品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2018059079A1 (zh) | 一种内存管理方法和装置 | |
| US7404062B2 (en) | System and method of allocating contiguous memory in a data processing system | |
| JP2858795B2 (ja) | 実記憶割り当て方法 | |
| JPH07175698A (ja) | ファイルシステム | |
| CN111522659B (zh) | 一种空间使用方法和装置 | |
| JPS62100851A (ja) | 仮想記憶装置における領域管理方法 | |
| CN113010453A (zh) | 一种内存管理的方法、系统、设备及可读存储介质 | |
| JP6584529B2 (ja) | ファイルにアクセスするための方法および装置、ならびに記憶システム | |
| JP2000347939A (ja) | メモリ管理システムおよびメモリ管理方法 | |
| JP3013742B2 (ja) | キャッシュメモリ管理方式 | |
| JP2003248620A (ja) | 動的メモリ管理方法及び動的メモリ管理情報処理装置 | |
| JP2003263366A (ja) | スワッピング制御方法及びその実施装置並びにその処理プログラム | |
| WO2023030174A1 (zh) | 一种资源管理的方法及相应装置 | |
| JPH09319658A (ja) | 可変ページサイズのメモリ管理方式 | |
| JPH0324697B2 (ja) | ||
| JPH06266619A (ja) | ページ退避／復元装置 | |
| JP3022829B2 (ja) | 記憶装置の自動割り当て装置 | |
| JP3542894B2 (ja) | ファイルシステム | |
| JP2002259201A (ja) | 計算機システムの起動方法 | |
| JPH09167114A (ja) | マルチスレッドタスクのスタック割り当て方法 | |
| JPS63172346A (ja) | スタツク割当方法 | |
| JPH07182298A (ja) | 情報処理方法及び装置 | |
| JPH10289153A (ja) | 主記憶管理方法および装置 | |
| JP2006276974A (ja) | 共有メモリを使用した負荷分散照合処理方式 | |
| JP3013735B2 (ja) | メモリ管理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040219 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050517 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050920 |