JP2000340670A - Insulating film and formation thereof - Google Patents

Insulating film and formation thereof

Info

Publication number
JP2000340670A
JP2000340670A JP11146564A JP14656499A JP2000340670A JP 2000340670 A JP2000340670 A JP 2000340670A JP 11146564 A JP11146564 A JP 11146564A JP 14656499 A JP14656499 A JP 14656499A JP 2000340670 A JP2000340670 A JP 2000340670A
Authority
JP
Japan
Prior art keywords
region
gas
insulating film
oxide film
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11146564A
Other languages
Japanese (ja)
Inventor
Akihide Kashiwagi
章秀 柏木
Toyotaka Kataoka
豊隆 片岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP11146564A priority Critical patent/JP2000340670A/en
Publication of JP2000340670A publication Critical patent/JP2000340670A/en
Withdrawn legal-status Critical Current

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

PROBLEM TO BE SOLVED: To eliminate dry etching by forming an insulating film on the surface of a semiconductor layer and providing the insulating film with a first region and a second region composed of a substance having a dielectric constant different from that of a substance composing the first region. SOLUTION: A insulating film 26 having first and second regions 22, 23 is formed on the surface of a semiconductor layer 20. The first region 22 is formed of SiO2 and the second region 23 is formed of SiOxNy/SiO2. In other words, the second region 23 is composed of a substance having a dielectric constant higher than that of the first region 22. An insulating film 26 composed of the first region 22 functions as a gate insulating film for a transistor element constituting a memory whereas an insulating film 26 composed of the second region 23 functions as a gate insulating film for a transistor element constituting a logic circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、絶縁膜及びその形
成方法に関し、更に詳しくは、実効的な厚さが異なる2
つの領域を有する絶縁膜及びその形成方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an insulating film and a method for forming the same, and more particularly, to an insulating film having different effective thicknesses.
The present invention relates to an insulating film having two regions and a method for forming the same.

【0002】[0002]

【従来の技術】近年のMOS型半導体装置においては、
システムLSIと呼ばれる、例えばメモリ(DRAM)
とロジック回路(ASIC)を同一チップ内に混載する
技術の開発が進められている。システムLSIの製造に
おいては、一般に、厚さの厚い絶縁膜を、メモリ(DR
AM)を構成するトランジスタ素子のためのゲート絶縁
膜とする一方、厚さの薄い絶縁膜を、ロジック回路(A
SIC)を構成するトランジスタ素子のためのゲート絶
縁膜とする必要がある。このような2種類の厚さが異な
る絶縁膜、即ち、物理的に厚さが異なる絶縁膜を形成す
るための従来の方法を、以下、図6及び図7を参照して
説明する。
2. Description of the Related Art In recent MOS type semiconductor devices,
For example, a memory (DRAM) called a system LSI
A technology for mixing a logic circuit (ASIC) and a logic circuit (ASIC) in the same chip has been developed. In manufacturing a system LSI, generally, a thick insulating film is formed on a memory (DR).
AM) as a gate insulating film for a transistor element, and a thin insulating film as a logic circuit (A
It is necessary to use as a gate insulating film for a transistor element constituting SIC). A conventional method for forming such two types of insulating films having different thicknesses, that is, insulating films having physically different thicknesses, will be described below with reference to FIGS.

【0003】[工程−10]先ず、公知の方法を用い
て、素子分離領域101やウエル領域(図示せず)を形
成したシリコン半導体基板100に対して、第1回目の
熱酸化処理を施し、シリコン半導体基板100の表面に
第1のシリコン酸化膜102を形成する(図6の(A−
1)及び(A−2)参照)。
[Step-10] First, a first thermal oxidation process is performed on the silicon semiconductor substrate 100 on which the element isolation region 101 and the well region (not shown) are formed by using a known method. A first silicon oxide film 102 is formed on the surface of a silicon semiconductor substrate 100 (see FIG.
1) and (A-2)).

【0004】[工程−20]その後、リソグラフィ技術
に基づき、メモリ回路を形成すべき領域をマスク材料1
03で被覆し(図6の(B−1)及び(B−2)参
照)、ドライエッチング技術に基づきロジック回路を形
成すべき領域の第1のシリコン酸化膜102を除去し、
シリコン半導体基板100の表面を露出させる。
[Step-20] Thereafter, based on the lithography technique, a region where a memory circuit is to be formed is masked with a mask material 1.
03 (see (B-1) and (B-2) in FIG. 6), and the first silicon oxide film 102 in a region where a logic circuit is to be formed is removed based on a dry etching technique.
The surface of the silicon semiconductor substrate 100 is exposed.

【0005】[工程−30]次に、公知の洗浄技術によ
って、マスク材料103の除去(図7の(A−1)及び
(A−2)参照)、エッチング残渣やエッチング反応生
成物、パーティクル等の除去を行った後、第2回目の熱
酸化処理を行い、ロジック回路を形成すべきシリコン半
導体基板100の領域に第2のシリコン酸化膜104を
形成する(図7の(B−1)及び(B−2)参照)。
[Step-30] Next, the mask material 103 is removed by a known cleaning technique (see (A-1) and (A-2) in FIG. 7), etching residues, etching reaction products, particles, etc. Then, a second thermal oxidation process is performed to form a second silicon oxide film 104 in a region of the silicon semiconductor substrate 100 where a logic circuit is to be formed ((B-1) of FIG. 7 and FIG. (Refer to (B-2)).

【0006】[0006]

【発明が解決しようとする課題】ところで、このような
従来の方法では、[工程−20]において、ドライエッ
チング技術に基づき、ロジック回路を形成すべき領域の
第1のシリコン酸化膜102を除去する。それ故、製造
プロセスの面からは、エッチングダメージや金属汚染が
ロジック回路を形成すべきシリコン半導体基板100の
領域に生じるという問題がある。また、デバイス特性の
面からは、熱酸化処理を2度行う必要があるため、閾値
調整のための不純物プロファイルの制御が複雑になると
いった問題がある。
By the way, in such a conventional method, in [Step-20], the first silicon oxide film 102 in a region where a logic circuit is to be formed is removed based on a dry etching technique. . Therefore, from the viewpoint of the manufacturing process, there is a problem that etching damage and metal contamination occur in a region of the silicon semiconductor substrate 100 where a logic circuit is to be formed. Further, from the viewpoint of device characteristics, it is necessary to perform the thermal oxidation process twice, so that there is a problem that the control of the impurity profile for adjusting the threshold becomes complicated.

【0007】従って、本発明の目的は、ドライエッチン
グを行うこと無く、しかも、複数回の熱酸化処理を経る
こと無く形成し得る、実効的な厚さが異なる2つの領域
から成る絶縁膜、及び、かかる絶縁膜の形成方法を提供
することにある。
Accordingly, an object of the present invention is to provide an insulating film composed of two regions having different effective thicknesses which can be formed without performing dry etching and without performing a plurality of thermal oxidation treatments, and Another object of the present invention is to provide a method for forming such an insulating film.

【0008】[0008]

【課題を解決するための手段】上記の目的を達成するた
めの半導体層の表面に形成された本発明の絶縁膜は、
(A)第1の領域と、(B)第1の領域を構成する物質
の有する比誘電率ε1と異なる比誘電率ε2を有する物質
から構成された第2の領域から構成されていることを特
徴とする。
According to the present invention, there is provided an insulating film formed on a surface of a semiconductor layer for achieving the above object.
(A) a first region, and a second region constructed from (B) a substance having a dielectric constant epsilon 1 different dielectric constant epsilon 2 with the material constituting the first region It is characterized by the following.

【0009】上記の目的を達成するための本発明の絶縁
膜の形成方法は、半導体層の表面に形成された第1の領
域及び第2の領域を有し、第2の領域は、第1の領域を
構成する物質の有する比誘電率ε1と異なる比誘電率ε2
を有する物質から構成された絶縁膜を形成するための方
法であって、(イ)半導体層の表面を酸化することによ
って、第1の領域を形成し、且つ、第2の領域を形成す
べき第2領域形成予定領域を形成する工程と、(ロ)第
1の領域をマスク材料によって被覆する工程と、(ハ)
露出した第2領域形成予定領域に窒化処理を施した後、
マスク材料を除去する工程、から成ることを特徴とす
る。尚、工程(イ)において、半導体層の表面を酸化す
ることによって形成された第1の領域及び第2領域形成
予定領域を、便宜上、総称して酸化膜と呼ぶ場合があ
る。
In order to achieve the above object, a method of forming an insulating film according to the present invention has a first region and a second region formed on a surface of a semiconductor layer, and the second region has a first region. Relative permittivity ε 2 different from the relative permittivity ε 1 of the material constituting the region of
A method for forming an insulating film composed of a material having the following characteristics: (a) forming a first region and a second region by oxidizing a surface of a semiconductor layer; Forming a second region formation scheduled region; (b) covering the first region with a mask material;
After performing the nitriding treatment on the exposed second region formation scheduled region,
Removing the mask material. In the step (a), the first region and the second region to be formed by oxidizing the surface of the semiconductor layer may be collectively referred to as an oxide film for convenience.

【0010】本発明の絶縁膜あるいはその形成方法にお
いては、第1の領域を構成する物質を酸化シリコン(S
iO2)とし、第2の領域を構成する物質を窒素原子を
含む酸化シリコンとすることができる。尚、第2の領域
は、形成するための条件に依存するが、例えば、SiO
XYから成り、あるいは、SiOXY/SiO2から成
り、あるいは、SiOXY/SiO2/SiOXYから
成る。ここで、「/」の前に記載した材料ほど、第2の
領域の上層側を占める。また、SiO2とSiOXY
の境界は、一般には明確でない。場合によっては、第1
の領域は、SiO2/SiOXYから構成される場合も
あるが、この場合には、第1の領域に含まれる窒素原子
の濃度と、第2の領域に含まれる窒素原子の濃度が異な
る。尚、本発明の絶縁膜においては、第2の領域は、第
1の領域と実質的に同じ厚さを有することが好ましい。
ここで、「実質的に同じ厚さ」であるとは、第2の領域
を構成する物質から窒素原子を取り除いたと仮定したと
きの第2の領域の厚さと、第1の領域の厚さが等しいこ
とを意味する。より具体的には、第1の領域と、第2の
領域を形成すべき第2領域形成予定領域とを、半導体層
の表面に形成したとき、第1の領域の厚さと第2領域形
成予定領域の厚さが等しいことを意味する。
[0010] In the insulating film or the method of forming the same according to the present invention, the material forming the first region is silicon oxide (S).
iO 2 ), and the substance constituting the second region can be silicon oxide containing a nitrogen atom. The second region depends on the conditions for forming the second region.
It consists of X NY , or consists of SiO X NY / SiO 2 , or it consists of SiO X NY / SiO 2 / SiO X NY . Here, the material described before "/" occupies the upper layer side of the second region. Also, the boundary between SiO 2 and SiO X N Y is generally not clear. In some cases, the first
May be composed of SiO 2 / SiO X N Y. In this case, the concentration of the nitrogen atoms contained in the first region and the concentration of the nitrogen atoms contained in the second region are different. different. In the insulating film of the present invention, the second region preferably has substantially the same thickness as the first region.
Here, “substantially the same thickness” means that the thickness of the second region and the thickness of the first region when it is assumed that nitrogen atoms are removed from the material forming the second region are equal to each other. Means equal. More specifically, when the first region and the second region forming region where the second region is to be formed are formed on the surface of the semiconductor layer, the thickness of the first region and the second region forming It means that the thicknesses of the regions are equal.

【0011】本発明の絶縁膜の形成方法において、半導
体層の表面を酸化するための酸化種として、乾燥酸素ガ
ス、水蒸気を挙げることができる。水蒸気を生成させる
方法として、酸素ガスと水素ガスとを燃焼させる方法
(パイロジェニック法)、純水を加熱する方法、酸素ガ
ス又は不活性ガスによって加熱純水をバブリングする方
法、触媒(例えば、NiO等のNi系触媒、PtやPt
2等のPt系触媒、PdやPdO等のPd系触媒、I
r系触媒、RuやRuO2等のRu系触媒、AgやAg2
O等のAg系触媒、Au系触媒、CuO等のCu系触
媒、MnO2等のMn系触媒、Co34等のCo系触
媒)を用いた触媒作用に基づき水素ガスと酸化性ガスと
を反応させる方法を挙げることができる。あるいは又、
水素ガス及び酸素ガスに電磁波(例えば周波数1GHz
乃至100GHzのマイクロ波)を照射することによっ
て水蒸気を生成させ、該水蒸気を用いて半導体層の表面
を酸化する方法(以下、便宜上、プラズマ酸化法と呼
ぶ)を挙げることができる。尚、プラズマ酸化法を採用
すれば、1つの装置にて、半導体層の表面に第1の領域
を形成し、しかも、第2の領域を形成することが可能と
なり、装置構成の簡素化を図ることができる。プラズマ
酸化法を採用する場合、水素ガス及び酸素ガスに電磁波
を照射することによって生成した水蒸気を、窒素、アル
ゴン、ヘリウム、ネオン、クリプトン、キセノンといっ
た不活性ガスにて希釈した状態で、あるいは又、これら
の不活性ガスをキャリアガスとして用いて、半導体層の
表面に第1の領域及び第2領域形成予定領域を形成して
もよい。尚、これらの水蒸気の生成方法を併用した方法
によって酸化膜を形成することもできる。これらの水蒸
気の生成方法に基づき半導体層表面に酸化膜を形成する
方法を、総称して加湿酸化法と呼ぶ場合がある。
In the method for forming an insulating film according to the present invention, dry oxygen gas and water vapor can be used as oxidizing species for oxidizing the surface of the semiconductor layer. As a method for generating water vapor, a method of burning oxygen gas and hydrogen gas (pyrogenic method), a method of heating pure water, a method of bubbling heated pure water with an oxygen gas or an inert gas, a catalyst (for example, NiO Ni-based catalysts such as Pt and Pt
Pt-based catalysts such as O 2 , Pd-based catalysts such as Pd and PdO, I
r-based catalysts, Ru-based catalysts such as Ru and RuO 2 , Ag and Ag 2
Hydrogen gas and oxidizing gas based on a catalytic action using an Ag-based catalyst such as O, an Au-based catalyst, a Cu-based catalyst such as CuO, a Mn-based catalyst such as MnO 2 , a Co-based catalyst such as Co 3 O 4 ). Is reacted. Alternatively,
Electromagnetic waves (for example, frequency 1 GHz) are applied to hydrogen gas and oxygen gas.
Irradiation with a microwave of from about 100 GHz to about 100 GHz to generate water vapor and oxidize the surface of the semiconductor layer using the water vapor (hereinafter referred to as a plasma oxidation method for convenience). When the plasma oxidation method is employed, the first region can be formed on the surface of the semiconductor layer and the second region can be formed by one device, and the configuration of the device can be simplified. be able to. When the plasma oxidation method is employed, the water vapor generated by irradiating the hydrogen gas and the oxygen gas with electromagnetic waves is diluted with an inert gas such as nitrogen, argon, helium, neon, krypton, or xenon, or Using the inert gas as a carrier gas, the first region and the second region may be formed on the surface of the semiconductor layer. Note that an oxide film can also be formed by a method using these methods for generating steam in combination. A method for forming an oxide film on the surface of the semiconductor layer based on the method for generating water vapor may be collectively referred to as a humidification oxidation method.

【0012】本発明の絶縁膜にあっては、第2の領域
は、酸化シリコンを窒化処理することによって形成され
ることが好ましい。更には、本発明の絶縁膜において
は、半導体層を所定の温度に加熱した状態で窒素系ガス
に晒す熱窒化法にて第2の領域が形成されていてもよい
が、酸化シリコンに窒素プラズマを照射することによっ
て第2の領域が形成されることが望ましく、本発明の絶
縁膜の形成方法においては、工程(ハ)における窒化処
理を熱窒化処理としてもよいが、第2領域形成予定領域
に窒素プラズマを照射する処理から成ることが、例えば
室温にて窒化処理を行うことができるが故に好ましい。
尚、酸化シリコンあるいは第2領域形成予定領域に窒素
プラズマを照射する方法を、プラズマ窒化法と呼ぶ。
In the insulating film of the present invention, the second region is preferably formed by nitriding silicon oxide. Further, in the insulating film of the present invention, the second region may be formed by a thermal nitridation method in which the semiconductor layer is heated to a predetermined temperature and is exposed to a nitrogen-based gas. Irradiation is performed to form the second region. In the method of forming an insulating film according to the present invention, the nitridation process in step (c) may be a thermal nitridation process. Is preferably performed because nitrogen treatment can be performed at room temperature, for example.
Note that a method of irradiating the silicon oxide or the region where the second region is to be formed with nitrogen plasma is called a plasma nitriding method.

【0013】窒素プラズマは、励起状態の窒素分子、窒
素分子イオン、窒素原子若しくは窒素原子イオンから構
成され、これらは、窒素系ガスに電磁波を照射すること
によって生成させることができる。ここで、電磁波を照
射すべき窒素系ガスとして、窒素ガス(N2ガス)の
他、NO、N2O、NO2等、窒素原子と酸素原子の化合
物であるガスを例示することができる。即ち、窒素系ガ
スを、N2、NO、N2O及びNO2から成る群から選択
された少なくとも一種類のガスとすることができる。窒
素系ガスは、これらのガスを少なくとも2種類、混合し
たガスであってもよい。電磁波として、1GHz〜10
0GHzのマイクロ波、例えば周波数2.45GHzの
マイクロ波を用いることができる。
The nitrogen plasma is composed of excited nitrogen molecules, nitrogen molecule ions, nitrogen atoms or nitrogen atom ions, and these can be generated by irradiating a nitrogen-based gas with electromagnetic waves. Here, examples of the nitrogen-based gas to be irradiated with the electromagnetic wave include a nitrogen gas (N 2 gas) and a gas that is a compound of a nitrogen atom and an oxygen atom, such as NO, N 2 O, and NO 2 . That is, the nitrogen-based gas can be at least one gas selected from the group consisting of N 2 , NO, N 2 O, and NO 2 . The nitrogen-based gas may be a mixture of at least two of these gases. 1 GHz to 10 GHz as electromagnetic waves
A microwave of 0 GHz, for example, a microwave of a frequency of 2.45 GHz can be used.

【0014】本発明の絶縁膜の形成方法においては、工
程(ハ)の完了後、N2ガス、NOガス、N2OガスやN
3ガスを用いた熱窒化処理を絶縁膜に対して施しても
よい。
In the method of forming an insulating film according to the present invention, after the step (c) is completed, N 2 gas, NO gas, N 2 O gas or N
Thermal insulating treatment using H 3 gas may be performed on the insulating film.

【0015】プラズマ窒化法を採用する場合、マスク材
料は通常のレジスト材料から構成すればよく、酸素プラ
ズマを用いたアッシング処理及びそれに続く薬液洗浄の
組合せ、例えば硫酸と過酸化水素水の混合液を用いた薬
液洗浄によって、マスク材料を除去することができる。
In the case of employing the plasma nitriding method, the mask material may be composed of an ordinary resist material, and a combination of an ashing process using oxygen plasma and a subsequent chemical cleaning, for example, a mixed solution of sulfuric acid and hydrogen peroxide is used. The mask material can be removed by the used chemical cleaning.

【0016】シリコン半導体基板を基にしてMOS型半
導体装置を製造する場合、従来、絶縁膜を形成する前
に、NH4OH/H22水溶液で洗浄し更にHCl/H2
2水溶液で洗浄するというRCA洗浄によりシリコン
半導体基板の表面を洗浄し、その表面から微粒子や金属
不純物を除去する。ところで、RCA洗浄を行うと、シ
リコン半導体基板の表面は洗浄液と反応し、厚さ0.5
〜1nm程度のシリコン酸化膜が形成される。かかるシ
リコン酸化膜の膜厚は不均一であり、しかも、このシリ
コン酸化膜中には洗浄液成分が残留する。そこで、フッ
化水素酸水溶液にシリコン半導体基板を浸漬して、かか
るシリコン酸化膜を除去し、更に純水で薬液成分を除去
する。これによって、大部分が水素で終端され、極一部
がフッ素で終端されたシリコン半導体基板の表面を得る
ことができる。尚、このような工程によって、大部分が
水素で終端され、極一部がフッ素で終端されたシリコン
半導体基板の表面を得ることを、本明細書では、シリコ
ン半導体基板の表面を露出させると表現する。その後、
かかるシリコン半導体基板の表面に酸化膜を形成する。
In the case of manufacturing a MOS type semiconductor device based on a silicon semiconductor substrate, conventionally, before forming an insulating film, the substrate is washed with an NH 4 OH / H 2 O 2 aqueous solution and further washed with HCl / H 2.
The surface of the silicon semiconductor substrate is cleaned by RCA cleaning by cleaning with an O 2 aqueous solution to remove fine particles and metal impurities from the surface. By the way, when the RCA cleaning is performed, the surface of the silicon semiconductor substrate reacts with the cleaning liquid and has a thickness of 0.5 μm.
A silicon oxide film of about 1 nm is formed. The thickness of such a silicon oxide film is not uniform, and a cleaning solution component remains in the silicon oxide film. Therefore, the silicon semiconductor substrate is immersed in a hydrofluoric acid aqueous solution to remove the silicon oxide film, and further, the chemical component is removed with pure water. Thereby, it is possible to obtain a surface of the silicon semiconductor substrate that is mostly terminated with hydrogen and extremely partially terminated with fluorine. In this specification, obtaining a surface of a silicon semiconductor substrate that is mostly terminated with hydrogen and a very small portion is terminated with fluorine is referred to as exposing the surface of the silicon semiconductor substrate in this specification. I do. afterwards,
An oxide film is formed on the surface of the silicon semiconductor substrate.

【0017】ところで、加湿酸化法に基づき酸化膜を形
成する前の雰囲気を高温の窒素ガス雰囲気とすると、シ
リコン半導体基板の表面に荒れ(凹凸)が生じる場合が
ある。このような現象は、フッ化水素酸水溶液及び純水
での洗浄によってシリコン半導体基板の表面に形成され
たSi−H結合の一部あるいは又Si−F結合の一部
が、水素やフッ素の昇温脱離によって失われ、シリコン
半導体基板の表面にエッチング現象が生じることに起因
すると考えられている。例えば、アルゴンガス中でシリ
コン半導体基板を600゜C以上に昇温するとシリコン
半導体基板の表面に激しい凹凸が生じることが、培風館
発行、大見忠弘著「ウルトラクリーンULSI技術」、
第21頁に記載されている。
By the way, if the atmosphere before forming an oxide film based on the humidifying oxidation method is a high-temperature nitrogen gas atmosphere, the surface of the silicon semiconductor substrate may be roughened (irregularities). Such a phenomenon occurs because a part of the Si—H bond or a part of the Si—F bond formed on the surface of the silicon semiconductor substrate by washing with the hydrofluoric acid aqueous solution and pure water increases hydrogen or fluorine. It is thought to be lost due to thermal desorption and caused by an etching phenomenon occurring on the surface of the silicon semiconductor substrate. For example, when the temperature of a silicon semiconductor substrate is raised to 600 ° C. or more in an argon gas, severe irregularities may be generated on the surface of the silicon semiconductor substrate. The publication of Baifukan, Tadahiro Ohmi, “Ultra Clean ULSI Technology”,
It is described on page 21.

【0018】本発明の絶縁膜の形成方法にあっては、工
程(イ)において、半導体層の表面から半導体層を主に
構成する原子が脱離しない温度に半導体層を保持した状
態にて、加湿酸化法によって半導体層の表面に酸化膜の
形成を開始することで、このような半導体層の表面に荒
れ(凹凸)が発生するといった現象の発生を回避するこ
とが可能である。尚、半導体層の表面から半導体層を主
に構成する原子が脱離しない温度は、半導体層表面を終
端している原子と半導体層を主に構成する原子との結合
が切断されない温度であることが望ましい。半導体層を
主に構成する原子がSiである場合、即ち、半導体層が
シリコン半導体基板、単結晶シリコン層、ポリシリコン
層あるいはアモルファスシリコン層から構成されている
場合、半導体層の表面から半導体層を主に構成する原子
が脱離しない温度を、半導体層表面のSi−H結合が切
断されない温度、あるいは又、半導体層表面のSi−F
結合が切断されない温度とすることが望ましい。面方位
が(100)のシリコン半導体基板を半導体層として用
いる場合、シリコン半導体基板の表面における水素原子
の大半がシリコン原子の2本の結合手のそれぞれに1つ
ずつ結合しており、H−Si−Hの終端構造を有する。
然るに、シリコン半導体基板の表面状態が崩れた部分
(例えばステップ形成箇所)には、シリコン原子の1本
の結合手のみに水素原子が結合した状態の終端構造、あ
るいは、シリコン原子の3本の結合手のそれぞれに水素
原子が結合した状態の終端構造が存在する。尚、通常、
シリコン原子の残りの結合手は結晶内部のシリコン原子
と結合している。本明細書における「Si−H結合」と
いう表現には、シリコン原子の2本の結合手のそれぞれ
に水素原子が結合した状態の終端構造、シリコン原子の
1本の結合手のみに水素原子が結合した状態の終端構
造、あるいは、シリコン原子の3本の結合手のそれぞれ
に水素原子が結合した状態の終端構造の全てが包含され
る。半導体層の表面に酸化膜の形成を開始するときの温
度は、より具体的には、水蒸気が半導体層上で結露しな
い温度以上、好ましくは200゜C以上、より好ましく
は300゜C以上とすることが、スループットの面から
望ましい。
In the method of forming an insulating film according to the present invention, in the step (a), the semiconductor layer is maintained at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. By starting formation of an oxide film on the surface of the semiconductor layer by the humidifying oxidation method, it is possible to avoid such a phenomenon that the surface of the semiconductor layer is roughened (irregular). The temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer is a temperature at which bonds between atoms terminating the surface of the semiconductor layer and atoms mainly constituting the semiconductor layer are not broken. Is desirable. When the atoms mainly constituting the semiconductor layer are Si, that is, when the semiconductor layer is composed of a silicon semiconductor substrate, a single crystal silicon layer, a polysilicon layer, or an amorphous silicon layer, the semiconductor layer is removed from the surface of the semiconductor layer. The temperature at which the main constituent atoms do not desorb is the temperature at which the Si-H bond on the surface of the semiconductor layer is not broken, or the temperature at which the Si-F
Desirably, the temperature is such that the bond is not broken. When a silicon semiconductor substrate having a plane orientation of (100) is used as a semiconductor layer, most of hydrogen atoms on the surface of the silicon semiconductor substrate are bonded one by one to two bonds of silicon atoms. It has a -H termination structure.
However, a portion where the surface state of the silicon semiconductor substrate is broken (for example, a step formation portion) has a terminal structure in which a hydrogen atom is bonded to only one bond of a silicon atom, or a three-bonded silicon atom. There is a terminal structure in which a hydrogen atom is bonded to each of the hands. Usually,
The remaining bonds of silicon atoms are bonded to silicon atoms inside the crystal. The expression “Si—H bond” in this specification refers to a terminal structure in which a hydrogen atom is bonded to each of two silicon atoms, and a hydrogen atom is bonded to only one silicon atom. The terminating structure in a state in which a hydrogen atom is bonded to each of the three bonding atoms of a silicon atom, or the terminating structure in a state where a hydrogen atom is bonded to each of three bonding hands of a silicon atom is included. The temperature at which the formation of the oxide film on the surface of the semiconductor layer is started is more specifically a temperature at which water vapor does not condense on the semiconductor layer, preferably 200 ° C. or higher, more preferably 300 ° C. or higher. This is desirable in terms of throughput.

【0019】尚、工程(イ)において、加湿酸化法によ
って酸化膜の形成が完了したときの半導体層の温度を、
酸化膜の形成を開始する際の半導体層の温度よりも高く
してもよい。この場合、酸化膜の形成が完了したときの
半導体層の温度は、600乃至1200゜C、好ましく
は700乃至1000゜C、更に好ましくは750乃至
900゜Cであることが望ましいが、このような値に限
定するものではない。尚、階段状(ステップ状)に昇温
してもよく、あるいは又、連続的に昇温してもよい。
In the step (a), the temperature of the semiconductor layer when the formation of the oxide film is completed by the humidifying oxidation method is
The temperature may be higher than the temperature of the semiconductor layer when starting the formation of the oxide film. In this case, the temperature of the semiconductor layer when the formation of the oxide film is completed is preferably 600 to 1200 ° C., preferably 700 to 1000 ° C., and more preferably 750 to 900 ° C. It is not limited to a value. The temperature may be raised stepwise (stepwise) or continuously.

【0020】昇温を階段状にて行う場合、半導体層の表
面から半導体層を主に構成する原子が脱離しない温度に
て半導体層の表面に加湿酸化法により酸化膜の形成を開
始した後、所定の期間、半導体層の表面から半導体層を
主に構成する原子が脱離しない温度範囲に半導体層を保
持して酸化膜を形成する第1の酸化膜形成工程と、半導
体層の表面から半導体層を主に構成する原子が脱離しな
い温度範囲よりも高い温度にて、加湿酸化法により所望
の厚さになるまで酸化膜を更に形成する第2の酸化膜形
成工程を含むことが好ましい。第2の酸化膜形成工程に
おける酸化膜の形成温度は、600乃至1200゜C、
好ましくは700乃至1000゜C、更に好ましくは7
50乃至900゜Cであることが望ましい。尚、第1の
酸化膜形成工程における半導体層の保持温度範囲の上限
としては、500゜C、好ましくは450゜C、より好
ましくは400゜Cを挙げることができる。第2の酸化
膜形成工程を経た後の最終的な酸化膜の膜厚は、例えば
第1の領域に要求される所定の厚さとすればよい。一
方、第1の酸化膜形成工程を経た後の酸化膜の膜厚は、
出来る限り薄いことが好ましい。但し、現在、半導体装
置の製造に用いられているシリコン半導体基板の面方位
は殆どの場合(100)であり、如何にシリコン半導体
基板の表面を平滑化しても(100)シリコンの表面に
は必ずステップと呼ばれる段差が形成される。このステ
ップは通常シリコン原子1層分であるが、場合によって
は2〜3層分の段差が形成されることがある。従って、
第1の酸化膜形成工程を経た後の酸化膜の膜厚は、半導
体層として(100)シリコン半導体基板を用いる場
合、1nm以上とすることが好ましいが、これに限定す
るものではない。
When the temperature is raised stepwise, after forming an oxide film on the surface of the semiconductor layer by a humidifying oxidation method at a temperature at which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer. A first oxide film forming step of forming an oxide film while holding the semiconductor layer within a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer for a predetermined period; It is preferable to include a second oxide film forming step of further forming an oxide film by a humidifying oxidation method at a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb, until a desired thickness is obtained. . The formation temperature of the oxide film in the second oxide film formation step is 600 to 1200 ° C.
Preferably 700-1000 ° C., more preferably 7
It is desirable that the temperature be 50 to 900 ° C. The upper limit of the semiconductor layer holding temperature range in the first oxide film forming step may be 500 ° C., preferably 450 ° C., and more preferably 400 ° C. The final thickness of the oxide film after the second oxide film forming step may be, for example, a predetermined thickness required for the first region. On the other hand, the thickness of the oxide film after the first oxide film forming step is:
It is preferable to be as thin as possible. However, the plane orientation of the silicon semiconductor substrate currently used in the manufacture of semiconductor devices is almost (100), and no matter how the surface of the silicon semiconductor substrate is smoothed, the surface of the silicon semiconductor substrate must be (100). A step called a step is formed. This step is usually for one layer of silicon atoms, but in some cases, a step for two to three layers may be formed. Therefore,
When a (100) silicon semiconductor substrate is used as the semiconductor layer, the thickness of the oxide film after the first oxide film forming step is preferably 1 nm or more, but is not limited thereto.

【0021】第1の酸化膜形成工程と第2の酸化膜形成
工程との間に昇温工程を含んでもよい。この場合、昇温
工程における雰囲気を、不活性ガス雰囲気若しくは減圧
雰囲気とするか、あるいは又、水蒸気を含む酸化雰囲気
とすることが望ましい。ここで、不活性ガスとして、窒
素ガス、アルゴンガス、ヘリウムガスを例示することが
できる。尚、昇温工程における雰囲気中の不活性ガス若
しくは水蒸気を含むガスには、ハロゲン元素が含有され
ていてもよい。これによって、第1の酸化膜形成工程に
て形成された酸化膜の特性の一層の向上を図ることがで
きる。即ち、半導体層を主に構成する原子がSiの場
合、第1の酸化膜形成工程において生じ得る欠陥である
シリコンダングリングボンド(Si・)やSiOHが昇
温工程においてハロゲン元素と反応し、シリコンダング
リングボンドが終端しあるいは脱水反応を生じる結果、
信頼性劣化因子であるこれらの欠陥が排除される。特
に、これらの欠陥の排除は、第1の酸化膜形成工程にお
いて形成された初期の酸化膜に対して効果的である。ハ
ロゲン元素として、塩素、臭素、フッ素を挙げることが
できるが、なかでも塩素であることが望ましい。不活性
ガス若しくは水蒸気を含むガス中に含有されるハロゲン
元素の形態としては、例えば、塩化水素(HCl)、C
Cl4、C2HCl3、Cl2、HBr、NF3を挙げるこ
とができる。不活性ガス若しくは水蒸気を含むガス中の
ハロゲン元素の含有率は、分子又は化合物の形態を基準
として、0.001〜10容量%、好ましくは0.00
5〜10容量%、更に好ましくは0.02〜10容量%
である。例えば塩化水素ガスを用いる場合、不活性ガス
若しくは水蒸気を含むガス中の塩化水素ガス含有率は
0.02〜10容量%であることが望ましい。尚、昇温
工程における雰囲気を、不活性ガスで希釈された水蒸気
を含む雰囲気とすることもできる。
A temperature raising step may be included between the first oxide film forming step and the second oxide film forming step. In this case, it is desirable that the atmosphere in the temperature raising step be an inert gas atmosphere or a reduced pressure atmosphere, or an oxidizing atmosphere containing water vapor. Here, examples of the inert gas include a nitrogen gas, an argon gas, and a helium gas. Incidentally, the inert gas or the gas containing water vapor in the atmosphere in the temperature raising step may contain a halogen element. Thereby, the characteristics of the oxide film formed in the first oxide film forming step can be further improved. That is, when the atoms mainly constituting the semiconductor layer are Si, silicon dangling bonds (Si.) And SiOH, which are defects that can be generated in the first oxide film forming step, react with the halogen element in the temperature increasing step and silicon As a result of termination of dangling bonds or dehydration reaction,
These defects, which are reliability deterioration factors, are eliminated. In particular, eliminating these defects is effective for the initial oxide film formed in the first oxide film forming step. Examples of the halogen element include chlorine, bromine, and fluorine, and among them, chlorine is preferable. Examples of the form of the halogen element contained in the inert gas or the gas containing water vapor include hydrogen chloride (HCl), C
Cl 4 , C 2 HCl 3 , Cl 2 , HBr and NF 3 can be mentioned. The content of the halogen element in the gas containing an inert gas or water vapor is 0.001 to 10% by volume, preferably 0.001% by volume, based on the form of the molecule or the compound.
5 to 10% by volume, more preferably 0.02 to 10% by volume
It is. For example, when hydrogen chloride gas is used, the content of hydrogen chloride gas in an inert gas or a gas containing water vapor is preferably 0.02 to 10% by volume. Note that the atmosphere in the temperature raising step may be an atmosphere containing steam diluted with an inert gas.

【0022】本発明の絶縁膜の形成方法においては、酸
化膜の形成中の水蒸気を含む酸化性雰囲気にハロゲン元
素を含有させてもよい。これによって、タイムゼロ絶縁
破壊(TZDB)特性及び経時絶縁破壊(TDDB)特
性に優れた絶縁膜を得ることができる。尚、ハロゲン元
素として、塩素、臭素、フッ素を挙げることができる
が、なかでも塩素であることが望ましい。水蒸気を含む
ガス中に含有されるハロゲン元素の形態としては、例え
ば、塩化水素(HCl)、CCl4、C2HCl3、C
2、HBr、NF3を挙げることができる。水蒸気を含
むガス中のハロゲン元素の含有率は、分子又は化合物の
形態を基準として、0.001〜10容量%、好ましく
は0.005〜10容量%、更に好ましくは0.02〜
10容量%である。例えば塩化水素ガスを用いる場合、
水蒸気を含むガス中の塩化水素ガス含有率は0.02〜
10容量%であることが望ましい。
In the method of forming an insulating film according to the present invention, a halogen element may be contained in an oxidizing atmosphere containing water vapor during formation of the oxide film. Thus, an insulating film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained. In addition, as the halogen element, chlorine, bromine and fluorine can be mentioned, and among them, chlorine is preferable. Examples of the form of the halogen element contained in the gas containing water vapor include hydrogen chloride (HCl), CCl 4 , C 2 HCl 3 , and C 2.
l 2, HBr, mention may be made of the NF 3. The content of the halogen element in the gas containing water vapor is 0.001 to 10% by volume, preferably 0.005 to 10% by volume, more preferably 0.02 to 10% by volume, based on the form of the molecule or the compound.
10% by volume. For example, when using hydrogen chloride gas,
The hydrogen chloride gas content in the gas containing water vapor is 0.02 to
Desirably, it is 10% by volume.

【0023】形成された酸化膜の特性を一層向上させる
ために、本発明の絶縁膜の形成方法において、工程
(イ)に引き続き、形成された酸化膜に熱処理を施して
もよい。
In order to further improve the characteristics of the formed oxide film, in the method of forming an insulating film of the present invention, the formed oxide film may be subjected to a heat treatment subsequent to the step (a).

【0024】この場合、熱処理の雰囲気を、ハロゲン元
素を含有する不活性ガス雰囲気とすることが望ましい。
ハロゲン元素を含有する不活性ガス雰囲気中で酸化膜を
熱処理することによって、タイムゼロ絶縁破壊(TZD
B)特性及び経時絶縁破壊(TDDB)特性に優れた絶
縁膜を得ることができる。熱処理における不活性ガスと
しては、窒素ガス、アルゴンガス、ヘリウムガスを例示
することができる。また、ハロゲン元素として、塩素、
臭素、フッ素を挙げることができるが、なかでも塩素で
あることが望ましい。不活性ガス中に含有されるハロゲ
ン元素の形態としては、例えば、塩化水素(HCl)、
CCl4、C2HCl3、Cl2、HBr、NF3を挙げる
ことができる。不活性ガス中のハロゲン元素の含有率
は、分子又は化合物の形態を基準として、0.001〜
10容量%、好ましくは0.005〜10容量%、更に
好ましくは0.02〜10容量%である。例えば塩化水
素ガスを用いる場合、不活性ガス中の塩化水素ガス含有
率は0.02〜10容量%であることが望ましい。
In this case, it is desirable that the atmosphere of the heat treatment be an inert gas atmosphere containing a halogen element.
By heat-treating the oxide film in an inert gas atmosphere containing a halogen element, time-zero dielectric breakdown (TZD)
B) An insulating film having excellent characteristics and time-dependent dielectric breakdown (TDDB) characteristics can be obtained. Examples of the inert gas in the heat treatment include a nitrogen gas, an argon gas, and a helium gas. Also, as a halogen element, chlorine,
Bromine and fluorine can be mentioned, and among them, chlorine is desirable. Examples of the form of the halogen element contained in the inert gas include hydrogen chloride (HCl),
Examples include CCl 4 , C 2 HCl 3 , Cl 2 , HBr, and NF 3 . The content of the halogen element in the inert gas ranges from 0.001 to 0.001 based on the form of the molecule or compound.
It is 10% by volume, preferably 0.005 to 10% by volume, and more preferably 0.02 to 10% by volume. For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.

【0025】尚、酸化膜の形成と熱処理とを同一処理室
内で行うことができる。熱処理の温度は、700〜12
00゜C、好ましくは700〜1000゜C、更に好ま
しくは700〜950゜Cである。また、熱処理の時間
は、枚葉処理にて行う場合、1〜10分とすることが好
ましく、バッチ式にて行う場合、5〜60分、好ましく
は10〜40分、更に好ましくは20〜30分とするこ
とが望ましい。
The formation of the oxide film and the heat treatment can be performed in the same processing chamber. The heat treatment temperature is 700-12
00 ° C, preferably 700 to 1000 ° C, more preferably 700 to 950 ° C. Further, the time of the heat treatment is preferably 1 to 10 minutes when performing the single-wafer processing, and 5 to 60 minutes, preferably 10 to 40 minutes, more preferably 20 to 30 when performing the batch processing. Minutes.

【0026】熱処理を行う場合、形成された酸化膜に熱
処理を施す際の雰囲気温度を、酸化膜の形成が完了した
ときの温度よりも高くすることが望ましい。この場合、
酸化膜の形成が完了した後、処理室内の雰囲気を不活性
ガス雰囲気に切り替えた後、熱処理を施すための雰囲気
温度まで昇温してもよいし、雰囲気をハロゲン元素を含
有する不活性ガス雰囲気に切り替えた後、熱処理を施す
ための雰囲気温度まで昇温してもよい。ここで、不活性
ガスとして、窒素ガス、アルゴンガス、ヘリウムガスを
例示することができる。ハロゲン元素として、塩素、臭
素、フッ素を挙げることができるが、なかでも塩素であ
ることが望ましい。また、不活性ガス中に含有されるハ
ロゲン元素の形態としては、例えば、塩化水素(HC
l)、CCl4、C2HCl3、Cl2、HBr、NF3
挙げることができる。不活性ガス中のハロゲン元素の含
有率は、分子又は化合物の形態を基準として、0.00
1〜10容量%、好ましくは0.005〜10容量%、
更に好ましくは0.02〜10容量%である。例えば塩
化水素ガスを用いる場合、不活性ガス中の塩化水素ガス
含有率は0.02〜10容量%であることが望ましい。
In the case of performing the heat treatment, it is preferable that the temperature of the atmosphere when the formed oxide film is subjected to the heat treatment be higher than the temperature when the formation of the oxide film is completed. in this case,
After the formation of the oxide film is completed, the atmosphere in the processing chamber is switched to an inert gas atmosphere, and then the temperature may be increased to an ambient temperature for performing heat treatment, or the atmosphere may be an inert gas atmosphere containing a halogen element. Then, the temperature may be raised to the ambient temperature for performing the heat treatment. Here, examples of the inert gas include a nitrogen gas, an argon gas, and a helium gas. Examples of the halogen element include chlorine, bromine, and fluorine, and among them, chlorine is preferable. As the form of the halogen element contained in the inert gas, for example, hydrogen chloride (HC
1), CCl 4 , C 2 HCl 3 , Cl 2 , HBr and NF 3 . The content of the halogen element in the inert gas is 0.00
1 to 10% by volume, preferably 0.005 to 10% by volume,
More preferably, the content is 0.02 to 10% by volume. For example, when using hydrogen chloride gas, the content of hydrogen chloride gas in the inert gas is preferably 0.02 to 10% by volume.

【0027】通常、シリコン半導体基板の表面に酸化膜
を形成する前に、NH4OH/H2 2水溶液で洗浄し更
にHCl/H22水溶液で洗浄するというRCA洗浄に
よりシリコン半導体基板の表面を洗浄し、その表面から
微粒子や金属不純物を除去した後、フッ化水素酸水溶液
及び純水によるシリコン半導体基板の洗浄を行う。とこ
ろが、その後、シリコン半導体基板が大気に曝される
と、シリコン半導体基板の表面が汚染され、水分や有機
物がシリコン半導体基板の表面に付着し、あるいは又、
シリコン半導体基板表面のSi原子が水酸基(OH)と
結合する虞がある(例えば、文献 "Highly-reliable Ga
te Oxide Formation for Giga-Scale LSIsby using Clo
sed Wet Cleaning System and Wet Oxidation with Ult
ra-Dry Unloading", J. Yugami, et al., Internationa
l Electron Device Meeting Technical Digest 95, pp
855-858 参照)。このような場合、そのままの状態で酸
化膜の形成を開始すると、形成された酸化膜中に水分や
有機物、あるいは又、例えばSi−OHが取り込まれ、
形成された酸化膜の特性低下あるいは欠陥部分の発生の
原因となり得る。尚、欠陥部分とは、シリコンダングリ
ングボンド(Si・)やSi−H結合といった欠陥が含
まれる酸化膜の部分、あるいは又、Si−O−Si結合
が応力によって圧縮され若しくはSi−O−Si結合の
角度が厚い若しくはバルクのシリコン酸化膜中のSi−
O−Si結合の角度と異なるといったSi−O−Si結
合が含まれた酸化膜の部分を意味する。それ故、このよ
うな問題の発生を回避するために、本発明の絶縁膜の形
成方法においては、酸化膜の形成の前に半導体層表面を
洗浄する工程を含み、表面洗浄後の半導体層を大気に曝
すことなく(即ち、例えば、半導体層表面の洗浄から酸
化膜形成工程の開始までの雰囲気を不活性ガス雰囲気若
しくは真空雰囲気とし)、酸化膜の形成を実行すること
が好ましい。これによって、例えば半導体層としてシリ
コン半導体基板を用いる場合、大部分が水素で終端さ
れ、極一部がフッ素で終端された表面を有するシリコン
半導体基板の表面に酸化膜を形成することができ、形成
された酸化膜の特性低下あるいは欠陥部分の発生を防止
することができる。
Usually, an oxide film is formed on the surface of the silicon semiconductor substrate.
Before forming NHFourOH / HTwoO TwoWash with aqueous solution
HCl / HTwoOTwoFor RCA cleaning using aqueous solution
Cleaning the surface of the silicon semiconductor substrate
After removing fine particles and metal impurities, an aqueous solution of hydrofluoric acid
Then, the silicon semiconductor substrate is cleaned with pure water. Toko
After that, the silicon semiconductor substrate is exposed to the atmosphere
When the surface of the silicon semiconductor substrate is contaminated, moisture and organic
Objects adhere to the surface of the silicon semiconductor substrate, or
Si atoms on the surface of the silicon semiconductor substrate are converted into hydroxyl groups (OH).
(See, for example, the document "Highly-reliable Ga"
te Oxide Formation for Giga-Scale LSIsby using Clo
sed Wet Cleaning System and Wet Oxidation with Ult
ra-Dry Unloading ", J. Yugami, et al., International
l Electron Device Meeting Technical Digest 95, pp
855-858). In such a case, the acid
When the formation of the oxide film starts, moisture and water are contained in the formed oxide film.
Organic matter or, for example, Si-OH is taken in,
Deterioration of the characteristics of the formed oxide film or generation of defective parts
Can cause. In addition, the defective part is a silicon dangling.
Defects such as bonding bonds (Si.) And Si-H bonds.
Oxide film part or Si-O-Si bond
Is compressed by stress or of Si-O-Si bond
Si- in thick or bulk silicon oxide film
Si-O-Si bond that differs from the angle of the O-Si bond
Means the portion of the oxide film that includes the oxide. Hence this
In order to avoid the occurrence of such problems,
In the formation method, the surface of the semiconductor layer is formed before forming the oxide film.
Exposing the semiconductor layer after surface cleaning to the atmosphere.
Without (ie, for example, cleaning of the semiconductor layer surface from acid
Atmosphere before the start of the oxide film formation process
Or a vacuum atmosphere) to form an oxide film.
Is preferred. As a result, for example, a silicon
When using semiconductor substrates, most are terminated with hydrogen.
Silicon with a surface partially terminated with fluorine
An oxide film can be formed on the surface of a semiconductor substrate.
Prevents reduced oxide film characteristics or defective parts
can do.

【0028】酸化膜の形成においてプラズマ酸化法を採
用する場合、プラズマ処理装置の処理室内に水素ガス及
び酸素ガスを導入するが、この際、水素ガスが処理室内
に流入し、系外に流出することによって爆鳴気反応が生
じることを防止するために、処理室内に水素ガスを導入
する前に酸素ガスを導入することが望ましい。然るに、
酸素ガスの処理室内への導入によって半導体層にドライ
酸化膜が形成される虞がある。このようなドライ酸化膜
は、加湿酸化法によって形成される酸化膜よりも特性が
劣っている。従って、ドライ酸化膜の形成を確実に防止
するためには、例えば、酸化膜の形成開始前に、処理室
内に窒素ガス等の不活性ガスで希釈した水素ガスを先ず
導入し、次いで、処理室内に酸素ガスを導入すればよ
い。但し、この場合には、爆鳴気反応の発生を確実に防
止するために、水素ガスの濃度を、水素ガスが酸素ガス
と反応して燃焼しないような濃度、具体的には、空気中
での爆轟範囲以下(空気との容量%で表した場合、1
8.3容量%以下)、好ましくは空気中での燃焼範囲以
下(空気との容量%で表した場合、4.0容量%以
下)、あるいは又、酸素中での爆轟範囲以下(酸素との
容量%で表した場合、15.0容量%以下)、好ましく
は酸素中での燃焼範囲以下(酸素との容量%で表した場
合、4.5容量%以下)となるような濃度とすることが
望ましい。
When a plasma oxidation method is employed for forming an oxide film, hydrogen gas and oxygen gas are introduced into a processing chamber of a plasma processing apparatus. At this time, the hydrogen gas flows into the processing chamber and flows out of the system. Therefore, it is desirable to introduce oxygen gas before introducing hydrogen gas into the processing chamber in order to prevent a detonation reaction from occurring. Anyway,
There is a possibility that a dry oxide film is formed in the semiconductor layer by introducing oxygen gas into the treatment chamber. Such a dry oxide film has inferior characteristics to an oxide film formed by a humidification oxidation method. Therefore, in order to reliably prevent the formation of a dry oxide film, for example, before starting the formation of an oxide film, a hydrogen gas diluted with an inert gas such as a nitrogen gas is first introduced into the processing chamber, Oxygen gas may be introduced into the vessel. However, in this case, in order to surely prevent the occurrence of a detonation reaction, the concentration of the hydrogen gas should be set so that the hydrogen gas does not react with the oxygen gas and burn, specifically, in air. Below the detonation range (when expressed in volume% with air, 1
8.3% by volume or less), preferably below the flammable range in air (less than 4.0% by volume when expressed in terms of% by volume with air), or alternatively, below the detonation range in oxygen (with oxygen and , The concentration is 15.0% by volume or less, preferably less than the combustion range in oxygen (4.5% by volume or less with oxygen). It is desirable.

【0029】半導体層としては、シリコン単結晶ウエハ
といったシリコン半導体基板だけでなく、半導体基板上
にエピタキシャルシリコン層、ポリシリコン層、あるい
はアモルファスシリコン層、更には、シリコン半導体基
板やこれらの層に半導体素子が形成されたもの等、絶縁
膜を形成すべき下地を意味する。半導体層に絶縁膜を形
成するとは、半導体基板等の上若しくは上方に形成され
た半導体層に絶縁膜を形成する場合だけでなく、半導体
基板の表面に絶縁膜を形成する場合を含む。尚、シリコ
ン単結晶ウエハは、CZ法、MCZ法、DLCZ法、F
Z法等、如何なる方法で作製されたウエハであってもよ
く、また、予め水素アニールが加えられたものでもよ
い。また、半導体層はSi−Geから構成されていても
よい。
As the semiconductor layer, not only a silicon semiconductor substrate such as a silicon single crystal wafer, but also an epitaxial silicon layer, a polysilicon layer, or an amorphous silicon layer on a semiconductor substrate, and further, a silicon semiconductor substrate or a semiconductor element may be formed on these layers. Means an underlayer on which an insulating film is to be formed. Forming an insulating film on a semiconductor layer includes not only forming an insulating film on a semiconductor layer formed on or above a semiconductor substrate or the like, but also forming an insulating film on the surface of a semiconductor substrate. Incidentally, the silicon single crystal wafer can be obtained by the CZ method, the MCZ method, the DLCZ method,
The wafer may be manufactured by any method such as the Z method, or may be subjected to hydrogen annealing in advance. Further, the semiconductor layer may be made of Si-Ge.

【0030】窒素系ガスとして窒素(N2)ガスを用い
る場合、窒素(N2)は、マイクロ波によるプラズマ中
で、例えば、以下の式のように励起される。即ち、プラ
ズマ中に存在する電子が励起され、これと窒素分子との
非弾性衝突により励起された窒素分子及び窒素分子イオ
ンが生成される。これらの励起された窒素分子及び窒素
分子イオンが酸化膜の表面の半導体層を主に構成する原
子と酸素原子との結合(例えば、半導体層を主に構成す
る原子がSiの場合、Si−O結合)を切断して、窒化
酸化物(例えば、Si−O−N結合)が形成され、第2
領域形成予定領域の表面が窒化される。第2領域形成予
定領域の表面の組成は、半導体層を主に構成する原子が
Siの場合、SiOXYで表される。
When a nitrogen (N 2 ) gas is used as the nitrogen-based gas, the nitrogen (N 2 ) is excited in the microwave plasma by the following formula, for example. That is, electrons existing in the plasma are excited, and the excited nitrogen molecules and nitrogen molecule ions are generated by the inelastic collision of the electrons with the nitrogen molecules. These excited nitrogen molecules and nitrogen molecule ions bond oxygen atoms with atoms mainly constituting the semiconductor layer on the surface of the oxide film (for example, when the atoms mainly constituting the semiconductor layer are Si, Si—O Bond) to form a nitrided oxide (e.g., a Si-ON bond),
The surface of the region to be formed is nitrided. The composition of the surface of the region where the second region is to be formed is represented by SiO X N Y when the atoms mainly constituting the semiconductor layer are Si.

【0031】 N2(X1Σg)+ e → N2(A3Σu+)+ e 式(1−1) N2(N1Σg)+ e → N2(C3Πu) + e 式(1−2) N2(C3Πu)+ e → N2(B3Πg) + hν 式(1−3) N2(B3Πg)+ e → N2(A3Σu+)+ hν 式(1−4)N 2 (X 1 Σg) + e → N 2 (A 3 Σu + ) + e Formula (1-1) N 2 (N 1 Σg) + e → N 2 (C 3 Πu) + e Formula ( 1-2) N 2 (C 3 Πu) + e → N 2 (B 3 Πg) + hv formula (1-3) N 2 (B 3 Πg) + e → N 2 (A 3 Σu + ) + hv formula (1-4)

【0032】また、プラズマ酸化法を採用する場合、マ
イクロ波放電によって生成した酸素プラズマにおいて
は、基底状態O2(X3Σg-)は電子の衝突によって励
起状態O2(A3Σu+)又はO2(B3Σu-)に励起さ
れ、それぞれ、以下の式のように酸素原子に解離する。
In the case where the plasma oxidation method is employed, in an oxygen plasma generated by microwave discharge, the ground state O 2 (X 3 Σg ) is excited by electrons and the excited state is O 2 (A 3電子 u + ) or O 2 (A 3 Σu + ). It is excited by O 2 (B 3 Σu ) and dissociates into oxygen atoms as shown in the following formulas.

【0033】 O2(X3Σg-)+ e → O2(A3Σu+)+ e 式(2−1) O2(A3Σu+)+ e → O(3P)+O(3P)+ e 式(2−2) O2(X3Σg-)+ e → O2(B3Σu-)+ e 式(2−3) O2(B3Σu-)+ e → O(3P)+O(1D)+ e 式(2−4)O 2 (X 3 Σg ) + e → O 2 (A 3 Σu + ) + e Equation (2-1) O 2 (A 3 Σu + ) + e → O ( 3 P) + O ( 3 P) ) + E Formula (2-2) O 2 (X 3 Σg ) + e → O 2 (B 3 Σu ) + e Formula (2-3) O 2 (B 3 Σu ) + e → O ( 3 P) + O ( 1 D) + e Equation (2-4)

【0034】従って、酸素プラズマ中には励起酸素分子
と酸素原子が存在し、これらが反応種となる。ここに水
素H2を導入すると、以下のようなプラズマが生成す
る。
Therefore, excited oxygen molecules and oxygen atoms are present in the oxygen plasma, and these become reactive species. When hydrogen H 2 is introduced here, the following plasma is generated.

【0035】H2 + e → 2H 式(3)H 2 + e → 2H Formula (3)

【0036】そして、酸素プラズマの内、例えば式(2
−2)で生成した酸素プラズマと式(3)で生成した水
素プラズマが反応して、水蒸気が生成する。そして、加
熱された半導体層の表面は、かかる水蒸気によって酸化
され、半導体層の表面に酸化膜が形成される。
In the oxygen plasma, for example, the formula (2)
The oxygen plasma generated in -2) and the hydrogen plasma generated in equation (3) react to generate water vapor. Then, the surface of the heated semiconductor layer is oxidized by the water vapor, and an oxide film is formed on the surface of the semiconductor layer.

【0037】 2H + O(3P) → H2O 式(4)2H + O ( 3 P) → H 2 O Formula (4)

【0038】半導体装置の製造において、例えばシリコ
ン酸化膜の膜厚は、光学的にエリプソメトリに基づき測
定されている。従来の技術が抱える問題は、物理的に異
なる膜厚のシリコン酸化膜を作り分けようとすることに
起因する。しかしながら、実際の半導体装置の動作を考
えると、C−V測定による絶縁膜容量から得られる膜
厚、即ち、実効的な膜厚が要求される値を満足していれ
ばよく、必ずしも物理的測定で得られる膜厚が要求され
る値を満たしている必要はない。
In the manufacture of a semiconductor device, for example, the thickness of a silicon oxide film is optically measured based on ellipsometry. The problem of the prior art is caused by trying to form silicon oxide films having physically different thicknesses. However, in consideration of the actual operation of the semiconductor device, it is sufficient that the film thickness obtained from the capacitance of the insulating film by CV measurement, that is, the value required for the effective film thickness is not necessarily required. Does not need to satisfy the required value.

【0039】本発明の絶縁膜あるいはその形成方法にお
いては、第2の領域は、第1の領域を構成する物質の有
する比誘電率ε1と異なる比誘電率ε2を有する物質から
構成されている。第2の領域の物理的測定結果に基づく
厚さ(物理的厚さ)をT2としたとき、第2の領域の酸
化膜換算の実効厚さT’2は、以下の式で表すことがで
きる。
In the insulating film or the method of forming the same according to the present invention, the second region is made of a material having a relative dielectric constant ε 2 different from the relative dielectric constant ε 1 of the material constituting the first region. I have. Assuming that the thickness (physical thickness) based on the physical measurement result of the second region is T 2 , the effective thickness T ′ 2 in terms of the oxide film of the second region can be expressed by the following equation. it can.

【0040】T’2=T2×(ε1/ε2T ′ 2 = T 2 × (ε 1 / ε 2 )

【0041】製法や製膜条件に依るが、一般に酸化シリ
コンの比誘電率ε1は約4であり、窒素原子を含む酸化
シリコンの比誘電率ε2は6〜9程度である。従って、
第1の領域と第2の領域の物理的厚さが等しい場合、第
2の領域の実効厚さT’2は、第1の領域の物理的厚さ
1の0.44〜0.67倍となる。
In general, the relative dielectric constant ε 1 of silicon oxide is about 4 and the relative dielectric constant ε 2 of silicon oxide containing nitrogen atoms is about 6 to 9, although it depends on the manufacturing method and film forming conditions. Therefore,
When the physical thickness of the first region is equal to the physical thickness of the second region, the effective thickness T ′ 2 of the second region is 0.44 to 0.67 of the physical thickness T 1 of the first region. Double.

【0042】従って、本発明においては、従来の技術と
異なり、第1の領域の物理的厚さT 1と第2の領域の物
理的厚さT2を異ならせる必要がなく、本質的に、絶縁
膜のドライエッチングや複数回の熱酸化処理を行うこと
が不要となる。
Therefore, in the present invention, the conventional technology
Differently, the physical thickness T of the first region 1And the thing in the second area
Physical thickness TTwoNo need to vary, essentially insulation
Performing dry etching of the film and multiple thermal oxidation treatments
Becomes unnecessary.

【0043】また、プラズマ酸化法及びプラズマ窒化法
を採用すれば、水素ガス及び酸素ガス、並びに窒素系ガ
スに電磁波を照射することによって第1の領域及び第2
の領域の形成を行うことができるので、本質的に1つの
プラズマ処理装置内で絶縁膜の形成を行うことが可能と
なり、絶縁膜を形成するための装置構成を簡素化するこ
とができる。加えて、水素ガス及び酸素ガスに電磁波を
照射することによって水蒸気を生成させれば、酸化速度
が抑制・制御された状態で、即ち、例えば減圧下にあっ
ても、水蒸気を容易に且つ確実に生成させることが可能
となり、酸化速度が制御された状態で加湿酸化法によっ
て薄い酸化膜を形成することができる。しかも、水蒸気
を用いた酸化法によって酸化膜を形成するので、優れた
経時絶縁破壊(TDDB)特性を有する酸化膜を得るこ
とができる。
When the plasma oxidation method and the plasma nitridation method are adopted, the first region and the second region are irradiated by irradiating a hydrogen gas, an oxygen gas, and a nitrogen-based gas with electromagnetic waves.
Can be formed, the formation of the insulating film can be essentially performed in one plasma processing apparatus, and the configuration of the apparatus for forming the insulating film can be simplified. In addition, if steam is generated by irradiating the hydrogen gas and the oxygen gas with electromagnetic waves, the steam is easily and reliably generated in a state where the oxidation rate is suppressed and controlled, that is, for example, even under reduced pressure. It is possible to form a thin oxide film by a humidifying oxidation method with the oxidation rate controlled. In addition, since the oxide film is formed by an oxidation method using water vapor, an oxide film having excellent time-dependent dielectric breakdown (TDDB) characteristics can be obtained.

【0044】[0044]

【実施例】以下、図面を参照して、実施例に基づき本発
明を説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described based on embodiments with reference to the drawings.

【0045】(実施例1)本発明の実施に適した枚葉方
式のプラズマ処理装置の概念図を図1に示す。このプラ
ズマ処理装置は、処理室10と、半導体層(実施例1に
おいては、シリコン半導体基板20)を載置するステー
ジ11と、処理室10の外部に配設された磁石13と、
処理室10の頂部に取り付けられたマイクロ波導波管1
4と、処理室10の頂部に配設されたガス導入部16
A,16B,16Cから構成されている。処理室10
は、プラズマ生成領域10Aと、プラズマ処理領域10
Bから構成されており、ステージ11はプラズマ処理領
域10Bに配されている。また、シリコン半導体基板2
0を加熱するための加熱手段12であるランプがステー
ジ11内に納められている。マイクロ波導波管14には
マグネトロン15が取り付けられ、マグネトロン15に
よって1GHz〜100GHzのマイクロ波(例えば、
2.45GHzのマイクロ波)が生成させられ、マイク
ロ波導波管14を介してかかるマイクロ波は処理室10
のプラズマ生成領域10Aに導入される。更には、ガス
導入部16A,16B,16Cのそれぞれから処理室1
0内に水素ガス、酸素ガス、窒素ガスが導入される。ま
た、処理室10の側面に配設されたガス導入部17から
処理室10内に不活性ガス(例えば窒素ガス)が導入さ
れる。処理室10内に導入された各種のガスは、処理室
10の下部に設けられたガス排気部18から系外に排気
される。処理室10の外部には処理室10内部が結露し
ないように処理室10の内部の温度を制御するためのヒ
ータ19が配設されている。
(Embodiment 1) FIG. 1 shows a conceptual diagram of a single wafer processing apparatus suitable for carrying out the present invention. The plasma processing apparatus includes a processing chamber 10, a stage 11 on which a semiconductor layer (in the first embodiment, a silicon semiconductor substrate 20) is mounted, a magnet 13 provided outside the processing chamber 10,
Microwave waveguide 1 mounted on top of processing chamber 10
4 and a gas inlet 16 disposed at the top of the processing chamber 10.
A, 16B and 16C. Processing room 10
Is a plasma generation region 10A and a plasma processing region 10A.
B, and the stage 11 is disposed in the plasma processing region 10B. In addition, the silicon semiconductor substrate 2
A lamp as heating means 12 for heating 0 is housed in the stage 11. A magnetron 15 is attached to the microwave waveguide 14, and the microwaves of 1 GHz to 100 GHz (for example,
(A microwave of 2.45 GHz) is generated, and the microwave is transmitted through the microwave waveguide 14 to the processing chamber 10.
To the plasma generation region 10A. Further, the processing chamber 1 is supplied from each of the gas introduction sections 16A, 16B, and 16C.
A hydrogen gas, an oxygen gas, and a nitrogen gas are introduced into 0. In addition, an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10 from a gas introduction unit 17 provided on a side surface of the processing chamber 10. Various gases introduced into the processing chamber 10 are exhausted out of the system from a gas exhaust unit 18 provided in a lower part of the processing chamber 10. Outside the processing chamber 10, a heater 19 for controlling the temperature inside the processing chamber 10 so as to prevent dew condensation inside the processing chamber 10 is provided.

【0046】プラズマ生成領域10Aにおいて、酸素ガ
ス及び水素ガスに1GHz〜100GHzの電磁波(例
えば、2.45GHzのマイクロ波)を照射することに
よって水蒸気を生成させる。水蒸気の一部はプラズマ状
態にある。プラズマ処理領域10Bにおいて、かかる水
蒸気に半導体層の表面が晒され、半導体層の表面が酸化
される。あるいは又、プラズマ生成領域10Aにおい
て、窒素系ガスに1GHz〜100GHzの電磁波(例
えば、2.45GHzのマイクロ波)を照射することに
よって生成した励起状態の窒素分子、窒素分子イオン、
窒素原子若しくは窒素原子イオンにより第2領域形成予
定領域を窒化する。
In the plasma generation region 10A, water vapor is generated by irradiating an oxygen gas and a hydrogen gas with an electromagnetic wave of 1 GHz to 100 GHz (for example, a microwave of 2.45 GHz). Some of the water vapor is in a plasma state. In the plasma processing region 10B, the surface of the semiconductor layer is exposed to such water vapor, and the surface of the semiconductor layer is oxidized. Alternatively, in the plasma generation region 10A, nitrogen molecules in the excited state, nitrogen molecule ions generated by irradiating the nitrogen-based gas with an electromagnetic wave of 1 GHz to 100 GHz (for example, microwaves of 2.45 GHz),
The region where the second region is to be formed is nitrided by nitrogen atoms or nitrogen atom ions.

【0047】実施例1においては、半導体層としてシリ
コン半導体基板を用いた。また、実施例1においては、
プラズマ酸化法及びプラズマ窒化法を採用した。図1に
示したプラズマ処理装置を用いた絶縁膜の形成方法を、
以下、シリコン半導体基板20等の模式的な一部断面図
である図2及び図3を参照して説明する。
In Example 1, a silicon semiconductor substrate was used as the semiconductor layer. In the first embodiment,
The plasma oxidation method and the plasma nitridation method were adopted. A method for forming an insulating film using the plasma processing apparatus shown in FIG.
Hereinafter, description will be made with reference to FIGS. 2 and 3 which are schematic partial cross-sectional views of the silicon semiconductor substrate 20 and the like.

【0048】[工程−100]先ず、リンをドープした
直径8インチのN型シリコンウエハ(CZ法にて作製)
であるシリコン半導体基板20に、公知の方法でLOC
OS構造を有する素子分離領域21を形成し、次いでウ
エルイオン注入、チャネルストップイオン注入、閾値調
整イオン注入を行う。尚、素子分離領域21はトレンチ
構造を有していてもよいし、LOCOS構造とトレンチ
構造の組み合わせであってもよい。その後、RCA洗浄
によりシリコン半導体基板20の表面の微粒子や金属不
純物を除去し、次いで、0.1%フッ化水素酸水溶液及
び純水によるシリコン半導体基板20の表面洗浄を行
い、シリコン半導体基板20の表面を露出させる。尚、
シリコン半導体基板20の表面は大半が水素で終端して
おり、極一部がフッ素で終端されている。
[Step-100] First, an N-type silicon wafer of 8 inches in diameter doped with phosphorus (prepared by CZ method)
LOC is formed on the silicon semiconductor substrate 20 by a known method.
An element isolation region 21 having an OS structure is formed, and then well ion implantation, channel stop ion implantation, and threshold adjustment ion implantation are performed. Note that the element isolation region 21 may have a trench structure, or may have a combination of a LOCOS structure and a trench structure. Thereafter, fine particles and metal impurities on the surface of the silicon semiconductor substrate 20 are removed by RCA cleaning, and then the surface of the silicon semiconductor substrate 20 is cleaned with a 0.1% aqueous hydrofluoric acid solution and pure water. Expose the surface. still,
Most of the surface of the silicon semiconductor substrate 20 is terminated with hydrogen, and a very small portion is terminated with fluorine.

【0049】[工程−110]次に、シリコン半導体基
板20を、図1に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ11に載置した後、ガス導入部
17から不活性ガス(例えば窒素ガス)を処理室10内
に導入する。そして、加熱手段12によってシリコン半
導体基板20を800゜Cに加熱する。
[Step-110] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas ( For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 800 ° C. by the heating means 12.

【0050】[工程−120]そして、半導体層の表面
を酸化することによって、第1の領域22を形成し、且
つ、第2の領域23を形成すべき第2領域形成予定領域
23Aを形成する。具体的には、プラズマ酸化法に基づ
き、半導体層であるシリコン半導体基板20の表面に酸
化膜24を形成する。即ち、希釈用ガスとしての不活性
ガス(例えば窒素ガス)の処理室10内への導入を中断
し、ガス導入部16A及びガス導入部16Bから処理室
10内に水素ガス及び酸素ガスを導入する。併せて、マ
グネトロン15にマイクロ波電力を供給し、マグネトロ
ン15にて生成した1GHz乃至100GHzのマイク
ロ波(例えば、2.45GHzのマイクロ波)をマイク
ロ波導波管14を介して処理室10のプラズマ生成領域
10Aに導入する。これによって、即ち、水素ガス及び
酸素ガスに電磁波を照射することによって、上述の式
(2−1)〜(2−4)の反応、及び式(3)、式
(4)の反応が生じ、水蒸気が生成する。発生した水蒸
気は処理室10の下方に位置するプラズマ処理領域10
Bに到達し、加熱手段12によって加熱された半導体層
(具体的にはシリコン半導体基板20)の表面が酸化さ
れる。こうして、半導体層の表面(具体的には、シリコ
ン半導体基板20の表面)に厚さ3.5nmの酸化膜2
4を形成することができる(図2の(A−1)及び(A
−2)参照)。酸化膜24の形成条件を、以下の表1に
例示する。
[Step-120] Then, the first region 22 is formed by oxidizing the surface of the semiconductor layer, and a second region formation region 23A where the second region 23 is to be formed is formed. . Specifically, an oxide film 24 is formed on the surface of the silicon semiconductor substrate 20 which is a semiconductor layer based on a plasma oxidation method. That is, the introduction of the inert gas (for example, nitrogen gas) as the dilution gas into the processing chamber 10 is interrupted, and the hydrogen gas and the oxygen gas are introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. . At the same time, microwave power is supplied to the magnetron 15, and microwaves of 1 GHz to 100 GHz (for example, microwaves of 2.45 GHz) generated by the magnetron 15 are generated in the processing chamber 10 through the microwave waveguide 14. It is introduced into the area 10A. Thus, that is, by irradiating the hydrogen gas and the oxygen gas with the electromagnetic waves, the reactions of the above-described formulas (2-1) to (2-4) and the reactions of the formulas (3) and (4) occur. Water vapor is generated. The generated water vapor is applied to the plasma processing region 10 located below the processing chamber 10.
B, and the surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating means 12 is oxidized. Thus, the oxide film 2 having a thickness of 3.5 nm is formed on the surface of the semiconductor layer (specifically, the surface of the silicon semiconductor substrate 20).
4 ((A-1) and (A-1) in FIG. 2).
-2)). The conditions for forming the oxide film 24 are shown in Table 1 below.

【0051】[表1] マイクロ波電力 :10kW マイクロ波周波数:2.45GHz 酸素ガス流量 :10SLM 水素ガス流量 :0.2SLM 基板温度 :800゜C[Table 1] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Substrate temperature: 800 ° C.

【0052】[工程−130]その後、第1の領域22
をマスク材料25によって被覆する。即ち、酸化膜24
の形成が完了したならば、マグネトロン15へのマイク
ロ波電力の供給、処理室10への水素ガス及び酸素ガス
の導入を中止し、ガス導入部17から不活性ガスを処理
室10内へ導入しながら、シリコン半導体基板20を室
温まで冷却し、その後、シリコン半導体基板20をプラ
ズマ処理装置から搬出する。そして、レジスト材料から
成るマスク材料をシリコン半導体基板20の全面にスピ
ンコート法にて製膜し、公知のリソグラフィ技術に基づ
き、第2領域形成予定領域23A上のマスク材料を除去
することによって、第1の領域22をマスク材料25に
り被覆する(図2の(B−1)及び(B−2)参照)。
[Step-130] Then, the first region 22
Is covered with a mask material 25. That is, the oxide film 24
Is completed, the supply of microwave power to the magnetron 15 and the introduction of hydrogen gas and oxygen gas into the processing chamber 10 are stopped, and an inert gas is introduced into the processing chamber 10 from the gas introduction unit 17. While cooling, the silicon semiconductor substrate 20 is cooled to room temperature, and then the silicon semiconductor substrate 20 is unloaded from the plasma processing apparatus. Then, a mask material made of a resist material is formed on the entire surface of the silicon semiconductor substrate 20 by a spin coating method, and the mask material on the second region formation planned region 23A is removed based on a known lithography technique, thereby forming the second region. The first region 22 is covered with a mask material 25 (see (B-1) and (B-2) in FIG. 2).

【0053】[工程−140]次に、シリコン半導体基
板20を、図1に示したプラズマ処理装置に図示しない
扉から再び搬入し、ステージ11に載置した後、ガス導
入部16Cから窒素系ガスである窒素ガス(N2ガス)
を処理室10内に導入する。併せて、マグネトロン15
にマイクロ波電力を供給し、マグネトロン15にて生成
した1GHz乃至100GHzのマイクロ波(例えば、
2.45GHzのマイクロ波)をマイクロ波導波管14
を介して処理室10のプラズマ生成領域10Aに導入す
る。これによって、即ち、窒素系ガスに電磁波を照射す
ることによって上述の式(1−1)〜(1−4)の反応
にて生成した励起状態の窒素分子、窒素分子イオン、窒
素原子若しくは窒素原子イオンが処理室10の下方に位
置するプラズマ処理領域10Bに到達し、第2領域形成
予定領域23Aの表面のみが窒化され、第2の領域23
が形成される(図3の(A−1)及び(A−2)参
照)。尚、図3において、第2の領域23における絶縁
膜26の内、窒化された部分を参照番号26Aで表す。
プラズマ窒化処理の条件を、以下の表2に例示する。
尚、シリコン半導体基板20の温度を室温にする理由
は、窒化処理において窒素原子がシリコン半導体基板2
0内に拡散することを抑制するためである。しかも、シ
リコン半導体基板20の温度を室温としているので、マ
スク材料25の変質を防止することができる。
[Step-140] Next, the silicon semiconductor substrate 20 is again carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the nitrogen-based gas is introduced from the gas inlet 16C. Nitrogen gas (N 2 gas)
Is introduced into the processing chamber 10. In addition, magnetron 15
To a microwave power of 1 GHz to 100 GHz generated by the magnetron 15 (for example,
2.45 GHz microwave) to the microwave waveguide 14.
Through the plasma generation region 10A of the processing chamber 10. Thus, that is, an excited state of a nitrogen molecule, a nitrogen molecule ion, a nitrogen atom or a nitrogen atom generated by the reaction of the above formulas (1-1) to (1-4) by irradiating a nitrogen-based gas with an electromagnetic wave. The ions reach the plasma processing region 10B located below the processing chamber 10, and only the surface of the second region formation planned region 23A is nitrided, and the second region 23 is formed.
Is formed (see (A-1) and (A-2) in FIG. 3). In FIG. 3, the nitrided portion of the insulating film 26 in the second region 23 is represented by reference numeral 26A.
Table 2 shows the conditions of the plasma nitriding treatment.
The reason for setting the temperature of the silicon semiconductor substrate 20 to room temperature is that nitrogen atoms are not
This is for suppressing diffusion into zero. Moreover, since the temperature of the silicon semiconductor substrate 20 is set to room temperature, it is possible to prevent the mask material 25 from being deteriorated.

【0054】[表2] マイクロ波電力 :1kW マイクロ波周波数:2.45GHz 窒素ガス流量 :0.4SLM 圧力 :0.16Pa 基板温度 :室温(25゜C)[Table 2] Microwave power: 1 kW Microwave frequency: 2.45 GHz Nitrogen gas flow rate: 0.4 SLM Pressure: 0.16 Pa Substrate temperature: room temperature (25 ° C.)

【0055】このように、プラズマ窒化処理を行うこと
によって、熱窒化法のように高い温度で窒化処理を行う
必要が無く、例えば常温で酸化膜24の表面を窒化する
ことができるので、高温の熱窒化法による窒素原子の酸
化膜中への導入に起因して、シリコン半導体基板20へ
窒素が侵入する結果、電流駆動能力の低下等が生じると
いった半導体素子特性への悪影響がない。更には、絶縁
膜に窒素原子が導入されているので、半導体装置の以降
の製造工程における各種の熱処理によってゲート電極に
含まれるボロン原子がゲート絶縁膜を通過して半導体層
にまで到達し、例えばPMOS半導体素子の閾値電圧が
変動するといった問題の発生を確実に回避することがで
きる。
As described above, by performing the plasma nitriding process, it is not necessary to perform the nitriding process at a high temperature unlike the thermal nitriding method. For example, the surface of the oxide film 24 can be nitrided at room temperature. The introduction of nitrogen atoms into the oxide film by the thermal nitridation method does not adversely affect the semiconductor device characteristics such as a decrease in current driving capability as a result of nitrogen entering the silicon semiconductor substrate 20. Furthermore, since nitrogen atoms are introduced into the insulating film, boron atoms contained in the gate electrode pass through the gate insulating film and reach the semiconductor layer by various heat treatments in the subsequent manufacturing steps of the semiconductor device. The problem that the threshold voltage of the PMOS semiconductor element fluctuates can be reliably avoided.

【0056】[工程−150]その後、マスク材料25
を、例えば、硫酸と過酸化水素水の混合液を用いた薬液
洗浄によって除去する(図3の(B−1)及び(B−
2)参照)。
[Step-150] Thereafter, the mask material 25 is used.
Are removed by, for example, chemical cleaning using a mixture of sulfuric acid and hydrogen peroxide solution ((B-1) and (B-
2)).

【0057】こうして、第1の領域22と第2の領域2
3から構成され、半導体層の表面(具体的には、シリコ
ン半導体基板20の表面)に形成された絶縁膜26を得
ることができる。第1の領域22を構成する物質は酸化
シリコン(SiO2)であり、第2の領域23を構成す
る物質はSiOXY/SiO2である。即ち、第2の領
域23は、第1の領域22の有する比誘電率ε1よりも
高い比誘電率ε2を有する物質から構成されている。第
1の領域22から構成された絶縁膜26は、メモリ(D
RAM)を構成するトランジスタ素子のためのゲート絶
縁膜として機能する。一方、第2の領域23から構成さ
れた絶縁膜26は、ロジック回路(ASIC)を構成す
るトランジスタ素子のためのゲート絶縁膜として機能す
る。第1の領域22と第2の領域23の物理的厚さは実
質的に同じ厚さであるが、第2の領域23の実効厚さ
T’2は、第1の領域22の物理的厚さT1よりも薄い。
Thus, the first region 22 and the second region 2
3, the insulating film 26 formed on the surface of the semiconductor layer (specifically, the surface of the silicon semiconductor substrate 20) can be obtained. The material forming the first region 22 is silicon oxide (SiO 2 ), and the material forming the second region 23 is SiO X N Y / SiO 2 . That is, the second region 23 is composed of material having a high dielectric constant epsilon 2 than the dielectric constant epsilon 1 having the first region 22. The insulating film 26 composed of the first region 22 has a memory (D
It functions as a gate insulating film for a transistor element constituting a RAM (RAM). On the other hand, the insulating film 26 including the second region 23 functions as a gate insulating film for a transistor element included in a logic circuit (ASIC). Although the physical thickness of the first region 22 and the second region 23 are substantially the same, the effective thickness T ′ 2 of the second region 23 is the same as the physical thickness of the first region 22. It is thinner than T 1.

【0058】[工程−160]その後、公知の方法で半
導体素子を作製すればよい。即ち、公知のCVD装置に
シリコン半導体基板20を搬入する。そして、全面にp
形不純物を含んでいないシリコン層(例えばポリシリコ
ン層)をCVD法にて製膜する。次いで、リソグラフィ
技術及びドライエッチング技術に基づきシリコン層をパ
ターニングする。そして、シリコン層及びシリコン半導
体基板20にp不純物(例えばボロンイオンやBF2
オン)をイオン注入法にて注入する。これによって、絶
縁膜26を構成する第1の領域22、第2の領域23上
にp形不純物を含むシリコン層(具体的にはポリシリコ
ン層)から成るゲート電極を形成することができ、併せ
て、LDD構造を形成することができる。あるいは又、
p形不純物(例えばボロン)を含有するシリコン層(例
えばポリシリコン層)をCVD法にて製膜する。次い
で、リソグラフィ技術及びドライエッチング技術に基づ
きシリコン層をパターニングする。これによって、絶縁
膜26を構成する第1の領域22、第2の領域23上に
p形不純物を含むシリコン層(具体的にはポリシリコン
層)から成るゲート電極を形成することができる。その
後、シリコン半導体基板20にp不純物(例えばボロン
イオンやBF2イオン)をイオン注入法にて注入するこ
とで、LDD構造を形成することができる。尚、ゲート
電極は、その他、ポリシリコン層と金属シリサイド層と
の2層構造(ポリサイド構造)を有していてもよいし、
ポリシリコン層と高融点金属層(例えばタングステン
層)とが積層されたポリメタル構造を有していてもよ
い。
[Step-160] Thereafter, a semiconductor element may be manufactured by a known method. That is, the silicon semiconductor substrate 20 is carried into a known CVD apparatus. And p
A silicon layer (e.g., a polysilicon layer) that does not contain the impurity is formed by a CVD method. Next, the silicon layer is patterned based on a lithography technique and a dry etching technique. Then, a p impurity (for example, boron ion or BF 2 ion) is implanted into the silicon layer and the silicon semiconductor substrate 20 by an ion implantation method. Thus, a gate electrode made of a silicon layer (specifically, a polysilicon layer) containing a p-type impurity can be formed on the first region 22 and the second region 23 constituting the insulating film 26. Thus, an LDD structure can be formed. Alternatively,
A silicon layer (for example, a polysilicon layer) containing a p-type impurity (for example, boron) is formed by a CVD method. Next, the silicon layer is patterned based on a lithography technique and a dry etching technique. Thus, a gate electrode made of a silicon layer (specifically, a polysilicon layer) containing a p-type impurity can be formed on the first region 22 and the second region 23 forming the insulating film 26. Thereafter, an LDD structure can be formed by implanting a p impurity (for example, boron ion or BF 2 ion) into the silicon semiconductor substrate 20 by an ion implantation method. The gate electrode may have a two-layer structure (polycide structure) of a polysilicon layer and a metal silicide layer,
It may have a polymetal structure in which a polysilicon layer and a refractory metal layer (for example, a tungsten layer) are stacked.

【0059】次に、全面に絶縁材料層を形成し、異方性
ドライエッチング技術に基づき絶縁材料層をエッチング
して、ゲート電極の側壁にサイドウオールを形成する。
次いで、ソース/ドレイン領域を形成するために、シリ
コン半導体基板20に不純物(例えばボロンイオンやB
2イオン)をイオン注入法にて注入した後、イオン注
入された不純物の活性化熱処理を行う。その後、全面に
層間絶縁層をCVD法にて製膜し、ソース/ドレイン領
域の上方の層間絶縁層に開口部を設け、かかる開口部内
を含む層間絶縁層の上に配線材料層をスパッタ法にて形
成し、配線材料層をパターニングすることによって配線
を形成し、PMOS半導体素子を得ることができる。
尚、NMOS半導体素子も、導入すべき不純物が異なる
ことを除き、同様の方法で作製することができる。
Next, an insulating material layer is formed on the entire surface, and the insulating material layer is etched based on an anisotropic dry etching technique to form a sidewall on the side wall of the gate electrode.
Next, in order to form source / drain regions, impurities (for example, boron ions or B
After F 2 ions are implanted by an ion implantation method, an activation heat treatment of the implanted impurities is performed. Thereafter, an interlayer insulating layer is formed on the entire surface by a CVD method, an opening is provided in the interlayer insulating layer above the source / drain region, and a wiring material layer is formed on the interlayer insulating layer including the inside of the opening by a sputtering method. Then, a wiring is formed by patterning a wiring material layer to obtain a PMOS semiconductor device.
Note that the NMOS semiconductor element can be manufactured by the same method except that impurities to be introduced are different.

【0060】(実施例2)近年、CMOSトランジスタ
においては、低消費電力化のために低電圧化が図られて
おり、そのために、PMOS半導体素子とNMOS半導
体素子に対して、十分に低く、しかも対称な閾値電圧が
要求される。このような要求に対処するために、PMO
S半導体素子においては、これまでのn形不純物を含む
ポリシリコン層から構成されたゲート電極に替わり、p
形不純物を含むポリシリコン層から構成されたゲート電
極が用いられるようになっている。尚、このような構造
のCMOSFETは、デュアルゲート構造を有するCM
OSFETと呼ばれている。ところが、通常用いられる
p形不純物であるボロン原子(B)は、ゲート電極形成
後の半導体装置製造工程における各種の熱処理によって
ゲート電極からゲート絶縁膜を通過し、シリコン半導体
基板にまで容易に到達し、PMOS半導体素子の閾値電
圧を変動させる。このような現象は、低電圧化のために
ゲート絶縁膜を一層薄くした場合、一層顕著に現れる。
ゲート絶縁膜を窒化処理することによって、かかるボロ
ン原子の突き抜け現象の発生を効果的に回避することが
可能となる。
(Embodiment 2) In recent years, the voltage of CMOS transistors has been reduced in order to reduce power consumption. Therefore, the CMOS transistors are sufficiently lower than the PMOS and NMOS semiconductor elements. Symmetric threshold voltages are required. To address such demands, PMO
In the S semiconductor element, instead of the conventional gate electrode composed of a polysilicon layer containing an n-type impurity, p
A gate electrode composed of a polysilicon layer containing a shaped impurity is used. Incidentally, the CMOSFET having such a structure is a CM having a dual gate structure.
It is called OSFET. However, boron atoms (B), which are commonly used p-type impurities, easily pass through the gate insulating film from the gate electrode to the silicon semiconductor substrate by various heat treatments in a semiconductor device manufacturing process after the formation of the gate electrode. , The threshold voltage of the PMOS semiconductor element is varied. Such a phenomenon becomes more conspicuous when the gate insulating film is made thinner to reduce the voltage.
By performing the nitriding treatment on the gate insulating film, it is possible to effectively avoid the occurrence of the boron atom penetration phenomenon.

【0061】実施例2は、実施例1の変形である。実施
例2においては、ボロン原子の突き抜け現象の発生を一
層効果的に回避するために、[工程−150]の後、第
1の領域22及び第2の領域23から構成された絶縁膜
26に対して、NOガスを用いた熱窒化処理を施す。具
体的には、シリコン半導体基板20を、必要に応じて洗
浄した後、700゜Cの窒素ガス雰囲気にされた抵抗加
熱型の熱窒化処理装置(図示せず)内に搬入し、熱窒化
処理装置内の温度が安定した後、熱窒化処理装置内の雰
囲気温度を900゜Cまで昇温する。そして、熱窒化処
理装置内の雰囲気をNOガス雰囲気に切り替え、5分
間、絶縁膜26に対して熱窒化処理を施す。これによっ
て、絶縁膜26と半導体層(シリコン半導体基板20)
の界面にSiOXYが形成される。より具体的には、第
1の領域22においてはSiO2/SiOXY構造が形
成され、第2の領域23においてはSiOXY/SiO
2/SiOXY構造が形成される。これによって、ボロ
ン原子の突き抜け現象の発生を一層効果的に回避するこ
とが可能となる。熱窒化処理の完了後、熱窒化処理装置
内の雰囲気を窒素ガス雰囲気に切り替え、温度を700
゜Cまで降温した後、熱窒化処理装置からシリコン半導
体基板20を搬出する。以降、実施例1の[工程−16
0]を実行する。
The second embodiment is a modification of the first embodiment. In the second embodiment, after [Step-150], the insulating film 26 composed of the first region 22 and the second region 23 is formed in order to more effectively avoid the occurrence of the boron atom penetration phenomenon. On the other hand, a thermal nitriding treatment using NO gas is performed. Specifically, after cleaning the silicon semiconductor substrate 20 as necessary, it is carried into a resistance heating type thermal nitriding apparatus (not shown) in a nitrogen gas atmosphere at 700 ° C. After the temperature in the apparatus is stabilized, the ambient temperature in the thermal nitriding apparatus is raised to 900 ° C. Then, the atmosphere in the thermal nitriding apparatus is switched to the NO gas atmosphere, and the thermal nitriding is performed on the insulating film 26 for 5 minutes. Thereby, the insulating film 26 and the semiconductor layer (the silicon semiconductor substrate 20)
SiO X N Y is formed at the interface. More specifically, in the first region 22 SiO 2 / SiO X N Y structure is formed, in the second region 23 SiO X N Y / SiO
A 2 / SiO X N Y structure is formed. This makes it possible to more effectively prevent the penetration of boron atoms. After the completion of the thermal nitridation treatment, the atmosphere in the thermal nitridation treatment apparatus was switched to a nitrogen gas atmosphere, and the temperature was increased to 700.
After the temperature is lowered to ゜ C, the silicon semiconductor substrate 20 is carried out of the thermal nitriding apparatus. Hereinafter, [Step-16] of Example 1
0].

【0062】あるいは又、その後、熱窒化処理装置から
シリコン半導体基板20を搬出し、次いで、公知のCV
D装置に半導体層(具体的には、シリコン半導体基板2
0)を搬入する。そして、不純物を含んでいないシリコ
ン層(実施例2においてはポリシリコン層)をCVD法
にて全面に製膜する。次いで、公知のリソグラフィ技術
及びイオン注入技術に基づき、pチャネル型MOSFE
Tのためのゲート電極へボロンを、nチャネル型MOS
FETのためのゲート電極へリンを、それぞれ導入した
後、シリコン層をパターニングする。これによって、ゲ
ート絶縁膜上に、pチャネル型MOSFETのためのp
形不純物を含むシリコン層(具体的にはポリシリコン
層)から成るゲート電極を形成することができる。併せ
て、ゲート絶縁膜上に、nチャネル型MOSFETのた
めのn形不純物を含むシリコン層(具体的にはポリシリ
コン層)から成るゲート電極を形成することができる。
その後、公知の技術を用いてLDD領域を形成し、次
に、全面に絶縁材料層を形成し、異方性ドライエッチン
グ技術に基づき絶縁材料層をエッチングして、ゲート電
極の側壁にサイドウオールを形成する。次いで、ソース
/ドレイン領域を形成するために、公知のリソグラフィ
技術及びイオン注入技術に基づき、pチャネル型MOS
FETを形成すべきシリコン半導体基板の領域にボロン
を、nチャネル型MOSFETを形成すべきシリコン半
導体基板の領域にリンを、それぞれ導入した後、イオン
注入された不純物の活性化熱処理を行う。その後、全面
に層間絶縁層をCVD法にて形成し、ソース/ドレイン
領域の上方の層間絶縁層に開口部を設け、かかる開口部
内を含む層間絶縁層の上に配線材料層をスパッタ法にて
形成し、配線材料層をパターニングすることによって配
線を形成し、p形半導体素子(より具体的には、デュア
ルゲート構造を有するCMOSFETにおけるpチャネ
ル型MOSFET)を得ることができる。
Alternatively, after that, the silicon semiconductor substrate 20 is carried out of the thermal nitriding apparatus, and then the known CV
A semiconductor layer (specifically, a silicon semiconductor substrate 2)
0) is carried in. Then, a silicon layer containing no impurities (a polysilicon layer in the second embodiment) is formed on the entire surface by a CVD method. Then, based on a known lithography technique and an ion implantation technique, a p-channel type MOSFE is formed.
Boron to gate electrode for T, n-channel MOS
After phosphorus is respectively introduced into the gate electrode for the FET, the silicon layer is patterned. As a result, the p-type MOSFET for p-channel MOSFET is formed on the gate insulating film.
A gate electrode made of a silicon layer (specifically, a polysilicon layer) containing a shaped impurity can be formed. In addition, a gate electrode made of a silicon layer containing an n-type impurity (specifically, a polysilicon layer) for an n-channel MOSFET can be formed on the gate insulating film.
Thereafter, an LDD region is formed using a known technique, and then an insulating material layer is formed on the entire surface, and the insulating material layer is etched based on an anisotropic dry etching technique to form a sidewall on a side wall of the gate electrode. Form. Next, in order to form source / drain regions, a p-channel MOS is formed based on a known lithography technique and ion implantation technique.
After boron is introduced into the region of the silicon semiconductor substrate where the FET is to be formed and phosphorus is introduced into the region of the silicon semiconductor substrate where the n-channel MOSFET is to be formed, heat treatment for activating the implanted impurities is performed. Thereafter, an interlayer insulating layer is formed on the entire surface by a CVD method, an opening is provided in the interlayer insulating layer above the source / drain region, and a wiring material layer is formed on the interlayer insulating layer including the inside of the opening by a sputtering method. A p-type semiconductor element (more specifically, a p-channel MOSFET in a CMOSFET having a dual gate structure) can be obtained by forming and patterning a wiring material layer to form a wiring.

【0063】(実施例3)実施例3も、実施例1の変形
である。実施例1においてはシリコン半導体基板20を
800゜Cに加熱した状態でプラズマ酸化法にて酸化膜
を形成したが、実施例3においては、プラズマ酸化法に
基づき、2段階の酸化を行う。即ち、酸化膜の形成を、
半導体層の表面から半導体層を主に構成する原子が脱離
しない温度にて半導体層の表面に酸化膜の形成を開始し
た後、所定の期間、半導体層の表面から半導体層を主に
構成する原子が脱離しない温度範囲に半導体層を保持し
て酸化膜を形成する第1の酸化膜形成工程と、半導体層
の表面から半導体層を主に構成する原子が脱離しない温
度範囲よりも高い温度にて、所望の厚さになるまで酸化
膜を更に形成する第2の酸化膜形成工程から構成した。
尚、実施例3においても図1に示したプラズマ処理装置
を用いる。
(Embodiment 3) Embodiment 3 is also a modification of Embodiment 1. In the first embodiment, the oxide film is formed by the plasma oxidation method while the silicon semiconductor substrate 20 is heated to 800 ° C., but in the third embodiment, two-stage oxidation is performed based on the plasma oxidation method. That is, the formation of the oxide film
After starting formation of an oxide film on the surface of the semiconductor layer at a temperature at which atoms mainly forming the semiconductor layer do not desorb from the surface of the semiconductor layer, the semiconductor layer is mainly formed from the surface of the semiconductor layer for a predetermined period. A first oxide film forming step of forming an oxide film while holding the semiconductor layer in a temperature range in which atoms do not desorb, and a temperature higher than a temperature range in which atoms mainly constituting the semiconductor layer do not desorb from the surface of the semiconductor layer; A second oxide film forming step of further forming an oxide film at a temperature until a desired thickness was obtained was constituted.
In the third embodiment, the plasma processing apparatus shown in FIG. 1 is used.

【0064】[工程−300]先ず、実施例1の[工程
−100]と同様の工程を実行する。
[Step-300] First, the same step as [Step-100] of the first embodiment is performed.

【0065】[工程−310]次に、シリコン半導体基
板20を、図1に示したプラズマ処理装置に図示しない
扉から搬入し、ステージ11に載置した後、ガス導入部
17から不活性ガス(例えば窒素ガス)を処理室10内
に導入する。そして、加熱手段12によってシリコン半
導体基板20を300゜Cに加熱する。尚、この温度に
おいては、半導体層表面のSi−H結合は切断されな
い。従って、半導体層(実施例3においてはシリコン半
導体基板20)の表面に凹凸(荒れ)が生じることがな
い。
[Step-310] Next, the silicon semiconductor substrate 20 is carried into the plasma processing apparatus shown in FIG. 1 from a door (not shown), and is placed on the stage 11, and then the inert gas ( For example, nitrogen gas) is introduced into the processing chamber 10. Then, the silicon semiconductor substrate 20 is heated to 300 ° C. by the heating means 12. At this temperature, the Si—H bond on the surface of the semiconductor layer is not broken. Therefore, no irregularities (roughness) are generated on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the third embodiment).

【0066】[工程−320]その後、希釈用ガスとし
ての不活性ガス(例えば窒素ガス)をガス導入部17か
ら処理室10内に導入しながら、ガス導入部16A及び
ガス導入部16Bから処理室10内に水素ガス及び酸素
ガスを導入する。併せて、マグネトロン15にマイクロ
波電力を供給し、マグネトロン15にて生成した1GH
z乃至100GHzのマイクロ波(例えば、2.45G
Hzのマイクロ波)をマイクロ波導波管14を介して処
理室10のプラズマ生成領域10Aに導入する。これに
よって、水蒸気が生成する。発生した水蒸気は処理室1
0の下方に位置するプラズマ処理領域10Bに到達し、
加熱手段12によって加熱された半導体層(具体的には
シリコン半導体基板20)の表面が酸化される。こうし
て、半導体層の表面に酸化膜(実施例3においてはシリ
コン酸化膜)を形成することができる。酸化膜の形成条
件を、以下の表3に例示する。この第1の酸化膜形成工
程において、厚さ1nmの酸化膜を形成する。
[Step-320] Then, while introducing an inert gas (for example, nitrogen gas) as a diluting gas from the gas introduction unit 17 into the processing chamber 10, the gas is introduced from the gas introduction unit 16A and the gas introduction unit 16B into the processing chamber. Hydrogen gas and oxygen gas are introduced into 10. At the same time, microwave power is supplied to the magnetron 15 to generate 1 GH generated by the magnetron 15.
microwave of z to 100 GHz (for example, 2.45 G
(Microwave of 1 Hz) is introduced into the plasma generation region 10A of the processing chamber 10 through the microwave waveguide 14. Thereby, steam is generated. The generated steam is in processing chamber 1
0, reaches the plasma processing region 10B located below,
The surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating means 12 is oxidized. Thus, an oxide film (a silicon oxide film in Example 3) can be formed on the surface of the semiconductor layer. Table 3 below shows conditions for forming the oxide film. In this first oxide film forming step, an oxide film having a thickness of 1 nm is formed.

【0067】[表3] マイクロ波電力 :10kW マイクロ波周波数:2.45GHz 酸素ガス流量 :10SLM 水素ガス流量 :0.2SLM 不活性ガス流量 :10SLM 基板温度 :300゜C[Table 3] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 300 ° C.

【0068】[工程−330]その後、マグネトロン1
5へのマイクロ波電力の供給、処理室10への水素ガス
及び酸素ガスの導入を中断し、ガス導入部17からの不
活性ガスの処理室10内への導入を継続しながら、加熱
手段12によってシリコン半導体基板20を800゜C
まで昇温する。尚、半導体層の表面に既に薄い酸化膜が
形成されているので、この昇温工程において半導体層
(実施例3においてはシリコン半導体基板20)の表面
に凹凸(荒れ)が生じることがない。次いで、再び、ガ
ス導入部16A及びガス導入部16Bから処理室10内
に水素ガス及び酸素ガスを導入する。併せて、再び、マ
グネトロン15にマイクロ波電力を供給し、マグネトロ
ン15にて生成した1GHz乃至100GHzのマイク
ロ波(例えば、2.45GHzのマイクロ波)をマイク
ロ波導波管14を介して処理室10のプラズマ生成領域
10Aに導入する。これによって、水蒸気が生成する。
発生した水蒸気は処理室10の下方に位置するプラズマ
処理領域10Bに到達し、加熱手段12によって加熱さ
れた半導体層(具体的にはシリコン半導体基板20)の
表面を更に酸化する。こうして、半導体層の表面に総厚
4nmの酸化膜を形成する。この第2の酸化膜形成工程
における酸化膜の形成条件を、以下の表4に例示する。
[Step-330] Then, the magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are interrupted, and the introduction of the inert gas from the gas inlet 17 into the processing chamber 10 is continued. The silicon semiconductor substrate 20 at 800 ° C.
Heat up to Since a thin oxide film is already formed on the surface of the semiconductor layer, no irregularities (roughness) are generated on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the third embodiment) in this temperature raising step. Next, hydrogen gas and oxygen gas are again introduced into the processing chamber 10 from the gas introduction unit 16A and the gas introduction unit 16B. At the same time, the microwave power is again supplied to the magnetron 15, and the microwave of 1 GHz to 100 GHz (for example, the microwave of 2.45 GHz) generated by the magnetron 15 is supplied to the processing chamber 10 through the microwave waveguide 14. It is introduced into the plasma generation region 10A. Thereby, steam is generated.
The generated water vapor reaches the plasma processing region 10B located below the processing chamber 10, and further oxidizes the surface of the semiconductor layer (specifically, the silicon semiconductor substrate 20) heated by the heating unit 12. Thus, an oxide film having a total thickness of 4 nm is formed on the surface of the semiconductor layer. Table 4 shows the conditions for forming the oxide film in the second oxide film forming step.

【0069】[表4] マイクロ波電力 :10kW マイクロ波周波数:2.45GHz 酸素ガス流量 :10SLM 水素ガス流量 :0.2SLM 不活性ガス流量 :10SLM 基板温度 :800゜C[Table 4] Microwave power: 10 kW Microwave frequency: 2.45 GHz Oxygen gas flow rate: 10 SLM Hydrogen gas flow rate: 0.2 SLM Inert gas flow rate: 10 SLM Substrate temperature: 800 ° C.

【0070】[工程−340]以降、実施例1の[工程
−130]〜[工程−160]を実行することによっ
て、あるいは又、実施例2にて説明した熱窒化処理を含
む実施例1の[工程−130]〜[工程−160]を実
行することによって、PMOS半導体素子やNMOS半
導体素子を得ることができる。
[Step-340] After that, [Step-130] to [Step-160] of the first embodiment are executed, or alternatively, of the first embodiment including the thermal nitriding treatment described in the second embodiment. By performing [Step-130] to [Step-160], a PMOS semiconductor element and an NMOS semiconductor element can be obtained.

【0071】(実施例4)実施例4も、実施例1の変形
である。実施例4が実施例1と相違する点は、半導体層
の表面に酸化膜を形成した後、形成された酸化膜に熱処
理を施す点にある。以下、実施例4の絶縁膜の形成方法
を説明する。尚、実施例4においても図1に示したプラ
ズマ処理装置を用いる。
(Embodiment 4) Embodiment 4 is also a modification of Embodiment 1. Embodiment 4 is different from Embodiment 1 in that after an oxide film is formed on the surface of the semiconductor layer, a heat treatment is performed on the formed oxide film. Hereinafter, a method for forming the insulating film according to the fourth embodiment will be described. In the fourth embodiment, the plasma processing apparatus shown in FIG. 1 is used.

【0072】[工程−400]実施例1の[工程−10
0]〜[工程−120]と同様の工程を実行することに
よって、半導体層(実施例4においてはシリコン半導体
基板20)の表面に厚さ3.5nmの酸化膜を形成す
る。
[Step-400] [Step-10] of Example 1
0] to [Step-120], an oxide film having a thickness of 3.5 nm is formed on the surface of the semiconductor layer (the silicon semiconductor substrate 20 in the fourth embodiment).

【0073】[工程−410]その後、マグネトロン1
5へのマイクロ波電力の供給、処理室10への水素ガス
及び酸素ガスの導入を中止し、ガス導入部17からの不
活性ガスの処理室10内へ導入しながら、加熱手段12
によってシリコン半導体基板20を850゜Cまで昇温
する。次いで、塩化水素ガスを0.1容量%含有する窒
素ガスをガス導入部17から処理室10内に導入し、5
分間、加熱処理を行う。これによって、タイムゼロ絶縁
破壊(TZDB)特性及び経時絶縁破壊(TDDB)特
性に優れた酸化膜を得ることができる。
[Step-410] Then, magnetron 1
The supply of the microwave power to the processing chamber 5 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10 are stopped.
As a result, the temperature of the silicon semiconductor substrate 20 is raised to 850 ° C. Next, nitrogen gas containing 0.1% by volume of hydrogen chloride gas was introduced into the processing chamber 10 from the gas introduction unit 17,
Heat treatment for minutes. As a result, an oxide film having excellent time-zero dielectric breakdown (TZDB) characteristics and temporal dielectric breakdown (TDDB) characteristics can be obtained.

【0074】[工程−420]その後、ガス導入部17
からの塩化水素ガスを0.1容量%含有する窒素ガスの
処理室10への導入を中止し、ガス導入部17から不活
性ガス(例えば窒素ガス)を処理室10へ導入する。以
降、実施例1の[工程−130]〜[工程−160]を
実行することによって、あるいは又、実施例2にて説明
した熱窒化処理を含む実施例1の[工程−130]〜
[工程−160]を実行することによって、PMOS半
導体素子やNMOS半導体素子を得ることができる。
尚、実施例4の加熱処理を、実施例3の2段階のゲート
絶縁膜形成工程に加えてもよい。
[Step-420] Thereafter, the gas introduction unit 17
The introduction of nitrogen gas containing 0.1% by volume of hydrogen chloride gas into the processing chamber 10 is stopped, and an inert gas (for example, nitrogen gas) is introduced into the processing chamber 10 from the gas introduction unit 17. Thereafter, by performing [Step-130] to [Step-160] of the first embodiment, or alternatively, [Step-130] to [Step-130] of the first embodiment including the thermal nitriding treatment described in the second embodiment.
By performing [Step-160], a PMOS semiconductor device or an NMOS semiconductor device can be obtained.
The heat treatment of the fourth embodiment may be added to the two-step gate insulating film forming process of the third embodiment.

【0075】(実施例5)実施例5も実施例1の変形で
ある。実施例5が実施例1と相違する点は、酸化膜の形
成にパイロジェニック酸化法を採用した点にある。
(Embodiment 5) Embodiment 5 is also a modification of Embodiment 1. The fifth embodiment differs from the first embodiment in that a pyrogenic oxidation method is used for forming an oxide film.

【0076】パイロジェニック酸化法に基づきシリコン
酸化膜を形成するための縦型方式の酸化膜形成装置の概
念図を図4に示す。この縦型方式の酸化膜形成装置は、
垂直方向に保持された石英製の二重管構造の酸化炉30
(処理室に相当する)と、酸化炉30へ湿式ガス及び/
ガスを導入するためのガス導入部32と、酸化炉30か
ら湿式ガス及び/ガスを排気するガス排気部33と、S
iCから成る円筒状の均熱管36を介して酸化炉30内
を所定の雰囲気温度に保持するためのヒータ34と、基
板搬出入部40と、基板搬出入部40へ窒素ガス等の不
活性ガスを導入するためのガス導入部41と、基板搬出
入部40からガスを排気するガス排気部42と、酸化炉
30と基板搬出入部40とを仕切るシャッター35と、
シリコン半導体基板20を酸化炉30内に搬入出するた
めのエレベータ機構43から構成されている。エレベー
タ機構43には、シリコン半導体基板20を載置するた
めの石英ボート44が取り付けられている。また、燃焼
室50に供給された水素ガスを酸素ガスと、燃焼室50
内で高温にて混合し、燃焼させることによって、湿式ガ
スを生成させる。かかる湿式ガスは、配管51、ガス流
路31及びガス導入部32を介して酸化炉30内に導入
される。尚、ガス流路31は、二重管構造の酸化炉30
の内壁及び外壁の間の空間に相当する。
FIG. 4 is a conceptual diagram of a vertical type oxide film forming apparatus for forming a silicon oxide film based on the pyrogenic oxidation method. This vertical type oxide film forming apparatus
Oxidizing furnace 30 of double tube structure made of quartz held vertically
(Corresponding to the processing chamber) and the wet gas and / or
A gas introduction unit 32 for introducing a gas, a gas exhaust unit 33 for exhausting a wet gas and / or gas from the oxidation furnace 30,
A heater 34 for maintaining the inside of the oxidizing furnace 30 at a predetermined atmospheric temperature through a cylindrical heat equalizing tube 36 made of iC, a substrate carrying-in / out part 40, and an inert gas such as nitrogen gas are introduced into the substrate carrying-in / out part 40. A gas inlet 41 for exhausting the gas, a gas exhaust unit 42 for exhausting gas from the substrate carrying-in / out unit 40, a shutter 35 separating the oxidizing furnace 30 and the substrate carrying-in / out unit 40,
An elevator mechanism 43 is provided for carrying the silicon semiconductor substrate 20 into and out of the oxidation furnace 30. A quartz boat 44 for mounting the silicon semiconductor substrate 20 is attached to the elevator mechanism 43. Further, the hydrogen gas supplied to the combustion chamber 50 is referred to as oxygen gas,
A wet gas is generated by mixing and burning at a high temperature in the furnace. The wet gas is introduced into the oxidation furnace 30 through the pipe 51, the gas flow path 31, and the gas introduction unit 32. The gas flow path 31 is provided in the oxidation furnace 30 having a double pipe structure.
Corresponds to the space between the inner wall and the outer wall.

【0077】図4に示した縦型方式の酸化膜形成装置を
使用した、パイロジェニック酸化法に基づく酸化膜の形
成方法の概要を、以下、説明する。
An outline of a method for forming an oxide film based on a pyrogenic oxidation method using the vertical type oxide film forming apparatus shown in FIG. 4 will be described below.

【0078】[工程−500]先ず、実施例1の[工程
−100]と同様の工程を実行する。
[Step-500] First, the same step as [Step-100] in the first embodiment is performed.

【0079】[工程−510]配管52、燃焼室50、
配管51、ガス流路31及びガス導入部32を介して酸
化炉30へ窒素ガスを導入し、酸化炉30内を窒素ガス
雰囲気とし、且つ、均熱管36を介してヒータ34によ
って酸化炉30の雰囲気温度を700゜C前後に保持す
る。この状態においては、シャッター35は閉じてお
く。基板搬出入部40は大気に解放された状態である。
そして、基板搬出入部40にシリコン半導体基板20を
搬入し、石英ボート44にシリコン半導体基板20を載
置する。基板搬出入部40へのシリコン半導体基板20
の搬入が完了した後、図示しない扉を閉め、基板搬出入
部40にガス導入部41から窒素ガスを導入し、ガス排
気部42から排出し、基板搬出入部40内を窒素ガス雰
囲気とする。
[Step-510] Piping 52, combustion chamber 50,
Nitrogen gas is introduced into the oxidizing furnace 30 through the pipe 51, the gas flow path 31 and the gas introducing section 32, the inside of the oxidizing furnace 30 is set to a nitrogen gas atmosphere, and the heater 34 is heated by the heater 34 through the soaking tube 36. The ambient temperature is maintained at around 700 ° C. In this state, the shutter 35 is kept closed. The substrate loading / unloading section 40 is open to the atmosphere.
Then, the silicon semiconductor substrate 20 is loaded into the substrate loading / unloading section 40, and the silicon semiconductor substrate 20 is placed on the quartz boat 44. Silicon semiconductor substrate 20 to substrate carrying-in / out section 40
Is completed, the door (not shown) is closed, nitrogen gas is introduced into the substrate carrying-in / out section 40 from the gas introducing section 41, and the gas is exhausted from the gas exhausting section 42, and the inside of the substrate carrying-in / out section 40 is set to a nitrogen gas atmosphere.

【0080】[工程−520]基板搬出入部40内が十
分に窒素ガス雰囲気となった時点で、シャッター35を
開き、エレベータ機構43を作動させて石英ボート44
を上昇させ、シリコン半導体基板20を酸化炉30内に
搬入する。エレベータ機構43が最上昇位置に辿り着く
と、石英ボート44の基部によって酸化炉30と基板搬
出入部40との間は連通しなくなる。
[Step-520] When the inside of the substrate loading / unloading section 40 is sufficiently brought into the nitrogen gas atmosphere, the shutter 35 is opened and the elevator mechanism 43 is operated to activate the quartz boat 44.
Is raised, and the silicon semiconductor substrate 20 is carried into the oxidation furnace 30. When the elevator mechanism 43 reaches the highest position, the base of the quartz boat 44 stops communication between the oxidation furnace 30 and the substrate loading / unloading section 40.

【0081】[工程−530]その後、窒素ガス雰囲気
の酸化炉30の雰囲気温度を昇温し、800〜900゜
Cとする。そして、配管52,53を介して燃焼室50
内に酸素ガス及び水素ガスを供給し、水素ガスを酸素ガ
スと燃焼室50内で高温にて混合し、燃焼させることに
よって生成した湿式ガスを、配管51、ガス流路31及
びガス導入部32を介して酸化炉30へ導入し、ガス排
気部33から排気する。これによって、シリコン半導体
基板20の表面に酸化膜が形成される。尚、燃焼室50
内の温度を、例えばヒータ(図示せず)によって700
〜900゜Cに保持する。
[Step-530] Thereafter, the temperature of the oxidation furnace 30 in a nitrogen gas atmosphere is increased to 800 to 900 ° C. Then, the combustion chamber 50 is connected through the pipes 52 and 53.
An oxygen gas and a hydrogen gas are supplied into the inside, and the wet gas generated by mixing and burning the hydrogen gas and the oxygen gas at a high temperature in the combustion chamber 50 is supplied to a pipe 51, a gas passage 31, and a gas introduction unit 32. The gas is introduced into the oxidation furnace 30 through the gas exhaust unit 33 and exhausted from the gas exhaust unit 33. As a result, an oxide film is formed on the surface of the silicon semiconductor substrate 20. The combustion chamber 50
The internal temperature is increased by, for example, 700 heaters (not shown).
Keep at ~ 900 ° C.

【0082】[工程−540]所望の厚さの酸化膜を形
成した後、燃焼室50内への酸素ガス及び水素ガスの供
給を中止し、次いで、酸化炉30内に窒素ガス等の不活
性ガスを導入しながら、酸化炉30の雰囲気温度を70
0゜C前後まで降温し、次いで、エレベータ機構43を
動作させて石英ボート44を下降させ、次いで、基板搬
出入部40からシリコン半導体基板20を搬出する。
[Step-540] After an oxide film having a desired thickness is formed, supply of oxygen gas and hydrogen gas into the combustion chamber 50 is stopped, and then inert gas such as nitrogen gas is supplied into the oxidation furnace 30. While introducing the gas, the ambient temperature of the oxidation
The temperature is lowered to about 0 ° C., then the elevator mechanism 43 is operated to lower the quartz boat 44, and then the silicon semiconductor substrate 20 is unloaded from the substrate loading / unloading section 40.

【0083】[工程−550]以降、実施例1の[工程
−130]〜[工程−160]を実行することによっ
て、あるいは又、実施例2にて説明した熱窒化処理を含
む実施例1の[工程−130]〜[工程−160]を実
行することによって、PMOS半導体素子やNMOS半
導体素子を得ることができる。また、実施例5のパイロ
ジェニック酸化法に基づき、実施例3にて説明した2段
階の酸化膜形成工程を実行してもよいし、更には、実施
例4にて説明した熱処理を加えてもよい。
[Step-550] After that, [Step-130] to [Step-160] of the first embodiment are executed, or alternatively, the first embodiment including the thermal nitriding treatment described in the second embodiment is performed. By performing [Step-130] to [Step-160], a PMOS semiconductor element and an NMOS semiconductor element can be obtained. Further, based on the pyrogenic oxidation method of the fifth embodiment, the two-stage oxide film forming process described in the third embodiment may be executed, or the heat treatment described in the fourth embodiment may be applied. Good.

【0084】以上、本発明を好ましい実施例に基づき説
明したが、本発明はこれらの実施例に限定されるもので
はない。実施例にて説明した各種の条件やプラズマ処理
装置、酸化膜形成装置の構造は例示であり、適宜変更す
ることができる。場合によっては、例えば実施例1にて
説明した絶縁膜の形成方法において、[工程−120]
に引き続き、プラズマ窒化法にて酸化膜24の表面のみ
を窒化した後、[工程−130]以降を実行してもよ
い。
Although the present invention has been described with reference to the preferred embodiments, the present invention is not limited to these embodiments. The various conditions and the structures of the plasma processing apparatus and the oxide film forming apparatus described in the embodiments are merely examples, and can be appropriately changed. In some cases, for example, in the method of forming an insulating film described in Embodiment 1, [Step-120]
Subsequently, after only the surface of the oxide film 24 is nitrided by the plasma nitriding method, [Step-130] and thereafter may be executed.

【0085】また、例えば、実施例3の[工程−33
0]において、マグネトロン15へのマイクロ波電力の
供給、処理室10への水素ガス及び酸素ガスの導入を中
止することなく加熱手段12によってシリコン半導体基
板20を800゜Cまで昇温してもよい。実施例4の
[工程−410]において、不活性ガス(例えば窒素ガ
ス)をガス導入部17から処理室10内に導入しつつシ
リコン半導体基板20の温度を加熱手段12によって8
50゜Cまで昇温したが、その代わりに、例えば塩化水
素ガスを0.1容量%含有する不活性ガス(例えば窒素
ガス)をガス導入部17から処理室10内に導入しつ
つ、シリコン半導体基板20の温度を加熱手段12によ
って850゜Cまで昇温してもよい。更には、第1の酸
化膜形成工程、昇温工程、第2の酸化膜形成工程のそれ
ぞれにおける雰囲気に、例えば塩化水素ガスを含ませて
もよい。
Further, for example, [Step-33] of Example 3
0], the silicon semiconductor substrate 20 may be heated to 800 ° C. by the heating means 12 without stopping the supply of the microwave power to the magnetron 15 and the introduction of the hydrogen gas and the oxygen gas into the processing chamber 10. . In [Step-410] of the fourth embodiment, the temperature of the silicon semiconductor substrate 20 is increased by 8 by the heating unit 12 while introducing an inert gas (for example, nitrogen gas) from the gas introduction unit 17 into the processing chamber 10.
The temperature was raised to 50 ° C., but instead, for example, an inert gas (for example, nitrogen gas) containing 0.1% by volume of hydrogen chloride gas was introduced into the processing chamber 10 from the gas introduction unit 17 while the silicon semiconductor was The temperature of the substrate 20 may be raised to 850 ° C. by the heating means 12. Further, the atmosphere in each of the first oxide film forming step, the temperature raising step, and the second oxide film forming step may include, for example, a hydrogen chloride gas.

【0086】実施例においては、専らシリコン半導体基
板の表面に絶縁膜を形成したが、本発明に基づき、基板
の上に製膜されたエピタキシャルシリコン層に絶縁膜を
形成することもできるし、基板の上に形成された絶縁層
の上に製膜されたポリシリコン層あるいはアモルファス
シリコン層等に絶縁膜を形成することもできる。あるい
は又、SOI構造におけるシリコン層に絶縁膜を形成し
てもよい。酸化膜の形成及び/又は酸化膜の窒化処理
は、枚葉方式だけでなく、複数の半導体層を同時に処理
するバッチ方式にて行うこともできる。
In the embodiment, the insulating film is formed exclusively on the surface of the silicon semiconductor substrate. However, according to the present invention, the insulating film can be formed on the epitaxial silicon layer formed on the substrate, It is also possible to form an insulating film on a polysilicon layer or an amorphous silicon layer formed on the insulating layer formed thereon. Alternatively, an insulating film may be formed on a silicon layer in the SOI structure. The formation of the oxide film and / or the nitridation of the oxide film can be performed not only in a single wafer process but also in a batch process in which a plurality of semiconductor layers are simultaneously processed.

【0087】実施例において0.1%フッ化水素酸水溶
液及び純水により半導体層の表面洗浄を行った後、半導
体層をプラズマ処理装置や酸化膜形成装置(以下、これ
らの装置を総称してプラズマ処理装置等と呼ぶ)に搬入
したが、半導体層の表面洗浄からプラズマ処理装置等へ
の搬入までの雰囲気を、不活性ガス(例えば窒素ガス)
雰囲気としてもよい。尚、このような雰囲気は、例え
ば、半導体層の表面洗浄装置の雰囲気を不活性ガス雰囲
気とし、且つ、不活性ガスが充填された搬送用ボックス
内に半導体層(例えばシリコン半導体基板)を納めてプ
ラズマ処理装置等に搬入する方法や、図5に模式図を示
すように、表面洗浄装置、プラズマ処理装置等、搬送
路、ローダー及びアンローダーから構成されたクラスタ
ーツール装置を用い、表面洗浄装置からプラズマ処理装
置等までを搬送路で結び、かかる表面洗浄装置、搬送路
及びプラズマ処理装置等の雰囲気を不活性ガス雰囲気と
する方法によって達成することができる。
After cleaning the surface of the semiconductor layer with a 0.1% aqueous solution of hydrofluoric acid and pure water in the examples, the semiconductor layer was treated with a plasma processing apparatus or an oxide film forming apparatus (hereinafter, these apparatuses are collectively referred to as these apparatuses). (Referred to as a plasma processing apparatus or the like), but the atmosphere from cleaning of the surface of the semiconductor layer to loading into the plasma processing apparatus or the like is changed to an inert gas (for example, nitrogen gas).
The atmosphere may be good. Note that such an atmosphere may be, for example, an atmosphere of a semiconductor layer surface cleaning apparatus set to an inert gas atmosphere, and a semiconductor layer (for example, a silicon semiconductor substrate) placed in a transport box filled with an inert gas. As shown in a schematic diagram in FIG. 5, a method for carrying in a plasma processing apparatus or the like, a surface cleaning apparatus, a plasma processing apparatus, or the like, a cluster tool apparatus including a transport path, a loader, and an unloader. The present invention can be achieved by a method in which the plasma processing apparatus and the like are connected by a transport path, and the atmosphere of the surface cleaning apparatus, the transport path, the plasma processing apparatus, and the like is an inert gas atmosphere.

【0088】あるいは又、0.1%フッ化水素酸水溶液
及び純水により半導体層の表面洗浄を行う代わりに、表
5に例示する条件にて、無水フッ化水素ガスを用いた気
相洗浄法によって半導体層の表面洗浄を行ってもよい。
尚、パーティクルの発生防止のためにメタノールを添加
する。あるいは又、表6に例示する条件にて、塩化水素
ガスを用いた気相洗浄法によって半導体層の表面洗浄を
行ってもよい。尚、半導体層の表面洗浄開始前あるいは
表面洗浄完了後における表面洗浄装置内の雰囲気や搬送
路等内の雰囲気は、不活性ガス雰囲気としてもよいし、
例えば1.3×10-1Pa(10-3Torr)程度の真空雰
囲気としてもよい。尚、搬送路等内の雰囲気を真空雰囲
気とする場合には、半導体層を搬入する際のプラズマ処
理装置等の雰囲気を例えば1.3×10-1Pa(10-3
Torr)程度の真空雰囲気としておき、半導体層の搬入完
了後、プラズマ処理装置等の雰囲気を不活性ガス(例え
ば窒素ガス)雰囲気とすればよい。
Alternatively, instead of cleaning the surface of the semiconductor layer with a 0.1% hydrofluoric acid aqueous solution and pure water, a gas phase cleaning method using anhydrous hydrogen fluoride gas under the conditions shown in Table 5 is used. May be used to clean the surface of the semiconductor layer.
Note that methanol is added to prevent generation of particles. Alternatively, the surface of the semiconductor layer may be cleaned by a gas phase cleaning method using hydrogen chloride gas under the conditions shown in Table 6. Note that the atmosphere in the surface cleaning device or the atmosphere in the transfer path before the start of surface cleaning of the semiconductor layer or after completion of the surface cleaning may be an inert gas atmosphere,
For example, a vacuum atmosphere of about 1.3 × 10 −1 Pa (10 −3 Torr) may be used. When the atmosphere in the transfer path or the like is a vacuum atmosphere, the atmosphere of the plasma processing apparatus or the like when the semiconductor layer is carried in is set to, for example, 1.3 × 10 −1 Pa (10 −3).
A vacuum atmosphere of about Torr may be set, and after the semiconductor layer is completely loaded, the atmosphere of the plasma processing apparatus or the like may be an inert gas (eg, nitrogen gas) atmosphere.

【0089】[表5] 無水フッ化水素ガス:300SCCM メタノール蒸気 :80SCCM 窒素ガス :1000SCCM 圧力 :0.3Pa 温度 :60゜C[Table 5] Anhydrous hydrogen fluoride gas: 300 SCCM Methanol vapor: 80 SCCM Nitrogen gas: 1000 SCCM Pressure: 0.3 Pa Temperature: 60 ° C

【0090】[表6] 塩化水素ガス/窒素ガス:1容量% 温度 :800゜C[Table 6] Hydrogen chloride gas / nitrogen gas: 1% by volume Temperature: 800 ° C

【0091】これらの方法を採用することによって、酸
化膜の形成前に半導体層の表面を汚染等の無い状態に保
つことができる結果、形成された酸化膜中に水分や有機
物、あるいは又、例えばSi−OHが取り込まれ、形成
された酸化膜の特性が低下しあるいは欠陥部分が発生す
ることを、効果的に防ぐことができる。
By employing these methods, it is possible to keep the surface of the semiconductor layer free from contamination or the like before the formation of the oxide film. It is possible to effectively prevent Si-OH from being taken in, thereby lowering the characteristics of the formed oxide film or generating a defective portion.

【0092】先に説明したように、プラズマ酸化法を採
用する場合、酸化膜の形成において、処理室10内に水
素ガス及び酸素ガスを導入するが、この際、水素ガスが
処理室10内に流入し、系外に流出することによって爆
鳴気反応が生じることを防止するため、且つ、半導体層
にドライ酸化膜が形成されることを防止するために、例
えば、実施例1の[工程−120]において、ガス導入
部17から処理室10内に例えば流量10SLMの希釈
用ガスとしての不活性ガス(例えば窒素ガス)を導入し
ながら、ガス導入部16Aから処理室10内に流量0.
2SLMの水素ガスを導入し、その後、例えばガス導入
部16Bから処理室10内に例えば流量10SLMの酸
素ガスの導入を開始し、希釈用の不活性ガスの処理室1
0内への導入を中止すればよい。次いで、マグネトロン
15にマイクロ波電力を供給し、マグネトロン15にて
生成した2.45GHzのマイクロ波をマイクロ波導波
管14を介して処理室10のプラズマ生成領域10Aに
導入する。このような操作によって、水蒸気生成前の処
理室10内における水素ガス濃度は十分に低い値とな
り、爆鳴気反応が生じることを確実に防止することがで
き、しかも、ドライ酸化膜の形成を確実に防止すること
ができる。
As described above, when the plasma oxidation method is employed, when forming an oxide film, hydrogen gas and oxygen gas are introduced into the processing chamber 10. In order to prevent a detonation reaction from being caused by flowing in and flowing out of the system, and to prevent a dry oxide film from being formed on the semiconductor layer, for example, [Step- 120], while introducing an inert gas (for example, nitrogen gas) as a diluting gas at a flow rate of 10 SLM from the gas introduction unit 17 into the processing chamber 10, the flow rate of the inert gas (eg, nitrogen gas) from the gas introduction unit 16 </ b> A into the processing chamber 10 is reduced to 0.1.
2 SLM of hydrogen gas is introduced, and then, for example, the introduction of oxygen gas at a flow rate of 10 SLM into the processing chamber 10 from, for example, the gas introduction unit 16B is started, and the inert gas processing chamber 1 for dilution
What is necessary is just to stop the introduction into 0. Next, microwave power is supplied to the magnetron 15, and the microwave of 2.45 GHz generated by the magnetron 15 is introduced into the plasma generation region 10 </ b> A of the processing chamber 10 through the microwave waveguide 14. By such an operation, the concentration of hydrogen gas in the processing chamber 10 before the generation of steam becomes a sufficiently low value, and it is possible to reliably prevent the detonation reaction from occurring, and furthermore, to surely form the dry oxide film. Can be prevented.

【0093】[0093]

【発明の効果】本発明においては、従来の技術と異な
り、第1の領域の物理的厚さと第2の領域の物理的厚さ
とを実質的に同じ厚さとした状態で(即ち、物理的厚さ
を実質的に異ならせることなく)、実効的な厚さが異な
る2つの領域から成る絶縁膜を形成することができ、酸
化膜のドライエッチングや複数回の熱酸化処理を行うこ
とが不要となる。従って、エッチングダメージや金属汚
染が、例えばロジック回路を形成すべき半導体層の領域
に生じたり、閾値調整のための不純物プロファイルの制
御が複雑になるといった従来の技術における問題を解消
することができる。
According to the present invention, unlike the prior art, the physical thickness of the first region and the physical thickness of the second region are substantially the same (that is, the physical thickness is different). Without substantially changing the thickness), it is possible to form an insulating film composed of two regions having different effective thicknesses, and it is not necessary to perform dry etching of the oxide film or multiple thermal oxidation processes. Become. Therefore, it is possible to solve the problems in the conventional techniques such as etching damage and metal contamination occurring in, for example, a semiconductor layer region where a logic circuit is to be formed, and complicated control of an impurity profile for adjusting a threshold value.

【0094】尚、プラズマ酸化法及びプラズマ窒化法を
採用すれば、本質的に1つのプラズマ処理装置内で絶縁
膜の形成を行うことが可能となり、絶縁膜を形成するた
めの装置構成を簡素化することができるし、酸化速度が
制御された状態で加湿酸化法によって薄い酸化膜を形成
することができる。
If the plasma oxidation method and the plasma nitridation method are employed, the formation of the insulating film can be performed essentially in one plasma processing apparatus, and the structure of the apparatus for forming the insulating film can be simplified. And a thin oxide film can be formed by a humidification oxidation method with the oxidation rate being controlled.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の方法の実施に適したプラズマ処理装置
の概念図である。
FIG. 1 is a conceptual diagram of a plasma processing apparatus suitable for performing a method of the present invention.

【図2】実施例1の絶縁膜の形成方法を説明するための
シリコン半導体基板等の模式的な一部断面図である。
FIG. 2 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for describing a method of forming an insulating film of Example 1.

【図3】図2に引き続き、実施例1の絶縁膜の形成方法
を説明するためのシリコン半導体基板等の模式的な一部
断面図である。
FIG. 3 is a schematic partial cross-sectional view of the silicon semiconductor substrate and the like for explaining the method for forming the insulating film of the first embodiment, following FIG. 2;

【図4】パイロジェニック酸化法に基づき酸化膜を形成
するための縦型方式の酸化膜形成装置の概念図である。
FIG. 4 is a conceptual diagram of a vertical type oxide film forming apparatus for forming an oxide film based on a pyrogenic oxidation method.

【図5】クラスターツール装置の模式図である。FIG. 5 is a schematic view of a cluster tool device.

【図6】従来の膜厚の異なる2つの領域から構成された
絶縁膜の形成方法を説明するためのシリコン半導体基板
等の模式的な一部断面図である。
FIG. 6 is a schematic partial cross-sectional view of a silicon semiconductor substrate or the like for describing a conventional method of forming an insulating film composed of two regions having different thicknesses.

【図7】図6に引き続き、従来の膜厚の異なる2つの領
域から構成された絶縁膜の形成方法を説明するためのシ
リコン半導体基板等の模式的な一部断面図である。
FIG. 7 is a schematic partial cross-sectional view of a silicon semiconductor substrate and the like for explaining a conventional method of forming an insulating film composed of two regions having different thicknesses, following FIG. 6;

【符号の説明】[Explanation of symbols]

10・・・処理室、10A・・・プラズマ生成領域、1
0B・・・プラズマ処理領域、11・・・ステージ、1
2・・・加熱手段、13・・・磁石、14・・・マイク
ロ波導波管、15・・・マグネトロン、16A,16
B,16C,17・・・ガス導入部、18・・・ガス排
気部、19・・・ヒータ、20・・・シリコン半導体基
板、21・・・素子分離領域、22・・・第1の領域、
23・・・第2の領域、23A・・・第2領域形成予定
領域、24・・・酸化膜、25・・・マスク材料、26
・・・絶縁膜
10 processing chamber, 10A plasma generation area, 1
0B: Plasma processing area, 11: Stage, 1
2 ... heating means, 13 ... magnet, 14 ... microwave waveguide, 15 ... magnetron, 16A, 16
B, 16C, 17: gas introduction unit, 18: gas exhaust unit, 19: heater, 20: silicon semiconductor substrate, 21: element isolation region, 22: first region ,
23 ... second region, 23A ... second region formation planned region, 24 ... oxide film, 25 ... mask material, 26
... Insulating film

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/108 21/8242 Fターム(参考) 5F045 AA09 AA20 AB03 AB32 AB34 AC03 AC11 AC13 AD04 AD07 AD12 AD13 AF03 CB10 DC63 DC69 EB13 EE12 HA15 HA22 5F048 AA07 AB01 AB03 AC01 AC03 BA01 BB06 BB07 BB11 BB12 BB16 BB17 BC06 BG12 DA20 DA21 5F058 BA20 BD01 BD04 BD10 BE03 BF29 BF30 BF63 BF73 BF74 BG01 BH04 BJ01 5F083 AD10 GA30 JA02 JA03 JA05 JA32 JA35 JA39 JA53 NA02 NA04 PR05 PR21 PR22 PR44 PR54 ZA12 ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat ゛ (Reference) H01L 27/108 21/8242 F-term (Reference) 5F045 AA09 AA20 AB03 AB32 AB34 AC03 AC11 AC13 AD04 AD07 AD12 AD13 AF03 CB10 DC63 DC69 EB13 EE12 HA15 HA22 5F048 AA07 AB01 AB03 AC01 AC03 BA01 BB06 BB07 BB11 BB12 BB16 BB17 BC06 BG12 DA20 DA21 5F058 BA20 BD01 BD04 BD10 BE03 BF29 BF30 BF63 BF73 BF74 BG01 JA08 NA08 JA08 PR21 PR22 PR44 PR54 ZA12

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】半導体層の表面に形成された絶縁膜であっ
て、 (A)第1の領域と、 (B)第1の領域を構成する物質の有する比誘電率と異
なる比誘電率を有する物質から構成された第2の領域、
から構成されていることを特徴とする絶縁膜。
An insulating film formed on a surface of a semiconductor layer, wherein: (A) a first region; and (B) a dielectric constant different from a relative dielectric constant of a material constituting the first region. A second region composed of a substance having
An insulating film characterized by comprising:
【請求項2】第1の領域を構成する物質は酸化シリコン
であり、第2の領域を構成する物質は窒素原子を含む酸
化シリコンであることを特徴とする請求項1に記載の絶
縁膜。
2. The insulating film according to claim 1, wherein the material forming the first region is silicon oxide, and the material forming the second region is silicon oxide containing a nitrogen atom.
【請求項3】第2の領域は、第1の領域と実質的に同じ
厚さを有することを特徴とする請求項2に記載の絶縁
膜。
3. The insulating film according to claim 2, wherein the second region has substantially the same thickness as the first region.
【請求項4】第2の領域は、酸化シリコンを窒化処理す
ることによって形成されたことを特徴とする請求項2に
記載の絶縁膜。
4. The insulating film according to claim 2, wherein the second region is formed by nitriding silicon oxide.
【請求項5】第2の領域は、酸化シリコンに窒素プラズ
マを照射することによって形成されたことを特徴とする
請求項4に記載の絶縁膜。
5. The insulating film according to claim 4, wherein the second region is formed by irradiating silicon oxide with nitrogen plasma.
【請求項6】半導体層の表面に形成された第1の領域及
び第2の領域を有し、第2の領域は、第1の領域を構成
する物質の有する比誘電率と異なる比誘電率を有する物
質から構成された絶縁膜の形成方法であって、 (イ)半導体層の表面を酸化することによって、第1の
領域を形成し、且つ、第2の領域を形成すべき第2領域
形成予定領域を形成する工程と、 (ロ)第1の領域をマスク材料によって被覆する工程
と、 (ハ)露出した第2領域形成予定領域に窒化処理を施し
た後、マスク材料を除去する工程、から成ることを特徴
とする絶縁膜の形成方法。
6. A semiconductor device having a first region and a second region formed on a surface of a semiconductor layer, wherein the second region has a relative dielectric constant different from a relative dielectric constant of a material constituting the first region. A method for forming an insulating film made of a material having the following characteristics: (a) oxidizing a surface of a semiconductor layer to form a first region and a second region where a second region is to be formed (B) covering the first region with a mask material; and (c) removing the mask material after subjecting the exposed second region to be formed to a nitriding treatment. And a method for forming an insulating film.
【請求項7】第1の領域を構成する物質は酸化シリコン
であり、第2の領域を構成する物質は窒素原子を含む酸
化シリコンであることを特徴とする請求項6に記載の絶
縁膜の形成方法。
7. The insulating film according to claim 6, wherein the material forming the first region is silicon oxide, and the material forming the second region is silicon oxide containing nitrogen atoms. Forming method.
【請求項8】工程(ハ)における窒化処理は、第2領域
形成予定領域に窒素プラズマを照射することから成るこ
とを特徴とする請求項6に記載の絶縁膜の形成方法。
8. The method for forming an insulating film according to claim 6, wherein the nitriding treatment in the step (c) comprises irradiating a region to be formed with the second region with nitrogen plasma.
JP11146564A 1999-05-26 1999-05-26 Insulating film and formation thereof Withdrawn JP2000340670A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11146564A JP2000340670A (en) 1999-05-26 1999-05-26 Insulating film and formation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11146564A JP2000340670A (en) 1999-05-26 1999-05-26 Insulating film and formation thereof

Publications (1)

Publication Number Publication Date
JP2000340670A true JP2000340670A (en) 2000-12-08

Family

ID=15410537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11146564A Withdrawn JP2000340670A (en) 1999-05-26 1999-05-26 Insulating film and formation thereof

Country Status (1)

Country Link
JP (1) JP2000340670A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244345A (en) * 2000-02-29 2001-09-07 Fujitsu Ltd Method for fabricating semiconductor device
JP2002299469A (en) * 2001-04-04 2002-10-11 Seiko Instruments Inc Semiconductor device
WO2002082554A1 (en) * 2001-04-02 2002-10-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
EP1388889A2 (en) * 2002-08-07 2004-02-11 Chartered Semiconductor Manufacturing Pte Ltd. Method to form a gate insulator layer comprised with multiple dielectric constants and multiple thicknesses
JP2009170494A (en) * 2008-01-11 2009-07-30 Renesas Technology Corp Semiconductor device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244345A (en) * 2000-02-29 2001-09-07 Fujitsu Ltd Method for fabricating semiconductor device
WO2002082554A1 (en) * 2001-04-02 2002-10-17 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
US6812101B2 (en) * 2001-04-02 2004-11-02 Matsushita Electric Industrial Co., Ltd. Semiconductor device and method for manufacture thereof
JP2002299469A (en) * 2001-04-04 2002-10-11 Seiko Instruments Inc Semiconductor device
EP1388889A2 (en) * 2002-08-07 2004-02-11 Chartered Semiconductor Manufacturing Pte Ltd. Method to form a gate insulator layer comprised with multiple dielectric constants and multiple thicknesses
EP1388889A3 (en) * 2002-08-07 2005-01-19 Chartered Semiconductor Manufacturing Pte Ltd. Method to form a gate insulator layer comprised with multiple dielectric constants and multiple thicknesses
JP2009170494A (en) * 2008-01-11 2009-07-30 Renesas Technology Corp Semiconductor device

Similar Documents

Publication Publication Date Title
JP4001498B2 (en) Insulating film forming method and insulating film forming system
JP2000349081A (en) Method for formation of oxide film
KR101188574B1 (en) Method for forming insulating film and method for manufacturing semiconductor device
US20040048452A1 (en) Method of producing electronic device material
KR100908784B1 (en) Manufacturing Method of Semiconductor Device
JP2000332245A (en) MANUFACTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE OF p-TYPE SEMICONDUCTOR ELEMENT
KR20000006011A (en) Apparatus for forming silicon oxide film and method of forming silicon oxide film
JP2007027777A (en) Method of manufacturing electron device material
JPWO2007139141A1 (en) Method for forming insulating film and method for manufacturing semiconductor device
JP2000332009A (en) Method of forming insulating film and manufacture of p-type semiconductor element
JP3399413B2 (en) Oxynitride film and method for forming the same
JP4403321B2 (en) Method for forming oxide film and method for manufacturing p-type semiconductor element
JPH11162970A (en) Method of formation of oxide film
JP2000340670A (en) Insulating film and formation thereof
JPH11204517A (en) Forming method of silicon oxide film and silicon oxide film forming equipment
JP3588994B2 (en) Method of forming oxide film and method of manufacturing p-type semiconductor device
JPH11186255A (en) Method of forming silicon oxide film
JP2000216156A (en) Formation of silicon nitride oxide film and manufacture of p type semiconductor element
JP2000332005A (en) Plasma nitriding apparatus, formation of insulating film, and manufacture of p-type semiconductor element
JP2001127280A (en) Method for manufacturing semiconductor device and p- channel type semiconductor device
JP2000068266A (en) Method for forming oxide film
JP3757566B2 (en) Silicon oxide film forming method and oxide film forming apparatus
JP2001237397A (en) Method of manufacturing semiconductor device
JPH11135492A (en) Method and device for forming silicon oxide film
JP2000243752A (en) Method of forming silicon nitride oxide film and manufacture for p-type semiconductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060308

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20080226