JP2000339987A - メモリ冗長装置及び方法 - Google Patents

メモリ冗長装置及び方法

Info

Publication number
JP2000339987A
JP2000339987A JP2000130088A JP2000130088A JP2000339987A JP 2000339987 A JP2000339987 A JP 2000339987A JP 2000130088 A JP2000130088 A JP 2000130088A JP 2000130088 A JP2000130088 A JP 2000130088A JP 2000339987 A JP2000339987 A JP 2000339987A
Authority
JP
Japan
Prior art keywords
memory
address value
address
circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000130088A
Other languages
English (en)
Inventor
James Brady
ブラディー ジェームズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Original Assignee
ST MICROELECTRONICS Inc
STMicroelectronics lnc USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ST MICROELECTRONICS Inc, STMicroelectronics lnc USA filed Critical ST MICROELECTRONICS Inc
Publication of JP2000339987A publication Critical patent/JP2000339987A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

(57)【要約】 【課題】 半導体メモリ装置用の冗長回路及び方法を提
供する。 【解決手段】 本冗長回路は、欠陥性のメモリ行又は列
ラインに対応する少なくとも1つの第一アドレスを選択
的に発生するためのプログラム可能な回路と、第一アド
レスよりも大きな第二アドレスを行/列ラインに対して
再マッピングするシフター回路とを有している。第一ア
ドレスよりも大きな各第二アドレスに対し、シフター回
路は第二アドレスと相対的にすぐ上のアドレスに対して
初期的にマッピングされていた行/列ラインに対し第二
アドレスを再マッピングする。プログラム可能な回路
は、複数個の欠陥性のメモリ行又は列ラインに対応する
複数個の第一アドレスを発生することが可能である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体メモリ装置用
の冗長回路に関するものであって、更に詳細には、ラン
ダムアクセスメモリ(RAM)装置用の行/列冗長回路
に関するものである。
【0002】
【従来の技術】スタチックランダムアクセスメモリ(S
RAM)及びダイナミックランダムアクセスメモリ(D
RAM)装置における処理上の欠陥は大規模メモリアレ
イにおける処理歩留まりを著しく減少させる場合があ
る。メモリチップの処理歩留まりを改善するために、種
々のエラー補正方法が考案されている。これらは、ソフ
トウエアが物理的欠陥を補正する「ソフト」エラー補
正、及び欠陥性の回路要素がチップ上に設けられている
冗長要素と置換される「ハード」エラー補正とを包含し
ている。ソフト又はハードエラー補正を使用すること
は、チップの製造コストを低下させ、且つ既存のウエハ
製造ライン上に新たな製品を導入することを早め、又新
たな処理技術を発生する場合がある。
【0003】メモリチップに関して「ハード」エラー補
正を行うことによる歩留まりの向上は、典型的には、メ
モリアレイ内に冗長行及び/又は列を設けることによっ
て発生される。単一ビット欠陥又は単一の行又は列内に
おける複数個の欠陥に対し多くの装置が廃棄されるの
で、2,3の冗長行又は列がメモリ回路の歩留まりを著
しく向上させることが可能である。これらの冗長行又は
列はウエハ処理後の電気的テストにおいて識別された欠
陥性の行又は列を置換させるためにメモリへ付加するこ
とが可能である。
【0004】欠陥性のメモリ行又は列を置換するため
に、最初に欠陥性の行又は列をアレイから切断する。こ
のことは、3つの方法、即ちヒューズを電流によって焼
切すること、ヒューズをレーザによって焼切すること、
及び抵抗接続部をレーザによってアニーリングすること
のうちの1つによって達成される。次いで、冗長行又は
列をイネーブルさせ且つ欠陥性の行又は列のアドレスで
プログラムする。
【0005】メモリアレイの任意の行又は列が製造欠陥
と関連する可能性があるので、欠陥性の行又は列ライン
を置換させる上述した手順は従来各行又は列ラインに対
する別個のヒューズ要素を設けることによって実施され
ている。然しながら、ヒューズ要素のピッチは今日の進
化した製造技術を使用したメモリ装置に対する列又は行
のピッチよりも通常大きいものであり、ヒューズ要素が
メモリセルの寸法と比較して大きなものであるという点
においてヒューズ要素及びメモリアレイのレイアウトに
関して問題が存在している。従って、列ピッチ上にヒュ
ーズ要素を配置させることは多数の妥協を生じさせてい
る。1つの行又は列ラインのみを置換させることが必要
である場合に多数の行又は列ラインを置換させることを
包含する1つの妥協は、そうでない場合に必要なものよ
りもより多くの冗長行又は列ラインを製造することを必
要とする。その結果、メモリ装置における列及び行ライ
ンを置換させる改良した方法及び装置を提供することが
望まれている。
【0006】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、上述した如き従来技術の欠
点を解消し、半導体メモリ装置における欠陥性の行又は
列ラインを置換させる改良した回路及び方法を提供する
ことを目的とする。
【0007】
【課題を解決するための手段】本発明によれば、複数個
の行及び列ラインを具備するメモリ装置用の冗長回路及
び方法が提供され、それは、欠陥を有する少なくとも1
つの行又は列ラインを表示するプログラム可能な回路、
及び前記少なくとも1つの表示された欠陥性の行又は列
ラインをバイパスするためにメモリアドレスをシフトさ
せるシフター回路を有している。特に、該シフター回路
は、該プログラム可能な回路によって表示された欠陥性
の行又は列ラインに対応するアドレス値により大きなア
ドレス値に対して初期的にマッピングされている行又は
列ラインに対するアドレスマッピングを修正する。
【0008】欠陥性の行又は列ラインに対応するアドレ
ス値よりも大きなアドレス値に対して初期的にマッピン
グされている各行又は列ラインに対して、該シフター回
路はそれに対して初期的にマッピングされているアドレ
ス値よりも1つ小さな新たなアドレス値を該行又は列ラ
インに対してマッピングする。最も高い番号のアドレス
値は冗長行又は列ラインに対してマッピングする。この
ようにして、欠陥性の行又は列ラインは実効的にバイパ
スされる。
【0009】本発明の主要な利点は、欠陥性の行又は列
ラインを表示するために使用することの可能なプログラ
ム可能な回路におけるヒューズ要素はメモリ装置の行又
は列ラインへ結合されることがないということである。
その代わりに、プログラム可能な回路は、メモリアレイ
と比較してより周辺部に位置した区域内に位置させるこ
とが可能である。
【0010】本発明の第一の好適な実施例においては、
プログラム可能な回路は、メモリ装置における1つを超
える欠陥性の行又は列ラインを表示することが可能であ
る。メモリ装置における少なくとも2つの欠陥性の行又
は列ラインの表示に続いて、第一の欠陥性の行又は列ラ
インに対応する第一アドレス値よりも大きいが第二の欠
陥性の行又は列ラインに対応する第二アドレス値よりも
小さいアドレス値に対して初期的にマッピングされてい
る各行又は列ラインに対して、該シフター回路は、それ
に対して初期的にマッピングされているアドレス値より
も1つだけ小さいアドレス値を行又は列ラインに対して
マッピングする。更に、第二アドレス値よりも大きなア
ドレスに対して初期的にマッピングされている各行又は
列ラインに対して、該シフター回路は、それに対して初
期的にマッピングされているアドレス値よりも2つ小さ
いアドレス値を行又は列ラインに対してマッピングす
る。このようにして、第一アドレス値よりも大きいが第
二アドレス値よりも小さいアドレス値が少なくとも次の
より高い行又は列ラインに対してマッピングされ、且つ
第二アドレス値よりも大きなアドレス値はより高い行又
は列ラインに対して二度シフトされる。最も高い2つの
アドレス値は各々冗長行又は列ラインに対してマッピン
グされる。その結果、第一及び第二の欠陥性の行又は列
ラインの両方が効果的にバイパスされる。
【0011】上述した本発明の第一の好適実施例におい
ては、プログラム可能な回路によって発生される欠陥性
の行又は列ラインに対応するアドレス値は静的なもので
あり、従って少なくとも1つの欠陥に関連する列又は行
ライン全体が永久的にバイパスされる。本発明の第二の
好適実施例においては、欠陥性の列ラインに対応するア
ドレス値が、以前に発見した欠陥性のメモリセルがアク
セスされるべき場合にのみその列ラインをバイパスする
ために動的に発生される。このようにして、異なる列ラ
インと関連する欠陥性のメモリセルをバイパスするため
に単一の冗長列ラインを使用することが可能である。
【0012】
【発明の実施の形態】図1乃至3を参照すると、例えば
製造上の欠陥等の欠陥と関連する行又は列ラインを表示
し且つ効果的にバイパスするために使用される冗長回路
1が示されている。冗長回路1はメモリアレイ10の行
又は列ラインを直接的に駆動するように適合されてい
る。メモリアレイ10は欠陥と関連する行又は列ライン
が発見された場合に使用する付加的な即ち冗長な行又は
列ラインを有している。説明の便宜上、冗長回路1はメ
モリアレイ10の列ラインに関連して以下に説明する。
然しながら、本発明は、メモリアレイ10の欠陥性の行
ラインを置換させるために使用することが可能であるこ
とは勿論である。
【0013】冗長回路1は、好適には、シフター回路2
とプログラム可能な回路3とを有している。プログラム
可能な回路3はそれと関連する欠陥を有する1つ又はそ
れ以上の以前に発見された列ラインを表示するために選
択的にプログラムすることが可能である。シフター回路
2はプログラム可能な回路3によって表示された欠陥性
の列ラインをバイパスするために列ラインの活性化を制
御する。
【0014】冗長回路1のシフター回路2及びプログラ
ム可能な回路3は欠陥と関連するメモリアレイ10内の
行又は列ラインをバイパスするために使用することが可
能である。大型のメモリ装置の場合には、各シフター回
路2及びプログラム可能な回路3の組合せがメモリアレ
イ10内の別個のブロックの行又は列ラインに対応する
ように複数個のシフター回路2及びプログラム可能な回
路3を使用することが可能である。
【0015】例えば、冗長回路1はメモリアレイ10に
おける128個の行又は列ラインからなる1つのブロッ
ク内の最大で2つの行又は列ラインを選択的にバイパス
するように実現することが可能である。その結果、12
8個の行又は列ラインからなる全てのブロックに対して
2つの冗長行又は列ラインがメモリアレイ10内に設け
られる。このようにして、1024個の使用可能な行又
は列ラインを必要とするメモリ装置の場合に、冗長回路
1の8個のインスタンス及び16個の冗長行又は列ライ
ンがメモリ装置内に実現される。このことは1024個
の使用可能な行又は列ラインを与えるためにメモリ装置
内において全部で1040個の行又は列ラインが必要と
なる。
【0016】プログラム可能な回路3は欠陥性の列ライ
ンを永久的に表示する。本発明の好適実施例において
は、プログラム可能な回路3は以前に発見した欠陥性の
列ラインを表示するために複数個のヒューズ要素を使用
する。プログラム可能な回路3は、ヒューズ回路4、及
びプログラミングによってヒューズ回路4により表示さ
れる欠陥性の列ラインのアドレスをデコードするヒュー
ズアドレスデコード回路5を有している。
【0017】ヒューズ回路4は、メモリアレイ10内の
欠陥性の列ラインに対応するエンコードされたアドレス
を選択的に発生するために使用されている。図2に示し
たように、ヒューズ回路4はヒューズ回路4が欠陥性の
列ラインのエンコードされたアドレスを発生するために
焼切されねばならないマスターイネーブルヒューズ41
を有している。マスターイネーブルヒューズ41に関連
する回路は、例えばパワーアップシーケンス期間中等の
半導体メモリ装置が初期化されるか又は再初期化される
時又はその近くで活性化されるプルダウン装置42を有
している。マスターイネーブルヒューズ41が焼切され
ている場合には、プルダウン装置42を活性化させると
ノードn1(図2)を低基準電圧レベルへプル即ち牽引
し、且つインバータ43及び対応するプルダウン装置4
4がラッチ要素を形成し、該ラッチ要素はノードn1を
低基準電圧レベルに維持する。アクティブ低信号ENが
アサート即ち活性化されると、以前に発見した欠陥性の
列ラインのアドレスの発生をイネーブル即ち可能な状態
とさせる。
【0018】一方、マスターヒューズ41が焼切されて
いない場合には、マスターヒューズ41はプルダウント
ランジスタ42の初期的な活性化期間中及びその後にお
いてノードn1を論理高状態に維持する。イネーブル信
号ENは高論理レベルへ駆動され、従って欠陥性の列ラ
インアドレスが発生することをディスエーブル即ち不能
状態とさせる。
【0019】ヒューズ回路4は、更に、欠陥性の列ライ
ンに対応するエンコードされたアドレスの各ビットを選
択的にプログラミングする回路を有している。マスター
イネーブルヒューズ41と関連する回路と同様に、各エ
ンコードしたアドレスビットに対するプログラム可能な
アドレス回路45はヒューズ41′、初期的に活性化さ
れるプルダウン装置42′、インバータ43′、対応す
るプルダウン装置44′を有している。各プログラム可
能なアドレス回路45は論理真エンコードアドレスビッ
トAT及び論理補元エンコードアドレスビットACを発
生する。理解すべきことであるが、ヒューズ回路2にお
けるプログラム可能なアドレス回路45の数は対応する
メモリアレイ10の寸法及びコンフィギュレーション即
ち形態に依存し、且つp個のプログラム可能なアドレス
回路45がpビット幅エンコードアドレス信号AT0−
ATp及びAC0−ACpを発生するために図2に示し
たように使用される。
【0020】マスターイネーブルヒューズ41が焼切さ
れており、従ってアクティブ低イネーブル信号ENが論
理低レベルにあると仮定すると、プログラム可能なアド
レス回路45の焼切されたヒューズ41′は対応する論
理真エンコードアドレスビットATを論理低レベルへ駆
動し且つ対応する論理補元エンコードアドレスビットA
Cを論理高レベルへ駆動させる。一方、焼切されていな
いヒューズ41′は、対応する論理真エンコードアドレ
スビットATを論理高レベルへ駆動し且つ対応する論理
補元エンコードアドレスビットACを論理低レベルへ駆
動する。その結果、ヒューズ回路4はアドレス信号AT
0−ATp及びAC0−ACpによって表される欠陥性
の列ラインを表示するエンコードアドレスを選択的に発
生することが可能である。
【0021】シフター回路2は欠陥性の列ラインが偶数
又は奇数番号の列ラインであるか否かに基づいて、欠陥
性の列ラインに対応するアドレス値よりも高いアドレス
値を1つ又は2つ高い列ラインへシフトさせるべく構成
することが可能である。この構成はメモリアレイ10に
おけるビット線対構成を保存する。
【0022】プログラム可能な回路3のヒューズアドレ
スデコード回路5は、それによって表示される欠陥性の
列ラインをバイパスする場合に使用するためにヒューズ
回路4によってプログラムされたエンコードアドレスを
デコードする。ヒューズアドレスデコード回路5は、好
適には、論理真エンコードアドレス信号AT及び論理補
元エンコードアドレス信号ACを受取り且つシフター回
路2へ入力するための複数個のデコードしたヒューズア
ドレス信号を発生する。
【0023】プログラム可能な回路3は、2つ又はそれ
以上のヒューズ回路4A及び4B(図1)及び対応する
ヒューズアドレスデコード回路5を有することが可能で
あり、従って本発明は欠陥と関連する2つ又はそれ以上
の列ラインを表示し且つバイパスすることが可能であ
る。
【0024】冗長回路1はアドレスデコーダ6によって
デコードされる入力メモリアドレスバスを有する半導体
メモリ装置において使用すべく適合されている。典型的
に、アドレスデコーダ6からの出力信号線は、各々、メ
モリ読取り又は書込み動作に実行期間中に単一の行又は
列ラインを活性化させるために、メモリアレイ10の別
個の行又は列ラインに対して直接的にマッピングされて
いる。本発明の好適実施例においては、シフター回路2
は、好適には、アドレスデコーダ6によって発生される
デコードされたアドレスラインを受取り且つプログラム
可能な回路3によって発生されるデコードされたアドレ
スラインに基づいて1つの列ラインを活性化する。シフ
ター回路2はアドレスデコーダ6の出力信号線と列ライ
ンとの間の初期的なアドレスマッピングを修正し、従っ
てプログラム可能な回路3によって表示される欠陥性の
列ラインがバイパスされ且つ冗長性の列ラインが使用さ
れる。
【0025】シフター回路2は欠陥性の列ラインが最早
アドレス値に対して割り当てられることがないように列
ラインに対するアドレスの割り当てをシフトさせる。欠
陥性の列ラインに対して初期的にマッピングされている
アドレス値は、シフター回路2によって、それに対して
初期的にマッピングされている次に高いアドレス値を有
する隣接する列ラインに対してマッピングされる。プロ
グラム可能な回路3によって表示されるアドレス値より
も高い各アドレス値は、同様に、次の高いアドレス値に
対して初期的にマッピングされている列ラインに対して
シフトされ、即ちマッピングされる。最も高いアドレス
値は最初の冗長列ラインに対してマッピングされる。プ
ログラム可能な回路3によって表示されるアドレス値よ
りも低いアドレス値はシフトされることはなく即ち再マ
ッピングされることはない。このようにして、欠陥性の
列ラインがバイパスされる。
【0026】図3はメモリアレイ10の2,3の列ライ
ン、即ち列ラインn−2,n−1,n,n+1に対応す
るシフター回路2の1つの好適な具体例の概略図を示し
ている。各ヒューズ回路4及び対応するヒューズデコー
ド回路5に対して、ヒューズ回路4のプログラミングに
続いて単に1つのデコードされたヒューズアドレスライ
ンがアサート即ち活性化される。シフター回路2はアド
レスデコーダ6の出力線をデコードしたヒューズアドレ
スラインに基づいて列ラインに対してマッピングするマ
ッピング論理を有している。理解することが可能である
ように、シフター回路2は、1つを超える列ラインが欠
陥と関連している場合には、より低いアドレス値を有す
る欠陥性の列ラインがヒューズ回路4Aによって表示さ
れるように構成されている。ヒューズ回路4Bはより大
きなアドレス値と関連する欠陥性の列ラインを表示する
ためにプログラムされる。シフター回路2は、ヒューズ
回路4A又は4Bによって発生され且つ特定の列ライン
に対応するデコードしたヒューズアドレスラインが、以
下に説明するように、その特定の列ライン及びより高い
番号の列ラインと関連するアドレスデコーダ6からのデ
コードしたアドレスラインのイネーブル化即ち動作可能
状態とすることを制御するようにリップルアーキテクチ
ャを使用している。各列ラインに対して、デコードした
ヒューズアドレスラインはアドレスデコーダ6からの2
つ又はそれ以上のデコードしたアドレスラインのうちの
1つを選択的にイネーブルさせることが可能である。
【0027】例えば、列ライン1乃至nが欠陥性のない
ものである場合には、ヒューズ回路4は列1乃至nのう
ちのいずれもが欠陥性を有するものであるとして表示す
べくプログラムされることはない。その結果、デコード
したヒューズアドレスラインFA−A(n−2),FA
−A(n−1),FA−An,FA−B(n−1),F
A−B(n)はアサートされない状態、即ち論理低状態
である。従って、単一シフト動作(ゲート34及び3
6)及び二重シフト動作(ゲート35及び37)を実行
することに対応するゲートはディスエーブル即ち動作不
能状態とされ、従ってそれらの夫々のアドレスデコード
ラインは列ラインを駆動することは不可能である。更
に、ゲート33はヒューズによって発生されるアドレス
ラインFA−A(n−2),FA−A(n−
3),...FA(1)がアサートされていないことに
よりイネーブルされ、従ってアドレスライン(n−2)
が列ラインn−2を駆動する。ゲート32はヒューズに
よって発生されるアドレスラインFA−A(n−1),
FA−A(n−2),FA−A(n−3),...FA
(1)がアサートされないためにイネーブルされ従って
アドレスライン(n−1)が列ラインn−1を駆動す
る。ゲート31はヒューズによって発生されるアドレス
ラインFA−A(n),FA−A(n−1),FA−A
(n−2),...FA(1)がアサートされないこと
によってイネーブルされ、従ってアドレスライン(n)
は列ラインnを駆動する。換言すると、欠陥性の列ライ
ンを表示することがない場合には、各列ラインをそれら
の夫々のデフォルトのアドレスラインに対してマッピン
グさせる。アドレスデコーダ6によって発生されたデコ
ードしたアドレスラインをこの場合に対する列ラインに
対してのマッピングを図4に示してある。
【0028】更に、列n−2のみが欠陥を有する場合に
は、ヒューズ回路4は列ラインn−2が欠陥を有するも
のとして表示するようにプログラムされる。その結果、
列n−2に対応するヒューズによって発生されるアドレ
スラインFA−A(n−2)はアサートされた状態にあ
り、残りのデコードされたヒューズアドレスラインFA
−A(ヒューズ回路Aによって発生される)及びFA−
B(ヒューズ回路Bによって発生される)は列ライン1
乃至n−3及びn−1乃至nがアサートされていない状
態にあることに対応している。シフター回路2のリップ
ルアーキテクチャのために、アサートされたヒューズに
よって発生されるアドレスラインFA−A(n−2)は
それらの夫々のデコードしたアドレスラインを列ライン
に対してゲート31−33がマッピングすることをディ
スエーブルさせる。ゲート35及び37と関連するデコ
ードしたアドレスラインもヒューズによって発生される
アドレスラインFA−B(1)乃至FA−B(n)がア
サートされていないために列ラインに対してマッピング
されることからディスエーブルされる。その結果、アサ
ートされたヒューズによって発生されるアドレスライン
FA−A(n−2)及びアサートされないヒューズによ
って発生されるアドレスラインFA−B(n−1)乃至
FA−B(1)はゲート34をイネーブルさせ、従って
アドレスライン(n−2)は列ラインn−1を駆動し、
且つアサートされたヒューズによって発生されるアドレ
スラインFA−A(n−2)及びアサートされていない
ヒューズによって発生されるアドレスラインFA−B
(n)乃至FA−B(1)はゲート36をイネーブルさ
せ、従ってデコードされたアドレスラインAddres
s−line(n−1)は列nを駆動する。換言する
と、列ラインn−2が欠陥を有するものであるとして表
示することは、列ラインn−2をバイパスさせ且つデコ
ードしたアドレスラインAddress−line(n
−2),Address−line(n−1),Add
ress−line(n)を次に高い列ラインに対して
シフトされることとなる。アドレスデコーダ6によって
発生されるアドレスデコードラインのこの場合に対する
列ラインに対してのマッピングを図5に示してある。
【0029】更に、列n−2及びn−1の各々のみが欠
陥を有する場合には、ヒューズ回路4A及び4Bは列ラ
インn−2及びn−1が夫々欠陥を有するものであるこ
とを表すようにプログラムされる。その結果、列ライン
n−2及びn−1に夫々対応するデコードされたヒュー
ズによって発生されるアドレスラインFA−A(n−
2)及びFA−B(n−1)はアサートされた状態即ち
活性化状態にあり、残りのデコードされたヒューズによ
って発生されるアドレスラインはアサートされていない
状態即ち不活性状態にある。シフター回路2のリップル
アーキテクチャのために、アサートされたヒューズによ
って発生されるアドレスラインFA−A(n−2)はゲ
ート31−33がそれらの夫々のデコードしたアドレス
ラインを列ラインに対してマッピングすることからディ
スエーブルさせ、且つアサートされたヒューズによって
発生されるアドレスラインFA−B(n−1)はゲート
34及び36がそれらの夫々のデコードしたアドレスラ
インを列ラインに対してマッピングすることからディス
エーブルさせる。その結果、ゲート35はFA−B(n
−1)がアサートされることに起因してイネーブルさ
れ、従ってアドレスラインAddress−line
(n−2)は列ラインnを駆動し、且つゲート37もF
A−B(n−1)がアサートされることに起因してイネ
ーブルされ、従ってアドレスラインAddress−l
ine(n−1)は列n+1を駆動する。換言すると、
列ラインn−2およびn−1が欠陥を有するものである
として表示することは、列ラインn−2及びn−1をバ
イパスさせ且つデコードしたアドレスラインAddre
ss−line(n−2)乃至Address−lin
e(n)の各々がシフトされ即ち初期的に2つ高いアド
レス値に対してマッピングされていた列ラインに対して
マッピングされる。アドレスデコード論理6によって発
生されたデコードしたアドレスラインのこの状態に対す
る列ラインに対するマッピングを図6に示してある。
【0030】列n−2及びnのみが欠陥を有するもので
あることが判明した場合には、ヒューズ回路4A及び4
Bは、列ラインn−2及びnが夫々欠陥を有するもので
あることを表示するためにプログラムされる。その結果
列ラインn−2及びnに夫々対応するデコードしたヒュ
ーズアドレスラインFA−A(n−2)(ヒューズ回路
4Aによって発生される)及びFA−B(n)(ヒュー
ズ回路4Bによって発生される)はアサートされた状態
にあり、残りのデコードしたヒューズアドレスラインは
アサートされない状態にある。シフター回路2のリップ
ルアーキテクチャのために、アサートされたヒューズに
よって発生されるアドレスラインFA−A(n−2)は
ゲート31−33がそれらの夫々のデコードしたアドレ
スラインを列ラインに対してマッピングすることをディ
スエーブルし、且つアサートしたヒューズによって発生
されるアドレスラインFA−B(n)はゲート36がデ
コードしたアドレスラインAddress−line
(n−1)を列ラインnに対してマッピングすることを
ディスエーブルさせる。ヒューズによって発生されるア
ドレスラインFA−B(n−1)がアサートされていな
いためにゲート35もディスエーブルされる。その結
果、ゲート34は、FA−A(n−2)がアサートされ
且つFA−B(1)乃至FA−B(n−1)がアサート
されないことに起因してイネーブルされ、その結果デコ
ードされたアドレスラインAddress−line
(n−2)は列ラインn−1を駆動する。ゲート37
は、FA−B(n)がアサートされることに起因してイ
ネーブルされ、従ってデコードしたアドレスラインAd
dress−line(n−1)は列ラインn+1を駆
動する。換言すると、列ラインn−2とn(この例にお
いては列ラインn−1)との間の各列ラインに対して、
シフター回路2はデコードしたアドレスラインをそれに
対してマッピングし(Address−line(n−
2))、それはそれに対して初期的にマッピングされて
いるデコードしたアドレスラインよりも1つ低いもので
ある。更に、列ラインnに続く各列ラインに対して、シ
フター回路2はそれに対して初期的にマッピングされて
いるデコードしたアドレスラインよりも2つ低いデコー
ドしたアドレスラインをマッピングする。アドレスデコ
ード論理6によって発生されるデコードしたアドレスラ
インのその状態に対する列ラインに対するマッピングを
図7に示してある。
【0031】図3に示したように、シフター回路2の1
つの好適な実施例はリップルシフト動作を実行するため
にNANDゲート及びインバータを使用している。シフ
ター回路2はシフト動作を実行するために別の態様で構
成することが可能である。例えば、シフター回路2はシ
フト動作を実行するために伝達ゲートを使用することが
可能である。この構成においては、伝達ゲートは実効的
に図3のゲート31−37を置換し、且つ列ラインの各
々を駆動するNANDゲートに対する必要性を除去す
る。
【0032】本発明の主要な利点は、ヒューズ要素41
及び41′がメモリアレイ10の列ラインに対するピッ
チと緊密に結合されていないということである。その結
果、ヒューズ要素のレイアウトはメモリアレイ10のレ
イアウトと対立又は干渉することはない。更に、従来の
冗長アーキテクチャにおいて必要とされるヒューズより
も本発明ヒューズ回路4において必要とされるヒューズ
要素の数はより少ない。
【0033】上述した本発明の最初の好適実施例におい
て、デコードしたヒューズアドレスライン(ヒューズア
ドレスデコード回路5によって発生される)は静的であ
り、従って少なくとも1つの欠陥と関連する列又は行ラ
インの全体が永久的にバイパスされる。本発明の2番目
の好適実施例においては、デコードしたヒューズによっ
て発生されるアドレスラインは動的なものであり、前に
発見した欠陥性のメモリセルがアクセスされるべき場合
にのみ列ラインをバイパスする。
【0034】本発明の2番目の好適実施例によれば、ヒ
ューズ回路4におけるマスターヒューズイネーブル回路
は欠陥性のメモリセルに対応するデコードした行アドレ
スライン46によって制御されるイネーブル回路によっ
て置換されている。図8を参照すると、ヒューズ回路4
は、欠陥性のメモリセルに対応するデコードした行アド
レスラインがアサートされる場合にマスターイネーブル
信号ENを動的にアサートさせる。その結果、シフター
回路2は、行アドレス及び列アドレス(ヒューズ要素4
1′によって前もってプログラムされている)が特定の
欠陥性のメモリセルを表示する場合に列ラインをシフト
又は再マッピングするに過ぎない。この2番目の実施例
は、異なる列アドレスを有する欠陥性のメモリセルをバ
イパスするために単一の冗長列ラインを使用することが
可能であるという点において有益的である。
【0035】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図面の簡単な説明】
【図1】 メモリ装置の種々のコンポーネントと関連す
る本発明の好適実施例に基づくメモリ冗長装置を示した
概略ブロック図。
【図2】 本発明の好適実施例に基づくヒューズ回路の
概略図。
【図3】 本発明に基づくシフター回路の概略図。
【図4】 メモリ装置のメモリ行又は列ラインに対する
デコードしたアドレスラインのマッピングを示した概略
図。
【図5】 メモリ装置のメモリ行又は列ラインに対する
デコードしたアドレスラインのマッピングを示した概略
図。
【図6】 メモリ装置のメモリ行又は列ラインに対する
デコードしたアドレスラインのマッピングを示した概略
図。
【図7】 メモリ装置のメモリ行又は列ラインに対する
デコードしたアドレスラインのマッピングを示した概略
図。
【図8】 本発明の別の好適な実施例に基づくヒューズ
回路を示した概略図。
【符号の説明】
1 冗長回路 2 シフター回路 3 プログラム可能な回路 4 ヒューズ回路 10 メモリアレイ

Claims (31)

    【特許請求の範囲】
  1. 【請求項1】 各メモリ行/列ラインが初期的に別個の
    アドレス値にマッピングされている複数個のメモリ行/
    列ラインを具備するメモリセルアレイを有するメモリ装
    置用の冗長回路において、 欠陥と関連する第一メモリ行/列ラインに対応する第一
    アドレス値を表示するプログラム可能な回路、 前記プログラム可能な回路に応答し、前記第一アドレス
    値及び前記第一アドレス値よりも大きなアドレス値を各
    々対応する再マッピングされたアドレス値に対し別のア
    ドレス値へ初期的にマッピングされているメモリセルア
    レイ内の別個のメモリ行/列ラインへ再マッピングする
    シフター回路、を有していることを特徴とする冗長回
    路。
  2. 【請求項2】 請求項1において、前記プログラム可能
    な回路がヒューズ回路を有しており、前記ヒューズ回路
    は第一アドレス値を表示すべく選択的にプログラムされ
    ることを特徴とする冗長回路。
  3. 【請求項3】 請求項2において、 前記ヒューズ回路が選択的に焼切可能なヒューズ要素を
    有しており、 前記プログラム可能な回路が前記ヒューズ回路において
    焼切されたヒューズ要素に基づいて第一アドレス値をデ
    コードするデコード論理を有している、ことを特徴とす
    る冗長回路。
  4. 【請求項4】 請求項2において、 前記第一アドレス値が欠陥性メモリセルと関連する第一
    メモリ列ラインに対応しており、 前記ヒューズ回路がアサートされた欠陥性のメモリセル
    に関連する行アドレスラインに基づいて第一アドレス値
    を表示する、ことを特徴とする冗長回路。
  5. 【請求項5】 請求項1において、前記シフター回路が
    前記第一アドレス値を初期的にすぐ上のアドレス値に対
    してマッピングされていたメモリ行/列ラインに対して
    再マッピングすることを特徴とする冗長回路。
  6. 【請求項6】 請求項5において、前記シフター回路が
    第一アドレス値よりも大きな各アドレス値を初期的にす
    ぐ上のアドレス値にマッピングされていたメモリ行/列
    ラインへ再マッピングすることを特徴とする冗長回路。
  7. 【請求項7】 請求項6において、 前記メモリ装置が複数個のデコードしたアドレスライン
    を発生し、 前記メモリ行/アドレスラインのうちの少なくとも1つ
    に対して、前記シフター回路が表示された第一アドレス
    値に基づいて前記メモリ行/列ラインを駆動するために
    2個又はそれ以上の前記デコードしたアドレスラインの
    うちの1つをイネーブルさせる、ことを特徴とする冗長
    回路。
  8. 【請求項8】 請求項6において、 前記メモリ装置が複数個のデコードしたアドレスライン
    を発生し、 前記メモリ行/列ラインの各々に対して、前記シフター
    回路が表示された第一アドレス値に基づいて前記メモリ
    行/列ラインを駆動するために前記デコードしたアドレ
    スラインのうちの少なくともゼロをイネーブルさせる、
    ことを特徴とする冗長回路。
  9. 【請求項9】 請求項8において、各メモリラインに対
    するシフター回路が、前記プログラム可能な回路によっ
    て発生される第一アドレス値に基づいて前記メモリ行/
    列ラインを駆動するためのデコードしたアドレスライン
    を選択的にイネーブルし、各メモリ行/列ラインに対す
    るデコードしたアドレスラインは連続した順番のアドレ
    ス値に対応していることを特徴とする冗長回路。
  10. 【請求項10】 請求項1において、 前記プログラム可能な回路は、欠陥と関連する第二メモ
    リ行/列ラインに対応する第二アドレスを表示するため
    の回路を有しており、 前記シフター回路は、前記第二アドレス値よりも大きな
    少なくとも3分の1のアドレス値を初期的に前記第三ア
    ドレス値よりも2つ高いアドレス値に対して初期的にマ
    ッピングされているメモリ行/列ラインに対して再マッ
    ピングする、ことを特徴とする冗長回路。
  11. 【請求項11】 請求項10において、前記シフター回
    路が前記第一アドレス値よりも大きく且つ前記第二アド
    レス値よりも小さな少なくとも1個の第四アドレス値を
    前記第四アドレス値のすぐ上のアドレス値に対して初期
    的にマッピングされていたメモリ行/列ラインに対して
    再マッピングする、ことを特徴とする冗長回路。
  12. 【請求項12】 請求項11において、 前記メモリ装置が複数個のデコードしたアドレス信号を
    発生し、 前記シフター回路が、各メモリ行/列ラインに対して、
    前記第一アドレス値及び前記プログラム可能な回路によ
    って発生される第二アドレス値に基づいて前記メモリ行
    /列ラインを駆動するためのデコードしたアドレス信号
    をイネーブルし、各メモリ行/列ラインに対するデコー
    ドしたアドレス信号が連続した順番のアドレス値に対応
    している、ことを特徴とする冗長回路。
  13. 【請求項13】 複数個のアドレス可能なメモリライン
    及び前記アドレス可能なメモリラインに対してマッピン
    グ可能な複数個のアドレス値を有しているメモリ装置用
    の冗長回路において、 それと関連する欠陥を有する第一メモリラインに対応す
    る第一アドレス値を表示する第一回路、 前記第一回路に応答し、初期的にそれよりも高いアドレ
    ス値に対してマッピングされているメモリラインに対し
    て前記第一アドレス値をマッピングする第二回路、を有
    していることを特徴とする冗長回路。
  14. 【請求項14】 請求項13において、前記第一アドレ
    ス値よりも大きなアドレス値に対して初期的にマッピン
    グされている各メモリラインに対して、前記第二回路が
    それに対して初期的にマッピングされていたアドレス値
    よりも1つ低いアドレス値を前記メモリラインに対して
    マッピングすることを特徴とする冗長回路。
  15. 【請求項15】 請求項13において、 前記第一回路が、更に、それと関連する欠陥を有する第
    二メモリラインに対応し前記第一アドレス値よりも大き
    な第二アドレス値を表示し、 前記第二回路が、前記第二アドレス値よりも大きなアド
    レス値に対して初期的にマッピングされているメモリラ
    インに対して前記第二アドレス値をマッピングする、こ
    とを特徴とする冗長回路。
  16. 【請求項16】 請求項15において、前記第一アドレ
    ス値よりも大きく且つ前記第二アドレス値よりも小さい
    アドレス値に対して初期的にマッピングされている各メ
    モリラインに対して、前記第二回路が、それに対して初
    期的にマッピングされているアドレス値よりも1つ小さ
    なアドレス値を前記メモリラインに対してマッピングす
    ることを特徴とする冗長回路。
  17. 【請求項17】 請求項16において、前記第二アドレ
    ス値よりも大きなアドレス値に対して初期的にマッピン
    グされている各メモリラインに対して、前記第二回路
    が、それに対して初期的にマッピングされているアドレ
    ス値よりも2つ小さなアドレス値を前記メモリラインに
    対してマッピングすることを特徴とする冗長回路。
  18. 【請求項18】 請求項13において、 前記メモリ装置が複数個のデコードしたアドレスライン
    を有しており、 前記メモリアレイ内の各メモリラインに対して、前記第
    二回路が、前記第一アドレス値に基づいて前記メモリラ
    インを駆動するためにゼロ又はそれ以上のデコードした
    アドレスラインをイネーブルさせる、ことを特徴とする
    冗長回路。
  19. 【請求項19】 請求項13において、 前記メモリ装置が複数個のデコードしたアドレスライン
    を有しており、 前記メモリアレイにおける少なくとも1個のメモリライ
    ンに対して、前記第二回路が、前記第一アドレス値に基
    づいて前記メモリラインを駆動するために複数個のデコ
    ードしたアドレスラインのうちの1つをイネーブルさせ
    る、ことを特徴とする冗長回路。
  20. 【請求項20】 請求項13において、 前記第一回路が、それと関連する欠陥を有する第二メモ
    リラインに対応し、前記第一アドレス値よりも大きな第
    二アドレス値を表示し、 前記メモリ装置が複数個のデコードしたアドレスライン
    を有しており、 前記メモリアレイにおける各メモリラインに対して、前
    記第二回路が、前記第一アドレス値及び前記第二アドレ
    ス値に基づいて前記メモリラインを駆動するためにゼロ
    又はそれ以上のデコードしたアドレスラインをイネーブ
    ルさせるための選択ラインを有している、ことを特徴と
    する冗長回路。
  21. 【請求項21】 請求項13において、 前記第一回路がそれと関連する欠陥を有している第二メ
    モリラインに対応しており、前記第一アドレス値よりも
    大きな第二アドレス値を表示し、 前記メモリ装置が複数個のデコードしたアドレスライン
    を有しており、 前記メモリアレイにおける少なくとも1個のメモリライ
    ンに対して、前記第二回路が、前記第一アドレス値及び
    前記第二アドレス値に基づいて前記メモリラインを駆動
    するために複数個のデコーダしたアドレスラインのうち
    の1つをイネーブルさせる、ことを特徴とする冗長回
    路。
  22. 【請求項22】 請求項13において、 前記第一アドレス値が欠陥性のメモリセルと関連する第
    一メモリ列ラインに対応しており、 前記第二回路がアサートされた欠陥性のメモリセルに関
    連する行アドレスラインに基づいて前記第一アドレス値
    を表示する、ことを特徴とする冗長回路。
  23. 【請求項23】 欠陥に関連するメモリ装置の少なくと
    も1個のメモリラインを置換させる方法において、 前記メモリ装置内において欠陥に関連する第一メモリラ
    インに対応する第一アドレス値を表示し、 前記メモリ装置内において初期的により高いアドレス値
    に対してマッピングされているメモリラインに対して前
    記第一アドレス値をマッピングする、上記各ステップを
    有していることを特徴とする方法。
  24. 【請求項24】 請求項23において、更に、前記第一
    アドレス値よりも大きなアドレス値に対して初期的にマ
    ッピングされている各メモリラインに対して、それに対
    して初期的にマッピングされているアドレス値よりも1
    つ小さなアドレス値を前記メモリラインに対してマッピ
    ングする、上記ステップを有していることを特徴とする
    方法。
  25. 【請求項25】 請求項23において、更に、 欠陥と関連する第二メモリラインに対応する第二アドレ
    ス値を表示し、前記第二アドレス値よりも大きなアドレ
    ス値に対して初期的にマッピングされているメモリライ
    ンに対して前記第二アドレス値をマッピングする、上記
    各ステップを有していることを特徴とする方法。
  26. 【請求項26】 請求項25において、更に、前記第一
    アドレス値よりも大きく且つ前記第二アドレス値よりも
    小さなアドレス値に対して初期的にマッピングされてい
    る各メモリラインに対して、それに対して初期的にマッ
    ピングされているアドレス値よりも1つ小さなアドレス
    値を前記メモリラインに対してマッピングする、上記ス
    テップを有していることを特徴とする方法。
  27. 【請求項27】 請求項26において、更に、前記第二
    アドレス値よりも大きなアドレス値に対して初期的にマ
    ッピングされている各メモリラインに対して、それに対
    して初期的にマッピングされているアドレス値よりも2
    つ小さなアドレス値を前記メモリラインに対してマッピ
    ングする、上記ステップを有していることを特徴とする
    方法。
  28. 【請求項28】 請求項23において、前記メモリ装置
    が複数個のデコードしたアドレスラインを有しており、
    前記メモリアレイにおける各メモリラインに対して、本
    方法が、更に、前記第一アドレス値に基づいて前記メモ
    リラインを駆動するためにゼロ又はそれ以上のデコード
    したアドレスラインをイネーブルさせるステップを有し
    ている、ことを特徴とする方法。
  29. 【請求項29】 請求項23において、前記メモリ装置
    が複数個のデコードしたアドレスラインを有しており、
    前記メモリアレイにおける少なくとも1個のメモリライ
    ンに対して、本方法が、更に、前記第一アドレス値に基
    づいて前記メモリラインを駆動するために複数個のデコ
    ードしたアドレスラインのうちの1つをイネーブルさせ
    るステップを有している、ことを特徴とする方法。
  30. 【請求項30】 請求項23において、前記メモリ装置
    が複数個のデコードしたアドレスラインを有しており、
    本方法が、更に、欠陥に関連する第二メモリラインに対
    応しており前記第一アドレス値よりも大きな第二アドレ
    ス値を表示し、 前記メモリアレイにおける各メモリラインに対して、前
    記第一アドレス値及び前記第二アドレス値に基づいて前
    記メモリラインを駆動するためにゼロ又はそれ以上のデ
    コードしたアドレスラインをイネーブルさせる、上記各
    ステップを有していることを特徴とする方法。
  31. 【請求項31】 請求項23において、前記メモリ装置
    が複数個のデコードしたアドレスラインを有しており、 本方法が、更に、欠陥に関連する第二メモリラインに対
    応しており前記第一アドレス値よりも大きな第二アドレ
    ス値を表示し、前記メモリアレイにおける少なくとも1
    個のメモリラインに対して、前記第一アドレス値及び前
    記第二アドレス値に基づいて前記メモリラインを駆動す
    るために1個のデコードしたアドレスラインをイネーブ
    ルさせる、上記各ステップを有していることを特徴とす
    る方法。
JP2000130088A 1999-04-30 2000-04-28 メモリ冗長装置及び方法 Pending JP2000339987A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/303,221 US6243305B1 (en) 1999-04-30 1999-04-30 Memory redundancy device and method
US09/303221 1999-04-30

Publications (1)

Publication Number Publication Date
JP2000339987A true JP2000339987A (ja) 2000-12-08

Family

ID=23171076

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000130088A Pending JP2000339987A (ja) 1999-04-30 2000-04-28 メモリ冗長装置及び方法

Country Status (3)

Country Link
US (1) US6243305B1 (ja)
EP (1) EP1049017A1 (ja)
JP (1) JP2000339987A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129728A1 (en) * 2004-12-09 2006-06-15 Hampel Craig E Memory interface with workload adaptive encode/decode
WO2007116503A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 集積回路装置,製造装置および製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002208294A (ja) * 2001-01-12 2002-07-26 Toshiba Corp リダンダンシーシステムを有する半導体記憶装置
US7134057B1 (en) * 2004-02-13 2006-11-07 Sun Microsystems, Inc. Off-pitch column redundancy using dynamic shifters
KR20140083471A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 메모리, 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법
US10726940B2 (en) * 2018-09-08 2020-07-28 Sandisk Technologies Llc Column skip inconsistency correction
US11373782B2 (en) * 2019-09-02 2022-06-28 International Business Machines Corporation Indicator activation over an alternative cable path

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4598388A (en) * 1985-01-22 1986-07-01 Texas Instruments Incorporated Semiconductor memory with redundant column circuitry
KR100296850B1 (ko) * 1992-05-28 2001-10-24 썬 마이크로시스템즈, 인코포레이티드 캐시램용다수의뱅크열용장성초기화제어기
WO1996041264A1 (en) 1995-06-07 1996-12-19 International Business Machines Corporation Static wordline redundancy memory device
JPH0935493A (ja) * 1995-07-15 1997-02-07 Toshiba Corp 半導体メモリ装置、マイクロコントローラ及び半導体メモリ装置の製造方法
JP3501893B2 (ja) 1996-02-23 2004-03-02 株式会社 沖マイクロデザイン 半導体記憶装置
WO1998028746A1 (en) 1996-12-23 1998-07-02 Rambus, Inc. Redundancy for wide hierarchical i/o organizations
KR100256819B1 (ko) * 1997-06-30 2000-05-15 김영환 리던던트 동작을 안정시킨 싱크로노스 디램
US5963489A (en) * 1998-03-24 1999-10-05 International Business Machines Corporation Method and apparatus for redundancy word line replacement in a repairable semiconductor memory device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060129728A1 (en) * 2004-12-09 2006-06-15 Hampel Craig E Memory interface with workload adaptive encode/decode
US8356127B2 (en) * 2004-12-09 2013-01-15 Rambus Inc. Memory interface with workload adaptive encode/decode
WO2007116503A1 (ja) * 2006-03-31 2007-10-18 Fujitsu Limited 集積回路装置,製造装置および製造方法
US7652521B2 (en) 2006-03-31 2010-01-26 Fujitsu Limited Integrated circuit, and apparatus and method for production thereof

Also Published As

Publication number Publication date
US6243305B1 (en) 2001-06-05
EP1049017A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
US5548225A (en) Block specific spare circuit
US7602660B2 (en) Redundancy circuit semiconductor memory device
US7376025B2 (en) Method and apparatus for semiconductor device repair with reduced number of programmable elements
JP2010027192A (ja) メモリの補修回路とそれを使用する疑似デュアルポートsram
US7218561B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR100230393B1 (ko) 반도체 메모리장치
US6788597B2 (en) Memory device having programmable column segmentation to increase flexibility in bit repair
US7177209B2 (en) Semiconductor memory device and method of driving the same
JP4685282B2 (ja) マルチロウアドレステスト可能な半導体メモリ装置及びそのテスト方法
JP2000339987A (ja) メモリ冗長装置及び方法
JPH04222998A (ja) 半導体メモリ装置
US6535436B2 (en) Redundant circuit and method for replacing defective memory cells in a memory device
US6870782B2 (en) Row redundancy memory repair scheme with shift to eliminate timing penalty
JPH06203594A (ja) 半導体記憶装置
US7006394B2 (en) Apparatus and method for semiconductor device repair with reduced number of programmable elements
JP3615561B2 (ja) 半導体メモリ
JP2004103165A (ja) 半導体装置及びその救済方法
JP3886679B2 (ja) 半導体記憶装置およびその制御方法
US6249466B1 (en) Row redundancy scheme
JP2009123258A (ja) 半導体記憶装置
JP2004220722A (ja) 半導体記憶装置
KR100772092B1 (ko) 반도체 메모리 장치
KR0172385B1 (ko) 오버 액티브에 따른 번-인 모드를 가지는 반도체 메모리 장치의 블럭리던던시 장치 및 방법