JP2000338522A - Testing method for liquid crystal display element, and testing device - Google Patents

Testing method for liquid crystal display element, and testing device

Info

Publication number
JP2000338522A
JP2000338522A JP15068099A JP15068099A JP2000338522A JP 2000338522 A JP2000338522 A JP 2000338522A JP 15068099 A JP15068099 A JP 15068099A JP 15068099 A JP15068099 A JP 15068099A JP 2000338522 A JP2000338522 A JP 2000338522A
Authority
JP
Japan
Prior art keywords
signal
liquid crystal
line
crystal display
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15068099A
Other languages
Japanese (ja)
Inventor
Takanori Kimoto
孝徳 木本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP15068099A priority Critical patent/JP2000338522A/en
Publication of JP2000338522A publication Critical patent/JP2000338522A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a testing method for liquid crystal display element and a testing, device which can easily detect defects. SOLUTION: For a liquid crystal display element having a 'Cs on Gate' structure or a 'Cs on COM' structure, a signal A11 formed of an ON signal defining one frame period and an OFF signal following the ON signal is applied to a gate bus line via a wiring for the gate bus line, a signal B11 having an arbitrary voltage ahead of each addition of the ON signal for the succeeding two frames and changing the voltage level during the ON signal is applied to a source bus line via a wiring for the source bus line, and a signal C11 fixed at an optimum counter voltage is applied to a counter electrode. The signal A11, the signal B11 and the signal C11 are each generated by a voltage signal generating part provided at a detecting device of the liquid crystal display element.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、液晶表示素子の検
査方法、および、検査装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and an apparatus for inspecting a liquid crystal display device.

【0002】[0002]

【従来の技術】液晶表示素子(液晶表示装置)は、CR
T(Cathode Ray Tube)に劣らない表示品位を有し、さ
らに、空間利便性(省設置スペース等)、低消費電力等
の、CRTに比較して優れた特性を有するため、これに
代わる表示装置として近年多用される傾向にある。しか
し、上記の液晶表示素子の製造は、薄膜を何層も成膜す
る工程を有し、100%の歩留りを確保することは困難
である。さらに今般の、大型化や高精細化の要求に応え
るため、該薄膜や、微細構造のより正確な形成が要求さ
れるようになっている。
2. Description of the Related Art A liquid crystal display device (liquid crystal display device) has a CR
A display device that has a display quality not inferior to T (Cathode Ray Tube), and has excellent characteristics compared to CRT, such as space convenience (saving space, etc.) and low power consumption. In recent years. However, the manufacture of the above-mentioned liquid crystal display element includes a step of forming a number of thin films, and it is difficult to secure a 100% yield. Furthermore, in order to respond to the recent demand for larger size and higher definition, more accurate formation of the thin film and the fine structure is required.

【0003】そこで、該液晶表示素子の製造工程におい
て、製造歩留りを向上させるとともに、不良品の流出の
虞を低減するため、2枚の基板を貼り合わせ、該基板間
に液晶を注入した後に、パネル(液晶表示素子)を点灯
させる検査(点灯検査)を実施し、欠陥等を発見するこ
とが行われる。以下に、いくつかの液晶表示素子の構
造、および、その検査方法を述べる。
Therefore, in the manufacturing process of the liquid crystal display element, in order to improve the manufacturing yield and reduce the risk of outflow of defective products, two substrates are bonded together, and after injecting liquid crystal between the substrates, An inspection (lighting inspection) for lighting a panel (liquid crystal display element) is performed to find a defect or the like. Hereinafter, the structures of some liquid crystal display elements and their inspection methods will be described.

【0004】液晶表示素子は、例えば、液晶層を挟んで
対向する、絵素電極がマトリクス状に配されたアクティ
ブマトリクス基板と対向基板とを含んでなる。アクティ
ブマトリクス基板は、図10に示すように、絶縁性基板
上に、走査線として機能するゲートバスライン101…
が平行に配線され、該ゲートバスライン101…に直行
して、信号線として機能するソースバスライン102…
が多数平行に配線されている。上記のゲートバスライン
101…は、奇数番目のものがゲートバスライン用の配
線107に、偶数番目のものがゲートバスライン用の配
線108に、それぞれ接続されている。すなわち、隣接
する2つのゲートバスライン101・101は、一方が
配線107に、他方が配線108に接続されている。
[0004] A liquid crystal display element includes, for example, an active matrix substrate in which picture element electrodes are arranged in a matrix and opposed to each other with a liquid crystal layer interposed therebetween, and a counter substrate. As shown in FIG. 10, the active matrix substrate includes gate bus lines 101 functioning as scanning lines on an insulating substrate.
Are arranged in parallel with each other, and are orthogonal to the gate bus lines 101 and serve as signal buses.
Are wired in parallel. The odd-numbered gate bus lines 101 are connected to the gate bus line wiring 107, and the even-numbered gate bus lines 101 are connected to the gate bus line wiring. That is, one of the two adjacent gate bus lines 101 is connected to the wiring 107, and the other is connected to the wiring 108.

【0005】また、両バスライン101・102の各交
差部近傍にはTFT103が配置され、該TFT103
の端子(ゲート電極、ソース電極)を介して両バスライ
ン101・102と接続されている。このTFT103
はさらに、隣接するゲートバスライン101・101
と、隣接するソースバスライン102・102とに囲ま
れた各領域(絵素)に設けられる絵素電極105と、端
子(ドレイン電極)を介して接続されている。
[0005] A TFT 103 is disposed near each intersection of the bus lines 101 and 102.
(Gate electrode, source electrode) are connected to both bus lines 101 and 102. This TFT103
Furthermore, adjacent gate bus lines 101
And a picture element electrode 105 provided in each region (picture element) surrounded by the adjacent source bus lines 102, 102 via a terminal (drain electrode).

【0006】また、アクティブマトリクス基板に対向す
る対向基板には、各絵素電極105に対向して対向電極
106が形成されており、絵素電極105との間に絵素
容量(液晶容量)Clcが形成される。さらに、この絵
素容量Clcと並列に補助容量104が形成されてい
る。この補助容量104の一方は、絵素電極105に、
もう一方は、絵素電極105が接続されるゲートバスラ
イン101に対し、該絵素電極105を挟んで隣接する
別のゲートバスライン101に接続されている。すなわ
ち、この液晶表示素子は、Cs on Gate構造と
なっている。
On the opposite substrate facing the active matrix substrate, an opposite electrode 106 is formed so as to face each pixel electrode 105, and a pixel capacitance (liquid crystal capacitance) Clc is formed between the pixel electrode 105 and the pixel electrode 105. Is formed. Further, an auxiliary capacitance 104 is formed in parallel with the pixel capacitance Clc. One of the auxiliary capacitors 104 is connected to a pixel electrode 105.
The other is connected to another gate bus line 101 adjacent to the gate bus line 101 to which the pixel electrode 105 is connected with the pixel electrode 105 interposed therebetween. That is, this liquid crystal display element has a Cs on Gate structure.

【0007】このような、Cs on Gate構造の
液晶表示素子の検査においては、例えば、図11に示す
ような信号A101が、配線107を介して奇数番目の
ゲートバスライン101…に与えられ、信号A102
が、配線108を介して偶数番目のゲートバスライン1
01…に与えられる。また、信号B101が、ソースバ
スライン用の配線109を介してソースバスライン10
2…に与えられ、信号C101が対向電極106に与え
られる。
In such an inspection of the liquid crystal display element having the Cs on Gate structure, for example, a signal A101 as shown in FIG. A102
Are connected to the even-numbered gate bus line 1
01 ... Further, the signal B101 is transmitted to the source bus line 10 via the source bus line wiring 109.
2 and the signal C101 is applied to the counter electrode 106.

【0008】上記の信号A101、および、A102
は、TFT103…のゲート電極をオン・オフする信号
で、通常、タイミングのみのずれた同一の信号である。
また、信号B101は、各絵素に書き込んだ後も次のフ
レームの書込みまで変わらない信号であり、信号C10
1は、最適電圧に固定された信号である。
The above signals A101 and A102
Is a signal for turning on / off the gate electrodes of the TFTs 103, and is usually the same signal with only the timing shifted.
Further, the signal B101 is a signal which does not change even after writing in each picture element until the next frame is written.
1 is a signal fixed to the optimum voltage.

【0009】また、図12に示す、他の液晶表示素子
は、液晶層を挟んで、絶縁性基板に絵素電極をマトリク
ス状に配したアクティブマトリクス基板と対向基板とか
らなっている。上記のアクティブマトリクス基板は、走
査線として機能するゲートバスライン201…が平行に
配線され、該ゲートバスライン201…に直行して、信
号線として機能するソースバスライン202…が多数平
行に配線されている。上記のゲートバスライン201…
はいずれも、ゲートバスライン用の配線207に接続さ
れている。
Another liquid crystal display element shown in FIG. 12 comprises an active matrix substrate having pixel electrodes arranged in a matrix on an insulating substrate with a liquid crystal layer interposed therebetween, and a counter substrate. In the active matrix substrate, gate bus lines 201 functioning as scanning lines are arranged in parallel, and a large number of source bus lines 202 functioning as signal lines are arranged in parallel to the gate bus lines 201. ing. The above gate bus line 201 ...
Are connected to the wiring 207 for the gate bus line.

【0010】また、両バスライン201・202の各交
差部近傍にはTFT203が配置され、該TFT203
の端子(ゲート電極、ソース電極)を介して両バスライ
ン201・202と接続されている。このTFT203
はさらに、隣接するゲートバスライン201・201
と、隣接するソースバスライン202・202とに囲ま
れた各領域に設けられる絵素電極205と、端子(ドレ
イン電極)を介して接続されている。
A TFT 203 is disposed near each intersection of the bus lines 201 and 202.
(Gate electrode, source electrode) are connected to both bus lines 201 and 202. This TFT 203
Further, adjacent gate bus lines 201
And a pixel electrode 205 provided in each region surrounded by the adjacent source bus lines 202, 202 via a terminal (drain electrode).

【0011】また、アクティブマトリクス基板に対向す
る対向基板には、各絵素電極205に対向して対向電極
206が形成されており、絵素電極205との間に絵素
容量Clcが形成される。さらに、この絵素容量Clc
と並列に補助容量204が形成されている。この補助容
量204の一方は、絵素電極205に、もう一方は、補
助容量用配線(補助容量共通配線)210に接続されて
いる。すなわち、この液晶表示素子は、Cs on C
OMMON(以下、Cs on COMと称する)構造
になっている。
On the counter substrate facing the active matrix substrate, a counter electrode 206 is formed facing each pixel electrode 205, and a pixel capacitance Clc is formed between the counter electrode 206 and the pixel electrode 205. . Furthermore, this picture element capacity Clc
A storage capacitor 204 is formed in parallel with the above. One of the storage capacitors 204 is connected to the pixel electrode 205, and the other is connected to a storage capacitor wiring (a storage capacitor common wiring) 210. That is, this liquid crystal display element has Cs on C
It has an OMMON (hereinafter referred to as Cs on COM) structure.

【0012】このような、Cs on COM構造の液
晶表示素子の検査においては、例えば、図13に示すよ
うな信号A103が配線207を介して、ゲートバスラ
イン201…に与えられる。また、信号B101が20
9を介して、ソースバスライン202…に与えられ、信
号C101が対向電極206に与えられる。
In such an inspection of the liquid crystal display element having the Cs on COM structure, for example, a signal A103 as shown in FIG. 13 is applied to the gate bus lines 201 through the wiring 207. When the signal B101 is 20
9 and the signal C101 is applied to the counter electrode 206.

【0013】上記の信号A103は、TFT203…の
ゲート電極をオン・オフする信号で、信号B101は、
各絵素に書き込んだ後も次のフレームの書込みまで変わ
らない信号である。また、信号C101は、最適電圧に
固定された信号である。
The signal A103 is a signal for turning on / off the gate electrodes of the TFTs 203, and the signal B101 is
It is a signal that does not change even after writing in each picture element until the writing of the next frame. The signal C101 is a signal fixed to the optimum voltage.

【0014】しかしながら、上記例示のCs on G
ate構造、および、Cs onCOM構造の液晶表示
素子に欠陥が生じていても、このような従来の検査装置
による検査方法では、例えば、以下に示す理由により、
充分に欠陥を検出することや、欠陥モード(欠陥の種
類)の判別を行うことが困難な場合があった。
[0014] However, the above-mentioned Cs on G
Even if a defect occurs in the liquid crystal display element having the ate structure and the Cs onCOM structure, the inspection method using such a conventional inspection apparatus, for example, has the following reasons.
In some cases, it is difficult to sufficiently detect a defect and to determine a defect mode (type of defect).

【0015】すなわち、図11および図13に示す信号
B101は、各絵素に書き込んだ後も次のフレームの書
込みまで変わらないために、例えば、ソース電極−ドレ
イン電極間にリークが生じることにより、TFT103
またはTFT203のオフ特性が悪い場合であっても、
常時一定となる。したがって、TFT103またはTF
T203のオフ不良欠陥モードを検出できない。また、
絵素電極105(または205)とソースバスライン1
02(または202)との間等にリークが生じる場合に
も同様に、オフ不良欠陥モードを検出できない。
That is, since the signal B101 shown in FIGS. 11 and 13 does not change until the next frame is written even after writing to each picture element, for example, a leak is generated between the source electrode and the drain electrode. TFT103
Alternatively, even when the off characteristic of the TFT 203 is poor,
It is always constant. Therefore, TFT103 or TF
The off defect mode of T203 cannot be detected. Also,
Pixel electrode 105 (or 205) and source bus line 1
Similarly, in the case where a leak occurs between 02 and (or 202), the off failure defect mode cannot be detected.

【0016】[0016]

【発明が解決しようとする課題】そこで、上記の問題を
解決するために、以下に示すような、Cs on Ga
te構造、および、Cs on COM構造の液晶表示
素子等のアクティブマトリクス基板の検査方法、および
検査装置が提案された。具体的には、走査線(ゲートバ
スライン)に1フレームの期間を定めるオン信号と該オ
ン信号に後続するオフ信号とを交互に与えると共に、相
前後する2つのフレームそれぞれのオン信号付与の前に
信号線に与える電圧のレベルを変更する第一のパターン
と、相前後する2つのフレームそれぞれのオン信号付与
の前後に信号線に与える電圧のレベルを変更する第2の
パターンと、相前後する2つのフレームそれぞれのオン
信号付与の後に信号線に与える電圧のレベルを変更する
第3のパターンとを全て行い、又は選択的に行って欠陥
モードを判別する構成および方法を採用している。
Therefore, in order to solve the above-mentioned problem, the following Cs on Ga is used.
An inspection method and an inspection apparatus for an active matrix substrate such as a liquid crystal display element having a te structure and a Cs on COM structure have been proposed. More specifically, an ON signal that determines the period of one frame and an OFF signal that follows the ON signal are alternately applied to the scanning line (gate bus line), and before the ON signal is applied to each of two successive frames. A first pattern for changing the level of the voltage applied to the signal line, and a second pattern for changing the level of the voltage applied to the signal line before and after the application of the ON signal of each of the two successive frames. A configuration and method are adopted in which the third pattern for changing the level of the voltage applied to the signal line after all the ON signals are applied to each of the two frames is performed or selectively performed to determine the defect mode.

【0017】しかしながら、上記従来の検査方法でも、
ノーマリーホワイトモードの液晶表示素子における欠陥
検出や、欠陥モードの判別を行うことがしばしば困難で
あり、また、ノーマリーブラックモードの液晶表示素子
に関しては、ほとんどの欠陥が黒点として表示(暗表
示)される(または、正常絵素と同じ表示となる)ため
に、欠陥検出や、欠陥モードの判別を行うことは困難で
ある。特に、TFT特性不良のような欠陥は、薄い黒点
として表示されるため、該欠陥の見落とし等の問題が発
生し、後工程に不良品が流出してしまうという事態が発
生する。
However, even in the above conventional inspection method,
It is often difficult to detect a defect in a normally white mode liquid crystal display element or to determine a defect mode. In a normally black mode liquid crystal display element, most defects are displayed as black points (dark display). (Or the same display as a normal picture element), it is difficult to detect a defect or determine a defect mode. In particular, a defect such as a TFT characteristic defect is displayed as a thin black dot, which causes a problem such as oversight of the defect and a case where a defective product flows out in a subsequent process.

【0018】本発明は、上記問題点を解決するためにな
されたものであって、その目的は、欠陥の検出が容易
な、液晶表示素子の検査方法、及び検査装置を提供する
ことにある。
The present invention has been made to solve the above problems, and an object of the present invention is to provide a method and an apparatus for inspecting a liquid crystal display element in which a defect can be easily detected.

【0019】[0019]

【課題を解決するための手段】本発明の液晶表示素子の
検査方法は、上記の課題を解決するために、液晶層を挟
んで対向する2枚の基板を有し、上記基板間に、互いに
交差するように配線された複数の走査線と複数の信号線
とが配線され、走査線と信号線との各交差部近傍に、該
走査線と信号線とに接続されて設けられるスイッチング
素子と、各スイッチング素子を介して該走査線と信号線
とに接続される絵素電極とが設けられており、さらに、
各絵素電極に対応して形成される補助容量が、該絵素電
極が接続されている走査線とは絵素電極を挟んで近接す
る別の走査線に接続されているとともに、絵素電極と対
向して対向電極が設けられた液晶表示素子の検査方法で
あって、上記走査線に、1フレームの期間を定めるオン
信号と該オン信号に後続するオフ信号とからなる第一の
信号を与えるとともに、上記信号線に、相前後する2つ
のフレームそれぞれのオン信号付与の前に任意の電圧を
有し、オン信号中にその電圧レベルが変化される第二の
信号を与えることを特徴としている。
In order to solve the above-mentioned problems, a method for inspecting a liquid crystal display element according to the present invention includes two substrates opposed to each other with a liquid crystal layer interposed therebetween, and the two substrates are disposed between the substrates. A plurality of scanning lines and a plurality of signal lines wired so as to cross each other, and a switching element provided near each intersection of the scanning line and the signal line, the switching element being connected to the scanning line and the signal line; , A pixel electrode connected to the scanning line and the signal line via each switching element,
An auxiliary capacitor formed corresponding to each pixel electrode is connected to another scanning line adjacent to the scanning line to which the pixel electrode is connected, with the pixel electrode interposed therebetween. A method for inspecting a liquid crystal display element provided with a counter electrode opposite to the above, wherein a first signal consisting of an ON signal defining a period of one frame and an OFF signal subsequent to the ON signal is applied to the scanning line. And applying a second signal whose voltage level is changed during the ON signal to the signal line before the ON signal is applied to each of the two successive frames. I have.

【0020】また、本発明の液晶表示素子の検査方法
は、上記の課題を解決するために、液晶層を挟んで対向
する2枚の基板を有し、上記基板間に、互いに交差する
ように配線された複数の走査線と複数の信号線とが配線
され、走査線と信号線との各交差部近傍に、該走査線と
信号線とに接続されて設けられるスイッチング素子と、
各スイッチング素子を介して該走査線と信号線とに接続
される絵素電極とが設けられており、さらに、各絵素電
極に対応して形成される補助容量が、補助容量共通配線
に接続されているとともに、絵素電極と対向して対向電
極が設けられた液晶表示素子の検査方法であって、上記
走査線に、1フレームの期間を定めるオン信号と該オン
信号に後続するオフ信号とからなる第一の信号を与える
とともに、上記信号線に、相前後する2つのフレームそ
れぞれのオン信号付与の前に任意の電圧を有し、オン信
号中にその電圧レベルが変化される第二の信号を与える
ことを特徴としている。
Further, in order to solve the above-mentioned problems, a method for inspecting a liquid crystal display element according to the present invention includes two substrates facing each other with a liquid crystal layer interposed therebetween, and the two substrates intersect each other so as to intersect each other. A plurality of wired scanning lines and a plurality of signal lines are wired, and near each intersection of the scanning line and the signal line, a switching element provided connected to the scanning line and the signal line,
A picture element electrode connected to the scanning line and the signal line via each switching element is provided, and an auxiliary capacity formed corresponding to each picture element electrode is connected to an auxiliary capacity common wiring. A method for inspecting a liquid crystal display element provided with a counter electrode facing a picture element electrode, wherein an on signal defining a period of one frame and an off signal subsequent to the on signal are provided on the scanning line. And a second signal having an arbitrary voltage on the signal line before the application of the ON signal to each of the two successive frames, and the voltage level of which changes during the ON signal. Is given.

【0021】上記の方法によれば、例えば、ノーマリー
ブラックモードの液晶表示素子の場合、ほとんどの欠陥
絵素が輝点として表示され(または、正常絵素と異なる
表示となり)、欠陥の検出が容易な液晶表示素子の検査
方法を提供することができる。特に、従来は認識するこ
とが困難であったTFT特性不良を有する絵素等を輝点
表示し、明確に認識することができる。すなわち、検査
精度が向上し、不良品が見逃されて、後工程に流出する
虞等を無くすことができるとともに検査時間の低減が可
能となる。
According to the above method, for example, in the case of a normally black mode liquid crystal display element, most defective picture elements are displayed as bright spots (or have a different display from normal picture elements), and the detection of defects is not possible. An easy inspection method for a liquid crystal display element can be provided. In particular, a picture element or the like having a TFT characteristic defect, which has been difficult to recognize in the past, can be clearly displayed by displaying a bright point. In other words, the inspection accuracy is improved, the risk of defective products being overlooked and flowing out to subsequent processes can be eliminated, and the inspection time can be reduced.

【0022】また、例えば、相前後する2つのフレーム
それぞれのオン信号付与の前後に電圧レベルが変化され
る信号を、信号線に与える検査方法等と組み合わせて行
うことにより、各種欠陥モードを容易に判別することが
できる。よって、その欠陥の原因となる前工程を特定す
ることも可能となる。
Also, for example, various defect modes can be easily performed by combining a signal whose voltage level is changed before and after the application of an ON signal to each of two consecutive frames with an inspection method applied to a signal line. Can be determined. Therefore, it is also possible to specify a previous process that causes the defect.

【0023】本発明の液晶表示素子の検査装置は、上記
の課題を解決するために、液晶層を挟んで対向する2枚
の基板を有し、上記基板間に、互いに交差するように配
線された複数の走査線と複数の信号線とが配線され、走
査線と信号線との各交差部近傍に、該走査線と信号線と
に接続されて設けられるスイッチング素子と、各スイッ
チング素子を介して該走査線と信号線とに接続される絵
素電極とが設けられており、さらに、各絵素電極に対応
して形成される補助容量が、該絵素電極が接続されてい
る走査線とは絵素電極を挟んで近接する別の走査線に接
続されているとともに、絵素電極と対向して対向電極が
設けられた液晶表示素子の検査装置であって、上記走査
線に与えられる、1フレームの期間を定めるオン信号と
該オン信号に後続するオフ信号とからなる第一の信号
と、上記信号線に与えられる、相前後する2つのフレー
ムそれぞれのオン信号付与の前に任意の電圧を有し、オ
ン信号中にその電圧レベルが変化される第二の信号とを
生成する電圧信号生成部を有することを特徴としてい
る。
In order to solve the above-mentioned problems, the inspection apparatus for a liquid crystal display element of the present invention has two substrates opposed to each other with a liquid crystal layer interposed therebetween, and is wired between the substrates so as to intersect each other. A plurality of scanning lines and a plurality of signal lines are wired, and a switching element provided near the intersection of the scanning line and the signal line and connected to the scanning line and the signal line; A pixel electrode connected to the scanning line and the signal line, and an auxiliary capacitor formed corresponding to each pixel electrode is connected to the scanning line to which the pixel electrode is connected. Is an inspection device for a liquid crystal display element, which is connected to another scanning line adjacent to the pixel electrode and is provided with a counter electrode facing the pixel electrode, and is provided to the scanning line. An ON signal that determines the period of one frame and the ON signal following the ON signal A first signal consisting of an off signal and an arbitrary voltage given to the signal line before the on signal is applied to each of the two successive frames, and the voltage level is changed during the on signal. And a voltage signal generating unit for generating a second signal.

【0024】また、本発明の液晶表示素子の検査装置
は、上記の課題を解決するために、液晶層を挟んで対向
する2枚の基板を有し、上記基板間に、互いに交差する
ように配線された複数の走査線と複数の信号線とが配線
され、走査線と信号線との各交差部近傍に、該走査線と
信号線とに接続されて設けられるスイッチング素子と、
各スイッチング素子を介して該走査線と信号線とに接続
される絵素電極とが設けられており、さらに、各絵素電
極に対応して形成される補助容量が、補助容量共通配線
に接続されているとともに、絵素電極と対向して対向電
極が設けられた液晶表示素子の検査装置であって、上記
走査線に与えられる、1フレームの期間を定めるオン信
号と該オン信号に後続するオフ信号とからなる第一の信
号と、上記信号線に与えられる、相前後する2つのフレ
ームそれぞれのオン信号付与の前に任意の電圧を有し、
オン信号中にその電圧レベルが変化される第二の信号と
を生成する電圧信号生成部を有することを特徴としてい
る。
Further, in order to solve the above-mentioned problems, the inspection apparatus for a liquid crystal display element according to the present invention has two substrates opposed to each other with a liquid crystal layer interposed therebetween, and intersects each other between the substrates so as to cross each other. A plurality of wired scanning lines and a plurality of signal lines are wired, and near each intersection of the scanning line and the signal line, a switching element provided connected to the scanning line and the signal line,
A picture element electrode connected to the scanning line and the signal line via each switching element is provided, and an auxiliary capacity formed corresponding to each picture element electrode is connected to an auxiliary capacity common wiring. A liquid crystal display element inspection device provided with a counter electrode opposed to a picture element electrode, wherein an on signal applied to the scanning line and defining a period of one frame and a signal subsequent to the on signal are provided. A first signal consisting of an off signal, and an arbitrary voltage applied to the signal line before the on signal is applied to each of two successive frames,
A voltage signal generating unit that generates a second signal whose voltage level is changed during the ON signal.

【0025】上記の構成によれば、例えば、ノーマリー
ブラックモードの液晶表示素子の場合、ほとんどの欠陥
絵素が輝点として表示され(または、正常絵素と異なる
表示となり)、欠陥の検出が容易な液晶表示素子の検査
装置を提供することができる。特に、従来は認識するこ
とが困難であったTFT特性不良を有する絵素等を輝点
表示し、明確に認識することができる。すなわち、検査
精度が向上し、不良品が見逃されて、後工程に流出する
虞等を無くすことができるとともに検査時間の低減が可
能となる。
According to the above configuration, for example, in the case of a normally black mode liquid crystal display element, most defective picture elements are displayed as bright spots (or display different from normal picture elements), and defect detection is not performed. An easy inspection device for a liquid crystal display element can be provided. In particular, a picture element or the like having a TFT characteristic defect, which has been difficult to recognize in the past, can be clearly displayed by displaying a bright point. In other words, the inspection accuracy is improved, the risk of defective products being overlooked and flowing out to subsequent processes can be eliminated, and the inspection time can be reduced.

【0026】[0026]

【発明の実施の形態】〔実施の形態1〕本発明の実施の
一形態について図面に基づいて説明すれば、以下の通り
である。尚、これによって、本発明が限定されるもので
はない。
DESCRIPTION OF THE PREFERRED EMBODIMENTS [First Embodiment] The following will describe one embodiment of the present invention with reference to the drawings. Note that the present invention is not limited by this.

【0027】本実施の形態において、検査がなされる液
晶表示素子は、液晶層を挟んで対向する、絶縁性基板に
絵素電極をマトリクス状に配したアクティブマトリクス
基板と対向基板とを含んでなる。
In the present embodiment, the liquid crystal display element to be inspected includes an active matrix substrate having pixel electrodes arranged in a matrix on an insulating substrate and a counter substrate opposed to each other with a liquid crystal layer interposed therebetween. .

【0028】アクティブマトリクス基板は、図2に示す
ように、絶縁性基板上に、走査線として機能するゲート
バスライン11…が平行に配線され、該ゲートバスライ
ン11…に直行して、信号線として機能するソースバス
ライン12…が多数平行に配線されている。上記のゲー
トバスライン11…は、奇数番目のものがゲートバスラ
イン用の配線17に、偶数番目のものがゲートバスライ
ン用の配線18に、それぞれ接続されている。すなわ
ち、隣接する2つのゲートバスライン11・11は、一
方が配線17に、他方が配線18に接続されている。
In the active matrix substrate, as shown in FIG. 2, gate bus lines 11 functioning as scanning lines are arranged in parallel on an insulating substrate, and signal lines A large number of source bus lines 12 are arranged in parallel. The odd-numbered gate bus lines 11 are connected to the gate bus line wiring 17, and the even-numbered gate bus lines 11 are connected to the gate bus line wiring 18. That is, one of two adjacent gate bus lines 11 is connected to the wiring 17, and the other is connected to the wiring 18.

【0029】また、両バスライン11・12の各交差部
近傍にはTFT(スイッチング素子)13が配置され、
該TFT13の端子(ゲート電極、ソース電極)を介し
て両バスライン11・12と接続されている。このTF
T13はさらに、隣接するゲートバスライン11・11
と、隣接するソースバスライン12・12とに囲まれた
各領域(絵素)に設けられる絵素電極15と、端子(ド
レイン電極)を介して接続されている。
A TFT (switching element) 13 is arranged near each intersection of the bus lines 11 and 12.
The TFT 13 is connected to both bus lines 11 and 12 via terminals (gate electrode, source electrode). This TF
T13 further includes an adjacent gate bus line 11
And a picture element electrode 15 provided in each area (picture element) surrounded by the adjacent source bus lines 12 and 12 via a terminal (drain electrode).

【0030】また、アクティブマトリクス基板に対向す
る対向基板には、各絵素電極15に対向して、一つ、ま
たは複数の対向電極16が形成されており、絵素電極1
5との間に絵素容量Clcが形成される。さらに、この
絵素容量Clcと並列に補助容量14が形成されてい
る。この補助容量14の一方は、絵素電極15に、もう
一方は、絵素電極15が接続されるゲートバスライン1
1に対し、該絵素電極15を挟んで隣接する別のゲート
バスライン11に接続されている。すなわち、この液晶
表示素子は、Cs on Gate構造となっている。
尚、図示しないが、上記配線17・18・19それぞれ
の両端部、および、対向電極16には、接続用の端子が
設けられている。
One or a plurality of opposing electrodes 16 are formed on the opposing substrate opposing the active matrix substrate so as to oppose each pixel electrode 15.
5, a pixel capacitance Clc is formed. Further, an auxiliary capacitance 14 is formed in parallel with the pixel capacitance Clc. One of the auxiliary capacitors 14 is connected to the pixel electrode 15 and the other is connected to the gate bus line 1 to which the pixel electrode 15 is connected.
1 is connected to another gate bus line 11 adjacent to the picture element electrode 15 therebetween. That is, this liquid crystal display element has a Cs on Gate structure.
Although not shown, connection terminals are provided on both ends of the wirings 17, 18, and 19 and on the counter electrode 16.

【0031】以下、このようなCs on Gate構
造の液晶表示素子の検査方法、および、検査装置につい
て具体的に説明する。
Hereinafter, a method and an apparatus for inspecting a liquid crystal display element having such a Cs on Gate structure will be described in detail.

【0032】液晶表示素子の検査装置は、例えば、図9
に示すように、ゲート電源、ゲート信号発生回路、ソー
ス電源、ソース信号発生回路よりなる電圧信号生成部を
有し、上記配線17・18・19それぞれの両端部に設
けられた接続用の端子(図9に示すゲート端子、ソース
端子に相当)、および、対向電極16に設けられた接続
用の端子に、プローブ(探触子)等で接触し、以下に説
明する信号を印加するものである。上記図9には、対向
電極16に印加される電圧信号の発生回路、接続端子等
は図示していない。また、電圧信号生成部は、例えば単
一の電源から、複数の異なる電圧信号を生成する構成で
あってもよい。
An inspection apparatus for a liquid crystal display element is, for example, as shown in FIG.
As shown in FIG. 7, a voltage signal generating section including a gate power supply, a gate signal generating circuit, a source power supply, and a source signal generating circuit is provided, and connection terminals provided at both ends of each of the wirings 17, 18, and 19 ( A contact is made with a probe (probe) or the like to a connection terminal provided on the counter electrode 16 and a gate terminal and a source terminal shown in FIG. 9 to apply a signal described below. . FIG. 9 does not show a circuit for generating a voltage signal applied to the counter electrode 16, connection terminals, and the like. Further, the voltage signal generator may be configured to generate a plurality of different voltage signals from a single power supply, for example.

【0033】本実施の形態においては、欠陥の有無や、
欠陥絵素の位置の特定、並びに、欠陥モードの判定を行
うために、次に説明する第一〜第三の検査が行われる。
尚、以下の説明では、液晶表示素子の表示モードがノー
マリーブラックモードの場合を例に挙げるが、ノーマリ
ーホワイトモードの場合でも適用可能なことは言うまで
もない。
In this embodiment, the presence or absence of a defect,
In order to specify the position of the defective picture element and determine the defect mode, first to third inspections described below are performed.
In the following description, a case where the display mode of the liquid crystal display element is a normally black mode is taken as an example, but it goes without saying that the present invention can be applied to a case where the display mode is a normally white mode.

【0034】第一の検査とは、例えば、図1に示すよう
に、1)1フレームの期間を定めるオン信号と該オン信
号に後続するオフ信号とからなる信号(第一の信号)A
11を、配線17(または配線18)を通じてゲートバ
スライン11…に印加し、2)相前後する2つのフレー
ムそれぞれのオン信号付与の前に任意の電圧(0Vでも
よい)を有し、オン信号中にその電圧レベルが変化され
る信号(第二の信号)B11を、ソースバスライン用の
配線19を通じてソースバスライン12…に印加し、
3)フリッカ等を生じない最適対向電圧値に固定された
信号C11を、対向電極16に印加するものである。
The first inspection is, for example, as shown in FIG. 1, 1) a signal (first signal) A consisting of an ON signal for defining a period of one frame and an OFF signal following the ON signal.
11 is applied to the gate bus lines 11 through the wiring 17 (or the wiring 18), and 2) an arbitrary voltage (0 V may be applied) before applying the ON signal to each of the two successive frames, A signal (second signal) B11 of which the voltage level is changed is applied to the source bus lines 12 through the source bus line wiring 19,
3) The signal C11 fixed to the optimal counter voltage value that does not cause flicker or the like is applied to the counter electrode 16.

【0035】第二の検査とは、例えば、図3に示すよう
に、1)上記の信号A11を、配線17(または配線1
8)を通じてゲートバスライン11…に印加し、2)相
前後する2つのフレームそれぞれのオン信号付与の前後
に電圧レベルが変化される信号B12を、配線19を通
じてソースバスライン12…に印加し、3)上記の信号
C11を、対向電極16に印加するものである。
The second inspection is, for example, as shown in FIG. 3, 1) applying the signal A11 to the wiring 17 (or the wiring 1);
8) is applied to the gate bus lines 11 through 2), and 2) a signal B12 whose voltage level is changed before and after the application of the ON signal to each of the two successive frames is applied to the source bus lines 12 through the wiring 19, 3) The signal C11 is applied to the counter electrode 16.

【0036】尚、上記の信号B12は、特に、上記の波
形を有するものに限定されるものではなく、例えば、相
前後する2つのフレームそれぞれのオン信号付与の前に
電圧レベルが変化されるものであってもよく、相前後す
る2つのフレームそれぞれのオン信号付与の後に電圧レ
ベルが変化されるものであってもよい。
The signal B12 is not particularly limited to the signal having the above-mentioned waveform. For example, the signal B12 whose voltage level is changed before the application of the ON signal to each of two successive frames is provided. Alternatively, the voltage level may be changed after the application of the ON signal to each of the two preceding and succeeding frames.

【0037】第三の検査とは、例えば、図4に示すよう
に、1)上記の信号A11を、配線17を通じて奇数番
目(または偶数番目)のゲートバスライン11…に印加
すると共に、信号A13を、配線18を通じて偶数番目
(または奇数番目)のゲートバスライン11…に印加
し、2)上記の信号B12を、配線19を通じてソース
バスライン12…に印加し、3)上記の信号C11を、
対向電極16に印加するものである。
The third inspection is, for example, as shown in FIG. 4, 1) applying the signal A11 to the odd-numbered (or even-numbered) gate bus lines 11 through the wiring 17 and the signal A13 Is applied to the even-numbered (or odd-numbered) gate bus lines 11 through the wiring 18, 2) the signal B12 is applied to the source bus lines 12 through the wiring 19, and 3) the signal C11 is
This is applied to the counter electrode 16.

【0038】尚、上記第一〜第三の各検査の実施順序等
は、特に限定されるものではない。また、特定したい欠
陥モードの種類によっては、第一の検査と第二の検査と
を実施しても良く、第一の検査と第三の検査とを実施し
ても良い。さらに、単に、欠陥の有無や、欠陥絵素の位
置のみを確認したい場合等には、第一の検査のみを行っ
てもよい。
The order in which the first to third inspections are performed is not particularly limited. Further, depending on the type of defect mode to be specified, the first inspection and the second inspection may be performed, or the first inspection and the third inspection may be performed. Furthermore, when it is desired to simply confirm the presence or absence of a defect or the position of a defective picture element, only the first inspection may be performed.

【0039】次に、上記の第一〜第三の検査を行うこと
による、ノーマリーブラックモード時の各欠陥モードの
表示様態を表1に示す。すなわち、表1は、欠陥モード
の判別表である。
Next, Table 1 shows the display modes of the respective defect modes in the normally black mode by performing the above-described first to third inspections. That is, Table 1 is a table for determining the defect mode.

【0040】[0040]

【表1】 [Table 1]

【0041】以下、表1に示した各欠陥モードの検査に
ついて、具体的に説明を行う。
The inspection of each defect mode shown in Table 1 will be specifically described below.

【0042】まず、TFT特性不良に関し、図2および
図5を参照にして説明する。TFT特性不良を有する絵
素を輝点表示するために、図5に示す信号A21が、配
線17を介して奇数番目のゲートバスライン11…に与
えられ、信号A21’が、配線18を介して偶数番目の
ゲートバスライン11…に与えられる。また信号(第二
の信号)B21が、配線19を介してソースバスライン
12…に与えられ、信号C21が対向電極16に与えら
れる。
First, the TFT characteristic failure will be described with reference to FIGS. In order to display a pixel having a TFT characteristic defect as a bright point, a signal A21 shown in FIG. 5 is supplied to the odd-numbered gate bus lines 11 via a wiring 17, and a signal A21 'is supplied via a wiring 18. Are supplied to the even-numbered gate bus lines 11. A signal (second signal) B21 is supplied to the source bus lines 12 via the wiring 19, and a signal C21 is supplied to the counter electrode 16.

【0043】上記信号(第一の信号)A21・A21’
は、TFT13をオン・オフする信号であり、図1に示
す信号A11と同等のものである。また、信号C21
は、図1に示す信号C11と同等のものである。さら
に、信号B21は、図1に示す信号B11と同様、相前
後する2つのフレームそれぞれのオン信号付与の前に任
意の電圧を有し、オン信号中にその電圧レベルが変化さ
れる信号である。より具体的には、相前後する2つのフ
レームそれぞれのオン信号付与の前に任意の電圧を有
し、オン信号中にその電圧レベルが(0Vに)低下され
る信号である。すなわち、図5に示す各信号を用いた検
査は、上記説明の第一の検査に相当する。
The above signals (first signals) A21 and A21 '
Is a signal for turning on / off the TFT 13, and is equivalent to the signal A11 shown in FIG. Also, the signal C21
Is equivalent to the signal C11 shown in FIG. Further, the signal B21 is a signal having an arbitrary voltage before the application of the ON signal to each of the two consecutive frames, like the signal B11 shown in FIG. 1, and whose voltage level is changed during the ON signal. . More specifically, it is a signal that has an arbitrary voltage before the application of the ON signal to each of two consecutive frames, and whose voltage level is reduced (to 0 V) during the ON signal. That is, the test using each signal shown in FIG. 5 corresponds to the first test described above.

【0044】上記信号を入力した際の絵素電極15が保
持する電圧の変化は、電圧レベルD11・D12により
示される。より具体的には、電圧レベルD11は、TF
T特性不良を有する絵素において、絵素電極15と対向
電極16との間にかかる電圧を示すものであり、電圧レ
ベルD12は、正常絵素において、絵素電極15と対向
電極16との間にかかる電圧を示すものである。
The change in the voltage held by the picture element electrode 15 when the signal is input is indicated by voltage levels D11 and D12. More specifically, voltage level D11 is equal to TF
In a picture element having a poor T characteristic, it indicates a voltage applied between the picture element electrode 15 and the counter electrode 16, and the voltage level D 12 is between the picture element electrode 15 and the counter electrode 16 in a normal picture element. 1 shows the voltage applied to the power supply.

【0045】TFT特性不良が有れば、ソースバスライ
ン12…を通じて供給される信号の書き込みに時間がか
かる。そのため、TFT13がオフするまでに信号B2
1を充分書き込む事ができない。よって、電圧レベルD
11は、高いレベルを維持したままの状態となる。液晶
表示素子の表示モードが、ノーマリーブラックモードの
場合、絵素電極15と対向電極16との間にかかる電圧
が高ければ白表示になるため、この欠陥を有する絵素
は、輝点となる。
If there is a TFT characteristic defect, it takes time to write a signal supplied through the source bus lines 12. Therefore, the signal B2 is not supplied until the TFT 13 is turned off.
1 cannot be sufficiently written. Therefore, the voltage level D
11 is a state where the high level is maintained. When the display mode of the liquid crystal display element is the normally black mode, white display is performed if the voltage applied between the pixel electrode 15 and the counter electrode 16 is high, so that the defective pixel becomes a bright point. .

【0046】尚、上記第一の検査により輝点表示される
欠陥絵素は、TFT特性不良を有するもの以外にも存在
するが、第二の検査を行うことにより、他の欠陥モード
と区別できることは、表1より明らかである。
Although the defective picture elements which are displayed as bright spots by the first inspection are present in addition to those having defective TFT characteristics, they can be distinguished from other defect modes by performing the second inspection. Is clear from Table 1.

【0047】次にソース−絵素電極(ソースバスライン
12−絵素電極15)間のリーク不良に関し、図2およ
び図6を参照に説明する。該リーク不良を有する絵素を
輝点表示するために、図6に示す信号A21が、配線1
7を介して奇数番目のゲートバスライン11…に与えら
れ、信号A21’が、配線18を介して偶数番目のゲー
トバスライン11…に与えられる。また信号B22が、
配線19を介してソースバスライン12…に与えられ、
信号C21が対向電極16に与えられる。該信号B22
は、図3に示す信号B12と同様、相前後する2つのフ
レームそれぞれのオン信号付与の前後に電圧レベルが変
化される信号である。すなわち、図6に示す各信号を用
いた検査は、上記説明の第二の検査に相当する。
Next, the leakage failure between the source and the pixel electrode (the source bus line 12 and the pixel electrode 15) will be described with reference to FIGS. A signal A21 shown in FIG.
7, and the signal A21 'is applied to the even-numbered gate bus lines 11 via the wiring 18. The signal B22 is
Given to the source bus lines 12 through the wiring 19,
The signal C21 is provided to the counter electrode 16. The signal B22
Is a signal whose voltage level is changed before and after the application of the ON signal to each of two adjacent frames, similarly to the signal B12 shown in FIG. That is, the test using each signal shown in FIG. 6 corresponds to the second test described above.

【0048】上記信号を入力した際の絵素電極15が保
持する電圧の変化は、電圧レベルD13・D14に示す
様になる。より具体的には、電圧レベルD13は、ソー
ス絵素電極間のリーク不良を有する絵素において、絵素
電極15と対向電極16との間にかかる電圧を示すもの
であり、電圧レベルD14は、正常絵素において、絵素
電極15と対向電極16との間にかかる電圧を示すもの
である。
The change in the voltage held by the picture element electrode 15 when the above signal is input is as shown by the voltage levels D13 and D14. More specifically, the voltage level D13 indicates a voltage applied between the picture element electrode 15 and the counter electrode 16 in a picture element having a leak failure between the source picture element electrodes. This shows the voltage applied between the picture element electrode 15 and the counter electrode 16 in a normal picture element.

【0049】ソース−絵素電極間のリーク不良が有れ
ば、TFT13がオフしてもソースバスライン12…の
有する電位が絵素電極15に書き込まれる。よって、電
圧レベルD13は、TFT13のオフ期間中にも上昇す
る。液晶表示素子の表示モードが、ノーマリーブラック
モードの場合、絵素電極15と対向電極16との間にか
かる電圧が高ければ白表示になるため、この欠陥を有す
る絵素は、輝点として表示される。
If there is a leak failure between the source and the pixel electrode, the potential of the source bus lines 12 is written to the pixel electrode 15 even when the TFT 13 is turned off. Therefore, the voltage level D13 also increases during the off period of the TFT 13. When the display mode of the liquid crystal display element is a normally black mode, white display is obtained if the voltage applied between the pixel electrode 15 and the counter electrode 16 is high, so that a pixel having this defect is displayed as a bright point. Is done.

【0050】尚、上記第二の検査により輝点表示される
欠陥絵素は、ソース−絵素電極間のリーク不良を有する
もの以外にも存在するが、第一の検査の結果と組み合わ
せることにより、他の欠陥モードと区別できることは、
表1より明らかである。
It is to be noted that defective picture elements which are displayed as bright spots by the above-mentioned second inspection are present in addition to those having a leak defect between the source and the picture element electrodes. What distinguishes it from other defect modes is
It is clear from Table 1.

【0051】次に補助容量電極間のリーク不良(すなわ
ち、絵素電極15と、該絵素電極15と対向して補助容
量14をなす電極との間のリーク不良)に関し、図2お
よび図4を参照に説明する。補助容量電極間のリーク不
良を有する絵素のみを輝点表示するために、図4に示す
信号A11が、配線17を介して奇数番目(または偶数
番目)のゲートバスライン11…に与えられ、信号A1
3が、配線18を介して偶数番目(または奇数番目)の
ゲートバスライン11…に与えられる。また信号B12
が、配線19を介してソースバスライン12…に与えら
れ、信号C11が対向電極16に与えられる。すなわ
ち、図4に示す各信号を用いた検査は、上記説明の第三
の検査に相当する。尚、ゲートバスライン11…に信号
A13を入力するには、例えば、該ゲートバスライン1
1…をGND(Ground)に接続すればよい。
FIGS. 2 and 4 show a leakage defect between the auxiliary capacitance electrodes (that is, a leakage defect between the picture element electrode 15 and the electrode forming the auxiliary capacitance 14 opposed to the picture element electrode 15). Will be described with reference to FIG. A signal A11 shown in FIG. 4 is applied to the odd-numbered (or even-numbered) gate bus lines 11 through the wiring 17 in order to display only the picture elements having the leak failure between the auxiliary capacitance electrodes as bright spots. Signal A1
3 is supplied to the even-numbered (or odd-numbered) gate bus lines 11 via the wiring 18. The signal B12
Are applied to the source bus lines 12 via the wiring 19, and the signal C11 is applied to the counter electrode 16. That is, the test using each signal shown in FIG. 4 corresponds to the third test described above. In order to input the signal A13 to the gate bus lines 11,...
.. May be connected to GND (Ground).

【0052】上記信号を入力した際の絵素電極15が保
持する電圧の変化は、電圧レベルD15に示す様にな
る。より具体的には、電圧レベルD15は、補助容量電
極間のリーク不良を有する絵素、または、正常絵素にお
いて、絵素電極15と対向電極16との間にかかる電圧
を示している。
The change of the voltage held by the picture element electrode 15 when the above signal is input is as shown by the voltage level D15. More specifically, the voltage level D15 indicates a voltage applied between the picture element electrode 15 and the counter electrode 16 in a picture element having a leak failure between the auxiliary capacitance electrodes or a normal picture element.

【0053】したがって、この際、第一、第二の検査に
おいて輝点になっていた2種類の欠陥(ゲート−絵素電
極間リーク不良、および、補助容量電極間リーク不良)
の判別が可能となる。すなわち、ゲート−絵素電極間の
リーク不良を有する絵素は、輝点表示のままであるが、
補助容量電極間のリーク不良を有する絵素は、正常絵素
と変わらない表示となる。
Therefore, at this time, two kinds of defects (a leak defect between the gate and the picture element electrode and a leak defect between the auxiliary capacitance electrodes) which have become bright spots in the first and second inspections are performed.
Can be determined. That is, the picture element having the leak failure between the gate and the picture element electrode remains in the bright spot display,
A picture element having a leak failure between the auxiliary capacitance electrodes is displayed as a normal picture element.

【0054】ゲート−絵素電極間のリーク不良を有する
絵素は、第一〜第三の検査において随時、輝点となるた
め、容易に判別することができる。尚、上下電極間のリ
ーク不良(すなわち、絵素電極15−対向電極16間の
リーク不良)は、絵素電極15と対向電極16間に電位
差ができないため、輝点化は不可能であるが、単色
(R、G、Bベタ)画面で検出する事は、辛うじて可能
である。尚、ゲート−絵素電極間リーク不良、または、
補助容量電極間リーク不良を有する欠陥絵素が、第一の
検査により輝点表示されるのは、該絵素に、高い電圧を
有する信号A21、または信号A21’が書き込まれて
しまうためである。
The picture element having a leak failure between the gate and the picture element electrode can be easily identified because it becomes a luminescent spot in the first to third inspections as needed. It should be noted that a leak defect between the upper and lower electrodes (that is, a leak defect between the pixel electrode 15 and the counter electrode 16) cannot be made into a bright spot because there is no potential difference between the pixel electrode 15 and the counter electrode 16. , It is barely possible to detect on a monochrome (R, G, B solid) screen. In addition, the leak failure between the gate and the pixel electrode, or
The reason why a defective pixel having a leak failure between the auxiliary capacitance electrodes is displayed as a bright spot by the first inspection is that a signal A21 or a signal A21 ′ having a high voltage is written to the pixel. .

【0055】すなわち、上記の表1より明らかなよう
に、特に、第一の検査を行うことにより、従来は認識す
ることが困難であったTFT特性不良を有する絵素等を
輝点表示し、明確に認識することができる。また、第一
〜第三の検査を行うことにより、各種欠陥モードを、パ
ネル状態で容易に判別することができる。
That is, as is apparent from Table 1 above, in particular, by performing the first inspection, picture elements and the like having TFT characteristic defects, which were conventionally difficult to recognize, are displayed as bright spots. Can be clearly recognized. In addition, by performing the first to third inspections, various defect modes can be easily determined in a panel state.

【0056】したがって、従来の検査方法では、黒点と
して表示される(ノーマリーブラックモードの場合)欠
陥絵素を、輝点として表示することができるため、検査
精度の向上とともに検査時間の低減が可能となる。ま
た、不良品が見逃されて、後工程に流出する虞等を無く
すことができるので、不良品にドライバーIC等を実装
する虞がない。また、各種欠陥モードを容易に判別する
ことができるため、その欠陥の原因となる前工程を特定
することも可能となる。
Therefore, in the conventional inspection method, the defective picture element displayed as a black point (in the case of the normally black mode) can be displayed as a bright point, so that the inspection accuracy can be improved and the inspection time can be reduced. Becomes In addition, since there is no possibility that a defective product is overlooked and flows out to a subsequent process, there is no possibility that a driver IC or the like is mounted on the defective product. In addition, since various defect modes can be easily determined, it is also possible to specify a previous process that causes the defect.

【0057】尚、上記第二の信号としては、例えば、相
前後する2つのフレームそれぞれのオン信号付与の前に
任意の電圧(0Vでもよい)を有し、オン信号中にその
電圧レベルが上昇される信号であってもよい。上記説明
のように、TFT特性不良を有する欠陥絵素への第二の
信号の書込みには時間がかかるため、TFT13がオフ
する時点でも、該絵素は低い電圧レベルを維持したまま
の状態となる。一方、正常絵素は、第二の信号が書込ま
れて高い電圧レベルとなっており、両者を区別すること
ができる。
The second signal has, for example, an arbitrary voltage (may be 0 V) before the application of the ON signal to each of the two consecutive frames, and the voltage level increases during the ON signal. Signal may be used. As described above, it takes time to write the second signal to the defective picture element having the TFT characteristic defect. Therefore, even when the TFT 13 is turned off, the picture element maintains the low voltage level. Become. On the other hand, the normal picture element has a high voltage level due to the writing of the second signal, so that both can be distinguished.

【0058】〔実施の形態2〕本発明の実施の他の形態
について図面に基づいて説明すれば、以下の通りであ
る。尚、これによって、本発明が限定されるものではな
い。
[Second Embodiment] The following will describe another embodiment of the present invention with reference to the drawings. Note that the present invention is not limited by this.

【0059】本実施の形態において、検査がなされる液
晶表示素子は、液晶層を挟んで対向する、絶縁性基板に
絵素電極をマトリクス状に配したアクティブマトリクス
基板と対向基板とを含んでなる。
In the present embodiment, the liquid crystal display element to be inspected includes an active matrix substrate in which pixel electrodes are arranged in a matrix on an insulating substrate and a counter substrate, which are opposed to each other with a liquid crystal layer interposed therebetween. .

【0060】上記のアクティブマトリクス基板は、図7
に示すように、走査線として機能するゲートバスライン
21…が平行に配線され、該ゲートバスライン21…に
直行して、信号線として機能するソースバスライン22
…が多数平行に配線されている。上記のゲートバスライ
ン21…はいずれもゲートバスライン用の配線27に、
また、ソースバスライン22…はいずれもソースバスラ
イン用の配線29に接続されている。
The above-mentioned active matrix substrate has the structure shown in FIG.
As shown in FIG. 3, gate bus lines 21 functioning as scanning lines are wired in parallel, and are orthogonal to the gate bus lines 21 so that source bus lines 22 functioning as signal lines.
Are wired in parallel. Each of the gate bus lines 21 is connected to a wiring 27 for the gate bus line,
Are connected to the source bus line wiring 29.

【0061】また、両バスライン21・22の各交差部
近傍にはTFT(スイッチング素子)23が配置され、
該TFT23の端子(ゲート電極、ソース電極)を介し
て両バスライン21・22と接続されている。このTF
T23はさらに、隣接するゲートバスライン21・21
と、隣接するソースバスライン22・22とに囲まれた
各領域に設けられる絵素電極25と、端子(ドレイン電
極)を介して接続されている。
A TFT (switching element) 23 is disposed near each intersection of the bus lines 21 and 22.
The TFT 23 is connected to both bus lines 21 and 22 via terminals (gate electrode, source electrode). This TF
T23 further includes an adjacent gate bus line 21
And a pixel electrode 25 provided in each region surrounded by the adjacent source bus lines 22 and 22 via a terminal (drain electrode).

【0062】また、アクティブマトリクス基板に対向す
る対向基板には、各絵素電極25に対向して、一つまた
は複数の対向電極26が形成されており、絵素電極25
との間に絵素容量Clcが形成される。さらに、この絵
素容量Clcと並列に補助容量24が形成されている。
この補助容量24の一方は、絵素電極25に、もう一方
は、補助容量用配線(補助容量共通配線)31に接続さ
れている。すなわち、この液晶表示素子は、Cs on
COMMON(以下、Cs on COMと称する)
構造になっている。尚、補助容量用配線の配線位置は、
特に限定されるものではなく、例えば、ゲートバスライ
ン21…に平行であってもよく、ソースバスライン22
…に平行であってもよい。
One or a plurality of opposing electrodes 26 are formed on the opposing substrate opposing the active matrix substrate so as to oppose each pixel electrode 25.
, A pixel capacitance Clc is formed. Further, an auxiliary capacitance 24 is formed in parallel with the pixel capacitance Clc.
One of the auxiliary capacitances 24 is connected to the picture element electrode 25 and the other is connected to an auxiliary capacitance wiring (auxiliary capacitance common wiring) 31. That is, this liquid crystal display element has Cs on
COMMON (hereinafter referred to as Cs on COM)
It has a structure. The wiring position of the auxiliary capacitance wiring is
There is no particular limitation. For example, it may be parallel to the gate bus lines 21.
... may be parallel.

【0063】上記のCs on COM構造の液晶表示
素子の検査装置としては、上記実施の形態1において説
明した検査装置を利用することができる。本実施の形態
においては、該検査装置を用いて、配線27・29それ
ぞれの両端部、および、対向電極26に設けられた接続
用の各端子に、プローブ(探触子)等で接触し、上記説
明の第一、第二の検査、並びに、以下に説明する第3検
査が行われる。
As the inspection device for the liquid crystal display element having the Cs on COM structure, the inspection device described in the first embodiment can be used. In the present embodiment, both ends of each of the wirings 27 and 29 and each connection terminal provided on the counter electrode 26 are contacted with a probe (probe) using the inspection device. The first and second inspections described above and the third inspection described below are performed.

【0064】第3検査とは、例えば、図8に示すよう
に、1)上記の信号A11と同等の信号A31を、配線
27を通じてゲートバスライン21…に印加すると共
に、補助容量用配線31にも印加し、2)上記の信号B
12と同等の信号B32を、配線29を通じてソースバ
スライン22…に印加し、3)上記の信号C11と同等
の信号C31を、対向電極26に印加するものである。
The third inspection is, for example, as shown in FIG. 8, 1) applying a signal A31 equivalent to the above-mentioned signal A11 to the gate bus lines 21 through the wiring 27 and 2) The above signal B
A signal B32 equivalent to 12 is applied to the source bus lines 22 through the wiring 29, and 3) a signal C31 equivalent to the above-mentioned signal C11 is applied to the counter electrode 26.

【0065】尚、上記第一、第二の検査、および、第3
検査の実施順序等は、特に限定されるものではない。ま
た、特定したい欠陥モードの種類によっては、第一の検
査と第二の検査とを実施しても良く、第一の検査と第3
検査とを実施しても良い。さらに、単に、欠陥の有無
や、欠陥絵素の位置のみを確認したい場合等には、第一
の検査のみを行ってもよい。
The first and second inspections and the third
The order in which the inspections are performed is not particularly limited. Further, depending on the type of defect mode to be specified, the first inspection and the second inspection may be performed, and the first inspection and the third inspection may be performed.
An inspection may be performed. Furthermore, when it is desired to simply confirm the presence or absence of a defect or the position of a defective picture element, only the first inspection may be performed.

【0066】次に、上記の第一、第二の検査、および第
3検査を行うことによる、ノーマリーブラックモード時
の各欠陥モードの表示様態を表2に示す。すなわち、表
2は、欠陥モードの判別表である。
Next, Table 2 shows the display modes of the respective defect modes in the normally black mode by performing the first, second, and third inspections. That is, Table 2 is a discrimination table of the defect mode.

【0067】[0067]

【表2】 [Table 2]

【0068】表2に示した各欠陥モードの検査のうち、
補助容量電極間のリーク不良以外の検出、判別方法は、
上記実施の形態1の方法がそのまま適用できるため、説
明を省略する。
In the inspection of each defect mode shown in Table 2,
Detection and determination methods other than leak failure between auxiliary capacitance electrodes are as follows.
Since the method of the first embodiment can be applied as it is, the description is omitted.

【0069】一方、補助容量電極間のリーク不良に関し
ては、上記説明の第3検査を行うことにより、該リーク
不良を有する絵素のみを輝点表示することができる。図
8を用いて具体的に説明すると、補助容量用配線31に
信号A31を入力する事により、補助容量電極間のリー
ク不良を有する絵素において、絵素電極15と対向電極
16との間にかかる電圧の変化は、電圧レベルD16に
より示されるようになる。すなわち、補助容量電極間の
リーク不良を有する絵素に対し、正常絵素より高い電圧
が印加されるため、該リーク不良を有する絵素は輝点と
して表示される。
On the other hand, with respect to the leak failure between the auxiliary capacitance electrodes, by performing the above-described third inspection, only the picture element having the leak failure can be displayed as a bright spot. More specifically, referring to FIG. 8, by inputting the signal A31 to the auxiliary capacitance wiring 31, in the pixel having a leak failure between the auxiliary capacitance electrodes, the pixel A is connected between the pixel electrode 15 and the counter electrode 16. Such a change in voltage will be indicated by voltage level D16. That is, a higher voltage is applied to a picture element having a leak failure between the auxiliary capacitance electrodes than a normal picture element, so that the picture element having the leak failure is displayed as a bright point.

【0070】すなわち、Cs on COM構造の液晶
表示素子の検査装置においても、上記の検査を行うこと
により、実施の形態1で述べた、検査精度の向上、検査
時間の低減、不良品の後工程への流出防止、欠陥の原因
となる前工程が特定可能、等の効果を得ることができ
る。
That is, in the inspection apparatus for the liquid crystal display element having the Cs on COM structure, the above inspection is performed to improve the inspection accuracy, reduce the inspection time, and perform the post-process of the defective product described in the first embodiment. The effect of preventing outflow to the device and the ability to identify the previous process that causes the defect can be obtained.

【0071】尚、上下電極間リーク不良は、上記実施の
形態1と同様、絵素電極25と対向電極26間に電位差
ができないため、輝点化は不可能であるが、単色(R、
G、Bベタ)画面で検出する事は、辛うじて可能であ
る。
In the leak failure between the upper and lower electrodes, as in the first embodiment, since a potential difference cannot be formed between the picture element electrode 25 and the counter electrode 26, a bright spot cannot be formed.
(G, B solid) detection on a screen is barely possible.

【0072】また、上記の第一〜第三の検査、および、
第3検査で使用された各信号の波形は、電圧信号生成部
に、例えば、信号発生装置(図9に示すソース・ゲート
信号発生回路等)を設けることで容易に作製することが
可能であり、詳細な説明を省略する。また、該信号発生
装置を自動検査装置に組み込む事もできる。
In addition, the above-described first to third inspections, and
The waveform of each signal used in the third inspection can be easily produced by providing the voltage signal generator with, for example, a signal generator (such as a source / gate signal generator circuit shown in FIG. 9). Detailed description is omitted. Further, the signal generator can be incorporated in an automatic inspection device.

【0073】[0073]

【発明の効果】本発明の液晶表示素子の検査方法は、以
上のように、各絵素電極に対応して形成される補助容量
が、該絵素電極が接続されている走査線とは絵素電極を
挟んで近接する別の走査線に接続されている液晶表示素
子、または、補助容量が、補助容量共通配線に接続され
ている液晶表示素子の検査方法であって、上記走査線
に、1フレームの期間を定めるオン信号と該オン信号に
後続するオフ信号とからなる第一の信号を与えるととも
に、信号線に、相前後する2つのフレームそれぞれのオ
ン信号付与の前に任意の電圧を有し、オン信号中にその
電圧レベルが変化される第二の信号を与える方法であ
る。
As described above, according to the method for inspecting a liquid crystal display element of the present invention, the auxiliary capacitance formed corresponding to each picture element electrode is different from the scanning line to which the picture element electrode is connected. A liquid crystal display element connected to another scanning line adjacent to the pixel electrode, or a storage capacitor, a method for testing a liquid crystal display element connected to a storage capacitor common line, wherein the scanning line, A first signal consisting of an ON signal that determines the period of one frame and an OFF signal following the ON signal is given, and an arbitrary voltage is applied to the signal line before the ON signals are given to each of two successive frames. And a second signal whose voltage level is changed during the ON signal.

【0074】上記の方法によれば、例えば、ノーマリー
ブラックモードの液晶表示素子の場合、ほとんどの欠陥
絵素が輝点として表示され(または、正常絵素と異なる
表示となり)、欠陥の検出が容易な液晶表示素子の検査
方法を提供することができるという効果を奏する。
According to the above-described method, for example, in the case of a normally black mode liquid crystal display element, most defective picture elements are displayed as bright spots (or display different from normal picture elements), and defect detection is not performed. There is an effect that an easy method for inspecting a liquid crystal display element can be provided.

【0075】本発明の液晶表示素子の検査装置は、以上
のように、各絵素電極に対応して形成される補助容量
が、該絵素電極が接続されている走査線とは絵素電極を
挟んで近接する別の走査線に接続されている液晶表示素
子、または、補助容量が、補助容量共通配線に接続され
ている液晶表示素子の検査装置であって、上記走査線に
与えられる、1フレームの期間を定めるオン信号と該オ
ン信号に後続するオフ信号とからなる第一の信号と、上
記信号線に与えられる、相前後する2つのフレームそれ
ぞれのオン信号付与の前に任意の電圧を有し、オン信号
中にその電圧レベルが変化される第二の信号とを生成す
る電圧信号生成部を有する構成である。
As described above, according to the liquid crystal display device inspection apparatus of the present invention, the auxiliary capacitance formed corresponding to each picture element electrode is different from the scanning line to which the picture element electrode is connected. A liquid crystal display element connected to another scanning line adjacent to the liquid crystal display element, or an auxiliary capacitor, a liquid crystal display element inspection device connected to an auxiliary capacitance common line, which is provided to the scanning line; A first signal consisting of an ON signal defining a period of one frame and an OFF signal following the ON signal, and an arbitrary voltage applied to the signal line before the ON signals are applied to each of the two consecutive frames And a voltage signal generating unit for generating a second signal whose voltage level is changed during the ON signal.

【0076】上記の構成によれば、例えば、ノーマリー
ブラックモードの液晶表示素子の場合、ほとんどの欠陥
絵素が輝点として表示され(または、正常絵素と異なる
表示となり)、欠陥の検出が容易な液晶表示素子の検査
装置を提供することができるという効果を奏する。
According to the above configuration, for example, in the case of a normally black mode liquid crystal display element, most defective picture elements are displayed as luminescent spots (or displayed differently from normal picture elements), and defect detection is not performed. There is an effect that an inspection device for a liquid crystal display element which can be easily provided can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】Cs on Gate構造、または、Cs o
n COM構造の液晶表示素子の第一の検査に使用され
る信号の波形を示す図である。
FIG. 1 shows a Cs on Gate structure or Cs o
FIG. 4 is a diagram illustrating a waveform of a signal used for a first inspection of a liquid crystal display element having an nCOM structure.

【図2】本発明の実施の形態において検査がなされる液
晶表示素子の概略構成を示す説明図である。
FIG. 2 is an explanatory diagram showing a schematic configuration of a liquid crystal display element to be inspected in an embodiment of the present invention.

【図3】Cs on Gate構造、または、Cs o
n COM構造の液晶表示素子の第二の検査に使用され
る信号の波形を示す図である。
FIG. 3 shows a Cs on Gate structure or Cs o
It is a figure showing the waveform of the signal used for the 2nd inspection of the liquid crystal display element of n COM structure.

【図4】図2に示す液晶表示素子の第三の検査に使用さ
れる信号の波形を示す図である。
FIG. 4 is a diagram showing a waveform of a signal used for a third test of the liquid crystal display element shown in FIG. 2;

【図5】図2に示す液晶表示素子の第一の検査時の、T
FT特性不良を有する絵素の絵素電極、および、正常絵
素の絵素電極、それぞれが保持する電圧レベルの変化を
示す図である。
FIG. 5 is a graph showing T.sub.T during the first inspection of the liquid crystal display device shown in FIG.
FIG. 7 is a diagram illustrating changes in voltage levels held by a picture element electrode of a picture element having an FT characteristic defect and a picture element electrode of a normal picture element.

【図6】図2に示す液晶表示素子の第二の検査時の、ソ
ース−絵素電極間のリーク不良を有する絵素の絵素電
極、および、正常絵素の絵素電極、それぞれが保持する
電圧レベルの変化を示す図である。
6 is a diagram showing a state in which a pixel electrode having a leak defect between a source electrode and a pixel electrode and a pixel electrode of a normal pixel during the second inspection of the liquid crystal display element shown in FIG. FIG. 6 is a diagram showing a change in voltage level of the voltage.

【図7】本発明の他の実施の形態において検査がなされ
る液晶表示素子の概略構成を示す説明図である。
FIG. 7 is an explanatory diagram showing a schematic configuration of a liquid crystal display element to be inspected in another embodiment of the present invention.

【図8】図7に示す液晶表示素子の第3検査時の、補助
容量電極間のリーク不良を有する絵素の絵素電極が保持
する電圧レベルの変化を示す図である。
8 is a diagram showing a change in a voltage level held by a picture element electrode of a picture element having a leak failure between auxiliary capacitance electrodes at the time of a third inspection of the liquid crystal display element shown in FIG.

【図9】本発明の実施の形態にかかる液晶表示素子の検
査装置の要部構成を示すブロック図である。
FIG. 9 is a block diagram showing a main configuration of a liquid crystal display element inspection apparatus according to an embodiment of the present invention.

【図10】従来の液晶表示素子の概略構成を示す説明図
である。
FIG. 10 is an explanatory diagram showing a schematic configuration of a conventional liquid crystal display element.

【図11】図10に示す液晶表示素子の検査に使用され
る信号の波形を示す図である。
FIG. 11 is a diagram showing waveforms of signals used for testing the liquid crystal display element shown in FIG.

【図12】従来の他の液晶表示素子の概略構成を示す説
明図である。
FIG. 12 is an explanatory diagram showing a schematic configuration of another conventional liquid crystal display element.

【図13】図12に示す液晶表示素子の検査に使用され
る信号の波形を示す図である。
13 is a diagram showing waveforms of signals used for testing the liquid crystal display element shown in FIG.

【符号の説明】[Explanation of symbols]

11 ゲートバスライン(走査線) 12 ソースバスライン(信号線) 13 TFT(スイッチング素子) 14 補助容量 15 絵素電極 16 対向電極 21 ゲートバスライン(走査線) 22 ソースバスライン(信号線) 23 TFT(スイッチング素子) 24 補助容量 25 絵素電極 26 対向電極 31 補助容量用配線(補助容量共通配線) A11 信号(第一の信号) A21 信号(第一の信号) A21’ 信号(第一の信号) B11 信号(第二の信号) B21 信号(第二の信号) DESCRIPTION OF SYMBOLS 11 Gate bus line (scanning line) 12 Source bus line (signal line) 13 TFT (switching element) 14 Auxiliary capacitance 15 Picture element electrode 16 Counter electrode 21 Gate bus line (scanning line) 22 Source bus line (signal line) 23 TFT (Switching element) 24 Auxiliary capacitance 25 Pixel electrode 26 Counter electrode 31 Auxiliary capacitance wiring (auxiliary capacitance common wiring) A11 signal (first signal) A21 signal (first signal) A21 'signal (first signal) B11 signal (second signal) B21 signal (second signal)

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】液晶層を挟んで対向する2枚の基板を有
し、 上記基板間に、互いに交差するように配線された複数の
走査線と複数の信号線とが配線され、走査線と信号線と
の各交差部近傍に、該走査線と信号線とに接続されて設
けられるスイッチング素子と、各スイッチング素子を介
して該走査線と信号線とに接続される絵素電極とが設け
られており、 さらに、各絵素電極に対応して形成される補助容量が、
該絵素電極が接続されている走査線とは絵素電極を挟ん
で近接する別の走査線に接続されているとともに、絵素
電極と対向して対向電極が設けられた液晶表示素子の検
査方法であって、 上記走査線に、1フレームの期間を定めるオン信号と該
オン信号に後続するオフ信号とからなる第一の信号を与
えるとともに、上記信号線に、相前後する2つのフレー
ムそれぞれのオン信号付与の前に任意の電圧を有し、オ
ン信号中にその電圧レベルが変化される第二の信号を与
えることを特徴とする液晶表示素子の検査方法。
A plurality of scanning lines and a plurality of signal lines, which are arranged so as to intersect each other, are arranged between said substrates, wherein said plurality of scanning lines and a plurality of signal lines are arranged between said substrates; In the vicinity of each intersection with the signal line, a switching element connected to the scanning line and the signal line is provided, and a pixel electrode connected to the scanning line and the signal line via the switching element is provided. Further, the auxiliary capacitance formed corresponding to each picture element electrode is:
Inspection of a liquid crystal display element in which the scanning line to which the picture element electrode is connected is connected to another scanning line adjacent to the picture element electrode and is provided with a counter electrode facing the picture element electrode. A method comprising: providing a first signal consisting of an ON signal defining a period of one frame and an OFF signal subsequent to the ON signal to the scanning line; A method for testing a liquid crystal display element, characterized in that an arbitrary voltage is applied before the application of the ON signal, and a second signal whose voltage level is changed during the ON signal is provided.
【請求項2】液晶層を挟んで対向する2枚の基板を有
し、 上記基板間に、互いに交差するように配線された複数の
走査線と複数の信号線とが配線され、走査線と信号線と
の各交差部近傍に、該走査線と信号線とに接続されて設
けられるスイッチング素子と、各スイッチング素子を介
して該走査線と信号線とに接続される絵素電極とが設け
られており、 さらに、各絵素電極に対応して形成される補助容量が、
補助容量共通配線に接続されているとともに、絵素電極
と対向して対向電極が設けられた液晶表示素子の検査方
法であって、 上記走査線に、1フレームの期間を定めるオン信号と該
オン信号に後続するオフ信号とからなる第一の信号を与
えるとともに、上記信号線に、相前後する2つのフレー
ムそれぞれのオン信号付与の前に任意の電圧を有し、オ
ン信号中にその電圧レベルが変化される第二の信号を与
えることを特徴とする液晶表示素子の検査方法。
2. A semiconductor device comprising: two substrates facing each other with a liquid crystal layer interposed therebetween; a plurality of scanning lines and a plurality of signal lines wired so as to intersect each other between the substrates; In the vicinity of each intersection with the signal line, a switching element connected to the scanning line and the signal line is provided, and a pixel electrode connected to the scanning line and the signal line via the switching element is provided. Further, the auxiliary capacitance formed corresponding to each picture element electrode is:
An inspection method for a liquid crystal display element connected to an auxiliary capacitance common line and provided with a counter electrode opposed to a picture element electrode, wherein an on signal for defining a period of one frame is provided to the scanning line. A first signal consisting of an off signal following the signal is provided, and the signal line has an arbitrary voltage before the on signal is applied to each of two successive frames, and the voltage level is included in the on signal. Providing a second signal which changes the voltage of the liquid crystal display element.
【請求項3】液晶層を挟んで対向する2枚の基板を有
し、 上記基板間に、互いに交差するように配線された複数の
走査線と複数の信号線とが配線され、走査線と信号線と
の各交差部近傍に、該走査線と信号線とに接続されて設
けられるスイッチング素子と、各スイッチング素子を介
して該走査線と信号線とに接続される絵素電極とが設け
られており、 さらに、各絵素電極に対応して形成される補助容量が、
該絵素電極が接続されている走査線とは絵素電極を挟ん
で近接する別の走査線に接続されているとともに、絵素
電極と対向して対向電極が設けられた液晶表示素子の検
査装置であって、 上記走査線に与えられる、1フレームの期間を定めるオ
ン信号と該オン信号に後続するオフ信号とからなる第一
の信号と、上記信号線に与えられる、相前後する2つの
フレームそれぞれのオン信号付与の前に任意の電圧を有
し、オン信号中にその電圧レベルが変化される第二の信
号とを生成する電圧信号生成部を有することを特徴とす
る液晶表示素子の検査装置。
3. A semiconductor device comprising: two substrates facing each other with a liquid crystal layer interposed therebetween; a plurality of scanning lines and a plurality of signal lines wired so as to cross each other between the substrates; In the vicinity of each intersection with the signal line, a switching element connected to the scanning line and the signal line is provided, and a pixel electrode connected to the scanning line and the signal line via the switching element is provided. Further, the auxiliary capacitance formed corresponding to each picture element electrode is:
Inspection of a liquid crystal display element in which the scanning line to which the picture element electrode is connected is connected to another scanning line adjacent to the picture element electrode and is provided with a counter electrode facing the picture element electrode. An apparatus, comprising: a first signal provided to the scanning line, the signal being an ON signal defining a period of one frame, and an OFF signal subsequent to the ON signal; and two successive signals provided to the signal line. The liquid crystal display device according to claim 1, further comprising a voltage signal generation unit having an arbitrary voltage before the application of the ON signal to each frame, and generating a second signal whose voltage level is changed during the ON signal. Inspection equipment.
【請求項4】液晶層を挟んで対向する2枚の基板を有
し、 上記基板間に、互いに交差するように配線された複数の
走査線と複数の信号線とが配線され、走査線と信号線と
の各交差部近傍に、該走査線と信号線とに接続されて設
けられるスイッチング素子と、各スイッチング素子を介
して該走査線と信号線とに接続される絵素電極とが設け
られており、 さらに、各絵素電極に対応して形成される補助容量が、
補助容量共通配線に接続されているとともに、絵素電極
と対向して対向電極が設けられた液晶表示素子の検査装
置であって、 上記走査線に与えられる、1フレームの期間を定めるオ
ン信号と該オン信号に後続するオフ信号とからなる第一
の信号と、上記信号線に与えられる、相前後する2つの
フレームそれぞれのオン信号付与の前に任意の電圧を有
し、オン信号中にその電圧レベルが変化される第二の信
号とを生成する電圧信号生成部を有することを特徴とす
る液晶表示素子の検査装置。
4. A semiconductor device comprising: two substrates facing each other with a liquid crystal layer interposed therebetween; a plurality of scanning lines and a plurality of signal lines wired so as to intersect each other between the substrates; In the vicinity of each intersection with the signal line, a switching element connected to the scanning line and the signal line is provided, and a pixel electrode connected to the scanning line and the signal line via the switching element is provided. Further, the auxiliary capacitance formed corresponding to each picture element electrode is:
An inspection device for a liquid crystal display element connected to an auxiliary capacitance common line and provided with a counter electrode opposite to a picture element electrode, comprising: an ON signal applied to the scanning line for defining a period of one frame; A first signal consisting of an off signal following the on signal, and an arbitrary voltage given to the signal line before the on signal is applied to each of two successive frames, and An inspection apparatus for a liquid crystal display element, comprising: a voltage signal generation unit that generates a second signal whose voltage level is changed.
JP15068099A 1999-05-28 1999-05-28 Testing method for liquid crystal display element, and testing device Pending JP2000338522A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15068099A JP2000338522A (en) 1999-05-28 1999-05-28 Testing method for liquid crystal display element, and testing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15068099A JP2000338522A (en) 1999-05-28 1999-05-28 Testing method for liquid crystal display element, and testing device

Publications (1)

Publication Number Publication Date
JP2000338522A true JP2000338522A (en) 2000-12-08

Family

ID=15502133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15068099A Pending JP2000338522A (en) 1999-05-28 1999-05-28 Testing method for liquid crystal display element, and testing device

Country Status (1)

Country Link
JP (1) JP2000338522A (en)

Similar Documents

Publication Publication Date Title
JP3213472B2 (en) Active matrix substrate or active matrix liquid crystal panel defect detection and inspection method and defect detection and inspection device
US7288955B2 (en) Panel and test method for display device
KR100436197B1 (en) Testing method for array substrate
US5825196A (en) Method for detecting defects in an active matrix liquid crystal display panel
JP2007108754A (en) Display device and testing method for the same
JP2006018278A (en) Liquid crystal display device and driving method therefor
EP0599623B1 (en) Inspecting method and apparatus for an active matrix substrate
JP2001188217A (en) Active matrix liquid crystal display device, and driving method and manufacturing method therefor
JP6806933B2 (en) Test circuit for in-cell touch panel
US6791350B2 (en) Inspection method for array substrate and inspection device for the same
JP2002258231A (en) Liquid crystal display board, information terminal apparatus, apparatus and method for inspecting liquid crystal displaying board and program
JP2915725B2 (en) Active matrix substrate inspection method, inspection apparatus, and defect repair method
JP2000338522A (en) Testing method for liquid crystal display element, and testing device
JP3177702B2 (en) Inspection method of liquid crystal display
JP3565506B2 (en) Defect detection method and defect detection device for active matrix substrate or active matrix liquid crystal panel
JP2001296507A (en) Electrode substrate for display device and test method therefor
JP3302623B2 (en) Inspection method for active matrix type liquid crystal panel
JP4458786B2 (en) Liquid crystal display device and inspection method thereof
JPH1082814A (en) Image display device and its inspecting method
JP2004109823A (en) Leakage inspecting apparatus and leakage inspection method
JP3428317B2 (en) Inspection method of liquid crystal panel
JP2005321658A (en) Method for inspecting circuit, method for manufacturing liquid crystal display device, and device for inspecting circuit
JP2003028754A (en) Device for display device inspection and display device inspection method
JPH086047A (en) Method for inspecting active matrix substrate
JP2001209072A (en) Deficiency detecting method for active matrix substrate or active matrix liquid crystal panel