JP2000332252A - Ion doping method and manufacture of thin-film transistor - Google Patents

Ion doping method and manufacture of thin-film transistor

Info

Publication number
JP2000332252A
JP2000332252A JP13801999A JP13801999A JP2000332252A JP 2000332252 A JP2000332252 A JP 2000332252A JP 13801999 A JP13801999 A JP 13801999A JP 13801999 A JP13801999 A JP 13801999A JP 2000332252 A JP2000332252 A JP 2000332252A
Authority
JP
Japan
Prior art keywords
thin film
film transistor
hydrogen
ion
beam current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13801999A
Other languages
Japanese (ja)
Inventor
Mamoru Furuta
守 古田
Yuji Satani
裕司 佐谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP13801999A priority Critical patent/JP2000332252A/en
Publication of JP2000332252A publication Critical patent/JP2000332252A/en
Pending legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Abstract

PROBLEM TO BE SOLVED: To improve processing capacity of an ion doping device and mobility of a thin-film transistor. SOLUTION: In an ion doping method, by which diborane (B2H6) gas diluted by hydrogen is subjected to plasma decomposition by radio frequency discharge to form ions, and the ions are accelerated and implanted into a substrate without mass separation, the total beam current (μA) which is the product of effective area (cm2) and a beam current density (μA/cm2) of an ion beam is set at 2,000 to 25,000.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置やイメ
ージセンサー等の入出力デバイスに使用可能なイオンド
ーピング方法および薄膜トランジスタの製造方法に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an ion doping method usable for an input / output device such as a liquid crystal display or an image sensor and a method for manufacturing a thin film transistor.

【0002】[0002]

【従来の技術】近年、液晶表示装置の分野では薄膜トラ
ンジスタを用いた駆動回路内蔵型薄膜トランジスタアレ
イを安価で大面積化が容易なガラス基板上に作製する技
術の開発が活発であり一部で実用化が始まっている。
2. Description of the Related Art In recent years, in the field of liquid crystal display devices, a technique for fabricating a thin film transistor array with a built-in driving circuit using a thin film transistor on a glass substrate which is inexpensive and easy to have a large area has been actively developed. Has begun.

【0003】薄膜トランジスタのSD領域(ソース及び
ドレイン)やLDD領域を作製する方法としてイオンド
ーピング方法が用いられる。このイオンドーピング方法
はイオンソース部で生成したイオンを質量分離すること
なく電気的に加速、注入する方法であり、質量分離機構
を持たないため大面積化が容易であり液晶表示装置用多
結晶シリコンアクティブマトリックス基板の作製には一
般的に用いられる。イオンドーピング装置に関しては例
えば“大面積イオンドーピング技術およびそのデバイス
作製への影響”月間Semiconductor world 1989.3月号p.
111〜118に記載されている。
[0003] An ion doping method is used as a method for producing an SD region (source and drain) and an LDD region of a thin film transistor. This ion doping method is a method of electrically accelerating and implanting ions generated in an ion source without mass separation. Since there is no mass separation mechanism, it is easy to increase the area, and polycrystalline silicon for a liquid crystal display device is used. It is generally used for producing an active matrix substrate. Regarding ion doping equipment, see, for example, “Large-area ion doping technology and its influence on device fabrication”, Semiconductor World, March 1989, p.
111-118.

【0004】図5(a)は本発明の実施の形態1に用いた
イオンドーピング装置の構造断面図を示す。このイオン
ドーピング装置は4枚の多孔質電極51〜54から構成
されており、それぞれ加速、引き出し、抑制、接地の電
極である。まず、水素希釈した原料ガスはガス導入管5
5からプラズマ室50に導入された後、RF電源(1
3.56MHz)56からのRF電力によりプラズマ分
解されイオンビーム57が生成される。生成されたイオ
ンビームは引出電極52の引出電圧Vextにてプラズ
マ室50より引き出され、加速電極51の加速電圧Va
ccにて加速され質量分離されることなく基板ステージ
59上の基板58に注入される。
FIG. 5A is a sectional view showing the structure of the ion doping apparatus used in the first embodiment of the present invention. This ion doping apparatus is composed of four porous electrodes 51 to 54, which are electrodes for acceleration, extraction, suppression, and grounding, respectively. First, the source gas diluted with hydrogen is supplied to the gas introduction pipe 5.
5 and introduced into the plasma chamber 50, the RF power (1
The plasma is decomposed by RF power from 3.56 MHz) 56 to generate an ion beam 57. The generated ion beam is extracted from the plasma chamber 50 at the extraction voltage Vext of the extraction electrode 52, and the acceleration voltage Va of the acceleration electrode 51 is extracted.
It is accelerated by cc and injected into the substrate 58 on the substrate stage 59 without mass separation.

【0005】一般にイオンドーピング装置は生成したイ
オンの質量分離機構を持たないため、プラズマ分解によ
り生成した各種イオン(例えば水素希釈されたホスフィ
ン(PH3)をソースガスに用いた場合Hx、PHx、P2
x x=1〜3)が同時に基板58へ注入される。この基
板へのイオン注入により生成される二次電子によるX線
発生を抑制するため抑制電極53に抑制電圧Vsppを
与えている。基板に注入されるドーズ量は基板周辺に設
置されている固定ファラデーカップにて計測したイオン
ビームの電流を積算し、(数1)にて計算している。
In general, an ion doping apparatus does not have a mass separation mechanism for generated ions, so that various ions generated by plasma decomposition (for example, H x , PH x when hydrogen-diluted phosphine (PH 3 ) is used as a source gas). , P 2 H
xx = 1 to 3) are simultaneously injected into the substrate 58. A suppression voltage Vspp is applied to the suppression electrode 53 to suppress X-ray generation due to secondary electrons generated by ion implantation into the substrate. The dose injected into the substrate is calculated by integrating the current of the ion beam measured by a fixed Faraday cup installed around the substrate and using Equation 1.

【0006】[0006]

【数1】ドーズ量(/cm2)=A×イオンビーム電流密度×
注入時間[ただしAは定数] 上記のようにドーズ量はイオンビーム電流密度と注入時
間に比例しており、ドーズ量が一定の場合はイオンビー
ムの電流密度を2倍にすれば注入時間は半分になる。こ
のため装置のスループットを向上するためにはイオンビ
ーム電流密度を大きくして注入時間を短くする方法が一
般に用いられる。
## EQU1 ## Dose (/ cm 2 ) = A × Ion beam current density ×
Implantation time [where A is a constant] As described above, the dose is proportional to the ion beam current density and the implantation time. If the dose is constant, doubling the ion beam current density will reduce the implantation time by half. become. Therefore, in order to improve the throughput of the apparatus, a method of increasing the ion beam current density and shortening the implantation time is generally used.

【0007】イオンビーム電流密度を大きくするには、
プラズマ中に投入する電力、すなわち図4に示すP型薄
膜トランジスタ形成時に用いるイオンドーピングのボロ
ンガス濃度(横軸)と移動度低下を起こさない上限ドー
ズ量(縦軸)の関係図のように高周波電力を大きくすれ
ばよい。イオンドーピング装置の高周波電力とイオンビ
ーム電流密度の関係に関しては例えば“Ion doping equ
ipment with a largearea ion source for giant-micro
devices" Ion Implantation technology-92p.661〜666
に記載されている。前記参考文献にも記載されている
が、一般にnチャネルの薄膜トランジスタを作製する場
合には濃度5%程度に水素希釈を行ったホスフィン(P
3)ガスをプラズマ分解してイオンビームを生成し薄膜
トランジスタのLDD領域あるいはSD領域(ソースお
よびドレイン領域)に不純物を注入する。
To increase the ion beam current density,
As shown in FIG. 4, high-frequency power is applied as shown in the relationship between the concentration of boron gas (horizontal axis) of ion doping used in forming a P-type thin film transistor and the upper limit dose (vertical axis) that does not cause a decrease in mobility. You just need to increase it. Regarding the relationship between the high frequency power of the ion doping apparatus and the ion beam current density, see, for example, “Ion doping equ
ipment with a largearea ion source for giant-micro
devices "Ion Implantation technology-92p.661-666
It is described in. As described in the above-mentioned reference, generally, when manufacturing an n-channel thin film transistor, phosphine (P) diluted with hydrogen to a concentration of about 5% is used.
H 3 ) gas is plasma-decomposed to generate an ion beam, and impurities are implanted into the LDD region or the SD region (source and drain regions) of the thin film transistor.

【0008】したがって、イオンビームの中には必要と
する不純物(PHxやP2x)の他に水素イオン(Hx)が含
まれており、注入した総ドーズ量に対するドーパント
(不純物)の比率をイオン比率と定義する。イオン比率は
(数2)で表現される。
Therefore, the ion beam contains hydrogen ions (H x ) in addition to the necessary impurities (PH x and P 2 H x ), and the dopant is not included in the total dose.
The ratio of (impurities) is defined as the ion ratio. The ion ratio is expressed by (Equation 2).

【0009】[0009]

【数2】イオン比率R(%)=ドーパント(不純物)ドーズ
量/総ドーズ量×100 注入する総ドーズ量が大きな場合にはスループットを低
減するためにイオンビーム電流密度を大きくする必要が
ある。イオンビーム電流密度を大きくするには投入する
RF電力を大きくするが、プラズマへの投入電力を大き
くした場合、ソースガスであるホスフィン(PH3)と希
釈ガスである水素のRF電力に対する分解効率が異なる
ため各イオンビーム電流密度でイオン比率が異なる懸念
がある。
## EQU2 ## Ion ratio R (%) = Dopant (impurity) dose / total dose × 100 When the total dose to be implanted is large, it is necessary to increase the ion beam current density in order to reduce the throughput. To increase the ion beam current density, the input RF power is increased. However, when the input power to the plasma is increased, the decomposition efficiency of phosphine (PH 3 ) as a source gas and hydrogen as a diluent gas with respect to the RF power is reduced. Due to the difference, there is a concern that the ion ratio varies depending on the ion beam current density.

【0010】図5(b)は参考文献であるIon Implantati
on technology-92中に記載されているもので5%のホス
フィン(PH3)をソースガスに用い、ドーズ量一定下で
Si基板にPイオンを注入(1E16ions/cm2)し、
活性化処理を行った場合のシート抵抗の一例図であり、
これはRF電力依存性に関して示したものである。シー
ト抵抗(縦軸)はRF電力(横軸)を変化、すなわちビ
ーム電流密度を変化させてもほとんど一定であり、全ビ
ーム電流に占めるPイオンの比率はRF電力によらずほ
ぼ一定であると考えられる。
FIG. 5B is a reference document, Ion Implantati.
On technology-92, 5% phosphine (PH 3 ) is used as a source gas, and P ions are implanted into a Si substrate at a constant dose (1E16 ions / cm 2 ).
It is an example diagram of a sheet resistance when the activation process is performed,
This is shown in terms of RF power dependence. The sheet resistance (vertical axis) is almost constant even when the RF power (horizontal axis) is changed, that is, the beam current density is changed, and the ratio of P ions to the total beam current is almost constant regardless of the RF power. Conceivable.

【0011】一方pチャネルの薄膜トランジスタを作製
する場合には5〜20%程度に水素希釈を行ったジボラ
ン(B26)ガスをプラズマ分解してイオンビームを生成
する。しかしながら、水素希釈ジボラン(B26)ガスを
ソースに用いた場合のイオンビーム電流密度、すなわち
RF電力に対するイオン比率に関してはほとんど報告さ
れていない。
On the other hand, in the case of manufacturing a p-channel thin film transistor, diborane (B 2 H 6 ) gas diluted with hydrogen to about 5 to 20% is plasma-decomposed to generate an ion beam. However, there is almost no report on the ion beam current density when hydrogen-diluted diborane (B 2 H 6 ) gas is used as the source, that is, the ratio of ions to RF power.

【0012】図6は従来の薄膜トランジスタの製造方法
の一例を示す各工程断面図であり、この図を基に説明す
る。まず、図6(a)に示す透光性(ガラス)基板11上
にバッファー層12となる酸化シリコン膜を4000Å
形成し、さらにその上に、プラズマCVD法にて非単結
晶シリコン(a−Si)膜13を500Å堆積する。つい
でa−Si膜13中の水素を低減するため1Torrの減圧
窒素雰囲気下で450℃、90分の熱処理を行った後、
エキシマレーザーアニールにてa−Si膜を多結晶化し
poly−Si膜13を形成する。エキシマレーザーは
波長308nmのXeClエキシマレーザーを用い、照
射は真空中で行う。poly−Si膜を薄膜トランジス
タ(TFT)の形状に加工し、ゲート絶縁膜14となる
酸化シリコン膜を1000Å形成する。ゲート絶縁膜形
成後、Mo−W(1000A)上にAlZr(1000A)
を積層したゲート電極15を形成する。
FIG. 6 is a sectional view showing each step of an example of a conventional method of manufacturing a thin film transistor. First, a silicon oxide film serving as a buffer layer 12 is formed on a transparent (glass) substrate 11 shown in FIG.
Then, a non-single-crystal silicon (a-Si) film 13 is deposited thereon by plasma CVD at a thickness of 500 °. Next, in order to reduce hydrogen in the a-Si film 13, a heat treatment is performed at 450 ° C. for 90 minutes under a reduced pressure nitrogen atmosphere of 1 Torr.
The a-Si film is polycrystallized by excimer laser annealing to form a poly-Si film 13. As the excimer laser, a XeCl excimer laser having a wavelength of 308 nm is used, and irradiation is performed in a vacuum. The poly-Si film is processed into the shape of a thin film transistor (TFT), and a silicon oxide film serving as the gate insulating film 14 is formed at 1000 Å. After forming the gate insulating film, AlZr (1000A) is formed on Mo-W (1000A).
Are formed to form the gate electrode 15.

【0013】図6(a)に示したように、ゲート電極材料
を形成後pチャネル薄膜トランジスタ上のみゲート電極
15を形成し、nチャネル薄膜トランジスタ上はゲート
電極材料にて被覆しておく。その後15%に水素希釈し
たジボラン(B26)ガスをソースガスに用いたイオンド
ーピング方法にてホウ素イオンを注入し、pチャネル薄
膜トランジスタのSD領域を形成する。
As shown in FIG. 6A, after forming the gate electrode material, the gate electrode 15 is formed only on the p-channel thin film transistor, and the n-channel thin film transistor is covered with the gate electrode material. Thereafter, boron ions are implanted by an ion doping method using diborane (B 2 H 6 ) gas diluted with hydrogen to 15% as a source gas to form an SD region of a p-channel thin film transistor.

【0014】このときのホウ素イオン注入条件は加速電
圧60kV,電流密度13.9μA/cm2、有効ビーム計
は700mmΦ、高周波電力500W、ガス圧40mP
aで総ドーズ量3E15/cm2で注入した。イオンビー
ムの有効面積3848(cm2)とビーム電流密度13.9
(μA/cm2)の積である総ビーム電流(μA)は5349
3μAである。
At this time, the boron ion implantation conditions are an acceleration voltage of 60 kV, a current density of 13.9 μA / cm 2 , an effective beam meter of 700 mmΦ, a high frequency power of 500 W, and a gas pressure of 40 mP.
The injection was performed at a total dose of 3E15 / cm 2 in FIG. Effective ion beam area of 3848 (cm 2 ) and beam current density of 13.9
(μA / cm 2 ), the total beam current (μA) is 5349
3 μA.

【0015】ホウ素イオン注入後、図6(b)に示したよ
うにnチャネル薄膜トランジスタ上にゲート電極15を
形成しnチャネル薄膜トランジスタのLDD領域形成用
の燐イオンドーピングを行う。燐は5%に水素希釈した
ホスフィン(PH3)ガスを分解・イオン化したものを質
量分離することなく加速電圧70kV,総ドーズ量1E
13/cm2にて注入した。ここで、13aが真性多結晶
シリコン(チャネル領域)、13bが低濃度不純物注入
領域(LDD領域)となる。
After the boron ion implantation, as shown in FIG. 6B, a gate electrode 15 is formed on the n-channel thin film transistor, and phosphorus ion doping for forming an LDD region of the n-channel thin film transistor is performed. Phosphorus is obtained by decomposing and ionizing phosphine (PH 3 ) gas diluted with hydrogen to 5% without accelerating voltage of 70 kV and total dose of 1E without mass separation.
Injected at 13 / cm 2 . Here, 13a is intrinsic polycrystalline silicon (channel region), and 13b is a low concentration impurity implanted region (LDD region).

【0016】次に図6(c)に示したようにnチャネルL
DD領域13b及びpチャネル薄膜トランジスタ全体を
フォトレジストマスク30にて被覆した後、5%に水素
希釈したホスフィン(PH3)ガスをソースガスに用いた
イオンドーピング方法にて燐イオンを注入しnチャネル
薄膜トランジスタの高濃度不純物注入領域(SD領域)
13cを形成する。このときの燐イオン注入条件は加速
電圧70kV,電流密度10.0μA/cm2、有効ビーム
計は700mmΦ、高周波電力250W、ガス圧40m
Paで総ドーズ量1E15/cm2で注入する。
Next, as shown in FIG.
After covering the DD region 13b and the entire p-channel thin film transistor with a photoresist mask 30, phosphorus ions are implanted by an ion doping method using a phosphine (PH 3 ) gas diluted with hydrogen to 5% as a source gas to form an n-channel thin film transistor. High-concentration impurity implanted region (SD region)
13c is formed. The phosphorus ion implantation conditions at this time were an acceleration voltage of 70 kV, a current density of 10.0 μA / cm 2 , an effective beam meter of 700 mmΦ, a high frequency power of 250 W, and a gas pressure of 40 m.
The injection is performed with Pa at a total dose of 1E15 / cm 2 .

【0017】図6(d)に示すように燐イオン注入後、レ
ジストマスク30を除去し注入した不純物の活性化処理
を行う。活性化処理は窒素雰囲気中で600℃、1時間
実施する。活性化処理後、酸化シリコンからなる層間絶
縁膜18を形成し、コンタクトホール19を開口し、S
D領域(ソース及びドレイン電極)20,21を形成す
る。最後に、窒化シリコンからなる保護絶縁膜23を形
成し、水素雰囲気にて350℃、1時間の熱処理を行い
薄膜トランジスタの結晶欠陥を水素化処理する。
As shown in FIG. 6D, after the phosphorus ions are implanted, the resist mask 30 is removed and the implanted impurities are activated. The activation treatment is performed in a nitrogen atmosphere at 600 ° C. for one hour. After the activation process, an interlayer insulating film 18 made of silicon oxide is formed, a contact hole 19 is opened, and S
D regions (source and drain electrodes) 20 and 21 are formed. Finally, a protective insulating film 23 made of silicon nitride is formed, and heat treatment is performed at 350 ° C. for one hour in a hydrogen atmosphere to hydrogenate crystal defects of the thin film transistor.

【0018】[0018]

【発明が解決しようとする課題】しかしながら、大面積
基板に対応可能なイオンドーピング方法にて不純物を注
入する場合には、質量分離機構を持たないため必要とす
る不純物イオンの他に多量の水素イオンが同時に注入さ
れる。水素イオンの中で特に注入する不純物と結合して
いない状態(H1,H2,H3イオン)で注入される水素は質
量数が小さなため、必要とする不純物に比較して平均飛
翔距離が大きく、薄膜トランジスタの自己整合を目的と
した注入マスクとして用いるゲート電極では水素イオン
に対する阻止能力が小さく、薄膜トランジスタのチャネ
ル領域に水素イオンが注入され結晶欠陥を形成する。こ
の水素イオンの注入によりチャネル領域に形成された結
晶欠陥はp型薄膜トランジスタの特性、特に移動度を低
下させ、n型薄膜トランジスタとの特性のバランスを悪
化させるといった課題がある。本発明は、このような問
題を解決することを目的とする。
However, when an impurity is implanted by an ion doping method capable of coping with a large-area substrate, a large amount of hydrogen ions besides the necessary impurity ions because they do not have a mass separation mechanism. Are simultaneously injected. Hydrogen implanted in a state where it is not bonded to impurities to be implanted (H1, H2, H3 ions) among hydrogen ions has a small mass number, so the average flight distance is larger than required impurities, and the thin film transistor The gate electrode used as an implantation mask for the purpose of self-alignment has a small ability to block hydrogen ions, and hydrogen ions are implanted into the channel region of the thin film transistor to form crystal defects. Crystal defects formed in the channel region by the implantation of the hydrogen ions have a problem that the characteristics of the p-type thin film transistor, particularly the mobility, are reduced, and the balance of the characteristics with the n-type thin film transistor is deteriorated. An object of the present invention is to solve such a problem.

【0019】[0019]

【課題を解決するための手段】本発明のイオンドーピン
グ方法は、水素希釈したジボラン(B26)ガスを高周波
放電にてプラズマ分解しイオンを生成し、前記イオンを
質量分離することなく加速して基板に注入するイオンド
ーピング方法において、イオンビームの有効面積A(c
m2)とビーム電流密度B(μA/cm2)との積である総ビー
ム電流(μA)が2000以上25000以下であること
を特徴とする。
According to the ion doping method of the present invention, diborane (B 2 H 6 ) gas diluted with hydrogen is plasma-decomposed by high-frequency discharge to generate ions, and the ions are accelerated without mass separation. In the ion doping method in which the ion beam is implanted into the substrate, the effective area A (c
m 2 ) and the beam current density B (μA / cm 2 ), which is a total beam current (μA) of 2,000 to 25,000.

【0020】また、本発明の薄膜トランジスタの製造方
法は透光性基板上に多結晶シリコン薄膜を活性層に用い
たp型トップゲート構造薄膜トランジスタの製造方法に
おいて、前記p型薄膜トランジスタのソース及びドレイ
ン領域に対しホウ素と水素とをイオン化し質量分離する
ことなく同時に注入する工程を有し、不純物注入時のイ
オンビームの有効面積A(cm2)とビーム電流密度B(μA
/cm2)との積である総ビーム電流(μA)が2000以上
25000以下であることを特徴とする。
Further, according to the present invention, there is provided a method of manufacturing a p-type top gate thin film transistor using a polycrystalline silicon thin film as an active layer on a light-transmitting substrate. On the other hand, there is a step of ionizing boron and hydrogen at the same time without mass separation, and has an effective area A (cm 2 ) of ion beam and a beam current density B (μA
/ Cm 2 ) and a total beam current (μA) of 2,000 to 25,000.

【0021】また、透光性基板上に多結晶シリコン薄膜
を活性層に用いたp型トップゲート構造薄膜トランジス
タの製造方法において、前記p型薄膜トランジスタのソ
ース及びドレイン領域に対しホウ素と水素とをイオン化
し質量分離することなく同時に注入する工程を有し、不
純物注入時のイオンビームの有効面積A(cm2)とビーム
電流密度B(μA/cm2)との積である総ビーム電流(μ
A)が2000以上25000以下であり、かつホウ素
と水素との総ドーズ量が2E15/cm2以下であること
を特徴とする。
In a method of manufacturing a p-type top gate thin film transistor using a polycrystalline silicon thin film as an active layer on a light-transmitting substrate, boron and hydrogen are ionized into the source and drain regions of the p-type thin film transistor. A step of simultaneously implanting without mass separation, wherein a total beam current (μ) is a product of an effective area A (cm 2 ) of the ion beam at the time of impurity implantation and a beam current density B (μA / cm 2 ).
A) is not less than 2,000 and not more than 25,000, and the total dose of boron and hydrogen is not more than 2E15 / cm 2 .

【0022】また、水素希釈した濃度C(%)のジボラン
ガスを用い、前記p型薄膜トランジスタのソース及びド
レイン領域に対しホウ素と水素とをイオン化し質量分離
することなく同時に注入する工程を有し、かつホウ素と
水素との総ドーズ量が2E15×C/15(/cm2)以下
であることを特徴とする。
A step of using a hydrogen-diluted diborane gas having a concentration of C (%) to simultaneously ionize boron and hydrogen into the source and drain regions of the p-type thin film transistor without mass separation. The total dose of boron and hydrogen is not more than 2E15 × C / 15 (/ cm 2 ).

【0023】[0023]

【発明の実施の形態】以下、本発明の各実施の形態につ
いて図面を参照して説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0024】(実施の形態1)前出の図5(a)は本発明
の実施の形態に用いたイオンドーピング装置の構造断面
図を示す。設備の構成は従来技術の項で説明したとおり
である。本実施の形態1ではイオンビームの有効面積と
して平均電流密度の3σ<10%である領域で規定して
おり、本実施の形態1では700mmΦである。
(Embodiment 1) FIG. 5A shows a structural sectional view of an ion doping apparatus used in an embodiment of the present invention. The configuration of the equipment is as described in the section of the related art. In the first embodiment, the effective area of the ion beam is defined by a region where 3σ <10% of the average current density, and is 700 mmΦ in the first embodiment.

【0025】図1は15%に水素希釈したジボラン(B2
6)ガスを高周波分解してSi基板にホウ素を注入した
後、活性化させたときのシート抵抗値の総ビーム量依存
性(図1のa)を示した図である。イオンドーピング装
置としては図5(a)記載の装置を用い水素を含んだ総ド
ーズ量を1E15/cm2に固定し、平均ビーム電流密度
(高周波電力)を変化させている。縦軸はシート抵抗
(Ω)であり、横軸はイオンビームの有効面積A(cm2)
とビーム電流密度B(μA/cm2)との積である総ビーム
電流(μA)である。加速電圧は60kVにて注入してい
る。注入後の活性化処理は600℃,1時間窒素雰囲気
中で行った。
FIG. 1 shows diborane (B 2) diluted with hydrogen to 15%.
FIG. 2 is a diagram showing the total beam amount dependency (a in FIG. 1) of the sheet resistance when activated after H 6 ) gas is decomposed by high frequency to implant boron into a Si substrate. As the ion doping apparatus, the apparatus shown in FIG. 5A was used, and the total dose including hydrogen was fixed at 1E15 / cm 2 , and the average beam current density was adjusted.
(High-frequency power). The vertical axis is the sheet resistance (Ω), and the horizontal axis is the effective area A (cm 2 ) of the ion beam.
And the beam current density B (μA / cm 2 ). The acceleration voltage is injected at 60 kV. The activation treatment after the injection was performed at 600 ° C. for 1 hour in a nitrogen atmosphere.

【0026】ビーム電流密度はプラズマに投入する高周
波電力により設定している。ビーム電流密度を増やすに
伴いシート抵抗値は増大しており、ビーム電流密度を増
大させる。すなわち高周波電力を増大させることにより
イオンビーム中のボロンの含有率であるボロンイオン比
率(図1のb)が減少しており、同じシート抵抗を得る
にはドーズ量を増やす必要がありスループットが減少す
ることを示している。薄膜トランジスタのソースおよび
ドレイン領域のシート抵抗は10kΩ以下であれば抵抗
成分によるON特性劣化は問題とならないため、総ビー
ム電流25000(μA)以下であれば所望のシート抵抗
値が得られた。一方、総ビーム電流の下限はスループッ
トの観点から2000(μA)以上が望ましい。
The beam current density is set by the high frequency power applied to the plasma. As the beam current density increases, the sheet resistance increases, and the beam current density increases. That is, by increasing the high-frequency power, the boron ion ratio (b in FIG. 1), which is the content of boron in the ion beam, is reduced. In order to obtain the same sheet resistance, the dose needs to be increased, and the throughput is reduced. It indicates that you want to. If the sheet resistance of the source and drain regions of the thin film transistor is 10 kΩ or less, the deterioration of the ON characteristics due to the resistance component is not a problem, and if the total beam current is 25000 (μA) or less, a desired sheet resistance value is obtained. On the other hand, the lower limit of the total beam current is desirably 2000 (μA) or more from the viewpoint of throughput.

【0027】図1には総ドーズ量1E15/cm2注入時
のボロン濃度をSIMS(SecondaryIon Mass Spectrosc
opy)分析にて測定した結果を同時に示してある。総ビー
ム電流11545μA(本実施の形態)と53493μA
(従来例)とを比較した場合、ボロンドーズ量がそれぞれ
7.7E14/cm2と2.1E14/cm2であり、総ドーズ
量(1E15/cm2)に対するボロンイオン比率が77%
と21%であった。前記のように請求項1記載のイオン
ドーピング方法を用いることにより、イオンビーム中の
必要とする不純物濃度(この場合はボロン)を50%以上
とすることが可能となった。これにより実際のイオンビ
ーム電流密度を低減しながら必要とする不純物濃度を注
入するための注入時間を短縮することが可能となった。
また、注入時の平均電流密度を低減することにより、必
要な不純物濃度を維持しつつ注入時の基板温度の上昇を
抑えることが可能となり、フォトレジスト等の耐熱性の
低い材料をドーピング工程のマスクに使うことが可能に
なった。
FIG. 1 shows that the boron concentration at the time of implantation of a total dose of 1E15 / cm 2 was measured by SIMS (Secondary Ion Mass Spectrosc
Opy) The results measured by the analysis are also shown. Total beam current 11545 μA (this embodiment) and 53493 μA
When compared with (conventional example), the boron dose amounts were 7.7E14 / cm 2 and 2.1E14 / cm 2 , respectively, and the boron ion ratio to the total dose amount (1E15 / cm 2 ) was 77%.
And 21%. As described above, by using the ion doping method according to claim 1, the required impurity concentration (boron in this case) in the ion beam can be made 50% or more. This makes it possible to shorten the implantation time for implanting the required impurity concentration while reducing the actual ion beam current density.
Also, by reducing the average current density at the time of implantation, it is possible to suppress a rise in the substrate temperature at the time of implantation while maintaining the necessary impurity concentration, and use a mask having a low heat resistance such as a photoresist in the doping process. It became possible to use it.

【0028】(実施の形態2)図2は本発明の実施の形態
2における薄膜トランジスタの製造工程断面図である。
(Embodiment 2) FIG. 2 is a sectional view showing a manufacturing process of a thin film transistor according to Embodiment 2 of the present invention.

【0029】まず図2(a)に示すように透光性(ガラ
ス)基板11にプラズマCVD法にてバッファー層12
となる酸化シリコン膜を4000Å形成する。その後、
前記酸化シリコン薄膜を形成した透光性基板11を大気
中に取り出すことなく非単結晶シリコン(a−Si)膜1
3を500Å堆積する。ついでa−Si膜中の水素を低
減するため1Torrの減圧窒素雰囲気下で450℃、90
分の熱処理を行った後、エキシマレーザーアニールにて
a−Si膜を多結晶化しpoly−Si膜を形成する。
エキシマレーザーは波長308nmのXeclエキシマ
レーザーを用い、照射は真空中で行った。エネルギー密
度は350mJ/cm2、平均照射数は16shotである。p
oly−Si膜を形成した後、薄膜トランジスタの形状
に加工し、ゲート絶縁膜14となる酸化シリコン膜を9
0Å形成する。酸化シリコン膜はプラズマCVDにて形
成した。ゲート絶縁膜形成後、Mo−W(1000A)上
にAlZr(1000A)を積層したゲート電極15を形
成する。
First, as shown in FIG. 2A, a buffer layer 12 is formed on a light transmitting (glass) substrate 11 by a plasma CVD method.
Is formed to a thickness of 4000.degree. afterwards,
The non-single-crystal silicon (a-Si) film 1 can be obtained without taking out the light-transmitting substrate 11 on which the silicon oxide thin film is formed into the atmosphere.
3 is deposited at 500 °. Then, at 450 ° C. and 90 ° C. under a reduced pressure nitrogen atmosphere of 1 Torr in order to reduce hydrogen in the a-Si film.
After performing the heat treatment for a minute, the a-Si film is polycrystallized by excimer laser annealing to form a poly-Si film.
As the excimer laser, a Xecl excimer laser having a wavelength of 308 nm was used, and irradiation was performed in a vacuum. The energy density was 350 mJ / cm 2 and the average number of irradiation was 16 shots. p
After forming the poly-Si film, it is processed into the shape of a thin film transistor, and a silicon oxide film to be
0 ° is formed. The silicon oxide film was formed by plasma CVD. After forming the gate insulating film, a gate electrode 15 in which AlZr (1000 A) is laminated on Mo-W (1000 A) is formed.

【0030】図2(a)に示したように、ゲート電極材料
を形成後、pチャネル薄膜トランジスタ上のみゲート電
極15を形成し、nチャネル薄膜トランジスタ上はゲー
ト電極材料にて被覆しておく。ゲート電極上のフォトレ
ジストを除去した後、15%に水素希釈したジボラン
(B26)ガスをソースガスに用いたイオンドーピング方
法にてホウ素イオンを注入しpチャネル薄膜トランジス
タのSD領域を形成する。
As shown in FIG. 2A, after forming the gate electrode material, the gate electrode 15 is formed only on the p-channel thin film transistor, and the n-channel thin film transistor is covered with the gate electrode material. After removing the photoresist on the gate electrode, diborane diluted with hydrogen to 15%
Boron ions are implanted by an ion doping method using (B 2 H 6 ) gas as a source gas to form an SD region of a p-channel thin film transistor.

【0031】このときのホウ素イオン注入条件は加速電
圧60kV,電流密度3.0μA/cm2、有効ビーム計は
700mmΦ、高周波電力60W、ガス圧40mPaで
総ドーズ量8E14/cm2で注入した。ホウ素イオン注
入時のイオンビームの有効面積3848(cm2)とビーム
電流密度3.0(μA/cm2)との積である総ビーム電流
(μA)は11545μAである。
The boron ion implantation conditions at this time were an acceleration voltage of 60 kV, a current density of 3.0 μA / cm 2 , an effective beam meter of 700 mmΦ, a high frequency power of 60 W, a gas pressure of 40 mPa and a total dose of 8E14 / cm 2 . Total beam current, which is the product of the effective area 3848 (cm 2 ) of the ion beam at the time of boron ion implantation and the beam current density 3.0 (μA / cm 2 )
(μA) is 11545 μA.

【0032】ホウ素イオン注入後、図2(b)に示すよう
にnチャネル薄膜トランジスタ上にゲート電極15を形
成しゲート電極上のフォトレジストを除去した後、nチ
ャネル薄膜トランジスタのLDD領域形成用の燐イオン
ドーピングを行う。燐は5%に水素希釈したホスフィン
(PH3)ガスを分解・イオン化したものを質量分離する
ことなく加速電圧70kV,総ドーズ量1E13/cm2
にて注入した。ここで、13aが真性多結晶シリコン
(チャンネル領域)、13bが低濃度不純物注入領域
(LDD領域)となる。
After the boron ion implantation, as shown in FIG. 2B, a gate electrode 15 is formed on the n-channel thin film transistor, the photoresist on the gate electrode is removed, and a phosphorus ion for forming an LDD region of the n-channel thin film transistor is formed. Perform doping. Phosphorus is phosphine diluted with hydrogen to 5%
Acceleration voltage 70 kV, total dose 1E13 / cm 2 without mass separation of the decomposed and ionized (PH 3 ) gas
Was injected. Here, 13a is an intrinsic polycrystalline silicon (channel region), and 13b is a low concentration impurity implanted region (LDD region).

【0033】次に図2(c)に示すnチャネルSD領域1
3c上のゲート絶縁膜14をエッチングし除去し、nチ
ャネルLDD領域13b及びpチャネル薄膜トランジス
タ全体をフォトレジストマスク30にて被覆した後、5
%に水素希釈したホスフィン(PH3)ガスをソースガス
に用いたイオンドーピング方法にて燐イオンを注入しn
チャネル薄膜トランジスタの高濃度不純物注入領域(S
D領域)13cを形成する。このときのホウ素イオン注
入条件は加速電圧12kV,電流密度1.5μA/cm2
有効ビーム計は700mmΦ、高周波電力50W、ガス
圧40mPaで総ドーズ量5E14/cm2で注入した。
Next, the n-channel SD area 1 shown in FIG.
After the gate insulating film 14 on 3c is removed by etching and the entire n-channel LDD region 13b and p-channel thin film transistor are covered with a photoresist mask 30,
Phosphorous ion is implanted by an ion doping method using a phosphine (PH 3 ) gas diluted to
High-concentration impurity implantation region (S
D region) 13c is formed. The boron ion implantation conditions at this time were as follows: an acceleration voltage of 12 kV, a current density of 1.5 μA / cm 2 ,
The effective beam meter was injected at a total dose of 5E14 / cm 2 at 700 mmΦ, high frequency power of 50 W, gas pressure of 40 mPa.

【0034】図2(d)に示すように燐イオンドーピング
後、酸化シリコンからなる層間絶縁膜18を形成し、コ
ンタクトホール19を開口し、ソース及びドレイン電極
20,21(SD配線)を形成する。その後、窒化シリ
コンからなる保護絶縁膜23を形成し、水素雰囲気にて
350℃、1時間の熱処理を行い薄膜トランジスタの結
晶欠陥を水素化処理する。水素化処理の後、窒化シリコ
ンにコンタクトホールを開口し、平坦化膜を形成する。
最後にITOからなる表示電極を形成し、液晶表示装置
用の薄膜トランジスタアレイが完成する。
As shown in FIG. 2D, after phosphorus ion doping, an interlayer insulating film 18 made of silicon oxide is formed, a contact hole 19 is opened, and source and drain electrodes 20 and 21 (SD wiring) are formed. . Thereafter, a protective insulating film 23 made of silicon nitride is formed, and heat treatment is performed at 350 ° C. for one hour in a hydrogen atmosphere to hydrogenate crystal defects of the thin film transistor. After the hydrogenation treatment, a contact hole is opened in the silicon nitride, and a flattening film is formed.
Finally, a display electrode made of ITO is formed, and a thin film transistor array for a liquid crystal display device is completed.

【0035】図3は実施の形態2にて作製したpチャネ
ル薄膜トランジスタの移動度の総ドーズ量依存性を示す
図である。pチャネル薄膜トランジスタのソースおよび
ドレインへのホウ素イオンドーピング時のイオンビーム
の有効面積(cm2)とビーム電流密度(μA/cm2)との積で
ある総ビーム電流(μA)は従来例に示した53493μ
Aと本実施の形態2に記載の11545μAとの比較を
行っている。ホウ素の注入量を増大させるとソース・ド
レイン領域のシート抵抗は減少するにも関わらず、薄膜
トランジスタの移動度は減少する。これはイオンドーピ
ング時に同時に注入される水素がゲート電極を通り抜け
ゲート電極下の多結晶シリコンに注入され結晶欠陥を形
成するためである。
FIG. 3 is a view showing the total dose dependency of the mobility of the p-channel thin film transistor manufactured in the second embodiment. The total beam current (μA), which is the product of the effective area (cm 2 ) of the ion beam and the beam current density (μA / cm 2 ) during the boron ion doping of the source and the drain of the p-channel thin film transistor, is shown in the conventional example. 53493μ
A is compared with 11545 μA described in the second embodiment. When the boron implantation amount is increased, the mobility of the thin film transistor is reduced, although the sheet resistance of the source / drain region is reduced. This is because hydrogen implanted at the same time as ion doping passes through the gate electrode and is implanted into polycrystalline silicon below the gate electrode to form crystal defects.

【0036】したがって移動度の減少を抑えつつ、ソー
ス・ドレイン領域の抵抗を減少させるにはドーピング時
のホウ素のイオン比率を大きくすることが重要である。
ちなみに従来例で示したイオンビームの有効面積(cm2)
とビーム電流密度(μA/cm2)との積である総ビーム電
流(μA)は53493μAでの注入(ボロンイオン比率
22%)では総ドーズ量が9E14/cm2以上で移動度の
減少が顕著であり薄膜トランジスタの移動度とソース・
ドレイン領域のシート抵抗低減の両立が困難であるのに
対して、本発明の請求項2記載の製造方法を用いた実施
の形態2(イオン比率77%)では移動度の減少傾向が
観察される領域が請求項3記載の総ドーズ2E15/cm
2と3倍近く高ドーズ側まで拡大しており、薄膜トラン
ジスタの製造マージンを2倍以上に拡大することが可能
となった。また、移動度自体も25〜30%向上した。
Therefore, it is important to increase the boron ion ratio at the time of doping in order to reduce the resistance of the source / drain region while suppressing the decrease in the mobility.
By the way, the effective area of the ion beam shown in the conventional example (cm 2 )
Of the beam current density (μA / cm 2 ) and the total beam current (μA) of 53493 μA (boron ion ratio 22%) shows a significant decrease in mobility when the total dose is 9E14 / cm 2 or more. And the mobility of the thin film transistor and the source
While it is difficult to reduce the sheet resistance of the drain region at the same time, in the second embodiment (ion ratio 77%) using the manufacturing method according to the second aspect of the present invention, a tendency to decrease the mobility is observed. 4. The total dose of 2E15 / cm according to claim 3, wherein the area is
It has been expanded to a high dose side almost two to three times, and the manufacturing margin of the thin film transistor can be more than doubled. In addition, the mobility itself was improved by 25 to 30%.

【0037】図4は本発明の請求項1記載のイオンドー
ピング法を用いて作製したp型薄膜トランジスタの移動
度の低下が観測され始めるドーズ量の上限を、イオンド
ーピング時に使用するガス濃度に対して示した図であ
る。図3に示したようにジボラン濃度15%のガスを用
いた場合、2E15/cm2以上の注入量で移動度の低下
が観察されるが、ジボラン濃度を増大するにつれ移動度
低下が見られるドーズ量が増大する。その傾きは図4中
また請求項4に記載したように(2E15×ガス濃度
(%)/15)で現され、ドーズ量がそれ以下である場合
にはイオンドーピングに同時に注入される水素ダメージ
による移動度減少を防止することが可能となった。
FIG. 4 shows the upper limit of the dose at which the decrease in the mobility of the p-type thin film transistor manufactured by using the ion doping method according to the first aspect of the present invention is observed, with respect to the gas concentration used in the ion doping. FIG. As shown in FIG. 3, when a gas having a diborane concentration of 15% is used, a decrease in mobility is observed at an injection amount of 2E15 / cm 2 or more, but a decrease in mobility is observed as the diborane concentration increases. The amount increases. As shown in FIG. 4 and claim 4, the inclination is (2E15 × gas concentration)
(%) / 15), and when the dose is less than that, it is possible to prevent a decrease in mobility due to hydrogen damage implanted simultaneously with ion doping.

【0038】[0038]

【発明の効果】以上説明したように本発明はp型薄膜ト
ランジスタのSD領域形成時のイオンドーピング方法に
おいて、イオンビームの有効面積(cm2)とビーム電流密
度(μA/cm2)との積である総ビーム電流(μA)が20
00以上25000以下条件で、かつ使用するガス濃度
をCとした場合に水素を含む総ドーズ量を(2E15×
ガス濃度(%)/15)以下にすることによりp型薄膜ト
ランジスタにおいて安定して高移動度を得ることが可能
となった。これにより本発明の製造方法を用いて作製し
た薄膜トランジスタを集積化した液晶表示装置用アクテ
ィブマトリックスアレイの製造歩留まりが大きく向上し
た。
As described above, the present invention relates to an ion doping method for forming an SD region of a p-type thin film transistor by using a product of an effective area (cm 2 ) of an ion beam and a beam current density (μA / cm 2 ). If the total beam current (μA) is 20
When the gas concentration to be used is C in the condition of not less than 00 and not more than 25000 and the total dose including hydrogen is (2E15 ×
By making the gas concentration (%) / 15) or less, a high mobility can be stably obtained in the p-type thin film transistor. As a result, the manufacturing yield of an active matrix array for a liquid crystal display device in which thin film transistors manufactured by using the manufacturing method of the present invention are integrated is greatly improved.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態1におけるイオンドーピン
グ法を用いたp型Siシート抵抗の総ビーム電流依存性
を示した図
FIG. 1 is a diagram showing a total beam current dependency of a p-type Si sheet resistance using an ion doping method according to a first embodiment of the present invention.

【図2】本発明の実施の形態2における薄膜トランジス
タの製造方法の工程断面図
FIG. 2 is a process sectional view of a method for manufacturing a thin film transistor according to Embodiment 2 of the present invention.

【図3】本発明の実施の形態3におけるpチャネル薄膜
トランジスタの移動度の総ドーズ量依存性を示した図
FIG. 3 is a graph showing the total dose dependency of the mobility of a p-channel thin film transistor in Embodiment 3 of the present invention.

【図4】p型薄膜トランジスタ形成時に用いるイオンド
ーピングのボロンガス濃度と移動度低下を起こさない上
限ドーズ量の関係を示した図
FIG. 4 is a diagram showing a relationship between a boron gas concentration of ion doping used in forming a p-type thin film transistor and an upper limit dose which does not cause a decrease in mobility.

【図5】イオンドーピング装置の構造断面図(a)およ
びイオンドーピング法にて形成したn型Siシート抵抗の
一例図(b)
FIG. 5 is a structural cross-sectional view of an ion doping apparatus (a) and an example of an n-type Si sheet resistance formed by an ion doping method (b).

【図6】従来の薄膜トランジスタの製造方法の一例を示
す各工程断面図
FIG. 6 is a sectional view showing each step of an example of a conventional method for manufacturing a thin film transistor.

【符号の説明】[Explanation of symbols]

11 透光性基板 12 バッファー層(酸化シリコン) 13 非単結晶シリコン膜 13a 真性多結晶シリコン(チャネル領域) 13b 低濃度不純物注入領域(LDD領域) 13c 高濃度不純物注入領域(SD領域) 14 ゲート絶縁膜(酸化シリコン) 15 ゲート電極 18 層間絶縁膜(酸化シリコン) 19 コンタクトホール 20,21 SD配線(Al/Ti) 23 保護絶縁膜(SiNX) 30 フォトレジストマスクReference Signs List 11 Translucent substrate 12 Buffer layer (silicon oxide) 13 Non-single-crystal silicon film 13a Intrinsic polycrystalline silicon (channel region) 13b Low-concentration impurity implantation region (LDD region) 13c High-concentration impurity implantation region (SD region) 14 Gate insulation Film (silicon oxide) 15 Gate electrode 18 Interlayer insulating film (silicon oxide) 19 Contact hole 20, 21 SD wiring (Al / Ti) 23 Protective insulating film (SiN x ) 30 Photoresist mask

フロントページの続き Fターム(参考) 5F110 AA01 AA18 AA19 BB01 BB04 BB10 CC02 DD02 DD13 EE06 EE14 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ02 HJ04 HJ12 HJ18 HJ23 HM15 NN03 NN23 NN24 PP03 PP35 QQ09 QQ11 QQ19 QQ24 Continued on the front page F-term (reference) 5F110 AA01 AA18 AA19 BB01 BB04 BB10 CC02 DD02 DD13 EE06 EE14 FF02 FF30 GG02 GG13 GG25 GG45 HJ01 HJ02 HJ04 HJ12 HJ18 HJ23 HM15 NN03 NN23 NN09 QQQ19

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 水素希釈したジボラン(B26)ガスを高
周波放電にてプラズマ分解しイオンを生成し、前記イオ
ンを質量分離することなく加速して基板に注入するイオ
ンドーピング方法において、前記イオンビームの有効面
積A(cm2)とビーム電流密度B(μA/cm2)との積である
総ビーム電流(μA)が2000以上25000以下であ
ることを特徴とするイオンドーピング方法。
1. An ion doping method in which hydrogen-diluted diborane (B 2 H 6 ) gas is plasma-decomposed by high-frequency discharge to generate ions, and the ions are accelerated without mass separation and implanted into a substrate. An ion doping method, wherein a total beam current (μA), which is a product of an effective area A (cm 2 ) of the ion beam and a beam current density B (μA / cm 2 ), is 2,000 to 25,000.
【請求項2】 透光性基板上に多結晶シリコン薄膜を活
性層に用いたp型トップゲート構造薄膜トランジスタの
製造方法において、前記p型薄膜トランジスタのソース
及びドレイン領域に対しホウ素と水素とをイオン化し質
量分離することなく同時に注入する工程を有し、不純物
注入時のイオンビームの有効面積A(cm2)とビーム電流
密度B(μA/cm2)との積である総ビーム電流(μA)が
2000以上25000以下の条件範囲内であることを
特徴とする薄膜トランジスタの製造方法。
2. A method of manufacturing a p-type top gate thin film transistor using a polycrystalline silicon thin film as an active layer on a light-transmitting substrate, wherein boron and hydrogen are ionized into source and drain regions of the p-type thin film transistor. A step of simultaneously implanting without mass separation, wherein a total beam current (μA) which is a product of an effective area A (cm 2 ) of the ion beam at the time of impurity implantation and a beam current density B (μA / cm 2 ) is obtained. A method for manufacturing a thin film transistor, wherein the condition is in the range of 2,000 to 25,000.
【請求項3】 透光性基板上に多結晶シリコン薄膜を活
性層に用いたp型トップゲート構造薄膜トランジスタの
製造方法において、前記p型薄膜トランジスタのソース
及びドレイン領域に対しホウ素と水素とをイオン化し質
量分離することなく同時に注入する工程を有し、前記不
純物注入時のイオンビームの有効面積A(cm2)とビーム
電流密度B(μA/cm2)との積である総ビーム電流(μ
A)が2000以上25000以下であり、かつホウ素
と水素との総ドーズ量が2E15/cm2以下であること
を特徴とする請求項2記載の薄膜トランジスタの製造方
法。
3. A method for manufacturing a p-type top gate thin film transistor using a polycrystalline silicon thin film as an active layer on a light-transmitting substrate, wherein boron and hydrogen are ionized into source and drain regions of the p-type thin film transistor. A step of simultaneously implanting ions without mass separation, wherein a total beam current (μ) is a product of an effective area A (cm 2 ) of the ion beam at the time of the impurity implantation and a beam current density B (μA / cm 2 ).
3. The method according to claim 2, wherein A) is 2,000 or more and 25,000 or less, and a total dose of boron and hydrogen is 2E15 / cm 2 or less.
【請求項4】 水素希釈した濃度C(%)のジボラン(B2
6)ガスを用い、前記p型薄膜トランジスタのソース及
びドレイン領域に対しホウ素と水素とをイオン化し質量
分離することなく同時に注入する工程を有し、かつホウ
素と水素との総ドーズ量が(2E15×C/15)(/cm
2)以下であることを特徴とする請求項2または3記載の
薄膜トランジスタの製造方法。
4. Diborane (B 2 ) having a concentration of C (%) diluted with hydrogen
A step of ionizing boron and hydrogen into the source and drain regions of the p-type thin film transistor using H 6 ) gas and simultaneously implanting them without mass separation, and the total dose of boron and hydrogen is (2E15 × C / 15) (/ cm
2 ) The method of manufacturing a thin film transistor according to claim 2, wherein
JP13801999A 1999-05-19 1999-05-19 Ion doping method and manufacture of thin-film transistor Pending JP2000332252A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13801999A JP2000332252A (en) 1999-05-19 1999-05-19 Ion doping method and manufacture of thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13801999A JP2000332252A (en) 1999-05-19 1999-05-19 Ion doping method and manufacture of thin-film transistor

Publications (1)

Publication Number Publication Date
JP2000332252A true JP2000332252A (en) 2000-11-30

Family

ID=15212166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13801999A Pending JP2000332252A (en) 1999-05-19 1999-05-19 Ion doping method and manufacture of thin-film transistor

Country Status (1)

Country Link
JP (1) JP2000332252A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027208A1 (en) * 2003-09-12 2005-03-24 Matsushita Electric Industrial Co., Ltd. Method of controlling impurity doping and impurity doping apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005027208A1 (en) * 2003-09-12 2005-03-24 Matsushita Electric Industrial Co., Ltd. Method of controlling impurity doping and impurity doping apparatus
US7666770B2 (en) 2003-09-12 2010-02-23 Panasonic Corporation Method of controlling impurity doping and impurity doping apparatus

Similar Documents

Publication Publication Date Title
US5397718A (en) Method of manufacturing thin film transistor
US6773944B2 (en) Method of manufacturing a semiconductor device
US6635521B2 (en) CMOS-type semiconductor device and method of fabricating the same
JP3535205B2 (en) Method for manufacturing thin film transistor
JP2516951B2 (en) Method for manufacturing semiconductor device
WO2011004624A1 (en) Thin-film transistor producing method
JP4729881B2 (en) Thin film semiconductor device manufacturing method and thin film semiconductor device
JP3377137B2 (en) Semiconductor device and its manufacturing method, thin film transistor and its manufacturing method, and liquid crystal display device
JP4634569B2 (en) Ion implantation apparatus and thin film semiconductor device
JP2000332252A (en) Ion doping method and manufacture of thin-film transistor
JPH0864549A (en) Ion doping method and device
JPH11354808A (en) Manufacture of thin-film transistor
JP2000277743A (en) Manufacture of thin-film transistor
JP3210568B2 (en) Method of manufacturing thin film transistor, method of manufacturing thin film transistor array, and method of manufacturing liquid crystal display device
JP3345756B2 (en) Method for manufacturing semiconductor device
JPH09160072A (en) Production of semiconductor element
JP2000004021A (en) Thin-film transistor, active matrix array for liquid crystal display and method of producing them
JP2002299629A (en) Polysilicon thin film semiconductor and manufacturing method therefor
JP3357038B2 (en) Method of manufacturing thin film transistor and method of manufacturing liquid crystal display device
US7279351B2 (en) Method of passivating semiconductor device
JP3417402B2 (en) Method for manufacturing thin film semiconductor device
JP3413704B2 (en) Method for manufacturing thin film semiconductor device
JPH11154482A (en) Manufacture of semiconductor device
JP2777101B2 (en) Transistor and manufacturing method thereof
JP2002170960A (en) Manufacturing method of thin film transistor and liquid crystal display device