JP2000332110A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2000332110A
JP2000332110A JP11144319A JP14431999A JP2000332110A JP 2000332110 A JP2000332110 A JP 2000332110A JP 11144319 A JP11144319 A JP 11144319A JP 14431999 A JP14431999 A JP 14431999A JP 2000332110 A JP2000332110 A JP 2000332110A
Authority
JP
Japan
Prior art keywords
insulating film
semiconductor device
wiring layers
film
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11144319A
Other languages
English (en)
Inventor
Tadashi Ohashi
直史 大橋
Nobuo Owada
伸郎 大和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11144319A priority Critical patent/JP2000332110A/ja
Publication of JP2000332110A publication Critical patent/JP2000332110A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Materials For Photolithography (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 配線層の寸法精度および解像度が向上でき
て、しかも層間容量が低下できて、高性能化および高信
頼度化ができる半導体装置およびその製造方法を提供す
る。 【解決手段】 ３６５ｎｍ以下の波長に対して５０％以
上の吸光特性を有し、誘電率が3.０以下の絶縁膜からな
る絶縁膜９，１２，１５が、複数個のダマシン配線層
（配線層）１１，１７の間に設置されているものであ
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に、配線層の寸法精度および解
像度が向上できて、しかも層間容量が低下できて、高性
能化および高信頼度化ができる半導体装置およびその製
造方法に関するものである。
【０００２】
【従来の技術】本発明者は、半導体装置の製造方法につ
いて検討した。以下は、本発明者によって検討された技
術であり、その概要は次のとおりである。
【０００３】すなわち、半導体集積回路装置などからな
る半導体装置における配線層の製造方法において、酸化
シリコン膜などからなる層間絶縁膜などの絶縁膜に溝を
形成し、その溝にタンタル（Ｔａ）膜などからなるバリ
アメタル膜と銅（Ｃｕ）層などからなる配線用金属層と
からなる配線層（ダマシン配線層と称されている配線層
の態様が含まれている配線層）を形成している場合があ
る。
【０００４】この場合、ＢＡＲＣ（レジストの反射防止
膜）あるいはＢＡＲＬ（プラズマナイトライドを制膜）
といった反射防止膜を形成し、ハレーションによる寸法
精度劣化を抑制している態様が使用されている。
【０００５】なお、半導体装置における配線層の形成技
術について記載されている文献としては、例えば平成元
年１１月２日、（株）プレスジャーナル発行の「’９０
最新半導体プロセス技術」ｐ２６７〜ｐ２７３に記載さ
れているものがある。
【０００６】
【発明が解決しようとする課題】ところが、前述した半
導体装置の製造方法において、ＢＡＲＣを用いた場合、
ＢＡＲＣ塗布・エッチといった工程数増加という問題点
が発生している。
【０００７】また、ＢＡＲＬの場合、反射防止膜として
窒化ケイ素（Ｓｉ3 Ｎ4 ）膜が用いられることによっ
て、層間容量の増加が避けられないので、デバイス動作
速度の高速化に対して不利という問題点が発生してい
る。
【０００８】本発明の目的は、配線層の寸法精度および
解像度が向上できて、しかも層間容量が低下できて、高
性能化および高信頼度化ができる半導体装置およびその
製造方法を提供することにある。
【０００９】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１０】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００１１】すなわち、（１）．本発明の半導体装置
は、３６５ｎｍ以下の波長に対して５０％以上の吸光特
性を有し、誘電率が3.０以下の絶縁膜が、複数個の配線
層の間に設置されているものである。
【００１２】（２）．本発明の半導体装置の製造方法
は、基板の上に、３６５ｎｍ以下の波長に対して５０％
以上の吸光特性を有し、誘電率が3.０以下の絶縁膜を形
成する工程を有するものである。
【００１３】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【００１４】（実施の形態１）図１〜図７は、本発明の
実施の形態１である半導体装置の製造工程を示す概略断
面図である。本実施の形態の半導体装置の特徴は、３６
５ｎｍ以下の波長に対して５０％以上の吸光特性を有
し、誘電率が3.０以下の絶縁膜が、複数個の配線層の間
に設置されていることであり、本実施の形態の半導体装
置の製造方法の特徴は、基板上に、３６５ｎｍ以下の波
長に対して５０％以上の吸光特性を有し、誘電率が3.０
以下の絶縁膜を形成する工程を有することであり、それ
以外の半導体装置の態様および半導体装置の製造方法
は、種々の態様を適用することができる。同図を用い
て、本実施の形態の半導体装置およびその製造方法を具
体的に説明する。
【００１５】まず、図１に示すように、例えば単結晶シ
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。
【００１６】すなわち、例えばｐ型の単結晶シリコンか
らなる半導体基板１を用意し、その半導体基板１の表面
の選択的な領域に、酸化シリコン膜などからなる素子分
離用絶縁膜２を形成する。
【００１７】次に、半導体基板１の表面に例えば酸化シ
リコン膜などからなるゲート絶縁膜３を形成した後、導
電性の多結晶シリコン膜からなるゲート電極４を堆積す
る。その後、リソグラフィ技術と選択エッチング技術と
を使用して、ゲート電極４およびゲート絶縁膜３のパタ
ーンを形成した後、ゲート電極４の側壁に、酸化シリコ
ン膜などからなるサイドウォールスペーサ５を形成す
る。
【００１８】その後、半導体基板１に例えばリン（Ｐ）
などのｎ型の不純物をイオン注入し、熱拡散してＭＯＳ
ＦＥＴのソースおよびドレインとなるｎ型の半導体領域
６を形成する。次に、半導体基板１の上に絶縁膜７を形
成する。絶縁膜７は、例えば酸化シリコン膜をＣＶＤ
（Chemical Vapor Deposition ）法により形成した後、
表面研磨を行いその表面を平坦化処理することにより、
平坦化された絶縁膜７を形成する。平坦化処理は、絶縁
膜７の表面を例えばエッチバック法またはＣＭＰ（chem
ical mechanical polishing 、化学機械研磨）法などに
より平坦にする態様を採用することができる。その後、
リソグラフィ技術および選択エッチング技術を用いて、
絶縁膜７の選択的な領域にスルーホール（接続孔）を形
成した後、スルーホールに例えば導電性多結晶シリコン
またはタングステンなどの導電性材料を埋め込んで、ス
ルーホールにプラグ８を形成する。
【００１９】次に、図２〜図７を用いて、本実施の形態
の半導体装置の製造方法の特徴である製造工程を説明す
る。この場合、図２〜図７に示されている図は、図１に
おける絶縁膜７を備えている半導体基板１の上に形成さ
れる絶縁膜および配線層などを拡大して示されている図
である。
【００２０】まず、半導体基板１の上に、３６５ｎｍ以
下の波長に対して５０％以上の吸光特性を有し、誘電率
が3.０以下の絶縁膜からなる絶縁膜９を0.５μｍ程度の
膜厚をもって形成する工程を行う（図２）。
【００２１】この場合、絶縁膜９は、本発明者が検討し
た結果の絶縁膜であり、３６５ｎｍ以下の波長に対して
５０％以上の吸光特性を有し、誘電率が3.０以下の絶縁
膜であり、ポリイミドまたはポリシラザンを材料として
いる絶縁膜が適用されている。また、絶縁膜９の製造工
程は、塗布法またはＣＶＤ法が使用されている。
【００２２】次に、絶縁膜９の選択的な領域に複数個の
ダマシン配線層（配線層）１１を形成し、複数個のダマ
シン配線層１１における隣接配線層の間に絶縁膜９が設
置されている（複数個の配線層の間に絶縁膜９が設置さ
れている）態様とする（図３）。
【００２３】この場合、絶縁膜９の選択的な領域に、リ
ソグラフィ技術と選択エッチング技術とを使用して、配
線層を配置する部分に配線層用溝を形成する。次に、配
線層用溝にタンタルなどからなるバリアメタル膜１０を
薄膜状態で形成した後、銅などからなるダマシン配線層
１１を形成する。
【００２４】その後、ダマシン配線層１１を備えている
絶縁膜９の上に、３６５ｎｍ以下の波長に対して５０％
以上の吸光特性を有し、誘電率が3.０以下の絶縁膜から
なる絶縁膜１２を１μｍ程度の膜厚をもって形成した
後、絶縁膜１２の上に、例えば酸化シリコン膜などから
なる絶縁膜（薄膜状態の絶縁膜）１３を0.１μｍ程度の
膜厚をもって形成する工程を行う（図４）。
【００２５】この場合、絶縁膜１２は、本発明者が検討
した結果の絶縁膜であり、３６５ｎｍ以下の波長に対し
て５０％以上の吸光特性を有し、誘電率が3.０以下の絶
縁膜であり、ポリイミドまたはポリシラザンを材料とし
ている絶縁膜が適用されている。また、絶縁膜１２の製
造工程は、塗布法またはＣＶＤ法が使用されている。
【００２６】また、絶縁膜１３は、絶縁膜１３の上に形
成される絶縁膜に配線層用溝を形成する際の選択エッチ
ング工程の際の保護膜とされていることによって、配線
層用溝の形状などを変化した態様とすることにより、設
計仕様に応じて、絶縁膜１３を形成する態様をなくする
ことができる。
【００２７】さらに、設計仕様に応じて、絶縁膜１２を
形成する前に、ダマシン配線層１１を備えている絶縁膜
９の上に、例えば酸化シリコン膜などからなる薄膜状態
の銅拡散防止膜を形成する態様を適用することができ
る。
【００２８】次に、リソグラフィ技術および選択エッチ
ング技術を用いて、絶縁膜１２の選択的な領域にスルー
ホールを形成した後、スルーホールに例えばタングステ
ンなどの導電性材料を埋め込んで、スルーホールにプラ
グ１４を形成する（図５）。
【００２９】その後、プラグ１４を備えている絶縁膜１
２の上に、３６５ｎｍ以下の波長に対して５０％以上の
吸光特性を有し、誘電率が3.０以下の絶縁膜からなる絶
縁膜１５を0.５μｍ程度の膜厚をもって形成する工程を
行う（図６）。
【００３０】この場合、絶縁膜１５は、本発明者が検討
した結果の絶縁膜であり、３６５ｎｍ以下の波長に対し
て５０％以上の吸光特性を有し、誘電率が3.０以下の絶
縁膜であり、ポリイミドまたはポリシラザンを材料とし
ている絶縁膜が適用されている。また、絶縁膜１５の製
造工程は、塗布法またはＣＶＤ法が使用されている。
【００３１】次に、絶縁膜１５の選択的な領域に複数個
のダマシン配線層（配線層）１７を形成し、複数個のダ
マシン配線層１７における隣接配線層の間に絶縁膜１５
が設置されている（複数個の配線層の間に絶縁膜１５が
設置されている）態様とする（図７）。
【００３２】この場合、絶縁膜１５の選択的な領域に、
リソグラフィ技術と選択エッチング技術とを使用して、
配線層を配置する部分に配線層用溝を形成する。次に、
配線層用溝にタンタルなどからなるバリアメタル膜１６
を薄膜状態で形成した後、銅などからなるダマシン配線
層１７を形成する。
【００３３】その後、設計仕様に応じて、前述した層間
絶縁膜としての絶縁膜および配線層を形成する製造方法
を適用して、半導体基板１の上に、層間絶縁膜としての
絶縁膜と、配線層を形成する。また、前述した製造工程
を繰り返し使用して多層配線層を必要に応じて形成した
後、パシベーション膜を形成して、本実施の形態の半導
体装置の製造工程を終了する。
【００３４】前述した本実施の形態の半導体装置の製造
方法によれば、３６５ｎｍ以下の波長に対して５０％以
上の吸光特性を有し、誘電率が3.０以下の絶縁膜（例え
ばポリイミドを材料としている絶縁膜など）からなる絶
縁膜１２を、複数個の配線層１１，１７における上下配
線層の間に形成される工程を有することによって、絶縁
膜１２の上に配線層１７のパターンをパターンニングす
る際に、下地配線層１１からのハレーションが抑制でき
るので、配線層の寸法精度および解像度を向上できる。
【００３５】本実施の形態の半導体装置の製造方法によ
れば、３６５ｎｍ以下の波長に対して５０％以上の吸光
特性を有し、誘電率が3.０以下の絶縁膜（例えばポリイ
ミドを材料としている絶縁膜など）からなる絶縁膜１２
を、複数個の配線層１１，１７における上下配線層の間
に形成される工程を有することによって、酸化シリコン
膜よりも誘電率の低い絶縁膜１２を複数個の配線層１
１，１７における上下配線層の間に設置できるので、従
来において使用されている窒化ケイ素（高い誘電率8.０
の絶縁膜）を防止できる。したがって、層間容量が低下
できて、半導体装置の動作速度を向上化できる。
【００３６】本実施の形態の半導体装置の製造方法によ
れば、３６５ｎｍ以下の波長に対して５０％以上の吸光
特性を有し、誘電率が3.０以下の絶縁膜（例えばポリイ
ミドを材料としている絶縁膜など）からなる絶縁膜９，
１５を、複数個の配線層１１，１７における隣接配線層
の間に形成される工程を有することによって、配線層の
寸法精度および解像度を向上できる。
【００３７】本実施の形態の半導体装置の製造方法によ
れば、３６５ｎｍ以下の波長に対して５０％以上の吸光
特性を有し、誘電率が3.０以下の絶縁膜（例えばポリイ
ミドを材料としている絶縁膜など）からなる絶縁膜９，
１５を、複数個の配線層１１，１７における隣接配線層
の間に形成される工程を有することによって、酸化シリ
コン膜よりも誘電率の低い絶縁膜９，１５を複数個の配
線層１１，１７における隣接配線層の間に設置できるの
で、従来において使用されている窒化ケイ素を防止でき
る。したがって、層間容量が低下できて、半導体装置の
動作速度を向上化できる。
【００３８】本実施の形態の半導体装置によれば、前述
した本実施の形態の半導体装置の製造方法によって製造
されていることによって、配線層の寸法精度および解像
度を向上できる共に層間容量が低下できて、半導体装置
の動作速度を向上化できるので、高性能および高信頼度
の半導体装置とすることができる。
【００３９】（実施の形態２）図８〜図１４は、本発明
の実施の形態２である半導体装置の製造工程を示す概略
断面図である。同図を用いて、本実施の形態の半導体装
置およびその製造方法を具体的に説明する。
【００４０】まず、図８に示すように、例えば単結晶シ
リコンからなるｐ型の半導体基板（基板）１を用意し、
先行技術などの種々の技術を使用して、ＭＯＳＦＥＴを
形成する。この場合、実施の形態１と同様の製造工程で
あることによって、説明を省略する。
【００４１】次に、図９〜図１４を用いて、本実施の形
態の半導体装置の製造方法の特徴である製造工程を説明
する。この場合、図９〜図１４に示されている図は、図
８における絶縁膜７を備えている半導体基板１の上に形
成される絶縁膜および配線層などを拡大して示されてい
る図である。
【００４２】まず、半導体基板１の上に、例えば酸化シ
リコン膜からなる絶縁膜９を0.５μｍ程度の膜厚をもっ
て形成する工程を行う（図９）。
【００４３】次に、絶縁膜９の選択的な領域に複数個の
ダマシン配線層（配線層）１１を形成し、複数個のダマ
シン配線層１１における隣接配線層の間に絶縁膜９が設
置されている態様とする（図１０）。
【００４４】この場合、絶縁膜９の選択的な領域に、リ
ソグラフィ技術と選択エッチング技術とを使用して、配
線層を配置する部分に配線層用溝を形成する。次に、配
線層用溝にタンタルなどからなるバリアメタル膜１０を
薄膜状態で形成した後、銅などからなるダマシン配線層
１１を形成する。
【００４５】その後、ダマシン配線層１１を備えている
絶縁膜９の上に、３６５ｎｍ以下の波長に対して５０％
以上の吸光特性を有し、誘電率が3.０以下の絶縁膜から
なる絶縁膜１２を１μｍ程度の膜厚をもって形成する工
程を行う（図１１）。
【００４６】次に、リソグラフィ技術および選択エッチ
ング技術を用いて、絶縁膜１２の選択的な領域にスルー
ホールを形成した後、スルーホールに例えばタングステ
ンなどの導電性材料を埋め込んで、スルーホールにプラ
グ１４を形成する（図１２）。
【００４７】その後、プラグ１４を備えている絶縁膜１
２の上に、例えば酸化シリコン膜からなる絶縁膜１５を
0.５μｍ程度の膜厚をもって形成する工程を行う（図１
３）。
【００４８】次に、絶縁膜１５の選択的な領域に複数個
のダマシン配線層（配線層）１７を形成し、複数個のダ
マシン配線層１７における隣接配線層の間に絶縁膜１５
が設置されている態様とする（図１４）。
【００４９】この場合、絶縁膜１５の選択的な領域に、
リソグラフィ技術と選択エッチング技術とを使用して、
配線層を配置する部分に配線層用溝を形成する。次に、
配線層用溝にタンタルなどからなるバリアメタル膜１６
を薄膜状態で形成した後、銅などからなるダマシン配線
層１７を形成する。
【００５０】その後、設計仕様に応じて、前述した層間
絶縁膜としての絶縁膜および配線層を形成する製造方法
を適用して、半導体基板１の上に、層間絶縁膜としての
絶縁膜と、配線層を形成する。また、前述した製造工程
を繰り返し使用して多層配線層を必要に応じて形成した
後、パシベーション膜を形成して、本実施の形態の半導
体装置の製造工程を終了する。
【００５１】前述した本実施の形態の半導体装置の製造
方法によれば、３６５ｎｍ以下の波長に対して５０％以
上の吸光特性を有し、誘電率が3.０以下の絶縁膜（例え
ばポリイミドを材料としている絶縁膜など）からなる絶
縁膜１２を、複数個の配線層１１，１７における上下配
線層の間に形成される工程を有することによって、絶縁
膜１２の上に配線層１７のパターンをパターンニングす
る際に、下地配線層１１からのハレーションが抑制でき
るので、配線層の寸法精度および解像度を向上できる。
【００５２】本実施の形態の半導体装置の製造方法によ
れば、３６５ｎｍ以下の波長に対して５０％以上の吸光
特性を有し、誘電率が3.０以下の絶縁膜（例えばポリイ
ミドを材料としている絶縁膜など）からなる絶縁膜１２
を、複数個の配線層１１，１７における上下配線層の間
に形成される工程を有することによって、酸化シリコン
膜よりも誘電率の低い絶縁膜１２を複数個の配線層１
１，１７における上下配線層の間に設置できるので、従
来において使用されている窒化ケイ素（高い誘電率8.０
の絶縁膜）を防止できる。したがって、層間容量が低下
できて、半導体装置の動作速度を向上化できる。
【００５３】本実施の形態の半導体装置によれば、前述
した本実施の形態の半導体装置の製造方法によって製造
されていることによって、配線層の寸法精度および解像
度を向上できる共に層間容量が低下できて、半導体装置
の動作速度を向上化できるので、高性能および高信頼度
の半導体装置とすることができる。
【００５４】（実施の形態３）図１５〜図２１は、本発
明の実施の形態３である半導体装置の製造工程を示す概
略断面図である。同図を用いて、本実施の形態の半導体
装置およびその製造方法を具体的に説明する。
【００５５】まず、図１５に示すように、例えば単結晶
シリコンからなるｐ型の半導体基板（基板）１を用意
し、先行技術などの種々の技術を使用して、ＭＯＳＦＥ
Ｔを形成する。この場合、実施の形態１と同様の製造工
程であることによって、説明を省略する。
【００５６】次に、図１６〜図２１を用いて、本実施の
形態の半導体装置の製造方法の特徴である製造工程を説
明する。この場合、図１６〜図２１に示されている図
は、図１５における絶縁膜７を備えている半導体基板１
の上に形成される絶縁膜および配線層などを拡大して示
されている図である。
【００５７】まず、半導体基板１の上に、３６５ｎｍ以
下の波長に対して５０％以上の吸光特性を有し、誘電率
が3.０以下の絶縁膜からなる絶縁膜９を0.５μｍ程度の
膜厚をもって形成する工程を行う（図１６）。
【００５８】この場合、絶縁膜９は、本発明者が検討し
た結果の絶縁膜であり、３６５ｎｍ以下の波長に対して
５０％以上の吸光特性を有し、誘電率が3.０以下の絶縁
膜であり、ポリイミドまたはポリシラザンを材料として
いる絶縁膜が適用されている。また、絶縁膜９の製造工
程は、塗布法またはＣＶＤ法が使用されている。
【００５９】次に、絶縁膜９の選択的な領域に複数個の
ダマシン配線層（配線層）１１を形成し、複数個のダマ
シン配線層１１における隣接配線層の間に絶縁膜９が設
置されている（複数個の配線層の間に絶縁膜９が設置さ
れている）態様とする（図１７）。
【００６０】この場合、絶縁膜９の選択的な領域に、リ
ソグラフィ技術と選択エッチング技術とを使用して、配
線層を配置する部分に配線層用溝を形成する。次に、配
線層用溝にタンタルなどからなるバリアメタル膜１０を
薄膜状態で形成した後、銅などからなるダマシン配線層
１１を形成する。
【００６１】その後、ダマシン配線層１１を備えている
絶縁膜９の上に、例えば酸化シリコン膜などからなる絶
縁膜１２を１μｍ程度の膜厚をもって形成する工程を行
う（図１８）。
【００６２】次に、リソグラフィ技術および選択エッチ
ング技術を用いて、絶縁膜１２の選択的な領域にスルー
ホールを形成した後、スルーホールに例えばタングステ
ンなどの導電性材料を埋め込んで、スルーホールにプラ
グ１４を形成する（図１９）。
【００６３】その後、プラグ１４を備えている絶縁膜１
２の上に、３６５ｎｍ以下の波長に対して５０％以上の
吸光特性を有し、誘電率が3.０以下の絶縁膜からなる絶
縁膜１５を0.５μｍ程度の膜厚をもって形成する工程を
行う（図２０）。
【００６４】この場合、絶縁膜１５は、本発明者が検討
した結果の絶縁膜であり、３６５ｎｍ以下の波長に対し
て５０％以上の吸光特性を有し、誘電率が3.０以下の絶
縁膜であり、ポリイミドまたはポリシラザンを材料とし
ている絶縁膜が適用されている。また、絶縁膜１５の製
造工程は、塗布法またはＣＶＤ法が使用されている。
【００６５】次に、絶縁膜１５の選択的な領域に複数個
のダマシン配線層（配線層）１７を形成し、複数個のダ
マシン配線層１７における隣接配線層の間に絶縁膜１５
が設置されている（複数個の配線層の間に絶縁膜１５が
設置されている）態様とする（図２１）。
【００６６】この場合、絶縁膜１５の選択的な領域に、
リソグラフィ技術と選択エッチング技術とを使用して、
配線層を配置する部分に配線層用溝を形成する。次に、
配線層用溝にタンタルなどからなるバリアメタル膜１６
を薄膜状態で形成した後、銅などからなるダマシン配線
層１７を形成する。
【００６７】その後、設計仕様に応じて、前述した層間
絶縁膜としての絶縁膜および配線層を形成する製造方法
を適用して、半導体基板１の上に、層間絶縁膜としての
絶縁膜と、配線層を形成する。また、前述した製造工程
を繰り返し使用して多層配線層を必要に応じて形成した
後、パシベーション膜を形成して、本実施の形態の半導
体装置の製造工程を終了する。
【００６８】前述した本実施の形態の半導体装置の製造
方法によれば、３６５ｎｍ以下の波長に対して５０％以
上の吸光特性を有し、誘電率が3.０以下の絶縁膜（例え
ばポリイミドを材料としている絶縁膜など）からなる絶
縁膜９，１５を、複数個の配線層１１，１７における隣
接配線層の間に形成される工程を有することによって、
配線層の寸法精度および解像度を向上できる。
【００６９】本実施の形態の半導体装置の製造方法によ
れば、３６５ｎｍ以下の波長に対して５０％以上の吸光
特性を有し、誘電率が3.０以下の絶縁膜（例えばポリイ
ミドを材料としている絶縁膜など）からなる絶縁膜９，
１５を、複数個の配線層１１，１７における隣接配線層
の間に形成される工程を有することによって、酸化シリ
コン膜よりも誘電率の低い絶縁膜９，１５を複数個の配
線層１１，１７における隣接配線層の間に設置できるの
で、従来において使用されている窒化ケイ素を防止でき
る。したがって、層間容量が低下できて、半導体装置の
動作速度を向上化できる。
【００７０】本実施の形態の半導体装置によれば、前述
した本実施の形態の半導体装置の製造方法によって製造
されていることによって、配線層の寸法精度および解像
度を向上できる共に層間容量が低下できて、半導体装置
の動作速度を向上化できるので、高性能および高信頼度
の半導体装置とすることができる。
【００７１】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【００７２】例えば、本発明の半導体装置およびその製
造方法において、本発明者が検討した結果、３６５ｎｍ
以下の波長に対して５０％以上の吸光特性を有し、誘電
率が3.０以下の絶縁膜として、ポリイミドまたはポリシ
ラザン以外の物を材料としている絶縁膜が使用した他の
態様とすることができ、しかもその絶縁膜の製造工程と
して、塗布法またはＣＶＤ法以外のスパッタリング法ま
たはメッキ法などの方法を使用した他の態様とすること
ができる。
【００７３】また、本発明の半導体装置およびその製造
方法において、複数個の配線層として、複数個のダマシ
ン配線層１１，１７以外に、絶縁膜９，１５の上に形成
された複数個の配線層などの態様とすることができる。
【００７４】また、本発明の半導体装置およびその製造
方法において、配線層としての配線用金属膜として、銅
層以外に、アルミニウム（Ａｌ）層、金（Ａｕ）層など
の配線用金属層を適用することができる。
【００７５】また、本発明の半導体装置およびその製造
方法において、バリアメタル膜１０，１６として、タン
タル以外に、チタン（Ｔｉ）、タングステン（Ｗ）、モ
リブデン（Ｍｏ）またはタンタルナイトライド（Ｔａ
Ｎ）、チタンナイトライド（ＴｉＮ）、ＴｉＷなどの合
金を使用した高融点金属膜の態様とすることができる。
【００７６】さらに、本発明の半導体装置およびその製
造方法において、基板として、半導体基板以外に、ＳＯ
Ｉ（Silicon on Insulator）基板などの基板を適用する
ことができる。
【００７７】また、本発明は、ＭＯＳＦＥＴ、ＣＭＯＳ
ＦＥＴおよびバイポーラトランジスタなどの種々の半導
体素子を組み合わせた態様の半導体集積回路装置および
その製造方法とすることができる。
【００７８】さらに、本発明は、ＭＯＳＦＥＴ、ＣＭＯ
ＳＦＥＴなどを構成要素とするロジック系あるいはＤＲ
ＡＭ（Dynamic Random Access Memory）、ＳＲＡＭ（St
aticRandom Access Memory ）などのメモリ系などを有
する種々の半導体集積回路装置およびその製造方法とす
ることができる。
【００７９】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【００８０】（１）．本発明の半導体装置の製造方法に
よれば、３６５ｎｍ以下の波長に対して５０％以上の吸
光特性を有し、誘電率が3.０以下の絶縁膜（例えばポリ
イミドを材料としている絶縁膜など）からなる絶縁膜
を、複数個の配線層における上下配線層の間に形成され
る工程を有することによって、絶縁膜の上に配線層のパ
ターンをパターンニングする際に、下地配線層からのハ
レーションが抑制できるので、配線層の寸法精度および
解像度を向上できる。
【００８１】本発明の半導体装置の製造方法によれば、
３６５ｎｍ以下の波長に対して５０％以上の吸光特性を
有し、誘電率が3.０以下の絶縁膜（例えばポリイミドを
材料としている絶縁膜など）からなる絶縁膜を、複数個
の配線層における上下配線層の間に形成される工程を有
することによって、酸化シリコン膜よりも誘電率の低い
絶縁膜を複数個の配線層における上下配線層の間に設置
できるので、従来において使用されている窒化ケイ素
（高い誘電率8.０の絶縁膜）を防止できる。したがっ
て、層間容量が低下できて、半導体装置の動作速度を向
上化できる。
【００８２】（２）．本発明の半導体装置の製造方法に
よれば、３６５ｎｍ以下の波長に対して５０％以上の吸
光特性を有し、誘電率が3.０以下の絶縁膜（例えばポリ
イミドを材料としている絶縁膜など）からなる絶縁膜
を、複数個の配線層における隣接配線層の間に形成され
る工程を有することによって、配線層の寸法精度および
解像度を向上できる。
【００８３】本発明の半導体装置の製造方法によれば、
３６５ｎｍ以下の波長に対して５０％以上の吸光特性を
有し、誘電率が3.０以下の絶縁膜（例えばポリイミドを
材料としている絶縁膜など）からなる絶縁膜を、複数個
の配線層における隣接配線層の間に形成される工程を有
することによって、酸化シリコン膜よりも誘電率の低い
絶縁膜を複数個の配線層における隣接配線層の間に設置
できるので、従来において使用されている窒化ケイ素を
防止できる。したがって、層間容量が低下できて、半導
体装置の動作速度を向上化できる。
【００８４】（３）．本発明の半導体装置によれば、前
述した本発明の半導体装置の製造方法によって製造され
ていることによって、配線層の寸法精度および解像度を
向上できる共に層間容量が低下できて、半導体装置の動
作速度を向上化できるので、高性能および高信頼度の半
導体装置とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図２】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図３】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図４】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図５】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図６】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図７】本発明の実施の形態１である半導体装置の製造
工程を示す概略断面図である。
【図８】本発明の実施の形態２である半導体装置の製造
工程を示す概略断面図である。
【図９】本発明の実施の形態２である半導体装置の製造
工程を示す概略断面図である。
【図１０】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
【図１１】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
【図１２】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
【図１３】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
【図１４】本発明の実施の形態２である半導体装置の製
造工程を示す概略断面図である。
【図１５】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図１６】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図１７】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図１８】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図１９】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図２０】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【図２１】本発明の実施の形態３である半導体装置の製
造工程を示す概略断面図である。
【符号の説明】
１ 半導体基板（基板） ２ 素子分離用絶縁膜 ３ ゲート絶縁膜 ４ ゲート電極 ５ サイドウォールスペーサ ６ 半導体領域 ７ 絶縁膜 ８ プラグ ９ 絶縁膜 １０ バリアメタル膜 １１ ダマシン配線層（配線層） １２ 絶縁膜 １３ 絶縁膜 １４ プラグ １５ 絶縁膜 １６ バリアメタル膜 １７ ダマシン配線層（配線層）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2H025 AA00 AA02 AB16 DA34 5F033 HH08 HH11 HH13 HH18 HH19 HH20 HH21 HH23 HH32 HH33 JJ04 JJ19 KK01 KK08 KK11 KK13 KK18 KK19 KK20 KK21 KK23 KK32 KK33 MM12 MM13 QQ31 QQ37 QQ48 RR04 RR22 RR23 SS11 SS21 TT04 TT08 WW01 WW09 XX00 XX01 XX24 5F046 PA01 PA02 PA07

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 ３６５ｎｍ以下の波長に対して５０％以
    上の吸光特性を有し、誘電率が3.０以下の絶縁膜が、複
    数個の配線層の間に設置されていることを特徴とする半
    導体装置。
  2. 【請求項２】 請求項１記載の半導体装置であって、前
    記絶縁膜は、複数個の前記配線層における上下配線層の
    間に設置されており、しかも複数個の前記配線層におけ
    る隣接配線層の間に設置されていることを特徴とする半
    導体装置。
  3. 【請求項３】 請求項１記載の半導体装置であって、前
    記絶縁膜は、複数個の前記配線層における上下配線層の
    間にのみ設置されていることを特徴とする半導体装置。
  4. 【請求項４】 請求項１記載の半導体装置であって、前
    記絶縁膜は、複数個の前記配線層における隣接配線層の
    間にのみ設置されていることを特徴とする半導体装置。
  5. 【請求項５】 請求項１〜４のいずれか１項に記載の半
    導体装置であって、前記絶縁膜は、ポリイミドまたはポ
    リシラザンを材料としている絶縁膜であることを特徴と
    する半導体装置。
  6. 【請求項６】 請求項１〜５のいずれか１項に記載の半
    導体装置であって、前記配線層は、ダマシン配線層であ
    ることを特徴とする半導体装置。
  7. 【請求項７】 基板の上に、３６５ｎｍ以下の波長に対
    して５０％以上の吸光特性を有し、誘電率が3.０以下の
    絶縁膜を形成する工程を有することを特徴とする半導体
    装置の製造方法。
  8. 【請求項８】 請求項７記載の半導体装置の製造方法で
    あって、前記絶縁膜は、複数個の配線層における上下配
    線層の間に形成される工程を有することを特徴とする半
    導体装置の製造方法。
  9. 【請求項９】 請求項７記載の半導体装置の製造方法で
    あって、前記絶縁膜は、複数個の配線層における隣接配
    線層の間に形成される工程を有することを特徴とする半
    導体装置の製造方法。
JP11144319A 1999-05-25 1999-05-25 半導体装置およびその製造方法 Pending JP2000332110A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11144319A JP2000332110A (ja) 1999-05-25 1999-05-25 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11144319A JP2000332110A (ja) 1999-05-25 1999-05-25 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2000332110A true JP2000332110A (ja) 2000-11-30

Family

ID=15359336

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11144319A Pending JP2000332110A (ja) 1999-05-25 1999-05-25 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2000332110A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948297B1 (ko) 2007-12-10 2010-03-17 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100948297B1 (ko) 2007-12-10 2010-03-17 주식회사 동부하이텍 반도체 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR100387255B1 (ko) 반도체 소자의 금속 배선 형성 방법
US6451664B1 (en) Method of making a MIM capacitor with self-passivating plates
US6468898B1 (en) Method of manufacturing semiconductor device
US20050040491A1 (en) Fuse stucture
US7781892B2 (en) Interconnect structure and method of fabricating same
US6924206B2 (en) Method of manufacturing a semiconductor capacitive element in a semiconductor device
US6870263B1 (en) Device interconnection
US6680542B1 (en) Damascene structure having a metal-oxide-metal capacitor associated therewith
US6309958B1 (en) Semiconductor device and method of manufacturing the same
US20200126911A1 (en) Sub-ground rule e-fuse structure
US6278147B1 (en) On-chip decoupling capacitor with bottom hardmask
US6764944B2 (en) Method for forming metal wire interconnection in semiconductor devices using dual damascene process
US6200890B1 (en) Method of fabricating copper damascene
JP2000332110A (ja) 半導体装置およびその製造方法
US6177342B1 (en) Method of forming dual damascene interconnects using glue material as plug material
US6399471B1 (en) Assorted aluminum wiring design to enhance chip-level performance for deep sub-micron application
KR100648740B1 (ko) 트랜지스터용 게이트 구조체 및 그 제조 방법
US20050020059A1 (en) Method for forming aluminum-containing interconnect
JP2000323568A (ja) 半導体装置およびその製造方法
JPH11111843A (ja) 半導体集積回路装置およびその製造方法
JPH0837145A (ja) 半導体集積回路装置の製造方法
JP2000340566A (ja) 半導体装置の製造方法
US20230077760A1 (en) Top via interconnects without barrier metal between via and above line
US20230102662A1 (en) Top via interconnects with line wiggling prevention
KR100321141B1 (ko) 반도체장치의제조방법