JP2000332020A - Ｃｕ配線膜形成方法 - Google Patents

Abstract

(57)【要約】 【課題】半導体デバイスでＣｕ配線を用いる場合に、下
地膜の不具合部分の除去と膜質改善を図り、かつ簡易な
構成と簡略な工程で密着性向上、除去、膜質改善を行
い、製作コストの上昇とスループットの低下を抑制した
Ｃｕ配線膜形成方法を提供する。 【解決手段】このＣｕ配線膜形成方法は、拡散バリア用
ＴｉＮ膜を成膜し、ＴｉＮ膜の上にＣｕ配線膜を成膜す
る方法であり、ＴｉＮ膜の成膜工程とＣｕ配線膜の成膜
工程の間に、ビアホールの底部に存するＴｉＮ膜をアル
ゴン、窒素、および水素のうちいずれか１種類のガス、
あるいは２種類以上の混合ガスを用いて除去するスパッ
タエッチング工程を設けたことを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体デバイスで
配線材料としてＣｕを用いる場合に下地膜の不具合部分
を除去し膜質を改善したＣｕ配線膜の形成方法に関す
る。

【０００２】

【従来の技術】近年、半導体デバイスの高性能化で配線
材料としてＣｕ（銅）が注目されている。その理由は、
Ｃｕは、Ａｌ（アルミニウム）に比較して、ストレスマ
イグレーションやエレクトロマイグレーションという配
線を構成する金属原子の拡散挙動が支配する現象に対し
て高い耐性を有しているからである。Ｃｕ膜の成膜方法
としては、多層配線層間の接続孔（ビアホールまたはコ
ンタクトホール）等の段差被覆性が優れたＣＶＤ法（化
学気相成長法）が使用される。一方、Ｃｕ膜を半導体デ
バイスの配線材料として利用する場合、Ｃｕ膜中のＣｕ
原子はシリコンやシリコン酸化膜の中に拡散し、トラン
ジスタ素子等の電気特性に悪影響を及ぼすため、配線層
のＣｕ原子の拡散を阻止する目的で拡散防止用薄膜（拡
散バリア層）を下地膜として形成する必要がある。拡散
バリア層としては熱的に安定な高融点金属の窒化物とし
てのＴｉＮが注目されている。シリコン大規模集積回路
の極微細化によるビアホール等の増加するアスペクト比
に対する良好なステップカバレッジの形成方法としてＴ
ｉＮ膜のＣＶＤ法が研究されている。

【０００３】配線用Ｃｕ膜と拡散バリア用下地膜の関係
に関しては、次のような問題が存在する。半導体デバイ
スを多層配線構造で作るとき、上下の配線層の電気的接
続は、図３に示すごとく、上層のＣｕ配線５１と下層の
Ｃｕ配線５２とを接続するビアプラグ５３によって行わ
れる。ビアプラグ５３もＣｕで形成されている。この接
続構造において、従来では、前述のように配線用Ｃｕ膜
を成膜する前の段階で拡散防止用バリア層としてのＴｉ
Ｎ膜５４が形成されている。従って、当然のことなが
ら、ビアプラグ５３と下層のＣｕ配線５２との間にもＴ
ｉＮ膜５４ａが存在する。ビアプラグ５３の底部に位置
するＴｉＮ膜５４ａは配線の途中に存在することにな
る。ＴｉＮ膜５４ａは配線としてのこの部分の抵抗を高
くし、またＣｕのエレクトロマイグレーションによりＴ
ｉＮ膜５４ａの近傍領域５５，５６に空孔を形成するた
めＣｕ配線を断線させるおそれが生じるという問題が生
じる。従って、ＴｉＮ膜５４ａを除去し、Ｃｕ配線を直
接に接続することが有効である。そこで従来では、例え
ばＣＨＦ₃ とＡｒを用いたＲＩＥ（リアクティブ・イオ
ン・エッチング）によりＴｉＮ膜５４ａを除去する方法
が提案されている（Y.Tsuchiya,K.Ueno,V.M.Donnelly,
T.Kikkawa,Y.Hayashi,A.Kobayashi,A.Sekiguchi:1997 S
ymposium on VLSI Technology Digest of Technical Pa
pers pp.59-60, "Ultra-Low Resistance Direct Contac
t Cu Via Technology Using In-situ Chemical Vapor C
leaning" ）。なお図３で示された斜線部５７はＳｉＮ
の層である。

【０００４】

【発明が解決しようとする課題】ビアプラグの底部に生
じるバリア膜の問題については、前述のＴｉＮ下地膜の
界面で起こるＣｕ配線のエレクトロマイグレーション耐
性が低いことから生じる断線の他、ＭＯＣＶＤで成膜さ
れるＴｉＮ膜固有の問題でもある、比抵抗値が高くかつ
比抵抗の経時変化が大きく、しかもＣｕ配線膜との密着
性が不良である点が挙げられる。従って、ビアプラグの
底部に存するＭＯＣＶＤで成膜されるＴｉＮ膜について
は、Ｃｕ配線の形成過程で、前述の不具合により除去さ
れるべきものであるが、従来、ＲＩＥ（リアクティブ・
イオン・エッチング）で除去する方法が提案されてい
た。しかし、このＲＩＥによるＴｉ膜の除去方法では、
エッチング完了後、ビアホールの側壁等にＣ，Ｆ，ＣＦ
ｘ，ＣｕＦｘ等の形で不純物が残る不具合が生じ、Ｔｉ
Ｎ膜とＣｕ配線膜間の密着性低下の原因となった。従っ
て、これらの不純物を取り除くため、ＲＩＥ後、３つの
ステップ（Ｏ₂ プラズマ照射工程、ＨＦウェットエッチ
ング工程、H(hfac) ガスクリーニング工程）からなるク
リーニングの工程が必要となり、そのための工程数およ
び設備等が必要であった。

【０００５】本発明の目的は、上記の課題に鑑み、半導
体デバイスでＣｕ配線を用いる場合において、下地膜に
おけるビアホールの底部の除去を図り、簡易な構成、お
よび簡略な工程でＭＯＴｉＮ成膜固有の問題点である比
抵抗の経時変化の防止、比抵抗の低抵抗化等を総合的に
解決することを可能とし、さらに、下地膜におけるビア
ホールの底部の下地膜の除去の際の、ビアホール側壁
部、底部のクリーニング工程の削除を可能とし、製作コ
ストの抑制、および最良の生産効率を追及したＣｕ配線
膜形成方法を提供することにある。

【０００６】

【課題を解決するための手段および作用】本発明に係る
Ｃｕ配線形成方法は、ＭＯＣＶＤ法により、原料として
テトラキスジアルキルアミノチタン（ＴＤＡＡＴ）を用
いて拡散バリア用ＴｉＮ膜を成膜し、ＴｉＮ膜の上に配
線用Ｃｕ膜を成膜する方法であって、ＴｉＮ膜の成膜工
程とＣｕ膜の成膜工程の間にビアホールの底部に存する
ＴｉＮ膜をＡｒ，Ｎ₂ ，Ｈ ₂ のガスを用いて除去するプ
ロセス処理工程を設けたことを特徴とする。このプラズ
マ処理工程によれば、上層のＣｕ配線と下層のＣｕ配線
をつなぐビアプラグの底部に位置することになるバリア
層としてのＴｉＮ膜の部分をプラズマ処理を施すことに
より除去することができる。さらにこのとき、ビアホー
ル底部のＴｉＮ膜の除去にドライエッチングで通常用い
られるＣＦ系やＳＦ系のガスを用いないので、ビアホー
ル底部のＴｉＮ膜の除去後に、ビアホール側壁、底部の
クリーニングを必要としない。ビアホール底部のＴｉＮ
膜の除去により、ビアプラグの通電路部分にバリア膜が
存在することから生じる、Ｃｕ配線のエレクトロマイグ
レーション耐性の低下の問題を解決し、スパッタエッチ
ング中に、ビアホールの底部以外の領域もプラズマに晒
されることにより、ＭＯＣＶＤ−ＴｉＮ膜の固有の問題
であった比抵抗の経時変化も大きく、膜中からのガス放
出が多いという問題が、プラズマ照射による比抵抗の低
減、比抵抗経時変化の低減、膜中からのガス放出量の低
減が可能となり、同一工程の中で、総合的に解決され
る。

【０００７】

【発明の実施の形態】以下に、本発明の好適な実施形態
を添付図面に基づいて説明する。

【０００８】図１は、本発明に係るＣｕ配線膜形成方法
の実施する装置の概略構成の一例を示す。この装置は、
少なくとも、ＭＯＣＶＤ(Metal Organic Chemical vapo
ur Deposition)チャンバ１１、ＣＶＤチャンバ１２、ス
パッタエッチングチャンバ１３を備えている。この装置
の構成によれば、ＭＯＣＶＤチャンバ１１、ＣＶＤチャ
ンバ１２、スパッタエッチングチャンバ１３の各々を個
別の専用機として備えた構成を示している。

【０００９】なお本発明に係るＣｕ配線膜形成方法を実
施する装置として、基板搬送機構を内蔵するセパレーシ
ョンチャンバ（トランスファーチャンバ）を中央に備え
たマルチチャンバ方式の装置を用いることができるのは
勿論である。マルチチャンバ式の装置では、セパレーシ
ョンチャンバの周囲に、上記の各チャンバが設けられる
ことになる。この場合、各チャンバでの成膜は、基板搬
送機構によりセパレーションチャンバを介して、真空雰
囲気に維持されたまま、すなわち大気に晒されることな
く真空一貫の構造で、予め定められた手順に従って行わ
れる。

【００１０】図１に示された構成において、ＭＯＣＶＤ
チャンバ１１は配線用Ｃｕ膜（Ｃｕ配線膜）の中の金属
原子がシリコン等に拡散するのを防止するバリア層とし
ての下地膜（拡散バリア用下地膜）を成膜するためのチ
ャンバであり、ＣＶＤチャンバ１２はＣｕ配線膜を成膜
するためのチャンバであり、スパッタエッチングチャン
バ１３は、ビアホールの底部に堆積した下地膜を除去す
るためのチャンバである。ＭＯＣＶＤチャンバ１１で
は、原料ガスが導入され、ＭＯＣＶＤ法によって拡散バ
リア用下地膜が成膜される。下地膜は好ましくはＴｉＮ
膜である。ＴｉＮ膜の成膜では、原料としてテトラキス
ジアルキルアミノチタン（ＴＤＡＡＴ）を用いられるこ
とが好ましい。またＣＶＤチャンバ１２では、有機金属
錯体等の原料を用いてＣＶＤ法によって、バリア膜であ
るＴｉＮ膜の上にＣｕ配線膜が成膜される。多層配線構
造の半導体デバイスの場合、下層の電気回路部と上層の
電気回路部との間に層間絶縁膜が形成されており、下層
と上層のそれぞれで下地膜の成膜とＣｕ配線膜の成膜が
行われる。上層における下地膜とＣｕ配線膜の成膜工程
では、下層のＣｕ配線膜との電気的接続を行うため、層
間絶縁膜にビアホールを形成し、その後に、バリア層と
しての下地膜を成膜し、さらにその後に上層のＣｕ配線
膜の成膜が行われることになる。上層のＣｕ配線膜の成
膜ではＣｕがビアホールの中に埋め込まれ、ビアプラグ
が形成され、下層のＣｕ配線膜と上層のＣｕ配線膜とが
接続される。この場合に、上層のＣｕ配線膜を成膜する
前に、ビアホールの底部に存在する下地膜の部分が除去
される。この下地膜の除去は、スパッタエッチングチャ
ンバ１３でのアルゴン、窒素、および水素のうちいずれ
か１種類のガス、あるいは２種類以上の混合ガスを用い
てプラズマ処理に基づくスパッタエッチングによって行
われる。このプラズマ処理では、前述のごとく、下地膜
の除去と併せて、下地膜の膜質改善が行われる。

【００１１】図２は、多層構造を有する半導体デバイス
作製におけるビアホールでの下地膜の本発明によるプラ
ズマ処理の前後の状態を示している。（Ａ）はプラズマ
処理前の状態、（Ｂ）はプラズマ処理後の状態である。
１４は下層のＣｕ配線、１５は層間絶縁膜、１６はビア
プラグを形成するビアホール、１７は上層のＣｕ配線が
形成される凹状の溝、１８は層間絶縁膜中へのＣｕの拡
散を防ぐ拡散バリア膜となる下地膜である。なお、本発
明によるプラズマ処理は、ビアホールのみを作製する場
合にも適用される。

【００１２】スパッタエッチングチャンバ１３では、ビ
アホール１６の底部となるべき箇所に存在する下地膜部
分１８ｃを除去するようにプラズマ処理が行われる。こ
のとき、同時に、凹部１７の上端開口部１７ａや、ビア
ホール１６と凹部１７の間の段差部１９に堆積した厚み
の大きい下地膜部分１８ａ，１８ｂの角がプラズマ処理
時落とされる。プラズマ処理時に基板に誘起されるバイ
アス電圧が大きくなると、１８ａ、１８ｂの角部の除去
量が特に大きくなり、場合によっては、１８ａ、１８ｂ
の角部の膜がすべて除去されてしまう。さらに、段差部
１９における下地膜部分１８ｄの膜厚は、下地膜部分１
８ｃの除去により減少してしまう。１８ａ、１８ｂの角
部の膜及び１８ｄの膜がすべて除去されてしまうと、こ
の部分からＣｕが層間絶縁膜中に拡散してしまうので、
１８ａ、１８ｂの角部の膜および１８ｄの膜がすべて除
去されてしまわないように、プラズマ処理を行う前に１
８ａ，１８ｂ，および１８ｄの膜厚は予め厚くなるよう
に堆積させる。

【００１３】かかるプラズマ処理では、段差部１９にお
ける下地膜部分１８ｄの膜厚が薄くなりすぎないよう
に、下地膜部分１８ｃを除去するように制御される。

【００１４】このプラズマ処理によって、同時に、下地
膜（特にＴＤＥＡＴを主原料としてＣＶＤ法により成膜
されたＴｉＮ膜の場合）の高い比抵抗を低減し、比抵抗
の経時変化を低減し、膜質の改善を行う。

【００１５】このようにスパッタエッチングチャンバ１
３におけるプラズマ処理の一工程で、下地膜の不具合部
の除去、下地膜の比抵抗に関する膜質改善、さらには、
その後にその上に堆積されるＣｕ配線膜との密着性の改
善等の、本来ならば複数の工程に分けられる処理内容を
同時に実施するため、最小限の工程数、および設備で対
応することが可能となる。

【００１６】スパッタエッチングチャンバで用いられる
プラズマ源には各種のものが使用される。例えば、本出
願人が先に特願平８−２４０７３号（平成８年２月９日
出願）で提案した２周波を利用した平行平板型プラズマ
源、あるいは低圧高密度プラズマ源が使用される。２周
波を利用した平行平板型プラズマ源では、２周波の組合
せについて各種の周波数の組合せを選択することができ
る。また低圧高密度プラズマ源については、例えばヘリ
コン波励起プラズマ源、内蔵アンテナ型プラズマ源、Ｉ
ＣＰ（誘導結合型プラズマ源）、ＥＣＲ(Electron Cycl
otron Resonance)などが使用される。

【００１７】本実施形態では、拡散バリア用下地膜をＣ
ＶＤ法で成膜するようにしたが、これに限定されず、例
えばスパッタリング法で作製することも可能である。

【００１８】上記の構成において、各チャンバ１１，１
２，１３には、それぞれ真空排気機構１１ａ，１２ａ，
１３ａを備える。各チャンバは、その真空排気機構によ
って内部を適宜な減圧状態すなわち所望の真空状態に保
持される。各チャンバには、基板を出し入れしかつ各チ
ャンバの内部の真空状態を隔離して保持するためのゲー
トバルブが設けられているが、それらの図示は省略され
ている。また基板を各チャンバに搬送するための基板搬
送機構が設けられているが、その図示も省略される。

【００１９】またチャンバ１１，１２，１３の間の基板
の移動は、基板に対する処理の手順に応じて決まる。図
１において矢印２０は基板の移動の軌跡を示している。
当該基板の移動は、基板搬送機構の動作によって行われ
る。基板の移動の仕方については、制御装置２１によっ
て制御される。また各チャンバ１１，１２，１３におけ
る下地膜あるいはＣｕ配線膜の成膜、下地膜のスパッタ
エッチング等の各動作も制御装置２１によって制御され
る。

【００２０】次に、本発明に係るＣｕ配線膜形成方法の
実施例について述べる。

【００２１】実施例１：ＭＯＣＶＤチャンバ１１におい
て拡散バリア用下地膜としてＴｉＮ膜を成膜する条件は
次の通りである。まず原料としてＴＤＡＡＴが例えば
０．００４〜０．２ｇ／分の範囲で供給され、このとき
キャリアガス（アルゴン：Ａｒ）は例えば１００〜１０
００sccmの流量範囲で、添加ガス（ＮＨ₃ ）は例えば１
〜５００sccmの流量範囲で供給される。ＭＯＣＶＤチャ
ンバ１１の内部圧力は例えば０．１〜１５Ｐａの範囲で
ある。さらに温度条件は例えば約３００〜４００℃とな
るように加熱される。上記の条件によってバリア層であ
るＴｉＮ膜は例えば１０〜３０ｎｍの膜厚で成膜され
る。

【００２２】実施例２：ＣＶＤチャンバ１２において拡
散バリア用下地膜としての上記ＴｉＮ膜の上にＣｕ配線
膜を成膜する条件は次の通りである。材料としてCu(hfa
c)(tmvs)が例えば約０．１７ｇ／分の流量で供給され、
このときキャリアガス（Ｈ₂ ）が例えば約３００sccmで
供給される。また成膜の際の温度は例えば約１７０℃に
保持され、内部圧力は例えば約２．６ｋＰａに保持され
る。この条件で、Ｃｕ配線膜は約２００ｎｍの膜厚で成
膜される。

【００２３】実施例３：多層構造のＣｕ配線膜の成膜に
ついて、下層および上層に関するＴｉＮ膜の成膜、Ｃｕ
配線膜の成膜は前述の実施例と同じである。上層の成膜
に関して、ＴｉＮ膜のＴｉＮ膜の成膜および密着性向上
の処理の後、スパッタエッチングチャンバ１３において
ビアホールのＴｉＮ膜の除去および膜質改善に関するプ
ラズマ処理によるスパッタエッチングが行われる。

【００２４】スパッタエッチングは一般的に次のように
行われる。処理対象のＭＯＣＶＤによりバリア層が積層
された基板を真空チャンバ内の電極上に載置し、当該電
極に交流電力または直流電力を印加すると共に、真空チ
ャンバの中にアルゴンガス等の不活性等を減圧状態で導
入する。上記電力の印加によって真空チャンバ内の中に
プラズマ放電が生じる。上記基板を載置する電極と発生
したプラズマとの間にはセルフバイアス電圧（以下の説
明で記号的には「Ｖｄｃ」と記す）が発生する。プラズ
マ中のプラス電荷のイオン（上記イオン化したアルゴン
ガス等）は、負のセルフバイアス電圧で加速され、基板
の表面に衝突して当該表面の原子や分子を跳ね飛ばし、
基板上の薄い膜層を除去する。しかも、プラスイオンの
衝突エネルギを決めるセルフバイアス電圧Ｖｄｃは、電
極に印加される電源の種類および電力値で制御される。
ここでは、上記スパッタエッチングで使用されるプラズ
マ源として以下の（１），（２）の実施例を述べる。

【００２５】（１）平行平板型プラズマ源 基板を載置する第１の電極と、当該第１の電極に対向す
る第２の電極との間の空間プラズマ放電を励起してプラ
ズマを生成するプラズマ源である。基板（本実施例では
８インチＳｉウェハーを使用）は、プラズマを励起する
ための高周波電力が印加される第１の電極（基板ホル
ダ）上に載置される。供給される電力は、例えば８イン
チＳｉウェハー面積当たり２００〜３００Ｗである。こ
のとき、被処理膜に誘起される負のセルフバイアス電圧
Ｖｄｃは、−２００Ｖ〜−８００Ｖとする。スパッタエ
ッチングチャンバ１３の内部圧力は、例えば４．０〜
９．３Ｐａの範囲で減圧され、プロセスガスは、窒素と
アルゴンの混合ガス（例えばアルゴン：窒素＝７：３）
である。基板温度は５０〜３５０℃の範囲に維持され
る。以上のプロセス条件でのスパッタエッチングレート
は、約１５ｎｍ／分となった。またプロセスガスとし
て、窒素、アルゴンおよび水素の混合ガス（例えば、窒
素：アルゴン：水素＝５：２：３）を供給した場合、被
処理膜の比抵抗の経時変化の低減、被処理膜からのガス
放出の低減、および、密着性の向上に、より効果が認め
られた。

【００２６】（２）低圧高密度プラズマ源 一般には、ヘリコン波励起プラズマ源、内蔵アンテナプ
ラズマ源、誘導結合型プラズマ源、ＥＣＲ（Electron C
yclotron Resonance）が該当するが、本実施例では、内
蔵アンテナプラズマ源を使用した。基板（本実施例では
８インチＳｉウェハーを使用）、プラズマを励起する高
周波電力が印加される電極（基板ホルダ）上に載置され
る。プラズマ生成に供給される電力は、３０００Ｗであ
る。このとき、被処理膜に誘起される負のセルフバイア
ス電圧Ｖｄｃは、基板ホルダーに印加する高周波電力を
調整することで、−３０Ｖ〜−１００Ｖとする。基板ホ
ルダに印加する高周波電力の周波数は、４００ＫＨｚ〜
１００ＭＨｚとする。本実施例では１３．５６ＭＨｚの
高周波電力を、５００Ｗ印加して、負のセルフバイアス
電圧Ｖｄｃを−５０Ｖでスパッタエッチングを行った。
スパッタエッチングチャンバ１３の内部圧力は、０．３
Ｐａに減圧され、プロセスガスは、窒素を３５sccm、ア
ルゴンを３０sccmを供給した。以上のプロセス条件での
スパッタエッチングレートは、約５ｎｍ／分となった。
ＴｉＮ膜の比抵抗は、１０ｎｍの膜厚で、成膜後、約１
００００μΩ・ｃｍからスパッタエッチング後、５００
μΩ・ｃｍまで低下した。

【００２７】

【発明の効果】以上の説明で明らかなように本発明によ
れば、拡散バリア用のＴｉＮ膜を成膜し、このＴｉＮ膜
の上にＣｕ配線膜を成膜する方法において、ＴｉＮ膜の
成膜の工程間でビアホールの底部に存するＴｉＮ膜を除
去する際、ドライエッチングで使用するＣＦ系およびＳ
Ｆ系のプロセスガスが不要であるため、Ｃｕ配線膜との
密着性を劣化させるＣＦ系の膜やフッ素等の堆積が、除
去後のビアホール側壁等に全く残らない。従って、ビア
ホール側壁等に堆積したＣＦ系の膜やフッ素等の除去や
露出したＣｕ配線のフッ素等による損傷部除去等の工程
を必要とせずに処理することが可能になった。

【００２８】また、本発明に係るビアホールの底部に存
するＴｉＮ膜の除去によって、ビアプラグによる通電路
部分での密着性不良、エレクトロマイグレーション耐性
の低下はなくなり、しかも、除去されないビアホール底
部以外のＴｉＮ膜は、プラズマに晒されることにより、
ＭＯＣＶＤ固有の高比抵抗や経時変化の増大等の問題
が、１つの工程で一挙に解消され、その結果、製作コス
トの上昇とスループットの低下を抑制することができ
る。

【図面の簡単な説明】

【図１】本発明に係るＣｕ配線膜形成方法を実施するた
めの装置の概略図である。

【図２】ビアホールでの下地膜のプラズマ処理前後の状
態を示す断面図である。

【図３】ビアホールにおける下地膜とＣｕ配線膜に関す
る従来の問題を説明するための断面図である。

【符号の説明】

１１ ＭＯＣＶＤチャンバ １２ ＣＶＤチャンバ １３ スパッタエッチングチャンバ １４ Ｃｕ配線膜 １５ 層間絶縁膜 １６ ビアホール １８ 下地膜

───────────────────────────────────────────────────── フロントページの続き (72)発明者 関口 敦 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 Ｆターム(参考） 4K030 AA11 AA13 AA17 BA01 BA18 BA38 BB13 CA04 CA12 DA04 FA01 FA02 FA03 FA04 HA01 JA09 LA15 4M104 BB04 BB30 CC01 DD44 DD45 FF18 FF23 HH01 HH08 5F004 AA09 AA14 BA04 BA14 BA20 BB11 BC06 BD04 BD05 CA04 CA06 DA23 DA24 DA25 EB01 EB02 EB03 5F033 HH11 HH33 JJ11 JJ33 KK11 KK33 MM02 MM12 MM13 NN05 NN07 PP02 PP06 PP11 QQ08 QQ14 QQ98 XX05 XX13 XX34

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＭＯＣＶＤ法により原料としてテトラキ
   スジアルキルアミノチタン（ＴＤＡＡＴ）を用いて拡散
   バリア用ＴｉＮ膜を成膜し、前記ＴｉＮ膜の上に配線用
   Ｃｕ膜を成膜する方法であって、前記ＴｉＮ膜の成膜工
   程と前記Ｃｕ膜の成膜工程の間にビアホールの底部に存
   するＴｉＮ膜を１５Ｐａ以下の圧力範囲で、アルゴン、
   窒素、および水素のうちいずれか１種類のガス、あるい
   は２種類以上の混合ガスを用いて除去するプラズマ処理
   工程を設けたことを特徴とするＣｕ配線膜形成方法。