JP2000330136A - Electrooptical device - Google Patents

Electrooptical device

Info

Publication number
JP2000330136A
JP2000330136A JP2000068182A JP2000068182A JP2000330136A JP 2000330136 A JP2000330136 A JP 2000330136A JP 2000068182 A JP2000068182 A JP 2000068182A JP 2000068182 A JP2000068182 A JP 2000068182A JP 2000330136 A JP2000330136 A JP 2000330136A
Authority
JP
Japan
Prior art keywords
tft
peripheral circuit
pixel
tfts
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000068182A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000068182A priority Critical patent/JP2000330136A/en
Publication of JP2000330136A publication Critical patent/JP2000330136A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To make reducible unnecessary connection with external peripheral circuits as much as possible and remarkably improvable the manufacturing yield, and to make a picture brighter by allowing a pixel matrix to have a function for driving pixel electrodes connected to TFTs and allowing a first peripheral circuit and a second peripheral circuit to have functions other than functions for driving the pixel electrodes. SOLUTION: In a liquid crystal display device having an m×n circuit constitution, only the part 1 of an analog switching array circuit in parts of peripheral circuits connected to wirings in X direction are made to be TFTs similarly in the active elements provided in a pixel element 6. Moreover, only the part 2 of an analog switching array circuit in parts of peripheral circuits connected to wirings of a Y direction is also made to be TFTs and parts of other peripheral circuits are connected to a substrate with ICs 4 by a COG method. Here, parts of peripheral circuits which are made to be TFTs are formed as CTFTs(complementary type TFTs) similarly in the active elements provided in the pixels. Thus, the number of connection parts is considerably reduced and the reliability of this display device is improved.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタを
用いて形成される液晶表示装置に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a liquid crystal display device formed using thin film transistors.

【0002】[0002]

【従来の技術】OA機器等のディスプレイとしてCRT
に代わりフラットディスプレイが注目され、特に大面積
化への期待が強くなってきている。またフラットディス
プレイのその他の応用として壁掛けTVの開発も急ピッ
チで進められている。また、フラットディスプレイのカ
ラー化、高精細化の要求も相当高まってきている。
2. Description of the Related Art CRTs are used as displays for OA equipment and the like.
Instead, flat displays have been attracting attention, and expectations for larger areas have been particularly strong. As other applications of flat displays, development of wall-mounted TVs is also proceeding at a rapid pace. Also, demands for flat display colorization and high definition have been considerably increased.

【0003】このフラットディスプレイの代表例として
液晶表示装置が知られている。これは一対のガラス基板
間に電極を挟んで保持された液晶組成物に電界を加え
て、液晶組成物の状態を変化させ、この状態の違いを利
用して、表示を行う。この液晶の駆動のために薄膜トラ
ンジスタ(以下TFTという)やその他のスイッチング
素子を設けたものや単純にマトリクス構成を持つものが
ある。何れの場合も、縦横(X、Y)方向の各配線に対
して液晶を駆動するための信号を送り出すドライバー回
路がディスプレイ周辺に設けられている。
A liquid crystal display device is known as a typical example of the flat display. In this method, an electric field is applied to a liquid crystal composition held between a pair of glass substrates with an electrode interposed therebetween to change the state of the liquid crystal composition, and display is performed by utilizing the difference between the states. In order to drive the liquid crystal, there are a type provided with a thin film transistor (hereinafter referred to as a TFT) and other switching elements, and a type having a simple matrix configuration. In any case, a driver circuit for sending a signal for driving the liquid crystal to each wiring in the vertical and horizontal (X, Y) directions is provided around the display.

【0004】このドライバー回路は通常は単結晶シリコ
ンのMOS集積回路(IC)で構成されている。このI
Cには各ディスプレイ電極に対応するパッド電極が設け
られており、この両者の間にプリント基板が介在し、先
ずICのパッド電極とプリント基板を接続し、次にプリ
ント基板とディスプレイを接続していた。このプリント
基板はガラスエポキシや紙エポキシの絶縁物基板または
フレキシブルなプラスティックよりなる基板であり、そ
の占有面積はディスプレイと同じかまたはそれ以上の面
積が必要であった。また、同様に容積も相当大きくする
必要があった。
[0004] This driver circuit is usually constituted by a MOS integrated circuit (IC) of single crystal silicon. This I
C is provided with pad electrodes corresponding to the respective display electrodes, and a printed board is interposed between the two. First, the pad electrodes of the IC are connected to the printed board, and then the printed board is connected to the display. Was. This printed circuit board is an insulating substrate made of glass epoxy or paper epoxy or a substrate made of flexible plastic, and the occupied area must be equal to or larger than the display. Similarly, the volume had to be considerably increased.

【0005】[0005]

【発明が解決しようとする課題】このような従来のディ
スプレイは前述のような構成のため以下のような欠点を
有していた。
Such a conventional display has the following disadvantages due to the above-mentioned structure.

【0006】すなわち、マトリクス配線のX方向、Y
方向の表示電極またはソース(ドレイン)配線またはゲ
ート配線の数と同数の接続がプリント基板との間で行わ
れるために、実装技術上接続可能な各接続部間の間隔に
制限があるために、高精細な表示ディスプレイを作製す
ることはできなかった。
That is, the X direction of the matrix wiring, the Y direction
Since the same number of connections as the number of display electrodes or source (drain) wirings or gate wirings in the direction are made with the printed circuit board, there is a limit on the spacing between the connectable connection parts due to mounting technology. A high definition display could not be produced.

【0007】表示ディスプレイ本体以外にプリント基
板、ICおよび接続配線が必要であり、その必要面積お
よび必要容積はディスプレイ本体の数倍にも及んでい
た。
[0007] In addition to the display body, a printed board, an IC, and connection wiring are required, and the required area and volume are several times larger than the display body.

【0008】ディスプレイ本体とプリント基板および
プリント基板とICとの接続箇所が多く、しかも、かな
りの重量があるので接続部分に無理な力が加わり、接続
の信頼性が低かった。
There are many connection points between the display main body and the printed circuit board and between the printed circuit board and the IC, and the connection parts are considerably heavy, so that an excessive force is applied to the connection parts and the reliability of the connection is low.

【0009】一方、このような、欠点を解決する方法と
して、ディスプレイ特にアクティブ素子をスイッチング
素子として使用した表示装置において、アクティブ素子
と周辺回路とを同じ基板上にTFTで構成することが提
案されている。しかしながらこの構成によると前述の3
つの欠点はほぼ解決することができるが、新たに以下の
ような別の問題が発生した。
On the other hand, as a method of solving such a drawback, it has been proposed that, in a display, particularly a display device using an active element as a switching element, the active element and the peripheral circuit are constituted by TFTs on the same substrate. I have. However, according to this configuration, the aforementioned 3
Although the two disadvantages can be almost completely solved, another new problem has arisen.

【0010】アクティブ素子以外に周辺回路をもTF
T化した為に、同一基板上に形成する素子の数が増し、
TFTの製造歩留りが低下した。従ってディスプレイの
製造歩留りも低下した。
In addition to the active elements, peripheral circuits
Because of T, the number of elements formed on the same substrate increases,
The manufacturing yield of the TFT has decreased. Accordingly, the production yield of the display has also been reduced.

【0011】アクティブ素子部分の素子構造に比べ周
辺回路部分は非常に複雑な素子構造を取っている。従っ
て、回路パターンが複雑になり、製造プロセス技術もよ
り高度になり、コストが上昇する。また、当然に多層配
線部分が増し、プロセス工程数の増加とTFTの製造歩
留りの低下が起こった。
The peripheral circuit portion has a very complicated device structure as compared with the device structure of the active device portion. Therefore, the circuit pattern becomes complicated, the manufacturing process technology becomes more sophisticated, and the cost increases. In addition, naturally, the number of multi-layer wirings is increased, and the number of process steps is increased and the manufacturing yield of the TFT is lowered.

【0012】周辺回路を構成するトランジスタは早い
応答速度が要求されるため、通常は多結晶半導体を使用
していた。そのため、半導体層を多結晶化するために、
高温の処理を必要とし、高価な石英基板等を使用しなけ
ればならなかった。
Since a transistor constituting a peripheral circuit requires a high response speed, a polycrystalline semiconductor is usually used. Therefore, in order to polycrystallize the semiconductor layer,
High temperature processing was required, and an expensive quartz substrate or the like had to be used.

【0013】[0013]

【課題を解決するための手段】本発明は上記のような6
つ問題を適度にバランスよく解決するものであり、コス
トが低く、製造歩留りの高い液晶表示装置に関するもの
である。
SUMMARY OF THE INVENTION The present invention relates to the above-described 6 items.
The present invention relates to a liquid crystal display device which solves the problems described above in an appropriately balanced manner, has a low cost, and has a high production yield.

【0014】本発明によると、複数のTFTがマトリク
ス状に配置された画素マトリクスと、前記画素マトリク
スに接続された複数のデータ線と、前記画素マトリクス
に接続された複数の走査線と、前記複数のデータ線に接
続された第1の周辺回路と、前記複数の走査線に接続さ
れた第2の周辺回路と、を有する電気光学装置であっ
て、前記画素マトリクスは、前記TFTに接続された画
素電極を駆動する機能を有しており、前記第1の周辺回
路および前記第2の周辺回路は、前記画素電極を駆動す
る以外の機能を有することを特徴とする電気光学装置が
提供される。
According to the present invention, a pixel matrix in which a plurality of TFTs are arranged in a matrix, a plurality of data lines connected to the pixel matrix, a plurality of scanning lines connected to the pixel matrix, An electro-optical device comprising: a first peripheral circuit connected to the data line; and a second peripheral circuit connected to the plurality of scanning lines, wherein the pixel matrix is connected to the TFT. An electro-optical device is provided, having a function of driving a pixel electrode, wherein the first peripheral circuit and the second peripheral circuit have a function other than driving the pixel electrode. .

【0015】また、本発明によると、マトリクス状に配
置された複数の第1のTFTを有する画素マトリクス
と、前記画素マトリクスに接続された複数のデータ線
と、前記画素マトリクスに接続された複数の走査線と、
前記複数のデータ線に接続された、第2のTFTを有す
る第1の周辺回路と、前記複数の走査線に接続された、
第3のTFTを有する第2の周辺回路と、を有する電気
光学装置であって、前記画素マトリクスは、前記第1の
TFTに接続された画素電極を駆動する機能を有してお
り、前記第1の周辺回路および前記第2の周辺回路は、
前記画素電極を駆動する以外の機能を有しており、前記
第1のTFTと前記第2のTFTとは、同一プロセスで
同時に形成されることを特徴とする電気光学装置が提供
される
According to the invention, a pixel matrix having a plurality of first TFTs arranged in a matrix, a plurality of data lines connected to the pixel matrix, and a plurality of data lines connected to the pixel matrix are provided. Scanning lines,
A first peripheral circuit having a second TFT connected to the plurality of data lines, and a first peripheral circuit connected to the plurality of scanning lines;
And a second peripheral circuit having a third TFT, wherein the pixel matrix has a function of driving a pixel electrode connected to the first TFT. The first peripheral circuit and the second peripheral circuit include:
An electro-optical device is provided, having a function other than driving the pixel electrode, wherein the first TFT and the second TFT are formed simultaneously in the same process.

【0016】また、本発明によると、マトリクス状に配
置された複数の第1のTFTを有する画素マトリクス
と、前記画素マトリクスに接続された複数のデータ線
と、前記画素マトリクスに接続された複数の走査線と、
前記複数のデータ線に接続された、第2のTFTを有す
る第1の周辺回路と、前記複数の走査線に接続された、
第3のTFTを有する第2の周辺回路と、を有する電気
光学装置であって、前記画素マトリクスは、前記第1の
TFTに接続された画素電極を駆動する機能を有してお
り、前記第1の周辺回路および前記第2の周辺回路は、
前記画素電極を駆動する以外の機能を有しており、前記
第1の周辺回路は、前記第2のTFTを有する回路とI
Cを有しており、前記第2の周辺回路は、前記第3のT
FTを有する回路とICを有しており、前記第1のTF
Tと前記第2のTFTとは、同一プロセスで同時に形成
されることを特徴とする電気光学装置が提供される。
According to the invention, a pixel matrix having a plurality of first TFTs arranged in a matrix, a plurality of data lines connected to the pixel matrix, and a plurality of data lines connected to the pixel matrix are provided. Scanning lines,
A first peripheral circuit having a second TFT connected to the plurality of data lines, and a first peripheral circuit connected to the plurality of scanning lines;
And a second peripheral circuit having a third TFT, wherein the pixel matrix has a function of driving a pixel electrode connected to the first TFT. The first peripheral circuit and the second peripheral circuit include:
The first peripheral circuit has a function other than driving the pixel electrode, and the first peripheral circuit includes a circuit having the second TFT.
C, and the second peripheral circuit includes the third T
A circuit having an FT and an IC, wherein the first TF
An electro-optical device is provided, wherein T and the second TFT are formed simultaneously in the same process.

【0017】すなわち、複数のゲート線、複数のソース
(ドレイン)線および薄膜トランジスタを有する画素マ
トリクスが形成された第1の基板と前記第1の基板に対
抗して配置された第2の基板と前記一対の基板間に保持
された液晶組成物よりなる電気光学装置であって、前記
第1の基板上に形成されるXまたはY方向のマトリクス
配線に接続されている周辺回路のうちの少なくとも一部
の周辺回路を前記画素に接続されたアクティブ素子と同
様の構造の薄膜トランジスタとし、残りの周辺回路は半
導体チップで構成されているものである。
That is, a first substrate on which a pixel matrix having a plurality of gate lines, a plurality of source (drain) lines and a thin film transistor is formed, a second substrate disposed opposite to the first substrate, and An electro-optical device including a liquid crystal composition held between a pair of substrates, wherein at least a part of a peripheral circuit connected to a matrix wiring in an X or Y direction formed on the first substrate. Is a thin film transistor having the same structure as the active element connected to the pixel, and the remaining peripheral circuits are constituted by semiconductor chips.

【0018】また、TFT化しない残りの周辺回路とし
てのICと基板との接続はICチップを直接基板上に設
けて、各接続端子と接続するCOG法やICチップを1
個毎にフレキシブルな有機樹脂基板上に設け、その樹脂
基板とディスプレイ基板とを接続しするTAB法によ
り、実現できる。
The connection between the IC and the substrate as the remaining non-TFT peripheral circuits and the substrate is performed by directly providing an IC chip on the substrate and using a COG method or an IC chip connected to each connection terminal.
This can be realized by a TAB method in which individual resin substrates are provided on a flexible organic resin substrate and the resin substrate and the display substrate are connected.

【0019】すなわち、本発明は液晶表示装置の周辺回
路の全てをTFT化するのでなく、素子構造の簡単な部
分のみ、または素子数の少ない機能部分のみ、または汎
用のICが入手しにくい回路部分のみ、さらにはICの
コストが高い部分のみをTFT化して、液晶表示装置の
製造歩留りを向上させるとともに、製造コストを下げる
ことができる。
That is, the present invention does not use all the peripheral circuits of a liquid crystal display device as TFTs, but only a simple part of the element structure, only a functional part having a small number of elements, or a circuit part where a general-purpose IC is difficult to obtain. Only the portion where the cost of the IC is high, or only the portion where the cost of the IC is high, is made TFT, so that the production yield of the liquid crystal display device can be improved and the production cost can be reduced.

【0020】また、周辺回路の一部をTFT化すること
により、従来では相当な数が必要であった外付けのIC
の数を減らし、製造コストを下げることができる。
In addition, by forming a part of the peripheral circuit into a TFT, an external IC which has conventionally required a considerable number is required.
And the manufacturing cost can be reduced.

【0021】さらにまた、アクティブ素子と周辺回路を
同じプロセスにて作成した相補型構成(CTFT)の薄
膜トランジスタとすると、画素駆動の能力が向上し、周
辺回路に冗長性を与えることができ、余裕のある液晶表
示装置の駆動を行うことができた。
Furthermore, if the active element and the peripheral circuit are formed by the complementary process (CTFT) thin film transistor formed by the same process, the driving capability of the pixel is improved, the redundancy can be given to the peripheral circuit, and the margin can be provided. A certain liquid crystal display device could be driven.

【0022】また、周辺回路全部をTFT化するとディ
スプレイ用の基板の寸法をX方向およびY方向の両方に
大きくする必要があり表示装置全体の専有面積が大きく
なるが、一部のみをTFT化するとほんの少しだけ基板
を大きくするだけですみ、表示装置を使用するコンピュ
ーターや装置の外形寸法に容易にあわせることができか
つ専有面積と専有容積の少ない表示装置を実現できる。
When the entire peripheral circuit is formed as a TFT, the size of the display substrate must be increased in both the X direction and the Y direction, and the occupied area of the entire display device increases. Only a small size of the substrate is required, and the display device can be easily adjusted to the external dimensions of the computer or the device using the display device, and the display device occupies a small area and volume.

【0023】周辺回路中の素子構造が複雑である部分、
例えば、多層配線が必要な素子構造やアンプの機能を持
たせた部分等をTFT化するのに高度な作製技術が必要
になるが、一部をTFT化することで、技術的に難しい
部分は従来のICを使用し、簡単な素子構造あるいは単
純な機能の部分をTFT化でき、低コストで高い歩留り
で表示装置を実現できる。
Parts where the element structure in the peripheral circuit is complicated,
For example, a high-level fabrication technology is required to turn the element structure that requires multilayer wiring or the part with the function of an amplifier into a TFT, but the part that is technically difficult by turning part of the TFT into a TFT. By using a conventional IC, a portion having a simple element structure or a simple function can be formed into a TFT, and a display device can be realized at low cost and high yield.

【0024】また、一部のみTFT化することで、周辺
回路部分の薄膜トランジスタの数を相当減らすことがで
きる、単純にX方向、Y方向の周辺回路の機能が同じ場
合はほぼその数は半数となる。このように、TFT化す
る素子数を減らすことで、基板の製造歩留りを向上させ
ることができ、かつ基板の面積、容積を減少できた表示
装置を低コストで実現することが可能となった。
Further, by forming only a part of the TFTs, the number of thin film transistors in the peripheral circuit portion can be considerably reduced. If the functions of the peripheral circuits in the X and Y directions are the same, the number is almost half. Become. As described above, by reducing the number of elements to be TFTs, the production yield of the substrate can be improved, and a display device in which the area and volume of the substrate can be reduced can be realized at low cost.

【0025】さらに、TFTに使用される半導体層を従
来から使用されている、多結晶またはアモルファス半導
体ではなく、新しい概念のセミアモルファス半導体を使
用することで、低温で作製ができ、しかも、キャリアの
移動度の非常に大きい、応答速度の早いTFTを実現す
ることができる。
Furthermore, by using a semi-amorphous semiconductor of a new concept instead of a conventionally used polycrystalline or amorphous semiconductor as a semiconductor layer used for a TFT, the semiconductor layer can be manufactured at a low temperature, and the carrier of A TFT with very high mobility and high response speed can be realized.

【0026】このセミアモルファス半導体とは、LPC
VD法、スパッタ法あるいはPCVD法等により膜形成
の後に熱結晶化処理を施して得られるが、以下にはスパ
ッタ法を例にとり説明をする。
This semi-amorphous semiconductor is an LPC
It is obtained by performing a thermal crystallization treatment after forming a film by a VD method, a sputtering method, a PCVD method, or the like. The following description will be made by using a sputtering method as an example.

【0027】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ(衝撃)によりターゲットからは原子状のシリコンが
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。
That is, when a single crystal silicon semiconductor is used as a target in the sputtering method and sputtering is performed with a mixed gas of hydrogen and argon, atomic silicon is separated from the target by sputtering (impact) of heavy atoms of argon, and the silicon is formed. While flying on a substrate having a surface, a cluster of tens to hundreds of thousands of atoms solidified at the same time leaves the target as a cluster and flies to the surface to be formed.

【0028】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、結合した状態で被
形成面上に秩序性の比較的高い領域として作られる。す
なわち、被膜形成面上には秩序性の高い、かつ周辺にSi
-H結合を有するクラスタと純粋のアモルファス珪素との
混合物の状態を実現する。これを450℃〜700℃の
非酸化性気体中での熱処理により、クラスタの外周辺の
Si-H結合は他のSi-H結合と反応し、Si-Si結合を作る。
During the flight, hydrogen bonds with the dangling bonds of silicon in the outer periphery of the cluster, and forms a region having a relatively high order on the surface to be formed in the bonded state. In other words, on the film formation surface, there is high order
A state of a mixture of clusters having -H bonds and pure amorphous silicon is realized. This is heat-treated in a non-oxidizing gas at 450 ° C.
The Si-H bond reacts with another Si-H bond to form a Si-Si bond.

【0029】この結合はお互い引っぱりあうと同時に、
秩序性の高いクラスタはより高い秩序性の高い状態、す
なわち結晶化に相を移そうとする。しかし、隣合ったク
ラスタ間は、互いに結合したSi-Si がそれぞれのクラス
タ間を引っぱりあう。その結果は、結晶は格子歪を持ち
レーザラマンでの結晶ピークは単結晶の520cm-1より低
波数側にずれて測定される。
This bond pulls each other,
Highly ordered clusters tend to transfer phase to a higher ordered state, ie crystallization. However, between adjacent clusters, Si-Si bonded to each other pulls each cluster. As a result, the crystal has lattice distortion, and the crystal peak in laser Raman is measured shifted from the single crystal of 520 cm −1 to a lower wave number side.

【0030】また、このクラスタ間のSi-Si結合は互い
のクラスタをアンカリング(連結)するため、各クラス
タでのエネルギバンドはこのアンカリングの個所を経て
互いに電気的に連結しあえる。そのため結晶粒界がキャ
リアのバリアとして働く多結晶シリコンとは根本的に異
なり、キャリア移動度も10〜200cm2/V Secを得ることが
できる。
Further, since the Si-Si bond between the clusters anchors (connects) each other, the energy band in each cluster can be electrically connected to each other via the anchoring portion. Therefore, it is fundamentally different from polycrystalline silicon in which a crystal grain boundary acts as a carrier barrier, and a carrier mobility of 10 to 200 cm 2 / V Sec can be obtained.

【0031】つまり、かるる定義に基づくセミアモルフ
ァス半導体は見掛け上結晶性を持ちながらも、電気的に
は結晶粒界が実質的にない状態を予想できる。もちろ
ん、アニール温度がシリコン半導体の場合の450℃〜
700℃という中温アニールではなく、1000℃また
はそれ以上の結晶成長をともなう結晶化をさせる時はこ
の結晶成長により、膜中の酸素等が粒界に折出し、バリ
アを作ってしまう。これは、単結晶と同じ結晶と粒界の
ある材料(多結晶)である。
That is, a semi-amorphous semiconductor based on such a definition can be expected to have a state in which although it has apparent crystallinity, there is substantially no crystal grain boundary electrically. Of course, the annealing temperature is 450 ° C.
When crystallization accompanied by crystal growth of 1000 ° C. or more is performed instead of the intermediate temperature annealing at 700 ° C., oxygen and the like in the film are bent out to the grain boundaries due to the crystal growth, and a barrier is formed. This is a material (polycrystal) having the same crystal and grain boundaries as a single crystal.

【0032】また、この半導体におけるクラスタ間のア
ンカリングの程度をより大きくすると、よりキャリア移
動度は大きくなる。このためにはこの膜中にある酸素量
を7×1019cm-3好ましくは1×1019cm-3以下にすると、
さらに600℃よりも低い温度で結晶化ができるに加え
て、高いキャリア移動度を得ることができる。
Further, when the degree of anchoring between clusters in the semiconductor is further increased, the carrier mobility is further increased. For this purpose, when the amount of oxygen in the film is reduced to 7 × 10 19 cm −3, preferably 1 × 10 19 cm −3 or less,
Further, in addition to crystallization at a temperature lower than 600 ° C., high carrier mobility can be obtained.

【0033】[0033]

【実施例1】本実施例では図1に示すようなm×nの回
路構成の液晶表示装置を用いて説明を行う。すなわち図
1のX方向の配線に接続された周辺回路部分のうちアナ
ログスイッチアレー回路部分1のみを画素6に設けられ
たアクティブ素子と同様にTFT化5し、Y方向配線に
接続された周辺回路部分もアナログスイッチアレー回路
部分2のみをTFT化しその他の周辺回路部分はIC4
で、COG法により基板に接続している。ここで、TF
T化した周辺回路部分は画素に設けられたアクティブ素
子と同様にCTFT(相補型構成)として形成してあ
る。
[Embodiment 1] In this embodiment, description will be made using a liquid crystal display device having an m × n circuit configuration as shown in FIG. That is, only the analog switch array circuit portion 1 among the peripheral circuit portions connected to the wiring in the X direction in FIG. 1 is formed into a TFT 5 in the same manner as the active element provided in the pixel 6, and the peripheral circuit connected to the Y direction wiring. As for the part, only the analog switch array circuit part 2 is converted to a TFT, and the other peripheral circuit parts are IC4.
And is connected to the substrate by the COG method. Where TF
The T-shaped peripheral circuit portion is formed as a CTFT (complementary configuration) similarly to the active element provided in the pixel.

【0034】この回路構成に対応する実際の電極等の配
置構成を図2に示している。図2は説明を簡単にする為
2×2に相当する部分のみ記載されている。
FIG. 2 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. FIG. 2 shows only a portion corresponding to 2 × 2 for the sake of simplicity.

【0035】まず、本実施例で使用する液晶表示装置上
のTFTの作製方法を図3を使用して説明する。図3
(A)において、石英ガラス等の高価でない700℃以
下、例えば約600℃の熱処理に耐え得るガラス50上
にマグネトロンRF(高周波)スパッタ法を用いてブロ
ッキング層51としての酸化珪素膜を1000〜300
0Åの厚さに作製する。プロセス条件は酸素100%雰
囲気、成膜温度15℃、出力400〜800W、圧力
0.5Paとした。タ−ゲットに石英または単結晶シリ
コンを用いた成膜速度は30〜100Å/分であった。
First, a method for manufacturing a TFT on a liquid crystal display device used in this embodiment will be described with reference to FIGS. FIG.
In (A), a silicon oxide film as a blocking layer 51 is formed on a glass 50 that can withstand a heat treatment at an inexpensive temperature of 700 ° C. or less, for example, about 600 ° C.
It is made to a thickness of 0 °. The process conditions were a 100% oxygen atmosphere, a film formation temperature of 15 ° C., an output of 400 to 800 W, and a pressure of 0.5 Pa. The film formation rate using quartz or single crystal silicon as a target was 30 to 100 ° / min.

【0036】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6) またはトリシラン(Si3H8) をCVD
装置に供給して成膜した。反応炉内圧力は30〜300
Paとした。成膜速度は50〜250Å/ 分であった。
NTFTとPTFTとのスレッシュホ−ルド電圧(Vt
h)に概略同一に制御するため、ホウ素をジボランを用
いて1×1015〜1×1018cm-3の濃度として成膜中に添加
してもよい。
On this, a silicon film was formed by LPCVD (low pressure gas phase), sputtering or plasma CVD. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
CVD of disilane (Si 2 H 6 ) or trisilane (Si 3 H 8 )
The film was supplied to the apparatus to form a film. Reactor pressure is 30 ~ 300
Pa. The deposition rate was 50-250 ° / min.
Threshold voltage (Vt) between NTFT and PTFT
In order to control substantially the same as in h), boron may be added at a concentration of 1 × 10 15 to 1 × 10 18 cm −3 during film formation using diborane.

【0037】スパッタ法で行う場合、スパッタ前の背圧
を1×10-5Pa以下とし、単結晶シリコンをタ−ゲット
として、アルゴンに水素を20〜80%混入した雰囲気
で行った。例えばアルゴン20%、水素80%とした。
成膜温度は150℃、周波数は13.56MHz、スパ
ッタ出力は400〜800W、圧力は0.5Paであっ
た。
When the sputtering method is used, the back pressure before the sputtering is set to 1 × 10 −5 Pa or less, and single crystal silicon is used as a target in an atmosphere in which 20 to 80% of hydrogen is mixed with argon. For example, argon was 20% and hydrogen was 80%.
The film formation temperature was 150 ° C., the frequency was 13.56 MHz, the sputter output was 400 to 800 W, and the pressure was 0.5 Pa.

【0038】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH4)ま
たはジシラン(Si2H6) を用いた。これらをPCVD装置
内に導入し、13.56MHzの高周波電力を加えて成
膜した。
When a silicon film is formed by the plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH4) or disilane (Si 2 H 6 ) is used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.

【0039】これらの方法によって形成された被膜は、
酸素が5×1021cm-3以下であることが好ましい。この酸
素濃度が高いと、結晶化させにくく、熱アニ−ル温度を
高くまたは熱アニ−ル時間を長くしなければならない。
また少なすぎると、バックライトによりオフ状態のリ−
ク電流が増加してしまう。そのため4×1019〜4×10 21
cm-3の範囲とした。水素は4×1020cm-3であり、珪素4
×1022cm-3として比較すると1原子%であった。また、
ソ−ス、ドレインに対してより結晶化を助長させるた
め、酸素濃度を7×1019cm-3以下、好ましくは1×1019
cm-3以下とし、ピクセル構成するTFTのチャネル形成
領域のみに酸素をイオン注入法により5×1020〜5×10
21cm-3となるように添加してもよい。その時周辺回路を
構成するTFTには光照射がなされないため、この酸素
の混入をより少なくし、より大きいキャリア移動度を有
せしめることは、高周波動作をさせるためる有効であ
る。
The coatings formed by these methods are:
Oxygen is 5 × 10twenty onecm-3The following is preferred. This acid
If the element concentration is high, it is difficult to crystallize and the thermal annealing temperature
High or long thermal annealing times must be used.
If the amount is too small, the lamp is turned off by the backlight.
Current increases. Therefore 4 × 1019~ 4 × 10 twenty one
cm-3Range. Hydrogen is 4 × 1020cm-3And silicon 4
× 10twenty twocm-3Was 1 atomic%. Also,
For promoting crystallization of source and drain
The oxygen concentration is 7 × 1019cm-3Below, preferably 1 × 1019
cm-3The following is the channel formation of the TFT that constitutes the pixel
Oxygen is ion-implanted only in the region 5 × 1020~ 5 × 10
twenty onecm-3You may add so that it may become. At that time, peripheral circuits
Since the constituent TFTs are not irradiated with light,
Less carrier contamination and higher carrier mobility
Is effective for high frequency operation.
You.

【0040】次に、アモルファス状態の珪素膜を500
〜5000Å、例えば1500Åの厚さに作製の後、4
50〜700℃の温度にて12〜70時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて600
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニ−ルさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。
Next, the amorphous silicon film is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 600 hours in a hydrogen atmosphere
It was kept at a temperature of ° C. Since a silicon oxide film having an amorphous structure is formed on the surface of the substrate under the silicon film, no specific nucleus is present in this heat treatment, and the whole is annealed uniformly. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.

【0041】アニ−ルにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レ−ザラ
マン分光により測定すると単結晶の珪素のピ−ク522
cm-1より低周波側にシフトしたピ−クが観察される。そ
れの見掛け上の粒径は半値巾から計算すると、50〜5
00Åとマイクロクリスタルのようになっているが、実
際はこの結晶性の高い領域は多数あってクラスタ構造を
有し、各クラスタ間は互いに珪素同志で結合(アンカリ
ング) がされたセミアモルファス構造の被膜を形成させ
ることができた。
By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. When measured by laser Raman spectroscopy, a single crystal silicon peak 522 is obtained.
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size is 50 to 5 when calculated from the half width.
Although it is a microcrystal with a size of 00Å, there are actually a large number of regions with high crystallinity and a cluster structure, and a semi-amorphous structure film in which each cluster is bonded to each other by silicon (anchoring). Could be formed.

【0042】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGBの
明確に存在する多結晶珪素よりも高いキャリア移動度と
なる。即ちホ−ル移動度(μh)=10〜200cm2
VSec、電子移動度(μe )=15〜300cm2 /V
Secが得られる。
As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through anchored locations, resulting in higher carrier mobility than so-called GB polycrystalline silicon. That is, hole mobility (μh) = 10 to 200 cm 2 /
VSec, electron mobility (μe) = 15 to 300 cm 2 / V
Sec is obtained.

【0043】他方、上記の如き中温でのアニ−ルではな
く、900〜1200℃の高温アニ−ルにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm2/Vsec以上の移動度がなかな
か得られないのが実情である。即ち、本実施例ではかく
の如き理由により、セミアモルファスまたはセミクリス
タル構造を有するシリコン半導体を用いている。
On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at medium temperature as described above, segregation of impurities in the film occurs due to solid phase growth from nuclei. , GB contain many impurities such as oxygen, carbon, and nitrogen, and have a high mobility in the crystal. However, a barrier is formed in the GB to hinder the movement of carriers there. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.

【0044】図3(A) において、珪素膜を第1のフォト
マスクにてフォトエッチングを施し、PTFT用の領
域22(チャネル巾20μm)を図面の右側に、NTFT
用の領域13を左側に作製した。
In FIG. 3A, a silicon film is subjected to photoetching using a first photomask, and a PTFT region 22 (channel width 20 μm) is placed on the right side of the drawing in the NTFT.
Region 13 was formed on the left side.

【0045】この上に酸化珪素膜をゲイト絶縁膜として
500〜2000Å例えば1000Åの厚さに形成し
た。これはブロッキング層としての酸化珪素膜の作製と
同一条件とした。この成膜中に弗素を少量添加し、ナト
リウムイオンの固定化をさせてもよい。
On this, a silicon oxide film was formed as a gate insulating film to a thickness of 500 to 2000 {for example, 1000}. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.

【0046】この後、この上側にリンが1〜5×1021cm
-3の濃度に入ったシリコン膜またはこのシリコン膜とそ
の上にモリブデン(Mo)、タングステン(W),MoSi2 または
WSi2との多層膜を形成した。これを第2のフォトマスク
にてパタ−ニングして図3(B) を得た。PTFT用の
ゲイト電極55、NTFT用のゲイト電極56を形成し
た。例えばチャネル長10μm、ゲイト電極としてリン
ド−プ珪素を0.2μm、その上にモリブデンを0.3
μmの厚さに形成した。 図3(C)において、フォト
レジスト57をフォトマスクを用いて形成し、PTF
T用のソ−ス59ドレイン58に対し、ホウ素を1〜5
×1015cm-2のド−ズ量でイオン注入法により添加し
た。 次に図3(D)の如く、フォトレジスト61をフ
ォトマスクを用いて形成した。NTFT用のソ−ス6
4、ドレイン62としてリンを1〜5×1015cm-2のド
ーズ量でイオン注入法により添加した。
Thereafter, 1 to 5 × 10 21 cm of phosphorus is placed on the upper side.
-3 concentration silicon film or this silicon film and molybdenum (Mo), tungsten (W), MoSi2 or
A multilayer film with WSi2 was formed. This was patterned using a second photomask to obtain FIG. 3 (B). A gate electrode 55 for PTFT and a gate electrode 56 for NTFT were formed. For example, a channel length is 10 μm, a gate electrode is 0.2 μm of phosphorus silicon, and 0.3 μm of molybdenum is placed thereon.
It was formed to a thickness of μm. In FIG. 3C, a photoresist 57 is formed using a photomask, and a PTF is formed.
Boron is added to the source 59 for T
It was added by ion implantation at a dose of × 10 15 cm -2 . Next, as shown in FIG. 3D, a photoresist 61 was formed using a photomask. Source 6 for NTFT
4. As the drain 62, phosphorus was added at a dose of 1 to 5 × 10 15 cm −2 by ion implantation.

【0047】これらはゲイト絶縁膜54を通じて行っ
た。しかし図3(B)において、ゲイト電極55、56
をマスクとしてシリコン膜上の酸化珪素を除去し、その
後、ホウ素、リンを直接珪素膜中にイオン注入してもよ
い。
These operations were performed through the gate insulating film 54. However, in FIG. 3B, the gate electrodes 55, 56
May be used as a mask to remove silicon oxide on the silicon film, and then boron and phosphorus may be directly ion-implanted into the silicon film.

【0048】次に、600℃にて10〜50時間再び加
熱アニ−ルを行った。PTFTのソ−ス59、ドレイン
58NTFTのソ−ス64、ドレイン62を不純物を活
性化してP+ 、N+ として作製した。またゲイト電極5
5、56下にはチャネル形成領域60、63がセミアモ
ルファス半導体として形成されている。
Next, annealing was performed again at 600 ° C. for 10 to 50 hours. The source 59 of the PTFT and the source 64 and the drain 62 of the drain 58NTFT were formed as P + and N + by activating impurities. Gate electrode 5
Channel formation regions 60 and 63 are formed below 5 and 56 as semi-amorphous semiconductors.

【0049】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、大画素の液晶表示装置にきわめて適したプロセスで
ある。
In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and the process is very suitable for a liquid crystal display device having a large pixel.

【0050】本実施例では熱アニ−ルは図3(A)、
(D)で2回行った。しかし図3(A)のアニ−ルは求
める特性により省略し、双方を図3(D)のアニ−ルに
より兼ね製造時間の短縮を図ってもよい。図4(A)に
おいて、層間絶縁物65を前記したスパッタ法により酸
化珪素膜の形成として行った。この酸化珪素膜の形成は
LPCVD法、光CVD法、常圧CVD法を用いてもよ
い。例えば0.2〜0.6μmの厚さに形成し、その後、
フォトマスクを用いて電極用の窓66を形成した。さ
らに、これら全体にアルミニウムをスパッタ法により形
成し、リ−ド71、72およびコンタクト67、68を
フォトマスクを用いて作製した後、表面を平坦化用有
機樹脂69例えば透光性ポリイミド樹脂を塗布形成し、
再度の電極穴あけをフォトマスクにて行った。
In this embodiment, the thermal annealing is performed as shown in FIG.
(D) was performed twice. However, the annealing in FIG. 3A may be omitted depending on the desired characteristics, and both may be replaced by the annealing in FIG. 3D to shorten the manufacturing time. In FIG. 4A, a silicon oxide film is formed on the interlayer insulator 65 by the above-described sputtering method. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it is formed to a thickness of 0.2 to 0.6 μm, and thereafter,
A window 66 for an electrode was formed using a photomask. Further, aluminum is formed on the entire surface by sputtering, and leads 71 and 72 and contacts 67 and 68 are formed using a photomask. Then, the surface is flattened with an organic resin 69 for flattening, for example, a translucent polyimide resin. Forming
The electrode drilling was performed again using a photomask.

【0051】図4(B)に示す如く2つのTFTを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりITO(インジュ−ム・スズ酸化膜)を形成し
た。それをフォトマスクによりエッチングし、電極7
0を構成させた。このITOは室温〜150℃で成膜
し、200〜400℃の酸素または大気中のアニ−ルに
より成就した。かくの如くにしてPTFT22とNTF
T13と透明導電膜の電極70とを同一ガラス基板50
上に作製した。得られたTFTの電気的な特性はPTF
Tで移動度は20(cm2/Vs)、Vthは−5.9(V)で、
NTFTで移動度は40(cm2/Vs)、Vthは5.0(V)
であった。
As shown in FIG. 4B, in order to connect the two TFTs to a complementary structure and connect the output terminals thereof to the electrodes of one pixel of the liquid crystal device as transparent electrodes, ITO (indium metal) is formed by sputtering. A tin oxide film). It is etched using a photomask and the electrodes 7
0 was configured. This ITO film was formed at room temperature to 150 ° C., and was achieved by oxygen at 200 to 400 ° C. or annealing in air. Thus, PTFT 22 and NTF
The same glass substrate 50 as T13 and the electrode 70 of the transparent conductive film
Made above. The electrical characteristics of the obtained TFT are PTF
At T, the mobility is 20 (cm 2 / Vs), Vth is -5.9 (V),
The mobility of NTFT is 40 (cm 2 / Vs) and Vth is 5.0 (V).
Met.

【0052】この液晶表示装置の画素部分の電極等の配
置を図2に示している。NTFT13を第1の走査線1
5とデータ線21との交差部に設け、第1の走査線15
とデータ線14との交差部にも他の画素用のNTFTが
同様に設けられている。一方PTFTは第2の走査線1
8とデータ線21との交差部に設けられている。また、
隣接した他の第1の走査線16とデータ線21との交差
部には、他の画素用のNTFTが設けられている。この
ようなC/TFTを用いたマトリクス構成を有せしめ
た。NTFT13は、ドレイン64の入力端のコンタク
トを介し第1の走査線15に連結され、ゲイト56は多
層配線形成がなされたデータ線21に連結されている。
ソ−ス62の出力端はコンタクトを介して画素の電極1
7に連結している。
FIG. 2 shows an arrangement of electrodes and the like in a pixel portion of the liquid crystal display device. NTFT 13 is connected to the first scanning line 1
5 at the intersection of the data line 21 and the first scanning line 15
NTFTs for other pixels are similarly provided at the intersections between the data lines 14 and the data lines 14. On the other hand, PTFT is the second scanning line 1
8 and the data line 21. Also,
An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 16 and data line 21. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the first scanning line 15 via a contact at the input end of the drain 64, and the gate 56 is connected to the data line 21 on which a multilayer wiring is formed.
The output terminal of the source 62 is connected to the pixel electrode 1 through a contact.
7 is connected.

【0053】他方、PTFT22はドレイン58の入力
端がコンタクトを介して第2の走査線18に連結され、
ゲイト55はデータ線21に、ソ−ス59の出力端はコ
ンタクトを介してNTFTと同様に画素電極17に連結
している。かくして一対の走査線15、18に挟まれた
間(内側) に、透明導電膜よりなる画素23とC/TF
Tとにより1つのピクセルを構成せしめた。かかる構造
を左右、上下に繰り返すことにより、2×2のマトリク
スをそれを拡大した640×480、1280×960
といった大画素の液晶表示装置とすることができる。
On the other hand, the PTFT 22 has an input terminal of the drain 58 connected to the second scanning line 18 through a contact,
The gate 55 is connected to the data line 21 and the output terminal of the source 59 is connected to the pixel electrode 17 via a contact in the same manner as the NTFT. Thus, the pixel 23 made of the transparent conductive film and the C / TF are interposed (inside) between the pair of scanning lines 15 and 18.
T constituted one pixel. By repeating such a structure left, right, up and down, a 2 × 2 matrix is enlarged to 640 × 480, 1280 × 960.
Large-pixel liquid crystal display device.

【0054】このようにスィッチング素子と同じプロセ
スで作製されたNTFT13とPTFT22とが設けら
れたCMOS構成となっている。
As described above, a CMOS configuration is provided in which the NTFT 13 and the PTFT 22 manufactured by the same process as the switching element are provided.

【0055】上記のようにして、片方の基板を完成し、
他方の基板と従来よりの方法で貼り合わせ、STN液晶
を基板間に注入する。次に、残りの周辺回路として、I
C4を使用する。このIC4はCOGにより基板のX方
向の配線およびY方向の配線の各々と接続されている。
このIC4には外部から電源、データの供給の為の接続
リードが各々に接続されているだけで、基板の一辺全て
に接続の為のFPCが張りつけられているようなことは
なく、接続部分の数が相当減り信頼性が向上する。上記
のようにして、液晶表示装置を完成した。
As described above, one of the substrates is completed.
The other substrate is bonded by a conventional method, and STN liquid crystal is injected between the substrates. Next, as the remaining peripheral circuits, I
Use C4. This IC 4 is connected to each of the X-direction wiring and the Y-direction wiring of the substrate by COG.
This IC 4 is only connected to connection leads for supplying power and data from the outside, and there is no FPC for connection on one side of the board. The number is considerably reduced and reliability is improved. Thus, a liquid crystal display device was completed.

【0056】本実施例においては、X方向側の周辺回路
のうちアナログスイッチアレー部分1のみをY方向側の
周辺回路のうちアナログスイッチアレー部分2のみをT
FT化し、スィッチング素子と同じプロセスでC/TF
T化し、残りの周辺回路部分をIC4で構成したが、特
にこの構成に限定されることはなく、TFT化する際の
歩留り、TFT化する際のプロセス技術上の問題等を考
慮して、よりTFT化が簡単な部分のみをTFT化すれ
ばよい。
In this embodiment, only the analog switch array portion 1 of the peripheral circuits on the X direction side is connected to the analog switch array portion 2 of the peripheral circuits on the Y direction side only.
FT and C / TF in the same process as the switching element
Although the peripheral circuit portion is configured by IC4, the configuration is not particularly limited to this configuration. Considering the yield at the time of forming the TFT, the problem of the process technology at the time of forming the TFT, and the like, Only the portion that is easy to make into a TFT may be made into a TFT.

【0057】本実施例では半導体膜として、セミアモル
ファス半導体を使用したので、その移動度は非単結晶半
導体を使用したTFTに比べて10倍以上の値が得られ
ている。そのため、早い応答速度を必要とされる周辺の
回路のTFTにも、十分使用でき、従来のように、周辺
回路部分のTFTを特別に結晶化処理する必要もなくア
クティブ素子と同じプロセスで作成することができた。
In this embodiment, since a semi-amorphous semiconductor is used as the semiconductor film, the mobility is at least ten times higher than that of a TFT using a non-single-crystal semiconductor. Therefore, it can be used satisfactorily even for TFTs in peripheral circuits that require a high response speed, and is manufactured by the same process as an active element without the need to specially crystallize TFTs in a peripheral circuit portion as in the related art. I was able to.

【0058】また、液晶の画素に接続されたアクティブ
素子として、C/TFT構成としたので、動作マージン
が拡大し、画素の電位がふらつくことはなく一定の表示
レベルを確保でき、また一方のTFTが不良でも特に目
立った欠陥表示都ならない等の利点があった。
Also, since the active element connected to the liquid crystal pixel is of a C / TFT configuration, the operating margin is expanded, the pixel potential does not fluctuate, and a constant display level can be ensured. However, there is an advantage that even if the defect is not good, a noticeable defect is not displayed.

【0059】[0059]

【実施例2】本実施例の液晶表示装置の概略外観図を図
5に示す。基本的な回路等は実施例1と全く同じであ
る。図5において、Y方向の配線に接続された周辺回路
のうちIC4で構成されている部分は、COG法によ
り、基板上に直接ICが形成されている。このIC4は
基板の上下の部分に分けて設けられている。
Embodiment 2 FIG. 5 shows a schematic external view of a liquid crystal display device of this embodiment. The basic circuit and the like are exactly the same as in the first embodiment. In FIG. 5, a portion of the peripheral circuit connected to the wiring in the Y direction, which is configured by the IC 4, has the IC formed directly on the substrate by the COG method. The IC 4 is provided separately on the upper and lower portions of the substrate.

【0060】この場合IC4のパッド電極とY方向配線
との接続にいて、ICを片側のみに形成した場合に比べ
てより間隔を狭くできる。その為より高精細な表示画素
を設計できる特徴をもつ。さらに、基板上にICを設け
たので、その容積は殆ど増すことがなく、より薄型の液
晶表示装置を提供することができた。
In this case, in the connection between the pad electrode of the IC 4 and the Y-directional wiring, the interval can be narrowed as compared with the case where the IC is formed only on one side. Therefore, it has a feature that a higher definition display pixel can be designed. Further, since the IC is provided on the substrate, the volume is hardly increased, and a thinner liquid crystal display device can be provided.

【0061】上記の実施例において、アクティブ素子の
TFTはいずれもCMOS構成としたが、特にこの構成
に限定されることはなく、NTFT、PTFTのみで構
成してもよい、その場合は周辺回路の構成がより素子数
が増すことになる。
In the above embodiment, the TFTs of the active elements have a CMOS configuration. However, the present invention is not limited to this configuration. The TFTs may be composed of only NTFTs and PTFTs. The configuration increases the number of elements.

【0062】また、基板上にTFTを形成する位置をX
方向またはY方向の配線と繋がっている一方側のみでは
なく、もう一方の側にもTFTを形成して、交互にTF
Tを接続し、TFTの密度を半分として、TFTの製造
歩留りを向上させることを実現した。
The position where the TFT is formed on the substrate is indicated by X
A TFT is formed not only on one side connected to the wiring in the direction or the Y direction, but also on the other side, and the TFTs are alternately formed.
By connecting T, the density of the TFT is reduced by half, thereby improving the manufacturing yield of the TFT.

【0063】[0063]

【発明の効果】本発明により、液晶表示を外部の接続技
術上の制限の為に高精細化できないことはなくなった。
また、X方向の配線またはY方向の配線と外部の周辺回
路との不要な接続を極力へらせることができたので、接
続部分での信頼性が向上した。
According to the present invention, it is no longer impossible to increase the definition of a liquid crystal display due to restrictions on external connection technology.
Further, unnecessary connection between the wiring in the X direction or the wiring in the Y direction and the external peripheral circuit could be minimized, so that the reliability at the connection portion was improved.

【0064】一部の周辺回路のみをTFT化するため、
ディスプレイ基板自身の専有面積をへらすことができ、
かつ必要とされる寸法形状に自由に基板の設計ができ
る。また、TFTの製造上の問題を回避して、製造歩留
りの高い部分のみをTFT化できる。よって、製造コス
トを下げることができた。
In order to make only some of the peripheral circuits into TFTs,
The exclusive area of the display board itself can be reduced,
In addition, the substrate can be freely designed to the required dimensions and shape. In addition, it is possible to avoid a problem in manufacturing a TFT and to make only a portion having a high manufacturing yield into a TFT. Therefore, the manufacturing cost could be reduced.

【0065】TFTに使用する半導体膜として、セミア
モルファス半導体を使用したので、周辺回路用にも十分
使用できる応答速度が得られ、アクティブ素子の作成プ
ロセスのまま特別な処理をすることもなく、周辺回路用
のTFTを同時に作成することができた。
Since a semi-amorphous semiconductor is used as the semiconductor film used for the TFT, a response speed which can be sufficiently used for peripheral circuits can be obtained. A TFT for a circuit could be formed at the same time.

【0066】本発明は相補型のTFTをマトリクス化さ
れた各画素に連結することにより、しきい値の明確化
スイッチング速度の増加 動作マ−ジンの拡大
不良TFTが一部にあってもその補償をある程度行う
ことができる。 作製に必要なフォトマスク数はNT
FTのみの従来例に比べて2回多くなるのみである。
キャリアの移動度がアモルファス珪素を用いた場合に比
べ10倍以上も大きいため、TFTの大きさを小さくで
き、1つのピクセル内に2つのTFTをつけても開口率
の減少をほとんど伴わない。 という多くの特長を有す
る。
The present invention clarifies the threshold value by connecting complementary TFTs to each pixel in a matrix, increases the switching speed, and expands the operation margin.
Even if there are some defective TFTs, compensation can be made to some extent. The number of photomasks required for fabrication is NT
It is only increased twice as compared with the conventional example using only FT.
Since the mobility of the carrier is ten times or more as large as that in the case of using amorphous silicon, the size of the TFT can be reduced, and even if two TFTs are provided in one pixel, the aperture ratio hardly decreases. It has many features.

【0067】そのため、これまでのNTFTのみを用い
るアクティブTFT液晶装置に比べて、数段の製造歩留
まりと画面の鮮やかさを成就できるようになった。
Therefore, as compared with the conventional active TFT liquid crystal device using only NTFT, it is possible to achieve a several-stage production yield and a vividness of the screen.

【図面の簡単な説明】[Brief description of the drawings]

【図1】m×nの回路構成の液晶表示装置を示す図。FIG. 1 is a diagram showing a liquid crystal display device having an m × n circuit configuration.

【図2】液晶表示装置の画素部分の配置の様子を示す
図。
FIG. 2 is a diagram illustrating an arrangement of pixel portions of a liquid crystal display device.

【図3】TFTの作製工程の概略を示す図。FIG. 3 is a diagram schematically illustrating a manufacturing process of a TFT.

【図4】TFTの作製工程の概略を示す図。FIG. 4 is a diagram schematically illustrating a manufacturing process of a TFT.

【図5】他の実施例を示す図。FIG. 5 is a diagram showing another embodiment.

【符号の説明】[Explanation of symbols]

1、2・・・・・周辺回路 4・・・・・・・・・・IC 5・・・・・・・・・・TFT化した周辺回路 6・・・・・・・・・・画素 13・・・・・・・・・NTFT 22・・・・・・・・・PTFT 1, 2, ... Peripheral circuit 4 ... IC 5 ... Peripheral circuit made into TFT 6 ... Pixel 13 NTFT 22 PTFT

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/36 G09G 3/36 H01L 21/203 H01L 21/203 S 29/786 29/78 612A ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI theme coat ゛ (Reference) G09G 3/36 G09G 3/36 H01L 21/203 H01L 21/203 S 29/786 29/78 612A

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】複数のTFTがマトリクス状に配置された
画素マトリクスと、 前記画素マトリクスに接続された複数のデータ線と、 前記画素マトリクスに接続された複数の走査線と、 前記複数のデータ線に接続された第1の周辺回路と、 前記複数の走査線に接続された第2の周辺回路と、 を有する電気光学装置であって、 前記画素マトリクスは、前記TFTに接続された画素電
極を駆動する機能を有しており、 前記第1の周辺回路および前記第2の周辺回路は、前記
画素電極を駆動する以外の機能を有することを特徴とす
る電気光学装置。
A plurality of TFTs arranged in a matrix; a plurality of data lines connected to the pixel matrix; a plurality of scanning lines connected to the pixel matrix; and a plurality of data lines. An electro-optical device comprising: a first peripheral circuit connected to the plurality of scanning lines; and a second peripheral circuit connected to the plurality of scanning lines, wherein the pixel matrix includes a pixel electrode connected to the TFT. An electro-optical device having a driving function, wherein the first peripheral circuit and the second peripheral circuit have a function other than driving the pixel electrode.
【請求項2】マトリクス状に配置された複数の第1のT
FTを有する画素マトリクスと、 前記画素マトリクスに接続された複数のデータ線と、 前記画素マトリクスに接続された複数の走査線と、 前記複数のデータ線に接続された、第2のTFTを有す
る第1の周辺回路と、 前記複数の走査線に接続された、第3のTFTを有する
第2の周辺回路と、を有する電気光学装置であって、 前記画素マトリクスは、前記第1のTFTに接続された
画素電極を駆動する機能を有しており、 前記第1の周辺回路および前記第2の周辺回路は、前記
画素電極を駆動する以外の機能を有しており、 前記第1のTFTと前記第2のTFTとは、同一プロセ
スで同時に形成されることを特徴とする電気光学装置。
2. A plurality of first Ts arranged in a matrix.
A pixel matrix having an FT, a plurality of data lines connected to the pixel matrix, a plurality of scanning lines connected to the pixel matrix, and a second TFT connected to the plurality of data lines, the second TFT having 1. An electro-optical device, comprising: a first peripheral circuit; and a second peripheral circuit having a third TFT connected to the plurality of scanning lines, wherein the pixel matrix is connected to the first TFT. The first peripheral circuit and the second peripheral circuit have a function other than driving the pixel electrode, and the first TFT and the first TFT An electro-optical device, wherein the second TFT is formed simultaneously in the same process.
【請求項3】マトリクス状に配置された複数の第1のT
FTを有する画素マトリクスと、 前記画素マトリクスに接続された複数のデータ線と、 前記画素マトリクスに接続された複数の走査線と、 前記複数のデータ線に接続された、第2のTFTを有す
る第1の周辺回路と、 前記複数の走査線に接続された、第3のTFTを有する
第2の周辺回路と、を有する電気光学装置であって、 前記画素マトリクスは、前記第1のTFTに接続された
画素電極を駆動する機能を有しており、 前記第1の周辺回路および前記第2の周辺回路は、前記
画素電極を駆動する以外の機能を有しており、 前記第1の周辺回路は、前記第2のTFTを有する回路
とICを有しており、 前記第2の周辺回路は、前記第3のTFTを有する回路
とICを有しており、 前記第1のTFTと前記第2のTFTとは、同一プロセ
スで同時に形成されることを特徴とする電気光学装置。
3. A plurality of first Ts arranged in a matrix.
A pixel matrix having an FT, a plurality of data lines connected to the pixel matrix, a plurality of scanning lines connected to the pixel matrix, and a second TFT connected to the plurality of data lines, the second TFT having 1. An electro-optical device, comprising: a first peripheral circuit; and a second peripheral circuit having a third TFT connected to the plurality of scanning lines, wherein the pixel matrix is connected to the first TFT. The first peripheral circuit and the second peripheral circuit have a function other than driving the pixel electrode, and the first peripheral circuit has a function of driving the pixel electrode. Has a circuit and an IC having the second TFT, the second peripheral circuit has a circuit and an IC having the third TFT, and has the first TFT and the first TFT. 2 TFTs are the same process. In electro-optical device characterized in that it is formed at the same time.
JP2000068182A 2000-01-01 2000-03-13 Electrooptical device Withdrawn JP2000330136A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000068182A JP2000330136A (en) 2000-01-01 2000-03-13 Electrooptical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000068182A JP2000330136A (en) 2000-01-01 2000-03-13 Electrooptical device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP3298096A Division JP3133248B2 (en) 1996-01-27 1996-01-27 Electro-optical device

Publications (1)

Publication Number Publication Date
JP2000330136A true JP2000330136A (en) 2000-11-30

Family

ID=18587274

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000068182A Withdrawn JP2000330136A (en) 2000-01-01 2000-03-13 Electrooptical device

Country Status (1)

Country Link
JP (1) JP2000330136A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634011A (en) * 2019-01-08 2019-04-16 昆山国显光电有限公司 Array substrate, display panel and display device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109634011A (en) * 2019-01-08 2019-04-16 昆山国显光电有限公司 Array substrate, display panel and display device

Similar Documents

Publication Publication Date Title
JP2791422B2 (en) Electro-optical device and manufacturing method thereof
US7098479B1 (en) Electro-optical device and method for manufacturing the same
US7115902B1 (en) Electro-optical device and method for manufacturing the same
US6252249B1 (en) Semiconductor device having crystalline silicon clusters
US7576360B2 (en) Electro-optical device which comprises thin film transistors and method for manufacturing the same
KR20020095093A (en) Integrated circuit chip and display device using the same
JP3109570B2 (en) Semiconductor device manufacturing method
JP3133248B2 (en) Electro-optical device
US6475835B1 (en) Method for forming thin film transistor
JP2997737B2 (en) Liquid crystal display
JP3272687B2 (en) display
JP3300335B2 (en) display
JPH11317530A (en) Semiconductor device
JP2000330136A (en) Electrooptical device
JP2717234B2 (en) Insulated gate field effect semiconductor device and method of manufacturing the same
JP3336571B2 (en) Electro-optical device
JP3362022B2 (en) display
JP4064298B2 (en) Display device
JP2000310951A (en) Display device
JP3672084B2 (en) Display device, liquid crystal display device and integrated circuit
JP3635636B2 (en) Semiconductor device
JP2000298438A (en) Electrooptical device
JP2000284330A (en) Electrooptic device
JPH11233791A (en) Thin film transistor and active matrix type display device
KR950014549B1 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20040324