JP2997737B2 - Liquid crystal display - Google Patents
Liquid crystal displayInfo
- Publication number
- JP2997737B2 JP2997737B2 JP41836790A JP41836790A JP2997737B2 JP 2997737 B2 JP2997737 B2 JP 2997737B2 JP 41836790 A JP41836790 A JP 41836790A JP 41836790 A JP41836790 A JP 41836790A JP 2997737 B2 JP2997737 B2 JP 2997737B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film transistor
- substrate
- drain
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【0001】[0001]
【産業上の利用分野】本発明は薄膜トランジスタを用い
て形成される液晶表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device formed using thin film transistors.
【0002】[0002]
【従来の技術】OA機器等のディスプレイとしてCRT
に代わりフラットディスプレイが注目され、特に大面積
化への期待が強くなってきている。またフラットディス
プレイのその他の応用として壁掛けTVの開発も急ピッ
チで進められている。また、フラットディスプレイのカ
ラー化、高精細化の要求も相当高まってきている。2. Description of the Related Art CRTs are used as displays for OA equipment and the like.
Instead, flat displays have been attracting attention, and expectations for larger areas have been particularly strong. As other applications of flat displays, development of wall-mounted TVs is also proceeding at a rapid pace. Also, demands for flat display colorization and high definition have been considerably increased.
【0003】このフラットディスプレイの代表例として
液晶表示装置が知られている。これは一対のガラス基板
間に電極を挟んで保持された液晶組成物に電界を加え
て、液晶組成物の状態を変化させ、この状態の違いを利
用して、表示を行う。この液晶の駆動のために薄膜トラ
ンジスタ(以下TFTという)やその他のスイッチング
素子を設けたものや単純にマトリクス構成を持つものが
ある。何れの場合も、縦横(X、Y)方向の各配線に対
して液晶を駆動するための信号を送り出すドライバー回
路がディスプレイ周辺に設けられている。A liquid crystal display device is known as a typical example of the flat display. In this method, an electric field is applied to a liquid crystal composition held between a pair of glass substrates with an electrode interposed therebetween to change the state of the liquid crystal composition, and display is performed by utilizing the difference between the states. In order to drive the liquid crystal, there are a type provided with a thin film transistor (hereinafter referred to as a TFT) and other switching elements, and a type having a simple matrix configuration. In any case, a driver circuit for sending a signal for driving the liquid crystal to each wiring in the vertical and horizontal (X, Y) directions is provided around the display.
【0004】このドライバー回路は通常は単結晶シリコ
ンのMOS集積回路(IC)で構成されている。このI
Cには各ディスプレイ電極に対応するパッド電極が設け
られており、この両者の間にプリント基板が介在し、先
ずICのパッド電極とプリント基板を接続し、次にプリ
ント基板とディスプレイを接続していた。このプリント
基板はガラスエポキシや紙エポキシの絶縁物基板または
フレキシブルなプラスティックよりなる基板であり、そ
の占有面積はディスプレイと同じかまたはそれ以上の面
積が必要であった。また、同様に容積も相当大きくする
必要があった。[0004] This driver circuit is usually constituted by a MOS integrated circuit (IC) of single crystal silicon. This I
C is provided with pad electrodes corresponding to the respective display electrodes, and a printed board is interposed between the two. First, the pad electrodes of the IC are connected to the printed board, and then the printed board is connected to the display. Was. This printed circuit board is an insulating substrate made of glass epoxy or paper epoxy or a substrate made of flexible plastic, and the occupied area must be equal to or larger than the display. Similarly, the volume had to be considerably increased.
【0005】[0005]
【発明が解決しようとする課題】このような従来のディ
スプレイは前述のような構成のため以下のような欠点を
有していた。Such a conventional display has the following disadvantages due to the above-mentioned structure.
【0006】すなわち、マトリクス配線のX方向、Y
方向の表示電極またはソース(ドレイン)配線またはゲ
ート配線の数と同数の接続がプリント基板との間でおこ
なわれるために、実装技術上接続可能な各接続部間の間
隔に制限があるために、高精細な表示ディスプレイを作
製することはできなかった。That is, the X direction of the matrix wiring, the Y direction
Since the same number of connections as the number of display electrodes or source (drain) wirings or gate wirings in the direction are made with the printed circuit board, there is a limit on the space between the connection parts that can be connected due to mounting technology. A high definition display could not be produced.
【0007】表示ディスプレイ本体以外にプリント基
板、ICおよび接続配線が必要であり、その必要面積お
よび必要容積はディスプレイ本体の数倍にも及んでい
た。[0007] In addition to the display body, a printed board, an IC, and connection wiring are required, and the required area and volume are several times larger than the display body.
【0008】ディスプレイ本体とプリント基板および
プリント基板とICとの接続箇所が多く、しかも、かな
りの重量があるので接続部分に無理な力が加わり、接続
の信頼性が低かった。There are many connection points between the display main body and the printed circuit board and between the printed circuit board and the IC, and the connection parts are considerably heavy, so that an excessive force is applied to the connection parts and the reliability of the connection is low.
【0009】一方、このような、欠点を解決する方法と
して、ディスプレイ特にアクティブ素子をスイッチング
素子として使用した表示装置において、アクティブ素子
と周辺回路とを同じ基板上にTFTで構成することが提
案されている。しかしながらこの構成によると前述の3
つの欠点はほぼ解決することができるが、新たに以下の
ような別の問題が発生した。On the other hand, as a method of solving such a drawback, it has been proposed that, in a display, particularly a display device using an active element as a switching element, the active element and the peripheral circuit are constituted by TFTs on the same substrate. I have. However, according to this configuration, the aforementioned 3
Although the two disadvantages can be almost completely solved, another new problem has arisen.
【0010】アクティブ素子以外に周辺回路をもTF
T化した為に、同一基板上に形成する素子の数が増し、
TFTの製造歩留りが低下した。従ってディスプレイの
製造歩留りも低下した。In addition to the active elements, peripheral circuits
Because of T, the number of elements formed on the same substrate increases,
The manufacturing yield of the TFT has decreased. Accordingly, the production yield of the display has also been reduced.
【0011】アクティブ素子部分の素子構造に比べ周
辺回路部分は非常に複雑な素子構造を取っている。従っ
て、回路パターンが複雑になり、製造プロセス技術もよ
り高度になり、コストが上昇する。また、当然に多層配
線部分が増し、プロセス工程数の増加とTFTの製造歩
留りの低下が起こった。The peripheral circuit portion has a very complicated device structure as compared with the device structure of the active device portion. Therefore, the circuit pattern becomes complicated, the manufacturing process technology becomes more sophisticated, and the cost increases. In addition, naturally, the number of multi-layer wirings is increased, and the number of process steps is increased and the manufacturing yield of the TFT is lowered.
【0012】周辺回路を構成するトランジスタは早い
応答速度が要求されるため、通常は多結晶半導体を使用
していた。そのため、半導体層を多結晶化するために、
高温の処理を必要とし、高価な石英基板等を使用しなけ
ればならなかった。Since a transistor constituting a peripheral circuit requires a high response speed, a polycrystalline semiconductor is usually used. Therefore, in order to polycrystallize the semiconductor layer,
High temperature processing was required, and an expensive quartz substrate or the like had to be used.
【0013】[0013]
【発明の構成】本発明は上記のような6つ問題を適度に
バランスよく解決するものであり、コストが低く、製造
歩留りの高い液晶表示装置に関するものである。SUMMARY OF THE INVENTION The present invention is to solve the above-mentioned six problems in an appropriately balanced manner, and relates to a liquid crystal display device having a low cost and a high production yield.
【0014】すなわち、複数のゲート線、複数のソース
(ドレイン)線および薄膜トランジスタを有する画素マ
トリクスが形成された第1の基板と前記第1の基板に対
向して配置された第2の基板と前記第1及び第2の基板
間に設けられた電気光学変調層を有する電気光学装置で
あって、前記第1の基板上に形成されるXまたはY方向
の配線に接続されている周辺回路のうち一方のみの周辺
回路を構成する薄膜トランジスタと、画素マトリクスを
構成する薄膜トランジスタとを同一の構造とし、他方の
周辺回路は半導体チップで構成されているものである。That is, a first substrate on which a pixel matrix having a plurality of gate lines, a plurality of source (drain) lines, and a thin film transistor is formed and a pair of the first substrate are formed.
Substrate and the first and second substrates arranged facing each other
An electro-optical device having an electro-optical modulation layer provided therebetween, wherein the electro-optical device is formed on the first substrate in the X or Y direction.
A thin film transistor constituting a peripheral circuit of only one of the peripheral circuits of which are connected to the wiring, a pixel matrix
The constituent thin film transistor has the same structure , and the other peripheral circuit is constituted by a semiconductor chip.
【0015】また、TFT化しない他方の周辺回路とし
てのICと基板との接続はICチップを直接基板上に設
けて、各接続端子と接続するCOG法やICチップを1
個毎にフレキシブルな有機樹脂基板上に設け、その樹脂
基板とディスプレイ基板とを接続しするTAB法によ
り、実現できる。The connection between the IC and the substrate as the other peripheral circuit which is not formed into a TFT is made by directly providing an IC chip on the substrate and using a COG method or an IC chip connected to each connection terminal.
This can be realized by a TAB method in which individual resin substrates are provided on a flexible organic resin substrate and the resin substrate and the display substrate are connected.
【0016】本発明のように、片方側の周辺回路のみを
TFT化すると、汎用の周辺回路用ICが世の中に存在
しない側または調達コストの高い周辺回路側をTFT化
でき、汎用のコストの安いICを使用できるメリットが
ある。As in the present invention, if only one of the peripheral circuits is formed into a TFT, the side on which a general-purpose peripheral circuit IC does not exist in the world or the peripheral circuit having a high procurement cost can be formed into a TFT, and the general-purpose cost is low. There is an advantage that an IC can be used.
【0017】また、周辺回路全部をTFT化するとディ
スプレイ用の基板の寸法をX方向およびY方向の両方に
大きくする必要があり表示装置全体の専有面積が大きく
なるが、片方のみをTFT化するとXまたはYの一方の
みを大きくするだけですみ、表示装置を使用するコンピ
ューターや装置の外形寸法に容易にあわせることができ
かつ専有面積と専有容積の少ない表示装置を実現でき
る。Further, when all the peripheral circuits are formed as TFTs, it is necessary to increase the dimensions of the display substrate in both the X direction and the Y direction, so that the occupied area of the entire display device increases. Alternatively, it is only necessary to increase one of Y, and it is possible to easily adapt to the external dimensions of a computer or a device using the display device, and to realize a display device having a small occupied area and a small occupied volume.
【0018】周辺回路中の素子構造が複雑である部分、
例えば、多層配線が必要な素子構造やアンプの機能を持
たせた部分等をTFT化するのに高度な作製技術が必要
になるが、片方のみをTFT化することで、技術的に難
しい部分は従来のICを使用し、簡単な素子構造あるい
は単純な機能の部分をTFT化でき、低コストで高い歩
留りで表示装置を実現できる。Parts where the element structure in the peripheral circuit is complicated,
For example, an element structure requiring multilayer wiring or a part having the function of an amplifier, etc., require a high level of manufacturing technology to make a TFT, but by making only one of the TFTs a technically difficult part, By using a conventional IC, a portion having a simple element structure or a simple function can be formed into a TFT, and a display device can be realized at low cost and high yield.
【0019】また、片側のみTFT化することで、周辺
回路部分の薄膜トランジスタの数を相当減らすことがで
きる、単純にX方向、Y方向の周辺回路の機能が同じ場
合はほぼその数は半数となる。これによりTFTの同一
基板上での製造歩留りは単純には2倍となる。Further, by forming a TFT on only one side, the number of thin film transistors in the peripheral circuit portion can be considerably reduced. If the functions of the peripheral circuits in the X and Y directions are simply the same, the number is almost halved. . As a result, the production yield of the TFT on the same substrate is simply doubled.
【0020】このように、TFT化する素子数を減らす
ことで、基板の製造歩留りを向上させることができ、か
つ基板の面積、容積を減少できた表示装置を低コストで
実現することが可能となった。As described above, by reducing the number of TFT elements, it is possible to improve the production yield of the substrate and to realize a display device in which the area and volume of the substrate can be reduced at a low cost. became.
【0021】本発明を適用可能な表示装置の構成として
は、1つの画素に2つまたはそれ以上のC/TFTを連
結して1つのピクセルを構成せしめてもよい。さらに1
つのピクセルを2つまたはそれ以上に分割し、それぞれ
にC/TFTを1つまたは複数個連結してもよい。As a configuration of a display device to which the present invention can be applied, one pixel may be configured by connecting two or more C / TFTs to one pixel. One more
One pixel may be divided into two or more, and one or more C / TFTs may be connected to each.
【0022】さらに、TFTに使用される半導体層を従
来から使用されている、多結晶またはアモルファス半導
体ではなく、新しい概念のセミアモルファス半導体を使
用することで、低温で作製ができ、しかも、キャリアの
移動度の非常に大きい、応答速度の早いTFTを実現す
ることができる。Further, by using a semi-amorphous semiconductor of a new concept instead of a conventionally used polycrystalline or amorphous semiconductor as a semiconductor layer used for a TFT, the semiconductor layer can be manufactured at a low temperature, and the carrier of A TFT with very high mobility and high response speed can be realized.
【0023】このセミアモルファス半導体とは、LPC
VD法、スパッタ法あるいはPCVD法等により膜形成
の後に熱結晶化処理を施して得られるが、以下にはスパ
ッタ法を例にとり説明をする。This semi-amorphous semiconductor is an LPC
It is obtained by performing a thermal crystallization treatment after forming a film by a VD method, a sputtering method, a PCVD method, or the like. The following description will be made by using a sputtering method as an example.
【0024】すなわちスパッタ法において単結晶のシリ
コン半導体をターゲットとし、水素とアルゴンとの混合
気体でスパッタをすると、アルゴンの重い原子のスパッ
タ(衝撃)によりターゲットからは原子状のシリコンが
離れ、被形成面を有する基板上に飛しょうするが、同時
に数十〜数十万個の原子が固まった塊がクラスタとして
ターゲットから離れ、被形成面に飛しょうする。That is, in the sputtering method, when a single crystal silicon semiconductor is used as a target and sputtering is performed with a mixed gas of hydrogen and argon, atomic silicon is separated from the target by sputtering (impact) of heavy atoms of argon, and the silicon is formed. While flying on a substrate having a surface, a cluster of tens to hundreds of thousands of atoms solidified at the same time leaves the target as a cluster and flies to the surface to be formed.
【0025】この飛しょう中は、水素がこのクラスタの
外周辺の珪素の不対結合手と結合し、結合した状態で被
形成面上に秩序性の比較的高い領域として作られる。During the flight, hydrogen bonds with the dangling bonds of silicon around and outside the cluster, and forms a region with a relatively high order on the surface to be formed in a bonded state.
【0026】すなわち、被膜形成面上には秩序性の高
い、かつ周辺にSi−H結合を有するクラスタと純粋の
アモルファス珪素との混合物の状態を実現する。これを
450℃〜700℃の非酸化性気体中での熱処理によ
り、クラスタの外周辺のSi−H結合は他のSi−H結
合と反応し、Si−Si結合を作る。That is, a state of a mixture of pure amorphous silicon and clusters having high order and having a Si—H bond in the periphery is realized on the film formation surface. This is heat-treated in a non-oxidizing gas at 450 ° C. to 700 ° C., so that Si—H bonds around the cluster react with other Si—H bonds to form Si—Si bonds.
【0027】この結合はお互い引っぱりあうと同時に、
秩序性の高いクラスタはより高い秩序性の高い状態、す
なわち結晶化に相を移そうとする。しかし、隣合ったク
ラスタ間は、互いに結合したSi−Siがそれぞれのク
ラスタ間を引っぱりあう。その結果は、結晶は格子歪を
持ちレーザラマンでの結晶ピークは単結晶の520cm
−1より低波数側にずれて測定される。This bond pulls each other,
Highly ordered clusters tend to transfer phase to a higher ordered state, ie crystallization. However, between adjacent clusters, Si-Si bonded to each other pulls between the clusters. The result shows that the crystal has lattice strain and the crystal peak in laser Raman is 520 cm for a single crystal.
It is measured shifted to the lower wave number side from -1 .
【0028】また、このクラスタ間のSi−Si結合は
互いのクラスタをアンカリング(連結)するため、各ク
ラスタでのエネルギバンドはこのアンカリングの個所を
経て互いに電気的に連結しあえる。そのため結晶粒界が
キャリアのバリアとして働く多結晶シリコンとは根本的
に異なり、キャリア移動度も10〜200cm2/VS
ecを得ることができる。Further, since the Si-Si bonds between the clusters anchor (connect) each other, the energy bands in each cluster may be electrically connected to each other via the anchoring points. Therefore, it is fundamentally different from polycrystalline silicon in which a crystal grain boundary acts as a carrier barrier, and has a carrier mobility of 10 to 200 cm 2 / VS.
ec can be obtained.
【0029】つまり、かるる定義に基づくセミアモルフ
ァス半導体は見掛け上結晶性を持ちながらも、電気的に
は結晶粒界が実質的にない状態を予想できる。もちろ
ん、アニール温度がシリコン半導体の場合の450℃〜
700℃という中温アニールではなく、1000℃また
はそれ以上の結晶成長をともなう結晶化をさせる時はこ
の結晶成長により、膜中の酸素等が粒界に折出し、バリ
アを作ってしまう。これは、単結晶と同じ結晶と粒界の
ある材料(多結晶)である。That is, a semi-amorphous semiconductor based on the above definition can be expected to have a state in which although it has apparent crystallinity, there is substantially no crystal grain boundary electrically. Of course, the annealing temperature is 450 ° C.
When crystallization accompanied by crystal growth of 1000 ° C. or more is performed instead of the intermediate temperature annealing at 700 ° C., oxygen and the like in the film are bent out to the grain boundaries due to the crystal growth, and a barrier is formed. This is a material (polycrystal) having the same crystal and grain boundaries as a single crystal.
【0030】また、この半導体におけるクラスタ間のア
ンカリングの程度をより大きくすると、よりキャリア移
動度は大きくなる。このためにはこの膜中にある酸素量
を7×1019cm−3好ましくは1×1019cm
−3以下にすると、さらに600℃よりも低い温度で結
晶化ができるに加えて、高いキャリア移動度を得ること
ができる。Further, when the degree of anchoring between clusters in the semiconductor is further increased, the carrier mobility is further increased. For this purpose, the amount of oxygen in this film is reduced to 7 × 10 19 cm −3, preferably 1 × 10 19 cm.
When the value is −3 or less, crystallization can be further performed at a temperature lower than 600 ° C., and high carrier mobility can be obtained.
【0031】[0031]
【実施例1】本実施例では図1に示すようなm×nの回
路構成の液晶表示装置を用いて説明をおこなう。また、
図2に液晶表示装置の外観の様子を示す。すなわち図1
のX方向の配線に接続されたシフトレジスタ回路部分1
のみを画素6に設けられたアクティブ素子と同様にTF
T化5し、Y方向配線に接続された周辺回路部分をIC
4で、TAB法により基板に接続している。[Embodiment 1] In this embodiment, an explanation will be given using a liquid crystal display device having an m × n circuit configuration as shown in FIG. Also,
FIG. 2 shows an appearance of the liquid crystal display device. That is, FIG.
Shift register circuit portion 1 connected to the X-direction wiring
Only TF as in the case of the active element provided in the pixel 6
The peripheral circuit portion connected to the Y direction wiring is converted to an IC
At 4, it is connected to the substrate by the TAB method.
【0032】この回路構成に対応する実際の電極等の配
置構成を図7に示している。図7は説明を簡単にする為
2×2に相当する部分のみ記載されている。FIG. 7 shows an actual arrangement of electrodes and the like corresponding to this circuit configuration. FIG. 7 shows only a portion corresponding to 2 × 2 to simplify the description.
【0033】まず、本実施例で使用する液晶表示装置上
のTFTの作製方法を図3および図4を使用して説明す
る。図3(A)において、石英ガラス等の高価でない7
00℃以下、例えば約600℃の熱処理に耐え得るガラ
ス50上にマグネトロンRF(高周波)スパッタ法を用
いてブロッキング層51としての酸化珪素膜を1000
〜3000Åの厚さに作製する。プロセス条件は酸素1
00%雰囲気、成膜温度15℃、出力400〜800
W、圧力0.5Paとした。ターゲットに石英または単
結晶シリコンを用いた成膜速度は30〜100Å/分で
あった。First, a method of manufacturing a TFT on a liquid crystal display device used in this embodiment will be described with reference to FIGS. In FIG. 3 (A), an inexpensive 7 such as quartz glass is used.
Using a magnetron RF (high frequency) sputtering method, a silicon oxide film as a blocking layer 51 is formed on a glass 50 capable of withstanding a heat treatment at a temperature of 00 ° C. or less, for example, about 600 ° C.
It is made to a thickness of 3000 mm. Process condition is oxygen 1
00% atmosphere, film formation temperature 15 ° C, output 400 to 800
W, pressure 0.5 Pa. The deposition rate using quartz or single crystal silicon as the target was 30 to 100 ° / min.
【0034】この上にシリコン膜をLPCVD(減圧気
相)法、スパッタ法またはプラズマCVD法により形成
した。減圧気相法で形成する場合、結晶化温度よりも1
00〜200℃低い450〜550℃、例えば530℃
でジシラン(Si2H6)またはトリシラン(Si3H
8)をCVD装置に供給して成膜した。反応炉内圧力は
30〜300Paとした。成膜速度は50〜250Å/
分であった。NTFTとPTFTとのスレッシュホール
ド電圧(Vth)に概略同一に制御するため、ホウ素を
ジボランを用いて1×1015〜1×1018cm−3
の濃度として成膜中に添加してもよい。A silicon film was formed thereon by an LPCVD (low pressure gas phase) method, a sputtering method or a plasma CVD method. When formed by the reduced pressure gas phase method, the temperature is 1
450-550 ° C lower by 00-200 ° C, for example 530 ° C
With disilane (Si 2 H 6 ) or trisilane (Si 3 H
8 ) was supplied to a CVD apparatus to form a film. The pressure in the reactor was 30 to 300 Pa. The deposition rate is 50-250 ° /
Minutes. In order to control the threshold voltage (Vth) of the NTFT and PTFT to be substantially the same, boron is used to diborane to 1 × 10 15 to 1 × 10 18 cm −3.
May be added during the film formation.
【0035】スパッタ法でおこなう場合、スパッタ前の
背圧を1×10−5Pa以下とし、単結品シリコンをタ
ーゲットとして、アルゴンに水素を20〜80%混入し
た雰囲気でおこなった。例えばアルゴン20%、水素8
0%とした。成膜温度は150℃、周波数は13.56
MHz、スパッタ出力は400〜800W、圧力は0.
5Paであった。When performing the sputtering method, the back pressure before the sputtering was set to 1 × 10 −5 Pa or less, and the single-piece silicon was used as a target in an atmosphere containing 20 to 80% of hydrogen mixed with argon. For example, argon 20%, hydrogen 8
0%. The film forming temperature is 150 ° C. and the frequency is 13.56.
MHz, sputter output 400-800W, pressure 0.
It was 5 Pa.
【0036】プラズマCVD法により珪素膜を作製する
場合、温度は例えば300℃とし、モノシラン(SiH
4)またはジシラン(Si2H6)を用いた。これらを
PCVD装置内に導入し、13.56MHzの高周波電
力を加えて成膜した。When a silicon film is formed by a plasma CVD method, the temperature is set to, for example, 300 ° C., and monosilane (SiH
4 ) or disilane (Si 2 H 6 ) was used. These were introduced into a PCVD apparatus, and a high-frequency power of 13.56 MHz was applied to form a film.
【0037】これらの方法によって形成された被膜は、
酸素が5×1021cm−3以下であることが好まし
い。この酸素濃度が高いと、結晶化させにくく、熱アニ
ール温度を高くまたは熱アニール時間を長くしなければ
ならない。また少なすぎると、バックライトによりオフ
状態のリーク電流が増加してしまう。そのため4×10
19〜4×1021cm−3の範囲とした。水素は4×
1020cm−3であり、珪素4×1022cm−3と
して比較すると1原子%であった。また、ソース、ドレ
インに対してより結晶化を助長させるため、酸素濃度を
7×1019cm−3以下、好ましくは1×1019c
m−3以下とし、ピクセル構成するTFTのチャネル形
成領域のみに酸素をイオン注入法により5×1020〜
5×102 1cm−3となるように添加してもよい。そ
の時周辺回路を構成するTFTには光照射がなされない
ため、この酸素の混入をより少なくし、より大きいキャ
リア移動度を有せしめることは、高周波動作をさせるた
める有効である。The coatings formed by these methods are:
It is preferable that oxygen is 5 × 10 21 cm −3 or less. If the oxygen concentration is high, crystallization is difficult, and the thermal annealing temperature must be increased or the thermal annealing time must be increased. If the amount is too small, the leakage current in the off state increases due to the backlight. Therefore 4 × 10
The range was 19 to 4 × 10 21 cm −3 . Hydrogen is 4x
It was 10 20 cm −3 , which was 1 atomic% as compared with silicon 4 × 10 22 cm −3 . In order to further promote crystallization of the source and the drain, the oxygen concentration is set to 7 × 10 19 cm −3 or less, preferably 1 × 10 19 c.
m −3 or less, and oxygen is ion-implanted only into a channel formation region of a TFT constituting a pixel to form 5 × 10 20 to
5 × 10 2 1 cm -3 and may be added so. At this time, since light is not irradiated to the TFTs constituting the peripheral circuit, it is effective to reduce the mixing of oxygen and to have a higher carrier mobility for high-frequency operation.
【0038】次に、アモルファス状態の珪素膜を500
〜5000Å、例えば1500Åの厚さに作製の後、4
50〜700℃の温度にて12〜70時間非酸化物雰囲
気にて中温の加熱処理、例えば水素雰囲気下にて600
℃の温度で保持した。珪素膜の下の基板表面にアモルフ
ァス構造の酸化珪素膜が形成されているため、この熱処
理で特定の核が存在せず、全体が均一に加熱アニールさ
れる。即ち、成膜時はアモルファス構造を有し、また水
素は単に混入しているのみである。Next, a silicon film in an amorphous state is
After fabrication to a thickness of ~ 5000mm, for example 1500mm, 4
Medium-temperature heat treatment in a non-oxide atmosphere at a temperature of 50 to 700 ° C. for 12 to 70 hours, for example, 600 hours in a hydrogen atmosphere
It was kept at a temperature of ° C. Since a silicon oxide film having an amorphous structure is formed on the substrate surface below the silicon film, no specific nucleus is present in this heat treatment, and the whole is uniformly heat-annealed. That is, it has an amorphous structure at the time of film formation, and hydrogen is simply mixed therein.
【0039】アニールにより、珪素膜はアモルファス構
造から秩序性の高い状態に移り、一部は結晶状態を呈す
る。特にシリコンの成膜後の状態で比較的秩序性の高い
領域は特に結晶化をして結晶状態となろうとする。しか
しこれらの領域間に存在する珪素により互いの結合がな
されるため、珪素同志は互いにひっぱりあう。レーザラ
マン分光により測定すると単結晶の珪素のピーク522
cm−1より低周波側にシフトしたピークが観察され
る。それの見掛け上の粒径は半値巾から計算すると、5
0〜500Åとマイクロクリスタルのようになっている
が、実際はこの結晶性の高い領域は多数あってクラスタ
構造を有し、各クラスタ間は互いに珪素同志で結合(ア
ンカリング)がされたセミアモルファス構造の被膜を形
成させることができた。By the annealing, the silicon film shifts from an amorphous structure to a highly ordered state, and a part of the silicon film exhibits a crystalline state. In particular, a region having a relatively high order in a state after the formation of silicon is particularly likely to be crystallized to be in a crystalline state. However, since the silicon existing between these regions is bonded to each other, silicon mutually pulls each other. Single crystal silicon peak 522 measured by laser Raman spectroscopy
A peak shifted to a lower frequency side than cm −1 is observed. Its apparent particle size, calculated from the half width, is 5
Although it is like a microcrystal having a size of 0 to 500 °, there are actually a large number of regions having high crystallinity and a cluster structure, and a semi-amorphous structure in which each cluster is bonded to each other by silicon (anchoring). Could be formed.
【0040】結果として、被膜は実質的にグレインバウ
ンダリ(以下GBという)がないといってもよい状態を
呈する。キャリアは各クラスタ間をアンカリングされた
個所を通じ互いに容易に移動し得るため、いわゆるGB
の明確に存在する多結晶珪素よりも高いキャリア移動度
となる。即ちホール移動度(μh)=10〜200cm
2/VSec、電子移動度(μe)=15〜300cm
2/VSecが得られる。As a result, the coating exhibits a state substantially free of grain boundaries (hereinafter referred to as GB). Carriers can easily move from one cluster to another through the anchored locations between the clusters, so-called GB
Carrier mobility higher than that of polycrystalline silicon that clearly exists. That is, hole mobility (μh) = 10 to 200 cm
2 / VSec, electron mobility (μe) = 15-300 cm
2 / VSec is obtained.
【0041】他方、上記の如き中温でのアニールではな
く、900〜1200℃の高温アニールにより被膜を多
結晶化すると、核からの固相成長により被膜中の不純物
の偏析がおきて、GBには酸素、炭素、窒素等の不純物
が多くなり、結晶中の移動度は大きいが、GBでのバリ
ア(障壁)を作ってそこでのキャリアの移動を阻害して
しまう。結果として10cm2/Vsec以上の移動度
がなかなか得られないのが実情である。即ち、本実施例
ではかくの如き理由により、セミアモルファスまたはセ
ミクリスタル構造を有するシリコン半導体を用いてい
る。On the other hand, when the film is polycrystallized by high-temperature annealing at 900 to 1200 ° C. instead of annealing at the above-mentioned medium temperature, segregation of impurities in the film occurs due to solid phase growth from nuclei, and GB Impurities such as oxygen, carbon, and nitrogen increase, and the mobility in the crystal is large. However, a barrier (barrier) is formed in GB to hinder the movement of carriers there. As a result, a mobility of 10 cm 2 / Vsec or more cannot be easily obtained. That is, in this embodiment, a silicon semiconductor having a semi-amorphous or semi-crystalline structure is used for such a reason.
【0042】図3(A)において、珪素膜を第1のフォ
トマスクにてフォトエッチングを施し、PTFT用の
領域22(チャネル巾20μm)を図面の右側に、NT
FT用の領域13を左側に作製した。この上に酸化珪素
膜をゲイト絶縁膜として500〜2000Å例えば10
00Å厚さに形成した。これはブロッキング層としての
酸化珪素膜の作製と同一条件とした。この成膜中に弗素
を少量添加し、ナトリウムイオンの固定化をさせてもよ
い。In FIG. 3A, the silicon film is subjected to photo-etching using a first photomask, and a PTFT region 22 (channel width 20 μm) is placed on the right side of the drawing as NT.
A region 13 for FT was formed on the left side. On this, a silicon oxide film is used as a gate insulating film at 500 to 2000 {for example, 10
It was formed to a thickness of 00 mm. This was made under the same conditions as those for forming the silicon oxide film as the blocking layer. During the film formation, a small amount of fluorine may be added to fix the sodium ions.
【0043】この後、この上側にリンが1〜5×10
21cm−3の濃度に入ったシリコン膜またはこのシリ
コン膜とその上にモリブデン(Mo)、タングステン
(W),MoSi2またはWSi2との多層膜を形成し
た。これを第2のフォトマスクにてパターニングして
図3(B)を得た。PTFT用のゲイト電極55、NT
FT用のゲイト電極56を形成した。例えばチャネル長
10μm、ゲイト電極としてリンドープ珪素を0.2μ
m、その上にモリブデンを0.3μmの厚さに形成し
た。Thereafter, 1 to 5 × 10
A silicon film having a concentration of 21 cm −3 or a multilayer film of the silicon film and molybdenum (Mo), tungsten (W), MoSi 2 or WSi 2 was formed thereon. This was patterned using a second photomask to obtain FIG. 3B. Gate electrode 55 for PTFT, NT
A gate electrode 56 for FT was formed. For example, a channel length is 10 μm, and phosphorus-doped silicon is 0.2 μm as a gate electrode.
m, and molybdenum was formed thereon to a thickness of 0.3 μm.
【0044】図3(C)において、フォトレジスト57
をフォトマスクを用いて形成し、PTFT用のソース
59ドレイン58に対し、ホウ素を1〜5×1015c
m−2のドーズ量でイオン注入法により添加した。次に
図3(D)の如く、フォトレジスト61をフォトマスク
を用いて形成した。NTFT用のソース64、ドレイ
ン62としてリンを1〜5×1015cm−2のドーズ
量でイオン注入法により添加した。In FIG. 3C, a photoresist 57 is formed.
Is formed using a photomask, and boron is applied to the PTFT source 59 and drain 58 by 1 to 5 × 10 15 c.
It was added by ion implantation at a dose of m- 2 . Next, as shown in FIG. 3D, a photoresist 61 was formed using a photomask. Phosphorus was added by ion implantation at a dose of 1 to 5 × 10 15 cm −2 as a source 64 and a drain 62 for NTFT.
【0045】これらはゲイト絶縁膜54を通じておこな
った。しかし図3(B)において、ゲイト電極55、5
6をマスクとしてシリコン膜上の酸化珪素を除去し、そ
の後、ホウ素、リンを直接珪素膜中にイオン注入しても
よい。These operations were performed through the gate insulating film 54. However, in FIG. 3B, the gate electrodes 55, 5
6 may be used as a mask to remove silicon oxide on the silicon film, and then boron and phosphorus may be directly ion-implanted into the silicon film.
【0046】次に、600℃にて10〜50時間再び加
熱アニールをおこなった。PTFTのソース59、ドレ
イン58NTFTのソース64、ドレイン62を不純物
を活性化してP+、N+として作製した。またゲイト電
極55、56下にはチャネル形成領域60、63がセミ
アモルファス半導体として形成されている。Next, heat annealing was performed again at 600 ° C. for 10 to 50 hours. The source 59 of the PTFT and the drain 64 of the NTFT were manufactured as P + and N + by activating impurities. Channel formation regions 60 and 63 are formed below the gate electrodes 55 and 56 as semi-amorphous semiconductors.
【0047】かくすると、セルフアライン方式でありな
がらも、700℃以上にすべての工程で温度を加えるこ
とがなくC/TFTを作ることができる。そのため、基
板材料として、石英等の高価な基板を用いなくてもよ
く、本発明の大画素の液晶表示装置にきわめて適したプ
ロセスである。In this way, a C / TFT can be manufactured without applying a temperature to 700 ° C. or more in all steps, even though it is a self-aligned system. Therefore, it is not necessary to use an expensive substrate such as quartz as a substrate material, and this is a process very suitable for the large pixel liquid crystal display device of the present invention.
【0048】本実施例では熱アニールは図3(A)、
(D)で2回おこなった。しかし図3(A)のアニール
は求める特性により省略し、双方を図3(D)のアニー
ルにより兼ね製造時間の短縮を図ってもよい。図4
(A)において、層間絶縁物65を前記したスパッタ法
により酸化珪素膜の形成としておこなった。この酸化珪
素膜の形成はLPCVD法、光CVD法、常圧CVD法
を用いてもよい。例えば0.2〜0.6μmの厚さに形
成し、その後、フォトマスクを用いて電極用の窓66
を形成した。さらに、これら全体にアルミニウムをスパ
ッタ法により形成し、リード71、72およびコンタク
ト67、68をフォトマスクを用いて作製した後、表
面を平坦化用有機樹脂69例えば透光性ポリイミド樹脂
を塗布形成し、再度の電極穴あけをフォトマスクにて
おこなった。In this embodiment, the thermal annealing is performed as shown in FIG.
(D) was performed twice. However, the annealing in FIG. 3A may be omitted depending on the required characteristics, and both may be shortened by the annealing in FIG. 3D to shorten the manufacturing time. FIG.
In (A), an interlayer insulator 65 was formed as a silicon oxide film by the sputtering method described above. This silicon oxide film may be formed by an LPCVD method, a photo CVD method, or a normal pressure CVD method. For example, it is formed to a thickness of 0.2 to 0.6 μm, and thereafter, a window 66 for an electrode is formed using a photomask.
Was formed. Furthermore, aluminum is formed on the entire surface by sputtering, and leads 71 and 72 and contacts 67 and 68 are formed using a photomask. After that, the surface is flattened with an organic resin 69 for flattening, for example, a transparent polyimide resin. Then, the electrode drilling was performed again using a photomask.
【0049】図4(B)に示す如く2つのTFTを相補
型構成とし、かつその出力端を液晶装置の一方の画素の
電極を透明電極としてそれに連結するため、スパッタ法
によりITO(インジューム・スズ酸化膜)を形成し
た。それをフォトマスクによりエッチングし、電極7
0を構成させた。このITOは室温〜150℃で成膜
し、200〜400℃の酸素または大気中のアニールに
より成就した。かくの如くにしてPTFT22とNTF
T13と透明導電膜の電極70とを同一ガラス基板50
上に作製した。得られたTFTの電気的な特性はPTF
Tで移動度は20(cm2/Vs)、Vthは−5.9
(V)で、NTFTで移動度は40(cm2/Vs)、
Vthは5.0(V)であった。[0049] Two TFT as shown in FIG. 4 (B) and complementary configuration, and for connecting thereto the output electrodes of one pixel of a liquid crystal device as a transparent electrode, ITO (indium-by sputtering (A tin oxide film). It is etched using a photomask and the electrodes 7
0 was configured. This ITO film was formed at room temperature to 150 ° C. and achieved by annealing at 200 to 400 ° C. in oxygen or atmosphere. Thus, PTFT 22 and NTF
The same glass substrate 50 as T13 and the electrode 70 of the transparent conductive film
Made above. The electrical characteristics of the obtained TFT are PTF
At T, the mobility is 20 (cm 2 / Vs), and Vth is −5.9.
(V), the mobility of NTFT is 40 (cm 2 / Vs),
Vth was 5.0 (V).
【0050】この液晶表示装置の画素部分の電極等の配
置の様子を図7に示している。NTFT13を第1の走
査線15とデータ線21との交差部に設け、第1の走査
線15とデータ線14との交差部にも他の画素用のNT
FTが設けられている。一方PTFTは第2の走査線1
8とデータ線21との交差部に設けられている。また、
隣接した他の第1の走査線16とデータ線21との交差
部には、他の画素用のNTFTが設けられている。この
ようなC/TFTを用いたマトリクス構成を有せしめ
た。NTFT13は、ドレイン64の入力端のコンタク
トを介し第1の走査線15に連結され、ゲイト56は多
層配線形成がなされたデータ線21に連結されている。
ソース62の出力端はコンタクトを介して画素の電極1
7に連結している。FIG. 7 shows the arrangement of the electrodes and the like in the pixel portion of this liquid crystal display device. The NTFT 13 is provided at the intersection between the first scanning line 15 and the data line 21, and the NT for other pixels is also provided at the intersection between the first scanning line 15 and the data line 14.
An FT is provided. On the other hand, PTFT is the second scanning line 1
8 and the data line 21. Also,
An NTFT for another pixel is provided at the intersection of the adjacent first scanning line 16 and data line 21. A matrix configuration using such a C / TFT is provided. The NTFT 13 is connected to the first scanning line 15 via a contact at the input end of the drain 64, and the gate 56 is connected to the data line 21 on which a multilayer wiring is formed.
The output terminal of the source 62 is connected to the pixel electrode 1 via a contact.
7 is connected.
【0051】他方、PTFT22はドレイン58の入力
端がコンタクトを介して第2の走査線18に連結され、
ゲイト55はデータ線21に、ソース59の出力端はコ
ンタクトを介してNTFTと同様に画素電極17に連結
している。かくして一対の走査線15、18に挟まれた
間(内側)に、透明導電膜よりなる画素23とC/TF
Tとにより1つのピクセルを構成せしめた。かかる構造
を左右、上下に繰り返すことにより、2×2のマトリク
スをそれを拡大した640×480、1280×960
といった大画素の液晶表示装置とすることができる。On the other hand, the PTFT 22 has an input terminal of the drain 58 connected to the second scanning line 18 via a contact,
The gate 55 is connected to the data line 21 and the output terminal of the source 59 is connected to the pixel electrode 17 via a contact in the same manner as the NTFT. Thus, the pixel 23 made of the transparent conductive film and the C / TF are interposed (inside) between the pair of scanning lines 15 and 18.
T constituted one pixel. By repeating such a structure left, right, up and down, a 2 × 2 matrix is enlarged to 640 × 480, 1280 × 960.
Large-pixel liquid crystal display device.
【0052】また、X方向の周辺回路の回路図を図5、
図6に示す。図5は1本の配線に接続された周辺回路の
ブロック機能を示し、図6はそのユニットのトランジス
タの接続の様子を示している。(A)は図5の7のブロ
ックに相当し、(B)は図5の8のブロックに相当する
TFTの回路構成を示している。FIG. 5 is a circuit diagram of a peripheral circuit in the X direction.
It is shown in Figure 6. FIG. 5 shows a block function of a peripheral circuit connected to one wiring, and FIG. 6 shows a state of connection of a transistor of the unit. (A) corresponds to a block of 7 of FIG. 5, (B) shows a circuit configuration of a TFT corresponding to a block of 8 in FIG.
【0053】このようにスィッチング素子と同じプロセ
スで作製されたNTFT13とPTFT22とが設けら
れたCMOS構成となっている。As described above, a CMOS configuration is provided in which the NTFT 13 and the PTFT 22 manufactured by the same process as the switching element are provided.
【0054】上記のようにして、片方の基板を完成し、
他方の基板と従来よりの方法で貼り合わせ、STN液晶
を基板間に注入する。次に、他方の周辺回路として、I
C4を使用する。このIC4はTABにより基板のY方
向の配線の各々と接続されている。上記のようにして、
本発明の液晶表示装置を完成した。As described above, one of the substrates is completed.
The other substrate is bonded by a conventional method, and STN liquid crystal is injected between the substrates. Next, as the other peripheral circuit, I
Use C4. This IC 4 is connected to each of the wirings in the Y direction of the substrate by TAB. As above,
The liquid crystal display device of the present invention has been completed.
【0055】本実施例においては、Y方向の配線に接続
された、周辺回路側をICとして、X方向側の周辺回路
のみをTFT化し、スィッチング素子と同じプロセスで
TFT化したが、特にこの構成に限定されることはな
く、TFT化する際の歩留り、TFT化する際のプロセ
ス技術上の問題等を考慮して、よりTFT化が簡単な方
のみをTFT化すればよい。In this embodiment, the peripheral circuit side connected to the wiring in the Y direction is used as an IC, and only the peripheral circuit in the X direction is formed into a TFT, and the TFT is formed in the same process as the switching element. The present invention is not limited to this, and it is only necessary to convert only the TFT which is easier to be TFT into the TFT in consideration of the yield at the time of forming the TFT, a process technology problem at the time of forming the TFT, and the like.
【0056】本実施例では半導体膜として、セミアモル
ファス半導体を使用したので、その移動度は非単結晶半
導体を使用したTFTに比べて10倍以上の値が得られ
ている。そのため、早い応答速度を必要とされる周辺の
回路のTFTにも、十分使用でき、従来のように、周辺
回路部分のTFTを特別に結晶化処理する必要もなくア
クティブ素子と同じプロセスで作成することができた。In this embodiment, since a semi-amorphous semiconductor is used as the semiconductor film, the mobility is at least ten times higher than that of a TFT using a non-single-crystal semiconductor. Therefore, it can be used satisfactorily even for TFTs in peripheral circuits that require a high response speed, and is manufactured by the same process as an active element without the need to specially crystallize TFTs in a peripheral circuit portion as in the related art. I was able to.
【0057】[0057]
【実施例2】本実施例の液晶表示装置の概略外観図を図
8に示す。基本的な回路等は実施例1と全く同じであ
る。図8において、Y方向の配線に接続されは周辺回路
はIC4で構成され、COG法により、基板上に直接I
Cが形成されている。[Embodiment 2] A schematic external view of a liquid crystal display device of this embodiment is shown.
FIG . The basic circuit and the like are exactly the same as in the first embodiment. In FIG. 8 , the peripheral circuit connected to the wiring in the Y direction is composed of an IC 4 and is directly mounted on the substrate by the COG method.
C is formed.
【0058】この場合IC4のパッド電極とY方向配線
との接続にいて、TAB法等に比べてより間隔を狭くで
きる。その為より高精細な表示画素を設計できる特徴を
もつ。さらに、基板上にICを設けたので、その容積は
殆ど増すことがなく、より薄型の液晶表示装置を提供す
ることができた。In this case, in the connection between the pad electrode of the IC 4 and the Y-direction wiring, the interval can be narrowed as compared with the TAB method or the like. Therefore, it has a feature that a higher definition display pixel can be designed. Further, since the IC is provided on the substrate, the volume is hardly increased, and a thinner liquid crystal display device can be provided.
【0059】上記の実施例において、アクティブ素子の
TFTはいずれもCMOS構成としたが、特にこの構成
に限定されることはなく、NTFT、PTFTのみで構
成してもよい、その場合は周辺回路の構成がより素子数
が増すことになる。In the above embodiment, the TFTs of the active elements have a CMOS configuration. However, the present invention is not limited to this configuration. The configuration may be made up of only NTFTs and PTFTs. The configuration increases the number of elements.
【0060】また、基板上にTFTを形成する位置をX
方向の配線と繋がっている一方側のみとしたが、X方向
の配線と繋がっている他方側にもTFTを形成して、交
互にTFTを接続し、TFTの密度を半分として、TF
Tの製造歩留りを向上させることも可能である。The position where the TFT is formed on the substrate is X
Although only one side is connected to the wiring in the X direction, a TFT is also formed on the other side connected to the wiring in the X direction, the TFTs are connected alternately, the density of the TFT is reduced by half,
It is also possible to improve the production yield of T.
【0061】[0061]
【発明の効果】本発明により、液晶表示を外部の接続技
術上の制限の為に高精細化できないことはなくなった。
また、X方向の配線またはY方向の配線と外部の周辺回
路との不要な接続を極力へらせることができたので、接
続部分での信頼性が向上した。According to the present invention, it is no longer impossible to increase the definition of a liquid crystal display due to restrictions on external connection technology.
Further, unnecessary connection between the wiring in the X direction or the wiring in the Y direction and the external peripheral circuit could be minimized, so that the reliability at the connection portion was improved.
【0062】片方の周辺回路のみをTFT化するため、
ディスプレイ基板自身の専有面積をへらすことができ、
かつ必要とされる寸法形状に自由に基板の設計ができ
る。また、TFTの製造上の問題を回避して、製造歩留
りの高い部分のみをTFT化できる。よって、製造コス
トを下げることができた。In order to make only one of the peripheral circuits into a TFT,
The exclusive area of the display board itself can be reduced,
In addition, the substrate can be freely designed to the required dimensions and shape. In addition, it is possible to avoid a problem in manufacturing a TFT and to make only a portion having a high manufacturing yield into a TFT. Therefore, the manufacturing cost could be reduced.
【0063】TFTに使用する半導体膜として、セミア
モルファス半導体を使用したので、周辺回路用にも十分
使用できる応答速度が得られ、アクティブ素子の作成プ
ロセスのまま特別な処理をすることもなく、周辺回路用
のTFTを同時に作成することができた。Since a semi-amorphous semiconductor is used as the semiconductor film used for the TFT, a response speed which can be sufficiently used for peripheral circuits can be obtained. A TFT for a circuit could be formed at the same time.
【0064】本発明の構成により、液晶電位をフローテ
ィングとしないため、安定した表示をおこなうことがで
きる。また、アクティブ素子としてのC/TFTの駆動
能力が高いため、動作マージンを拡大でき、さらに周辺
の駆動回路をより簡単にすることが可能で表示装置の小
型化、製造コストの低減に効果がある。また、3本の信
号線と対抗電極に非常に単純な信号で高い駆動能力を発
揮することができる。According to the structure of the present invention, since the liquid crystal potential does not float, stable display can be performed. Further, since the driving capability of the C / TFT as the active element is high, the operation margin can be expanded, and the peripheral driving circuit can be further simplified, which is effective in reducing the size of the display device and reducing the manufacturing cost. . In addition, high driving capability can be exhibited with very simple signals to the three signal lines and the counter electrode.
【図1】本発明のm×nの回路構成の液晶表示装置を示
す。FIG. 1 shows a liquid crystal display device having an m × n circuit configuration of the present invention.
【図2】本発明の液晶表示装置の外観の様子を示す。FIG. 2 shows the appearance of the liquid crystal display device of the present invention.
【図3】本発明のTFTの作製工程の概略を示す。FIG. 3 shows an outline of a manufacturing process of a TFT of the present invention.
【図4】本発明のTFTの作製工程の概略を示す。FIG. 4 shows an outline of a manufacturing process of a TFT of the present invention.
【図5】本発明の液晶表示装置の周辺回路の概略を示
す。FIG. 5 schematically shows a peripheral circuit of the liquid crystal display device of the present invention.
【図6】本発明の液晶表示装置の周辺回路におけるトラ
ンジスタの接続の様子を示す。FIG. 6 shows how transistors are connected in a peripheral circuit of the liquid crystal display device of the present invention.
【図7】本発明の液晶表示装置の画素部分の配置の様子
を示す。FIG. 7 shows a state of arrangement of a pixel portion of the liquid crystal display device of the present invention.
【図8】本発明の多の実施例を示す。FIG. 8 illustrates multiple embodiments of the present invention.
1、2、3、・・・・・周辺回路 4・・・・・・・・・・IC 5・・・・・・・・・・TFT化した周辺回路 6・・・・・・・・・・画素 13・・・・・・・・・NTFT 22・・・・・・・・・PTFT 1, 2, 3, ... Peripheral circuit 4 ... IC 5 ... Peripheral circuit made into TFT 6 ... ..Pixel 13 ... NTFT 22 ... PTFT
Claims (3)
れた電気光学変調層と、 前記第1の基板上に設けられた第1の薄膜トランジスタ
と、当該トランジスタのソース又はドレインに接続され
た画素電極と、 前記第1の薄膜トランジスタのゲイト電極に連結されて
いるX方向配線と、 前記第1の薄膜トランジスタのドレイン又はソースに接
続されているY方向配線と、 前記X方向配線に接続された第1の駆動回路と、 前記Y方向配線に接続された第2の駆動回路とを有し、 前記第1又は第2の駆動回路は第2の薄膜トランジスタ
を有し、前記第2又は第1の駆動 回路はICを有する電気光学装
置において、 前記第1の薄膜トランジスタのソース及びドレインと前
記第2の薄膜トランジスタのソース及びドレインは酸素
濃度が7×10 19 cm -3 以下であり、 前記第1の薄膜トランジスタのチャネル形成領域は酸素
濃度が5×10 20 cm -3 〜5×10 21 cm -3 であることを
特徴とする電気光学装置。And 1. A electrooptic modulation layer provided between the first substrate及beauty second substrate, a first thin film transistor provided on the first substrate, the source or drain of the transistor a pixel electrode connected to the X-direction wiring is connected to the gate electrode of the first thin film transistor, and the Y-direction wiring that is connected to the drain or source of said first thin film transistor, in the X-direction wirings a first driving circuit connected, said a second driving circuit connected to the Y-direction wirings, the first or the second drive circuit has a second thin film transistor, the second or the first drive circuit electrooptical instrumentation which have a I C
In location, source and drain and the front of the first thin film transistor
The source and drain of the second thin film transistor are oxygen.
The concentration is 7 × 10 19 cm −3 or less, and the channel formation region of the first thin film transistor is oxygen.
An electro-optical device having a concentration of 5 × 10 20 cm −3 to 5 × 10 21 cm −3 .
れた電気光学変調層と、 前記第1の基板上に設けられた第1の薄膜トランジスタ
と、当該トランジスタのソース又はドレインに接続され
た画素電極と、 前記第1の薄膜トランジスタのゲイト電極に連結されて
いるX方向配線と、 前記第1の薄膜トランジスタのドレイン又はソースに接
続されているY方向配線と、 前記X方向配線に接続された第1の駆動回路と、 前記Y方向配線に接続された第2の駆動回路とを有し、 前記第1又は第2の駆動回路は第2の薄膜トランジスタ
を有し、前記第2又は第1の駆動 回路はICを有し、前記第1の薄膜トランジスタのソース及びドレインと前
記第2の薄膜トランジスタのソース及びドレインは酸素
濃度が7×10 19 cm -3 以下であり、 前記第1の薄膜トランジスタのチャネル形成領域は酸素
濃度が5×10 20 cm -3 〜5×10 21 cm -3 であり、 前記第2の薄膜トランジスタのソース及びドレインは、
前記第1の薄膜トランジスタのソース及びドレインより
酸素濃度が低い ことを特徴とする電気光学装置。2. A electrooptic modulation layer provided between the first substrate及beauty second substrate, a first thin film transistor provided on the first substrate, the source or drain of the transistor a pixel electrode connected to the the X-direction wiring is connected to the gate electrode of the first thin film transistor, and Y direction wiring connected to the drain or source of said first thin film transistor, the X-direction wirings the first driving circuit connected to said Y and a second driving circuit connected to the direction wirings, the first or the second drive circuit has a second thin film transistor, the second Alternatively, the first driving circuit has IC, and the source and drain of the first thin film transistor are connected to the first driving circuit.
The source and drain of the second thin film transistor are oxygen.
The concentration is 7 × 10 19 cm −3 or less, and the channel formation region of the first thin film transistor is oxygen.
The concentration is 5 × 10 20 cm −3 to 5 × 10 21 cm −3 , and the source and the drain of the second thin film transistor are:
From the source and the drain of the first thin film transistor
An electro-optical device having a low oxygen concentration .
OG法により設けられていることを特徴とする電気光学
装置。3. The method of claim 1 or claim 2, IC is C
An electro-optical device provided by an OG method.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41836790A JP2997737B2 (en) | 1990-12-25 | 1990-12-25 | Liquid crystal display |
US08/231,644 US5849601A (en) | 1990-12-25 | 1994-04-22 | Electro-optical device and method for manufacturing the same |
US08/384,593 US5453858A (en) | 1990-12-25 | 1995-02-03 | Electro-optical device constructed with thin film transistors |
US08/712,574 US5701167A (en) | 1990-12-25 | 1996-09-13 | LCD having a peripheral circuit with TFTs having the same structure as TFTs in the display region |
US08/854,037 US6252249B1 (en) | 1990-11-20 | 1997-05-09 | Semiconductor device having crystalline silicon clusters |
US08/962,601 US6023075A (en) | 1990-12-25 | 1997-10-31 | Electro-optical device and method for manufacturing the same |
US08/962,600 US6306213B1 (en) | 1990-11-20 | 1997-10-31 | Electro-optical device and method for manufacturing the same |
US09/583,087 US7098479B1 (en) | 1990-12-25 | 2000-02-01 | Electro-optical device and method for manufacturing the same |
US09/499,619 US7115902B1 (en) | 1990-11-20 | 2000-02-07 | Electro-optical device and method for manufacturing the same |
US09/832,844 US7067844B2 (en) | 1990-11-20 | 2001-04-12 | Electro-optical device |
US11/540,593 US7576360B2 (en) | 1990-12-25 | 2006-10-02 | Electro-optical device which comprises thin film transistors and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP41836790A JP2997737B2 (en) | 1990-12-25 | 1990-12-25 | Liquid crystal display |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04242725A JPH04242725A (en) | 1992-08-31 |
JP2997737B2 true JP2997737B2 (en) | 2000-01-11 |
Family
ID=18526215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP41836790A Expired - Lifetime JP2997737B2 (en) | 1990-11-20 | 1990-12-25 | Liquid crystal display |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2997737B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4352598B2 (en) * | 2000-08-24 | 2009-10-28 | ソニー株式会社 | Liquid crystal display device and portable terminal |
JP2002139745A (en) * | 2001-07-27 | 2002-05-17 | Hitachi Ltd | Liquid crystal display device |
JP4748954B2 (en) * | 2003-07-14 | 2011-08-17 | 株式会社半導体エネルギー研究所 | Liquid crystal display |
TWI395996B (en) | 2003-07-14 | 2013-05-11 | Semiconductor Energy Lab | Semiconductor device and display device |
JP4112527B2 (en) * | 2003-07-14 | 2008-07-02 | 株式会社半導体エネルギー研究所 | Method for manufacturing light emitting device of system on panel type |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210330A (en) * | 1981-01-09 | 1990-08-21 | Semiconductor Energy Lab Co Ltd | Liquid crystal electro-optical device |
JPH02115824A (en) * | 1988-10-26 | 1990-04-27 | Hitachi Ltd | Liquid crystal display device |
JPH02137822A (en) * | 1988-11-18 | 1990-05-28 | Matsushita Electric Ind Co Ltd | Liquid crystal display device |
JPH02208635A (en) * | 1989-02-08 | 1990-08-20 | Seiko Epson Corp | Semiconductor device |
-
1990
- 1990-12-25 JP JP41836790A patent/JP2997737B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04242725A (en) | 1992-08-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2791422B2 (en) | Electro-optical device and manufacturing method thereof | |
US7098479B1 (en) | Electro-optical device and method for manufacturing the same | |
US7576360B2 (en) | Electro-optical device which comprises thin film transistors and method for manufacturing the same | |
US7115902B1 (en) | Electro-optical device and method for manufacturing the same | |
US6252249B1 (en) | Semiconductor device having crystalline silicon clusters | |
JP2873632B2 (en) | Semiconductor device | |
JPH06337435A (en) | Display device | |
JP3109570B2 (en) | Semiconductor device manufacturing method | |
JP2997737B2 (en) | Liquid crystal display | |
JP3133248B2 (en) | Electro-optical device | |
JP3336571B2 (en) | Electro-optical device | |
JP3272687B2 (en) | display | |
JP3362022B2 (en) | display | |
JP3300335B2 (en) | display | |
JPH11317530A (en) | Semiconductor device | |
KR950014549B1 (en) | Manufacturing method of semiconductor device | |
JP4064298B2 (en) | Display device | |
JP3672084B2 (en) | Display device, liquid crystal display device and integrated circuit | |
JP3635636B2 (en) | Semiconductor device | |
JP2000310951A (en) | Display device | |
JP2000330136A (en) | Electrooptical device | |
JP2005094028A (en) | Semiconductor device | |
JP2000284330A (en) | Electrooptic device | |
JP2000298438A (en) | Electrooptical device | |
JP3457278B2 (en) | Active matrix device and electronic device using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081105 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091105 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101105 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111105 Year of fee payment: 12 |