JP2997737B2 - The liquid crystal display device - Google Patents

The liquid crystal display device

Info

Publication number
JP2997737B2
JP2997737B2 JP41836790A JP41836790A JP2997737B2 JP 2997737 B2 JP2997737 B2 JP 2997737B2 JP 41836790 A JP41836790 A JP 41836790A JP 41836790 A JP41836790 A JP 41836790A JP 2997737 B2 JP2997737 B2 JP 2997737B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
drain
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP41836790A
Other languages
Japanese (ja)
Other versions
JPH04242725A (en
Inventor
舜平 山崎
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP41836790A priority Critical patent/JP2997737B2/en
Publication of JPH04242725A publication Critical patent/JPH04242725A/en
Priority claimed from US08/231,644 external-priority patent/US5849601A/en
Application granted granted Critical
Publication of JP2997737B2 publication Critical patent/JP2997737B2/en
Priority claimed from US09/583,087 external-priority patent/US7098479B1/en
Priority claimed from US09/499,619 external-priority patent/US7115902B1/en
Priority claimed from US11/540,593 external-priority patent/US7576360B2/en
Anticipated expiration legal-status Critical
Application status is Expired - Lifetime legal-status Critical

Links

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【産業上の利用分野】本発明は薄膜トランジスタを用いて形成される液晶表示装置に関する。 The present invention relates to a liquid crystal display device formed by using a thin film transistor.

【0002】 [0002]

【従来の技術】OA機器等のディスプレイとしてCRT BACKGROUND OF THE INVENTION CRT as a display such as OA equipment
に代わりフラットディスプレイが注目され、特に大面積化への期待が強くなってきている。 And instead of flat displays have attracted attention, it has especially become stronger expectations for a large area to. またフラットディスプレイのその他の応用として壁掛けTVの開発も急ピッチで進められている。 The development of a wall-mounted TV as other applications of flat display has also been advanced at a rapid pace. また、フラットディスプレイのカラー化、高精細化の要求も相当高まってきている。 In addition, the color of the flat display, has been also considerable increasing demand of high definition.

【0003】このフラットディスプレイの代表例として液晶表示装置が知られている。 [0003] The liquid crystal display device is known as a representative example of the flat display. これは一対のガラス基板間に電極を挟んで保持された液晶組成物に電界を加えて、液晶組成物の状態を変化させ、この状態の違いを利用して、表示を行う。 This, plus the electric field to the liquid crystal composition held across the electrodes between a pair of glass substrates, to change the state of the liquid crystal composition, by utilizing a difference in this state, the display. この液晶の駆動のために薄膜トランジスタ(以下TFTという)やその他のスイッチング素子を設けたものや単純にマトリクス構成を持つものがある。 It has this (hereinafter referred TFT) TFT for liquid crystal drive and other things with ones and simply matrix structure provided a switching element. 何れの場合も、縦横(X、Y)方向の各配線に対して液晶を駆動するための信号を送り出すドライバー回路がディスプレイ周辺に設けられている。 In either case, vertical and horizontal (X, Y) driver circuit for sending a signal for driving the liquid crystal with respect to the direction of the wires are provided in the peripheral display.

【0004】このドライバー回路は通常は単結晶シリコンのMOS集積回路(IC)で構成されている。 [0004] The driver circuit is typically configured in a single-crystal silicon MOS an integrated circuit (IC). このI This I
Cには各ディスプレイ電極に対応するパッド電極が設けられており、この両者の間にプリント基板が介在し、先ずICのパッド電極とプリント基板を接続し、次にプリント基板とディスプレイを接続していた。 The C is provided with pad electrodes corresponding to each display electrode, the printed circuit board between them is interposed, first connect the pad electrode and the printed circuit board of the IC, it is then connected to the printed circuit board and the display It was. このプリント基板はガラスエポキシや紙エポキシの絶縁物基板またはフレキシブルなプラスティックよりなる基板であり、その占有面積はディスプレイと同じかまたはそれ以上の面積が必要であった。 The printed circuit board is a substrate made of an insulating material substrate or a flexible plastic of glass epoxy, paper epoxy, its occupied area was required equal to or greater than the area of ​​the display. また、同様に容積も相当大きくする必要があった。 Further, it is necessary to be quite large as well volume.

【0005】 [0005]

【発明が解決しようとする課題】このような従来のディスプレイは前述のような構成のため以下のような欠点を有していた。 BRIEF Problem to be Solved] Such conventional display had the following disadvantages for as described above configurations.

【0006】すなわち、マトリクス配線のX方向、Y [0006] In other words, X direction of the matrix wiring, Y
方向の表示電極またはソース(ドレイン)配線またはゲート配線の数と同数の接続がプリント基板との間でおこなわれるために、実装技術上接続可能な各接続部間の間隔に制限があるために、高精細な表示ディスプレイを作製することはできなかった。 For many connections and the number of direction indication electrode or a source (a drain) of the wiring or the gate wiring is made between the printed circuit board, because of the limited spacing between each available on the implementation technology connection connecting portion, it was not possible to produce a high-definition display display.

【0007】表示ディスプレイ本体以外にプリント基板、ICおよび接続配線が必要であり、その必要面積および必要容積はディスプレイ本体の数倍にも及んでいた。 [0007] printed circuit board in addition to the display displaying body, requires IC and the connection wiring, the required area and required volume ranged in several times of the display body.

【0008】ディスプレイ本体とプリント基板およびプリント基板とICとの接続箇所が多く、しかも、かなりの重量があるので接続部分に無理な力が加わり、接続の信頼性が低かった。 [0008] connecting portion between the display main body and the printed circuit board and the printed circuit board and the IC is large, moreover, excessive force is applied to the connecting portion there is a considerable weight, had lower reliability of the connection.

【0009】一方、このような、欠点を解決する方法として、ディスプレイ特にアクティブ素子をスイッチング素子として使用した表示装置において、アクティブ素子と周辺回路とを同じ基板上にTFTで構成することが提案されている。 On the other hand, as a method for solving such a disadvantage, the display device using a display particularly active element as a switching element, it is proposed to constitute a TFT with an active element and a peripheral circuit on the same substrate there. しかしながらこの構成によると前述の3 However 3 and described above stated structure
つの欠点はほぼ解決することができるが、新たに以下のような別の問題が発生した。 One disadvantage can be substantially solved, but the following another problem that has occurred newly.

【0010】アクティブ素子以外に周辺回路をもTF [0010] TF is also a peripheral circuit in addition to the active element
T化した為に、同一基板上に形成する素子の数が増し、 To ized T, increases the number of elements formed on the same substrate,
TFTの製造歩留りが低下した。 The manufacturing yield of the TFT is reduced. 従ってディスプレイの製造歩留りも低下した。 Thus display manufacturing yield also decreased.

【0011】アクティブ素子部分の素子構造に比べ周辺回路部分は非常に複雑な素子構造を取っている。 [0011] The peripheral circuit portion compared to the element structure of the active element part is taking a very complicated device structure. 従って、回路パターンが複雑になり、製造プロセス技術もより高度になり、コストが上昇する。 Therefore, the circuit pattern becomes complicated, manufacturing process technology becomes more advanced, cost increases. また、当然に多層配線部分が増し、プロセス工程数の増加とTFTの製造歩留りの低下が起こった。 Further, naturally the multilayer wiring part increases, a decrease in manufacturing yield of the process steps increase in the number of the TFT occurs.

【0012】周辺回路を構成するトランジスタは早い応答速度が要求されるため、通常は多結晶半導体を使用していた。 [0012] Since the transistor constituting the peripheral circuit is fast response speed is required, typically we have used a polycrystalline semiconductor. そのため、半導体層を多結晶化するために、 Therefore, in order to polycrystalline semiconductor layer,
高温の処理を必要とし、高価な石英基板等を使用しなければならなかった。 Requires high temperature processing, had to use an expensive quartz substrate, or the like.

【0013】 [0013]

【発明の構成】本発明は上記のような6つ問題を適度にバランスよく解決するものであり、コストが低く、製造歩留りの高い液晶表示装置に関するものである。 SUMMARY OF THE INVENTION The present invention has been made to solve well moderately balanced six problems as described above, low cost, to a high manufacturing yield liquid crystal display device.

【0014】すなわち、複数のゲート線、複数のソース(ドレイン)線および薄膜トランジスタを有する画素マトリクスが形成された第1の基板と前記第1の基板に対 [0014] That is, a plurality of gate lines, a plurality of source (drain) line and the first substrate and paired with the first substrate on which the pixel matrix is ​​formed having a thin film transistor
して配置された第2の基板と前記第1及び第2の基板 Wherein a second substrate disposed in countercurrent first and second substrate
間に設けられた電気光学変調層を有する電気光学装置であって、前記第1の基板上に形成されるXまたはY方向 An electro-optical device having an electro-optical modulation layer disposed between, X, or Y-direction are formed on the first substrate
の配線に接続されている周辺回路のうち一方のみの周辺回路を構成する薄膜トランジスタと、画素マトリクスを A thin film transistor constituting a peripheral circuit of only one of the peripheral circuits of which are connected to the wiring, a pixel matrix
構成する薄膜トランジスタとを同一の構造とし、他方の周辺回路は半導体チップで構成されているものである。 A thin film transistor constituting a same structure, other peripheral circuits are those of a semiconductor chip.

【0015】また、TFT化しない他方の周辺回路としてのICと基板との接続はICチップを直接基板上に設けて、各接続端子と接続するCOG法やICチップを1 [0015] The connection between the IC and the substrate as the other peripheral circuits not TFT of is provided on the substrate of the IC chip directly, the COG method or the IC chip to be connected to the connection terminals 1
個毎にフレキシブルな有機樹脂基板上に設け、その樹脂基板とディスプレイ基板とを接続しするTAB法により、実現できる。 Provided a flexible organic resin substrate for each individual, by a TAB method for connecting the the resin substrate and the display substrate, it can be realized.

【0016】本発明のように、片方側の周辺回路のみをTFT化すると、汎用の周辺回路用ICが世の中に存在しない側または調達コストの高い周辺回路側をTFT化でき、汎用のコストの安いICを使用できるメリットがある。 [0016] As in the present invention, and TFT the only peripheral circuit of the one side, the general purpose of the peripheral circuit for the IC can be TFT the high peripheral circuit side of the side or procurement costs do not exist in the world, cheap generic cost there is an advantage that you can use the IC.

【0017】また、周辺回路全部をTFT化するとディスプレイ用の基板の寸法をX方向およびY方向の両方に大きくする必要があり表示装置全体の専有面積が大きくなるが、片方のみをTFT化するとXまたはYの一方のみを大きくするだけですみ、表示装置を使用するコンピューターや装置の外形寸法に容易にあわせることができかつ専有面積と専有容積の少ない表示装置を実現できる。 Further, although footprint of the whole display device must be increased when TFT the entire peripheral circuits the dimensions of the substrate for a display in both the X and Y directions is increased, when TFT the only one X or only need only be increased one Y, can be realized display device with little can be easily matched and footprint and proprietary volume dimensions of computers and apparatus using the display device.

【0018】周辺回路中の素子構造が複雑である部分、 [0018] The partial element structure in the peripheral circuit is complicated,
例えば、多層配線が必要な素子構造やアンプの機能を持たせた部分等をTFT化するのに高度な作製技術が必要になるが、片方のみをTFT化することで、技術的に難しい部分は従来のICを使用し、簡単な素子構造あるいは単純な機能の部分をTFT化でき、低コストで高い歩留りで表示装置を実現できる。 For example, Advanced fabrication techniques for TFT the moiety to have a multi-layer wiring of the device structure and amplifiers necessary functions like but is required, by TFT the only one, technically difficult part using the conventional IC, can TFT the portion of the simple device structure or a simple function, it is possible to realize a display device with a high yield at a low cost.

【0019】また、片側のみTFT化することで、周辺回路部分の薄膜トランジスタの数を相当減らすことができる、単純にX方向、Y方向の周辺回路の機能が同じ場合はほぼその数は半数となる。 Further, by TFT of only one side, it is possible to reduce substantial number of thin film transistor in the peripheral circuit portion, simply X direction, approximately the number if the function of the peripheral circuits of the Y-direction the same becomes half . これによりTFTの同一基板上での製造歩留りは単純には2倍となる。 Thus the manufacturing yield on a same substrate of the TFT becomes doubled simply.

【0020】このように、TFT化する素子数を減らすことで、基板の製造歩留りを向上させることができ、かつ基板の面積、容積を減少できた表示装置を低コストで実現することが可能となった。 [0020] Thus, by reducing the number of elements TFT of, it is possible to improve the manufacturing yield of the substrate, and the area of ​​the substrate, and can be a display device that could reduce the volume realized at low cost became.

【0021】本発明を適用可能な表示装置の構成としては、1つの画素に2つまたはそれ以上のC/TFTを連結して1つのピクセルを構成せしめてもよい。 [0021] As structure applicable display device of the present invention may be allowed to form one pixel by concatenating two or more C / TFT in one pixel. さらに1 In addition 1
つのピクセルを2つまたはそれ以上に分割し、それぞれにC/TFTを1つまたは複数個連結してもよい。 One pixel is divided into two or more, the C / TFT may be connected one or more, respectively.

【0022】さらに、TFTに使用される半導体層を従来から使用されている、多結晶またはアモルファス半導体ではなく、新しい概念のセミアモルファス半導体を使用することで、低温で作製ができ、しかも、キャリアの移動度の非常に大きい、応答速度の早いTFTを実現することができる。 Furthermore, in use of the semiconductor layer used in TFT conventionally not a polycrystalline or amorphous semiconductor, using a semi-amorphous semiconductor new concept, can be produced at a low temperature, moreover, the carrier very large mobility, it is possible to realize a quick TFT response speed.

【0023】このセミアモルファス半導体とは、LPC [0023] and the semi-amorphous semiconductor, LPC
VD法、スパッタ法あるいはPCVD法等により膜形成の後に熱結晶化処理を施して得られるが、以下にはスパッタ法を例にとり説明をする。 VD method, obtained by performing thermal crystallization treatment after the film formation by sputtering or PCVD method or the like taken described sputtering in examples below.

【0024】すなわちスパッタ法において単結晶のシリコン半導体をターゲットとし、水素とアルゴンとの混合気体でスパッタをすると、アルゴンの重い原子のスパッタ(衝撃)によりターゲットからは原子状のシリコンが離れ、被形成面を有する基板上に飛しょうするが、同時に数十〜数十万個の原子が固まった塊がクラスタとしてターゲットから離れ、被形成面に飛しょうする。 [0024] That the silicon semiconductor single crystal as a target in sputtering and the sputtering in a mixed gas of hydrogen and argon, from the target away atomic silicon by sputtering of heavy argon atoms (impact), the formation to flight on a substrate having a surface, but tens to hundreds of thousands of atoms have solidified mass simultaneously away from the target as a cluster, it is flying to the formation surface.

【0025】この飛しょう中は、水素がこのクラスタの外周辺の珪素の不対結合手と結合し、結合した状態で被形成面上に秩序性の比較的高い領域として作られる。 [0025] During this flight, the hydrogen combines with dangling bonds of silicon outer periphery of the cluster is made as a relatively high area of ​​orderliness onto the forming surface in a state bound.

【0026】すなわち、被膜形成面上には秩序性の高い、かつ周辺にSi−H結合を有するクラスタと純粋のアモルファス珪素との混合物の状態を実現する。 [0026] That is, high orderliness is on coating surface, and to realize the state of a mixture of clusters and pure amorphous silicon having Si-H bonds around. これを450℃〜700℃の非酸化性気体中での熱処理により、クラスタの外周辺のSi−H結合は他のSi−H結合と反応し、Si−Si結合を作る。 By heat treatment in a non-oxidizing gas in this 450 ° C. to 700 ° C., Si-H bonds of the outer periphery of the cluster react with other Si-H bonds, making Si-Si bonds.

【0027】この結合はお互い引っぱりあうと同時に、 [0027] and at the same time this bond is mutually pull each other,
秩序性の高いクラスタはより高い秩序性の高い状態、すなわち結晶化に相を移そうとする。 Order highly cluster higher order highly state, that is, it attempts to transfer phase crystallization. しかし、隣合ったクラスタ間は、互いに結合したSi−Siがそれぞれのクラスタ間を引っぱりあう。 However, inter Tonaria' clusters is, Si-Si with each other pull between each cluster coupled together. その結果は、結晶は格子歪を持ちレーザラマンでの結晶ピークは単結晶の520cm As a result, the crystal peak of the crystal has a lattice strain laser Raman the monocrystalline 520cm
−1より低波数側にずれて測定される。 -1 is from measured deviated to a lower wavenumber side.

【0028】また、このクラスタ間のSi−Si結合は互いのクラスタをアンカリング(連結)するため、各クラスタでのエネルギバンドはこのアンカリングの個所を経て互いに電気的に連結しあえる。 Further, Si-Si bonds between the clusters for anchoring (linked) with each other cluster, the energy band dress electrically connected to each other through the points of the anchoring in each cluster. そのため結晶粒界がキャリアのバリアとして働く多結晶シリコンとは根本的に異なり、キャリア移動度も10〜200cm /VS Therefore fundamentally different polycrystalline silicon grain boundaries act as a barrier carrier, the carrier mobility 10 to 200 cm 2 / VS
ecを得ることができる。 It is possible to obtain the ec.

【0029】つまり、かるる定義に基づくセミアモルファス半導体は見掛け上結晶性を持ちながらも、電気的には結晶粒界が実質的にない状態を予想できる。 [0029] That is, even while having the crystalline apparently semi-amorphous semiconductor based on Carl definition, the electrical predictable conditions grain boundaries is substantially free. もちろん、アニール温度がシリコン半導体の場合の450℃〜 Of course, 450 ℃ ~ if the annealing temperature of the silicon semiconductor
700℃という中温アニールではなく、1000℃またはそれ以上の結晶成長をともなう結晶化をさせる時はこの結晶成長により、膜中の酸素等が粒界に折出し、バリアを作ってしまう。 Rather than mesophilic annealing of 700 ° C., the crystal growth when to crystallization with the 1000 ° C. or more crystal growth, oxygen and the like in the film out folded in grain boundaries, thus creating a barrier. これは、単結晶と同じ結晶と粒界のある材料(多結晶)である。 This is a same crystal and a grain boundary between the single crystal material (polycrystalline).

【0030】また、この半導体におけるクラスタ間のアンカリングの程度をより大きくすると、よりキャリア移動度は大きくなる。 Further, when a larger degree of anchoring between clusters in the semiconductor, the greater and more carrier mobility. このためにはこの膜中にある酸素量を7×10 19 cm −3好ましくは1×10 19 cm The amount of oxygen for this purpose in this film 7 × 10 19 cm -3 preferably 1 × 10 19 cm
−3以下にすると、さらに600℃よりも低い温度で結晶化ができるに加えて、高いキャリア移動度を得ることができる。 If you -3, in addition to the it can crystallize at a lower temperature than the addition 600 ° C., to obtain a high carrier mobility.

【0031】 [0031]

【実施例1】本実施例では図1に示すようなm×nの回路構成の液晶表示装置を用いて説明をおこなう。 EXAMPLE 1 In this example will be described with reference to a liquid crystal display device of the circuit configuration of the m × n as shown in FIG. また、 Also,
図2に液晶表示装置の外観の様子を示す。 Shows how the appearance of the liquid crystal display device in FIG. すなわち図1 That Figure 1
のX方向の配線に接続されたシフトレジスタ回路部分1 Shift register is connected to the X-direction of the wired circuit part 1
のみを画素6に設けられたアクティブ素子と同様にTF TF only similar to the active element provided in the pixel 6
T化5し、Y方向配線に接続された周辺回路部分をIC T of 5, IC and connected peripheral circuit section in the Y-direction wirings
4で、TAB法により基板に接続している。 4, are connected to the substrate by a TAB method.

【0032】この回路構成に対応する実際の電極等の配置構成を図に示している。 [0032] shows the arrangement of such actual electrode corresponding to the circuit arrangement in FIG. は説明を簡単にする為2×2に相当する部分のみ記載されている。 Figure 7 is described only a portion corresponding to 2 × 2 for simplicity of explanation.

【0033】まず、本実施例で使用する液晶表示装置上のTFTの作製方法を図3および図4を使用して説明する。 Firstly, a method of manufacturing the TFT on the liquid crystal display apparatus used in the present embodiment using FIGS. 図3(A)において、石英ガラス等の高価でない7 Figure in 3 (A), less expensive, such as quartz glass 7
00℃以下、例えば約600℃の熱処理に耐え得るガラス50上にマグネトロンRF(高周波)スパッタ法を用いてブロッキング層51としての酸化珪素膜を1000 00 ° C. or less, for example, on the glass 50 capable of withstanding heat treatment at about 600 ° C. The silicon oxide film serving as a blocking layer 51 by magnetron RF (radio frequency) sputtering method 1000
〜3000Åの厚さに作製する。 To produce the thickness of the ~3000Å. プロセス条件は酸素1 The process conditions oxygen 1
00%雰囲気、成膜温度15℃、出力400〜800 100% atmosphere, the film-forming temperature 15 ℃, output from 400 to 800
W、圧力0.5Paとした。 W, and the pressure was 0.5Pa. ターゲットに石英または単結晶シリコンを用いた成膜速度は30〜100Å/分であった。 Deposition rate with a quartz or single-crystal silicon to the target was 30~100A / min.

【0034】この上にシリコン膜をLPCVD(減圧気相)法、スパッタ法またはプラズマCVD法により形成した。 [0034] forming a silicon film on the LPCVD (low pressure chemical vapor) method, a sputtering method or a plasma CVD method. 減圧気相法で形成する場合、結晶化温度よりも1 When forming a reduced pressure vapor phase method, than the crystallization temperature 1
00〜200℃低い450〜550℃、例えば530℃ From 00 to 200 ° C. lower 450 to 550 ° C., for example 530 ° C.
でジシラン(Si )またはトリシラン(Si In disilane (Si 2 H 6) or trisilane (Si 3 H
)をCVD装置に供給して成膜した。 8) was formed by supplying to the CVD apparatus. 反応炉内圧力は30〜300Paとした。 Reactor pressure was 30~300Pa. 成膜速度は50〜250Å/ The deposition rate 50~250Å /
分であった。 Was minute. NTFTとPTFTとのスレッシュホールド電圧(Vth)に概略同一に制御するため、ホウ素をジボランを用いて1×10 15 〜1×10 18 cm −3 To control the outline identical to the threshold voltage (Vth) between the NTFT and the PTFT, boron using diborane 1 × 10 15 ~1 × 10 18 cm -3
の濃度として成膜中に添加してもよい。 It may be added as the concentration during film formation.

【0035】スパッタ法でおこなう場合、スパッタ前の背圧を1×10 −5 Pa以下とし、単結品シリコンをターゲットとして、アルゴンに水素を20〜80%混入した雰囲気でおこなった。 [0035] When performing the sputtering method, the back pressure of the pre-sputtered with 1 × 10 -5 Pa or less a single sintered product silicon as a target was performed in an atmosphere that is mixed 20-80% of hydrogen into the argon. 例えばアルゴン20%、水素8 For example, argon 20% hydrogen 8
0%とした。 It was 0%. 成膜温度は150℃、周波数は13.56 The film forming temperature is 150 ℃, frequency 13.56
MHz、スパッタ出力は400〜800W、圧力は0. MHz, sputtering output 400~800W, pressure 0.
5Paであった。 Was 5Pa.

【0036】プラズマCVD法により珪素膜を作製する場合、温度は例えば300℃とし、モノシラン(SiH In the case of producing a silicon film by plasma CVD, the temperature is, for example, 300 ° C., monosilane (SiH
)またはジシラン(Si )を用いた。 With 4) or disilane (Si 2 H 6). これらをPCVD装置内に導入し、13.56MHzの高周波電力を加えて成膜した。 These were introduced into the PCVD apparatus, was formed by adding 13.56MHz high frequency power.

【0037】これらの方法によって形成された被膜は、 [0037] formed by these methods coatings,
酸素が5×10 21 cm −3以下であることが好ましい。 It is preferred oxygen is 5 × 10 21 cm -3 or less. この酸素濃度が高いと、結晶化させにくく、熱アニール温度を高くまたは熱アニール時間を長くしなければならない。 When the oxygen concentration is high, difficult to crystallize, it must increase or to lengthen the thermal annealing time thermal annealing temperature. また少なすぎると、バックライトによりオフ状態のリーク電流が増加してしまう。 When addition is too small, the leakage current in the OFF state is increased by the backlight. そのため4×10 Therefore 4 × 10
19 〜4×10 21 cm −3の範囲とした。 19 was in the range of ~4 × 10 21 cm -3. 水素は4× Hydrogen 4 ×
10 20 cm −3であり、珪素4×10 22 cm −3として比較すると1原子%であった。 A 10 20 cm -3, it was 1 atomic% when compared as silicon 4 × 10 22 cm -3. また、ソース、ドレインに対してより結晶化を助長させるため、酸素濃度を7×10 19 cm −3以下、好ましくは1×10 19 The source, in order to promote a more crystallization with respect to the drain, the oxygen concentration 7 × 10 19 cm -3 or less, preferably 1 × 10 19 c
−3以下とし、ピクセル構成するTFTのチャネル形成領域のみに酸素をイオン注入法により5×10 20 m -3 or less and then, 5 × 10 20 ~ by ion implantation of oxygen only the channel formation region of the TFT constituting the pixel
5×10 cm −3となるように添加してもよい。 5 × 10 2 1 cm -3 and may be added so. その時周辺回路を構成するTFTには光照射がなされないため、この酸素の混入をより少なくし、より大きいキャリア移動度を有せしめることは、高周波動作をさせるためる有効である。 The light irradiation is not performed on the TFT constituting the peripheral circuit at that time, the mixing of the oxygen less, that allowed to have a greater carrier mobility is effective to accumulate to high frequency operation.

【0038】次に、アモルファス状態の珪素膜を500 Next, a silicon film in an amorphous state 500
〜5000Å、例えば1500Åの厚さに作製の後、4 ~5000A, after fabrication, for example, in a thickness of 1500 Å, 4
50〜700℃の温度にて12〜70時間非酸化物雰囲気にて中温の加熱処理、例えば水素雰囲気下にて600 Heat treatment of the intermediate temperature at 12-70 hours non-oxide atmosphere at a temperature of 50 to 700 ° C., for example under a hydrogen atmosphere 600
℃の温度で保持した。 It was held at ℃ of temperature. 珪素膜の下の基板表面にアモルファス構造の酸化珪素膜が形成されているため、この熱処理で特定の核が存在せず、全体が均一に加熱アニールされる。 Since the substrate surface under the silicon film a silicon oxide film of an amorphous structure is formed, there is no particular nuclei this heat treatment, the whole is uniformly heated annealing. 即ち、成膜時はアモルファス構造を有し、また水素は単に混入しているのみである。 That is, during the film formation has an amorphous structure, also hydrogen is merely are mixed.

【0039】アニールにより、珪素膜はアモルファス構造から秩序性の高い状態に移り、一部は結晶状態を呈する。 [0039] By annealing the silicon film moves in a high state of orderliness amorphous structure, part exhibits a crystalline state. 特にシリコンの成膜後の状態で比較的秩序性の高い領域は特に結晶化をして結晶状態となろうとする。 Particularly higher ordered regions in the state after deposition of the silicon is to become a particular crystalline state by crystallization. しかしこれらの領域間に存在する珪素により互いの結合がなされるため、珪素同志は互いにひっぱりあう。 However, since the mutual coupling is made of silicon that exists between these regions, silicon comrades mutual pulling each other. レーザラマン分光により測定すると単結晶の珪素のピーク522 As measured by laser Raman spectroscopy of silicon single crystal peaks 522
cm −1より低周波側にシフトしたピークが観察される。 peak shifted from the low frequency side cm -1 is observed. それの見掛け上の粒径は半値巾から計算すると、5 When it apparent particle size calculated from the half value width, 5
0〜500Åとマイクロクリスタルのようになっているが、実際はこの結晶性の高い領域は多数あってクラスタ構造を有し、各クラスタ間は互いに珪素同志で結合(アンカリング)がされたセミアモルファス構造の被膜を形成させることができた。 0~500Å and has become as microcrystal, actually has a cluster structure there many regions with high The crystallinity between each cluster to each other coupled with silicon comrades (anchoring) is been semi-amorphous structure It could be a film-forming.

【0040】結果として、被膜は実質的にグレインバウンダリ(以下GBという)がないといってもよい状態を呈する。 [0040] As a result, the coating is substantially (hereinafter referred to as GB) grain boundary exhibits a good condition to say that there is not. キャリアは各クラスタ間をアンカリングされた個所を通じ互いに容易に移動し得るため、いわゆるGB Because the carrier is capable of moving together easily through the points that have been anchored between the clusters, so-called GB
の明確に存在する多結晶珪素よりも高いキャリア移動度となる。 A higher carrier mobility than the polycrystalline silicon present clear of. 即ちホール移動度(μh)=10〜200cm That is the hole mobility (μh) = 10~200cm
/VSec、電子移動度(μe)=15〜300cm 2 / VSec, electron mobility (μe) = 15~300cm
/VSecが得られる。 2 / VSec is obtained.

【0041】他方、上記の如き中温でのアニールではなく、900〜1200℃の高温アニールにより被膜を多結晶化すると、核からの固相成長により被膜中の不純物の偏析がおきて、GBには酸素、炭素、窒素等の不純物が多くなり、結晶中の移動度は大きいが、GBでのバリア(障壁)を作ってそこでのキャリアの移動を阻害してしまう。 [0041] On the other hand, instead of the annealing at above-mentioned intermediate temperature, when polycrystalline coatings by high-temperature annealing at 900 to 1200 ° C., happening segregation of impurities in the film by solid phase growth from the nucleus, the GB oxygen, carbon, impurities are increased, such as nitrogen, the mobility in the crystal is large, thus inhibiting the movement of carriers therein to make the barrier (barrier) in GB. 結果として10cm /Vsec以上の移動度がなかなか得られないのが実情である。 As a result 10 cm 2 / Vsec or more mobility is fact is not easily obtained. 即ち、本実施例ではかくの如き理由により、セミアモルファスまたはセミクリスタル構造を有するシリコン半導体を用いている。 That is, by such reasons thus in this embodiment uses a silicon semiconductor having a semi-amorphous or semi-crystal structure.

【0042】図3(A)において、珪素膜を第1のフォトマスクにてフォトエッチングを施し、PTFT用の領域22(チャネル巾20μm)を図面の右側に、NT [0042] In FIG. 3 (A), subjected to photo-etching silicon film at a first photomask, the right side of the drawing area 22 (channel width 20 [mu] m) for PTFT, NT
FT用の領域13を左側に作製した。 The area 13 for the FT was made on the left side. この上に酸化珪素膜をゲイト絶縁膜として500〜2000Å例えば10 500~2000Å example 10, a silicon oxide film as a gate insulating film on the
00Å厚さに形成した。 00Å was formed to a thickness. これはブロッキング層としての酸化珪素膜の作製と同一条件とした。 It was prepared under the same conditions of the silicon oxide film as a blocking layer. この成膜中に弗素を少量添加し、ナトリウムイオンの固定化をさせてもよい。 The small amount of fluorine during film formation, may be immobilized in sodium ions.

【0043】この後、この上側にリンが1〜5×10 [0043] Thereafter, phosphorus in this upper 1 to 5 × 10
21 cm −3の濃度に入ったシリコン膜またはこのシリコン膜とその上にモリブデン(Mo)、タングステン(W),MoSi またはWSi との多層膜を形成した。 21 cm silicon film entered the concentration of -3 or molybdenum silicon film and thereon (Mo), tungsten (W), to form a multilayer film of MoSi 2 or WSi 2. これを第2のフォトマスクにてパターニングして図3(B)を得た。 This is patterned in the second photomask was obtained FIG 3 (B). PTFT用のゲイト電極55、NT The gate electrode 55 for PTFT, NT
FT用のゲイト電極56を形成した。 To form a gate electrode 56 for FT. 例えばチャネル長10μm、ゲイト電極としてリンドープ珪素を0.2μ 0.2μ example, the channel length 10 [mu] m, a phosphorus-doped silicon as a gate electrode
m、その上にモリブデンを0.3μmの厚さに形成した。 m, was formed of molybdenum thereon to a thickness of 0.3 [mu] m.

【0044】図3(C)において、フォトレジスト57 [0044] FIG. 3 in (C), a photoresist 57
をフォトマスクを用いて形成し、PTFT用のソース59ドレイン58に対し、ホウ素を1〜5×10 15 It was formed by using a photomask, to a source 59 drain 58 for PTFT, boron 1 to 5 × 10 15 c
−2のドーズ量でイオン注入法により添加した。 It was added by an ion implantation method at a dose of m -2. 次に図3(D)の如く、フォトレジスト61をフォトマスクを用いて形成した。 Then as FIG. 3 (D), and the photoresist 61 is formed using a photomask. NTFT用のソース64、ドレイン62としてリンを1〜5×10 15 cm −2のドーズ量でイオン注入法により添加した。 Source 64 for NTFT, was added by an ion implantation method at a dose of 1~5 × 10 15 cm -2 of phosphorus as a drain 62.

【0045】これらはゲイト絶縁膜54を通じておこなった。 [0045] These were carried out through the gate insulating film 54. しかし図3(B)において、ゲイト電極55、5 However Figure 3 (B), the gate electrode 55,5
6をマスクとしてシリコン膜上の酸化珪素を除去し、その後、ホウ素、リンを直接珪素膜中にイオン注入してもよい。 6 silicon oxide on the silicon film is removed as a mask, then boron, it may be ion-implanted into the phosphorus directly silicon film.

【0046】次に、600℃にて10〜50時間再び加熱アニールをおこなった。 Next, it was carried out from 10 to 50 hours again heating annealing at 600 ℃. PTFTのソース59、ドレイン58NTFTのソース64、ドレイン62を不純物を活性化してP 、N として作製した。 Source 59 of PTFT, the source 64 of the drain 58NTFT, P + and the drain 62 to activate the impurities, were prepared as N +. またゲイト電極55、56下にはチャネル形成領域60、63がセミアモルファス半導体として形成されている。 Also on the lower gate electrodes 55 and 56 the channel forming region 60, 63 is formed as a semi-amorphous semiconductor.

【0047】かくすると、セルフアライン方式でありながらも、700℃以上にすべての工程で温度を加えることがなくC/TFTを作ることができる。 [0047] Upon Thus, while a self-alignment manner, it is possible to make C / TFT without the addition of temperature in all steps above 700 ° C.. そのため、基板材料として、石英等の高価な基板を用いなくてもよく、本発明の大画素の液晶表示装置にきわめて適したプロセスである。 Therefore, as a substrate material may not use an expensive substrate such as quartz, it is very suitable process in the liquid crystal display device having a large pixel of the present invention.

【0048】本実施例では熱アニールは図3(A)、 [0048] Thermal annealing in this embodiment FIG. 3 (A), the
(D)で2回おこなった。 It was carried out twice in (D). しかし図3(A)のアニールは求める特性により省略し、双方を図3(D)のアニールにより兼ね製造時間の短縮を図ってもよい。 However omitted by annealing obtaining characteristics of FIG. 3 (A), both may be shortened in doubles by annealing manufacturing time in FIG. 3 (D) a. 図4 Figure 4
(A)において、層間絶縁物65を前記したスパッタ法により酸化珪素膜の形成としておこなった。 (A), the was performed as formation of a silicon oxide film by a sputtering method with the interlayer insulator 65. この酸化珪素膜の形成はLPCVD法、光CVD法、常圧CVD法を用いてもよい。 Formation LPCVD method of the silicon oxide film, a light CVD method, may be used atmospheric pressure CVD method. 例えば0.2〜0.6μmの厚さに形成し、その後、フォトマスクを用いて電極用の窓66 For example, is formed to a thickness of 0.2 to 0.6 [mu] m, then the window 66 of the electrodes by using a photomask
を形成した。 It was formed. さらに、これら全体にアルミニウムをスパッタ法により形成し、リード71、72およびコンタクト67、68をフォトマスクを用いて作製した後、表面を平坦化用有機樹脂69例えば透光性ポリイミド樹脂を塗布形成し、再度の電極穴あけをフォトマスクにておこなった。 Further, the aluminum throughout these formed by sputtering, after forming the lead 71 and the contact 67, 68 by using a photomask, a planarizing organic resin 69 for example translucent polyimide resin surface coating formed , it was carried out the electrode drilling again at the photo mask.

【0049】図4(B)に示す如く2つのTFTを相補型構成とし、かつその出力端を液晶装置の一方の画素の電極を透明電極としてそれに連結するため、スパッタ法によりITO(インジューム・スズ酸化膜)を形成した。 [0049] Two TFT as shown in FIG. 4 (B) and complementary configuration, and for connecting thereto the output electrodes of one pixel of a liquid crystal device as a transparent electrode, ITO (indium-by sputtering tin oxide film) was formed. それをフォトマスクによりエッチングし、電極7 It was etched by the photo mask, the electrode 7
0を構成させた。 0 were allowed to constitute a. このITOは室温〜150℃で成膜し、200〜400℃の酸素または大気中のアニールにより成就した。 The ITO is deposited at room temperature to 150 DEG ° C., it was fulfilled by annealing oxygen or atmospheric 200 to 400 ° C.. かくの如くにしてPTFT22とNTF In the as of nuclear PTFT22 and NTF
T13と透明導電膜の電極70とを同一ガラス基板50 Same glass substrate 50 and the electrode 70 of the T13 and the transparent conductive film
上に作製した。 It was produced above. 得られたTFTの電気的な特性はPTF Electrical characteristics of the resulting TFT has PTF
Tで移動度は20(cm /Vs)、Vthは−5.9 Mobility T is 20 (cm 2 / Vs), Vth is -5.9
(V)で、NTFTで移動度は40(cm /Vs)、 In (V), the mobility NTFT 40 (cm 2 / Vs) ,
Vthは5.0(V)であった。 Vth was 5.0 (V).

【0050】この液晶表示装置の画素部分の電極等の配置の様子を図に示している。 [0050] shows how the arrangement of the electrodes such as pixel portions of the liquid crystal display device in FIG. NTFT13を第1の走査線15とデータ線21との交差部に設け、第1の走査線15とデータ線14との交差部にも他の画素用のNT The NTFT13 provided at the intersections of the first scan line 15 and data line 21, NT for other pixels in the intersection of the first scan line 15 and data line 14
FTが設けられている。 FT is provided. 一方PTFTは第2の走査線1 Meanwhile PTFT the second scan line 1
8とデータ線21との交差部に設けられている。 It is provided on the intersections between 8 and a data line 21. また、 Also,
隣接した他の第1の走査線16とデータ線21との交差部には、他の画素用のNTFTが設けられている。 The intersection of the other of the first scanning line 16 and the data line 21 adjacent, is provided NTFT for other pixels. このようなC/TFTを用いたマトリクス構成を有せしめた。 Such was allowed have a matrix structure with C / TFT. NTFT13は、ドレイン64の入力端のコンタクトを介し第1の走査線15に連結され、ゲイト56は多層配線形成がなされたデータ線21に連結されている。 NTFT13 is coupled to the first scan line 15 through a contact of the input terminals of the drain 64, gate 56 is connected to the data line 21 to the multilayer wiring formed is made.
ソース62の出力端はコンタクトを介して画素の電極1 The pixel output end via a contact of the source 62 electrode 1
7に連結している。 Linked to the 7.

【0051】他方、PTFT22はドレイン58の入力端がコンタクトを介して第2の走査線18に連結され、 [0051] On the other hand, PTFT22 the input end of the drain 58 is connected to the second scan line 18 via a contact,
ゲイト55はデータ線21に、ソース59の出力端はコンタクトを介してNTFTと同様に画素電極17に連結している。 Gate 55 to the data line 21, the output terminal of the source 59 is connected to the pixel electrode 17 as with NTFT through a contact. かくして一対の走査線15、18に挟まれた間(内側)に、透明導電膜よりなる画素23とC/TF Thus between (inside) that is sandwiched between a pair of the scanning lines 15 and 18, made of a transparent conductive film pixel 23 and C / TF
Tとにより1つのピクセルを構成せしめた。 It was allowed constituting one pixel by the T. かかる構造を左右、上下に繰り返すことにより、2×2のマトリクスをそれを拡大した640×480、1280×960 Such structure left by repeating up and down, 640 × a 2 × 2 matrix and enlarge it 480,1280 × 960
といった大画素の液晶表示装置とすることができる。 It can be a large pixel liquid crystal display device of such.

【0052】また、X方向の周辺回路の回路図を図 [0052] FIG. 5 is a circuit diagram of a peripheral circuit of the X-direction,
に示す。 It is shown in Figure 6. は1本の配線に接続された周辺回路のブロック機能を示し、図はそのユニットのトランジスタの接続の様子を示している。 Figure 5 shows a block function of the peripheral circuit connected to the one wiring, Fig. 6 shows the state of connection of the transistor of the unit. (A)は図の7のブロックに相当し、(B)は図の8のブロックに相当するTFTの回路構成を示している。 (A) corresponds to a block of 7 of FIG. 5, (B) shows a circuit configuration of a TFT corresponding to a block of 8 in FIG.

【0053】このようにスィッチング素子と同じプロセスで作製されたNTFT13とPTFT22とが設けられたCMOS構成となっている。 [0053] and thus a CMOS structure fabricated NTFT13 and the PTFT22 are provided in the same process as the switching devices.

【0054】上記のようにして、片方の基板を完成し、 [0054] As described above, to complete the one substrate,
他方の基板と従来よりの方法で貼り合わせ、STN液晶を基板間に注入する。 Bonding the other substrate and the method of prior art, injecting the STN liquid crystal between the substrates. 次に、他方の周辺回路として、I Then, as the other peripheral circuits, I
C4を使用する。 Using the C4. このIC4はTABにより基板のY方向の配線の各々と接続されている。 The IC4 is connected to each of the wiring board in the Y direction by TAB. 上記のようにして、 In the manner described above,
本発明の液晶表示装置を完成した。 A liquid crystal display device of the present invention has been completed.

【0055】本実施例においては、Y方向の配線に接続された、周辺回路側をICとして、X方向側の周辺回路のみをTFT化し、スィッチング素子と同じプロセスでTFT化したが、特にこの構成に限定されることはなく、TFT化する際の歩留り、TFT化する際のプロセス技術上の問題等を考慮して、よりTFT化が簡単な方のみをTFT化すればよい。 [0055] In this embodiment, connected to the Y direction of the wiring, the peripheral circuit side as IC, only turned into TFT peripheral circuits X direction has been turned into TFT in the same process as switching devices, in particular the structure it is not limited to, yield in TFT of, in consideration of such process technology problems when TFT of, only more TFT of better simple may be TFT of.

【0056】本実施例では半導体膜として、セミアモルファス半導体を使用したので、その移動度は非単結晶半導体を使用したTFTに比べて10倍以上の値が得られている。 [0056] As the semiconductor film in this embodiment, since using the semi-amorphous semiconductor, the mobility is the value more than 10 times higher than the TFT using a non-single-crystal semiconductor is obtained. そのため、早い応答速度を必要とされる周辺の回路のTFTにも、十分使用でき、従来のように、周辺回路部分のTFTを特別に結晶化処理する必要もなくアクティブ素子と同じプロセスで作成することができた。 Therefore, in the TFT peripheral circuits required a high response speed, fully available, as in the prior art, to create in the same process as the active element is not necessary to process specially crystallized TFT of the peripheral circuit portion it could be.

【0057】 [0057]

【実施例2】本実施例の液晶表示装置の概略外観図を図 Figure A schematic external view of a liquid crystal display device of Embodiment 2 of the present embodiment
に示す。 It is shown in 8. 基本的な回路等は実施例1と全く同じである。 The basic circuit, etc. is the same as in Example 1. において、Y方向の配線に接続されは周辺回路はIC4で構成され、COG法により、基板上に直接I 8, is connected to the Y-direction wiring the peripheral circuit is constituted by IC 4, by a COG method, directly on the substrate I
Cが形成されている。 C is formed.

【0058】この場合IC4のパッド電極とY方向配線との接続にいて、TAB法等に比べてより間隔を狭くできる。 [0058] In are in connection with this case IC4 of the pad electrode and the Y-direction wiring, it can be narrowed more intervals as compared with the TAB method, or the like. その為より高精細な表示画素を設計できる特徴をもつ。 It has a feature that can design a high-definition display pixels than for that. さらに、基板上にICを設けたので、その容積は殆ど増すことがなく、より薄型の液晶表示装置を提供することができた。 Furthermore, since there is provided an IC on a substrate, the volume without increasing almost could provide thinner liquid crystal display device.

【0059】上記の実施例において、アクティブ素子のTFTはいずれもCMOS構成としたが、特にこの構成に限定されることはなく、NTFT、PTFTのみで構成してもよい、その場合は周辺回路の構成がより素子数が増すことになる。 [0059] In the above embodiments, although any TFT active device was a CMOS structure, in particular the invention is not limited to this configuration, NTFT, may be constituted of only the PTFT, case of the peripheral circuit configuration is that the more the number of elements is increased.

【0060】また、基板上にTFTを形成する位置をX [0060] Further, the position for forming a TFT on a substrate X
方向の配線と繋がっている一方側のみとしたが、X方向の配線と繋がっている他方側にもTFTを形成して、交互にTFTを接続し、TFTの密度を半分として、TF Was only one side in communication with the direction of the wiring, forming a TFT on the other side in communication with the X-direction wires, connect the TFT alternately as half the density of the TFT, TF
Tの製造歩留りを向上させることも可能である。 It is also possible to improve the T production yield of.

【0061】 [0061]

【発明の効果】本発明により、液晶表示を外部の接続技術上の制限の為に高精細化できないことはなくなった。 According to the present invention, no longer it can not be high definition for a liquid crystal display on the outside of the connection technology limitation.
また、X方向の配線またはY方向の配線と外部の周辺回路との不要な接続を極力へらせることができたので、接続部分での信頼性が向上した。 Further, since it was possible to minimize causing spatula unwanted connection between the wiring and the external peripheral circuits of the wiring or Y-direction in the X direction, and improving the reliability of the connection portion.

【0062】片方の周辺回路のみをTFT化するため、 [0062] In order to TFT the only peripheral circuit of one,
ディスプレイ基板自身の専有面積をへらすことができ、 Area occupied by the display substrate itself can be reduced,
かつ必要とされる寸法形状に自由に基板の設計ができる。 And it can be freely designed of the substrate The required dimensions. また、TFTの製造上の問題を回避して、製造歩留りの高い部分のみをTFT化できる。 Also, to avoid manufacturing problems of TFT, can TFT of only high manufacturing yield moiety. よって、製造コストを下げることができた。 Thus, it was possible to lower the production cost.

【0063】TFTに使用する半導体膜として、セミアモルファス半導体を使用したので、周辺回路用にも十分使用できる応答速度が得られ、アクティブ素子の作成プロセスのまま特別な処理をすることもなく、周辺回路用のTFTを同時に作成することができた。 [0063] As the semiconductor film to be used for TFT, since using a semi-amorphous semiconductor, sufficient usable response speed can be obtained even in the peripheral circuit, without any special processing remains creation process active element, around It was able to create a TFT for the circuit at the same time.

【0064】本発明の構成により、液晶電位をフローティングとしないため、安定した表示をおこなうことができる。 [0064] The configuration of the present invention, since no liquid crystal voltage and the floating, it is possible to perform a stable display. また、アクティブ素子としてのC/TFTの駆動能力が高いため、動作マージンを拡大でき、さらに周辺の駆動回路をより簡単にすることが可能で表示装置の小型化、製造コストの低減に効果がある。 Moreover, because of the high driving capability of the C / TFT as an active element, to enlarge the operation margin, more compact and more easily it is possible to display the driving circuit around, it is effective in reducing the manufacturing cost . また、3本の信号線と対抗電極に非常に単純な信号で高い駆動能力を発揮することができる。 Further, it is possible to exert a high driving capability in a very simple signal to the counter electrode 3 signal lines.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明のm×nの回路構成の液晶表示装置を示す。 1 shows a liquid crystal display device of the circuit arrangement of m × n of the present invention.

【図2】本発明の液晶表示装置の外観の様子を示す。 2 shows the state of appearance of a liquid crystal display device of the present invention.

【図3】本発明のTFTの作製工程の概略を示す。 3 shows a schematic of a manufacturing process of a TFT of the present invention.

【図4】本発明のTFTの作製工程の概略を示す。 Figure 4 shows a schematic of a manufacturing process of a TFT of the present invention.

【図5】本発明の液晶表示装置の周辺回路の概略を示す。 Figure 5 shows a schematic of a peripheral circuit of the liquid crystal display device of the present invention.

【図6】本発明の液晶表示装置の周辺回路におけるトランジスタの接続の様子を示す。 It shows the state of connection of the transistor in the peripheral circuit of the liquid crystal display device of the present invention; FIG.

【図7】本発明の液晶表示装置の画素部分の配置の様子を示す。 7 shows the state of arrangement of pixels of the liquid crystal display device of the present invention.

【図8】本発明の多の実施例を示す。 8 shows a multi-embodiment of the present invention.

【符号の説明】 DESCRIPTION OF SYMBOLS

1、2、3、・・・・・周辺回路 4・・・・・・・・・・IC 5・・・・・・・・・・TFT化した周辺回路 6・・・・・・・・・・画素 13・・・・・・・・・NTFT 22・・・・・・・・・PTFT 1, 2 and 3, the peripheral circuit was turned into ..... peripheral circuit 4 ·········· IC 5 ·········· TFT 6 ········ ... pixel 13 ········· NTFT 22 ········· PTFT

Claims (3)

    (57)【特許請求の範囲】 (57) [the claims]
  1. 【請求項1】 1の基板及び第 2の基板との間に設けられた電気光学変調層と、 前記第1の基板上に設けられた第1の薄膜トランジスタと、 当該トランジスタのソース又はドレイン接続された画素電極と、 前記第1の薄膜トランジスタのゲイト電極に連結されているX方向配線と、 前記第1の薄膜トランジスタのドレイン又はソースに接続されているY方向配線と、 前記X方向配線に接続された第1の駆動回路と、 前記Y方向配線に接続された第2の駆動回路とを有し、 前記第1 又は第2 の駆動回路は第2の薄膜トランジスタを有し、 前記第2又は第1の駆動回路はI Cを有する電気光学装 And 1. A electrooptic modulation layer provided between the first substrate及beauty second substrate, a first thin film transistor provided on the first substrate, the source or drain of the transistor a pixel electrode connected to the X-direction wiring is connected to the gate electrode of the first thin film transistor, and the Y-direction wiring that is connected to the drain or source of said first thin film transistor, in the X-direction wirings a first driving circuit connected, said a second driving circuit connected to the Y-direction wirings, the first or the second drive circuit has a second thin film transistor, the second or the first drive circuit electrooptical instrumentation which have a I C
    置において、 前記第1の薄膜トランジスタのソース及びドレインと前 In location, source and drain and the front of the first thin film transistor
    記第2の薄膜トランジスタのソース及びドレインは酸素 Serial source and drain of the second thin film transistor is oxygen
    濃度が7×10 19 cm -3 以下であり、 前記第1の薄膜トランジスタのチャネル形成領域は酸素 Concentration is not less 7 × 10 19 cm -3 or less, the channel formation region of the first thin film transistor is oxygen
    濃度が5×10 20 cm -3 〜5×10 21 cm -3 であることを特徴とする電気光学装置。 Electro-optical device, wherein the concentration is 5 × 10 20 cm -3 ~5 × 10 21 cm -3.
  2. 【請求項2】 1の基板及び第 2の基板との間に設けられた電気光学変調層と、 前記第1の基板上に設けられた第1の薄膜トランジスタと、 当該トランジスタのソース又はドレインに接続された画素電極と、 前記第1の薄膜トランジスタのゲイト電極に連結されているX方向配線と、 前記第1の薄膜トランジスタのドレイン又はソースに接続されているY方向配線と、 前記X方向配線に接続された第1 の駆動回路と、 前記Y方向配線に接続された第2 の駆動回路とを有し、 前記第1 又は第2の駆動回路は第2の薄膜トランジスタを有し、 前記第2又は第1の駆動回路はI Cを有し、 前記第1の薄膜トランジスタのソース及びドレインと前 2. A electrooptic modulation layer provided between the first substrate及beauty second substrate, a first thin film transistor provided on the first substrate, the source or drain of the transistor a pixel electrode connected to the the X-direction wiring is connected to the gate electrode of the first thin film transistor, and Y direction wiring connected to the drain or source of said first thin film transistor, the X-direction wirings the first driving circuit connected to said Y and a second driving circuit connected to the direction wirings, the first or the second drive circuit has a second thin film transistor, the second or the first drive circuit has a I C, before the source and drain of the first thin film transistor
    記第2の薄膜トランジスタのソース及びドレインは酸素 Serial source and drain of the second thin film transistor is oxygen
    濃度が7×10 19 cm -3 以下であり、 前記第1の薄膜トランジスタのチャネル形成領域は酸素 Concentration is not less 7 × 10 19 cm -3 or less, the channel formation region of the first thin film transistor is oxygen
    濃度が5×10 20 cm -3 〜5×10 21 cm -3 であり、 前記第2の薄膜トランジスタのソース及びドレインは、 Concentration was 5 × 10 20 cm -3 ~5 × 10 21 cm -3, a source and a drain of the second thin film transistor,
    前記第1の薄膜トランジスタのソース及びドレインより Than the source and drain of the first thin film transistor
    酸素濃度が低いことを特徴とする電気光学装置。 Electro-optical device, wherein the oxygen concentration is low.
  3. 【請求項3】請求項1 又は請求項2において、ICはC 3. The method of claim 1 or claim 2, IC is C
    OG法により設けられていることを特徴とする電気光学装置。 Electro-optical device, characterized in that it is provided by the OG method.
JP41836790A 1990-12-25 1990-12-25 The liquid crystal display device Expired - Lifetime JP2997737B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP41836790A JP2997737B2 (en) 1990-12-25 1990-12-25 The liquid crystal display device

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP41836790A JP2997737B2 (en) 1990-12-25 1990-12-25 The liquid crystal display device
US08/231,644 US5849601A (en) 1990-12-25 1994-04-22 Electro-optical device and method for manufacturing the same
US08/384,593 US5453858A (en) 1990-12-25 1995-02-03 Electro-optical device constructed with thin film transistors
US08/712,574 US5701167A (en) 1990-12-25 1996-09-13 LCD having a peripheral circuit with TFTs having the same structure as TFTs in the display region
US08/854,037 US6252249B1 (en) 1990-11-20 1997-05-09 Semiconductor device having crystalline silicon clusters
US08/962,601 US6023075A (en) 1990-12-25 1997-10-31 Electro-optical device and method for manufacturing the same
US08/962,600 US6306213B1 (en) 1990-11-20 1997-10-31 Electro-optical device and method for manufacturing the same
US09/583,087 US7098479B1 (en) 1990-12-25 2000-02-01 Electro-optical device and method for manufacturing the same
US09/499,619 US7115902B1 (en) 1990-11-20 2000-02-07 Electro-optical device and method for manufacturing the same
US09/832,844 US7067844B2 (en) 1990-11-20 2001-04-12 Electro-optical device
US11/540,593 US7576360B2 (en) 1990-12-25 2006-10-02 Electro-optical device which comprises thin film transistors and method for manufacturing the same

Publications (2)

Publication Number Publication Date
JPH04242725A JPH04242725A (en) 1992-08-31
JP2997737B2 true JP2997737B2 (en) 2000-01-11

Family

ID=18526215

Family Applications (1)

Application Number Title Priority Date Filing Date
JP41836790A Expired - Lifetime JP2997737B2 (en) 1990-12-25 1990-12-25 The liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2997737B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399580B (en) 2003-07-14 2013-06-21 Semiconductor Energy Lab Semiconductor device and display device
JP4748954B2 (en) * 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 Liquid crystal display

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02210330A (en) * 1981-01-09 1990-08-21 Semiconductor Energy Lab Co Ltd Liquid crystal electro-optical device
JPH02115824A (en) * 1988-10-26 1990-04-27 Hitachi Device Eng Co Ltd Liquid crystal display device
JPH02137822A (en) * 1988-11-18 1990-05-28 Matsushita Electric Ind Co Ltd Liquid crystal display device
JPH02208635A (en) * 1989-02-08 1990-08-20 Seiko Epson Corp Semiconductor device

Also Published As

Publication number Publication date
JPH04242725A (en) 1992-08-31

Similar Documents

Publication Publication Date Title
KR100433360B1 (en) A semiconductor device
JP3071851B2 (en) Electro-optical device
US5888857A (en) Semiconductor device and method for manufacturing the same
US7489367B1 (en) Electro-optical device and method for driving the same
EP0510368B1 (en) Method for fabricating thin film transistors and thin film transistor produced by said method
US6936844B1 (en) Semiconductor device having a gate wiring comprising laminated wirings
US6555843B1 (en) Semiconductor device and method for forming the same
US5811328A (en) Electro-optical device and thin film transistor and method forming the same
TWI432863B (en) Liquid crystal display device
KR970010652B1 (en) Semiconductor device and method of for forming the same
TWI521292B (en) The liquid crystal display device
JP4662647B2 (en) Display device and manufacturing method thereof
EP0419160B1 (en) Amorphous silicon semiconductor devices
CN1179419C (en) Integrated circuit chip and display device therewith
US7420628B1 (en) Method of making an active-type LCD with digitally graded display
US20010001496A1 (en) Semiconductor devices
US5165075A (en) Electro-optic device having pairs of complementary transistors
US5466617A (en) Manufacturing electronic devices comprising TFTs and MIMs
EP2105966B1 (en) Display device
KR960001611B1 (en) Insulated gate type fet and its making method
JP2873632B2 (en) Semiconductor device
US20030137621A1 (en) Liquid crystal display device and method of manufacturing the same
JP4309811B2 (en) In-plane switching mode liquid crystal display device and manufacturing method thereof
US8278660B2 (en) Semiconductor device and method for manufacturing the same
US6660549B2 (en) Method of manufacturing an active matrix type display circuit

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081105

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091105

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101105

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111105

Year of fee payment: 12