JP2000323475A - 半導体基板上に薄膜を形成する成膜装置における成膜方法 - Google Patents

半導体基板上に薄膜を形成する成膜装置における成膜方法

Info

Publication number
JP2000323475A
JP2000323475A JP11130613A JP13061399A JP2000323475A JP 2000323475 A JP2000323475 A JP 2000323475A JP 11130613 A JP11130613 A JP 11130613A JP 13061399 A JP13061399 A JP 13061399A JP 2000323475 A JP2000323475 A JP 2000323475A
Authority
JP
Japan
Prior art keywords
substrate
electrode
film
processed
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11130613A
Other languages
English (en)
Inventor
Hideaki Fukuda
秀明 福田
Hirotaka Arai
宏貴 荒井
Tomo Yoshizaki
友 吉崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NIPPON ASM KK
Original Assignee
NIPPON ASM KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NIPPON ASM KK filed Critical NIPPON ASM KK
Priority to JP11130613A priority Critical patent/JP2000323475A/ja
Publication of JP2000323475A publication Critical patent/JP2000323475A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】成膜装置において,待機状態後に被処理基板を
搭載する搭載台の温度低下にともなう成膜の特性への悪
影響を防ぐ成膜方法を提供する。 【解決手段】処理室に,高周波電力が間に適用される電
極を有し,ヒーターにより,被処理基板を搭載する電極
を加熱する成膜装置において,被処理基板上に薄膜を形
成する方法であって,待機状態の後で,前記電極に前記
被処理基板を搭載して成膜工程を行う前に,該電極の温
度を上昇させる工程を含む。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は,被処理基板に薄膜
を形成する成膜方法に関し,とくに複数の被処理基板に
連続して薄膜を形成する際に,各被処理基板に形成され
る薄膜を均質にする成膜方法に関する。
【0002】
【従来の技術および発明が解決しようとする課題】プラ
ズマCVD(Chemical Vapor Deposition)装置は,反応ガ
スを処理室に供給するシャワーヘッドを兼ねる上部電極
と,半導体ウエハなどの被処理基板を搭載する搭載台を
兼ねる下部電極との間に高周波電力を適用し,反応ガス
をプラズマ化させて被処理基板の表面上に薄膜を形成す
る。この成膜処理の際に処理室の内壁等に堆積物が残存
する。これが剥離すると,次の成膜プロセスにおいてパ
ーティクルの発生となるため,周期的に処理室をクリー
ニングする。
【0003】こうした装置において,ロット(1ロット
は,たとえば1カセット(ウエハ25枚))の連続処理時
は,成膜処理とクリーニング処理とが交互に繰り返して
行われるが,装置のメンテナンス後,膜質検査ウエハ処
理後の検査結果がでるまで,ロット処理とロット処理と
の間等で,成膜処理を行わない待機状態が生じる。
【0004】待機の回数は,とくに近年のウエハの大口
径化,半導体デバイスの多様化に伴う多品種少ロットで
半導体デバイスを製造する半導体製造工場が増えるにつ
て,増加する傾向にある。
【0005】このような待機状態が,ある時間続くと,
処理室内の,とくに半導体ウエハが搭載される電極部品
の表面温度が低下し,その上のウエハ温度も低下する。
したがって,他の処理条件を同じにしても,ロットの連
続処理において,待機後の1,2枚目の半導体ウエハ上に
形成された薄膜には,密度の低下,膜組成の変化といっ
た悪影響がでる。そのため,半導体デバイスの製作時に
設計された加工性,耐吸湿性などの膜特性が損なわれ
る。これは半導体デバイスの動作不良,すなわち製品不
良の原因となり,歩留まりの低下につながる。
【0006】待機直後の成膜について及ぼす悪影響は,
近年の被処理基板であるウエハの大口径化に伴うウエハ
自体の熱容量の増大のため,深刻になってきている。
【0007】本発明は,この課題を解消するためになさ
れたものであって,成膜装置において,待機状態の後
に,被処理基板を搭載する搭載台である電極の温度低下
にともなう成膜の特性への悪影響を防ぐ成膜方法を提供
することを目的とする。
【0008】本発明の他の目的は,ロットの連続処理に
際して,均質な膜の形成を行う,上記成形方法を提供す
ることである。
【0009】
【課題を解決するための手段】上記目的を達成する本発
明の成膜方法は,処理室に,高周波電力が間に適用され
る電極を有し,ヒーターにより被処理基板を搭載する電
極を加熱する成膜装置において,被処理基板上に薄膜を
形成する方法であって,待機状態の後で,電極に被処理
基板を搭載して成膜工程を行う前に,電極の温度を上昇
させる工程を含むことを特徴とする。この成膜工程は,
待機状態の後に被処理基板を一枚ずつ処理室に搬入して
電極に搭載し,成膜する処理を,複数の被処理基板に対
して続けて行う連続成膜工程であってもよい。
【0010】ヒーターは,被処理基板を搭載する電極を
加熱し,所望の温度に上昇させるものであるが,その電
極とヒーターが一体的でない場合(ねじ止め等で分割さ
れている場合)などで,迅速に電極の温度を所望に上昇
させることができない。このとき,処理室にガスを供給
することで,ヒーターの熱が,被処理基板を搭載する電
極に効果的に伝達され,その電極を迅速に,加熱するこ
とができる。
【0011】ガスが供給された処理室の圧力は1Torr以
上が好適である。
【0012】処理室に供給するガスは,遠隔プラズマ放
電装置により活性化されたクリーニングガスであっても
よい。
【0013】また,電極の温度を上昇させる工程は,処
理室内に反応ガスを含むガスを供給し,プラズマ化させ
る工程であってもよい。さらに,電極温度を上昇させる
工程は,このプラズマにより形成された電極上のダミー
膜をダミークリーニングする工程を含んでもよい。この
場合,たとえば,シリコン窒化膜を成膜したとき,NF 3
等のフッ素を含むガスを少なくとも一種以上含むガスを
遠隔プラズマ装置で励起して,処理室に導入し,ダミー
膜をダミークリーニングして除去するが,膜とクリーニ
ングガスとの反応時に生じる熱により電極の表面温度が
効果的に上昇する。さらに,ダミークリーニング工程の
後に,ガスを処理室に供給する工程を含んでもよい。
【0014】さらにまた,電極の温度を上昇させる工程
を,被処理基板を処理室へ搬送するまでの間に実行する
と,処理時間の短縮を図ることができる。
【0015】
【実施の態様】図1は,本発明を実施する装置の一例で
ある平行平板型プラズマCVD装置を示す。この外に,た
とえば,これと同様の構成の減圧熱CVD装置においても
本発明を実施することができる。
【0016】図1のCVD装置は,処理室のクリーニング
のために,遠隔プラズマクリーニングを行う構成となっ
ている。
【0017】この装置を使用して,一ロットの半導体処
理基板(25枚の半導体ウエハ)を成膜処理するために
は,次のように操作が行われる。
【0018】上記した待機状態後,搬送室1内に配置さ
れた一枚の半導体処理基板3が自動搬送ロボット2によ
り,搬送室1に隣接した処理室4内のサセプタ5の上に搭
載される。そのサセプタ5にはヒーターおよび電極(図
示せず)が備えられている。サセプタ5に平行なシャワ
ーヘッド6から,反応ガスが被処理基板に均一に供給さ
れる。サセプタ5とシャワーヘッド6との間には,高周波
発振器7により高周波電力が適用される。
【0019】たとえば,シリコン窒化膜をシリコン基板
3に形成するときは,SiH4と,NH3,N2とのガスを反応ガ
スとしてシャワーヘッド6により,処理室4に供給する。
処理室4は1〜8Torrの範囲となるように,処理室4に連結
されたコンダクタンス調整バルブ8を用いて圧力が制
御,調節される。被処理基板が搭載されるサセプタ5は
ヒーターにより加熱され,搭載されて被処理基板3は300
〜400℃に加熱される。サセプタ5とシャワーヘッド6と
の間には,13.56Mhzの高周波電力,または13.56MHzと43
0MHzの混合電力が適用される。これにより発生したプラ
ズマにより,基板上に薄膜が形成され,そして薄膜形成
後自動搬送ロボット2により処理室4から搬出される。
【0020】成膜後処理室4に付着した,不要な生成物
(この例において,シリコン窒化物)を除去するため
に,NF3ガスをアルゴンと共に遠隔プラズマ放電装置10
に導入され,そこで高周波出力が適用され,解離,活性
化される。活性化したクリーニングガスはバルブ11を介
して,処理室4へ導入され,これにより,処理室内のク
リーニングが行われる。
【0021】このような成膜処理とクリーニング処理と
が,一ロットについて交互に実施される。
【0022】
【実施例】以下,従来の方法と本発明の方法との比較を
具体例をもって説明する。
【0023】図1の装置を用いた従来の方法では,一ロ
ットの処理について上記したように,待機状態後,成膜
処理とクリーニング処理とが交互に行われた(図2(1)
を参照)。この時の処理条件については,成膜処理につ
いては図3(1)に,クリーニング処理については図3
(2)に示す。なお,成膜時間およびクリーニング時間
はシリコン窒化膜580nmの成膜および処理室内クリーニ
ングに必要な時間に設定してある。
【0024】従来の方法により,シリコン窒化膜を一ロ
ット(25枚の被処理基板)について連続処理,すなわ
ち,一定時間の待機状態後に,一枚目の成膜処理を行
い,その次に処理室内のクリーニングを実施し,そして
二枚目以降は成膜処理とクリーニング処理を交互に行っ
たとき,被処理基板上に形成された薄膜の膜質の変化を
図4に示す。図4は膜厚の変化(a),屈折率の変化
(b),および膜応力の変化(c)を示す。
【0025】図4から分かるように,一枚目,二枚目の
膜質(とくに一枚目)が三枚目以降の場合に比べ,膜厚
が厚く,屈折率が低く,そして圧縮応力が小さくなって
いる。このことは,待機状態の後は被処理基板が搭載さ
れるサセプタの表面の温度が,続いて行われる連続した
成膜処理におけるサセプタの温度よりも低下していたこ
とを示している。
【0026】したがって,均一な処理を行うためには,
待機状態の後の最初の一,二枚目,とくに一枚目に対す
る処理を改善することが必要であり,つまり待機状態の
後,温度が低下したサセプタの影響による被処理基板の
温度の低下を防止する必要がある。
【0027】この従来の成膜方法にしたがって処理され
た被処理基板,25枚のプラズマシリコン窒化膜の基板間
の均一性は,以下の式を用いると±2.03%となる。 (基板間の膜厚の均一性)=[[(25枚中の膜厚の最大値)
-(25枚中の膜厚の最小値)]/2÷(25枚の平均膜厚)]×100
(%) この±2.03%は,実際の膜厚差として約23nmに相当する
が,前記したように,この例ではシリコン窒化膜は580n
mの成膜を設定していることから,膜厚の最大値が生じ
る一枚目の膜厚は約600nmとなる。
【0028】この一枚目の処理基板において,シリコン
窒化膜をデバイスの最終保護膜として,デバイス上に成
膜した後に,微細加工(ドライエッチング)により,保
護膜下の配線とのコンタクト部を,シリコン窒化膜の成
膜と同程度,すなわち580〜590nm程度の精度でエッチイ
ング加工を施すと,10〜20nm膜が除去できずに残り,基
板上の全体のデバイスで接触不良を生じさせることにな
る。
【0029】このような接触不良を生じないようにする
ためには,基板間の膜の均一性は,少なくとも±1.5%
以下の値となることが望ましい。
【0030】上記のように,サセプタの表面温度の低下
にともなう被処理基板の温度の低下による一,二枚目の
膜質へ悪影響を防止するために実施した本発明の成膜方
法の各例を以下の表1に示す。 表1 処理 ダミー成膜 ダミーク 処理室 設定温度 膜厚均一性 リーニング 圧力上昇 上昇 (±%) 1 × × × × 2.03 2 ○ × × × 1.30 3 ○ ○ × × 1.05 4 ○ ○ ○ × 0.35 5 × × ○ ○ 1.32 6 × ○ × ○ 0.82 × 実施せず ○ 実施
【0031】表1の1は,サセプタの表面温度の低下に
対して何等対処しない従来の成膜方法を示す。この従来
例では基板間の膜厚の均一性は全前述にように±2.03%
となっている。
【0032】表1の2は,処理室に被処理基板を搬入す
る前に,成膜のための反応ガスを導入し,プラズマを発
生させ,電極に成膜,つまりダミー成膜を行い,被処理
基板が搭載される電極の表面温度を上昇させる場合を示
す。この時の成膜条件は図3(4)に示す。なお,この
場合,異状放電や電極ダメージを防ぐために,通常の成
膜条件(図3(1))の場合に比べ,高周波電力が低
く,電極間隔を広くしている。結果は,基板間の膜厚の
均一性は±1.30%に向上した。
【0033】表1の3は,上記ダミー成膜を行った後
に,これを除去するダミークリーニングを行った場合を
示す。ダミー成膜により形成された電極の表面上のシリ
コン窒化膜を,遠隔プラズマにより励起されたガスを処
理室に導入した。
【0034】フッ素ラジカルにより除去する際に生じる
反応熱でさらに電極の表面温度が上昇し,基板間の膜厚
均一性は±1.05%まで向上した。また,遠隔プラズマに
より励起されたガスを使用するので,電極部品等に対し
プラズマダメージがない。
【0035】表1の4は,上記ダミークリーニングの後
に,図3(3)に示す設定値で窒素ガスを処理室内に導
入した場合である。この場合,ヒーターと電極とが一体
となっていないとき,ヒーターから電極への熱伝導が良
くなり,被処理基板が搭載される電極(サセプタ)の温
度が上昇する。このときの基板間の膜厚均一性は±0.35
%に向上した。なお,ここで,導入するガスは窒素ガス
に限定されず,種々のガスが利用できる。
【0036】この前処理を行った後にロット処理をおこ
なったときの膜厚変化,屈折率変化,および膜応力変化
を図5に示す。この図と,従来方法の場合を示す図4と
を比較すると分かるように,膜厚,屈折率,膜応力のい
ずれについも,待機状態後の一枚目,二枚目について膜
質異状は見らない。
【0037】表1の5および6は,ヒーターの設定温度を
高く設定するするとともに,処理室に窒素ガスおよび上
記したダミークリーニングガスを導入したそれぞれの場
合を示す。導入ガスは,上記同様に,ヒーターブーから
電極への熱伝導を良くし,被処理基板が搭載される電極
(サセプタ)の温度が上昇する。このときの基板間の膜
厚均一性はそれぞれ±1.32%,±0.82%に向上した。
【0038】表1は,サセプタ温度を上昇させる本発明
の例を示すが,ここに挙げた例のほか,各工程の種々の
組み合わせが可能なことは当業者には理解できるであろ
う。さらに,処理の設定値も任意に設定できることが分
かるであろう。
【0039】また,成膜前のこのような前処理を,装置
の運転開始から一枚目の被処理基板が搬入されるまでの
間に行うと,単位時間当たりの処理速度を低下させない
ので好ましい。
【0040】
【効果】本発明により,待機後成膜処理の開始前に,被
処理基板が搭載される電極の表面温度が低下することを
防止でき,その結果所望の成膜を行うことができる。
【0041】本発明は,電極に搭載される被処理基板の
大きさによることなく適応することができることから,
たとえば近年に半導体ウエハの大口径化にともなってウ
エハ自身の熱容量が増大しても,所望の成膜を行うこと
ができる。また,半導体デバイスの多様化に伴う多品種
少ロットで半導体デバイスを製造することにともなって
待機の回数が増加しても本発明は適用することができ
る。
【0042】さらに,ロット処理のように,複数の被処
理基板に対して連続に成膜を行うときに,本発明に従う
ことでそれぞれの被処理基板に対して均質な成膜を行う
ことができる。とくに,各被処理基板には一様な厚さの
薄膜を形成できることから,半導体デバイスの製造にお
いて歩留まりを向上させることができ,また信頼性を向
上させることができる。
【0043】さらにまた,本発明による電極の表面温度
の上昇を,処理室へ最初の被処理体が搬送されるまでの
間に行うことで,生産性の低下を招くことなく,所望の
成膜を行うことができる。
【図面の簡単な説明】
【図1】本発明を実施する平行平板型プラズマCVD装置
の断面図を示す。
【図2】図2(1)は従来の成膜方法の一連の工程を示
し,図2(2)は本発明の成膜方法の一連の工程を示
す。
【図3】図3(1)および(2)は成膜処理およびクリー
ニング処理の処理条件の設定値をそれぞれ示す。図3
(3)は本発明の方法における圧力上昇値の設定値を示
し,図3(4)は本発明の方法におけるダミー成膜処理
の設定値を示す。
【図4】図4(a)は,従来の方法によりロット処理し
たときの,膜厚の変化を示し,図4(b)は,従来の方
法によりロット処理したときの,屈折率の変化を示し,
図4(c)は,従来の方法によりロット処理したとき
の,膜応力の変化を示す。
【図5】図5(a)は,本発明の方法によりロット処理
したときの,膜厚の変化を示し,図5(b)は,本発明
の方法によりロット処理したときの,屈折率の変化を示
し,図5(c)は,本発明の方法によりロット処理した
ときの,膜応力の変化を示す。
【符号の説明】
1 搬送室 2 自動搬送ロボット 3 被処理基板 4 処理室 5 サセプタ 6 シャワーヘッド 7 高周波発振器 8 コンダクタンス調整バルブ 10 遠隔プラズマ放電装置 11 バルブ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成11年5月14日(1999.5.1
4)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】0008
【補正方法】変更
【補正内容】
【0008】本発明の他の目的は、ロットの連続処理に
際して、均質な膜の形成を行う、上記成方法を提供す
ることである。
【手続補正2】
【補正対象書類名】図面
【補正対象項目名】図1
【補正方法】変更
【補正内容】
【図1】
【手続補正3】
【補正対象書類名】図面
【補正対象項目名】図5
【補正方法】変更
【補正内容】
【図5】
───────────────────────────────────────────────────── フロントページの続き (72)発明者 吉崎 友 東京都多摩市永山6丁目23番1 日本エ ー・エス・エム株式会社内 Fターム(参考) 5F045 AA08 AB33 AC01 AC12 AC15 AD07 AD08 AE21 AE23 BB02 BB03 BB08 BB14 DC62 DC65 DP03 EB02 EB08 EB09 EH14 5F058 BA06 BA20 BC08 BE04 BF07 BF23 BF30 BH12 BJ01 BJ03

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】処理室に,高周波電力が間に適用される電
    極を有し,ヒーターにより,被処理基板を搭載する電極
    を加熱する成膜装置において,被処理基板上に薄膜を形
    成する方法であって,待機状態の後で,前記電極に前記
    被処理基板を搭載して成膜工程を行う前に,該電極の温
    度を上昇させる工程を含むことを特徴とする方法。
  2. 【請求項2】請求項1に記載の方法であって,前記電極
    の温度を上昇させる前記工程は,待機状態の後に被処理
    基板を一枚ずつ前記処理室に搬入して電極に搭載し,成
    膜する処理を,複数の被処理基板に対して続けて行う連
    続成膜工程を行う前に,実施される,ところの方法。
  3. 【請求項3】請求項1または2に記載の方法であって,
    前記ヒーターと,前記被処理基板を搭載する電極とが一
    体型でない場合において,前記電極の温度を上昇させる
    前記工程は,前記ヒーターによる加熱とともに,前記処
    理室内にガスを供給して圧力を上昇させる工程である,
    ところの方法。
  4. 【請求項4】請求項3に記載の方法であって,前記処理
    室内に供給したガスの圧力は1Torr以上である,ところ
    の方法。
  5. 【請求項5】請求項3に記載の方法であって,前記処理
    室内に供給するガスは,遠隔プラズマ放電装置により活
    性化されたクリーニングガスである,ところの方法。
  6. 【請求項6】請求項1または2に記載の方法であって,
    前記電極の温度を上昇させる前記工程は,前記処理室内
    に反応ガスを供給し,プラズマを発生させる工程であ
    る,ところの方法。
  7. 【請求項7】請求項6に記載の方法であって,前記発生
    したプラズマにより,前記電極上にダミー膜を形成する
    工程を含む,ところの方法。
  8. 【請求項8】請求項7に記載の方法であって,前記電極
    の温度を上昇させる前記工程は,前記電極上に形成され
    たダミー膜をダミークリーニングする工程を含む,とこ
    ろの方法。
  9. 【請求項9】請求項8に記載の方法であって,前記ダミ
    ークリーニング工程は,遠隔プラズマ放電装置により活
    性化されたクリーニングガスを前記処理室に供給する工
    程である,ところの方法。
  10. 【請求項10】請求項7または8に記載の方法であっ
    て,前記電極の温度を上昇させる前記工程は,前記ダミ
    ークリーニング工程の後にガスを前記処理室に供給する
    工程を含む,ところの方法。
  11. 【請求項11】前記電極の温度を上昇させる前記工程
    は,前記被処理基板を前記処理室へ搬送するまでの間に
    行われる,ところの方法。
JP11130613A 1999-05-11 1999-05-11 半導体基板上に薄膜を形成する成膜装置における成膜方法 Pending JP2000323475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11130613A JP2000323475A (ja) 1999-05-11 1999-05-11 半導体基板上に薄膜を形成する成膜装置における成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11130613A JP2000323475A (ja) 1999-05-11 1999-05-11 半導体基板上に薄膜を形成する成膜装置における成膜方法

Publications (1)

Publication Number Publication Date
JP2000323475A true JP2000323475A (ja) 2000-11-24

Family

ID=15038417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11130613A Pending JP2000323475A (ja) 1999-05-11 1999-05-11 半導体基板上に薄膜を形成する成膜装置における成膜方法

Country Status (1)

Country Link
JP (1) JP2000323475A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007201422A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 成膜方法及び成膜装置並びに記憶媒体
JP2008543091A (ja) * 2005-06-02 2008-11-27 アプライド マテリアルズ インコーポレイテッド 酸化物膜に窒素を組込むための方法及び装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008543091A (ja) * 2005-06-02 2008-11-27 アプライド マテリアルズ インコーポレイテッド 酸化物膜に窒素を組込むための方法及び装置
US8375892B2 (en) 2005-06-02 2013-02-19 Applied Materials, Inc. Methods and apparatus for incorporating nitrogen in oxide films
US8658522B2 (en) 2005-06-02 2014-02-25 Applied Materials, Inc. Methods and apparatus for incorporating nitrogen in oxide films
JP2007201422A (ja) * 2005-12-28 2007-08-09 Tokyo Electron Ltd 成膜方法及び成膜装置並びに記憶媒体

Similar Documents

Publication Publication Date Title
JP3072989B1 (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
KR102158307B1 (ko) 플라즈마 프로세싱 챔버에서의 인-시튜 챔버 세정 효율 향상을 위한 플라즈마 처리 프로세스
US6843858B2 (en) Method of cleaning a semiconductor processing chamber
JP3971398B2 (ja) 自動清浄シーケンスにより薄膜形成装置内部を清浄化するための方法
US5954887A (en) Cleaning processing method of a film forming apparatus
JP4121269B2 (ja) セルフクリーニングを実行するプラズマcvd装置及び方法
US7288284B2 (en) Post-cleaning chamber seasoning method
KR101246443B1 (ko) 금속계막의 성막 방법 및 기억 매체
KR101139165B1 (ko) Ti계 막의 성막 방법 및 기억 매체
JPS62214175A (ja) 減圧cvd処理装置のクリーニング法
JPH1112738A (ja) Cvd成膜方法
JPH0456770A (ja) プラズマcvd装置のクリーニング方法
KR20020077166A (ko) 플라즈마 처리 방법
JP2000323475A (ja) 半導体基板上に薄膜を形成する成膜装置における成膜方法
JPH07201749A (ja) 薄膜形成方法
JP4059792B2 (ja) 半導体製造方法
KR20010086318A (ko) 막형성 방법
JP4570186B2 (ja) プラズマクリーニング方法
JP2002060950A (ja) 化学的気相堆積処理を改善する方法
JP2003007620A (ja) クリーニング方法
JP2000003907A (ja) クリーニング方法及びクリーニングガス生成装置
JPH11111698A (ja) 基板処理装置および基板処理方法
JP2001089859A (ja) 薄膜形成装置の成膜、セルフクリーニング方法および薄膜形成装置
JPH06151412A (ja) プラズマcvd装置
JP2004273648A (ja) プリコート層の形成方法及び成膜方法