JP2000323473A - シリコン基板上にグレーデッド酸化物層を作るための方法 - Google Patents

シリコン基板上にグレーデッド酸化物層を作るための方法

Info

Publication number
JP2000323473A
JP2000323473A JP2000004078A JP2000004078A JP2000323473A JP 2000323473 A JP2000323473 A JP 2000323473A JP 2000004078 A JP2000004078 A JP 2000004078A JP 2000004078 A JP2000004078 A JP 2000004078A JP 2000323473 A JP2000323473 A JP 2000323473A
Authority
JP
Japan
Prior art keywords
temperature
oxide
oxide layer
silicon substrate
graded
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000004078A
Other languages
English (en)
Other versions
JP3532481B2 (ja
Inventor
Yuanning Chen
チェン ユアニン
Sailesh M Merchant
エム．マーチャント サイレッシュ
Pradip K Roy
クマール ロイ プラディップ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000323473A publication Critical patent/JP2000323473A/ja
Application granted granted Critical
Publication of JP3532481B2 publication Critical patent/JP3532481B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/005—Oxydation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 大幅に低減されたストレスを有するグレーテ
ッド部分を含む酸化物層をシリコン基板上に作る。 【解決手段】 シリコン基板（２２）をＳｉＯ2粘弾性
温度よりも低い第１の温度まで上向きにランピングする
ことにより第１の酸化物部分（３１）を成長させるステ
ップと、シリコン基板を第１の温度で第１の時間の間酸
化雰囲気に曝すステップとシリコン基板をＳｉＯ2粘弾
性温度よりも高い第２の温度で第２の時間の間酸化雰囲
気に曝すことにより、第１の酸化物部分とシリコン基板
との間に第２の酸化物部分（３２）を成長させるステッ
プを含む。第２の酸化物部分は、グレーデッド酸化物層
（３０）の全厚さの約２５ないし５０％の範囲にある厚
さを有しうる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体プロセスに
係り、特に、半導体デバイスの高品質酸化物を作るため
の方法に関する。
【０００２】
【従来の技術】集積回路の形の半導体デバイスは、殆ど
の電子デバイスにおいて広く使用されている。例えば、
コンピュータ、セルラ電話、および他の同様のデバイス
は、典型的には、１つまたは２つ以上の集積回路（Ｉ
Ｃ）を含む。また、多くの典型的なタイプのＩＣは、金
属酸化物半導体（ＭＯＳ）技術に基づき、ここでは、各
トランジスタが、半導体基板中にドープされたソース領
域およびドレイン領域を含み、ドレインとソースとの間
にチャネル領域を備える。ゲート酸化物層とも呼ばれる
酸化物層は、チャネル領域上に形成されるシリコン酸化
物の薄い絶縁層であり、チャネル領域を上にある導電性
ゲートから分離する。ゲートは、例えば金属またはドー
プされたポリシリコン層であり得る。
【０００３】デバイス寸法が半導体プロセスにおいて減
少されてきたので、ゲート酸化物の品質は、一層重要に
なってきた。ゲート酸化物を製造するために使用される
１つの技法は、熱酸化である。熱的に成長させられた酸
化物は、良好な電気的性能を提供し、下にあるシリコン
基板への改善された機械的結合を提供し、チャネル領域
へのイオン注入およびドーパントの拡散を阻止すること
を助ける。
【０００４】半導体デバイスのための高品質酸化物を形
成することについてのかなりの努力が成されてきた。例
えば、Wu 等による論文"Improvement of Gate Dielectr
ic Reliability for p+ Poly MOS Devices Using Remot
e PECVD Top Nitride Deposition on Thin Gate Oxide
s"、IEEE 36th Annual International Reliability Phy
sics Symposium, Reno Nevada, 1998, pp. 70-75 は、
薄い熱的に成長させられた酸化物上に窒化部分を含む二
重誘電体層を開示する。
【０００５】ゲート誘電体への窒素原子の導入は、ホウ
素原子が高濃度にドープされたｐ＋多結晶シリコンゲー
ト電極に拡散することを防止し、Fowler-Nordheimスト
レスまたはホットキャリアストレスの何れかによる欠陥
生成を低減させる。これについては、米国特許第５，８
９１，８０９号が、窒化酸化物層を形成するための方法
を開示しており、ここで、基板は、塩素ガスで処理され
た乾燥酸化雰囲気中で酸化され、低温発熱性蒸気酸化さ
れる。低温アンモニアアニールが実行され、不活性雰囲
気中での高温アニールが行われる。
【０００６】米国特許第５，８６９，４０５号は、酸化
物を形成するための原位置急速熱エッチングおよび酸化
を開示する。特に、酸化ステップの後に、エッチングス
テップを行い、基板から汚染およびダメージを取り除
く。反復される原位置酸化およびエッチングステップ
は、汚染またはシリコンダメージの所望の除去が達成さ
れるまで使用されうる。
【０００７】米国特許第５，８１，８９２号（Lojek
等）は、酸化前および酸化後のアニールステップの両方
を含む酸化物を作るための方法を開示する。この特許
は、アニール、選択される雰囲気、および高品質ゲート
またはトンネル酸化物を補償する様々なクリーニングス
テップを提供する。高温（１０００℃）アニールの間に
成長した酸化物層の一部は、その後冷却されて、約２０
Åより薄く望ましくは低減されて、その成長は、電気的
性能を改善する利益のために、酸化物バルク中に酸素を
含める必要な副産物である。酸化物層は、１００Åの全
厚さを有するものとして開示されている。
【０００８】二酸化硅素は、ホウ素のようなゲート電極
ドーパントに対する良好な拡散バリアではない。窒素を
含めたとしても、極薄の窒化酸化物は、高いトンネリン
グ電流およびラフなＳｉ／ＳｉＯ2界面のために、サブ
０．２５μｍ技術に対して使用することはできない。ゲ
ート酸化物スケーリングのエンドの最近の予測は、産業
界の連続した注意を得た。これは、この問題を大幅に改
善する可能性のあるＴａ2Ｏ5のような代替的なゲート誘
電体についての集中的な調査を導いた。
【０００９】しかし、これらの材料は、許容できないレ
ベルの界面トラップ（Ｄit）、バルク固定電荷
（Ｑf）、低い界面キャリア移動度および位相安定性問
題を被る。したがって、高い誘電定数（高いｋ）が相補
的金属酸化物半導体（ＣＭＯＳ）技術においてゲート材
料として使用され得るようになるまで、かなりのシリコ
ン誘電体界面のエンジニアリングが必要とされる。代替
的な誘電体が商業的に使用可能となるまで、材料科学お
よびプロセスアーキテクチャの両方において非常に大き
なチャレンジがあることが広く受け入れられている。こ
の点において、産業界は、できる限り長くＳｉＯ2の拡
張における協働の努力をしている。
【００１０】半導体産業工業会（ＳＩＡ）は、その最新
のロードマップを最近発行した。これは、次の１５年を
カバーする予測されるデバイスおよび製造プロセス条件
の予測を示している。ＭＯＳ型トランジスタが、近い将
来について最も重要な電子エレメントを提供し続けると
期待されているが、従来のＭＯＳ技術を使用するデバイ
スをスケールダウンする能力の限界が近づいている。い
くつかの重要なデバイス製造方法は、デバイス寸法が
０．１ｍ以下に縮小したとき適用可能でないであろう。
０．１μｍよりも小さい特徴物に対するリソグラフィ
は、深刻な経済的問題となるが、ゲート酸化物厚さが約
２５Å以下に低下したとき、より基本的な問題が生じ
る。これは、そのような薄い酸化物を通る直接トンネリ
ングに関連する大きな漏れ電流のためである。
【００１１】将来のＣＭＯＳロジックについての酸化物
厚さの攻撃的なスケーリングは、とりわけ、酸化物が信
頼性の要求を満たすことができることを補償することに
懸念がある。電子電流が、ＭＯＳキャパシタまたはトラ
ンジスタのゲート誘電体（ＳｉＯ2）において確立され
るとき、電子トラップ、界面状態、正に荷電されたドナ
ーのような状態等のような欠陥は、酸化物が急激かつ破
壊的にブレークダウンする点まで酸化物に悪いインパク
トを与える。酸化物厚さの減少に伴う指数的に増大する
トンネル電流は、ゲート電圧が同時に十分に低減されな
い場合、ブレークダウンまでの時間を減少させることに
なる。
【００１２】二酸化硅素中の電気的ストレスによる欠陥
生成のレートは、１．４ないし５ｎｍの範囲の酸化物厚
さで、様々なＭＯＳＦＥＴにおいて２ボルトまで低下す
るゲート電圧の関数として測定されてきた。破壊的なブ
レークダウンに必要なクリティカルな欠陥密度は、この
厚さの範囲においても測定されてきた。これらの品質
は、低電圧において極薄の酸化物に対するブレークダウ
ンへの時間を予測するために使用される。酸化物厚さが
減少するにつれて広くなるブレークダウン分布の特性
は、チップ上の全ゲート領域に対する信頼性予測を提供
するために使用される。室温における１ボルトの供給電
圧に対する２．２ｎｍ（ＱＭ厚さ）の約２．６ｎｍ（Ｃ
Ｖ外装された厚さ）に酸化物スケーリングを酸化物信頼
性が限定可能であり、現在のＳＩＡロードマップが、次
の世紀の早いいづれかの時点までに信頼性の理由で達成
不可能になることが予測されてきた。
【００１３】あいにく、高品質酸化物を形成する領域お
いての連続した努力および開発にもかかわらず、デバイ
ス性能および長時間信頼性は、特にデバイス寸法が減少
し続けているので、従来のゲート酸化物により依然とし
て妥協されている。
【００１４】
【発明が解決しようとする課題】したがって必要とされ
ているものは、従来の酸化物製造技法の欠点を克服する
半導体デバイスのための高品質酸化物層を製造するため
の方法である。
【００１５】
【課題を解決するための手段】本発明は、基板をＳｉＯ
2粘弾性温度（ガラス繊維温度とも呼ばれる）よりも低
い第１の温度まで上向きにランピングすることにより基
板上に第１の酸化物部分を成長させ、第１の温度で第１
の時間の間このシリコン基板を酸化雰囲気に曝すことに
より、グレーデッド（graded)絶縁物層を作るための方
法を、本発明は提供する。そして、第２の酸化物部分
が、シリコン基板をＳｉＯ2粘弾性温度よりも高い第２
の温度で酸化雰囲気に第２の時間の間曝すことにより、
第１の酸化物部分と基板との間に成長させられる。一実
施形態において、第１の酸化物部分および第２の酸化物
部分は、第２の酸化物部分がグレーデッド酸化物層の全
厚さの約２５ないし５０％の範囲にある厚さを有するよ
うに成長させられる。
【００１６】この方法は、とりわけ望ましい特性であ
る、大幅に低減されたストレスおよび実質的に高い信頼
性を備えたグレーデッド部分を有する酸化物層を作る。
第１および第２の部分の相対的な厚さの比は、例えば上
述した有利な特性を有する極薄酸化物層を作るために制
御されうる。
【００１７】
【発明の実施の形態】本発明は、本発明の好ましい実施
形態が示された添付図面を参照して、本発明を以下によ
り詳細に説明する。しかし、本発明は、多くの異なる形
式で具現化でき、ここに示された実施形態に限定される
と解釈されるべきでない。これらの実施形態は、この開
示が完全であるようにかつ当業者に本発明が完全に理解
できるように提供されるものである。同様の符号は同様
の構成要素を示す。層および領域の寸法は、より明確に
するために図面において誇張されている。
【００１８】図１ないし５において、本発明による高品
質酸化物層３０が最初に説明される。酸化物層３０は、
ＭＯＳトランジスタ２１中に含まれ、ＭＯＳトランジス
タ２１は、当業者により容易に理解されるように、集積
回路２０の一部である。ＭＯＳトランジスタ２１は、チ
ャネル領域２５により分離されたソース領域２３および
ドレイン領域２４を含む。勿論、ソース領域２３および
ドレイン領域２４は、通常の製造技法により基板２２中
に形成されることができ、これについてはさらに説明し
ない。基板２２は、好ましくはシリコンである。これ
は、単結晶または多結晶シリコンであり得る。一般に、
これは、酸化可能なシリコンである。
【００１９】チャネル領域の上に、本発明による酸化物
層３０がある。酸化物層３０は、導電性ゲート２４とチ
ャネル領域２５との間にある。酸化物層３０は、積み重
ねて配置された第１の部分３１と第２の部分３２とを含
む。酸化物層３０は、それと導電性ゲート２６との間に
置かれた適切な誘電体層３３を有することができる。こ
の層３３は、例えばＴａ2Ｏ5のような高ｋ誘電体であっ
ても良いが、当業者に知られた他の高ｋ材料も使用でき
る。酸化物層３０は、例えば低いインタフェーストラッ
プサイト密度、ホットキャリアエージングに対する耐
性、および改善された時間依存誘電性降伏（ＴＤＤＢ）
の意味で、所望の電気的特性を提供する。
【００２０】へたりは、通常の酸化物よりも５ないし１
５倍長い。約５０Åの厚さを有する本発明の酸化物のた
めのＴＤＤＢが、例えば１５０℃における２．５ないし
７．５メガボルト電界の加速ストレス試験を受けて、２
５年の通常動作に等価な５０％破損率を示した。通常の
酸化物に対して、ＴＤＤＢは、約１〜１０年の範囲にお
そらくなる。したがって、本発明は、デバイス寸法が減
少しつづけるときに、酸化物層の下向きのスケーリング
に関する他の最後の日の予測を克服する。
【００２１】グレーデッド酸化物層３０を形成するため
の１つの方法は、シリコン基板２２を、ＳｉＯ2粘弾性
温度よりも低い第１の温度まで上向きにランピング(ram
ping)させることにより第１の酸化物部分３１を成長さ
せるステップと、第１の時間間隔第１の温度において、
シリコン基板を酸化雰囲気に曝すステップと、シリコン
基板を第２の時間間隔ＳｉＯ2粘弾性温度よりも高い第
２の温度において酸化雰囲気に曝すことにより、第１の
酸化物部分とシリコン基板との間に第２の酸化物部分３
２を成長させるステップとを含む。
【００２２】一実施形態において、第２の酸化物部分３
２が、グレーデッド酸化物層３０の全厚さの２５ないし
５０％の範囲の厚さを有するように、第１および第２の
酸化物部分が成長させられる。一実施形態において、当
業者にも理解されるように、ウェットな酸化雰囲気が使
用できる。
【００２３】この方法は、基板２２と酸化物層との間の
界面に隣接する領域において大幅に低減されたストレス
を備えた第１および第２のグレーデッド部分３１，３２
を有し、実質的に高い信頼性の酸化物層３０を生成す
る。望ましい場合、層３３が、層３０の製造の後に、層
３０の上に堆積されうる。
【００２４】本発明の一側面は、上向きのランピングの
間に形成される酸化物を減少させるために、比較的高い
ランピングレートにおいて、温度を上向きにランピング
するステップに関する。例えば、比較的高いランピング
レートは、遙かに速いレートも可能であるが、３５℃／
分よりも大きくても良い。また、第１の酸化物部分を成
長させるステップは、上向きランピングの間に形成され
る酸化物を代替的または追加的に減少させるために、上
向きランピングの間に、基板２２を比較的少量の酸素を
含む酸化雰囲気に曝すステップをさらに含むことができ
る。
【００２５】例えば、より小さいパーセンテージも使用
可能であるが、この比較的少量の酸素は、約１０％より
も少ない。上向きランピングのステップは、上向きラン
ピングの間に形成される酸化物の厚さがグレーデッド酸
化物層の全厚さの約５ないし３０％の範囲になるよう
に、即ち約３０％よりも小さくなるように、比較的高い
レートでかつ雰囲気中で上向きにランピングするステッ
プを含むことができる。例えば、約５０Åの酸化物層３
０に対して、酸化物の初期の即ちランプ部分は、２〜１
５Åの厚さとなる。
【００２６】グレーデッド酸化物層３０の全厚さは、例
えば極薄酸化物に対して約５０Åよりも薄くなる可能性
がある。第１の温度は、約３０℃よりも低く、第２の温
度は、約９２５℃（ＳｉＯ2粘弾性温度）よりも大き
い。特に、第１の温度は、約７５０℃ないし９００℃の
範囲にあり、第２の温度は約９２５℃ないし１１００℃
の範囲にある。
【００２７】第１の酸化物部分３１は、例えば図示しな
い最上の窒化物部分をさらに含みうる。窒化物部分は、
当業者により容易に理解されるように、酸化物層３０へ
のドーパントの浸透を阻止するように働く。成長させる
ステップは、本発明の一実施形態において、単一の処理
装置において実行されうる。別の実施形態において、第
２の酸化物部分は、例えば、予め成長された、または予
め堆積された第１の酸化物部分に追加されうる。
【００２８】単一の処理装置は、例えば、炉、急速熱処
理器および高速熱処理器のうちの１つであり得る。さら
に、半導体基板２２は、少なくとも１つのチャネル領域
２５を含むことができる。したがって、この実施形態に
おいて、グレーデッド酸化物層３０は、グレーデッド酸
化物層がゲート酸化物層となるように、少なくとも１つ
のチャネル領域上に形成される。
【００２９】この方法は、他の望ましい特性の中でとり
わけ、大幅に減少したストレスおよび実質的に高い信頼
性を有するグレーデッド部分３１，３２を有する酸化物
層を生成する。第１および第２の部分の比は、例えば約
５０Å以下の極薄酸化物層を生成するように制御されう
る。
【００３０】特に図２において、高速熱処理（ＦＴＰ）
によりゲート酸化物層３０を形成するための１つの手順
が示されている。セグメント４０は、３００℃の温度、
８Ｌの窒素フローおよび０．１ないし１％の酸素におけ
るウェハブートプッシュステップを示す。同じフロー
が、約７５０℃まで７５℃ないし１２５℃／分で上向き
に温度がランプされるとき（セグメント４１）、そして
よりよい熱的安定性のために、約８００℃まで２５℃／
分でさらにゆっくりランプされるとき（セグメント４
２）、同じフローが維持される。
【００３１】セグメント４３は、３ないし５Ｌの窒素フ
ロー、２ないし４Ｌの酸素フローを有し、当業者により
容易に理解されるように、所望の厚さに依存する時間の
間、ゼロないし０．５％のジクロロエチレン（ＤＣＥ）
が加えられる。例えば、セグメント４０〜４２におい
て、０〜１５Åの範囲の酸化物厚さが成長されることが
でき、セグメント４３については、約５〜６Åの酸化物
が成長され得る。
【００３２】セグメント４４は、例えば、１４Ｌの窒素
フロー、０．０７Ｌの酸素フローで、約５分間、約１５
℃／分のレートで９５０℃までの上向き温度ランプであ
る。セグメント４５は、セグメント４４と同じフローで
１０００℃まで約５〜１０℃／分での調節された上向き
ランプセグメントである。セグメント４５における調節
された加熱は、酸化物３０におけるストレスを減少させ
ると信じられる。１０００℃の温度は、追加的な６〜８
Åの酸化物が高温において成長され得るように、所望の
時間５ないし５０％の酸素雰囲気中でセグメント４６に
おいて維持される。
【００３３】セグメント４７は、１４Ｌの窒素フローの
みで約８００℃の温度まで、約３〜５℃／分のレートで
の温度ランプ低下を示す。ＳｉＯ2温度への下向きの比
較的遅いレートでの調節された冷却は、酸化物層３０中
のストレスのさらなる軽減になると信じられる。セグメ
ント４８は、約３５℃／分のより速いレートでのさらな
るランプダウンを示し、セグメント４９は、１４Ｌの窒
素フローを伴う約５００℃でのボートプル（boat pul
l）である。
【００３４】図３〜５において、酸化物層３０の形成の
ステップがさらに示されている。基板２２（図３）は、
図４に示されている第１の酸化物部分３１を生成するた
めに、上述した雰囲気条件下で加熱される。上述したＳ
ｉＯ2温度以上での加熱および処理を継続して、図５に
示されるように基板２２上に酸化物層３０を作る。ここ
で酸化物層は、第１および第２のグレーデッド部分３
１，３２を含む。特に、第１の部分３１は、低温部分、
即ち約９００℃以下で主に形成された部分と考えること
ができる。
【００３５】第２の部分３２は、９２５℃ないし１１０
０℃の温度で成長させられた高温部分と考えることがで
き、酸化物層３０の全厚さの２５〜５０％の厚さを有し
うる。この第２の部分３２は、比較的平坦なＳｉ−Ｓｉ
Ｏ2界面３６を提供し、ここで、隣接する酸化物および
シリコン部分は、比較的ストレスフリーである。本出願
人は、これに限定されることを望まないが、ＳｉＯ2粘
弾性温度以下での第１の酸化物部分３１の形成、この温
度以上の近くでの加熱および冷却の調節での第２の部分
３２の形成が、ストレスを軽減した酸化物層３０を提供
すると理論化する。
【００３６】図６において、段ゲート酸化物層３０を形
成するための急速熱処理（ＲＴＰ）アプローチが示され
ている。第１の水平のセグメント１４０において、温度
は、６７０℃であり、５ないし１０％の酸素雰囲気であ
る。次に、第２のセグメント１４２において、温度は、
５ないし１０％の酸素を含む雰囲気中で、５０℃／秒で
上向きに急速にランプされる。第１の酸化物部分３１
は、約１０秒間２５ないし５０％酸素雰囲気中で温度が
約８００℃に維持される第３のセグメント１４４におい
て主に成長させられる。第２の上向きランプが、約２０
秒間、セグメント１４８のＳｉＯ2粘弾性温度を越える
温度まで約５０℃／秒のレートで、セグメント１４６に
おいて実行される。
【００３７】セグメント１５０において、基板２２およ
び酸化物層３０は、約５秒間２０ないし２５ｓｌｐｍの
１００％窒素のフローに曝され、セグメント１６０にお
いて約１０秒間約２ｓｌｐｍのレートで１００％窒素の
フローに曝される。セグメント１６２において、温度は
約５秒間約２ｓｌｐｍの窒素フローで下向きにランプさ
れ、セグメント１６４において、約５秒間３０ｓｌｐｍ
において下向きにランプされ、最終的にセグメント１６
６において、約２０秒間３０ｓｌｐｍのフローレートで
下向きにランプされる。温度のランプダウンは、例えば
約２５℃／分よりも大きくても良い。当業者は、これら
の時間、レートおよび他のパラメータが本発明の例示の
ためだけのものであり、他の値も使用可能であることを
理解するであろう。
【００３８】歴史的に、ウェハ製造の間の熱処理ステッ
プは、炉の外で実行されてきた。炉は、その中におかれ
るウェハの均一加熱を補償するために、平衡熱遷移状態
に依存する。これは、炉中に置かれる各ウェハにおける
均一な熱移動を規制する制限のために炉中での温度上昇
のレートを制限する。一方、急速熱処理（ＲＴＰ）は、
ファクタの様々な構成要素が互いに熱平衡にない本来的
な遷移モードにおいて動作する。
【００３９】ＲＴＰは、熱移動結合が他の反応炉構成要
素に比べてウェハに対して十分選択的である高速でウェ
ハを加熱する能力に依存する。これは、当業者に容易に
理解されるように、熱消散が制限されかつ反応炉状態が
ある時間間隔において一定のままであるように、十分な
熱容量（冷却容量）を有するコールドウォールリアクタ
を必要とする。
【００４０】伝統的に、ウェハと他の反応炉構成要素と
の間のパワー結合を制御すること、ウェハのエッヂから
の熱損失、放射変動を制限することに困難性があり、貧
弱な温度検知および制御機器は、温度の均一性および制
御および安定性に基づく炉に匹敵する制限されたＲＴＰ
の能力を有する。しかし、近年、温度検知、リアクタ設
計における改善、および放射変動を明らかにする革新的
な高温測定法がかつて炉の領域と考えられていた全ての
熱プロセスに対する実行可能な代替物としてＲＴＰを確
立した。
【００４１】炉とＲＴＰの最良の特徴を組み合わせるた
めに、高速熱処理器（ＦＴＰ）が開発された。ＦＴＰ
は、１００枚のウェハまでのバッチサイズおよび１００
℃／分までのランプレートを達成する強化された加熱お
よび冷却能力を備えた標準的な垂直炉構造を使用する。
改良されたヒータエレメントを備えたこれらの炉の特徴
的な特性は、炉の壁上の表面負荷が、金属エレメントを
備えるものよりも遙かに高いことである。
【００４２】これは、ヒータエレメントのより高い動作
温度による。上記したものは、加熱時間をかなり低減す
る。ウォールローディングは、壁に沿うまたはこれに垂
直な壁上のエレメントの配置にも依存する。この改良さ
れた炉のハードウェアは、ランプアップ（加熱）および
ランプダウン（冷却）のレートを増大させて、全体の処
理時間およびオーナシップのコストを低減する。
【００４３】ＦＴＰおよびＲＴＰの双方は、非常によい
雰囲気温度制御を有し、温度の急速なランプアップおよ
びランプダウンの間に、最小の自然の酸化物成長および
スリップ転移発生の結果となる。これは、ランプ酸化物
は、ゲート酸化物およびシリコン／酸化物界面の電気的
特性を低下させるので、極薄酸化物（＜５０Å）にとっ
て重要である。
【００４４】ＦＴＰに対して、典型的には、５０〜１０
０℃／分のランプアップレートが、ランプアップにおい
て緩やかに酸化する（０．０５〜０．５％Ｏ2）雰囲気
において使用され、７５０〜９００℃における第１の酸
化ステップに先立って、最小の（＜１０Å）ランプ酸化
物成長を招く。第１の酸化ステップは、全酸化物厚さの
約５０〜７５％成長させる。
【００４５】ＲＴＰによる熱処理シーケンスおよび雰囲
気制御は、５０〜１５０℃／秒のランプレートが、典型
的にはバッチではなく単一ウェハにおいて使用されるこ
とを除き、ＦＴＰと同様である。合成の最後の部分は、
５〜５０％酸素の酸化雰囲気において、第１の成長層の
下に、ＳｉＯ2粘弾性温度（約９２５℃）より上の温度
において最終の酸化物を成長させ、全ゲート酸化物厚さ
の約２５〜５０％、典型的には約５０Å以下の酸化物を
生成させる。
【００４６】しかし、このグレーディング（grading）
のコンセプトは、極薄ゲート酸化物に限定されず、約５
０Åよりも厚いゲート酸化物のためおよび相関酸化物の
ためにも使用することができる。より厚い酸化物につい
ては、ランプ酸化物が比較的小さい役割しか果たさない
ので、通常の炉が使用できる。ランプダウンは、典型的
にはＦＴＰに対して、１０〜５０℃／分およびＲＴＰに
対して１０〜５０℃／秒で不活性雰囲気中で行われる。
このグレーデッド成長させられた酸化物は、ＳｉＯ2粘
弾性温度より上の高温で形成された優れたシリコン／酸
化物界面構造を保持しつつ、第１の成長層におけるスト
レス軽減を可能にする。
【００４７】通常のゲート酸化物技術についての信頼性
の問題は、ゲート酸化物厚さが約５０Å以下に減少した
ときにますます重要になる。０．１６および０．１２μ
ｍの新しいサブミクロン技術は、約２５Å以下の厚さを
有するゲート酸化物を必要とする可能性がある。多くの
人たちは、そのような比較的薄い酸化物は、現存の技術
で克服できない問題を示すと信じている。しかし、本発
明は、界面近くの酸化物および基板中のストレスに主に
狙いを定めることにより、この気づいた困難性を克服す
る。
【００４８】例えば、図７は、シリコン基板６２上に従
来通りに成長させられた酸化物６０および酸化物上の導
電性ポリシリコンゲート層５６のＴＥＭ格子イメージで
ある。ストレスバンド６３（暗い部分）は、界面領域に
おいてシリコン基板６２の結晶格子中にはっきりと分か
る。ストレスは、酸化物層６０中にも存在するが、酸化
物層６０は、当業者に容易に理解されるようにアモルフ
ァスであるので、ストレスバンドはＴＥＭイメージを使
用して見ることはできない。さらに、ＳｉＯ2界面は、
本発明の酸化物層３０との後述の比較で分かるように比
較的ラフである。
【００４９】一般に、本出願人は、ストレスが、特定の
酸化温度（Ｔｏｘ）に対して固定の膨張係数の不一致に
よるものと理論づける。成長条件により発生するストレ
スは、２つの競合するプロセスの新しい結果である。
（１）ＳｉＯ2粘弾性温度（Ｔｃ）より上のＴｏｘにお
ける増大を伴うＳｉＯ2の粘性の増大、および（２）粘
性を増大させる構造的弛緩である。本発明の一側面によ
れば、Ｔｃ近くのランプレートを調整することは、予め
成長させられたＳｉＯ2部分３１上のストレスを軽減す
る。
【００５０】関係するドーパント（リンおよびホウ素）
のチャネル下の予備的キャリアノードプロファイリング
は、本発明が、通常の処理手順と比較して、ＭＯＳＦＥ
Ｔに対するしきい値電圧を変化させないことを示した。
特に、図８のＴＥＭ格子イメージに示されているよう
に、図７に示された従来通りに成長させられた酸化物に
おけるようなストレスバンド（暗い部分）はない。その
代わりに、酸化物層３０とシリコン基板２２との間の界
面は、実質的にストレスフリーである。
【００５１】また、酸化物部分３１，３２も実質的にス
トレスフリーである。さらに、界面は、約３Åよりも典
型的に小さい平坦性を備えた実質的に平坦である。本発
明の方法により製造された酸化物について行われたスト
レス測定は、検出可能な圧縮力または張力が仮想的にな
いことを示している。この目的のために、Ｘ線マイクロ
解説のような通常の方法を使用して、Ｓｉ＜４００＞ブ
ラッグピークプロファイルが、０ないし１．０×１０9
ダイン／ｃｍ2の圧縮力を示した。ここで、通常の酸化
物は、９×１０10ダイン／ｃｍ2の張力を示した。
【００５２】２つのグレーデッド部分３１，３２は、ア
モルファス酸化物層３０中において可視的ではないが、
当業者は、他の通常の分析ツールが、２つの異なる部分
を検出するために使用できることを認識するであろう。
例えば、バックスキャッタリング技法が、酸化物層３０
の２つのグレーデッド部分３１，３２を検出するために
使用され得る。
【００５３】酸化物層３０は、以下にされに詳細に説明
するように、多数の望ましい特性を有する。例えば、酸
化物３０は、図９から分かるようにＴＤＤＢにおいて８
ないし１０乗の改善を有する。特に電界強度に対するＭ
ＴＴＦのプロットは、０．２５μｍＣＭＯＳプロセスを
使用する本発明による酸化物と様々な通常の酸化物に対
してプロットされている。
【００５４】プロット７０は、３２Åの厚さを有する本
発明の酸化物３０についてのものであり、同様の厚さの
対応する通常の酸化物は、プロット７２および７３で示
されている。プロット７１は、本発明による２８Åの酸
化物層３０についてのものであり、プロット７４により
示される２８Åの通常の酸化物に対応する。当業者は、
本発明により提供される長時間信頼性の改善を理解する
であろう。
【００５５】図１０において、ホットキャリアエージン
グ（ＨＣＡ）の改良が、説明されている。ＨＣＡ基準
は、相互コンダクタンス（ＧＭ）における１５％変化で
ある。特に、時間は、Ｉsubに対してプロットされてい
る。プロット８０は、本発明による３２Åの厚さの酸化
物層３０についてのものである。プロット８１は、同じ
厚さの通常の酸化物についてのものである。当業者によ
り容易に理解されるように、ＨＣＡは、本発明につい
て、５〜１０乗改善される。
【００５６】図１１に示されているように、チャネル移
動度は、本発明の別の利点により増大される。偶数のプ
ロットは、本発明のゲート酸化物層３０についてのもの
であり、奇数のプロットは、従来のゲート酸化物につい
てのものである。ゲート・ソース間電圧に対する相互コ
ンダクタンス値は、１５×１５μｍ2ＮＭＯＳＦＥＴに
ついてプロットされている。
【００５７】プロット９０および９１は、それぞれ本発
明の酸化物および従来の酸化物についての２．１ボルト
のドレイン電圧に対するものである。同様に、プロット
９２および９３は、それぞれ本発明の酸化物および従来
の酸化物についての１．６ボルトのドレイン電圧に対す
るものである。プロット９４および９５は、それぞれ本
発明の酸化物および従来の酸化物についての１．１ボル
トのドレイン電圧に対するものである。
【００５８】プロット９６および９７は、それぞれ本発
明酸化物および従来の酸化物についての０．６ボルトの
ドレイン電圧に対するものである。プロット９８および
９９は、それぞれ本発明の酸化物および従来の酸化物に
ついての０．１ボルトのドレイン電圧に対するものであ
る。当業者に容易に理解されるように、本発明による酸
化物層３０は、従来の酸化物に比較して、チャネル移動
度において５ないし６％の増大を提供する。
【００５９】図１２は、１５×１５μｍ2ＮＭＯＳＦＥ
Ｔについての駆動電流に関する本発明の酸化物層３０お
よび従来の酸化物についての比較結果を示す。ドレイン
電流は、一連のゲート電圧について、ドレイン電圧に対
してプロットされている。プロット１１０および１１１
は、それぞれ本発明の酸化物層３０および従来の酸化物
についての２．５ボルトのゲート電圧に対するものであ
る。同様に、プロット１１２および１１３は、それぞれ
本発明の酸化物層３０および従来の酸化物についての
２．０ボルトのゲート電圧に対するものである。プロッ
ト１１４および１１５は、それぞれ本発明の酸化物層３
０および通常の酸化物についての１．５ボルトのゲート
電圧に対するものである。
【００６０】トランジスタについての漏れ電流特性も、
図１３および１４を参照してさらに説明するように、本
発明による酸化物層３０を使用して改善される。図１３
は、２．０ボルトの電圧におけるＮ型タブ中のゲート酸
化物についての漏れ電流に対する交換確率(commutative
probablity)のグラフである。プロット１３０は、２８
Åの厚さを有する本発明によるゲート酸化物層３０につ
いてのものであり、プロット１３１は同じ厚さの従来の
酸化物についてのものである。プロット１３２は、３２
Åの厚さを有する本発明の酸化物層３０についてのもの
であり、プロット１３３は３２Åの従来の酸化物層につ
いてのものである。
【００６１】図１４は、２．０ボルトの電圧におけるｐ
型タブについての様々な漏れ電流のプロットを示す。プ
ロット１３４は、２８Åの厚さを有する本発明によるゲ
ート酸化物層３０についてのものであり、プロット１３
５は、同じ厚さの従来の酸化物についてのものである。
プロット１３６は、３２Åの厚さを有する本発明の酸化
物層３０についてのものであり、プロット１３７は３２
Åの従来の酸化物層についてのものである。本発明の酸
化物層３０は、漏れ電流において、８〜１０の改善を示
す。
【００６２】表１に示されているように、ゲート酸化物
として使用された場合本発明の酸化物層３０は、駆動電
流、漏れおよび移動度において大きな利点を提供する。
この表において、本発明の酸化物は、Ｇ３により示され
ており、従来の酸化物は、ＣＯＮＶにより示されてい
る。
【００６３】 表１−ＮＭＯＳデバイス（１５×１５μｍ2）のトランジスタ特性比較 ----------------------------------------------------------------------- 酸化物 Tox(Å) Vt(V) Ion(mA) -Log(Ioff) 移動度(a.u.) ----------------------------------------------------------------------- G3 39.9 0.45 0.067 11.3 287.4 Conv. 38.8 0.45 0.58 11.4 274.8 G3 36.2 0.42 0.71 11.2 306.1 Conv. 35.5 0.43 0.60 11.1 293.5 -----------------------------------------------------------------------
【００６４】本発明は、上記に詳細に説明したように、
ＴＤＤＢおよびＨＣＡにおいても大きな利点を有する。
本発明によるプロセスは、受動的データ収集結果を示す
表２を参照して理解されるように、優れた生産性も有す
る。
【００６５】 表２−受動的データ収集結果 ----------------------------------------------------------------------- パラメータ パラメータ Å パラメータ ％ ----------------------------------------------------------------------- Within Wafer 0.06 Within Wafer 0.24 Percent StDev. 0.87 Var. StDev. (wiw) Wafer to Wafer 0.00 Wafer-to- 0.00 Percent StDev. 0.00 Var. Wafer StDev. (wtw) Run-to-Run 0.06 Run-to-Run 0.25 Percent StDev 0.88 Var. StDev. (rtr) # Sites/Wafer 13 Upper Spec. 30 Up. Cpk 1.79 # Wafers/Run 5 Lower Spec. 26 Lwr. Cpk 2.05 Total Var. 0.12 Cp 1.92 Total StDev. 0.35 Cpk 1.79 All Points 2.4 Mean Thk. 28.1 Range -----------------------------------------------------------------------
【００６６】本発明の多くの修正および他の実施形態
が、当業者により、以上の説明および添付図面に示され
た教示の利益を有するものとして考えられる。したがっ
て、本発明は開示された特定の実施形態に限定されるも
のでなく、修正および他の実施形態が、本発明の特許請
求の範囲の中に含まれるものと理解されるべきである。
【００６７】
【発明の効果】以上述べたように、本発明は、従来の酸
化物製造技法の欠点を克服する半導体デバイスのための
高品質酸化物層を製造する方法を提供する。
【図面の簡単な説明】
【図１】本発明によるゲート酸化物を含むＭＯＳトラン
ジスタを示す集積回路の一部の概略断面図
【図２】本発明の第１の実施形態による酸化物層を成長
させるための時間に対する温度のグラフ。
【図３】本発明による酸化物層の製造を示す概略的断面
図。
【図４】本発明による酸化物層の製造を示す概略的断面
図。
【図５】本発明による酸化物層の製造を示す概略的断面
図。
【図６】本発明の第２の実施形態による酸化物層の成長
についての時間に対する温度のグラフ。
【図７】従来技術による基板上に従来の酸化物層および
酸化物の上に導電性層を含むものの透過電子マイクロス
コープ（ＴＥＭ）格子イメージ。
【図８】本発明による基板上に酸化物層および酸化物の
上に導電性層を含むものの透過電子マイクロスコープ
（ＴＥＭ）格子イメージ。
【図９】本発明による酸化物層および従来の酸化物層に
ついての電界強度に対する破損に対する平均時間（ＭＴ
ＴＦ）のプロットを含むグラフ。
【図１０】本発明による酸化物層および従来の酸化物層
についてのホットキャリアエージング（ＨＣＡ）を示す
Ｉｓｕｂに対する時間のプロットを含むグラフ。
【図１１】本発明によるゲート酸化物層および従来のゲ
ート酸化物層を含む１５×１５μｍ2ＮＭＯＳＦＥＴに
ついてのゲート・ソース間電圧に対する相互コンダクタ
ンスのプロットを含むグラフ。
【図１２】本発明によるゲート酸化物層および従来のゲ
ート酸化物層を含む１５×１５μｍ2ＮＭＯＳＦＥＴに
ついてのドレイン電圧に対するドレイン電流のプロット
を含むグラフ。
【図１３】本発明によるゲート酸化物層および従来のゲ
ート酸化物層を含むｎ型タブ中の１５×１５μｍ2ＦＥ
Ｔについての漏れに対する交換確率のプロットを含むグ
ラフ。
【図１４】本発明によるゲート酸化物層および従来のゲ
ート酸化物層を含むｐ型タブ中の１５×１５μｍ2ＦＥ
Ｔについての漏れに対する交換確率のプロットを含むグ
ラフ。
【符号の説明】
２０ 集積回路 ２１ ＭＯＳトランジスタ ２２ 基板 ２３ ソース領域 ２４ ドレイン領域 ２５ チャネル領域 ２６ 導電性ゲート ３０ 酸化物層 ３１ 第１の部分 ３２ 第２の部分 ３３ 誘電体層
───────────────────────────────────────────────────── フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 ユアニン チェン アメリカ合衆国 32835 フロリダ、オル ランド、Ｓ．ヒアワシー ロード 1025、 アパートメント 2214 (72)発明者 サイレッシュ エム．マーチャント アメリカ合衆国 32835 フロリダ，オル ランド，ヴァインランド オークス ブー ルヴァード 8214 (72)発明者 プラディップ クマール ロイ アメリカ合衆国 32819 フロリダ、オル ランド、ヒッデン アイビー コート 7706

Claims (35)

    【特許請求の範囲】
  1. 【請求項１】 シリコン基板上にグレーデッド酸化物層
    を作るための方法において、 シリコン基板をＳｉＯ2粘弾性温度よりも低い第１の温
    度まで上向きにダンピングすることにより第１の酸化物
    部分を成長させるステップと、前記シリコン基板を、第
    １の温度において第１の時間の間、酸化雰囲気に曝すス
    テップと、 前記シリコン基板を、ＳｉＯ2粘弾性温度よりも高い第
    ２の温度において第２の時間の間、酸化雰囲気に曝すこ
    とにより、前記第１の酸化物部分と前記シリコン基板と
    の間に第２の酸化物部分を成長させるステップとを有
    し、 前記第２の酸化物部分が、グレーデッド酸化物層の全厚
    さの約２５ないし５０％の範囲にある厚さを有するよう
    にすることを特徴とする方法。
  2. 【請求項２】 前記上向きにランピングするステップ
    は、上向きにランピングする間に形成される酸化物を減
    少させるために、比較的高いランピングレートで前記温
    度を上向きにランピングするステップを含むことを特徴
    とする請求項１記載の方法。
  3. 【請求項３】 前記比較的高いランピングレートは、約
    ３５℃／分よりも大きいことを特徴とする請求項２記載
    の方法。
  4. 【請求項４】 前記第１の酸化物部分を成長させるステ
    ップは、上向きにランピングする間に形成される酸化物
    を減少させるために、前記上向きにランピングする間、
    比較的少量の酸素を含む酸化雰囲気に、前記シリコン基
    板を曝すステップをさらに含むことを特徴とする請求項
    １記載の方法。
  5. 【請求項５】 前記比較的少量の酸素は、約１０％より
    少ないことを特徴とする請求項４記載の方法。
  6. 【請求項６】 前記上向きにランピングするステップ
    は、比較的高いレートにおいて、雰囲気中で上向きにラ
    ンピングするステップを含み、 前記上向きにランピングする間に形成される酸化物の厚
    さが、グレーデッド酸化物層の全厚さの約５ないし３０
    ％の範囲にあることを特徴とする請求項１記載の方法。
  7. 【請求項７】 前記グレーデッド酸化物層の全厚さが、
    約５０Åよりも小さいことを特徴とする請求項１記載の
    方法。
  8. 【請求項８】 前記第１の温度は、約９００℃よりも低
    く、前記第２の温度は約９２５℃よりも高いことを特徴
    とする請求項１記載の方法。
  9. 【請求項９】 前記第１の温度は、約７５０℃ないし９
    ００℃の範囲にあり、前記第２の温度は約９２５℃ない
    し１１００℃の範囲にあることを特徴とする請求項１記
    載の方法。
  10. 【請求項１０】 前記第１の酸化物部分の窒化物部分を
    形成するステップをさらに含むことを特徴とする請求項
    １記載の方法。
  11. 【請求項１１】 前記成長させるステップは、単一の処
    理装置中で実行されることを特徴とする請求項１記載の
    方法。
  12. 【請求項１２】 前記単一の処理装置は、炉、急速熱処
    理器および高速熱処理器の内の１つを含むことを特徴と
    する請求項１１記載の方法。
  13. 【請求項１３】 前記半導体基板は、少なくとも１つの
    チャネル領域を含み、グレーデッド酸化物層がゲート酸
    化物層となるように、前記少なくとも１つのチャネル領
    域上に形成されることを特徴とする請求項１記載の方
    法。
  14. 【請求項１４】 シリコン基板上にグレーデッド酸化物
    層を作るための方法において、 前記シリコン基板をＳｉＯ2粘弾性温度よりも低い第１
    の温度まで比較的高いレートかつある雰囲気中でシリコ
    ン基板を上向きにダンピングし、上向きランピングの間
    に形成される酸化物がグレーデッド酸化物の全厚さの約
    ３０％よりも薄くなるようにすることにより、第１の酸
    化物部分を成長させるステップと、 前記シリコン基板を前記第１の温度および第１の時間の
    間酸化雰囲気に曝すステップと、 前記シリコン基板を、ＳｉＯ2粘弾性温度よりも高い第
    ２の温度で第２の時間の間酸化雰囲気に曝すことによ
    り、前記第１の酸化物部分と前記シリコン基板との間に
    第２の酸化物部分を成長させるステップとを有すること
    を特徴とする方法。
  15. 【請求項１５】 前記第２の酸化物部分を成長させるス
    テップは、グレーデッド酸化物層の全厚さの約２５ない
    し５０％の範囲内の厚さを有するように、前記第２の酸
    化物部分を視聴させるステップを含むことを特徴とする
    請求項１４記載の方法。
  16. 【請求項１６】 前記グレーデッド酸化物層の全厚さ
    は、約５０Åよりも薄いことを特徴とする請求項１４記
    載の方法。
  17. 【請求項１７】 前記第１の温度は約９００℃より低
    く、前記第２温度は約９２５℃より高いことを特徴とす
    る請求項１４記載の方法。
  18. 【請求項１８】 前記第１の温度は約７５０℃ないし９
    ００℃の範囲にあり、前記第２温度は約９２５℃ないし
    １１００℃の範囲にあることを特徴とする請求項１４記
    載の方法。
  19. 【請求項１９】 前記第１の酸化物部分の窒化物部分を
    形成するステップをさらに含むことを特徴とする請求項
    １４記載の方法。
  20. 【請求項２０】 前記成長させるステップが、単一の処
    理装置中で実行されることを特徴とする請求項１４記載
    の方法。
  21. 【請求項２１】 前記単一の処理装置が、炉、急速熱処
    理器および高速熱処理器のうちの１つを含むことを特徴
    とする請求項２０記載の方法。
  22. 【請求項２２】 前記半導体基板は、少なくとも１つの
    チャネル領域を含み、グレーデッド酸化物層がゲート酸
    化物層となるように、前記ゲート酸化物層が前記少なく
    とも１つのチャネル領域の上に形成されることを特徴と
    する請求項１４記載の方法。
  23. 【請求項２３】 グレーデッド酸化物層を作るための方
    法において、 その上に第１酸化物部分を含むシリコン基板を準備する
    ステップと、 前記シリコン基板を、ＳｉＯ2粘弾性温度よりも高い第
    ２の温度において酸化雰囲気に第２の時間の間曝し、前
    記第２の酸化物部分が、グレーデッド酸化物層の全厚さ
    の約２５ないし５０％の範囲にある厚さを有するように
    することにより、前記第１の酸化物部分と前記シリコン
    基板との間に第２の酸化物部分を成長させるステップを
    有することを特徴とする方法。
  24. 【請求項２４】 前記グレーデッド酸化物層の全厚さ
    は、約５０Åよりも薄いことを特徴とする請求項２３記
    載の方法。
  25. 【請求項２５】 前記第１の温度は約９００℃よりも低
    く、前記第２温度は約９２５℃よりも高いことを特徴と
    する請求項２３記載の方法。
  26. 【請求項２６】 前記第１の温度は、約７５０℃ないし
    ９００℃の範囲内にあり、前記第２の温度は、約９２５
    ℃ないし１１００℃の範囲内にあることを特徴とする請
    求項２３記載の方法。
  27. 【請求項２７】 前記第１の酸化物部分は、窒化物部分
    を含むことを特徴とする請求項２３記載の方法。
  28. 【請求項２８】 前記成長させるステップは、単一の処
    理装置の中で実行されることを特徴とする請求項２３記
    載の方法。
  29. 【請求項２９】 前記単一の処理装置は、炉、急速熱処
    理器および高速熱処理器のうちの１つを含むことを特徴
    とする請求項２８記載の方法。
  30. 【請求項３０】 前記半導体基板は、少なくとも１つの
    チャネル領域を含み、前記グレーデッド酸化物層がゲー
    ト酸化物層となるように、前記グレーデッド酸化物層が
    前記少なくとも１つのチャネル領域上に形成されること
    を特徴とする請求項２３記載の方法。
  31. 【請求項３１】 ある厚さを有する酸化物を製造する方
    法において、 基板を第１の温度まで上向きにランピングするステップ
    と、第１の酸化物部分を形成するために前記基板を酸化
    雰囲気に曝すステップと、 第２の酸化物部分を形成するために、前記基板を第２の
    酸化雰囲気に第２の温度で曝すステップとを有すること
    を特徴とする方法。
  32. 【請求項３２】 前記第２の酸化物部分は、前記基板と
    前記第１の酸化物部分との間にあることを特徴とする請
    求項３１記載の方法。
  33. 【請求項３３】 前記第２の酸化物部分は、前記酸化物
    の厚さの約２５％ないし５０％の範囲内にある厚さを有
    することを特徴とする請求項３１記載の方法。
  34. 【請求項３４】 前記第１の温度は、ＳｉＯ2粘弾性温
    度よりも低いことを特徴とする請求項３１記載の方法。
  35. 【請求項３５】 前記第２の温度は、ＳｉＯ2粘弾性温
    度よりも高いことを特徴とする請求項３１記載の方法。
JP2000004078A 1999-01-12 2000-01-12 シリコン基板上にグレーデッド酸化物層を作るための方法 Expired - Fee Related JP3532481B2 (ja)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US11571799P 1999-01-12 1999-01-12
US14090999P 1999-06-24 1999-06-24
US14066699P 1999-06-24 1999-06-24
US60/140666 1999-06-24
US60/140909 1999-06-24
US60/115717 1999-06-24

Publications (2)

Publication Number Publication Date
JP2000323473A true JP2000323473A (ja) 2000-11-24
JP3532481B2 JP3532481B2 (ja) 2004-05-31

Family

ID=27381712

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000004078A Expired - Fee Related JP3532481B2 (ja) 1999-01-12 2000-01-12 シリコン基板上にグレーデッド酸化物層を作るための方法

Country Status (5)

Country Link
US (1) US6541394B1 (ja)
JP (1) JP3532481B2 (ja)
KR (1) KR100650297B1 (ja)
GB (2) GB2367427B (ja)
TW (1) TW444326B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造
US6890831B2 (en) 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
GB2355852B (en) * 1999-06-24 2002-07-10 Lucent Technologies Inc High quality oxide for use in integrated circuits
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US7149673B1 (en) * 1999-09-09 2006-12-12 Cingular Wireless Ii, Llc Method for estimating changes in product life for a redesigned product
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US20020118942A1 (en) * 2001-02-26 2002-08-29 Shin-Etsu Chemical Co., Ltd. Method for producing an optical waveguide substrate and an optical waveguide substrate
US6852649B1 (en) * 2001-03-30 2005-02-08 Cypress Semiconductor Corporation Multi-step high density plasma (HDP) process to obtain uniformly doped insulating film
US7120566B1 (en) 2001-07-06 2006-10-10 Cingular Wireless Ii, Llc Method for estimating changes in product life resulting from HALT using exponential acceleration model
US7260509B1 (en) 2001-07-06 2007-08-21 Cingular Wireless Ii, Llc Method for estimating changes in product life resulting from HALT using quadratic acceleration model
DE10133537C2 (de) * 2001-07-11 2003-07-17 Infineon Technologies Ag Verfahren zur Herstellung einer nitridierten Oxidschicht auf einem Silizium-Halbleitersubstrat
JP4507232B2 (ja) 2003-03-24 2010-07-21 ローム株式会社 半導体装置の製造方法
US20050106895A1 (en) * 2003-11-17 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Supercritical water application for oxide formation
WO2006082468A1 (en) 2005-02-03 2006-08-10 S.O.I.Tec Silicon On Insulator Technologies Method for high-temperature annealing a multilayer wafer
US8008215B2 (en) * 2005-05-12 2011-08-30 Massachusetts Institute Of Technology Integration of buried oxide layers with crystalline layers
SG144092A1 (en) * 2006-12-26 2008-07-29 Sumco Corp Method of manufacturing bonded wafer
JP5479304B2 (ja) 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
CN113436961A (zh) * 2021-06-24 2021-09-24 西安奕斯伟硅片技术有限公司 氧化膜生成方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3206376A1 (de) 1982-02-22 1983-09-01 Siemens AG, 1000 Berlin und 8000 München Verfahren zur herstellung von siliziumoxidschichten
KR940009597B1 (ko) * 1991-08-22 1994-10-15 삼성전자 주식회사 반도체장치의 게이트산화막 형성법
US5817581A (en) * 1995-04-21 1998-10-06 International Business Machines Corporation Process for the creation of a thermal SiO2 layer with extremely uniform layer thickness
US5707888A (en) * 1995-05-04 1998-01-13 Lsi Logic Corporation Oxide formed in semiconductor substrate by implantation of substrate with a noble gas prior to oxidation
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP4001960B2 (ja) * 1995-11-03 2007-10-31 フリースケール セミコンダクター インコーポレイテッド 窒化酸化物誘電体層を有する半導体素子の製造方法
US5869405A (en) 1996-01-03 1999-02-09 Micron Technology, Inc. In situ rapid thermal etch and rapid thermal oxidation
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
KR19980055906A (ko) * 1996-12-28 1998-09-25 김영환 반도체 소자의 게이트 산화막 형성 방법
US5851892A (en) 1997-05-07 1998-12-22 Cypress Semiconductor Corp. Fabrication sequence employing an oxide formed with minimized inducted charge and/or maximized breakdown voltage

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003188377A (ja) * 2001-09-27 2003-07-04 Agere Systems Inc 酸化物／窒化シリコン界面サブストラクチャを改善するための方法および構造
US6890831B2 (en) 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device

Also Published As

Publication number Publication date
GB2347265A (en) 2000-08-30
GB2347265B (en) 2002-03-13
GB0000568D0 (en) 2000-03-01
KR100650297B1 (ko) 2006-11-28
JP3532481B2 (ja) 2004-05-31
GB2367427A (en) 2002-04-03
GB0118143D0 (en) 2001-09-19
TW444326B (en) 2001-07-01
US6541394B1 (en) 2003-04-01
GB2367427B (en) 2002-09-25
KR20000053466A (ko) 2000-08-25
GB2367427A8 (en) 2002-08-02

Similar Documents

Publication Publication Date Title
JP3532481B2 (ja) シリコン基板上にグレーデッド酸化物層を作るための方法
US5596218A (en) Hot carrier-hard gate oxides by nitrogen implantation before gate oxidation
KR930003271B1 (ko) 집적회로 제조방법
US7851383B2 (en) Method and system for forming a controllable gate oxide
KR100788361B1 (ko) 모스펫 소자의 형성 방법
US6551946B1 (en) Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US20020019085A1 (en) Method of forming a gate oxide layer with an improved ability to resist the process damage
JP2002151684A (ja) 半導体装置及びその製造方法
TW580747B (en) High quality oxide for use in integrated circuits
US6162710A (en) Method for making MIS transistor
US7148153B2 (en) Process for oxide fabrication using oxidation steps below and above a threshold temperature
US6670242B1 (en) Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6509230B1 (en) Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US7151059B2 (en) MOS transistor and method of manufacture
US20030235957A1 (en) Method and structure for graded gate oxides on vertical and non-planar surfaces
US6521496B1 (en) Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US7682988B2 (en) Thermal treatment of nitrided oxide to improve negative bias thermal instability
JP2001053073A (ja) 半導体装置およびその製造方法
GB2355852A (en) Gate oxides
JP3429567B2 (ja) Ｍｏｓ半導体装置の製造方法
Miura et al. New mechanical reliability issues for deep-submicron devices
Paulson et al. Performance and Reliability of Scaled Gate Dielectrics
Roy et al. Pushing reliability limits in SiO2: an extension to gate oxide scaling
Ioannou-Sougleridis et al. Study of interfacial defects induced during the oxidation of ultrathin strained silicon layers
Kakkad et al. Plasma Oxidation of Silicon and its Application to Poly-Si TFT Fabrication Process

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040209

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040303

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080312

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090312

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100312

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110312

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 10

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees